TW202221810A - 用於先進封裝的tsv形成方法 - Google Patents

用於先進封裝的tsv形成方法 Download PDF

Info

Publication number
TW202221810A
TW202221810A TW110138256A TW110138256A TW202221810A TW 202221810 A TW202221810 A TW 202221810A TW 110138256 A TW110138256 A TW 110138256A TW 110138256 A TW110138256 A TW 110138256A TW 202221810 A TW202221810 A TW 202221810A
Authority
TW
Taiwan
Prior art keywords
trench
silicon substrate
dielectric
silicon
substrate
Prior art date
Application number
TW110138256A
Other languages
English (en)
Other versions
TWI843970B (zh
Inventor
鵬 所
穎 王
源輝 徐
龍昌範
艾文德 桑達羅傑
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202221810A publication Critical patent/TW202221810A/zh
Application granted granted Critical
Publication of TWI843970B publication Critical patent/TWI843970B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露案係關於用於先進晶圓級半導體封裝的具有互連介電屏蔽的通孔結構。本文所述的方法使得能夠在低深寬比的通孔結構內形成高厚度介電屏蔽層，從而促進具有高I/O密度及改善的帶寬及功率的薄且小形狀因數的封裝結構。

Description

用於先進封裝的TSV形成方法
本文所述的實施例大體而言係關於用於先進晶圓級半導體封裝的經屏蔽通孔結構及其形成方法。
半導體裝置技術發展的持續趨勢已經導致半導體部件被整合到具有減小的尺寸及增加的密度的電路中。根據持續縮小半導體裝置，同時亦提高效能能力及功能性的需求，該等積體電路被製造成複雜的3D半導體封裝，此促進了整體裝置佔地面積的顯著減少並且使得能夠在部件之間實現更短及更快的連接。此種封裝可以整合例如半導體晶片及複數個其他電子部件來安裝到電子裝置的電路板上。
因此，前述趨勢及需求驅動了對改進的互連（亦即，互連件或互連結構）介電屏蔽的需求，該改進的互連介電屏蔽使得能夠將半導體部件及積體電路組裝到此類複雜的3D封裝中。眾所周知，垂直互連通路（或「導通孔」）是互連的一個實例。然而，隨著電路密度的增加及導通孔尺寸的減小，形成在導通孔周圍的介電屏蔽層的厚度亦減小，此很大程度上是由於與藉由化學氣相沉積(chemical vapor deposition, CVD)或原子層沉積(atomic layer deposition, ALD)在導通孔內沉積介電材料相關的限制。介電屏蔽層的厚度減小可能導致洩漏電流增加，此继而降低封裝装置的效能能力。
因此，在本領域中需要改進的形成用於先進晶圓級半導體封裝的經屏蔽通孔結構的方法。
本揭露案大體而言係關於用於先進晶圓級半導體封裝的經屏蔽通孔結構及其形成方法。
在某些實施例中，提供了一種形成矽通孔結構的方法。該方法包括在矽基板的第一側中形成溝槽，使得該溝槽圍繞矽基板的一部分；用介電材料填充該溝槽；移除被該溝槽圍繞的矽基板的該部分以暴露介電材料的內表面；在該介電材料的內表面上鍍敷導電材料；以及在第一側及與第一側相對的第二側上研磨或拋光矽基板。研磨或拋光暴露了第一側及與第二側上的導電材料及介電材料。
在某些實施例中，提供了一種形成矽通孔結構的方法。該方法包括在矽基板的第一側中形成溝槽，使得該溝槽圍繞矽基板的一部分；在矽基板的第一側上層壓介電膜以使介電膜的介電材料填充該溝槽；研磨或拋光該矽基板的第一側以移除該溝槽外部的介電膜；移除被該溝槽圍繞的矽基板的該部分以形成暴露該介電材料的內表面的孔；在矽基板的第一側上鍍敷導電材料，使得該導電材料延伸穿過該孔；以及在第一側及與該第一側相對的第二側上研磨或拋光矽基板。研磨或拋光移除了設置在孔外部的導電材料，並且暴露了第一側及第二側上的導電材料及介電材料。
在某些實施例中，提供了一種形成矽通孔結構的方法。該方法包括在矽基板的第一側中形成溝槽，使得該溝槽圍繞矽基板的一部分；在矽基板的第一側上層壓介電膜以使該介電膜的介電材料填充該溝槽；在介電膜中及該溝槽上方雷射鑽出凹坑，使得凹坑的外部尺寸至少約相同於或大於矽基板的該部分或溝槽的外部尺寸；移除被溝槽圍繞的矽基板的該部分以在該溝槽中形成穿過介電材料的孔，從而暴露介電材料的內表面；在矽基板的第一側及介電膜上鍍敷導電材料，使得導電材料延伸穿過孔；以及在第一側及與第一側相對的第二側上研磨或拋光矽基板。研磨或拋光移除了設置在孔的外部的導電材料及設置在溝槽的外部的介電膜，並且進一步在第一側及第二側上暴露了導電材料及介電材料。
在某些實施例中，提供了一種形成矽通孔結構的方法。該方法包括在矽基板的第一側中形成溝槽，使得該溝槽圍繞矽基板的一部分；在矽基板的第一側上層壓介電膜以使該介電膜的介電材料填充該溝槽；在介電膜中及該矽基板的該部分上方雷射鑽出凹坑，使得該部分穿過介電材料暴露；移除被溝槽圍繞的矽基板的該部分以在該溝槽中形成穿過介電材料的孔，從而暴露介電材料的內表面；在矽基板的第一側及介電膜上鍍敷導電材料，使得導電材料延伸穿過孔；以及在第一側及與第一側相對的第二側上研磨或拋光矽基板。研磨或拋光移除了設置在孔的外部的導電材料及設置在溝槽的外部的介電膜，並且進一步在第一側及第二側上暴露了導電材料及介電材料。
本揭露案的實施例係關於用於先進晶圓級半導體封裝的經屏蔽通孔結構及其形成方法。對更小總尺寸及更高密度的先進封裝結構的持續需求推動了對設置在其中的互連的改進的介電屏蔽的需求。然而，隨著電路密度的增加及通孔尺寸的減小，通孔內及圍繞互連的介電材料的沉積變得越來越困難，此很大程度上是由於與窄通孔結構內介電材料的沉積相關的限制。因此，形成了薄的且次優的介電屏蔽層，此可能導致洩漏電流增加及系統效能降低。本文所述的方法提供了改進的形成經介電屏蔽的通孔結構的方法，使得能夠在維持通孔結構的低深寬比的同時形成高厚度的介電屏蔽層。
第1圖圖示了用於結構化並隨後層壓基板以形成矽通孔的代表性方法100的流程圖。第2A圖至第2E圖示意性地圖示了第1圖所示的結構化及層壓製程100的不同階段處的基板200的剖視圖。因此，為了清楚起見，第1圖及第2A圖至第2E圖在此一起描述。應注意，儘管關於單個矽通孔的形成進行了描述，但是本文所揭示的方法可以用於同時形成複數個矽通孔或矽通孔陣列。
通常，方法100開始於對應於第2A圖的操作110，其中將旋塗/噴塗或乾光阻膜210（例如光阻劑）施加至基板200的頂側205上的表面202，並且隨後進行圖案化及顯影。基板200由任何合適的基板材料形成，該等基板材料包括但不限於第III族至第V族化合物半導體材料、矽（例如，具有介於約1 Ohm-cm與約10 Ohm-cm之間的電阻率或約100 W/mK的電導率）、結晶矽（例如，Si＜100＞或Si＜111＞）、氧化矽、矽鍺、摻雜或未摻雜的矽、未摻雜的高電阻率矽（例如，具有較低溶氧含量及介於約5000 Ohm-cm與約10000 Ohm-cm之間的電阻率的浮區矽）、摻雜或未摻雜的多晶矽、氮化矽、碳化矽（例如，具有約500 W/mK的電導率）、石英、玻璃（例如，硼矽酸鹽玻璃）、藍寶石、氧化鋁、及/或陶瓷材料。在一個實施例中，基板200是單晶p型或n型矽基板。在一個實施例中，基板200是多晶p型或n型矽基板。在另一個實施例中，基板200是p型或n型矽太陽能基板。
基板200亦可以具有任何合適的形狀及/或尺寸。例如，基板200可以具有多邊形或圓形形狀。在某些實施例中，基板200包括基本上正方形的矽基板，該矽基板的橫向尺寸介於約120 mm與約180 mm之間，諸如約150 mm，或介於約156 mm與約166 mm之間，具有或不具有倒角邊緣。在某些其他實施例中，基板200包括圓形含矽晶圓，該圓形含矽晶圓的直徑在約20 mm與約700 mm之間，例如在約100 mm與約500 mm之間，例如約200 mm或約300 mm。
除非另有說明，否則本文所述的實施例及實例是對厚度介於約50 μm與約1500 μm之間，諸如介於約90 μm與約780 μm之間的基板進行的。例如，基板200的厚度介於約100 μm與約300 mm之間，諸如厚度介於約110 μm與約200 μm之間。在另一個實例中，基板200的厚度介於約60 μm與約160 μm之間，諸如厚度介於約80 μm與約120 μm之間
在某些實施例中，在操作110處，將光阻膜210經由選擇性暴露於紫外線輻射而圖案化，且在此之後進行顯影。在某些實施例中，顯影製程是濕法製程，諸如包括將光阻膜210暴露於溶劑的濕法製程。例如，顯影製程可以是利用含水蝕刻製程的濕法蝕刻製程。在其他實例中，膜顯影製程可以是利用對所需材料有選擇性的緩衝蝕刻製程的濕法蝕刻製程。然而，任何合適的濕溶劑、或濕蝕刻劑的組合都可以用於光阻膜顯影製程。
在另外的實施例中，可以在施加光阻膜210之前將黏合促進劑層（未圖示）施加至基板200的表面202，以提高光阻膜210對基板200的黏附力。例如，黏合促進劑層可以由雙(三甲基矽基)胺、六甲基二矽氮烷(hexamethyldisilazane, HMDS)、丙二醇單甲醚乙酸酯(propylene glycol monomethyl ether acetate, PGMEA)等形成。
如第2A圖所示，將光阻膜210根據隨後形成的用於矽通孔(through-silicon via, TSV)的介電屏蔽層的期望形態進行圖案化及顯影。通常，TSV內隨後形成的互連具有圓柱形或圓管形狀，並且因此，周圍的介電屏蔽層具有圓管形狀。因此，在某些實施例中，將光阻膜210圖案化並顯影以在光阻膜210中形成環形溝槽212，從而使得能夠隨後形成圓形管狀介電屏蔽層。在第2D圖中描繪了環形溝槽212的俯視圖以供參考。然而，在某些其他實施例中，需要非圓柱形或非環形互連及/或非環形介電屏蔽層，並且因此形成非環形溝槽212。例如，在操作110處在光阻膜210中形成的溝槽212可以是卵形、橢圓形或多邊形的。在第2E圖中描繪了多邊形溝槽212的俯視圖以供參考。
在操作120處，將現在其上形成有經圖案化及顯影的光阻膜210的基板200暴露於矽蝕刻製程，以將光阻膜210的圖案轉印至基板200，並且在此之後移除光阻膜210。在某些實施例中，矽蝕刻製程是濕法蝕刻製程，包括對移除矽有選擇性的緩衝蝕刻製程。在某些實施例中，蝕刻製程是利用各向同性含水蝕刻製程的濕法蝕刻製程。任何合適的濕蝕刻劑或濕蝕刻劑的組合都可用於濕蝕刻製程。例如，在某些實施例中，將基板200浸入含水HF蝕刻溶液或含水KOH蝕刻溶液中以進行蝕刻。在蝕刻製程期間，可以將蝕刻溶液加熱至介於約30℃與約100℃之間，諸如介於約40℃與約90℃之間的溫度，以便使蝕刻製程加速。例如，在蝕刻製程期間，將蝕刻溶液加熱至約70℃的溫度。在其他實施例中，操作120處的蝕刻製程是乾法蝕刻製程。可在操作120處執行的乾法蝕刻製程的實例係基於電漿的乾法蝕刻製程。
作為蝕刻製程的結果，蝕刻掉穿過溝槽212暴露的基板200的部分（例如，表面202），從而形成特徵214（例如，溝槽），該特徵在橫向形態上基本上對應於溝槽212，並且因此對應於隨後形成的介電屏蔽層。例如，在某些實施例中，特徵214可以是基本上環形的，具有類似於溝槽212的尺寸（例如，寬度）。如第2B圖所示，特徵214是圍繞基板200的部分204形成的，該部分隨後被蝕刻掉以形成通孔。通常，特徵214的深度可以藉由控制基板200暴露於在蝕刻製程期間所使用的蝕刻劑（例如，蝕刻溶液）的時間來調節。例如，特徵214的最終深度可以隨著暴露於蝕刻劑的時長增加而增加。或者，特徵214可隨著暴露於蝕刻劑的時長減少而具有減少的（例如，較淺的）最終深度。
在移除光阻膜210後，在操作130處並且如第2C圖所示，將介電膜220放置在經圖案化的基板200的表面202上並進行層壓以流入及填充新形成的特徵214。在層壓期間，將基板200及介電膜220暴露於高溫，從而導致介電膜220軟化並流入特徵214。在某些實施例中，層壓製程是可以在層壓機或其他合適的裝置中執行的真空層壓製程。在某些實施例中，藉由使用熱壓製程來執行層壓製程。
在一個實施例中，層壓製程在介於約80℃與約200℃之間的溫度下執行達介於約5秒與約90秒之間，諸如介於約30秒與約60秒之間的時段。在一些實施例中，層壓製程包括施加介於約1 psig與約50 psig之間的壓力，與此同時將基板200及介電膜220暴露於介於約80℃與約140℃之間的溫度達介於約5秒與約90秒之間的時段。例如，層壓製程是以介於約5 psig與約40 psig之間的壓力及介於約100℃與約120℃之間的溫度執行達介於約10秒與約1分鐘之間的時段。例如，層壓製程是在約110℃的溫度下執行達約20秒的時段。
通常，介電膜220由環氧樹脂形成。例如，介電膜220可以由包含陶瓷填料的環氧樹脂，諸如填充有（例如，含有）基本上球形的二氧化矽(SiO 2)粒子的環氧樹脂形成。如本文所用，術語「球形」是指任何圓形、橢球形或球形形狀。例如，在一些實施例中，陶瓷填料可以具有橢圓形、長橢圓形、或其他類似的圓形形狀。然而，亦考慮了其他形態。可用於形成介電膜220的陶瓷填料的其他實例包括氮化鋁（AlN）、氧化鋁（Al 2O 3）、碳化矽（SiC）、氮化矽（Si 3N 4）、Sr 2Ce 2Ti 5O 16陶瓷、矽酸鋯（ZrSiO 4）、矽灰石（CaSiO 3）、氧化鈹（BeO）、二氧化鈰（CeO 2）、氮化硼（BN）、鈣銅鈦氧化物（CaCu 3Ti 4O 12）、氧化鎂（MgO）、二氧化鈦(TiO 2)、氧化鋅（氧化鋅）等。
在一些實例中，用於形成介電膜220的陶瓷填料具有的粒子的粒徑在介於約40 nm與約1.5 μm之間，諸如介於約80 nm與約1 μm之間的範圍內。例如，用於形成介電膜220的陶瓷填料具有的粒子的粒徑在介於約200 nm與約800 nm之間，諸如介於約300 nm與約600 nm之間的範圍內。在一些實施例中，陶瓷填料包括粒徑為基板200中形成的特徵214的寬度或直徑的小於約25%，諸如所需特徵的寬度或直徑的小於約15%的粒子。
在層壓介電膜220之後，可以利用下面參考第3圖及第4A圖至第4E圖、第5圖及第6A圖至第6E圖、或者替代地第7圖及第8A圖至第8D圖描述的方法在基板200中形成經屏蔽的矽通孔。
第3圖圖示了用於在上述經結構化及層壓的基板200中形成矽通孔的第一代表性方法300的流程圖。第4A圖至第4E圖示意性地圖示了在第3圖所示的矽通孔形成製程300的不同階段處的基板200的剖視圖。因此，為了清楚起見，第3圖及第4A圖至第4E圖在此一起描述。
在操作310及第4A圖處，將其上層壓有介電膜220的基板200的頂側205暴露於研磨或拋光製程，以移除設置在特徵214外部的介電膜220的部分。在某些實施例中，將基板200暴露於使用帶有研磨粒子的拋光漿料的化學機械拋光(chemical mechanical polishing, CMP)製程。通常，操作310處的研磨或拋光製程僅移除設置在特徵214外部的介電膜220，並在基板200的表面202處停止，從而導致特徵214內的介電屏蔽層222具有與表面202平齊的頂表面216。然而，在某些實施例中，操作310處的研磨或拋光製程亦可以根據需要移除基板200的一部分以減小基板的厚度（例如，使基板200變薄）。
在研磨或拋光之後，在操作320處將光阻膜410施加至基板200的表面202並且隨後進行圖案化及顯影。光阻膜410可以基本上類似於光阻膜210，並且可以經由選擇性暴露於UV輻射而被圖案化，且隨後經由濕法製程被顯影。在另外的實施例中，可以在施加光阻膜410之前將黏合促進劑層（未圖示）施加至基板200的表面202上，該黏合促進劑層為諸如由雙(三甲基矽基)胺、六甲基二矽氮烷(HMDS)、丙二醇單甲醚乙酸酯(PGMEA)或類似物形成的黏合促進劑層。
如第4B圖所示，光阻膜410經圖案化及顯影以形成溝槽412，該溝槽暴露部分204上方的表面202，該部分被介電屏蔽層222圍繞。因此，經圖案化的溝槽412的橫向尺寸（例如，寬度）對應於部分204的橫向尺寸，範圍在約10 μm與約50 μm之間，諸如在約20 μm與約40 μm之間。
在操作330及第4C圖處，將基板200暴露於第二矽蝕刻製程，以在介電屏蔽層222內形成孔418，且在此之後移除光阻膜410。在某些實施例中，操作330處的矽蝕刻製程基本上類似於操作120處的蝕刻製程。例如，蝕刻製程可以是濕法蝕刻製程，包括對移除矽有選擇性的緩衝蝕刻製程，或者各向同性含水蝕刻製程。作為矽蝕刻製程的結果，基板200的部分204被蝕刻掉，從而在介電屏蔽層222內形成孔418（例如，被介電屏蔽層222圍繞），以供隨後鍍敷導電材料（例如，互連）。如上所述，孔418可以具有任何期望的形態，諸如圓柱形或多邊形形態。然而，在某些實例中，孔418在形態上是卵形或橢圓形的。
在操作340及第4D圖處，將導電層430形成在介電屏蔽層222的暴露表面上及基板200的表面202上。如第4D圖所示，導電層430在表面202、表面216及介電屏蔽層222的圍繞孔418的表面上方延伸，該孔隨後將用作穿過基板200的互連件。導電層430是藉由任何合適的方法沉積在基板200上的，該等方法包括無電沉積，或物理氣相沉積(physical vapor deposition, PVD)及電化學沉積(electrochemical deposition, ECD)的組合。在某些實施例中，沉積導電層430以填充或「堵塞」孔418，從而在孔418內形成固體或經填充的導電主體。然而，在某些其他實施例中，導電層430僅沉積至圍繞孔418的介電屏蔽層222的線表面。在此類實施例中，導電層430的厚度介於約5 μm與約20 μm之間，諸如介於約10 μm與約15 μm之間。
導電層430通常由一或多層任何合適的導電材料形成，該導電材料包括但不限於銅、鋁、金、鎳、銀、鈀、錫等。在另外的實施例中，在沉積導電層430之前，在基板200及介電屏蔽層222的表面上形成黏附層（未圖示）及/或種子層（未圖示）。例如，在某些實施例中，在沉積導電層430之前，在基板200及介電屏蔽層222上沉積鉬、鈦、鉭、或鈦鎢黏合層及/或銅種子層，以提高該基板及介電屏蔽層的黏合性並阻擋導電材料的擴散。
在沉積導電層430之後，在操作350及第4E圖處對基板200執行第二研磨或拋光製程（例如，CMP）以移除設置在孔418外部的導電層430的至少一部分，以及基板200的在其背側207上的部分。類似於操作310處的研磨或拋光製程，頂側205上的研磨或拋光可以在基板200的表面202處停止。然而，進行背側207上的研磨或拋光，直到介電屏蔽層222及其中形成的導電層430在背側207上暴露，從而導致具有被介電屏蔽層222屏蔽的導電層430（例如，互連）的矽通孔440。
第5圖圖示了用於在執行上述方法100時在基板200中形成矽通孔的替代方法500的流程圖。第6A圖至第6E圖示意性地圖示了在第5圖所示的矽通孔形成製程500的不同階段處的基板200的剖視圖。因此，為了清楚起見，第5圖及第6A圖至第6E圖在此一起描述。
在操作510及第6A圖處，藉由雷射燒蝕從基板200移除特徵214上方的經層壓的介電膜220的僅一個區域，從而將設置在特徵214內的介電屏蔽層222與介電膜220的其餘部分分離，並形成介電屏蔽層222的頂表面216。介電膜220的雷射燒蝕進一步在特徵214上方產生凹坑602，該凹坑的外部橫向尺寸至少約相同於或大於部分204或特徵214。用於在操作510處對介電膜220進行燒蝕或鑽孔的雷射系統可包括任何合適類型的雷射源，諸如紅外(infrared, IR)雷射器、皮秒UV雷射器、飛秒UV雷射器、或飛秒綠色雷射器，並且可以產生連續及/或脈衝的雷射束。
在雷射燒蝕之後，在操作520處將光阻膜610放置在基板200的頂側205上方，並且隨後進行圖案化及與顯影。光阻膜610可以基本上類似於光阻膜210及410，並且可以經由選擇性暴露於UV輻射而被圖案化，且隨後經由濕法製程被顯影。在另外的實施例中，黏合促進劑層（未圖示）可用於促進光阻膜610到介電膜220及/或基板200上的黏合。
如第6B圖所示，在圖案化及顯影之前，將光阻膜610施加在介電膜220上方及凹坑602內。光阻膜610的圖案化及/或顯影形成了溝槽612，該溝槽暴露基板200的部分204的表面202，該表面被介電屏蔽層222圍繞。因此，經圖案化的溝槽612的橫向尺寸（例如，寬度）對應於部分204的橫向尺寸，範圍在約10 μm與約50 μm之間，諸如在約20 μm與約40 μm之間。
在操作530及第6C圖處，將基板200暴露於矽蝕刻製程，以在介電屏蔽層222內形成孔418，並且在此之後移除光阻膜610。在某些實施例中，操作530處的矽蝕刻製程基本上類似於操作120及330處的蝕刻製程。例如，蝕刻製程可以是濕法蝕刻製程，包括對移除矽有選擇性的緩衝蝕刻製程，或者各向同性含水蝕刻製程。作為矽蝕刻製程的結果，基板200的部分204被蝕刻掉，從而在介電屏蔽層222內形成了孔418。如上所述，孔418可以具有任何期望的形態，諸如圓柱形或多邊形形態。然而，在某些實例中，孔418在形態上是卵形或橢圓形的。
在操作540及第6D圖，將導電層430鍍敷在介電屏蔽層222、介電膜220的暴露表面上及基板200的表面202上。如第6D圖所示，導電層430的一部分延伸到孔418中，該孔隨後將用作穿過基板200的互連件。如上所述，導電層430是藉由任何合適的方法沉積在基板200上的，該等方法包括無電沉積，或物理氣相沉積(PVD)及電化學沉積(ECD)的組合。在某些實施例中，沉積導電層430以填充或「堵塞」孔418，從而在孔418內形成固體或經填充的導電主體。然而，在某些其他實施例中，導電層430僅沉積至圍繞孔418的介電屏蔽層222的線表面。
在沉積導電層430之後，在操作550及第6E圖處，對基板200執行研磨或拋光製程（例如，CMP）。研磨或拋光製程移除了設置在孔418外部的剩餘介電膜220及導電層430，以及在背側207上的基板200的部分，以在背側207上暴露介電屏蔽層222及導電層430。因此，形成了具有被介電屏蔽層222屏蔽的導電層430的矽通孔440。
第7圖圖示了另一種用於在執行上述方法100時在基板200中形成矽通孔的替代方法700的流程圖。第8A圖至第8D圖示意性地圖示了在第7圖所示的矽通孔形成製程700的不同階段處的基板200的剖視圖。因此，為了清楚起見，第7圖及第8A圖至第8D圖在此一起描述。
在操作710及第8A圖處，藉由雷射燒蝕移除設置在基板200的部分204上方並與該部分對應的經層壓的介電膜220的區域，從而形成凹坑802。通常，凹坑802經燒蝕以具有至少約相同於或大於部分204的外部橫向尺寸，以使得能夠隨後藉由蝕刻移除部分204來形成孔418。用於在操作710處對介電膜220進行燒蝕的雷射系統可包括任何合適類型的雷射源，諸如紅外(infrared, IR)雷射器、皮秒UV雷射器、飛秒UV雷射器、或飛秒綠色雷射器，並且可以產生連續及/或脈衝的雷射束。
在雷射燒蝕之後，在操作720處將基板200暴露於矽蝕刻製程，以蝕刻掉部分204並形成穿過介電材料設置在特徵214內的孔418。在某些實施例中，操作730處的矽蝕刻製程基本上類似於操作120、330及/或530處的蝕刻製程。例如，蝕刻製程可以是濕法蝕刻製程，包括對移除矽有選擇性的緩衝蝕刻製程，或者各向同性含水蝕刻製程。如上所述，孔418可以具有任何期望的形態，諸如圓柱形或多邊形形態。然而，在某些實例中，孔418在形態上是卵形或橢圓形的。如第8B圖所示，在不使用光阻膜的情況下執行操作720處的蝕刻製程。相反，介電層220本身在製程期間起到光阻劑的作用，從而防止在除部分204之外的位置處對基板200的非期望蝕刻。
在操作730及第8C圖處，將導電層430鍍敷在介電膜220的暴露表面上，包括延伸到孔418中的部分上，以供隨後用作互連。導電層430可以藉由任何合適的方法沉積在基板200上，該等方法包括無電沉積，或物理氣相沉積(PVD)及電化學沉積(ECD)的組合。在某些實施例中，沉積導電層430以填充或「堵塞」孔418，從而在孔418內形成固體或經填充的導電主體。然而，在某些其他實施例中，導電層430僅沉積至圍繞孔418的介電材料的線表面。
在沉積導電層430之後，在操作740及第8D圖處，對基板200執行研磨或拋光製程（例如，CMP）。研磨或拋光製程移除了設置在孔418外部的介電膜220及導電層430，以及在背側207上的基板200的部分，以在背側207上暴露導電層430。因此，穿過基板200形成了具有被介電屏蔽層222屏蔽的導電層430的矽通孔440。
第9圖圖示了獨立於上述方法100、300、500及700的另一種用於在基板200中形成矽通孔的代表性方法900的流程圖。第10A圖至第10H圖示意性地圖示了在第9圖所示的矽通孔形成製程900的不同階段處的基板1000的剖視圖。因此，為了清楚起見，第9圖及第10A圖至第10H圖在此一起描述。
通常，對應於第10A圖，方法900開始於操作910處，其中將光阻膜1010施加至基板200的頂側205上的表面202，並且隨後進行圖案化及顯影。光阻膜1010可以基本上類似於光阻膜210、410、及610，並且可以經由選擇性暴露於UV輻射而被圖案化，且隨後經由濕法製程被顯影。在另外的實施例中，黏合促進劑層（未圖示）可用於促進光阻膜1010到基板200上的黏合。
如第10A圖所示，將光阻膜1010根據隨後形成的用於矽通孔的互連的期望形態進行圖案化及顯影。通常，隨後形成的互連具有圓柱形或圓管狀形狀，並且因此，光阻膜1010經圖案化及顯影以形成圓柱形溝槽1012，從而使得能夠隨後形成圓管狀或圓柱形互連。然而，在某些實施例中，需要非圓柱形或非環形互連，並且因此，形成了非圓形或非圓柱形溝槽1012。
在操作920處，將現在其上形成有經圖案化及顯影的光阻膜1010的基板200暴露於矽蝕刻製程，以將光阻膜1010的圖案轉印至基板200，並且在此之後移除光阻膜1010。在某些實施例中，操作920處的矽蝕刻製程基本上類似於操作120、330、530、及/或720處的蝕刻製程。例如，蝕刻製程可以是濕法蝕刻製程，包括對移除矽有選擇性的緩衝蝕刻製程，或者各向同性含水蝕刻製程。
作為蝕刻製程的結果，蝕刻掉穿過溝槽1012暴露的基板200的部分，從而形成孔1018，該孔在橫向形態上基本上對應於溝槽1012，並且因此對應於隨後形成的互連。例如，在某些實施例中，孔1018可以基本上是圓柱形的，具有類似於溝槽1012的直徑。通常，孔1018的深度可以藉由控制基板200暴露於在蝕刻製程期間所使用的蝕刻劑（例如，蝕刻溶液）的時間來調節。例如，孔1018的最終深度可以隨著暴露於蝕刻劑的時長增加而增加。或者，孔1018可隨著暴露於蝕刻劑的時長減少而具有減少的（例如，較淺的）最終深度。
在操作930及第10C圖處，將導電層1030鍍敷在基板200的頂側205上方，包括表面202及延伸到孔1018中的表面上方，以供隨後用作互連。導電層1030基本上類似於導電層430，並且可以藉由任何合適的方法沉積在基板200上，該等方法包括無電沉積，或物理氣相沉積(PVD)及電化學沉積(ECD)的組合。在某些實施例中，沉積導電層1030以填充或「堵塞」孔1018，從而在孔1018內形成固體或經填充的導電主體。然而，在某些其他實施例中，導電層1030僅沉積至圍繞孔1018的基板200的線表面。
在沉積導電層1030之後，在操作940及第10D圖處，對基板200執行研磨或拋光製程（例如，CMP）。研磨或拋光製程移除了設置在孔1018外部的導電層1030，從而形成與基板200的表面202齊平的導電層1030的頂表面1026。
在操作950及第10E圖處，將第二光阻膜1050施加至基板200的表面202，並且隨後進行圖案化及顯影。光阻膜1050可以基本上類似於光阻膜1010，並且可以經由選擇性暴露於UV輻射而被圖案化，且隨後經由濕法製程被顯影。在另外的實施例中，可以在施加光阻膜1050之前將黏合促進劑層（未圖示）施加至基板200的表面202上，該黏合促進劑層為諸如由雙(三甲基矽基)胺、六甲基二矽氮烷(HMDS)、丙二醇單甲醚乙酸酯(PGMEA)及類似物形成的黏合促進劑層。
如第10E圖所示，光阻膜1050經圖案化及顯影以形成溝槽1052，該溝槽對應於隨後形成的用於導電層1030的介電屏蔽層的期望形態。因此，溝槽1052的形成暴露了圍繞孔1018的基板200的表面202。通常，隨後形成的介電屏蔽層具有圓管狀形狀，並且因此溝槽1052經圖案化為環形的。然而，在某些實施例中，需要非圓柱形或非環形互連及/或非環形介電屏蔽層，並且因此形成非環形溝槽1052。例如，在光阻膜1050中形成的溝槽1052可以是卵形、橢圓形或多邊形的。
在對光阻膜1050進行圖案化及顯影之後，在操作960處將基板200暴露於第二矽蝕刻製程以將光阻膜1050的圖案轉印至基板200，並且隨後移除光阻膜1050。類似於上述蝕刻製程，操作960處的蝕刻製程可以是濕法蝕刻製程，包括對移除矽有選擇性的緩衝蝕刻製程，或者各向同性含水蝕刻製程。如第10F圖所示，在操作960處，蝕刻掉穿過溝槽1052暴露的基板200的部分，從而形成特徵1014，該特徵在橫向形態上基本上對應於溝槽1052，並且因此對應於隨後形成的介電屏蔽層。例如，在某些實施例中，特徵1014可以是基本上環形的，並且周向地圍繞導電層1030。
在操作970及第10G圖處，將介電膜1020放置在經圖案化的基板200的表面202上，並進行層壓以流入及填充新形成的特徵1014。在層壓期間，將基板200及介電膜1020暴露於高溫，從而導致介電膜1020軟化並流入特徵1014。在某些實施例中，層壓製程是可以在高壓釜或其他合適的裝置中執行真空層壓製程。在某些實施例中，藉由使用熱壓製程來執行層壓製程。
最後，在操作980及第10H圖處，對基板200上執行第二研磨或拋光製程（例如，CMP）以移除設置在特徵1014外部的介電膜1020，以及基板200的在其背側207上的部分。類似於上述研磨或拋光製程，頂側205上的研磨或拋光可以在基板200的表面202處停止，與此同時在背側207上進行研磨或拋光，直到導電層1030在背側207上暴露。因此，形成了具有被介電屏蔽層1022屏蔽的導電層1030（例如，互連）的矽通孔1040。
上述方法及通孔結構提供了許多優於實施用於屏蔽封裝互連的習知介電材料沉積技術的方法及架構的優點。該等益處包括形成高厚度的介電屏蔽層，與此同時保持通孔結構的低深寬比的能力。此外，除了所得封裝結構的薄形狀因數及高通孔與基板體積比之外，上述特徵亦有利地為先進的整合半導體裝置提供了封裝架構，該封裝架構與習知封裝技術相比具有改進的效能及靈活性以及相對較低的製造成本。本文所述的薄且小形狀因數的封裝結構不僅提供了高I/O密度及改進的帶寬及功率的益處，而且亦最大化了對不希望的洩漏電流或干擾的屏蔽效果。
儘管前面針對本揭示案的實施例，但是在不脫離本揭示案的基本範疇的情況下可以設計本揭示案的其他和進一步實施例，並且本揭示案的範疇由所附申請專利範圍確定。
100:方法 110:操作 120:操作 130:操作 200:基板 202:表面 204:部分 205:頂側 207:背側 210:光阻膜 212:環形溝槽 214:特徵 216:頂表面 220:介電膜 222:介電屏蔽層 300:方法 310:操作 320:操作 330:操作 340:操作 350:操作 410:光阻膜 412:溝槽 418:孔 430:導電層 440:矽通孔 500:方法 510:操作 520:操作 530:操作 540:操作 550:操作 602:凹坑 610:光阻膜 612:溝槽 700:方法 710:操作 720:操作 730:操作 740:操作 802:凹坑 900:方法/矽通孔形成製程 910:操作 920:操作 930:操作 940:操作 950:操作 960:操作 970:操作 980:操作 1010:光阻膜 1012:圓柱形溝槽 1014:特徵 1018:孔 1020:介電膜 1022:介電屏蔽層 1030:導電層 1050:光阻膜 1052:溝槽
為了能夠詳細理解本揭示案的上述特徵，可以參考實施例對以上簡要概述的本揭示案進行更特別的描述，實施例中的一些實施例在附圖中圖示。然而，應當注意的是，附圖僅圖示了本揭示案的典型實施例，因此不應被認為是對其範疇的限制，因為本揭示案可以允許其他同等有效的實施例。
第1圖圖示了根據本文所述的實施例的用於在基板中形成矽通孔的製程的流程圖。
第2A圖至第2E圖示意性地圖示了在第1圖所示的製程的不同階段的基板的剖視圖。
第3圖圖示了根據本文所述的實施例的用於在基板中形成矽通孔的製程的流程圖。
第4A圖至第4E圖示意性地圖示了在第3圖所示的製程的不同階段的基板的剖視圖。
第5圖圖示了根據本文所述的實施例的用於在基板中形成矽通孔的製程的流程圖。
第6A圖至第6E圖示意性地圖示了在第5圖所示的製程的不同階段的基板的剖視圖。
第7圖圖示了根據本文所述的實施例的用於在基板中形成矽通孔的製程的流程圖。
第8A圖至第8D圖示意性地圖示了在第7圖所示的製程的不同階段的基板的剖視圖。
第9圖圖示了根據本文所述的實施例的用於在基板中形成矽通孔的製程的流程圖。
第10A圖至第10H圖示意性地圖示了在第5圖所示的製程的不同階段的基板的剖視圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
200:基板
202:表面
205:頂側
207:背側
216:頂表面
222:介電屏蔽層
350:操作
430:導電層

Claims (20)

  1. 一種形成一矽通孔結構的方法，包括以下步驟： 在一矽基板的一第一側中形成一溝槽，該溝槽圍繞該矽基板的一部分； 用一介電材料填充該溝槽； 移除被該溝槽圍繞的該矽基板的該部分，以暴露該介電材料的一內表面； 在該介電材料的該內表面上鍍敷一導電材料；以及 在該第一側及與該第一側相對的一第二側上研磨或拋光該矽基板，其中該研磨或拋光暴露了該第一側及該第二側上的該導電材料及該介電材料。
  2. 如請求項1所述之方法，其中該溝槽是經由一矽蝕刻製程形成的。
  3. 如請求項2所述之方法，其中該溝槽具有一環形形狀。
  4. 如請求項1所述之方法，其中該介電材料包括具有一陶瓷填料的一環氧樹脂。
  5. 如請求項4所述之方法，其中藉由在該溝槽上方施加並層壓一介電膜，將該介電材料填充至該溝槽中。
  6. 如請求項1所述之方法，其中該矽基板的該部分是經由一矽蝕刻製程移除的。
  7. 如請求項1所述之方法，其中該導電材料是經由無電鍍敷、或物理氣相沉積(PVD)及電化學沉積(ECD)鍍敷的。
  8. 一種形成一矽通孔結構的方法，包括以下步驟： 在一矽基板的一第一側中形成一溝槽，該溝槽圍繞該矽基板的一部分； 將一介電膜層壓至該矽基板的該第一側上，該介電膜的該層壓導致該介電膜的一介電材料填充該溝槽； 研磨或拋光該矽基板的該第一側，以移除設置在該溝槽外部的該介電膜； 移除被該溝槽圍繞的該矽基板的該部分，以在該溝槽中形成穿過該介電材料的一孔，該孔暴露該介電材料的一內表面； 在該矽基板的該第一側上鍍敷一導電材料，該導電材料延伸穿過該孔；以及 研磨或拋光該矽基板的該第一側及與該第一側相對的一第二側，其中該研磨或拋光移除了設置在該孔外部的該導電材料，並且暴露了該第一側及該第二側上的該剩餘導電材料及該介電材料。
  9. 如請求項8所述之方法，其中該溝槽是經由利用一光阻膜的一矽蝕刻製程形成的。
  10. 如請求項9所述之方法，其中該溝槽具有一環形形狀。
  11. 如請求項8所述之方法，其中該介電材料包括具有一陶瓷填料的一環氧樹脂。
  12. 如請求項8所述之方法，其中該層壓在低於約200℃的一溫度下執行。
  13. 如請求項9所述之方法，其中在移除設置在該溝槽外部的該介電膜之後，經由利用施加至該矽基板的一光阻膜的一第二矽蝕刻製程移除該矽基板的該部分。
  14. 如請求項8所述之方法，其中該導電材料是經由無電鍍敷、或物理氣相沉積(PVD)及電化學沉積(ECD)鍍敷的。
  15. 一種形成一矽通孔結構的方法，包括以下步驟： 在一矽基板的一第一側中形成一溝槽，該溝槽圍繞該矽基板的一部分； 將一介電膜層壓至該矽基板的該第一側上，該介電膜的該層壓導致該介電膜的一介電材料填充該溝槽； 在該介電膜中及該溝槽上方雷射鑽出一凹坑，其中該凹坑的一外部尺寸至少約相同於或大於該矽基板的該部分或該溝槽的一外部尺寸； 移除被該溝槽圍繞的該矽基板的該部分，以在該溝槽中形成穿過該介電材料的一孔，該孔暴露該介電材料的一內表面； 在該矽基板的該第一側及該介電膜上方鍍敷一導電材料，該導電材料延伸穿過該孔；以及 研磨或拋光該矽基板的該第一側及與該第一側相對的一第二側，其中該研磨或拋光移除了設置在該孔外部的該導電材料及設置在該溝槽外部的該介電膜，並且其中該研磨或拋光進一步在該第一側及該第二側上暴露了該剩餘導電材料及該介電材料。
  16. 如請求項15所述之方法，其中該溝槽是經由利用一光阻膜的一矽蝕刻製程形成的。
  17. 如請求項15所述之方法，其中該溝槽具有一環形形狀。
  18. 如請求項15所述之方法，其中該介電材料包括具有一陶瓷填料的一環氧樹脂。
  19. 如請求項16所述之方法，其中該矽基板的該部分是經由利用施加在該矽基板及該介電膜上的一光阻膜的一第二矽蝕刻製程移除的。
  20. 如請求項15所述之方法，其中該導電材料是經由無電鍍敷、或物理氣相沉積(PVD)及電化學沉積(ECD)鍍敷的。
TW110138256A 2020-11-20 2021-10-15 用於先進封裝的tsv形成方法 TWI843970B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/953,869 US11404318B2 (en) 2020-11-20 2020-11-20 Methods of forming through-silicon vias in substrates for advanced packaging
US16/953,869 2020-11-20

Publications (2)

Publication Number Publication Date
TW202221810A true TW202221810A (zh) 2022-06-01
TWI843970B TWI843970B (zh) 2024-06-01

Family

ID=81658615

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110138256A TWI843970B (zh) 2020-11-20 2021-10-15 用於先進封裝的tsv形成方法

Country Status (5)

Country Link
US (3) US11404318B2 (zh)
KR (1) KR20230107861A (zh)
CN (1) CN116583934A (zh)
TW (1) TWI843970B (zh)
WO (1) WO2022108677A1 (zh)

Family Cites Families (301)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4073610A (en) 1976-02-05 1978-02-14 Cox Bernard K Apparatus for producing a foldable plastic strip
US4751349A (en) 1986-10-16 1988-06-14 International Business Machines Corporation Zirconium as an adhesion material in a multi-layer metallic structure
JPH0494592A (ja) 1990-08-10 1992-03-26 Cmk Corp プリント配線板におけるスルーホールに対する充填材の充填方法
US5126016A (en) 1991-02-01 1992-06-30 International Business Machines Corporation Circuitization of polymeric circuit boards with galvanic removal of chromium adhesion layers
US5519332A (en) 1991-06-04 1996-05-21 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5474834A (en) 1992-03-09 1995-12-12 Kyocera Corporation Superconducting circuit sub-assembly having an oxygen shielding barrier layer
JP2819523B2 (ja) 1992-10-09 1998-10-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 印刷配線板及びその製造方法
US5367143A (en) 1992-12-30 1994-11-22 International Business Machines Corporation Apparatus and method for multi-beam drilling
US5353195A (en) 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US5783870A (en) 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US5670262A (en) 1995-05-09 1997-09-23 The Dow Chemical Company Printing wiring board(s) having polyimidebenzoxazole dielectric layer(s) and the manufacture thereof
US5767480A (en) 1995-07-28 1998-06-16 National Semiconductor Corporation Hole generation and lead forming for integrated circuit lead frames using laser machining
US7062845B2 (en) 1996-06-05 2006-06-20 Laservia Corporation Conveyorized blind microvia laser drilling system
AU3301197A (en) 1996-06-05 1998-01-05 Larry W. Burgess Blind via laser drilling system
US6631558B2 (en) 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
US5841102A (en) 1996-11-08 1998-11-24 W. L. Gore & Associates, Inc. Multiple pulse space processing to enhance via entrance formation at 355 nm
CN1187800C (zh) * 1997-04-03 2005-02-02 株式会社山武 电路板以及检测器及其制造方法
JP3920399B2 (ja) 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
US6388202B1 (en) 1997-10-06 2002-05-14 Motorola, Inc. Multi layer printed circuit board
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
GB9811328D0 (en) 1998-05-27 1998-07-22 Exitech Ltd The use of mid-infrared lasers for drilling microvia holes in printed circuit (wiring) boards and other electrical circuit interconnection packages
MY144573A (en) 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
SE513341C2 (sv) 1998-10-06 2000-08-28 Ericsson Telefon Ab L M Arrangemang med tryckta kretskort samt metod för tillverkning därav
US6039889A (en) 1999-01-12 2000-03-21 Fujitsu Limited Process flows for formation of fine structure layer pairs on flexible films
US6117704A (en) 1999-03-31 2000-09-12 Irvine Sensors Corporation Stackable layers containing encapsulated chips
US6599836B1 (en) 1999-04-09 2003-07-29 Micron Technology, Inc. Planarizing solutions, planarizing machines and methods for mechanical or chemical-mechanical planarization of microelectronic-device substrate assemblies
US6212769B1 (en) 1999-06-29 2001-04-10 International Business Machines Corporation Process for manufacturing a printed wiring board
IE20000618A1 (en) 1999-08-03 2001-03-07 Xsil Technology Ltd A circuit singulation system and method
KR101084525B1 (ko) 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
KR100752829B1 (ko) 1999-09-30 2007-08-29 히다치 비아 메카닉스 가부시키가이샤 적층물을 레이저로 천공하기 위한 방법 및 장치
US6538210B2 (en) 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
US6384473B1 (en) 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6661084B1 (en) 2000-05-16 2003-12-09 Sandia Corporation Single level microelectronic device package with an integral window
US6927176B2 (en) 2000-06-26 2005-08-09 Applied Materials, Inc. Cleaning method and solution for cleaning a wafer in a single wafer process
US6593240B1 (en) 2000-06-28 2003-07-15 Infineon Technologies, North America Corp Two step chemical mechanical polishing process
US20020048715A1 (en) 2000-08-09 2002-04-25 Bret Walczynski Photoresist adhesive and method
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6459046B1 (en) 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
EP1321980A4 (en) 2000-09-25 2007-04-04 Ibiden Co Ltd SEMICONDUCTOR ELEMENT, METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT, MULTILAYER PRINTED CIRCUIT BOARD, AND METHOD FOR MANUFACTURING MULTILAYER PRINTED CIRCUIT BOARD
US20020070443A1 (en) 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
JP4108285B2 (ja) 2000-12-15 2008-06-25 イビデン株式会社 多層プリント配線板の製造方法
US6388207B1 (en) 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture
JP5004378B2 (ja) 2001-01-10 2012-08-22 イビデン株式会社 多層プリント配線板
TW511415B (en) 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP2001244591A (ja) 2001-02-06 2001-09-07 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US6512182B2 (en) 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
US7160432B2 (en) 2001-03-14 2007-01-09 Applied Materials, Inc. Method and composition for polishing a substrate
DE60210770T2 (de) 2001-03-22 2006-08-31 Xsil Technology Ltd. Ein laserbearbeitungssystem und -verfahren
US6465084B1 (en) 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US20030059976A1 (en) 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
JP2003188340A (ja) 2001-12-19 2003-07-04 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP3998984B2 (ja) 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
US6506632B1 (en) 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
US7358157B2 (en) 2002-03-27 2008-04-15 Gsi Group Corporation Method and system for high-speed precise laser trimming, scan lens system for use therein and electrical device produced thereby
US7028400B1 (en) 2002-05-01 2006-04-18 Amkor Technology, Inc. Integrated circuit substrate having laser-exposed terminals
JP3871609B2 (ja) 2002-05-27 2007-01-24 松下電器産業株式会社 半導体装置及びその製造方法
JP2003347741A (ja) 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP3908146B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 半導体装置及び積層型半導体装置
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7091589B2 (en) 2002-12-11 2006-08-15 Dai Nippon Printing Co., Ltd. Multilayer wiring board and manufacture method thereof
US7105931B2 (en) 2003-01-07 2006-09-12 Abbas Ismail Attarwala Electronic package and method
US8704359B2 (en) 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
JP2004311788A (ja) 2003-04-08 2004-11-04 Matsushita Electric Ind Co Ltd シート状モジュールとその製造方法
JP2004335641A (ja) 2003-05-06 2004-11-25 Canon Inc 半導体素子内蔵基板の製造方法
EP1478021B1 (en) 2003-05-15 2008-07-16 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
US20060283716A1 (en) 2003-07-08 2006-12-21 Hooman Hafezi Method of direct plating of copper on a ruthenium alloy
CN1577819A (zh) 2003-07-09 2005-02-09 松下电器产业株式会社 带内置电子部件的电路板及其制造方法
US7271012B2 (en) 2003-07-15 2007-09-18 Control Systemation, Inc. Failure analysis methods and systems
EP1515364B1 (en) 2003-09-15 2016-04-13 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
US7064069B2 (en) 2003-10-21 2006-06-20 Micron Technology, Inc. Substrate thinning including planarization
JP4081052B2 (ja) 2003-12-05 2008-04-23 三井金属鉱業株式会社 プリント配線基板の製造法
JP4271590B2 (ja) 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
US7309515B2 (en) 2004-02-04 2007-12-18 Industrial Technology Research Institute Method for fabricating an imprint mold structure
TWI256095B (en) 2004-03-11 2006-06-01 Siliconware Precision Industries Co Ltd Wafer level semiconductor package with build-up layer and process for fabricating the same
US20060000814A1 (en) 2004-06-30 2006-01-05 Bo Gu Laser-based method and system for processing targeted surface material and article produced thereby
US8571541B2 (en) 2004-07-15 2013-10-29 Avaya Inc. Proximity-based authorization
DE102004038852B4 (de) 2004-08-10 2006-06-29 Webasto Ag Spritzgießmaschine
WO2006025240A1 (ja) 2004-09-01 2006-03-09 Sumitomo Metal Mining Co., Ltd. ２層フレキシブル基板及びその製造方法
TWI241007B (en) 2004-09-09 2005-10-01 Phoenix Prec Technology Corp Semiconductor device embedded structure and method for fabricating the same
TW200618705A (en) 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
US20060073234A1 (en) 2004-10-06 2006-04-06 Williams Michael E Concrete stamp and method of manufacture
JP4564342B2 (ja) 2004-11-24 2010-10-20 大日本印刷株式会社 多層配線基板およびその製造方法
TWI301660B (en) 2004-11-26 2008-10-01 Phoenix Prec Technology Corp Structure of embedding chip in substrate and method for fabricating the same
TWI245384B (en) 2004-12-10 2005-12-11 Phoenix Prec Technology Corp Package structure with embedded chip and method for fabricating the same
TWI245388B (en) 2005-01-06 2005-12-11 Phoenix Prec Technology Corp Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI260056B (en) 2005-02-01 2006-08-11 Phoenix Prec Technology Corp Module structure having an embedded chip
JP2006216713A (ja) 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2006216714A (ja) 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
TWI283553B (en) 2005-04-21 2007-07-01 Ind Tech Res Inst Thermal enhanced low profile package structure and method for fabricating the same
US7919844B2 (en) 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
US7215032B2 (en) 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
KR100714196B1 (ko) 2005-07-11 2007-05-02 삼성전기주식회사 전기소자를 내장한 인쇄회로기판 및 그 제조방법
TWI263313B (en) 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
US20070042563A1 (en) 2005-08-19 2007-02-22 Honeywell International Inc. Single crystal based through the wafer connections technical field
US20070077865A1 (en) 2005-10-04 2007-04-05 Cabot Microelectronics Corporation Method for controlling polysilicon removal
KR100772639B1 (ko) 2005-10-18 2007-11-02 한국기계연구원 다이아몬드상 카본 박막을 이용한 미세 임프린트리소그래피용 스탬프 및 그 제조방법
CN100463128C (zh) 2005-11-25 2009-02-18 全懋精密科技股份有限公司 半导体芯片埋入基板的三维构装结构及其制作方法
CN100524717C (zh) 2005-11-25 2009-08-05 全懋精密科技股份有限公司 芯片内埋的模块化结构
KR100688701B1 (ko) 2005-12-14 2007-03-02 삼성전기주식회사 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법
US7808799B2 (en) 2006-04-25 2010-10-05 Ngk Spark Plug Co., Ltd. Wiring board
KR101037229B1 (ko) 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
US20080113283A1 (en) 2006-04-28 2008-05-15 Polyset Company, Inc. Siloxane epoxy polymers for redistribution layer applications
US8022552B2 (en) 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
KR100731112B1 (ko) 2006-07-24 2007-06-22 동부일렉트로닉스 주식회사 포토 레지스트를 제거하기 위한 ｃｍｐ 슬러리
JP5252792B2 (ja) 2006-08-25 2013-07-31 日本ミクロコーティング株式会社 酸化物超伝導体用テープ基材の研磨方法並びに酸化物超伝導体及び酸化物超伝導体用基材
KR20080037296A (ko) 2006-10-25 2008-04-30 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법
US7427562B2 (en) 2006-11-08 2008-09-23 Motorla, Inc. Method for fabricating closed vias in a printed circuit board
US20080136002A1 (en) 2006-12-07 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US7915737B2 (en) 2006-12-15 2011-03-29 Sanyo Electric Co., Ltd. Packing board for electronic device, packing board manufacturing method, semiconductor module, semiconductor module manufacturing method, and mobile device
TWI330401B (en) 2006-12-25 2010-09-11 Unimicron Technology Corp Circuit board structure having embedded semiconductor component and fabrication method thereof
KR101030769B1 (ko) 2007-01-23 2011-04-27 삼성전자주식회사 스택 패키지 및 스택 패키징 방법
US20080173792A1 (en) 2007-01-23 2008-07-24 Advanced Chip Engineering Technology Inc. Image sensor module and the method of the same
CN100561696C (zh) 2007-03-01 2009-11-18 全懋精密科技股份有限公司 嵌埋半导体芯片的结构及其制法
US7757196B2 (en) 2007-04-04 2010-07-13 Cisco Technology, Inc. Optimizing application specific integrated circuit pinouts for high density interconnect printed circuit boards
JP2008277339A (ja) 2007-04-25 2008-11-13 Tdk Corp 電子部品およびその製造方法
US8710402B2 (en) 2007-06-01 2014-04-29 Electro Scientific Industries, Inc. Method of and apparatus for laser drilling holes with improved taper
US8143719B2 (en) 2007-06-07 2012-03-27 United Test And Assembly Center Ltd. Vented die and package
US8314343B2 (en) 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
WO2009050207A1 (en) 2007-10-15 2009-04-23 Interuniversitair Microelectronica Centrum Vzw Method for producing electrical interconnects and devices made thereof
US8476769B2 (en) 2007-10-17 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias and methods for forming the same
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7843064B2 (en) 2007-12-21 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and process for the formation of TSVs
JP5280079B2 (ja) 2008-03-25 2013-09-04 新光電気工業株式会社 配線基板の製造方法
US8017451B2 (en) 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
KR20090116168A (ko) 2008-05-06 2009-11-11 삼성전자주식회사 금속 배선 기판, 박막 트랜지스터 기판, 및 금속 배선의형성 방법
US7842542B2 (en) 2008-07-14 2010-11-30 Stats Chippac, Ltd. Embedded semiconductor die package and method of making the same using metal frame carrier
SG10201505279RA (en) 2008-07-18 2015-10-29 Utac Headquarters Pte Ltd Packaging structural member
EP2307519A4 (en) 2008-07-22 2014-02-05 Saint Gobain Abrasives Inc COATED ABRASIVE PRODUCTS CONTAINING AGGREGATES
US20100062287A1 (en) 2008-09-10 2010-03-11 Seagate Technology Llc Method of polishing amorphous/crystalline glass to achieve a low rq & wq
CN102245339B (zh) 2008-10-10 2015-08-26 Ipg微系统有限公司 具有多重细激光束传输系统的激光加工系统和方法
JP5246103B2 (ja) 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
US7982305B1 (en) 2008-10-20 2011-07-19 Maxim Integrated Products, Inc. Integrated circuit package including a three-dimensional fan-out / fan-in signal routing
JP5111342B2 (ja) 2008-12-01 2013-01-09 日本特殊陶業株式会社 配線基板
US8354304B2 (en) 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
KR20100067966A (ko) 2008-12-12 2010-06-22 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US8592992B2 (en) 2011-12-14 2013-11-26 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure with conductive micro via array for 3-D Fo-WLCSP
US9064936B2 (en) 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8729426B2 (en) 2008-12-13 2014-05-20 M-Solv Ltd. Method and apparatus for laser machining relatively narrow and relatively wide structures
US7932608B2 (en) 2009-02-24 2011-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via formed with a post passivation interconnect structure
KR101065744B1 (ko) 2009-02-27 2011-09-19 주식회사 티지솔라 요철구조가 형성된 기판을 이용한 태양전지의 제조방법
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US7955942B2 (en) 2009-05-18 2011-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming a 3D inductor from prefabricated pillar frame
CN101898405A (zh) 2009-05-27 2010-12-01 鸿富锦精密工业（深圳）有限公司 模具流道组合
TWI523720B (zh) 2009-05-28 2016-03-01 伊雷克托科學工業股份有限公司 應用於雷射處理工件中的特徵的聲光偏轉器及相關雷射處理方法
US20100307798A1 (en) 2009-06-03 2010-12-09 Izadian Jamal S Unified scalable high speed interconnects technologies
WO2011013630A1 (ja) 2009-07-29 2011-02-03 日産化学工業株式会社 ナノインプリント用レジスト下層膜形成組成物
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
TWI418272B (zh) 2009-08-25 2013-12-01 Samsung Electro Mech 處理核心基板之空腔的方法
TW201110285A (en) 2009-09-08 2011-03-16 Unimicron Technology Corp Package structure having embedded semiconductor element and method of forming the same
US8772087B2 (en) 2009-10-22 2014-07-08 Infineon Technologies Ag Method and apparatus for semiconductor device fabrication using a reconstituted wafer
KR101172647B1 (ko) 2009-10-22 2012-08-08 히다치 가세고교 가부시끼가이샤 연마제, 농축 1액식 연마제, 2액식 연마제 및 기판의 연마 방법
CN102230991B (zh) 2009-10-23 2013-01-09 鸿富锦精密工业（深圳）有限公司 光纤耦合连接器
JP5700241B2 (ja) 2009-11-09 2015-04-15 日立化成株式会社 多層配線基板及びその製造方法
EP2499686A2 (en) 2009-11-11 2012-09-19 Amprius, Inc. Intermediate layers for electrode fabrication
EP2339627A1 (en) 2009-12-24 2011-06-29 Imec Window interposed die packaging
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
US8822281B2 (en) 2010-02-23 2014-09-02 Stats Chippac, Ltd. Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
EP2543065A4 (en) 2010-03-03 2018-01-24 Georgia Tech Research Corporation Through-package-via (tpv) structures on inorganic interposer and methods for fabricating same
KR101846588B1 (ko) 2010-04-12 2018-04-06 아이코닉스 코포레이션 포토레지스트막, 및 연마 식각 및 절삭 방법
US8970006B2 (en) 2010-06-15 2015-03-03 Stmicroelectronics S.R.L. Vertical conductive connections in semiconductor substrates
US8426961B2 (en) 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
KR20190014128A (ko) 2010-08-02 2019-02-11 아토테크더치랜드게엠베하 기판 상에 솔더 성막 및 비용융 범프 구조들을 형성하는 방법
US9049808B2 (en) 2010-08-21 2015-06-02 Ibiden Co., Ltd. Printed wiring board and a method of manufacturing a printed wiring board
US8518746B2 (en) 2010-09-02 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
TWI418269B (zh) 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
US8617990B2 (en) 2010-12-20 2013-12-31 Intel Corporation Reduced PTH pad for enabling core routing and substrate layer count reduction
US8329575B2 (en) 2010-12-22 2012-12-11 Applied Materials, Inc. Fabrication of through-silicon vias on silicon wafers
JP5693977B2 (ja) 2011-01-11 2015-04-01 新光電気工業株式会社 配線基板及びその製造方法
US8536695B2 (en) 2011-03-08 2013-09-17 Georgia Tech Research Corporation Chip-last embedded interconnect structures
JP2012195514A (ja) 2011-03-17 2012-10-11 Seiko Epson Corp 素子付き基板、赤外線センサー、および貫通電極形成方法
US20120261805A1 (en) 2011-04-14 2012-10-18 Georgia Tech Research Corporation Through package via structures in panel-based silicon substrates and methods of making the same
WO2013008415A1 (ja) 2011-07-08 2013-01-17 パナソニック株式会社 配線基板および立体配線基板の製造方法
JP2013074178A (ja) * 2011-09-28 2013-04-22 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
US9224674B2 (en) 2011-12-15 2015-12-29 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages
US8772058B2 (en) 2012-02-02 2014-07-08 Harris Corporation Method for making a redistributed wafer using transferrable redistribution layers
AU2013222069A1 (en) 2012-02-26 2014-10-16 Solexel, Inc. Systems and methods for laser splitting and device layer transfer
US8698293B2 (en) 2012-05-25 2014-04-15 Infineon Technologies Ag Multi-chip package and method of manufacturing thereof
JP5981232B2 (ja) 2012-06-06 2016-08-31 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP6029342B2 (ja) 2012-06-15 2016-11-24 新光電気工業株式会社 配線基板及びその製造方法
DE102012210472A1 (de) * 2012-06-21 2013-12-24 Robert Bosch Gmbh Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung
CN103635017B (zh) 2012-08-24 2016-12-28 碁鼎科技秦皇岛有限公司 电路板及其制作方法
US8890628B2 (en) 2012-08-31 2014-11-18 Intel Corporation Ultra slim RF package for ultrabooks and smart phones
CN102890591B (zh) 2012-09-28 2016-03-09 北京京东方光电科技有限公司 一种触摸屏、触控显示装置及触摸屏的制造方法
CN104813448A (zh) 2012-09-28 2015-07-29 圣戈本陶瓷及塑料股份有限公司 改进的微研磨工艺
US9385102B2 (en) 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
US20140103499A1 (en) 2012-10-11 2014-04-17 International Business Machines Corporation Advanced handler wafer bonding and debonding
KR101301507B1 (ko) 2012-11-26 2013-09-04 (주)씨엠코리아 반도체 제조장치용 히터 제조방법 및 그에 따라 제조된 히터
KR102072846B1 (ko) 2012-12-18 2020-02-03 에스케이하이닉스 주식회사 임베디드 패키지 및 제조 방법
KR20140083657A (ko) 2012-12-26 2014-07-04 하나 마이크론(주) 인터포저가 임베디드 되는 전자 모듈 및 그 제조방법
KR101441632B1 (ko) 2012-12-28 2014-09-23 (재)한국나노기술원 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머
JPWO2014106925A1 (ja) 2013-01-07 2017-01-19 株式会社アライドマテリアル セラミック配線基板、半導体装置、およびセラミック配線基板の製造方法
US9378982B2 (en) 2013-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
US9704809B2 (en) 2013-03-05 2017-07-11 Maxim Integrated Products, Inc. Fan-out and heterogeneous packaging of electronic components
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
KR101494413B1 (ko) 2013-05-29 2015-02-17 주식회사 네패스 지지프레임 및 이를 이용한 반도체패키지 제조방법
US20140353019A1 (en) 2013-05-30 2014-12-04 Deepak ARORA Formation of dielectric with smooth surface
JP6214930B2 (ja) 2013-05-31 2017-10-18 スナップトラック・インコーポレーテッド 多層配線基板
US9685414B2 (en) 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
US8980691B2 (en) 2013-06-28 2015-03-17 Stats Chippac, Ltd. Semiconductor device and method of forming low profile 3D fan-out package
KR102101377B1 (ko) 2013-06-29 2020-04-16 인텔 코포레이션 비아들과 조합되는 미세 피치 후면측 금속 재분포 라인들을 포함하는 상호접속 구조
US8952544B2 (en) 2013-07-03 2015-02-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10446335B2 (en) 2013-08-08 2019-10-15 Zhuhai Access Semiconductor Co., Ltd. Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
US9209151B2 (en) 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
US9530752B2 (en) 2013-11-11 2016-12-27 Infineon Technologies Ag Method for forming electronic components
US20160270242A1 (en) 2013-11-14 2016-09-15 Amogreentech Co., Ltd. Flexible printed circuit board and method for manufacturing same
US9159678B2 (en) 2013-11-18 2015-10-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US10014292B2 (en) 2015-03-09 2018-07-03 Monolithic 3D Inc. 3D semiconductor device and structure
US9355881B2 (en) 2014-02-18 2016-05-31 Infineon Technologies Ag Semiconductor device including a dielectric material
WO2015126438A1 (en) 2014-02-20 2015-08-27 Applied Materials, Inc. Laser ablation platform for solar cells
US9735134B2 (en) 2014-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with through-vias having tapered ends
KR101862496B1 (ko) 2014-03-12 2018-05-29 인텔 코포레이션 패키지 몸체 내에 배치된 수동 마이크로 전자 디바이스를 갖는 마이크로 전자 패키지, 그 제조 방법 및 그를 포함하는 컴퓨팅 디바이스
US9499397B2 (en) 2014-03-31 2016-11-22 Freescale Semiconductor, Inc. Microelectronic packages having axially-partitioned hermetic cavities and methods for the fabrication thereof
US9326373B2 (en) 2014-04-09 2016-04-26 Finisar Corporation Aluminum nitride substrate
US10074631B2 (en) 2014-04-14 2018-09-11 Taiwan Semiconductor Manufacturing Company Packages and packaging methods for semiconductor devices, and packaged semiconductor devices
US9589786B2 (en) 2014-04-28 2017-03-07 National Center For Advanced Packaging Co., Ltd Method for polishing a polymer surface
JP6513786B2 (ja) 2014-05-06 2019-05-15 インテル コーポレイション 集積アンテナを備えた多層パッケージ
US10256180B2 (en) 2014-06-24 2019-04-09 Ibis Innotech Inc. Package structure and manufacturing method of package structure
US9396999B2 (en) 2014-07-01 2016-07-19 Freescale Semiconductor, Inc. Wafer level packaging method
CN105336670B (zh) 2014-07-14 2018-07-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP6394136B2 (ja) 2014-07-14 2018-09-26 凸版印刷株式会社 パッケージ基板およびその製造方法
JP6324876B2 (ja) 2014-07-16 2018-05-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR20160013706A (ko) 2014-07-28 2016-02-05 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
CN105436718A (zh) 2014-08-26 2016-03-30 安捷利电子科技（苏州）有限公司 一种uv激光钻孔制备具有可控锥度盲孔的方法
US9991239B2 (en) * 2014-09-18 2018-06-05 Intel Corporation Method of embedding WLCSP components in e-WLB and e-PLB
KR102268386B1 (ko) 2014-09-30 2021-06-23 삼성전기주식회사 회로기판
KR20160048277A (ko) 2014-10-23 2016-05-04 에스케이하이닉스 주식회사 칩 내장 패키지 및 그 제조방법
US9554469B2 (en) 2014-12-05 2017-01-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabricating a polymer frame with a rectangular array of cavities
US9318376B1 (en) 2014-12-15 2016-04-19 Freescale Semiconductor, Inc. Through substrate via with diffused conductive component
US10269722B2 (en) 2014-12-15 2019-04-23 Bridge Semiconductor Corp. Wiring board having component integrated with leadframe and method of making the same
WO2016099523A1 (en) 2014-12-19 2016-06-23 Intel IP Corporation Stacked semiconductor device package with improved interconnect bandwidth
US9754849B2 (en) 2014-12-23 2017-09-05 Intel Corporation Organic-inorganic hybrid structure for integrated circuit packages
US20160329299A1 (en) 2015-05-05 2016-11-10 Mediatek Inc. Fan-out package structure including antenna
US9842789B2 (en) 2015-05-11 2017-12-12 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US10109588B2 (en) 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
US9837484B2 (en) 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
US9978720B2 (en) 2015-07-06 2018-05-22 Infineon Technologies Ag Insulated die
US20190189561A1 (en) 2015-07-15 2019-06-20 Chip Solutions, LLC Semiconductor device and method with multiple redistribution layer and fine line capability
US10636753B2 (en) 2015-07-29 2020-04-28 STATS ChipPAC Pte. Ltd. Antenna in embedded wafer-level ball-grid array package
CN105023900A (zh) 2015-08-11 2015-11-04 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装结构及其制造方法
US9601461B2 (en) 2015-08-12 2017-03-21 Semtech Corporation Semiconductor device and method of forming inverted pyramid cavity semiconductor package
JP6542616B2 (ja) 2015-08-27 2019-07-10 古河電気工業株式会社 部品内蔵配線基板の製造方法、部品内蔵配線基板および電子部品固定用テープ
JP2017050315A (ja) 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9761571B2 (en) 2015-09-17 2017-09-12 Deca Technologies Inc. Thermally enhanced fully molded fan-out module
DE112015006970T5 (de) 2015-09-25 2018-09-20 Intel Corporation Dünne Elemente für Elektronikgehäuse, unter Verwendung von Laserspallation
US9837352B2 (en) 2015-10-07 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US10177083B2 (en) 2015-10-29 2019-01-08 Intel Corporation Alternative surfaces for conductive pad layers of silicon bridges for semiconductor packages
TW201717343A (zh) 2015-11-04 2017-05-16 華亞科技股份有限公司 封裝上封裝構件及其製作方法
US10570257B2 (en) 2015-11-16 2020-02-25 Applied Materials, Inc. Copolymerized high temperature bonding component
JP6626697B2 (ja) 2015-11-24 2019-12-25 京セラ株式会社 配線基板およびその製造方法
US9660037B1 (en) 2015-12-15 2017-05-23 Infineon Technologies Austria Ag Semiconductor wafer and method
DE112015007213B4 (de) 2015-12-22 2021-08-19 Intel Corporation Halbleiter-package mit durchgangsbrücken-die-verbindungen und verfahren zum herstellen eines halbleiter-package
US9875970B2 (en) 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
DE112016006809B4 (de) 2016-04-28 2024-08-29 Intel Corporation Integrierte schaltungsstrukturen mit erweiterten leitungswegen und verfahren zur herstellung einer integrierten-schaltungs-anordnung
US9859258B2 (en) 2016-05-17 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10615191B2 (en) 2016-05-20 2020-04-07 Ares Materials Inc. Polymer substrate for flexible electronics microfabrication and methods of use
US10043740B2 (en) 2016-07-12 2018-08-07 Intel Coporation Package with passivated interconnects
DE112016007062B4 (de) 2016-07-14 2022-01-05 Intel Corporation Halbleitergehäuse mit eingebettetem optischem Die, sowie Verfahren und elekronisches Bauelement
US9748167B1 (en) 2016-07-25 2017-08-29 United Microelectronics Corp. Silicon interposer, semiconductor package using the same, and fabrication method thereof
US10037975B2 (en) 2016-08-31 2018-07-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
KR102566996B1 (ko) 2016-09-09 2023-08-14 삼성전자주식회사 FOWLP 형태의 반도체 패키지 및 이를 가지는 PoP 형태의 반도체 패키지
US9887167B1 (en) 2016-09-19 2018-02-06 Advanced Semiconductor Engineering, Inc. Embedded component package structure and method of manufacturing the same
KR102012443B1 (ko) 2016-09-21 2019-08-20 삼성전자주식회사 팬-아웃 반도체 패키지
JP2018073890A (ja) 2016-10-25 2018-05-10 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
CN106531647B (zh) 2016-12-29 2019-08-09 华进半导体封装先导技术研发中心有限公司 一种扇出型芯片的封装结构及其封装方法
DE112016007567T5 (de) 2016-12-30 2019-11-21 Intel Corporation Gehäusesubstrat mit hochdichte-zwischenverbindungsschicht mit säulen- und via-verbindungen zur fan-out-skalierung
KR102561987B1 (ko) 2017-01-11 2023-07-31 삼성전기주식회사 반도체 패키지와 그 제조 방법
KR102019353B1 (ko) 2017-04-07 2019-09-09 삼성전자주식회사 팬-아웃 센서 패키지 및 이를 포함하는 광학방식 지문센서 모듈
JP6827663B2 (ja) 2017-04-24 2021-02-10 株式会社荏原製作所 基板の研磨装置
TWI645519B (zh) 2017-06-02 2018-12-21 旭德科技股份有限公司 元件內埋式封裝載板及其製作方法
US10304765B2 (en) 2017-06-08 2019-05-28 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US10163803B1 (en) 2017-06-20 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages and methods of forming the same
US10211072B2 (en) 2017-06-23 2019-02-19 Applied Materials, Inc. Method of reconstituted substrate formation for advanced packaging applications
JP6885800B2 (ja) 2017-06-26 2021-06-16 京セラ株式会社 配線基板およびその製造方法
JP2020529125A (ja) 2017-07-24 2020-10-01 コーニング インコーポレイテッド 精密構造ガラス物品、集積回路パッケージ、光学素子、マイクロ流体素子、及びそれらの製造方法
US10410971B2 (en) 2017-08-29 2019-09-10 Qualcomm Incorporated Thermal and electromagnetic interference shielding for die embedded in package substrate
US10515912B2 (en) 2017-09-24 2019-12-24 Intel Corporation Integrated circuit packages
US10269773B1 (en) 2017-09-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
WO2019066988A1 (en) 2017-09-30 2019-04-04 Intel Corporation INTEGRATED PCB / HOUSING STACK FOR DOUBLE-SIDED INTERCONNECTION
KR101892869B1 (ko) 2017-10-20 2018-08-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR101922884B1 (ko) 2017-10-26 2018-11-28 삼성전기 주식회사 팬-아웃 반도체 패키지
US10515827B2 (en) 2017-10-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package with recessed interposer substrate
KR101963292B1 (ko) 2017-10-31 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10468339B2 (en) 2018-01-19 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Heterogeneous fan-out structure and method of manufacture
US10388631B1 (en) 2018-01-29 2019-08-20 Globalfoundries Inc. 3D IC package with RDL interposer and related method
TWI791769B (zh) 2018-02-27 2023-02-11 日商迪愛生股份有限公司 電子零件封裝及其製造方法
JP7258906B2 (ja) 2018-03-15 2023-04-17 アプライド マテリアルズ インコーポレイテッド 半導体素子パッケージ製造プロセスための平坦化
US10948818B2 (en) 2018-03-19 2021-03-16 Applied Materials, Inc. Methods and apparatus for creating a large area imprint without a seam
US11178772B2 (en) 2018-03-29 2021-11-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier connected with a separate tilted component carrier for short electric connection
US11063007B2 (en) 2018-05-21 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10955606B2 (en) 2018-05-30 2021-03-23 Applied Materials, Inc. Method of imprinting tilt angle light gratings
US10424530B1 (en) 2018-06-21 2019-09-24 Intel Corporation Electrical interconnections with improved compliance due to stress relaxation and method of making
US10705268B2 (en) 2018-06-29 2020-07-07 Applied Materials, Inc. Gap fill of imprinted structure with spin coated high refractive index material for optical components
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package

Also Published As

Publication number Publication date
US11404318B2 (en) 2022-08-02
TWI843970B (zh) 2024-06-01
WO2022108677A1 (en) 2022-05-27
US20220165621A1 (en) 2022-05-26
KR20230107861A (ko) 2023-07-18
US20220328354A1 (en) 2022-10-13
US20240087958A1 (en) 2024-03-14
US11854886B2 (en) 2023-12-26
CN116583934A (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
JP7386902B2 (ja) パッケージの構成及び製造の方法
TWI834012B (zh) 封裝核心組件及製造方法
US11521937B2 (en) Package structures with built-in EMI shielding
TWI843970B (zh) 用於先進封裝的tsv形成方法
TW202433624A (zh) 用於先進封裝的tsv形成方法
TWI855065B (zh) 封裝結構及製作方法
TW202318516A (zh) 半導體元件封裝方法
TW202312374A (zh) 用於半導體設備封裝的加勁框架