TW202127676A - 半導體裝置、包括該半導體裝置的顯示裝置 - Google Patents

半導體裝置、包括該半導體裝置的顯示裝置 Download PDF

Info

Publication number
TW202127676A
TW202127676A TW110107158A TW110107158A TW202127676A TW 202127676 A TW202127676 A TW 202127676A TW 110107158 A TW110107158 A TW 110107158A TW 110107158 A TW110107158 A TW 110107158A TW 202127676 A TW202127676 A TW 202127676A
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
transistor
insulating film
semiconductor film
Prior art date
Application number
TW110107158A
Other languages
English (en)
Other versions
TWI799800B (zh
Inventor
肥塚純一
神長正美
島行德
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202127676A publication Critical patent/TW202127676A/zh
Application granted granted Critical
Publication of TWI799800B publication Critical patent/TWI799800B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Memories (AREA)
  • Liquid Crystal (AREA)
  • Non-Volatile Memory (AREA)

Abstract

在包含氧化物半導體的電晶體中，藉由抑制電特性的變動而提高可靠性。本發明的一個實施方式是一種包括電晶體的半導體裝置，電晶體包括：第一絕緣膜上的第一氧化物半導體膜；第一氧化物半導體膜上的閘極絕緣膜；閘極絕緣膜上的第二氧化物半導體膜；以及第一氧化物半導體膜及第二氧化物半導體膜上的第二絕緣膜，其中，第一氧化物半導體膜包括：與閘極絕緣膜接觸的通道區域；與第二絕緣膜接觸的源極區域；以及與第二絕緣膜接觸的汲極區域，並且，第二氧化物半導體膜的載子密度比第一氧化物半導體膜高。

Description

半導體裝置、包括該半導體裝置的顯示裝置
本發明的一個實施方式係關於一種包括氧化物半導體膜的半導體裝置以及包括該半導體裝置的顯示裝置。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式的技術領域係關於一種物體、方法或製造方法。此外，本發明係關於一種製程（process）、機器（machine）、產品（manufacture）或組合物（composition of matter）。本發明的一個實施方式尤其涉及一種半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、其驅動方法或其製造方法。
注意，在本說明書等中，半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置。除了電晶體等半導體元件之外，半導體電路、算術裝置、記憶體裝置都是半導體裝置的一個實施方式。攝像裝置、顯示裝置、液晶顯示裝置、發光裝置、電光裝置、發電裝置（包括薄膜太陽能電池或有機薄膜太陽能電池等）及電子裝置有時包括半導體裝置。
藉由利用形成在具有絕緣表面的基板上的半導體薄膜來構成電晶體（也稱為場效應電晶體（FET）或薄膜電晶體（TFT））的技術受到關注。該電晶體被廣泛地應用於如集成電路（IC）及影像顯示裝置（顯示裝置）等電子裝置。作為可以應用於電晶體的半導體薄膜，以矽為代表的半導體材料被周知。另外，作為其他材料，氧化物半導體受到關注。
例如，公開了一種技術，其中作為氧化物半導體使用包含In、Zn、Ga、Sn等的非晶氧化物製造電晶體（參照專利文獻1）。另外，也公開了一種技術，其中使用氧化物薄膜製造具有自對準的頂閘極結構的電晶體（參照專利文獻2）。
此外，已公開了如下半導體裝置：將由於加熱而釋放氧的絕緣層用作其中形成通道的氧化物半導體層的基底絕緣層，來降低該氧化物半導體層的氧缺陷（參照專利文獻3）。
[專利文獻1]日本專利申請公開第2006-165529號公報 [專利文獻2]日本專利申請公開第2009-278115號公報 [專利文獻3]日本專利申請公開第2012-009836號公報
作為包括氧化物半導體膜的電晶體，例如可以舉出反交錯型（也稱為底閘極結構）電晶體或交錯型（也稱為頂閘極結構）電晶體等。當將包括氧化物半導體膜的電晶體用於顯示裝置時，使用反交錯型的情況多於使用交錯型電晶體的情況，這是因為反交錯型電晶體的製程比較簡單且能夠抑制其製造成本。然而，有如下問題：隨著在顯示裝置中螢幕的大型化或者高清晰化（例如，以4K×2K（水平方向的像素數為3840，垂直方向的像素數為2160）或8K×4K（水平方向的像素數為7680，垂直方向的像素數為4320）為代表的高清晰顯示裝置）日益進步，反交錯型電晶體具有閘極電極與源極電極之間的寄生電容及閘極電極與汲極電極之間的寄生電容，因該寄生電容而信號遲延等增大，這會導致顯示裝置的顯示品質的降低。於是，作為包括氧化物半導體膜的交錯型電晶體，期待著具有穩定的半導體特性及較高的可靠性的電晶體的開發。
當將氧化物半導體膜用於通道區域製造電晶體時，形成在氧化物半導體膜的通道區域中的氧缺陷對電晶體特性造成負面影響，所以會成為問題。例如，當在氧化物半導體膜的通道區域中形成氧缺陷時，因該氧缺陷而形成載子。當在氧化物半導體膜中的通道區域中形成有載子時，發生在通道區域中包括氧化物半導體膜的電晶體的電特性的變動，典型地發生臨界電壓的漂移。此外，有各電晶體的電特性不均勻的問題。由此，在氧化物半導體膜的通道區域中氧缺陷越少越佳。另一方面，將氧化物半導體膜用於通道區域的電晶體較佳為具有如下結構：與源極電極及汲極電極接觸的氧化物半導體膜的氧缺陷較多且其電阻較低，以降低與源極電極和汲極電極的接觸電阻。
鑒於上述問題，本發明的一個實施方式的目的之一是在包括氧化物半導體的電晶體中，藉由抑制電特性的變動提高可靠性。另外，本發明的一個實施方式的目的之一是提供一種包括氧化物半導體的交錯型電晶體。另外，本發明的一個實施方式的目的之一是提供一種包括氧化物半導體的通態電流（on-state current）大的電晶體。另外，本發明的一個實施方式的目的之一是提供一種包括氧化物半導體的關態電流（off-state current）小的電晶體。另外，本發明的一個實施方式的目的之一是提供一種功耗得到降低的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。
注意，上述目的的記載不妨礙其他目的的存在。本發明的一個實施方式並不需要實現所有上述目的。上述目的以外的目的從說明書等的記載看來是顯而易見的，並可以從說明書等中抽取上述目的以外的目的。
本發明的一個實施方式是一種包括電晶體的半導體裝置，電晶體包括：第一絕緣膜上的第一氧化物半導體膜；第一氧化物半導體膜上的閘極絕緣膜；閘極絕緣膜上的第二氧化物半導體膜；以及第一氧化物半導體膜及第二氧化物半導體膜上的第二絕緣膜，其中，第一氧化物半導體膜包括：與閘極絕緣膜接觸的通道區域；與第二絕緣膜接觸的源極區域；以及與第二絕緣膜接觸的汲極區域，並且，第二氧化物半導體膜的載子密度比第一氧化物半導體膜高。
另外，本發明的另一個實施方式是一種包括電晶體的半導體裝置，電晶體包括：第一絕緣膜上的第一氧化物半導體膜；第一氧化物半導體膜上的閘極絕緣膜；閘極絕緣膜上的第二氧化物半導體膜；第二氧化物半導體膜上的導電膜；以及第一氧化物半導體膜及導電膜上的第二絕緣膜，其中，第一氧化物半導體膜包括：與閘極絕緣膜接觸的通道區域；與第二絕緣膜接觸的源極區域；以及與第二絕緣膜接觸的汲極區域，並且，第二氧化物半導體膜的載子密度比第一氧化物半導體膜高。
另外，在上述方式中，閘極絕緣膜的上端部較佳為具有與第二氧化物半導體膜的下端部一致的區域或者位於第二氧化物半導體膜的下端部的外側的區域。
另外，在上述方式中，第二絕緣膜較佳為包含氮和氫中的一個或兩個。
另外，在上述方式中，電晶體較佳為還包括：第二絕緣膜上的第三絕緣膜；藉由設置在第二絕緣膜及第三絕緣膜中的開口連接於源極區域的源極電極；以及藉由設置在第二絕緣膜及第三絕緣膜中的開口連接於汲極區域的汲極電極。
另外，在上述方式中，源極區域及汲極區域較佳為都包括其氫濃度與第二氧化物半導體膜相同的區域。另外，在上述方式中，源極區域及汲極區域較佳為包含氫、硼、碳、氮、氟、磷、硫和稀有氣體中的一個以上。
另外，在上述方式中，第一氧化物半導體膜和第二氧化物半導體膜中的一個或兩個較佳為包含氧、In、Zn及M（M為Al、Ga、Y或Sn）。另外，在上述方式中，第一氧化物半導體膜和第二氧化物半導體膜中的一個或兩個較佳為包含結晶部，結晶部較佳為具有c軸配向性。
另外，本發明的另一個實施方式是一種顯示裝置，包括：上述各方式中任一項所述的半導體裝置；以及顯示元件。另外，本發明的另一個實施方式是一種顯示模組，包括：上述顯示裝置；以及觸控感測器。另外，本發明的另一個實施方式是一種電子裝置，包括：上述各方式中任一項所述的半導體裝置、上述顯示裝置或上述顯示模組；以及操作鍵或電池。
根據本發明的一個實施方式，在包括氧化物半導體的電晶體中，藉由抑制電特性的變動可以提高可靠性。另外，根據本發明的一個實施方式，可以提供一種包括氧化物半導體的交錯型電晶體。另外，根據本發明的一個實施方式，可以提供一種包括氧化物半導體的通態電流大的電晶體。另外，根據本發明的一個實施方式，可以提供一種包括氧化物半導體的關態電流小的電晶體。另外，根據本發明的一個實施方式，可以提供一種功耗得到降低的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種新穎的半導體裝置。
注意，這些效果的記載不妨礙其他效果的存在。本發明的一個實施方式並不需要具有所有上述效果。另外，這些效果以外的效果從說明書、圖式、權利要求的記載看來是顯而易見的，並可以從說明書、圖式、權利要求的記載中抽取上述目的以外的效果。
下面，參照圖式對實施方式及實施例進行說明。但是，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式及實施例可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式及實施例所記載的內容中。
注意，在圖式中，有時為了明確起見，誇大表示各組件的大小、層的厚度或區域。因此，本發明並不一定限定於該尺寸。此外，在圖式中，示意性地示出理想的例子，而不侷限於圖式所示的形狀或數值等。
另外，在本說明書中使用的“第一”、“第二”、“第三”等序數詞是為了方便識別組件而附的，而不是為了在數目方面上進行限定的。
在本說明書中，為了方便起見，使用“上”、“下”等表示配置的詞句以參照圖式說明組件的位置關係。另外，組件的位置關係根據描述各組件的方向適當地改變。因此，不侷限於在說明書中說明的詞句，根據情況可以適當地更換。
在本說明書等中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極（汲極端子、汲極區域或汲極電極）與源極（源極端子、源極區域或源極電極）之間具有通道區域，並且電流能夠流過汲極、通道區域以及源極。注意，在本說明書等中，通道區域是指電流主要流過的區域。
另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時互相調換。因此，在本說明書等中，源極和汲極可以互相調換。
在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。在此，“具有某種電作用的元件”只要可以進行連接目標間的電信號的授受，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容元件、其他具有各種功能的元件等。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下的狀態。因此也包括85°以上且95°以下的角度的狀態。
在本說明書等中，“膜”和“層”可以相互調換。例如，有時可以將“導電層”換稱為“導電膜”。或者，例如有時可以將“絕緣膜”換稱為“絕緣層”。
另外，在本說明書等中，在沒有特別的說明的情況下，關態電流是指電晶體處於關閉狀態（也稱為非導通狀態、遮斷狀態）時的汲極電流。在沒有特別的說明的情況下，在n通道型電晶體中，關閉狀態是指閘極與源極間的電壓Vgs低於臨界電壓Vth的狀態，在p通道型電晶體中，關閉狀態是指閘極與源極間的電壓Vgs高於臨界電壓Vth的狀態。例如，n通道型電晶體的關態電流有時是指閘極與源極間的電壓Vgs低於臨界電壓Vth時的汲極電流。
電晶體的關態電流有時取決於Vgs。因此，“電晶體的關態電流為I以下”有時指存在使電晶體的關態電流成為I以下的Vgs的值。電晶體的關態電流有時是指預定的Vgs中的關閉狀態、預定的範圍內的Vgs中的關閉狀態或能夠獲得充分被降低的關態電流的Vgs中的關閉狀態等時的關態電流。
作為一個例子，設想一種n通道型電晶體，該n通道型電晶體的臨界電壓Vth為0.5V，Vgs為0.5V時的汲極電流為1×10-9 A，Vgs為0.1V時的汲極電流為1×10-13 A，Vgs為-0.5V時的汲極電流為1×10-19 A，Vgs為-0.8V時的汲極電流為1×10-22 A。在Vgs為-0.5V時或在Vgs為-0.5V至-0.8V的範圍內，該電晶體的汲極電流為1×10-19 A以下，所以有時稱該電晶體的關態電流為1×10-19 A以下。由於存在該電晶體的汲極電流為1×10-22 A以下的Vgs，因此有時稱該電晶體的關態電流為1×10-22 A以下。
在本說明書等中，有時以每通道寬度W的電流值表示具有通道寬度W的電晶體的關態電流。另外，有時以每預定的通道寬度（例如1µm）的電流值表示具有通道寬度W的電晶體的關態電流。在為後者時，關態電流的單位有時以具有電流/長度的因次的單位（例如，A/µm）表示。
電晶體的關態電流有時取決於溫度。在本說明書中，在沒有特別的說明的情況下，關態電流有時表示室溫、60℃、85℃、95℃或125℃下的關態電流。或者，有時表示保證包括該電晶體的半導體裝置等的可靠性的溫度或者包括該電晶體的半導體裝置等被使用的溫度（例如，5℃至35℃中的任一溫度）下的關態電流。“電晶體的關態電流為I以下”是指：在室溫、60℃、85℃、95℃、125℃、保證包括該電晶體的半導體裝置等的可靠性的溫度或者包括該電晶體的半導體裝置等被使用的溫度（例如，5℃至35℃中的任一溫度）下，存在使電晶體的關態電流成為I以下的Vgs的值。
電晶體的關態電流有時取決於汲極與源極間的電壓Vds。在本說明書中，在沒有特別的說明的情況下，關態電流有時表示Vds為0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V時的關態電流。或者，有時表示保證包括該電晶體的半導體裝置等的可靠性的Vds，或者，有時表示包括該電晶體的半導體裝置等所使用的Vds下的關態電流。“電晶體的關態電流為I以下”是指：在Vds為0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、20V、在保證包括該電晶體的半導體裝置等的可靠性的Vds或包括該電晶體的半導體裝置等所使用的Vds下，存在使電晶體的關態電流成為I以下的Vgs的值。
在上述關態電流的說明中，可以將汲極換稱為源極。也就是說，關態電流有時指電晶體處於關閉狀態時流過源極的電流。
在本說明書等中，有時將關態電流記作洩漏電流。在本說明書等中，關態電流例如有時指當電晶體處於關閉狀態時流在源極與汲極間的電流。
實施方式1 在本實施方式中，使用圖1A至圖19B說明包括電晶體的半導體裝置、以及該半導體裝置的製造方法的例子。
＜1-1.半導體裝置的結構例子1＞ 圖1A至圖1C示出包括電晶體的半導體裝置的一個例子。圖1A至圖1C所示的電晶體具有頂閘極結構。
圖1A是電晶體100的俯視圖，圖1B是沿著圖1A的點劃線X1-X2的剖面圖，圖1C是沿著圖1A的點劃線Y1-Y2的剖面圖。注意，為了明確起見，在圖1A中，省略絕緣膜110等組件。注意，有時在後面的電晶體的俯視圖中，與圖1A同樣地省略組件的一部分。此外，有時將點劃線X1-X2方向稱為通道長度（L）方向，將點劃線Y1-Y2方向稱為通道寬度（W）方向。
圖1A至圖1C所示的電晶體100包括形成在基板102上的絕緣膜104、絕緣膜104上的氧化物半導體膜108、氧化物半導體膜108上的絕緣膜110、絕緣膜110上的氧化物半導體膜112、以及絕緣膜104、氧化物半導體膜108及氧化物半導體膜112上的絕緣膜116。氧化物半導體膜108具有重疊於氧化物半導體膜112且接觸於絕緣膜110的通道區域108i、與絕緣膜116接觸的源極區域108s、以及與絕緣膜116接觸的汲極區域108d。
電晶體100也可以包括絕緣膜116上的絕緣膜118、經過形成在絕緣膜116、118中的開口141a與源極區域108s電連接的導電膜120a、以及經過形成在絕緣膜116、118中的開口141b與汲極區域108d電連接的導電膜120b。
在本說明書等中，有時將絕緣膜104、絕緣膜116及絕緣膜118分別稱為第一絕緣膜、第二絕緣膜及第三絕緣膜。絕緣膜110被用作閘極絕緣膜，氧化物半導體膜112被用作閘極電極。導電膜120a被用作源極電極，導電膜120b被用作汲極電極。
絕緣膜116包含氮和氫中的一個或兩個。藉由採用絕緣膜116包含氮和氫中的一個或兩個的結構，可以對氧化物半導體膜108及氧化物半導體膜112供應氮和氫中的一個或兩個。
另外，氧化物半導體膜112具有對絕緣膜110供應氧的功能。當氧化物半導體膜112具有對絕緣膜110供應氧的功能時，可以使絕緣膜110包含過量氧。當絕緣膜110具有過量氧區域時，可以對氧化物半導體膜108，明確而言，對通道區域108i供應該過量氧。因此，可以提供一種可靠性高的半導體裝置。
另外，為了對氧化物半導體膜108供應過量氧，形成在氧化物半導體膜108下的絕緣膜104也可以包含過量氧。但是，在絕緣膜104包含過量氧時，包含在絕緣膜104中的過量氧有可能也供應到氧化物半導體膜108所具有的源極區域108s及汲極區域108d。當源極區域108s及汲極區域108d被供應過量氧時，有時源極區域108s及汲極區域108d的電阻變高。
另一方面，當形成在氧化物半導體膜108上的絕緣膜110包含過量氧時，可以只對通道區域108i選擇性地供應過量氧。或者，可以在對通道區域108i、源極區域108s及汲極區域108d供應過量氧之後，選擇性地提高源極區域108s及汲極區域108d的載子密度。
氧化物半導體膜112在對絕緣膜110供應氧之後從絕緣膜116被供應氮和氫中的一個或兩個，因此其載子密度得到提高。換言之，氧化物半導體膜112還被用作氧化物導電體（OC：Oxide Conductor）。因此，氧化物半導體膜112具有高於氧化物半導體膜108的載子密度。
氧化物半導體膜108所包括的源極區域108s、汲極區域108d以及氧化物半導體膜112可以都包含形成氧缺陷的元素。作為上述形成氧缺陷的元素，典型地可以舉出氫、硼、碳、氮、氟、磷、硫、氯、稀有氣體等。作為稀有氣體元素的典型例子，有氦、氖、氬、氪以及氙等。
當對氧化物半導體膜添加雜質元素時，氧化物半導體膜中的金屬元素和氧的鍵合斷開，而形成氧缺陷。或者，當對氧化物半導體膜添加雜質元素時，與氧化物半導體膜中的金屬元素鍵合的氧與該雜質元素鍵合，氧從金屬元素脫離，而形成氧缺陷。其結果是，在氧化物半導體膜中載子密度增高且導電率得到提高。
電晶體100較佳為具有絕緣膜110的側端部和氧化物半導體膜112的側端部對齊的區域。換言之，在電晶體100中，絕緣膜110的上端部和氧化物半導體膜112的下端部大致對齊。例如，藉由將氧化物半導體膜112用作遮罩對絕緣膜110進行加工，可以實現上述結構。
接著，詳細地說明圖1A至圖1C所示的半導體裝置的組件。
[基板] 基板102可以使用各種基板，對基板的種類沒有特別的限制。作為該基板的例子，可以舉出半導體基板（例如，單晶基板或矽基板）、SOI基板、玻璃基板、石英基板、塑膠基板、金屬基板、不鏽鋼基板、包含不鏽鋼箔的基板、鎢基板、包含鎢箔的基板、撓性基板、貼合薄膜、包含纖維狀材料的紙或基材薄膜等。作為玻璃基板的例子，可以舉出鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鈉鈣玻璃等。作為撓性基板、貼合薄膜、基材薄膜等，可以舉出如下例子。例如可以舉出以聚對苯二甲酸乙二醇酯（PET）、聚萘二甲酸乙二醇酯（PEN）、聚醚碸（PES）為代表的塑膠。或者，作為一個例子，可以舉出丙烯酸等合成樹脂等。或者，作為例子，可以舉出聚丙烯、聚酯、聚氟化乙烯或聚氯乙烯等。或者，作為例子，可以舉出聚醯胺、聚醯亞胺、芳族聚醯胺、環氧、無機蒸鍍薄膜、紙類等。尤其是，藉由使用半導體基板、單晶基板或SOI基板等製造電晶體，可以製造特性、尺寸或形狀等的偏差小、電流能力高且尺寸小的電晶體。當利用上述電晶體構成電路時，可以實現電路的低功耗化或電路的高集成化。
另外，作為基板102也可以使用撓性基板，在該撓性基板上直接形成電晶體。或者，也可以在基板102與電晶體之間設置剝離層。剝離層可以在如下情況下使用，亦即在剝離層上製造半導體裝置的一部分或全部，然後將其從基板102分離並轉置到其他基板上的情況。此時，也可以將電晶體轉置到耐熱性低的基板或撓性基板上。另外，作為上述剝離層，例如可以使用鎢膜與氧化矽膜的無機膜層疊結構或在基板上形成有聚醯亞胺等有機樹脂膜的結構等。
作為被轉置電晶體的基板，除了上述可以形成電晶體的基板之外，例如還可以使用紙基板、玻璃紙基板、芳族聚醯胺薄膜基板、聚醯亞胺薄膜基板、石材基板、木材基板、布基板（包括天然纖維（絲、棉、麻）、合成纖維（尼龍、聚氨酯、聚酯）或再生纖維（醋酯纖維、銅氨纖維、人造纖維、再生聚酯）等）、皮革基板、橡膠基板等。藉由使用上述基板，可以形成特性良好的電晶體或功耗低的電晶體，可以製造不容易發生故障並具有耐熱性的裝置，或者可以實現輕量化或薄型化。
[第一絕緣膜] 絕緣膜104可以藉由適當地利用濺射法、CVD法、蒸鍍法、脈衝雷射沉積（PLD）法、印刷法、塗佈法等形成。絕緣膜104例如可以是氧化物絕緣膜及/或氮化物絕緣膜的單層或疊層。注意，為了提高絕緣膜104與氧化物半導體膜108的介面特性，絕緣膜104中的至少與氧化物半導體膜108接觸的區域較佳為使用氧化物絕緣膜形成。另外，藉由作為絕緣膜104使用因加熱而釋放氧的氧化物絕緣膜，可以利用加熱處理使絕緣膜104所包含的氧移動到氧化物半導體膜108中。
絕緣膜104的厚度可以為50nm以上、100nm以上且3000nm以下或200nm以上且1000nm以下。藉由增加絕緣膜104的厚度，可以使絕緣膜104的氧釋放量增加，而能夠減少絕緣膜104與氧化物半導體膜108之間的介面能階，並且減少包含在氧化物半導體膜108的通道區域108i中的氧缺陷。
絕緣膜104例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或者Ga-Zn氧化物等，並且以疊層或單層設置。在本實施方式中，作為絕緣膜104，使用氮化矽膜和氧氮化矽膜的疊層結構。如此，在絕緣膜104具有疊層結構時，作為下側的層使用氮化矽膜，作為上側的層使用氧氮化矽膜，由此可以對氧化物半導體膜108高效地供應氧。
[氧化物半導體膜] 氧化物半導體膜108和氧化物半導體膜112中的一個或兩個使用In-M-Zn氧化物（M為Al、Ga、Y或Sn）等金屬氧化物形成。作為氧化物半導體膜108及氧化物半導體膜112也可以使用In-Ga氧化物、In-Zn氧化物。尤其是，當使用由相同組件形成的金屬氧化物形成氧化物半導體膜108、氧化物半導體膜112時，可以減少製造成本，所以是較佳的。
注意，在氧化物半導體膜108及氧化物半導體膜112為In-M-Zn氧化物的情況下，In及M的和為100atomic%時的In及M的比例為In高於25atomic%且M低於75atomic%，或者In高於34atomic%以上且M低於66atomic%。
氧化物半導體膜108及氧化物半導體膜112的能隙較佳為2eV以上、2.5eV以上或3eV以上。
氧化物半導體膜108的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且60nm以下。氧化物半導體膜112的厚度為5nm以上且500nm以下，較佳為10nm以上且300nm以下，更佳為20nm以上且100nm以下。
當氧化物半導體膜108及氧化物半導體膜112為In-M-Zn氧化物時，用來形成In-M-Zn氧化物的濺射靶材的金屬元素的原子個數比較佳為滿足In≥M及Zn≥M。這樣的濺射靶材的金屬元素的原子個數比較佳為In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:1.5、In:M:Zn=2:1:2.3、In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1、In:M:Zn=5:1:7等。注意，所形成的氧化物半導體膜108及氧化物半導體膜112的原子個數比有時分別具有上述濺射靶材中的金屬元素的原子個數比的±40%左右的變動。例如，在作為濺射靶材使用原子個數比為In:Ga:Zn=4:2:4.1時，有時所形成的氧化物半導體膜108及氧化物半導體膜112的原子個數比為In:Ga:Zn=4:2:3附近。
當氧化物半導體膜108包含第14族元素之一的矽或碳時，有時氧化物半導體膜108中的氧缺陷增加，使得氧化物半導體膜108被n型化。因此，在氧化物半導體膜108中，尤其在通道區域108i中，可以將矽或碳的濃度（利用二次離子質譜分析法測得的濃度）設定為2×1018 atoms/cm3 以下，或者2×1017 atoms/cm3 以下。其結果，電晶體具有臨界電壓成為正的電特性（也稱為常關閉特性）。
另外，在通道區域108i中，可以將利用二次離子質譜分析法測得的鹼金屬或鹼土金屬的濃度設定為1×1018 atoms/cm3 以下，或者2×1016 atoms/cm3 以下。有時當鹼金屬及鹼土金屬與氧化物半導體鍵合時生成載子而使電晶體的關態電流增大。由此，較佳為降低通道區域108i的鹼金屬或鹼土金屬的濃度。其結果，電晶體具有臨界電壓成為正的電特性（也稱為常關閉特性）。
當在通道區域108i中含有氮時，有時生成作為載子的電子，載子密度增加，使得通道區域108i被n型化。其結果是，使用含有氮的氧化物半導體膜的電晶體容易具有常導通特性。因此，在通道區域108i中較佳為儘可能地減少氮，例如，可以將利用二次離子質譜分析法測得的氮濃度設定為5×1018 atoms/cm3 以下。
藉由降低通道區域108i中的雜質元素，可以降低氧化物半導體膜的載子密度。因此，在通道區域108i中，可以將載子密度設定為1×1017 個/cm3 以下、1×1015 個/cm3 以下、1×1013 個/cm3 以下或1×1011 個/cm3 以下。
藉由作為通道區域108i使用雜質濃度低且缺陷能階密度低的氧化物半導體膜，可以製造具有更優良的電特性的電晶體。這裡，將雜質濃度低且缺陷能階密度低（氧缺陷少）的狀態稱為“高純度本質”或“實質上高純度本質”。或者，稱為本質或實質上本質。因為高純度本質或實質上高純度本質的氧化物半導體的載子發生源較少，所以有可能降低載子密度。因此，在該氧化物半導體膜中形成有通道區域的電晶體容易實現正臨界電壓的電特性（也稱為常關閉特性）。因為高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷能階密度，所以有可能具有較低的陷阱態密度。高純度本質或實質上高純度本質的氧化物半導體膜可以得到關態電流顯著小的特性。因此，在該氧化物半導體膜中形成有通道區域的電晶體的電特性變動小，該電晶體有時成為可靠性高的電晶體。
另一方面，源極區域108s、汲極區域108d及氧化物半導體膜112與絕緣膜116接觸。當源極區域108s、汲極區域108d及氧化物半導體膜112與絕緣膜116接觸時，源極區域108s、汲極區域108d及氧化物半導體膜112被添加來自絕緣膜116的氫和氮中的一個或兩個，因此載子密度增高。
氧化物半導體膜108和氧化物半導體膜112中的一個或兩個可以為非單晶結構。非單晶結構例如包括下述CAAC-OS（C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體）、多晶結構、下述微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷能階密度最高，而CAAC-OS的缺陷能階密度最低。
此外，氧化物半導體膜108也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的單層膜或層疊有該膜的結構。氧化物半導體膜112也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的單層膜或層疊有該膜的結構。
在氧化物半導體膜108中，有時通道區域108i的結晶性與源極區域108s及汲極區域108d不同。明確而言，在氧化物半導體膜108中，有時源極區域108s及汲極區域108d的結晶性比通道區域108i低。這是因為在對源極區域108s及汲極區域108d添加雜質元素時源極區域108s及汲極區域108d會受到損傷而使結晶性降低的緣故。
[被用作閘極絕緣膜的絕緣膜] 可以以單層或疊層使用氧化物絕緣膜或氮化物絕緣膜形成絕緣膜110。此外，為了提高絕緣膜110與氧化物半導體膜108的介面特性，較佳為使用氧化物絕緣膜形成絕緣膜110的至少與氧化物半導體膜108接觸的區域。絕緣膜110例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或者Ga-Zn氧化物等，並且以疊層或單層設置。
另外，藉由作為絕緣膜110設置具有阻擋氧、氫、水等的效果的絕緣膜，能夠防止氧從氧化物半導體膜108擴散到外部，並能夠防止氫、水等從外部侵入氧化物半導體膜108。作為具有阻擋氧、氫、水等的效果的絕緣膜，可以舉出氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。
此外，藉由作為絕緣膜110使用矽酸鉿（HfSiOx ）、添加有氮的矽酸鉿（HfSix Oy Nz ）、添加有氮的鋁酸鉿（HfAlx Oy Nz ）、氧化鉿、氧化釔等high-k材料，能夠降低電晶體的閘極漏電流。
另外，藉由使用由於加熱而釋放氧的氧化物絕緣膜作為絕緣膜110，可以經過加熱處理而使包含在絕緣膜110中的氧移到氧化物半導體膜108中。
絕緣膜110的厚度例如可以為5nm以上且400nm以下、5nm以上且300nm以下或者10nm以上且250nm以下。
[第二絕緣膜] 絕緣膜116包含氮和氫中的一個或兩個。作為絕緣膜116，例如可以舉出氮化物絕緣膜。該氮化物絕緣膜可以使用氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等形成。絕緣膜116中的氫濃度較佳為1×1022 atoms/cm3 以上。絕緣膜116與氧化物半導體膜108中的源極區域108s及汲極區域108d接觸。另外，絕緣膜116與氧化物半導體膜112接觸。因此，與絕緣膜116接觸的源極區域108s、汲極區域108d及氧化物半導體膜112中的氫濃度變高，而可以增高源極區域108s、汲極區域108d及氧化物半導體膜112的載子密度。有時，源極區域108s、汲極區域108d及氧化物半導體膜112由於與絕緣膜116接觸而各具有膜中的氫濃度互相相同的區域。
[第三絕緣膜] 可以以單層或疊層使用氧化物絕緣膜或氮化物絕緣膜形成絕緣膜118。絕緣膜118例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或者Ga-Zn氧化物等，並且以單層或疊層設置。
絕緣膜118較佳為具有阻擋來自外部的氫、水等的膜的功能。
絕緣膜118的厚度可以為30nm以上且500nm以下或者100nm以上且400nm以下。
[導電膜] 藉由利用濺射法、真空蒸鍍法、脈衝雷射沉積（PLD）法及熱CVD法等，可以形成導電膜120a、120b。導電膜120a、120b例如可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎳、鐵、鈷、鎢中的金屬元素、以上述金屬元素為成分的合金或組合上述金屬元素的合金等形成。另外，還可以使用選自錳和鋯中的一種或多種的金屬元素。導電膜120a、120b可以具有單層結構或兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、包含錳的銅膜的單層結構、在鋁膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構、在包含錳的銅膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、依次層疊鈦膜、鋁膜及鈦膜的三層結構以及依次層疊包含錳的銅膜、銅膜及包含錳的銅膜的三層結構等。另外，還可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種而形成的合金膜或氮化膜。
導電膜120a、120b也可以使用銦錫氧化物（Indium Tin Oxide：ITO）、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、包含矽的銦錫氧化物（In-Sn-Si氧化物：ITSO）等透光導電材料。另外，還可以採用上述透光導電材料與上述金屬元素的疊層結構。
導電膜120a、120b的厚度例如可以為30nm以上且500nm以下或者100nm以上且400nm以下。
＜1-2.半導體裝置的結構例子2＞ 接著，參照圖2A至圖2C說明與圖1A至圖1C所示的半導體裝置不同的結構。
圖2A是電晶體150的俯視圖，圖2B是沿著圖2A的點劃線X1-X2的剖面圖，圖2C是沿著圖2A的點劃線Y1-Y2的剖面圖。
圖2A至圖2C所示的電晶體150包括形成在基板102上的絕緣膜104、絕緣膜104上的氧化物半導體膜108、氧化物半導體膜108上的絕緣膜110、絕緣膜110上的氧化物半導體膜112、氧化物半導體膜112上的導電膜114、以及絕緣膜104、氧化物半導體膜108及導電膜114上的絕緣膜116。氧化物半導體膜108具有重疊於氧化物半導體膜112且接觸於絕緣膜110的通道區域108i、與絕緣膜116接觸的源極區域108s、以及與絕緣膜116接觸的汲極區域108d。
電晶體150也可以包括絕緣膜116上的絕緣膜118、經過形成在絕緣膜116、118中的開口141a與源極區域108s電連接的導電膜120a、以及經過形成在絕緣膜116、118中的開口141b與汲極區域108d電連接的導電膜120b。
另外，在電晶體150中，氧化物半導體膜112和導電膜114被用作閘極電極。此外，導電膜114具有使氧化物半導體膜112成為n型的功能。藉由採用導電膜114具有使氧化物半導體膜112成為n型的功能的結構，氧化物半導體膜112被用作閘極電極的一部分。
絕緣膜116包含氮和氫中的一個或兩個。藉由採用絕緣膜116包含氮和氫中的一個或兩個的結構，可以對源極區域108s及汲極區域108d供應氮和氫中的一個或兩個。
另外，氧化物半導體膜112具有對絕緣膜110供應氧的功能。當氧化物半導體膜112具有對絕緣膜110供應氧的功能時，可以使絕緣膜110包含過量氧。當絕緣膜110具有過量氧區域時，可以對通道區域108i供應該過量氧。因此，可以提供一種可靠性高的半導體裝置。
在向絕緣膜110供應氧之後，氧化物半導體膜112的載子密度得到提高。此外，由於氧化物半導體膜112與導電膜114接觸，所以導電膜114的構成元素擴散到氧化物半導體膜112而氧化物半導體膜112的載子密度有時得到提高。換言之，氧化物半導體膜112還具有氧化物導電體（OC）的功能。因此，可以將氧化物半導體膜112用作閘極電極的一部分，而不使製程增加。
導電膜114使用與如上所記載的導電膜120a、120b同樣的方法及材料形成。尤其是，導電膜114較佳為藉由濺射法使用鈦、銅或鎢形成。藉由作為導電膜114使用銅或鎢，可以提高與導電膜114接觸的氧化物半導體膜112的導電性。此外，導電膜114也可以具有疊層結構。作為該疊層結構，例如可以具有在含有錳的銅膜上包括銅膜的結構或者在鎢膜上包括鋁膜的結構。
＜1-3.半導體裝置的結構例子3＞ 接著，參照圖3A至圖3C說明與圖1A至圖1C所示的半導體裝置不同的結構。
圖3A是電晶體100A的俯視圖，圖3B是沿著圖3A的點劃線X1-X2的剖面圖，圖3C是沿著圖3A的點劃線Y1-Y2的剖面圖。
圖3A至圖3C所示的電晶體100A包括形成在基板102上的導電膜106、導電膜106上的絕緣膜104、絕緣膜104上的氧化物半導體膜108、氧化物半導體膜108上的絕緣膜110、絕緣膜110上的氧化物半導體膜112、以及絕緣膜104、氧化物半導體膜108及氧化物半導體膜112上的絕緣膜116。氧化物半導體膜108具有與絕緣膜110接觸的通道區域108i、與絕緣膜116接觸的源極區域108s、以及與絕緣膜116接觸的汲極區域108d。
電晶體100A除了上述電晶體100的結構之外還包括導電膜106及開口143。
開口143設置在絕緣膜104、110中。此外，導電膜106藉由開口143電連接於氧化物半導體膜112。因此，對導電膜106和氧化物半導體膜112供應相同的電位。另外，也可以對導電膜106和氧化物半導體膜112供應不同的電位，而不設置開口143。
導電膜106被用作第一閘極電極（也稱為底閘極電極），氧化物半導體膜112被用作第二閘極電極（也稱為頂閘極電極）。絕緣膜104被用作第一閘極絕緣膜，絕緣膜110被用作第二閘極絕緣膜。
如此，與上述電晶體100不同地，圖3A至圖3C所示的電晶體100A具有在氧化物半導體膜108的上下包括被用作閘極電極的導電膜和氧化物半導體膜的結構。如電晶體100A所示，在本發明的一個實施方式的半導體裝置中，也可以設置兩個以上的閘極電極。
如圖3C所示，氧化物半導體膜108位於與被用作第一閘極電極的導電膜106及被用作第二閘極電極的氧化物半導體膜112的每一個相對的位置，夾在兩個被用作閘極電極的導電膜和氧化物半導體膜之間。
在通道寬度方向上，氧化物半導體膜112的長度比氧化物半導體膜108大，並且氧化物半導體膜108整體隔著絕緣膜110被氧化物半導體膜112覆蓋。氧化物半導體膜112和導電膜106在形成於絕緣膜104及絕緣膜110中的開口143連接，因此在通道寬度方向上，氧化物半導體膜108的一個側面與氧化物半導體膜112相對。
換言之，在電晶體100A的通道寬度方向上，導電膜106及氧化物半導體膜112在形成於絕緣膜104及絕緣膜110中的開口143連接，並隔著絕緣膜104及絕緣膜110圍繞氧化物半導體膜108。
藉由採用上述結構，可以利用被用作第一閘極電極的導電膜106及被用作第二閘極電極的氧化物半導體膜112的電場電圍繞電晶體100A所包括的氧化物半導體膜108。如電晶體100A那樣，可以將利用第一閘極電極及第二閘極電極的電場電圍繞形成有通道區域的氧化物半導體膜108的電晶體的裝置結構稱為Surrounded channel（S-channel：圍繞通道）結構。
因為電晶體100A具有S-channel結構，所以可以使用導電膜106或氧化物半導體膜112對氧化物半導體膜108有效地施加用來引起通道的電場。由此，電晶體100A的電流驅動能力得到提高，從而可以得到高的通態電流特性。此外，由於可以增加通態電流，所以可以使電晶體100A微型化。另外，由於氧化物半導體膜108具有被導電膜106及氧化物半導體膜112圍繞的結構，所以可以提高氧化物半導體膜108的機械強度。
在電晶體100A的通道寬度方向上，可以在氧化物半導體膜108的沒有形成開口143的側面形成與開口143不同的開口。
此外，如電晶體100A那樣，在電晶體包括其間設置有半導體膜的一對閘極電極的情況下，也可以對一個閘極電極供應信號A，並且對另一個閘極電極供應固定電位Vb。另外，也可以對一個閘極電極供應信號A，並且對另一個閘極電極供應信號B。另外，也可以對一個閘極電極供應固定電位Va，並且對另一個閘極電極供應固定電位Vb。
信號A例如為用來控制導通狀態/非導通狀態的信號。信號A也可以為具有電位V1或者電位V2（V1＞V2）的兩種電位的數位信號。例如，可以將電位V1設定為高電源電位且將電位V2設定為低電源電位。信號A也可以為類比信號。
固定電位Vb例如為用來控制臨界電壓VthA的電位。固定電位Vb可以為電位V1或者電位V2。固定電位Vb也可以為與電位V1或者電位V2不同的電位。藉由降低固定電位Vb，有時可以提高臨界電壓VthA。其結果，有時可以降低閘極與源極之間的電壓Vgs為0V時的汲極電流，而可以降低包括電晶體的電路的洩漏電流。例如，可以使固定電位Vb低於低電源電位。藉由提高固定電位Vb，有時可以降低臨界電壓VthA。其結果，有時可以提高閘極與源極之間的電壓Vgs為VDD時的汲極電流，而可以提高包括電晶體的電路的工作速度。例如，可以使固定電位Vb高於低電源電位。
信號B例如為用來控制電晶體的導通狀態/非導通狀態的信號。信號B也可以為具有電位V3或者電位V4（V3＞V4）的兩種電位的數位信號。例如，可以將電位V3設定為高電源電位且將電位V4設定為低電源電位。信號B也可以為類比信號。
在信號A與信號B都是數位信號的情況下，信號B也可以為具有與信號A相同的數位值的信號。此時，有時可以增加電晶體的通態電流，而可以提高包括電晶體的電路的工作速度。此時，信號A的電位V1及電位V2也可以與信號B的電位V3及電位V4不同。例如，當對應於被輸入信號B的閘極的閘極絕緣膜的厚度大於對應於被輸入信號A的閘極的閘極絕緣膜時，可以使信號B的電位振幅（V3-V4）大於信號A的電位振幅（V1-V2）。由此，有時可以使信號A及信號B給電晶體的導通狀態或非導通狀態帶來的影響大致相同。
在信號A與信號B都是數位信號的情況下，信號B也可以為具有與信號A不同的數位值的信號。此時，有時可以分別利用信號A及信號B控制電晶體，而可以實現更高的功能。例如，當電晶體為n通道型電晶體時，在僅在信號A為電位V1且信號B為電位V3時該電晶體處於導通狀態的情況下或者在僅在信號A為電位V2且信號B為電位V4時該電晶體處於非導通狀態的情況下，有時可以由一個電晶體實現NAND電路或NOR電路等的功能。另外，信號B也可以為用來控制臨界電壓VthA的信號。例如，信號B也可以在包括電晶體的電路工作的期間與該電路不工作的期間具有不同電位。信號B也可以根據電路的工作模式具有不同電位。此時，信號B有可能沒有信號A那麼頻繁地切換電位。
在信號A與信號B都是類比信號的情況下，信號B也可以具有與信號A相同的電位的類比信號、用常數乘以信號A的電位而得的類比信號、或者將常數加到信號A的電位或從信號A的電位減去常數而得的類比信號等。此時，有時可以增加電晶體的通態電流，而提高包括電晶體的電路的工作速度。信號B也可以為與信號A不同的類比信號。此時，有時可以分別利用信號A及信號B控制電晶體，而可以實現更高的功能。
信號A也可以為數位信號，信號B也可以為類比信號。或者，信號A也可以為類比信號，信號B也可以為數位信號。
當對電晶體的兩個閘極電極供應固定電位時，有時可以將電晶體用作相當於電阻元件的元件。例如，當電晶體為n通道型電晶體時，藉由提高（降低）固定電位Va或固定電位Vb，有時可以降低（提高）電晶體的有效電阻。藉由提高（降低）固定電位Va和固定電位Vb，有時可以獲得比只具有一個閘極的電晶體低（高）的有效電阻。
電晶體100A的其他結構與上述電晶體100相同，並發揮相同的效果。
在上述電晶體150中，可以與電晶體100A同樣地形成導電膜106及開口143。圖4A至圖4C示出此時的例子。圖4A是電晶體150A的俯視圖，圖4B是沿著圖4A的點劃線X1-X2的剖面圖，圖4C是沿著圖4A的點劃線Y1-Y2的剖面圖。
如此，作為本發明的一個實施方式的電晶體，可以適當地組合而使用上述電晶體。
＜1-4.半導體裝置的結構例子4＞ 接著，參照圖5A至圖5C說明與圖1A至圖1C所示的半導體裝置不同的結構。
圖5A是電晶體100B的俯視圖，圖5B是沿著圖5A的點劃線X1-X2的剖面圖，圖5C是沿著圖5A的點劃線Y1-Y2的剖面圖。
圖5A至圖5C所示的電晶體100B與上述電晶體100A之間的不同之處在於氧化物半導體膜112的形狀。明確而言，電晶體100B所包括的氧化物半導體膜112的下端部位於絕緣膜110的上端部的內側。換言之，絕緣膜110的側端部位於氧化物半導體膜112的側端部的外側。
例如，使用相同遮罩對氧化物半導體膜112及絕緣膜110進行加工，利用濕蝕刻法對氧化物半導體膜112進行加工，利用乾蝕刻法對絕緣膜110進行加工，由此可以實現上述結構。
另外，藉由作為氧化物半導體膜112採用上述結構，有時在氧化物半導體膜108中形成區域108f。區域108f形成在通道區域108i和源極區域108s之間、以及通道區域108i和汲極區域108d之間。
區域108f被用作高電阻區域或低電阻區域。高電阻區域是具有與通道區域108i相等的電阻，並不與被用作閘極電極的氧化物半導體膜112重疊的區域。當區域108f是高電阻區域時，區域108f被用作所謂的偏移（offset）區域。在區域108f被用作偏置區域的情況下，為了抑制電晶體100B的通態電流的降低，可以將區域108f的通道長度（L）方向上的長度設定為1µm以下。
低電阻區域是具有低於通道區域108i且高於源極區域108s及汲極區域108d的電阻的區域。當區域108f是低電阻區域時，區域108f被用作所謂的LDD（Lightly Doped Drain：輕摻雜汲極）區域。在區域108f被用作LDD區域時，可以緩和汲極區域的電場，因此可以降低起因於汲極區域的電場的電晶體的臨界電壓變動。
當區域108f是低電阻區域時，例如從絕緣膜116對區域108f供應氫和氮中的一個或兩個，或者，將絕緣膜110及氧化物半導體膜112用作遮罩從氧化物半導體膜112的上方添加雜質元素，由此該雜質經過絕緣膜110添加到氧化物半導體膜108而形成區域108f。
藉由改變被用作第二閘極電極的氧化物半導體膜112的形狀，電晶體150也可以具有與電晶體100B相同的結構。圖6A至圖6C示出此時的例子。圖6A是電晶體150B的俯視圖，圖6B是沿著圖6A的點劃線X1-X2的剖面圖，圖6C是沿著圖6A的點劃線Y1-Y2的剖面圖。
＜1-5.半導體裝置的變形例子1＞ 接著，參照圖7A和圖7B說明圖3A至圖3C所示的半導體裝置的變形例子。
圖7A和圖7B是電晶體100C的剖面圖。電晶體100C的俯視圖與圖5A所示的電晶體100B相同，因此援用圖5A進行說明。圖7A是沿著圖5A的點劃線X1-X2的剖面圖，圖7B是沿著圖5A的點劃線Y1-Y2的剖面圖。
電晶體100C的與上述電晶體100B之間的不同之處在於設置有被用作平坦化絕緣膜的絕緣膜122。電晶體100C的其他結構與電晶體100B相同，並發揮相同的效果。
另外，絕緣膜122具有使起因於電晶體等的凹凸等平坦的功能。絕緣膜122只要具有絕緣性即可，使用無機材料或有機材料形成。作為該無機材料，可以舉出氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氮化鋁膜等。作為該有機材料，例如可以舉出丙烯酸樹脂或聚醯亞胺樹脂等感光性樹脂材料。
注意，在圖7A和圖7B中，絕緣膜122中的開口的尺寸小於開口141a、141b，但是不侷限於此，例如，絕緣膜122中的的開口的尺寸也可以與開口141a、141b相同或者大於開口141a、141b。
另外，在圖7A和圖7B中，例示出在絕緣膜122上設置導電膜120a、120b的結構，但是不侷限於此，例如可以採用在絕緣膜118上設置導電膜120a、120b，且在導電膜120a、120b上設置絕緣膜122的結構。
＜1-6.半導體裝置的變形例子2＞ 接著，參照圖8A至圖9B說明圖1A至圖1C所示的半導體裝置的變形例子。
圖8A和圖8B是電晶體100D的剖面圖。電晶體100D的俯視圖與圖1A所示的電晶體100相同，因此援用圖1A進行說明。圖8A是沿著圖1A的點劃線X1-X2的剖面圖，圖8B是沿著圖1A的點劃線Y1-Y2的剖面圖。
電晶體100D的與上述電晶體100之間的不同之處在於絕緣膜110的形狀。電晶體100D的其他結構與電晶體100相同，並發揮相同的效果。
電晶體100D所包括的絕緣膜110位於氧化物半導體膜112的內側。換言之，絕緣膜110的側面位於氧化物半導體膜112的下端部的內側。例如，在對氧化物半導體膜112進行加工之後，使用蝕刻劑等對絕緣膜110進行側蝕，由此可以實現圖8A和圖8B所示的結構。藉由作為絕緣膜110採用上述結構，在氧化物半導體膜112下形成空心區域147。
空心區域147包含空氣，並被用作閘極絕緣膜的一部分。空心區域147的相對介電常數與空氣相同，亦即大致為1。因此，藉由採用電晶體100D的結構，在被用作閘極電極的氧化物半導體膜112被施加電壓時，被施加到空心區域147之下方的氧化物半導體膜108的電壓低於被施加到絕緣膜110之下方的氧化物半導體膜108（通道區域108i）的電壓。空心區域147之下方的氧化物半導體膜108實際上被用作重疊區域（也稱為Lov區域）。藉由在氧化物半導體膜108中設置Lov區域，可以緩和集中在源極端及汲極端的電場。Lov區域是與被用作閘極電極的氧化物半導體膜112重疊並具有低於通道區域108i的電阻的區域。
圖9A和圖9B是電晶體100E的剖面圖。電晶體100E的俯視圖與圖1A所示的電晶體100相同，因此援用圖1A進行說明。圖9A是沿著圖1A的點劃線X1-X2的剖面圖，圖9B是沿著圖1A的點劃線Y1-Y2的剖面圖。
電晶體100E的與上述電晶體100之間的不同之處在於絕緣膜110的形狀及絕緣膜116的形狀。電晶體100E的其他結構與電晶體100相同，並發揮相同的效果。
電晶體100E所包括的絕緣膜110位於氧化物半導體膜112的內側。換言之，絕緣膜110的側面位於氧化物半導體膜112的下端部的內側。例如，在對氧化物半導體膜112進行加工之後，使用蝕刻劑等對絕緣膜110進行側蝕，由此可以實現圖9A和圖9B所示的結構。另外，在將絕緣膜110加工為上述結構之後形成絕緣膜116，由此絕緣膜116也形成在氧化物半導體膜112的下側，絕緣膜116與位於氧化物半導體膜112之下的氧化物半導體膜108接觸。
藉由採用上述結構，源極區域108s及汲極區域108d位於氧化物半導體膜112的下端部的內側。因此，電晶體100E具有Lov區域。
藉由採用如電晶體100D及電晶體100E所示那樣具有Lov區域的結構，在通道區域108i與源極區域108s或汲極區域108d之間不會形成高電阻區域，因此可以增高電晶體的通態電流。
＜1-7.半導體裝置的變形例子3＞ 接著，參照圖10A至圖12B說明圖3A至圖3C所示的半導體裝置的變形例子。
圖10A和圖10B是電晶體100F的剖面圖。電晶體100F的俯視圖與圖3A所示的電晶體100A相同，因此援用圖3A進行說明。圖10A是沿著圖3A的點劃線X1-X2的剖面圖，圖10B是沿著圖3A的點劃線Y1-Y2的剖面圖。
電晶體100F的與上述電晶體100B之間的不同之處在於氧化物半導體膜108的結構。電晶體100F的其他結構與上述電晶體100B相同，並發揮相同的效果。
電晶體100F所包括的氧化物半導體膜108包括：絕緣膜116上的氧化物半導體膜108_1；氧化物半導體膜108_1上的氧化物半導體膜108_2；以及氧化物半導體膜108_2上的氧化物半導體膜108_3。
另外，通道區域108i、源極區域108s及汲極區域108d分別具有氧化物半導體膜108_1、氧化物半導體膜108_2及氧化物半導體膜108_3的三層疊層結構。
圖11A和圖11B是電晶體100G的剖面圖。電晶體100G的俯視圖與圖3A所示的電晶體100A相同，因此援用圖3A進行說明。圖11A是沿著圖3A的點劃線X1-X2的剖面圖，圖11B是沿著圖3A的點劃線Y1-Y2的剖面圖。
電晶體100G的與上述電晶體100A之間的不同之處在於氧化物半導體膜108的結構。電晶體100G的其他結構與上述電晶體100A相同，並發揮相同的效果。
電晶體100G所包括的氧化物半導體膜108包括：絕緣膜116上的氧化物半導體膜108_2；以及氧化物半導體膜108_2上的氧化物半導體膜108_3。
另外，通道區域108i、源極區域108s及汲極區域108d分別具有氧化物半導體膜108_2及氧化物半導體膜108_3的兩層疊層結構。
＜1-8.帶結構＞ 在此，參照圖12A和圖12B說明絕緣膜104、氧化物半導體膜108_1、108_2、108_3及絕緣膜110的帶結構、以及絕緣膜104、氧化物半導體膜108_2、108_3及絕緣膜110的帶結構。
圖12A是疊層體的膜厚度方向上的帶結構的一個例子，該疊層體具有絕緣膜104、氧化物半導體膜108_1、108_2、108_3及絕緣膜110。另外，圖12B是疊層體的膜厚度方向上的帶結構的一個例子，該疊層體具有絕緣膜104、氧化物半導體膜108_2、108_3及絕緣膜110。在帶結構中，為了容易理解，示出絕緣膜104、氧化物半導體膜108_1、108_2、108_3及絕緣膜110的導帶底的能階（Ec）。
在圖12A的帶結構中，作為絕緣膜104、110使用氧化矽膜，作為氧化物半導體膜108_1使用利用金屬元素的原子個數比為In:Ga:Zn=1:3:2的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物半導體膜108_2使用利用金屬元素的原子個數比為In:Ga:Zn=4:2:4.1的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物半導體膜108_3使用利用金屬元素的原子個數比為In:Ga:Zn=1:3:2的金屬氧化物靶材而形成的氧化物半導體膜。
在圖12B的帶結構中，作為絕緣膜104、110使用氧化矽膜，作為氧化物半導體膜108_2使用利用金屬元素的原子個數比為In:Ga:Zn=4:2:4.1的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物半導體膜108_3使用利用金屬元素的原子個數比為In:Ga:Zn=1:3:2的金屬氧化物靶材而形成的氧化物半導體膜。
如圖12A所示，在氧化物半導體膜108_1、108_2、108_3中，導帶底的能階平緩地變化。如圖12B所示，在氧化物半導體膜108_2、108_3中，導帶底的能階平緩地變化。換言之，也可以說是連續地變化或連續接合。為了實現這種帶結構，使在氧化物半導體膜108_1與氧化物半導體膜108_2之間的介面處或氧化物半導體膜108_2與氧化物半導體膜108_3之間的介面處不存在形成陷阱中心或再結合中心等缺陷能階的雜質。
為了在氧化物半導體膜108_1、108_2、108_3中形成連續接合，需要使用具備負載鎖定室的多室方式的成膜裝置（濺射裝置）在不使各膜暴露於大氣的情況下連續地層疊。
藉由採用圖12A和圖12B所示的結構，氧化物半導體膜108_2成為井（well），並且在使用上述疊層結構的電晶體中，通道區域形成在氧化物半導體膜108_2中。
藉由設置氧化物半導體膜108_1、108_3，可以使有可能形成在氧化物半導體膜108_2中的陷阱能階遠離氧化物半導體膜108_2。
有時與被用作通道區域的氧化物半導體膜108_2的導帶底能階（Ec）相比，陷阱能階離真空能階更遠，而電子容易積累在陷阱能階中。當電子積累在陷阱能階中時，成為負固定電荷，導致電晶體的臨界電壓向正方向漂移。因此，較佳為採用陷阱能階比氧化物半導體膜108_2的導帶底能階（Ec）更接近於真空能階的結構。藉由採用上述結構，電子不容易積累在陷阱能階，所以能夠增大電晶體的通態電流，並且還能夠提高場效移動率。
氧化物半導體膜108_1、108_3與氧化物半導體膜108_2相比導帶底的能階更接近於真空能階，典型的是，氧化物半導體膜108_2的導帶底能階與氧化物半導體膜108_1、108_3的導帶底能階之差為0.15eV以上或0.5eV以上，且為2eV以下或1eV以下。換言之，氧化物半導體膜108_1、108_3的電子親和力與氧化物半導體膜108_2的電子親和力之差為0.15eV以上或0.5eV以上，且為2eV以下或1eV以下。
藉由具有上述結構，氧化物半導體膜108_2成為主要的電流路徑。就是說，氧化物半導體膜108_2被用作通道區域，氧化物半導體膜108_1、108_3被用作氧化物絕緣膜。此外，氧化物半導體膜108_1、108_3較佳為使用形成通道區域的氧化物半導體膜108_2所包含的金屬元素中的一種以上。藉由採用上述結構，在氧化物半導體膜108_1與氧化物半導體膜108_2之間的介面處或在氧化物半導體膜108_2與氧化物半導體膜108_3之間的介面處不容易產生介面散射。由此，在該介面處載子的移動不被阻礙，因此電晶體的場效移動率得到提高。
注意，為了防止氧化物半導體膜108_1、108_3被用作通道區域的一部分，氧化物半導體膜108_1、108_3使用導電率足夠低的材料。因此，根據其物性及/或功能可以將氧化物半導體膜108_1、108_3稱為氧化物絕緣膜。或者，氧化物半導體膜108_1、108_3使用其電子親和力（真空能階與導帶底能階之差）低於氧化物半導體膜108_2且其導帶底能階與氧化物半導體膜108_2的導帶底能階有差異（能帶偏移（offset））的材料。此外，為了抑制產生起因於汲極電壓值的臨界電壓之間的差異，氧化物半導體膜108_1、108_3較佳為使用其導帶底能階比氧化物半導體膜108_2的導帶底能階更接近於真空能階材料。例如，氧化物半導體膜108_2的導帶底能階與氧化物半導體膜108_1、108_3的導帶底能階之差較佳為0.2eV以上，更佳為0.5eV以上。
在氧化物半導體膜108_1、108_3中較佳為不具有尖晶石型結晶結構。在氧化物半導體膜108_1、108_3中具有尖晶石型結晶結構時，導電膜120a、120b的構成元素有時會在該尖晶石型結晶結構與其他區域之間的介面處擴散到氧化物半導體膜108_2中。注意，在氧化物半導體膜108_1、108_3為CAAC-OS的情況下，阻擋導電膜120a、120b的構成元素如銅元素的性質得到提高，所以是較佳的。
另外，在本實施方式中，示出作為氧化物半導體膜108_1、108_3使用利用其金屬元素的原子個數比為In:Ga:Zn=1:3:2的金屬氧化物靶材形成的氧化物半導體膜的結構，但是不侷限於此。例如，作為氧化物半導體膜108_1、108_3，也可以使用如下氧化物半導體膜：該氧化物半導體膜利用In:Ga:Zn=1:1:1[原子個數比]、In:Ga:Zn=1:1:1.2[原子個數比]、In:Ga:Zn=1:3:4[原子個數比]或In:Ga:Zn=1:3:6[原子個數比]的金屬氧化物靶材形成。
當作為氧化物半導體膜108_1、108_3使用利用In:Ga:Zn=1:1:1[原子個數比]的金屬氧化物靶材形成的氧化物半導體膜時，在氧化物半導體膜108_1、108_3中有時為In:Ga:Zn=1:β1（0＜β1≤2）:β2（0＜β2≤2）。另外，當作為氧化物半導體膜108_1、108_3使用利用In:Ga:Zn=1:3:4[原子個數比]的金屬氧化物靶材形成的氧化物半導體膜時，在氧化物半導體膜108_1、108_3中有時為In:Ga:Zn=1:β3（1≤β3≤5）:β4（2≤β4≤6）。另外，當作為氧化物半導體膜108_1、108_3使用利用In:Ga:Zn=1:3:6[原子個數比]的金屬氧化物靶材形成的氧化物半導體膜時，在氧化物半導體膜108_1、108_3中有時為In:Ga:Zn=1:β5（1≤β5≤5）:β6（4≤β6≤8）。
＜1-9.半導體裝置的製造方法1＞ 接著，使用圖13A至圖15C說明圖1A至圖1C所示的電晶體100的製造方法的例子。圖13A至圖15C是說明電晶體100的製造方法的通道長度（L）方向及通道寬度（W）方向的剖面圖。
首先，在基板102上形成絕緣膜104，在絕緣膜104上形成氧化物半導體膜。然後，將該氧化物半導體膜加工為島狀，由此形成氧化物半導體膜107（參照圖13A）。
藉由適當地利用濺射法、CVD法、蒸鍍法、脈衝雷射沉積（PLD）法、印刷法及塗佈法等，可以形成絕緣膜104。在本實施方式中，利用PECVD設備，作為絕緣膜104形成厚度為400nm的氮化矽膜及厚度為50nm的氧氮化矽膜。
此外，也可以在形成絕緣膜104之後，對絕緣膜104添加氧。作為對絕緣膜104添加的氧，有氧自由基、氧原子、氧原子離子、氧分子離子等。作為添加方法，有離子摻雜法、離子植入法、電漿處理等。另外，也可以在絕緣膜上形成抑制氧脫離的膜之後，經過該膜對絕緣膜104添加氧。
作為上述抑制氧脫離的膜，可以使用如下具有導電性的材料來形成：選自銦、鋅、鎵、錫、鋁、鉻、鉭、鈦、鉬、鎳、鐵、鈷、鎢的金屬元素；以上述金屬元素為成分的合金；組合上述金屬元素的合金；包含上述金屬元素的金屬氮化物；包含上述金屬元素的金屬氧化物；以及包含上述金屬元素的金屬氮氧化物等。
當利用電漿處理添加氧時，藉由利用微波使氧激發而產生高密度的氧電漿，可以增加對絕緣膜104添加的氧量。
可以藉由濺射法、塗佈法、脈衝雷射蒸鍍法、雷射燒蝕法、熱CVD法等形成氧化物半導體膜107。在氧化物半導體膜上藉由光微影製程形成遮罩，然後使用該遮罩對氧化物半導體膜的一部分進行蝕刻，由此可以將氧化物半導體膜加工為氧化物半導體膜107。另外，藉由使用印刷法，可以直接形成島狀的氧化物半導體膜107。
在藉由濺射法形成氧化物半導體膜的情況下，作為用來產生電漿的電源裝置，可以適當地使用RF電源裝置、AC電源裝置、DC電源裝置等。作為形成氧化物半導體膜時的濺射氣體，適當地使用稀有氣體（典型的是氬）、氧、稀有氣體和氧的混合氣體。此外，當採用稀有氣體和氧的混合氣體時，較佳為增高相對於稀有氣體的氧比例。
另外，在例如使用濺射法形成氧化物半導體膜的情況下，藉由將基板溫度設定為150℃以上且750℃以下、150℃以上且450℃以下或者200℃以上且350℃以下形成氧化物半導體膜，可以提高結晶性，所以是較佳的。
在本實施方式中，作為氧化物半導體膜107，使用濺射裝置，作為濺射靶材使用In-Ga-Zn金屬氧化物（In:Ga:Zn=1:1:1.2[原子個數比]），形成厚度為40nm的氧化物半導體膜。
另外，也可以在形成氧化物半導體膜107之後進行加熱處理來實現氧化物半導體膜107的脫氫化或脫水化。作為加熱處理的溫度，典型地為150℃以上且低於基板的應變點、250℃以上且450℃以下或者300℃以上且450℃以下。
可以在包含氦、氖、氬、氙、氪等稀有氣體或包含氮的惰性氣體氛圍中進行加熱處理。或者，也可以在惰性氣體氛圍中進行加熱之後在氧氛圍中進行加熱。另外，上述惰性氣體氛圍及氧氛圍較佳為不包含氫、水等。處理時間可以是3分鐘以上且24小時以下。
該加熱處理可以使用電爐、RTA裝置等。藉由使用RTA裝置，可以限定於短時間內在基板的應變點以上的溫度下進行加熱處理。由此，可以縮短加熱處理時間。
邊對氧化物半導體膜進行加熱邊形成該氧化物半導體膜，或者在形成氧化物半導體膜之後進行加熱處理，由此，利用二次離子質譜分析法測得的氧化物半導體膜中的氫濃度可以為5×1019 atoms/cm3 以下，1×1019 atoms/cm3 以下，5×1018 atoms/cm3 以下，1×1018 atoms/cm3 以下，5×1017 atoms/cm3 以下或者1×1016 atoms/cm3 以下。
接著，在絕緣膜104及氧化物半導體膜107上形成絕緣膜110_0（參照圖13B）。
作為絕緣膜110_0，可以藉由使用PECVD法形成氧化矽膜或氧氮化矽膜。此時，作為源氣體，較佳為使用包含矽的沉積氣體及氧化性氣體。作為包含矽的沉積氣體的典型例子，有矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化性氣體，有氧、臭氧、一氧化二氮、二氧化氮等。
另外，作為絕緣膜110_0，可以在如下條件下利用PECVD法形成缺陷量少的氧氮化矽膜：相對於沉積氣體流量的氧化性氣體流量大於20倍且小於100倍，或者為40倍以上且80倍以下；並且處理室內的壓力低於100Pa，或為50Pa以下。
此外，作為絕緣膜110_0，可以在如下條件形成緻密的氧化矽膜或氧氮化矽膜：將設置在PECVD設備的抽成真空的處理室內的基板保持在280℃以上且400℃以下的溫度，將源氣體引入處理室內而將處理室內的壓力設定為20Pa以上且250Pa以下，更佳為100Pa以上且250Pa以下，並對設置在處理室內的電極供應高頻功率。
另外，可以藉由使用微波的PECVD法形成絕緣膜110_0。微波是指300MHz至300GHz的頻率範圍。微波的電子溫度低，並且其電子能量小。此外，當利用使用微波的PECVD設備時，在被供應的電力中，用於電漿的生成，亦即用於分子的電離的比例高，用於加速電子的比例少。因此可以激發密度高的電漿（高密度電漿）。因此，電漿對被形成面及沉積物造成的損傷少，由此能夠形成缺陷少的絕緣膜110_0。
另外，可以藉由使用有機矽烷氣體的CVD法形成絕緣膜110_0。作為有機矽烷氣體，可以使用正矽酸乙酯（TEOS：化學式為Si（OC2 H5 ）4 ）、四甲基矽烷（TMS：化學式為Si（CH3 ）4 ）、四甲基環四矽氧烷（TMCTS）、八甲基環四矽氧烷（OMCTS）、六甲基二矽氮烷（HMDS）、三乙氧基矽烷（SiH（OC2 H5 ）3 ）、三（二甲胺基）矽烷（SiH（N（CH3 ）2 ）3 ）等含有矽的化合物。藉由利用使用有機矽烷氣體的CVD法，能夠形成覆蓋性高的絕緣膜110_0。
在本實施方式中，作為絕緣膜110_0，使用PECVD設備形成厚度為100nm的氧氮化矽膜。
接著，在絕緣膜110_0上形成氧化物半導體膜112_0。在形成氧化物半導體膜112_0時，氧從氧化物半導體膜112_0添加到絕緣膜110_0（參照圖13C）。
較佳為使用濺射法在包含氧氣體的氛圍下形成氧化物半導體膜112_0。藉由在包含氧氣體的氛圍下形成氧化物半導體膜112_0，可以有效地對絕緣膜110_0添加氧。
在圖13C中，以箭頭示意性地示出添加到絕緣膜110_0的氧。作為氧化物半導體膜112_0，可以使用與上述氧化物半導體膜107的材料相同的材料。
在本實施方式中，作為氧化物半導體膜112_0，使用濺射裝置，作為濺射靶材使用In-Ga-Zn金屬氧化物（In:Ga:Zn=4:2:4.1[原子個數比]），形成厚度為100nm的氧化物半導體膜。
接著，利用光微影製程在氧化物半導體膜112_0上的所希望的位置形成遮罩140（參照圖13D）。
接著，從遮罩140上進行蝕刻對氧化物半導體膜112_0及絕緣膜110_0進行加工，然後去除遮罩140，由此形成島狀的氧化物半導體膜112、島狀的絕緣膜110（參照圖14A）。
在本實施方式中，利用乾蝕刻法對氧化物半導體膜112_0及絕緣膜110_0進行加工。
在對氧化物半導體膜112及絕緣膜110進行加工時，在沒有與氧化物半導體膜112重疊的區域中的氧化物半導體膜107的厚度有時變小。或者，在對氧化物半導體膜112及絕緣膜110進行加工時，沒有與氧化物半導體膜107重疊的區域中的絕緣膜104的厚度有時變小。
接著，從絕緣膜104、氧化物半導體膜107及氧化物半導體膜112上添加雜質元素145（參照圖14B）。
作為雜質元素145的添加方法，有離子摻雜法、離子植入法、電漿處理法等。在採用電漿處理法的情況下，藉由在包含所添加的雜質元素的氣體氛圍下產生電漿，然後進行電漿處理，能夠添加雜質元素。作為產生上述電漿的裝置，可以使用乾蝕刻裝置、灰化裝置、PECVD設備或高密度PECVD設備等。
另外，作為雜質元素145的源氣體，可以使用B2 H6 、PH3 、CH4 、N2 、NH3 、AlH3 、AlCl3 、SiH4 、Si2 H6 、F2 、HF、H2 和稀有氣體（例如，氬）中的一種以上。或者，也可以使用由稀有氣體稀釋的B2 H6 、PH3 、N2 、NH3 、AlH3 、AlCl3 、F2 、HF和H2 中的一種以上。藉由使用由稀有氣體稀釋的B2 H6 、PH3 、N2 、NH3 、AlH3 、AlCl3 、F2 、HF和H2 中的一種以上將雜質元素145添加到氧化物半導體膜107及氧化物半導體膜112，可以將稀有氣體、氫、硼、碳、氮、氟、磷、硫及氯中的一種以上添加到氧化物半導體膜107及氧化物半導體膜112。
或者，也可以在添加稀有氣體作為源氣體之後，將B2 H6 、PH3 、CH4 、N2 、NH3 、AlH3 、AlCl3 、SiH4 、Si2 H6 、F2 、HF和H2 中的一種以上用作源氣體，對氧化物半導體膜107及氧化物半導體膜112添加雜質元素145。
或者，也可以在添加B2 H6 、PH3 、CH4 、N2 、NH3 、AlH3 、AlCl3 、SiH4 、Si2 H6 、F2 、HF及H2 中的一種以上作為源氣體之後，將稀有氣體用作源氣體，對氧化物半導體膜107及氧化物半導體膜112添加雜質元素145。
雜質元素145的添加藉由適當地設定加速電壓或劑量等的注入條件來控制即可。例如，在藉由離子植入法添加氬時，將加速電壓設定為10kV以上且100kV以下，並將劑量設定為1×1013 ions/cm2 以上且1×1016 ions/cm2 以下即可，例如可以設定為1×1014 ions/cm2 。此外，在藉由離子植入法添加磷離子時，將加速電壓設定為30kV，並將劑量設定為1×1013 ions/cm2 以上且5×1016 ions/cm2 以下即可，例如可以設定為1×1015 ions/cm2 。
另外，在本實施方式中，例示出在去除遮罩140之後添加雜質元素145的結構，但是不侷限於此，例如，也可以在留下遮罩140的狀態下添加雜質元素145。
另外，在本實施方式中，作為雜質元素145，使用摻雜裝置對氧化物半導體膜107及氧化物半導體膜112添加氬。注意，雖然本實施方式例示出添加雜質元素145的結構，但是不侷限於此，例如也可以不進行添加雜質元素145的製程。
接著，在絕緣膜104、氧化物半導體膜107及氧化物半導體膜112上形成絕緣膜116。藉由形成絕緣膜116，與絕緣膜116接觸的氧化物半導體膜107成為源極區域108s及汲極區域108d。另外，不與絕緣膜116接觸的氧化物半導體膜107，換言之與絕緣膜110接觸的氧化物半導體膜107成為通道區域108i。由此，形成包括通道區域108i、源極區域108s及汲極區域108d的氧化物半導體膜108（參照圖14C）。
作為絕緣膜116可以選擇上述材料形成。在本實施方式中，作為絕緣膜116，使用PECVD設備形成厚度為100nm的氮化矽膜。
藉由作為絕緣膜116使用氮化矽膜，氮化矽膜中的氫進入與絕緣膜116接觸的氧化物半導體膜112、源極區域108s及汲極區域108d中，因此氧化物半導體膜112、源極區域108s及汲極區域108d的載子密度可以得到提高。
接著，在絕緣膜116上形成絕緣膜118（參照圖14D）。
作為絕緣膜118可以選擇上述材料形成。在本實施方式中，作為絕緣膜118，使用PECVD設備形成厚度為300nm的氧氮化矽膜。
接著，在利用光微影製程在絕緣膜118上的所希望的位置形成遮罩之後，對絕緣膜118的一部分及絕緣膜116的一部分進行蝕刻，由此形成到達源極區域108s的開口141a以及到達汲極區域108d的開口141b（參照圖15A）。
作為對絕緣膜118及絕緣膜116進行蝕刻的方法，可以適當地使用濕蝕刻法及/或乾蝕刻法。在本實施方式中，利用乾蝕刻法對絕緣膜118及絕緣膜116進行加工。
接著，以覆蓋開口141a、141b的方式在絕緣膜118上形成導電膜120（參照圖15B）。
作為導電膜120可以選擇可用於導電膜120a、120b的材料形成。在本實施方式中，作為導電膜120，使用濺射裝置形成厚度為50nm的鈦膜、厚度為400nm的鋁膜和厚度為100nm的鈦膜的疊層膜。
接著，在利用光微影製程在導電膜120上的所希望的位置形成遮罩之後，對導電膜120的一部分進行蝕刻，由此形成導電膜120a、120b（參照圖15C）。
作為導電膜120的加工方法，可以適當地使用濕蝕刻法及/或乾蝕刻法。在本實施方式中，利用乾蝕刻法對導電膜120進行加工，由此形成導電膜120a、120b。
藉由上述製程，可以製造圖1A至圖1C所示的電晶體100。
構成電晶體100的膜(絕緣膜、氧化物半導體膜、導電膜等)可以藉由濺射法、化學氣相沉積（CVD）法、真空蒸鍍法、脈衝雷射沉積（PLD）法、ALD（原子層沉積）法形成。或者，可以藉由塗佈法或印刷法形成。作為成膜方法，典型的有濺射法、電漿增強化學氣相沉積（PECVD）法，但也可以使用熱CVD法。作為熱CVD法的例子，可以舉出MOCVD（有機金屬化學氣相沉積）法。
藉由熱CVD法進行的成膜可以按以如下方式來執行：藉由將處理室內的壓力設定為大氣壓或減壓，將源氣體及氧化劑同時供應到處理室內，並使其在基板附近或基板上相互反應而沉積在基板上。如此，由於熱CVD法不產生電漿來形成膜，因此具有不產生起因於電漿損傷的缺陷的優點。
另外，可以以如下方法進行利用ALD法的成膜：將處理室內的壓力設定為大氣壓或減壓，將用於反應的源氣體引入處理室並起反應，並且按該順序反復地引入氣體。另外，也可以將源氣體與惰性氣體（氬或氮等）用作載子氣體一併地進行引入。例如，也可以將兩種以上的源氣體依次供應到處理室內。此時，在第一源氣體起反應之後引入惰性氣體，然後引入第二源氣體，以防止多種源氣體混合。或者，也可以不引入惰性氣體而藉由真空排氣將第一源氣體排出，然後引入第二源氣體。第一源氣體附著到基板表面且起反應來形成第一層，之後引入的第二源氣體附著且起反應，由此第二層層疊在第一層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據反復引入氣體的次數來進行調節，因此，ALD法可以準確地調節厚度而適用於製造微型FET。
藉由MOCVD法等熱CVD法可以形成上述導電膜、絕緣膜、氧化物半導體膜，例如，當形成In-Ga-Zn-O膜時，使用三甲基銦（In（CH3 ）3 ）、三甲基鎵（Ga（CH3 ）3 ）及二甲基鋅（Zn（CH3 ）2 ）。不侷限於上述組合，也可以使用三乙基鎵（Ga（C2 H5 ）3 ）代替三甲基鎵，並且可以使用二乙基鋅（Zn（C2 H5 ）2 ）代替二甲基鋅。
例如，在使用利用ALD法的成膜裝置形成氧化鉿膜時，使用如下兩種氣體：藉由使包含溶劑和鉿前體的液體（鉿醇鹽、四二甲基醯胺鉿（TDMAH、Hf[N（CH3 ）2 ]4 ））或四（乙基甲基醯胺）鉿等鉿醯胺）氣化而得到的源氣體；以及被用作氧化劑的臭氧（O3 ）。
例如，在使用利用ALD法的成膜裝置形成氧化鋁膜時，使用如下兩種氣體：藉由使包含溶劑和鋁前體的液體（三甲基鋁（TMA、Al（CH3 ）3 ）等）氣化而得到的源氣體；以及被用作氧化劑的H2 O。作為其它材料有三（二甲基醯胺）鋁、三異丁基鋁、鋁三（2,2,6,6-四甲基-3,5-庚二酮）等。
例如，在使用利用ALD法的成膜裝置形成氧化矽膜時，使六氯乙矽烷附著在被成膜面上，供應氧化性氣體（O2 、一氧化二氮）的自由基使其與附著物起反應。
例如，在使用利用ALD法的成膜裝置形成鎢膜時，依次引入WF6 氣體和B2 H6 氣體形成初始鎢膜，然後使用WF6 氣體和H2 氣體形成鎢膜。注意，也可以使用SiH4 氣體代替B2 H6 氣體。
例如，在使用利用ALD法的成膜裝置形成氧化物半導體膜如In-Ga-Zn-O膜時，使用In（CH3 ）3 氣體和O3 氣體形成In-O層，然後使用Ga（CH3 ）3 氣體和O3 氣體形成Ga-O層，之後使用Zn（CH3 ）2 氣體和O3 氣體形成Zn-O層。注意，這些層的順序不侷限於上述例子。此外，也可以使用這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2 O氣體代替O3 氣體，但是較佳為使用不包含H的O3 氣體。
＜1-10.半導體裝置的製造方法2＞ 接著，使用圖16A至圖19B說明圖7A和圖7B所示的電晶體100C的製造方法的例子。圖16A至圖19B是說明電晶體100C的製造方法的通道長度（L）方向及通道寬度（W）方向的剖面圖。
首先，在基板102上形成導電膜106。接著，在基板102及導電膜106上形成絕緣膜104，在絕緣膜104上形成氧化物半導體膜。然後，將該氧化物半導體膜加工為島狀，由此形成氧化物半導體膜107（參照圖16A）。
導電膜106可以使用與氧化物半導體膜112或導電膜120a、120b相同的材料及相同的方法形成。在本實施方式中，作為導電膜106，利用濺射法形成厚度為100nm的鎢膜。
接著，在絕緣膜104及氧化物半導體膜107上形成絕緣膜110_0（參照圖16B）。
接著，在利用光微影製程在絕緣膜110_0上的所希望的位置形成遮罩之後，對絕緣膜110_0的一部分及絕緣膜104的一部分進行蝕刻，由此形成到達導電膜106的開口143（參照圖16C）。
作為開口143的形成方法，可以適當地使用濕蝕刻法及/或乾蝕刻法。在本實施方式中，利用乾蝕刻法形成開口143。
接著，以覆蓋開口143的方式在絕緣膜110_0上形成氧化物半導體膜112_0。在形成氧化物半導體膜112_0時，氧從氧化物半導體膜112_0添加到絕緣膜110_0（參照圖16D）。
在圖16D中，以箭頭示意性地示出添加到絕緣膜110_0的氧。藉由以覆蓋開口143的方式形成氧化物半導體膜112_0，使導電膜106與氧化物半導體膜112_0電連接。
接著，利用光微影製程在氧化物半導體膜112_0上的所希望的位置形成遮罩140（參照圖17A）。
接著，藉由從遮罩140上進行蝕刻，對氧化物半導體膜112_0進行加工，形成島狀的氧化物半導體膜112（參照圖17B）。
在本實施方式中，使用濕蝕刻法對氧化物半導體膜112_0進行加工。
接著，藉由從遮罩140上進行蝕刻，對絕緣膜110_0進行加工，形成島狀的絕緣膜110（參照圖17C）。
在本實施方式中，利用乾蝕刻法對絕緣膜110_0進行加工。
接著，在去除遮罩140之後，從絕緣膜104、氧化物半導體膜107及氧化物半導體膜112上添加雜質元素145（參照圖17D）。
當添加雜質元素145時，氧化物半導體膜107的表面露出的區域（後面將成為源極區域108s及汲極區域108d的區域）被添加較多的雜質。另一方面，氧化物半導體膜107的不與氧化物半導體膜112重疊且與絕緣膜110重疊的區域（後面將成為區域108f的區域）因為經過絕緣膜110被添加雜質元素145，所以雜質元素145的添加量比源極區域108s及汲極區域108d少。
另外，在本實施方式中，作為雜質元素145，使用摻雜裝置對氧化物半導體膜107及氧化物半導體膜112添加氬。
注意，雖然本實施方式例示出作為雜質元素145添加氬的結構，但是不侷限於此，例如也可以不進行添加雜質元素145的製程。當不進行添加雜質元素145的製程時，區域108f的雜質濃度與雜質區域108i相等。
接著，在絕緣膜104、氧化物半導體膜107、絕緣膜110及氧化物半導體膜112上形成絕緣膜116。藉由形成絕緣膜116，絕緣膜116接觸的氧化物半導體膜107成為源極區域108s及汲極區域108d。另外，不與絕緣膜116接觸的氧化物半導體膜107，換言之與絕緣膜110接觸的氧化物半導體膜107成為通道區域108i。由此，形成包括通道區域108i、源極區域108s及汲極區域108d的氧化物半導體膜108（參照圖18A）。
在通道區域108i和源極區域108s之間、通道區域108i和汲極區域108d之間形成區域108f。
接著，在絕緣膜116上形成絕緣膜118（參照圖18B）。
接著，在利用光微影製程在絕緣膜118上的所希望的位置形成遮罩之後，對絕緣膜118的一部分及絕緣膜116的一部分進行蝕刻，由此形成到達源極區域108s的開口141a以及到達汲極區域108d的開口141b（參照圖18C）。
接著，在絕緣膜118上形成絕緣膜122（參照圖18D）。
絕緣膜122被用作平坦化絕緣膜。絕緣膜122在與開口141a及開口141b重疊的位置具有開口。
在本實施方式中，作為絕緣膜122，使用旋塗裝置塗佈感光性丙烯酸類樹脂，然後使該丙烯酸類樹脂的所希望的區域感光，由此形成具有開口的絕緣膜122。
接著，以覆蓋開口141a、141b的方式在絕緣膜122上形成導電膜120（參照圖19A）。
接著，在利用光微影製程在導電膜120上的所希望的位置形成遮罩之後，對導電膜120的一部分進行蝕刻，由此形成導電膜120a、120b（參照圖19B）。
在本實施方式中，在導電膜120的加工中使用乾蝕刻法。另外，在導電膜120的加工時，有時絕緣膜122的頂部的一部分被去除。
藉由上述製程，可以製造圖7A和圖7B所示的電晶體100C。
在上述電晶體100C的製造中，絕緣膜104、氧化物半導體膜107、絕緣膜110_0、氧化物半導體膜112_0、雜質元素145、絕緣膜116、絕緣膜118、開口141a、141b、及導電膜120可以援用＜1-9.半導體裝置的製造方法1＞中記載的內容形成。
在本實施方式中，示出電晶體包括氧化物半導體膜的情況的例子，但是本發明的一個實施方式不侷限於此。在本發明的一個實施方式中，電晶體也可以不包括氧化物半導體膜。例如，電晶體的通道區域、通道區域附近、源極區域或汲極區域也可以使用包含Si（矽）、Ge（鍺）、SiGe（矽鍺）、GaAs（砷化鎵）等的材料形成。
本實施方式所示的結構、方法可以與其他實施方式或實施例所示的結構、方法適當地組合而使用。
實施方式2 在本實施方式中，參照圖20A至圖24對氧化物半導體的結構等進行說明。
＜2-1.氧化物半導體的結構＞ 氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS（c-axis-aligned crystalline oxide semiconductor）、多晶氧化物半導體、nc-OS（nanocrystalline oxide semiconductor）、a-like OS（amorphous-like oxide semiconductor）及非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體，有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
一般而言，非晶結構具有如下特徵：具有各向同性而不具有不均勻結構；處於亞穩態且原子的配置沒有被固定化；鍵角不固定；具有短程有序而不具有長程有序；等。
從相反的觀點來看，不能將穩定的氧化物半導體稱為完全非晶（completely amorphous）氧化物半導體。另外，不能將不具有各向同性（例如，在微小區域中具有週期結構）的氧化物半導體稱為完全非晶氧化物半導體。另一方面，a-like OS不具有各向同性但卻是具有空洞（void）的不穩定結構。在不穩定這一點上，a-like OS在物性上接近於非晶氧化物半導體。
＜2-2.CAAC-OS＞ 首先，說明CAAC-OS。
CAAC-OS是包含多個c軸配向的結晶部（也稱為顆粒）的氧化物半導體之一。
說明使用X射線繞射（XRD：X-Ray Diffraction）裝置對CAAC-OS進行分析時的情況。例如，當利用out-of-plane法分析包含分類為空間群R-3m的InGaZnO4 結晶的CAAC-OS的結構時，如圖20A所示，在繞射角（2θ）為31°附近出現峰值。由於該峰值來源於InGaZnO4 結晶的（009）面，由此可確認到在CAAC-OS中結晶具有c軸配向性，並且c軸朝向大致垂直於形成CAAC-OS的膜的面（也稱為被形成面）或頂面的方向。注意，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值起因於分類為空間群Fd-3m的結晶結構。因此，較佳的是，在CAAC-OS中不出現該峰值。
另一方面，當利用從平行於被形成面的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時，在2θ為56°附近出現峰值。該峰值來源於InGaZnO4 結晶的（110）面。並且，即使將2θ固定為56°附近並在以樣本面的法線向量為軸（Φ軸）旋轉樣本的條件下進行分析（Φ掃描），也如圖20B所示的那樣觀察不到明確的峰值。另一方面，當對單晶InGaZnO4 將2θ固定為56°附近來進行Φ掃描時，如圖20C所示，觀察到來源於相等於（110）面的結晶面的六個峰值。因此，由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著，說明利用電子繞射分析的CAAC-OS。例如，當對包含InGaZnO4 結晶的CAAC-OS在平行於CAAC-OS的被形成面的方向上入射束徑為300nm的電子束時，有可能出現圖20D所示的繞射圖案（也稱為選區電子繞射圖案）。在該繞射圖案中包含起因於InGaZnO4 結晶的（009）面的斑點。因此，電子繞射也示出CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖20E示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子束時的繞射圖案。從圖20E觀察到環狀的繞射圖案。因此，使用束徑為300nm的電子束的電子繞射也示出CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為圖20E中的第一環起因於InGaZnO4 結晶的（010）面和（100）面等。另外，可以認為圖20E中的第二環起因於（110）面等。
另外，在利用穿透式電子顯微鏡（TEM：Transmission Electron Microscope）觀察所獲取的CAAC-OS的明視野影像與繞射圖案的複合分析影像（也稱為高解析度TEM影像）中，可以觀察到多個顆粒。然而，即使在高解析度TEM影像中，有時也觀察不到顆粒與顆粒之間的明確的邊界，亦即晶界（grain boundary）。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。
圖21A示出從大致平行於樣本面的方向觀察所獲取的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正（Spherical Aberration Corrector）功能得到高解析度TEM影像。尤其將利用球面像差校正功能獲取的高解析度TEM影像稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等觀察Cs校正高解析度TEM影像。
從圖21A可確認到其中金屬原子排列為層狀的顆粒。並且可知一個顆粒的尺寸為1nm以上或者3nm以上。因此，也可以將顆粒稱為奈米晶（nc：nanocrystal）。另外，也可以將CAAC-OS稱為具有CANC（C-Axis Aligned nanocrystals：c軸配向奈米晶）的氧化物半導體。顆粒反映CAAC-OS膜的被形成面或頂面的凸凹並平行於CAAC-OS的被形成面或頂面。
另外，圖21B及圖21C示出從大致垂直於樣本面的方向觀察所獲取的CAAC-OS的平面的Cs校正高解析度TEM影像。圖21D及圖21E是藉由對圖21B及圖21C進行影像處理得到的影像。下面說明影像處理的方法。首先，藉由對圖21B進行快速傳立葉變換（FFT：Fast Fourier Transform）處理，獲取FFT影像。接著，以保留所獲取的FFT影像中的離原點2.8nm-1 至5.0nm-1 的範圍的方式進行遮罩處理。接著，對經過遮罩處理的FFT影像進行快速傅立葉逆變換（IFFT：Inverse Fast Fourier Transform）處理而獲取經過處理的影像。將所獲取的影像稱為FFT濾波影像。FFT濾波影像是從Cs校正高解析度TEM影像中提取出週期分量的影像，其示出晶格排列。
在圖21D中，以虛線示出晶格排列被打亂的部分。由虛線圍繞的區域是一個顆粒。並且，以虛線示出的部分是顆粒與顆粒的聯結部。虛線呈現六角形，由此可知顆粒為六角形。注意，顆粒的形狀並不侷限於正六角形，不是正六角形的情況較多。
在圖21E中，以虛線示出晶格排列一致的區域與其他晶格排列一致的區域之間。在虛線附近也無法確認到明確的晶界。當以虛線附近的晶格點為中心連接周圍的晶格點時，可以形成畸變的六角形。亦即，可知藉由使晶格排列畸變，可抑制晶界的形成。這可能是由於CAAC-OS可容許因如下原因而發生的畸變：a-b面方向上的原子排列的密度低或因金屬元素被取代而使原子間的鍵合距離產生變化等。
如上所示，CAAC-OS具有c軸配向性，其多個顆粒（奈米晶）在a-b面方向上連結而結晶結構具有畸變。因此，也可以將CAAC-OS稱為具有CAA crystal（c-axis-aligned a-b-plane-anchored crystal）的氧化物半導體。
CAAC-OS是結晶性高的氧化物半導體。氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，因此，從相反的觀點來看，可以說CAAC-OS是雜質或缺陷（氧缺陷等）少的氧化物半導體。
此外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等重金屬、氬、二氧化碳等的原子半徑（或分子半徑）大，所以會打亂氧化物半導體的原子排列，導致結晶性下降。
當氧化物半導體包含雜質或缺陷時，其特性有時會因光或熱等發生變動。例如，包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。例如，氧化物半導體中的氧缺陷有時會成為載子陷阱或因俘獲氫而成為載子發生源。
雜質及氧缺陷少的CAAC-OS是載子密度低的氧化物半導體。明確而言，可以使用載子密度低於8×1011 個/cm3 ，較佳低於1×1011 個/cm3 ，更佳低於1×1010 個/cm3 ，且是1×10-9 個/cm3 以上的氧化物半導體。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。CAAC-OS的雜質濃度和缺陷能階密度低。亦即，可以說CAAC-OS是具有穩定特性的氧化物半導體。
＜2-3.nc-OS＞ 接著，對nc-OS進行說明。
說明使用XRD對nc-OS進行分析的情況。例如，當利用out-of-plane法分析nc-OS的結構時，不出現表示配向性的峰值。換言之，nc-OS的結晶不具有配向性。
另外，例如，當使包含InGaZnO4 結晶的nc-OS薄片化，並在平行於被形成面的方向上使束徑為50nm的電子束入射到厚度為34nm的區域時，觀察到如圖22A所示的環狀繞射圖案（奈米束電子繞射圖案）。另外，圖22B示出將束徑為1nm的電子束入射到相同的樣本時的繞射圖案（奈米束電子繞射圖案）。從圖22B觀察到環狀區域內的多個斑點。因此，nc-OS在入射束徑為50nm的電子束時觀察不到秩序性，但是在入射束徑為1nm的電子束時確認到秩序性。
另外，當使束徑為1nm的電子束入射到厚度小於10nm的區域時，如圖22C所示，有時觀察到斑點被配置為准正六角形的電子繞射圖案。由此可知，nc-OS在厚度小於10nm的範圍內包含秩序性高的區域，亦即結晶。注意，因為結晶朝向各種各樣的方向，所以也有觀察不到有規律性的電子繞射圖案的區域。
圖22D示出從大致平行於被形成面的方向觀察到的nc-OS的剖面的Cs校正高解析度TEM影像。在nc-OS的高解析度TEM影像中有如由輔助線所示的部分那樣能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。nc-OS所包含的結晶部的尺寸為1nm以上且10nm以下，尤其大多為1nm以上且3nm以下。注意，有時將其結晶部的尺寸大於10nm且是100nm以下的氧化物半導體稱為微晶氧化物半導體（microcrystalline oxide semiconductor）。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結晶部稱為顆粒。
如此，在nc-OS中，微小的區域（例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域）中的原子排列具有週期性。另外，nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。
另外，由於在顆粒（奈米晶）之間結晶定向沒有規律性，所以也可以將nc-OS稱為包含RANC（Random Aligned nanocrystals：無規配向奈米晶）的氧化物半導體或包含NANC（Non-Aligned nanocrystals：無配向奈米晶）的氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷能階密度比a-like OS或非晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以，nc-OS的缺陷能階密度比CAAC-OS高。
＜2-4.a-like OS＞ a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。
圖23A和圖23B示出a-like OS的高解析度剖面TEM影像。圖23A示出電子照射開始時的a-like OS的高解析度剖面TEM影像。圖23B示出照射4.3×108 e- /nm2 的電子（e- ）之後的a-like OS的高解析度剖面TEM影像。由圖23A和圖23B可知，a-like OS從電子照射開始時被觀察到在縱向方向上延伸的條狀明亮區域。另外，可知明亮區域的形狀在照射電子之後變化。明亮區域被估計為空洞或低密度區域。
由於a-like OS包含空洞，所以其結構不穩定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構，下面示出電子照射所導致的結構變化。
作為樣本，準備a-like OS、nc-OS和CAAC-OS。每個樣本都是In-Ga-Zn氧化物。
首先，取得各樣本的高解析度剖面TEM影像。由高解析度剖面TEM影像可知，每個樣本都具有結晶部。
已知InGaZnO4 結晶的單位晶格具有所包括的三個In-O層和六個Ga-Zn-O層共計九個層在c軸方向上以層狀層疊的結構。這些彼此靠近的層之間的間隔與（009）面的晶格表面間隔（也稱為d值）幾乎相等，由結晶結構分析求出其值為0.29nm。由此，以下可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分看作InGaZnO4 結晶部。晶格條紋對應於InGaZnO4 結晶的a-b面。
圖24示出調查了各樣本的結晶部（22至30處）的平均尺寸的例子。注意，結晶部尺寸對應於上述晶格條紋的長度。由圖24可知，在a-like OS中，結晶部根據有關取得TEM影像等的電子的累積照射量逐漸變大。由圖24可知，在利用TEM的觀察初期尺寸為1.2nm左右的結晶部（也稱為初始晶核）在電子（e- ）的累積照射量為4.2×108 e- /nm2 時生長到1.9nm左右。另一方面，可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×108 e- /nm2 的範圍內，結晶部的尺寸都沒有變化。由圖24可知，無論電子的累積照射量如何，nc-OS及CAAC-OS的結晶部尺寸分別為1.3nm左右及1.8nm左右。此外，使用日立穿透式電子顯微鏡H-9000NAR進行電子束照射及TEM的觀察。作為電子束照射條件，加速電壓為300kV；電流密度為6.7×105 e- /（nm2 ∙s）；照射區域的直徑為230nm。
如此，有時電子照射引起a-like OS中的結晶部的生長。另一方面，在nc-OS和CAAC-OS中，幾乎沒有電子照射所引起的結晶部的生長。也就是說，a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
此外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且低於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且低於100%。注意，難以形成其密度低於單晶氧化物半導體的密度的78%的氧化物半導體。
例如，在原子個數比滿足In:Ga:Zn=1:1:1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4 的密度為6.357g/cm3 。因此，例如，在原子個數比滿足In:Ga:Zn=1:1:1的氧化物半導體中，a-like OS的密度為5.0g/cm3 以上且低於5.9g/cm3 。另外，例如，在原子個數比滿足In:Ga:Zn=1:1:1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3 以上且低於6.3g/cm3 。
注意，當不存在相同組成的單晶氧化物半導體時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均估計出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為儘可能減少所組合的單晶氧化物半導體的種類來估計密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上的疊層膜。
本實施方式所示的結構可以與其他實施方式或實施例所示的結構適當地組合而實施。
實施方式3 在本實施方式中，使用圖25至圖27說明包括在前面的實施方式中例示的電晶體的顯示裝置的一個例子。
圖25是示出顯示裝置的一個例子的俯視圖。圖25所示的顯示裝置700包括：設置在第一基板701上的像素部702；設置在第一基板701上的源極驅動電路部704及閘極驅動電路部706；以圍繞像素部702、源極驅動電路部704及閘極驅動電路部706的方式設置的密封劑712；以及以與第一基板701對置的方式設置的第二基板705。注意，由密封劑712密封第一基板701及第二基板705。也就是說，像素部702、源極驅動電路部704及閘極驅動電路部706被第一基板701、密封劑712及第二基板705密封。注意，雖然在圖25中未圖示，但是在第一基板701與第二基板705之間設置有顯示元件。
另外，在顯示裝置700中，在第一基板701上的不由密封劑712圍繞的區域中設置有分別電連接於像素部702、源極驅動電路部704及閘極驅動電路部706的FPC（Flexible printed circuit：軟性印刷電路板）端子部708。另外，FPC端子部708連接於FPC716，並且藉由FPC716對像素部702、源極驅動電路部704及閘極驅動電路部706供應各種信號等。另外，像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708各與信號線710連接。由FPC716供應的各種信號等是藉由信號線710供應到像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708的。
另外，也可以在顯示裝置700中設置多個閘極驅動電路部706。另外，作為顯示裝置700，雖然示出將源極驅動電路部704及閘極驅動電路部706形成在與像素部702相同的第一基板701上的例子，但是並不侷限於該結構。例如，可以只將閘極驅動電路部706形成在第一基板701上，或者可以只將源極驅動電路部704形成在第一基板701上。此時，也可以採用將形成有源極驅動電路或閘極驅動電路等的基板（例如，由單晶半導體膜、多晶半導體膜形成的驅動電路基板）安裝於第一基板701的結構。另外，對另行形成的驅動電路基板的連接方法沒有特別的限制，而可以採用COG（Chip On Glass：晶粒玻璃接合）方法、打線接合方法等。
另外，顯示裝置700所包括的像素部702、源極驅動電路部704及閘極驅動電路部706包括多個電晶體，作為該電晶體可以適用本發明的一個實施方式的半導體裝置的電晶體。
另外，顯示裝置700可以包括各種元件。作為該元件，例如可以舉出電致發光（EL）元件（包含有機物及無機物的EL元件、有機EL元件、無機EL元件、LED等）、發光電晶體（根據電流發光的電晶體）、電子發射元件、液晶元件、電子墨水元件、電泳元件、電濕潤（electrowetting）元件、電漿顯示器（PDP）、MEMS（微機電系統）、顯示器（例如柵光閥（GLV）、數位微鏡裝置（DMD）、數位微快門（DMS）元件、干涉調變（IMOD）元件等）、壓電陶瓷顯示器等。
此外，作為使用EL元件的顯示裝置的一個例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的例子，有場致發射顯示器（FED）或SED方式平面型顯示器（SED：Surface-conduction Electron-emitter Display、表面傳導電子發射顯示器）等。作為使用液晶元件的顯示裝置的例子，有液晶顯示器（透射式液晶顯示器、半透射式液晶顯示器、反射式液晶顯示器、直觀式液晶顯示器、投射式液晶顯示器）等。作為使用電子墨水元件或電泳元件的顯示裝置的一個例子，有電子紙等。注意，當實現半透射式液晶顯示器或反射式液晶顯示器時，使像素電極的一部分或全部具有反射電極的功能，即可。例如，使像素電極的一部分或全部包含鋁、銀等，即可。並且，此時也可以將SRAM等記憶體電路設置在反射電極下。由此，可以進一步降低功耗。
作為顯示裝置700的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。另外，作為在進行彩色顯示時在像素中控制的顏色要素，不侷限於RGB（R表示紅色，G表示綠色，B表示藍色）這三種顏色。例如，可以由R像素、G像素、B像素及W（白色）像素的四個像素構成。或者，如PenTile排列，也可以由RGB中的兩個顏色構成一個顏色要素，並根據顏色要素選擇不同的兩個顏色來構成。或者可以對RGB追加黃色（yellow）、青色（cyan）、洋紅色（magenta）等中的一種以上的顏色。另外，各個顏色要素的點的顯示區域的大小可以不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於黑白顯示的顯示裝置。
另外，為了將白色光（W）用於背光（有機EL元件、無機EL元件、LED、螢光燈等）使顯示裝置進行全彩色顯示，也可以使用彩色層（也稱為濾光片）。作為彩色層，例如可以適當地組合紅色（R）、綠色（G）、藍色（B）、黃色（Y）等而使用。藉由使用彩色層，可以與不使用彩色層的情況相比進一步提高顏色再現性。此時，也可以藉由設置包括彩色層的區域和不包括彩色層的區域，將不包括彩色層的區域中的白色光直接用於顯示。藉由部分地設置不包括彩色層的區域，在顯示明亮的影像時，有時可以減少彩色層所引起的亮度降低而降低功耗兩成至三成左右。但是，在使用有機EL元件或無機EL元件等自發光元件進行全彩色顯示時，也可以從具有各發光顏色的元件發射R、G、B、Y、W。藉由使用自發光元件，有時與使用彩色層的情況相比進一步降低功耗。
此外，作為彩色化的方式，除了經過濾色片將來自上述白色光的發光的一部分轉換為紅色、綠色及藍色的方式（濾色片方式）之外，還可以使用分別使用紅色、綠色及藍色的發光的方式（三色方式）以及將來自藍色光的發光的一部分轉換為紅色或綠色的方式（顏色轉換方式或量子點方式）。
在本實施方式中，使用圖26及圖27說明作為顯示元件使用液晶元件及EL元件的結構。圖26是沿著圖25所示的點劃線Q-R的剖面圖，作為顯示元件使用液晶元件的結構。另外，圖27是沿著圖25所示的點劃線Q-R的剖面圖，作為顯示元件使用EL元件的結構。
下面，首先說明圖26與圖27所示的共同部分，接著說明不同的部分。
＜3-1.顯示裝置的共同部分的說明＞ 圖26及圖27所示的顯示裝置700包括：引線配線部711；像素部702；源極驅動電路部704；以及FPC端子部708。另外，引線配線部711包括信號線710。另外，像素部702包括電晶體750及電容元件790。另外，源極驅動電路部704包括電晶體752。
電晶體750及電晶體752具有與上述電晶體100同樣的結構。電晶體750及電晶體752也可以採用使用上述實施方式所示的其他電晶體的結構。
在本實施方式中使用的電晶體包括高度純化且氧缺陷的形成被抑制的氧化物半導體膜。該電晶體可以降低關態電流。因此，可以延長影像信號等電信號的保持時間，在開啟電源的狀態下也可以延長寫入間隔。因此，可以降低更新工作的頻率，由此可以發揮抑制功耗的效果。
另外，在本實施方式中使用的電晶體能夠得到較高的場效移動率，因此能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置，可以在同一基板上形成像素部的切換電晶體及用於驅動電路部的驅動電晶體。也就是說，因為作為驅動電路不需要另行使用由矽晶圓等形成的半導體裝置，所以可以縮減半導體裝置的構件數。另外，在像素部中也可以藉由使用能夠進行高速驅動的電晶體提供高品質的影像。
電容元件790包括下部電極及上部電極。下部電極藉由對氧化物半導體膜進行加工形成。該氧化物半導體膜與電晶體750所包括的第一氧化物半導體膜藉由相同的製程形成。上部電極藉由對導電膜進行加工形成。該導電膜與電晶體750所包括的被用作源極電極及汲極電極的導電膜藉由相同的製程形成。另外，在下部電極與上部電極之間設置有電晶體750所包括的被用作第二絕緣膜的絕緣膜及被用作第三絕緣膜的絕緣膜。也就是說，電容元件790具有將被用作電介質的絕緣膜夾在一對電極之間的疊層型結構。
另外，在圖26及圖27中，在電晶體750、電晶體752以及電容元件790上設置有平坦化絕緣膜770。
作為平坦化絕緣膜770，可以使用具有耐熱性的有機材料如聚醯亞胺樹脂、丙烯酸樹脂、聚醯亞胺醯胺樹脂、苯并環丁烯類樹脂、聚醯胺樹脂、環氧樹脂等。也可以藉由層疊多個由這些材料形成的絕緣膜，形成平坦化絕緣膜770。另外，也可以採用不設置平坦化絕緣膜770的結構。
信號線710與被用作電晶體750、752的源極電極及汲極電極的導電膜在同一製程中形成。信號線710也可以使用在與被用作電晶體750、752的源極電極及汲極電極的導電膜不同的製程中形成的導電膜，諸如使用藉由與被用作閘極電極的氧化物半導體膜相同的製程形成的氧化物半導體膜。作為信號線710，例如，當使用包含銅元素的材料時，起因於佈線電阻的信號延遲等較少，而可以實現大螢幕的顯示。
另外，FPC端子部708包括連接電極760、異方性導電膜780及FPC716。連接電極760與被用作電晶體750、752的源極電極及汲極電極的導電膜在同一製程中形成。另外，連接電極760與FPC716所包括的端子藉由異方性導電膜780電連接。
另外，作為第一基板701及第二基板705，例如可以使用玻璃基板。另外，作為第一基板701及第二基板705，也可以使用具有撓性的基板。作為該具有撓性的基板，例如可以舉出塑膠基板等。
另外，在第一基板701與第二基板705之間設置有結構體778。結構體778是藉由選擇性地對絕緣膜進行蝕刻而得到的柱狀的間隔物，用來控制第一基板701與第二基板705之間的距離（液晶盒厚（cell gap））。另外，作為結構體778，也可以使用球狀的間隔物。
另外，在第二基板705一側，設置有被用作黑矩陣的遮光膜738、被用作濾色片的彩色膜736、與遮光膜738及彩色膜736接觸的絕緣膜734。
＜3-2.使用液晶元件的顯示裝置的結構例子＞ 圖26所示的顯示裝置700包括液晶元件775。液晶元件775包括導電膜772、導電膜774及液晶層776。導電膜774設置在第二基板705一側並被用作相對電極。圖26所示的顯示裝置700可以藉由由施加到導電膜772及導電膜774的電壓改變液晶層776的配向狀態，由此控制光的透過及非透過而顯示影像。
導電膜772連接到電晶體750所具有的被用作源極電極及汲極電極的導電膜。導電膜772形成在平坦化絕緣膜770上並被用作像素電極，亦即顯示元件的一個電極。另外，導電膜772被用作反射電極。圖26所示的顯示裝置700是由導電膜772反射外光並經過彩色膜736進行顯示的所謂反射型彩色液晶顯示裝置。
另外，作為導電膜772，可以使用對可見光具有透光性的導電膜或對可見光具有反射性的導電膜。作為對可見光具有透光性的導電膜，例如，較佳為使用包含選自銦（In）、鋅（Zn）、錫（Sn）中的一種的材料。作為對可見光具有反射性的導電膜，例如，較佳為使用包含鋁或銀的材料。在本實施方式中，作為導電膜772使用對可見光具有反射性的導電膜。
在圖26所示的顯示裝置700中，在像素部702的平坦化絕緣膜770的一部分形成有凹凸。例如，使用樹脂膜形成平坦化絕緣膜770，在該樹脂膜的表面上形成凹凸，由此可以形成該凹凸。被用作反射電極的導電膜772沿著上述凹凸而形成。由此，在外光入射到導電膜772的情況下，可以在導電膜772的表面上使光漫反射，由此可以提高可見度。
另外，作為圖26所示的顯示裝置700例示出反射型彩色液晶顯示裝置，但是顯示裝置700的方式不侷限於此。例如，也可以採用作為導電膜772利用使可視光透過的導電膜的透過型彩色液晶顯示裝置。當採用透過型彩色液晶顯示裝置時，也可以不形成平坦化絕緣膜770上的凹凸。
注意，雖然在圖26中未圖示，但是也可以分別在導電膜772、774與液晶層776接觸的一側設置配向膜。此外，雖然在圖26中未圖示，但是也可以適當地設置偏振構件、相位差構件、抗反射構件等光學構件（光學基板）等。例如，也可以使用利用偏振基板及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光等。
在作為顯示元件使用液晶元件的情況下，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、層列相、立方相、手性向列相、均質相等。
此外，在採用橫向電場方式的情況下，也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽甾型液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。因為藍相只在較窄的溫度範圍內出現，所以將其中混合了幾wt%以上的手性試劑的液晶組合物用於液晶層，以擴大溫度範圍。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，並且其具有光學各向同性。由此，包含呈現藍相的液晶和手性試劑的液晶組成物不需要配向處理。另外，因不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，由此可以降低製程中的液晶顯示裝置的不良和破損。此外，呈現藍相的液晶材料的視角依賴性小。
另外，當作為顯示元件使用液晶元件時，可以使用：TN（Twisted Nematic：扭曲向列）模式、IPS（In-Plane-Switching：平面內切換）模式、FFS（Fringe Field Switching：邊緣電場切換）模式、ASM（Axially Symmetric aligned Micro-cell：軸對稱排列微單元）模式、OCB（Optical Compensated Birefringence：光學補償彎曲）模式、FLC（Ferroelectric Liquid Crystal：鐵電性液晶）模式以及AFLC（AntiFerroelectric Liquid Crystal：反鐵電性液晶）模式等。
另外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向（VA）模式的透過型液晶顯示裝置。作為垂直配向模式，可以舉出幾個例子，例如可以使用MVA（Multi-Domain Vertical Alignment：多域垂直配向）模式、PVA（Patterned Vertical Alignment：垂直配向構型）模式、ASV（Advanced Super View：高級超視覺）模式等。
＜3-3.使用發光元件的顯示裝置＞ 圖27所示的顯示裝置700包括發光元件782。發光元件782包括導電膜784、EL層786及導電膜788。圖27所示的顯示裝置700藉由使發光元件782所包括的EL層786發光，可以顯示影像。
導電膜784連接於電晶體750所具有的被用作源極電極及汲極電極的導電膜。導電膜784被用作形成在平坦化絕緣膜770上的像素電極，亦即，顯示元件的一個電極。作為導電膜784，可以使用對可見光具有透光性的導電膜或對可見光具有反射性的導電膜。作為對可見光具有透光性的導電膜，例如較佳為使用包含選自銦（In）、鋅（Zn）和錫（Sn）中的一種的材料。作為對可見光具有反射性的導電膜，例如較佳為使用包含鋁或銀的材料。
在圖27所示的顯示裝置700中，在平坦化絕緣膜770及導電膜784上設置有絕緣膜730。絕緣膜730覆蓋導電膜784的一部分。發光元件782採用頂部發射結構。因此，導電膜788具有透光性且使EL層786發射的光透過。注意，雖然在本實施方式中例示出頂部發射結構，但是不侷限於此。例如，也可以應用於向導電膜784一側發射光的底部發射結構或向導電膜784一側及導電膜788一側的兩者發射光的雙面發射結構。
另外，在與發光元件782重疊的位置上設置有彩色膜736，並在與絕緣膜730重疊的位置、引線配線部711及源極驅動電路部704中設置有遮光膜738。彩色膜736及遮光膜738被絕緣膜734覆蓋。由密封膜732填充發光元件782與絕緣膜734之間。注意，雖然例示出在圖27所示的顯示裝置700中設置彩色膜736的結構，但是並不侷限於此。例如，在藉由分別塗布來形成EL層786時，也可以採用不設置彩色膜736的結構。
本實施方式所示的結構可以與其他實施方式或實施例所示的結構適當地組合而使用。
實施方式4 在本實施方式中，參照圖28對半導體裝置的電路結構的一個例子進行說明，在該半導體裝置的電路結構中，即使在沒有電力供應的情況下也能夠保持存儲內容，並且對寫入次數也沒有限制。
＜4-1.電路結構＞ 圖28是說明半導體裝置的電路結構的圖。在圖28中，第一佈線（1st Line）與p型電晶體1280a的源極電極和汲極電極中的一個電連接。另外，p型電晶體1280a的源極電極和汲極電極中的另一個與n型電晶體1280b的源極電極和汲極電極中的一個電連接。另外，n型電晶體1280b的源極電極和汲極電極中的另一個與n型電晶體1280c的源極電極和汲極電極中的一個電連接。
另外，第二佈線（2nd Line）與電晶體1282的源極電極和汲極電極中的一個電連接。另外，電晶體1282的源極電極和汲極電極中的另一個與電容元件1281的一個電極及n型電晶體1280c的閘極電極電連接。
另外，第三佈線（3rd Line）與p型電晶體1280a及n型電晶體1280b的閘極電極電連接。第四佈線（4th Line）與電晶體1282的閘極電極電連接。第五佈線（5th Line）與電容元件1281的另一個電極及n型電晶體1280c的源極電極和汲極電極中的另一個電連接。第六佈線（6th Line）與p型電晶體1280a的源極電極和汲極電極中的另一個及n型電晶體1280b的源極電極和汲極電極中的一個電連接。
另外，電晶體1282可以利用氧化物半導體（OS：Oxide Semiconductor）形成。因此，在圖28中，對電晶體1282附有“OS”的標記。此外，也可以利用氧化物半導體以外的材料形成電晶體1282。
另外，在圖28中，對電晶體1282的源極電極和汲極電極中的另一個、電容元件1281的一個電極以及n型電晶體1280c的閘極電極的連接部分附有浮動節點（FN）。藉由使電晶體1282成為關閉狀態，可以保持施加到浮動節點、電容元件1281的一個電極以及n型電晶體1280c的閘極電極的電位。
在圖28所示的電路結構中，藉由有效地利用能夠保持n型電晶體1280c的閘極電極的電位的特徵，可以以如下方式進行資料的寫入、保持及讀出。
＜4-2.資料的寫入及保持＞ 首先，對資料的寫入及保持進行說明。將第四佈線的電位設定為使電晶體1282成為開啟狀態的電位，由此使電晶體1282成為開啟狀態。由此，第二佈線的電位施加到n型電晶體1280c的閘極電極及電容元件1281。也就是說，對n型電晶體1280c的閘極電極施加指定的電荷（寫入）。然後，將第四佈線的電位設定為使電晶體1282成為關閉狀態的電位，由此使電晶體1282成為關閉狀態。由此，施加到n型電晶體1280c的閘極電極的電荷被保持（保持）。
由於電晶體1282的關態電流極小，所以n型電晶體1280c的閘極電極的電荷被長時間保持。
＜4-3.資料的讀出＞ 接著，對資料的讀出進行說明。當第三佈線的電位為低位準電位時，p型電晶體1280a成為開啟狀態，n型電晶體1280b成為關閉狀態。此時，第一佈線的電位施加到第六佈線。另一方面，當第三佈線的電位為高位準電位時，p型電晶體1280a成為關閉狀態，n型電晶體1280b成為開啟狀態。此時，第六佈線根據保持在浮動節點（FN）的電荷量而具有不同的電位。因此，可以藉由測量第六佈線的電位讀出所保持的資料（讀出）。
另外，由於電晶體1282在其通道形成區域中使用氧化物半導體，所以是關態電流極小的電晶體。由於使用氧化物半導體的電晶體1282的關態電流是由矽半導體等形成的電晶體的關態電流的十萬分之一以下，所以可以忽視因電晶體1282的洩漏電流而引起的儲存在浮動節點（FN）的電荷的消失。也就是說，使用氧化物半導體的電晶體1282可以實現即使沒有電力供應也能夠保持資料的非揮發性記憶體電路。
另外，藉由將使用這樣的電路結構的半導體裝置用於暫存器或快取記憶體等記憶體裝置，可以防止因電源電壓的供應停止而記憶體裝置內的資料消失。另外，可以在電源電壓的供應重新開始後，立刻恢復到電源供應停止前的狀態。因此，在整個記憶體裝置或構成記憶體裝置的一個或多個邏輯電路中，在待機狀態中即使在短時間內也可以停止電源，所以可以抑制功耗。
本實施方式所示的結構、方法等可以與其他實施方式或實施例所示的結構、方法等適當地組合而使用。
實施方式5 在本實施方式中，參照圖29A說明可以用於本發明的一個實施方式的半導體裝置的像素電路結構。
＜5-1.像素電路的結構＞ 圖29A是說明像素電路的結構的圖。圖29A所示的電路包括光電轉換元件1360、電晶體1351、電晶體1352、電晶體1353以及電晶體1354。
光電轉換元件1360的陽極連接到佈線1316，光電轉換元件1360的陰極連接到電晶體1351的源極電極和汲極電極中的一個。電晶體1351的源極電極和汲極電極中的另一個連接到電荷記憶部（FD），電晶體1351的閘極電極連接到佈線1312（TX）。電晶體1352的源極電極和汲極電極中的一個連接到佈線1314（GND），電晶體1352的源極電極和汲極電極中的另一個連接到電晶體1354的源極電極和汲極電極中的一個，電晶體1352的閘極電極連接到電荷記憶部（FD）。電晶體1353的源極電極和汲極電極中的一個連接到電荷記憶部（FD），電晶體1353的源極電極和汲極電極中的另一個連接到佈線1317，電晶體1353的閘極電極連接到佈線1311（RS）。電晶體1354的源極電極和汲極電極中的另一個連接到佈線1315（OUT），電晶體1354的閘極電極連接到佈線1313（SE）。注意，上述連接都是電連接。
注意，也可以對佈線1314供應GND、VSS、VDD等的電位。在此，電位或電壓是相對的。因此，GND不侷限於0V。
光電轉換元件1360是受光元件，具有生成對應於入射到像素電路的光的電流的功能。電晶體1353具有控制電荷從光電轉換元件1360到電荷記憶部（FD）的供應的功能。電晶體1354具有將對應於電荷記憶部（FD）的電位的信號輸出的功能。電晶體1352具有將電荷記憶部（FD）的電位重設的功能。電晶體1352具有在讀出時控制像素電路的選擇的功能。
注意，電荷記憶部（FD）是保持電荷的節點，保持根據光電轉換元件1360所受到的光量而變化的電荷。
電晶體1352與電晶體1354在佈線1315與佈線1314之間串聯連接即可。因此，既可以按佈線1314、電晶體1352、電晶體1354、佈線1315的順序配置，又可以按佈線1314、電晶體1354、電晶體1352、佈線1315的順序配置。
佈線1311（RS）具有控制電晶體1353的信號線的功能。佈線1312（TX）具有控制電晶體1351的信號線的功能。佈線1313（SE）具有控制電晶體1354的信號線的功能。佈線1314（GND）具有供應參考電位（例如，GND）的信號線的功能。佈線1315（OUT）具有讀出從電晶體1352輸出的信號的信號線的功能。佈線1316具有將電荷從電荷記憶部（FD）經由光電轉換元件1360輸出的信號線的功能，在圖29A的電路中為低電位線。佈線1317是將電荷記憶部（FD）的電位重設的信號線，在圖29A的電路中為高電位線。
接著，對圖29A所示的各元件的結構進行說明。
＜5-2.光電轉換元件＞ 光電轉換元件1360可以使用包含硒或含有硒的化合物（以下，稱為硒類材料）的元件或者包含矽的元件（例如，形成有pin接面的元件）。另外，藉由將使用氧化物半導體的電晶體與使用硒類材料的光電轉換元件組合，可以提高可靠性，所以是較佳的。
＜5-3.電晶體＞ 電晶體1351、電晶體1352、電晶體1353及電晶體1354雖然可以為使用非晶矽、微晶矽、多晶矽、單晶矽等矽半導體形成的電晶體，但是較佳為使用氧化物半導體形成的電晶體。由氧化物半導體形成通道形成區域的電晶體具有關態電流極小的特性。此外，作為由氧化物半導體形成通道形成區域的電晶體，例如可以使用實施方式1所示的電晶體。
尤其是，在電連接到電荷記憶部（FD）的電晶體1351及電晶體1353的洩漏電流大的情況下，不能在足夠的時間內保持儲存在電荷記憶部（FD）中的電荷。因此，藉由將使用氧化物半導體的電晶體至少用於該兩個電晶體，可以防止電荷不必要地從電荷記憶部（FD）流出。
此外，在電晶體1352及電晶體1354的洩漏電流大的情況下，電荷也不必要地輸出到佈線1314或佈線1315，因此，作為這些電晶體，較佳為使用由氧化物半導體形成通道形成區域的電晶體。
此外，在圖29A中，雖然示出包括一個閘極電極的電晶體，但是不侷限於此。例如，電晶體也可以包括多個閘極電極。作為包括多個閘極電極的電晶體，例如可以具有包括與形成通道形成區域的半導體膜重疊的第一閘極電極及第二閘極電極（也稱為背閘極電極）的結構。例如，可以對背閘極電極供應與第一閘極電極相同的電位、浮動電位或與第一閘極電極不同的電位。
＜5-4.電路工作的時序圖＞ 接著，參照圖29B所示的時序圖對圖29A所示的電路的電路工作的一個例子進行說明。
為了簡化起見，在圖29B中，對各佈線供應二值信號。注意，因為該信號是類比信號，因此實際上該信號的電位根據情況有可能具有各種各樣的值，而不侷限於兩個值。另外，圖29B所示的信號1401相當於佈線1311（RS）的電位，信號1402相當於佈線1312（TX）的電位，信號1403相當於佈線1313（SE）的電位，信號1404相當於電荷記憶部（FD）的電位，信號1405相當於佈線1315（OUT）的電位。注意，佈線1316的電位一直是“Low”，佈線1317的電位一直是“High”。
在時刻A，將佈線1311的電位（信號1401）設定為“High”，將佈線1312的電位（信號1402）設定為“High”，由此將電荷記憶部（FD）的電位（信號1404）初始化為佈線1317的電位（“High”），開始重設工作。注意，將佈線1315的電位（信號1405）預充電至“High”。
在時刻B，將佈線1311的電位（信號1401）設定為“Low”，由此結束重設工作，開始積蓄工作。在此，反向偏壓施加到光電轉換元件1360，因此產生反向電流，電荷記憶部（FD）的電位（信號1404）開始下降。反向電流在光照射到光電轉換元件1360時增大，因此電荷記憶部（FD）的電位（信號1404）的下降速度根據被照射的光量而變化。換而言之，電晶體1354的源極與汲極之間的通道電阻根據照射到光電轉換元件1360的光量而變化。
在時刻C，將佈線1312的電位（信號1402）設定為“Low”，由此結束積蓄工作，電荷記憶部（FD）的電位（信號1404）被固定。此時的該電位取決於在積蓄工作中由光電轉換元件1360所生成的電荷的量。換而言之，該電位根據照射到光電轉換元件1360的光量而不同。另外，電晶體1351及電晶體1353為由氧化物半導體形成通道形成區域的關態電流極小的電晶體，因此直到後面的選擇工作（讀出工作）為止能夠將電荷記憶部（FD）的電位保持為恆定。
注意，在將佈線1312的電位（信號1402）設定為“Low”時，有時由於佈線1312與電荷記憶部（FD）之間的寄生電容，電荷記憶部（FD）的電位發生變化。在該電位的變化量較大的情況下，不能準確地取得在積蓄工作中由光電轉換元件1360生成的電荷的量。為了降低該電位的變化量而有效的是降低電晶體1351的閘極電極與源極電極（或閘極電極與汲極電極）之間的電容、增大電晶體1352的閘極電容、在電荷記憶部（FD）中設置儲存電容器等。注意，在本實施方式中，藉由實施上述對策，可以不考慮該電位的變化。
在時刻D，將佈線1313的電位（信號1403）設定為“High”，由此使電晶體1354處於導通狀態而開始選擇工作，佈線1314與佈線1315藉由電晶體1352及電晶體1354導通。於是，佈線1315的電位（信號1405）開始下降。佈線1315的預充電在開始時刻D之前結束即可。在此，佈線1315的電位（信號1405）的下降速度依賴於電晶體1352的源極電極與汲極電極之間的電流。換而言之，佈線1315的電位（信號1405）根據在積蓄工作中照射到光電轉換元件1360的光量而變化。
在時刻E，將佈線1313的電位（信號1403）設定為“Low”，由此使電晶體1354處於關閉狀態而結束選擇工作，佈線1315的電位（信號1405）被固定。此時的電位根據照射到光電轉換元件1360的光量而不同。因此，藉由取得佈線1315的電位，可以得知在積蓄工作中照射到光電轉換元件1360的光量。
更明確地說，在照射到光電轉換元件1360的光量較大時，電荷記憶部（FD）的電位（亦即電晶體1352的閘極電壓）較低。因此，流過電晶體1352的源極電極與汲極電極之間的電流減少，佈線1315的電位（信號1405）緩慢下降。因此，從佈線1315讀出的電位比較高。
反之，在照射到光電轉換元件1360的光量較小時，電荷記憶部（FD）的電位（亦即電晶體1352的閘極電壓）較高。因此，流過電晶體1352的源極電極與汲極電極之間的電流增加，佈線1315的電位（信號1405）迅速下降。因此，從佈線1315讀出的電位比較低。
本實施方式所示的結構可以與其他實施方式或實施例所示的結構適當地組合而使用。
實施方式6 在本實施方式中，參照圖30A至圖30C說明具有本發明的一個實施方式的半導體裝置的顯示裝置。
＜6.顯示裝置的電路結構＞ 圖30A所示的顯示裝置包括：具有像素的區域（以下稱為像素部502）；配置在像素部502外側並具有用來驅動像素的電路的電路部（以下稱為驅動電路部504）；具有保護元件的功能的電路（以下稱為保護電路506）；以及端子部507。此外，也可以採用不設置保護電路506的結構。
驅動電路部504的一部分或全部較佳為形成在與像素部502同一的基板上。由此，可以減少構件的數量或端子的數量。當驅動電路部504的一部分或全部不形成在與像素部502相同的基板上時，可以藉由COG或TAB（Tape Automated Bonding：捲帶自動接合）安裝驅動電路部504的一部分或全部。
像素部502包括用來驅動配置為X行（X為2以上的自然數）Y列（Y為2以上的自然數）的多個顯示元件的電路（以下稱為像素電路501），驅動電路部504包括輸出選擇像素的信號（掃描信號）的電路（以下稱為閘極驅動器504a）、用來供應用來驅動像素的顯示元件的信號（資料信號）的電路（以下稱為源極驅動器504b）等的驅動電路。
閘極驅動器504a具有移位暫存器等。閘極驅動器504a藉由端子部507被輸入用來驅動移位暫存器的信號並將該信號輸出。例如，閘極驅動器504a被輸入起動脈衝信號、時脈信號等並輸出脈衝信號。閘極驅動器504a具有控制被供應掃描信號的佈線（以下稱為掃描線GL_1至GL_X。）的電位的功能。另外，也可以設置多個閘極驅動器504a，並藉由多個閘極驅動器504a分別控制掃描線GL_1至GL_X。或者，閘極驅動器504a具有能夠供應初始化信號的功能。但是，不侷限於此，閘極驅動器504a可以供應其他信號。
源極驅動器504b具有移位暫存器等。除了用來驅動移位暫存器的信號之外，作為資料信號的基礎的信號（影像信號）也藉由端子部507被輸入到源極驅動器504b。源極驅動器504b具有以影像信號為基礎生成寫入到像素電路501的資料信號的功能。另外，源極驅動器504b具有依照輸入起動脈衝信號、時脈信號等而得到的脈衝信號來控制資料信號的輸出的功能。另外，源極驅動器504b具有控制被供應資料信號的佈線（以下稱為資料線DL_1至DL_Y）的電位的功能。或者，源極驅動器504b具有能夠供應初始化信號的功能。但是，不侷限於此，源極驅動器504b也可以供應其他信號。
源極驅動器504b例如使用多個類比開關等來構成。藉由依次使多個類比開關成為導通狀態，源極驅動器504b可以輸出對影像信號進行時間分割而成的信號作為資料信號。此外，也可以使用移位暫存器等構成源極驅動器504b。
多個像素電路501的每一個分別藉由被供應掃描信號的多個掃描線GL之一而被輸入脈衝信號，並藉由被供應資料信號的多個資料線DL之一而被輸入資料信號。另外，多個像素電路501的每一個藉由閘極驅動器504a來控制資料信號的資料的寫入及保持。例如，藉由掃描線GL_m（m是X以下的自然數）從閘極驅動器504a對第m行第n列的像素電路501輸入脈衝信號，並根據掃描線GL_m的電位而藉由資料線DL_n（n是Y以下的自然數）從源極驅動器504b對第m行第n列的像素電路501輸入資料信號。
圖30A所示的保護電路506例如與作為閘極驅動器504a和像素電路501之間的佈線的掃描線GL連接。或者，保護電路506與作為源極驅動器504b和像素電路501之間的佈線的資料線DL連接。或者，保護電路506可以與閘極驅動器504a和端子部507之間的佈線連接。或者，保護電路506可以與源極驅動器504b和端子部507之間的佈線連接。此外，端子部507是指設置有用來從外部的電路對顯示裝置輸入電源、控制信號及影像信號的端子的部分。
保護電路506是在自身所連接的佈線被供應一定範圍之外的電位時使該佈線和其他佈線導通的電路。
如圖30A所示，藉由對各像素部502和驅動電路部504設置保護電路506，可以提高顯示裝置對因ESD（Electro Static Discharge：靜電放電）等而產生的過電流的電阻。但是，保護電路506的結構不侷限於此，例如，也可以採用將閘極驅動器504a與保護電路506連接的結構或將源極驅動器504b與保護電路506連接的結構。或者，也可以採用將端子部507與保護電路506連接的結構。
另外，雖然在圖30A中示出由閘極驅動器504a和源極驅動器504b形成驅動電路部504的例子，但是不侷限於此結構。例如，也可以採用只形成閘極驅動器504a並安裝另外準備的形成有源極驅動電路的基板（例如，使用單晶半導體膜、多晶半導體膜形成的驅動電路基板）的結構。
此外，圖30A所示的多個像素電路501例如可以採用圖30B所示的結構。
圖30B所示的像素電路501包括液晶元件570、電晶體550以及電容元件560。作為電晶體550，可以應用上述實施方式所示的電晶體。
根據像素電路501的規格適當地設定液晶元件570的一對電極中的一個的電位。根據被寫入的資料設定液晶元件570的配向狀態。此外，也可以對多個像素電路501的每一個所具有的液晶元件570的一對電極中的一個供應共用電位。此外，也可以對各行的像素電路501的每一個所具有的液晶元件570的一對電極中的一個供應不同電位。
例如，作為具備液晶元件570的顯示裝置的驅動方法也可以使用如下模式：TN模式；STN模式；VA模式；ASM（Axially Symmetric Aligned Micro-cell：軸對稱排列微單元）模式；OCB（Optically Compensated Birefringence：光學補償彎曲）模式；FLC（Ferroelectric Liquid Crystal：鐵電性液晶）模式；AFLC（AntiFerroelectric Liquid Crystal：反鐵電液晶）模式；MVA模式；PVA（Patterned Vertical Alignment：垂直配向構型）模式；IPS模式；FFS模式；或TBA（Transverse Bend Alignment：橫向彎曲配向）模式等。另外，作為顯示裝置的驅動方法，除了上述驅動方法之外，還有ECB（Electrically Controlled Birefringence：電控雙折射）模式、PDLC（Polymer Dispersed Liquid Crystal：聚合物分散型液晶）模式、PNLC（Polymer Network Liquid Crystal：聚合物網路型液晶）模式、賓主模式等。但是，不侷限於此，作為液晶元件及其驅動方式可以使用各種液晶元件及驅動方式。
在第m行第n列的像素電路501中，電晶體550的源極電極和汲極電極中的一個與資料線DL_n電連接，源極和汲極中的另一個與液晶元件570的一對電極中的另一個電連接。此外，電晶體550的閘極電極與掃描線GL_m電連接。電晶體550具有藉由成為導通狀態或關閉狀態而對資料信號的資料的寫入進行控制的功能。
電容元件560的一對電極中的一個與被供應電位的佈線（以下，稱為電位供應線VL）電連接，另一個與液晶元件570的一對電極中的另一個電連接。此外，根據像素電路501的規格適當地設定電位供應線VL的電位的值。電容元件560被用作儲存被寫入的資料的儲存電容器。
例如，在具有圖30B的像素電路501的顯示裝置中，例如，藉由圖30A所示的閘極驅動器504a依次選擇各行的像素電路501，並使電晶體550成為導通狀態而寫入資料信號的資料。
當電晶體550成為關閉狀態時，被寫入資料的像素電路501成為保持狀態。藉由按行依次進行上述步驟，可以顯示影像。
圖30A所示的多個像素電路501例如可以採用圖30C所示的結構。
另外，圖30C所示的像素電路501包括電晶體552及554、電容元件562以及發光元件572。可以將上述實施方式所示的電晶體應用於電晶體552和電晶體554中的一個或兩個。
電晶體552的源極電極和汲極電極中的一個電連接於被供應資料信號的佈線（以下，稱為資料線DL_n）。並且，電晶體552的閘極電極電連接於被供應閘極信號的佈線（以下，稱為掃描線GL_m）。
電晶體552具有藉由成為開啟狀態或關閉狀態而對資料信號的寫入進行控制的功能。
電容元件562的一對電極中的一個與被供應電位的佈線（以下，稱為電位供應線VL_a）電連接，另一個與電晶體552的源極電極和汲極電極中的另一個電連接。
電容元件562被用作儲存被寫入的資料的儲存電容器。
電晶體554的源極電極和汲極電極中的一個與電位供應線VL_a電連接。並且，電晶體554的閘極電極與電晶體552的源極電極和汲極電極中的另一個電連接。
發光元件572的陽極和陰極中的一個與電位供應線VL_b電連接，另一個與電晶體554的源極電極和汲極電極中的另一個電連接。
作為發光元件572，可以使用例如有機電致發光元件（也稱為有機EL元件）等。注意，發光元件572並不侷限於有機EL元件，也可以為由無機材料構成的無機EL元件。
此外，高電源電位VDD施加到電位供應線VL_a和電位供應線VL_b中的一個，低電源電位VSS施加到電位供應線VL_a和電位供應線VL_b中的另一個。
例如，在具有圖30C的像素電路501的顯示裝置中，例如，藉由圖30A所示的閘極驅動器504a依次選擇各行的像素電路501，並使電晶體552成為導通狀態而寫入資料信號的資料。
當電晶體552成為關閉狀態時，被寫入資料的像素電路501成為保持狀態。並且，流在電晶體554的源極電極與汲極電極之間的電流量根據被寫入的資料信號的電位被控制，發光元件572以對應於流動的電流量的亮度發光。藉由按行依次進行上述步驟，可以顯示影像。
本實施方式所示的結構可以與其他實施方式或實施例所示的結構適當地組合而使用。
實施方式7 在本實施方式中，參照圖31至圖32G說明具有本發明的一個實施方式的半導體裝置的顯示模組及電子裝置。
＜7-1.顯示模組＞ 圖31所示的顯示模組8000在上蓋8001與下蓋8002之間包括連接於FPC8003的觸控面板8004、連接於FPC8005的顯示面板8006、背光8007、框架8009、印刷電路板8010、電池8011。
可以將本發明的一個實施方式的半導體裝置例如用於顯示面板8006。
上蓋8001及下蓋8002可以根據觸控面板8004及顯示面板8006的尺寸適當地改變其形狀或尺寸。
觸控面板8004可以是電阻膜式觸控面板或靜電容量式觸控面板，並且能夠以與顯示面板8006重疊的方式被形成。此外，也可以使顯示面板8006的相對基板（密封基板）具有觸控面板的功能。另外，也可以在顯示面板8006的各像素內設置光感測器，以製成光學觸控面板。
背光8007包括光源8008。注意，雖然在圖31中例示出在背光8007上配置光源8008的結構，但是不侷限於此。例如，可以在背光8007的端部設置光源8008，並使用光擴散板。當使用有機EL元件等自發光型發光元件時，或者當使用反射型面板時，可以採用不設置背光8007的結構。
框架8009除了具有保護顯示面板8006的功能以外還具有用來遮斷因印刷電路板8010的工作而產生的電磁波的電磁屏蔽的功能。此外，框架8009也可以具有散熱板的功能。
印刷電路板8010包括電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供應電力的電源，既可以使用外部的商業電源，又可以使用另行設置的電池8011的電源。當使用商業電源時，可以省略電池8011。
此外，在顯示模組8000中還可以設置偏光板、相位差板、稜鏡片等構件。
＜7-2.電子裝置＞ 圖32A至圖32G是示出電子裝置的圖。這些電子裝置可以包括外殼9000、顯示部9001、揚聲器9003、操作鍵9005（包括電源開關或操作開關）、連接端子9006、感測器9007（它具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線）、麥克風9008等。
圖32A至圖32G所示的電子裝置可以具有各種功能。例如，可以具有如下功能：將各種資訊（靜態影像、動態影像、文字影像等）顯示在顯示部上；觸控面板；顯示日曆、日期或時刻等；藉由利用各種軟體（程式）控制處理；進行無線通訊；藉由利用無線通訊功能來連接到各種電腦網路；藉由利用無線通訊功能，進行各種資料的發送或接收；讀出儲存在儲存媒體中的程式或資料來將其顯示在顯示部上等。注意，圖32A至圖32G所示的電子裝置可具有的功能不侷限於上述功能，而可以具有各種各樣的功能。另外，雖然在圖32A至圖32G中未圖示，但是電子裝置也可以包括多個顯示部。再者，在具有相機等的電子裝置中，可以具有如下功能：拍攝靜態影像；拍攝動態影像；將所拍攝的影像儲存在儲存媒體（外部或內置於相機）中；將所拍攝的影像顯示在顯示部上等。
下面，對圖32A至圖32G所示的電子裝置進行詳細的說明。
圖32A是示出電視機9100的透視圖。電視機9100例如能夠組裝50英寸以上或100英寸以上的大螢幕的顯示部9001。
圖32B是示出可攜式資訊終端9101的透視圖。可攜式資訊終端9101例如具有選自電話機、電子筆記本和資訊閱讀裝置等中的一種或多種的功能。明確而言，可以將該可攜式資訊終端9101用作智慧手機。注意，在可攜式資訊終端9101中，也可以設置揚聲器、連接端子、感測器等。另外，作為可攜式資訊終端9101，可以將文字或影像資訊顯示在其多個面上。例如，可以將三個操作按鈕9050（也稱為操作圖示或圖示）顯示在顯示部9001的一個面上。另外，可以將以虛線的矩形示出的資訊9051顯示在顯示部9001的其他面上。此外，作為資訊9051的一個例子，有提醒收到電子郵件、SNS（Social Networking Services：社交網路服務）、電話等的顯示；電子郵件或SNS等的標題；電子郵件或SNS等的發送者名字；日期；時間；電池電量；天線接收強度等。或者，也可以在顯示資訊9051的位置顯示操作按鈕9050等來代替資訊9051。
圖32C是示出可攜式資訊終端9102的透視圖。可攜式資訊終端9102具有在顯示部9001的三個以上的面顯示資訊的功能。在此，示出將資訊9052、資訊9053、資訊9054分別顯示在不同的面上的例子。例如，可攜式資訊終端9102的使用者能夠在將可攜式資訊終端9102放在上衣口袋裡的狀態下確認其顯示（這裡是資訊9053）。明確而言，將打來電話的人的電話號碼或姓名等顯示在能夠從可攜式資訊終端9102的上方觀看到這些資訊的位置。使用者可以確認到該顯示，由此判斷是否接電話，而無需從口袋裡拿出可攜式資訊終端9102。
圖32D是示出手錶型的可攜式資訊終端9200的透視圖。可攜式資訊終端9200可以執行行動電話、電子郵件、文章的閱讀及編輯、音樂播放、網路通信、電腦遊戲等各種應用程式。另外，顯示部9001的顯示面彎曲，可沿著其彎曲的顯示面進行顯示。另外，可攜式資訊終端9200可以進行基於通信標準的近距離無線通訊。例如，藉由與可進行無線通訊的耳麥相互通信，可以進行免提通話。另外，可攜式資訊終端9200包括連接端子9006，可以藉由連接器直接與其他資訊終端進行資料的交換。另外，也可以藉由連接端子9006進行充電。另外，充電動作也可以利用無線供電進行，而不藉由連接端子9006。
圖32E、圖32F、圖32G是示出能夠折疊的可攜式資訊終端9201的透視圖。另外，圖32E是將可攜式資訊終端9201展開的狀態的透視圖，圖32F是將可攜式資訊終端9201從展開的狀態和折疊的狀態中的一方轉換成另一方時的中途的狀態的透視圖，圖32G是將可攜式資訊終端9201折疊的狀態的透視圖。可攜式資訊終端9201在折疊狀態下可攜性好，而在展開狀態下因為具有無縫拼接較大的顯示區域所以顯示的一覽性強。可攜式資訊終端9201所包括的顯示部9001被由鉸鏈9055連結的三個外殼9000支撐。藉由鉸鏈9055使兩個外殼9000之間彎曲，可以使可攜式資訊終端9201從展開的狀態可逆性地變為折疊的狀態。例如，能夠使可攜式資訊終端9201以1mm以上且150mm以下的曲率半徑彎曲。
本實施方式所述的電子裝置的特徵在於具有用來顯示某些資訊的顯示部。注意，本發明的一個實施方式的半導體裝置也能夠應用於不包括顯示部的電子裝置。
本實施方式所示的結構可以與其他實施方式或實施例所示的結構適當地組合而使用。 實施例1
在本實施例中，製造本發明的一個實施方式的電晶體並進行該電晶體的電特性的測量及剖面形狀的觀察。
在本實施例中，製造樣本A1。首先，對樣本A1的製造方法進行說明。樣本A1是形成有相當於圖7A和圖7B所示的電晶體100C的電晶體的樣本。注意，在下面的說明中，關於與圖7A和圖7B所示的電晶體100C的結構相同的結構使用相同的符號。
＜1-1.樣本A1的製造方法＞ 首先，準備基板102。作為基板102使用玻璃基板。接著，在基板102上形成導電膜106。作為導電膜106，使用濺射裝置形成厚度為100nm的鎢膜。
接著，在基板102及導電膜106上形成絕緣膜104。在本實施例中，作為絕緣膜104，使用PECVD設備在真空中連續地依次形成絕緣膜104_1、絕緣膜104_2、絕緣膜104_3及絕緣膜104_4（在圖7A和圖7B中未圖示）。作為絕緣膜104_1，使用厚度為50nm的氮化矽膜。另外，作為絕緣膜104_2，使用厚度為300nm的氮化矽膜。另外，作為絕緣膜104_3，使用厚度為50nm的氮化矽膜。另外，作為絕緣膜104_4，使用厚度為50nm的氧氮化矽膜。
接著，在絕緣膜104上形成氧化物半導體膜，將該氧化物半導體膜加工為島狀，由此形成氧化物半導體膜108。作為氧化物半導體膜108，形成厚度為40nm的氧化物半導體膜。此外，氧化物半導體膜108的形成條件為如下：使用濺射裝置；作為濺射靶材使用In:Ga:Zn=1:1:1.2[原子個數比]的金屬氧化物；作為對該濺射靶材施加的電源使用AC電源。另外，作為氧化物半導體膜108的加工，採用濕蝕刻法。
接著，在絕緣膜104及氧化物半導體膜108上形成後面成為絕緣膜110的絕緣膜。作為該絕緣膜，使用PECVD設備在真空中連續地形成厚度為10nm的氧氮化矽膜和厚度為90nm的氧氮化矽膜。
接著，進行熱處理。作為該熱處理，在氮和氧的混合氣體氛圍下以350℃的溫度進行1小時的熱處理。
接著，在絕緣膜上形成氧化物半導體膜，將該氧化物半導體膜加工為島狀，由此形成氧化物半導體膜112。此外，藉由在形成氧化物半導體膜112之後連續地對接觸於氧化物半導體膜112的下側的絕緣膜進行加工，形成絕緣膜110。
另外，作為氧化物半導體膜112的加工使用濕蝕刻法，作為絕緣膜110的加工使用乾蝕刻法。
接著，在絕緣膜104、氧化物半導體膜108、絕緣膜110及氧化物半導體膜112上進行雜質元素的添加處理。作為雜質元素的添加處理使用摻雜裝置，作為雜質元素使用氬。
接著，在絕緣膜104、氧化物半導體膜108、絕緣膜110及氧化物半導體膜112上形成絕緣膜116。作為絕緣膜116，使用PECVD設備形成厚度為100nm的氮化矽膜。
接著，在絕緣膜116上形成絕緣膜118。作為絕緣膜118藉由使用PECVD設備形成厚度為300nm的氧氮化矽膜。
接著，在絕緣膜118上形成遮罩，使用該遮罩在絕緣膜116、118中形成開口141a、141b。另外，在開口141a、141b的加工中使用乾蝕刻裝置。
接著，在絕緣膜118上形成絕緣膜122。作為絕緣膜122，使用厚度為1.5µm的丙烯酸類感光性樹脂膜。此外，作為絕緣膜122，在與開口141a、141b重疊的區域中設置開口。
接著，在絕緣膜122上以填充開口141a、141b的方式形成導電膜，將該導電膜加工為島狀，由此形成導電膜120a、120b。
作為導電膜120a、120b，藉由使用濺射裝置在真空中連續地形成厚度為50nm的鈦膜、厚度為400nm的鋁膜及厚度為100nm的鈦膜。
藉由上述製程，製造相當於圖7A和圖7B所示的電晶體100C的電晶體。
注意，在本實施例中，作為相當於電晶體100C的電晶體，使用通道寬度W為50µm且通道長度L為1.5µm、2.0µm及3.0µm的電晶體。另外，作為通道寬度L不同的各電晶體，在基板上形成20個電晶體。
＜1-2.電晶體的電特性＞ 圖33A至圖33C示出在本實施例中製造的樣本A1的電晶體的汲極電流-閘極電壓（Id-Vg）特性結果。
圖33A是W/L=50µm/1.5µm尺寸的特性結果，圖33B是W/L=50µm/2.0µm尺寸的特性結果，圖33C是W/L=50µm/3.0µm尺寸的特性結果。在圖33A至圖33C中，第一縱軸表示Id[A]，第二縱軸表示場效移動率（µFE[cm2 /Vs]），橫軸表示Vg[V]。
作為電晶體的Id-Vg特性的測定條件，施加到被用作電晶體的第一閘極電極的導電膜106的電壓（以下，也稱為閘極電壓（Vg））以及施加到被用作電晶體的第二閘極電極的氧化物半導體膜112的電壓（以下，也稱為背閘極電壓（Vbg））從-15V每隔0.25V變化到+20V。另外，將對被用作源極電極的導電膜120a施加的電壓（以下，也稱為源極電壓（Vs））設定為0V（comm），將對被用作汲極電極的導電膜120b施加的電壓（以下，也稱為汲極電壓（Vd））設定為1V和10V。注意，在W/L=50µm/1.5µm尺寸的電晶體中，Vg及Vbg為-15V至+15V。
如圖33A至圖33C所示，在本實施例中製造的樣本A1無論通道長度（L）如何，都呈現良好的電特性。
接著，觀察上面製造的W/L=50µm/2.0µm尺寸的電晶體的剖面。圖34A和圖34B示出觀察該電晶體的剖面的結果。此外，在觀察剖面時使用穿透式電子顯微鏡（TEM：Transmission Electron Microscope）。
圖34A相當於圖7A所示的點劃線X1-X2方向的剖面，圖34B相當於圖7A所示的點劃線Y1-Y2方向的剖面。
如圖34A和圖34B所示，在本實施例中製造的樣本A1具有良好的剖面形狀。
如上所述，本實施例所示的結構、方法等可以與其他實施例或實施方式所示的結構、方法等適當地組合而使用。 實施例2
在本實施例中，製造相當於圖3A至圖3C所示的電晶體100A的電晶體並對該電晶體進行評價。注意，該評價為電晶體的電特性測試及電晶體的可靠性測試。
此外，在本實施例中，作為形成有相當於圖3A至圖3C所示的電晶體100A的電晶體的樣本，製造樣本B1至樣本B3。在樣本B1的電晶體中，通道長度L為3µm，通道寬度W為50µm。在樣本B2的電晶體中，通道長度L為2µm，通道寬度W為50µm。在樣本B3的電晶體中，通道長度L為1.5µm，通道寬度W為3µm。
此外，為了對樣本B1進行比較，製造形成有比較用電晶體300A的樣本C1。圖35A至圖35C示出比較用電晶體300A的結構。
圖3A至圖3C所示的電晶體100A具有交錯型電晶體結構，比較用電晶體300A具有反交錯型電晶體結構。
圖35A是電晶體300A的俯視圖，圖35B相當於沿著圖35A所示的點劃線X1-X2間的切斷面的剖面圖，圖35C相當於沿著圖35A所示的點劃線Y1-Y2間的切斷面的剖面圖。
電晶體300A包括：基板302上的被用作第一閘極電極的導電膜304；基板302及導電膜304上的絕緣膜306；絕緣膜306上的絕緣膜307；絕緣膜307上的氧化物半導體膜308；電連接於氧化物半導體膜308的被用作源極電極的導電膜312a；電連接於氧化物半導體膜308的被用作汲極電極的導電膜312b；氧化物半導體膜308、導電膜312a及導電膜312b上的絕緣膜314；絕緣膜314上的絕緣膜316；絕緣膜316上的絕緣膜318；以及絕緣膜318上的導電膜320。氧化物半導體膜308為氧化物半導體膜308_2和氧化物半導體膜308_2上的氧化物半導體膜308_3的疊層結構。
另外，在電晶體300A中，絕緣膜314、316、318被用作第二閘極絕緣膜。
另外，在電晶體300A中，導電膜320被用作第二閘極電極（也稱為背閘極電極）。如圖35C所示，導電膜320在設置於絕緣膜306、307中的開口341以及設置於絕緣膜314、316、318中的開口342中隔著導電膜312c連接於被用作第一閘極電極的導電膜304。因此，對導電膜320和導電膜304施加相同的電位。注意，電晶體300A具有如上所說明的S-channel結構。
另外，在樣本C1的電晶體中，通道長度L為3µm，通道寬度W為50µm。在本實施例中，在樣本B1至樣本B3及樣本C1中分別形成10個電晶體。
＜2-1.樣本B1至樣本B3的製造方法＞ 下面，說明在本實施例中使用的樣本B1至樣本B3的製造方法。注意，在下面的說明中，關於與圖3A和圖3B所示的電晶體100A的結構相同的結構使用相同的符號。
首先，準備基板102。作為基板102使用玻璃基板。接著，在基板102上形成導電膜106。作為導電膜106，使用濺射裝置形成厚度為100nm的鎢膜。
接著，在基板102及導電膜106上形成絕緣膜104。在本實施例中，作為絕緣膜104，使用PECVD設備在真空中連續地依次形成絕緣膜104_1、絕緣膜104_2、絕緣膜104_3及絕緣膜104_4。作為絕緣膜104_1，使用厚度為50nm的氮化矽膜。另外，作為絕緣膜104_2，使用厚度為300nm的氮化矽膜。另外，作為絕緣膜104_3，使用厚度為50nm的氮化矽膜。另外，作為絕緣膜104_4，使用厚度為50nm的氧氮化矽膜。
接著，在絕緣膜104上形成氧化物半導體膜，將該氧化物半導體膜加工為島狀，由此形成氧化物半導體膜108。作為氧化物半導體膜108，形成厚度為40nm的氧化物半導體膜。此外，氧化物半導體膜108的形成條件為如下：使用濺射裝置；作為濺射靶材使用In:Ga:Zn=4:2:4.1[原子個數比]的金屬氧化物；作為對該濺射靶材施加的電源使用AC電源。另外，作為氧化物半導體膜108的加工，採用濕蝕刻法。
接著，在絕緣膜104及氧化物半導體膜108上形成後面成為絕緣膜110的絕緣膜。作為該絕緣膜，使用PECVD設備在真空中連續地形成厚度為30nm的氧氮化矽膜、厚度為100nm的氧氮化矽膜及厚度為20nm的氧氮化矽膜。
接著，進行熱處理。作為該熱處理，在氮氛圍下以350℃的溫度進行1小時的熱處理。
接著，形成開口143。作為開口143的加工，採用乾蝕刻法。
接著，在絕緣膜上形成氧化物半導體膜，將該氧化物半導體膜加工為島狀，由此形成氧化物半導體膜112。作為氧化物半導體膜112，使用厚度為100nm的氧化物半導體膜。另外，氧化物半導體膜112的組成與如上所記載的氧化物半導體膜108相同。此外，藉由在形成氧化物半導體膜112之後連續地對絕緣膜進行加工，形成島狀絕緣膜110。
另外，作為氧化物半導體膜112的加工使用濕蝕刻法，作為絕緣膜110的加工使用乾蝕刻法。
接著，從絕緣膜104、氧化物半導體膜108、絕緣膜110及氧化物半導體膜112上進行雜質元素的添加處理。在雜質元素的添加處理中使用摻雜裝置，作為雜質元素使用氬。
接著，在絕緣膜104、氧化物半導體膜108及氧化物半導體膜112上形成絕緣膜116。作為絕緣膜116，使用PECVD設備形成厚度為100nm的氮化矽膜。
接著，在絕緣膜116上形成絕緣膜118。作為絕緣膜118藉由使用PECVD設備形成厚度為300nm的氧氮化矽膜。
接著，在絕緣膜118上形成遮罩，使用該遮罩在絕緣膜116、118中形成開口141a、141b。另外，在開口141a、141b的加工中使用乾蝕刻裝置。
接著，在絕緣膜118上以填充開口141a、141b的方式形成導電膜，將該導電膜加工為島狀，由此形成導電膜120a、120b。
作為導電膜120a、120b，藉由使用濺射裝置在真空中連續地形成厚度為50nm的鈦膜、厚度為400nm的鋁膜及厚度為100nm的鈦膜。
接著，進行熱處理。作為該熱處理，在氮氛圍下以250℃的溫度進行1小時的熱處理。
藉由上述製程，製造樣本B1至樣本B3。
＜2-2.樣本C1的製造方法＞ 下面，說明在本實施例中使用的樣本C1的製造方法。
首先，準備基板302。作為基板302使用玻璃基板。接著，在基板302上形成導電膜304。作為導電膜304，使用濺射裝置形成厚度為100nm的鎢膜。
接著，在基板302及導電膜304上形成絕緣膜306、307。在本實施例中，作為絕緣膜306，使用PECVD設備在真空中連續地依次形成第一絕緣膜、第二絕緣膜及第三絕緣膜。作為第一絕緣膜，使用厚度為50nm的氮化矽膜。另外，作為第二絕緣膜，使用厚度為300nm的氮化矽膜。另外，作為第三絕緣膜，使用厚度為50nm的氮化矽膜。另外，作為絕緣膜307，使用厚度為50nm的氧氮化矽膜。
接著，在絕緣膜307上形成氧化物半導體膜，將該氧化物半導體膜加工為島狀，由此形成氧化物半導體膜308。作為氧化物半導體膜308，採用厚度為10nm的氧化物半導體膜308_2和厚度為15nm的氧化物半導體膜308_3的疊層結構。此外，氧化物半導體膜308_2的形成條件為如下：使用濺射裝置；作為濺射靶材使用In:Ga:Zn=4:2:4.1[原子個數比]的金屬氧化物；作為對該濺射靶材施加的電源使用AC電源。此外，氧化物半導體膜308_3的形成條件為如下：使用濺射裝置；作為濺射靶材使用In:Ga:Zn=1:1:1.2[原子個數比]的金屬氧化物；作為對該濺射靶材施加的電源使用AC電源。另外，作為氧化物半導體膜308的加工，採用濕蝕刻法。
接著，在絕緣膜306及絕緣膜307中形成開口341。使用乾蝕刻裝置對開口341進行加工。
接著，在絕緣膜307及氧化物半導體膜308上形成導電膜，將該導電膜加工為島狀，由此形成導電膜312a、312b。作為導電膜312a、312b、312c，使用濺射裝置依次層疊厚度為50nm的鎢膜、厚度為400nm的鋁膜及厚度為100nm的鈦膜。
接著，對氧化物半導體膜308的表面（背後通道一側）進行洗滌。當進行洗滌時，使用旋轉洗滌（spin cleaning）裝置對氧化物半導體膜308及導電膜312a、312b塗佈藉由將磷酸（濃度為85vol.%）用水稀釋成1/100來獲得的磷酸水溶液。此外，洗滌時間為15秒鐘。
接著，在氧化物半導體膜308、導電膜312a及導電膜312b上形成絕緣膜314、316。作為絕緣膜314藉由使用PECVD設備形成厚度為40nm的氧氮化矽膜。作為絕緣膜316藉由使用PECVD設備形成厚度為400nm的氧氮化矽膜。
接著，進行熱處理。作為該熱處理，在氮氛圍下以350℃的溫度進行1小時的熱處理。
接著，藉由使用濺射裝置在絕緣膜316上形成厚度為5nm的ITSO膜。接著，經由ITSO膜對氧化物半導體膜308及絕緣膜306、307進行氧添加處理。該氧添加處理的條件為如下：利用灰化裝置；基板溫度為40℃；將流量為250sccm的氧氣體引入到腔室內；壓力為15Pa；以及對設置在灰化裝置內的平行板電極之間供應4500W的RF功率120秒鐘以對基板一側施加偏壓。
接著，去除ITSO膜，使絕緣膜316露出。ITSO膜的去除方法為如下：在利用濕蝕刻裝置，使用濃度為5%的草酸水溶液進行300秒鐘的蝕刻之後，使用濃度為0.5%的氫氟酸進行15秒鐘的蝕刻。
接著，在絕緣膜316上形成絕緣膜318。作為絕緣膜318使用PECVD設備形成厚度為100nm的氮化矽膜。
接著，形成到達導電膜312c的開口342。開口342藉由使用乾蝕刻裝置進行加工。
接著，以覆蓋開口342的方式在導電膜312c及絕緣膜318上的所希望的位置形成導電膜，由此形成導電膜320。作為導電膜320藉由使用濺射裝置形成厚度為100nm的ITSO膜。
接著，進行熱處理。作為該熱處理，在氮氛圍下以250℃的溫度進行1小時的熱處理。
藉由上述製程，製造比較用樣本C1。
＜2-3.電晶體的電特性＞ 圖36至圖40示出上面製造的樣本B1至樣本B3的電晶體的汲極電流-閘極電壓（Id-Vg）特性以及樣本C1的電晶體的Id-Vg特性結果。圖36是樣本B1的電晶體的特性結果，圖37是樣本B2的電晶體的特性結果，圖38是樣本B3的電晶體的特性結果。圖39是樣本B1的電晶體的特性結果，圖40是樣本C1的電晶體的特性結果。另外，圖39是重疊圖36所示的Id-Vg特性結果與場效移動率的圖。此外，圖36至圖40分別重疊地示出10個電晶體的資料。
在圖36至圖38中，縱軸表示Id[A]，橫軸表示Vg[V]。另外，在圖39和圖40中，第一縱軸表示Id[A]，第二縱軸表示場效移動率（µFE[cm2 /Vs]），橫軸表示Vg[V]。
在樣本B1中，作為電晶體的Id-Vg特性的測定條件，施加到被用作電晶體的第一閘極電極的導電膜106的電壓（以下，也稱為背閘極電壓（Vbg））以及施加到被用作電晶體的第二閘極電極的氧化物半導體膜112的電壓（以下，也稱為閘極電壓（Vg））從-15V每隔0.25V變化到+20V。在樣本B2中，作為電晶體的Id-Vg特性的測定條件，背閘極電壓（Vbg）以及閘極電壓（Vg）從-15V每隔0.25V變化到+15V。在樣本B3中，作為電晶體的Id-Vg特性的測定條件，背閘極電壓（Vbg）以及閘極電壓（Vg）從-15V每隔0.25V變化到+10V。在樣本C1中，作為電晶體的Id-Vg特性的測定條件，施加到被用作電晶體的第一閘極電極的導電膜304的電壓（閘極電壓（Vg））以及施加到被用作電晶體的第二閘極電極的導電膜320的電壓（背閘極電壓（Vbg））從-15V每隔0.25V變化到+15V。
在樣本B1至樣本B3及樣本C1中，將對被用作源極電極的導電膜（導電膜120a或導電膜312a）施加的電壓（以下，也稱為源極電壓（Vs））設定為0V（comm），將對被用作汲極電極的導電膜（導電膜120b或導電膜312b）施加的電壓（以下，也稱為汲極電壓（Vd））設定為0.1V和20V。
由圖36至圖38所示的結果可知，本發明的一個實施方式的電晶體即使將通道長度減少到1.5µm也處於常關閉狀態。另外，還確認到在基板面內的偏差少的結果。
由圖39及圖40所示的結果可知，樣本B1及樣本C1的電晶體的場效移動率都超過30cm2 /Vs。注意，在比較樣本B1與樣本C1的情況下，作為本發明的一個實施方式的樣本B1的場效移動率更高。
＜2-5.恆流應力測試＞ 接著，對上面製造的樣本B1及樣本C1進行恆流應力測試。恆流應力測試在大氣氛圍下且在暗狀態（dark）下進行。
另外，Id-Vg特性的測量藉由在如下條件下測量汲極電流而進行：將汲極電壓設定為0.1V和10V，並在-15V至15V的範圍內對閘極電壓進行掃描。
在樣本B1的恆流應力測試中，首先將基板溫度設定為室溫進行第一次的Id-Vg特性以及Id-Vd特性的測量。然後，將基板溫度設定為60℃，將源極電位設定為接地電位（GND），將漏電位設定為10V，將閘極電位設定為1.88V，保持該狀態48小時。然後，進行第二次的Id-Vg特性以及Id-Vd特性的測量。
在樣本C1的恆流應力測試中，首先將基板溫度設定為室溫進行第一次的Id-Vg特性以及Id-Vd特性的測量。然後，將基板溫度設定為60℃，將源極電位設定為接地電位（GND），將漏電位設定為10V，將閘極電位設定為1.99V，保持該狀態24小時。然後，進行第二次的Id-Vg特性以及Id-Vd特性的測量。
圖41A至圖41C示出樣本B1及樣本C1的恆流應力測試的結果。圖41A是說明相對於樣本B1及樣本C1的應力時間的汲極電流（Id）的變化率的圖。此外，圖41B是樣本B1的應力測試前後的Id-Vg特性結果，圖41C是樣本B1的應力測試前後的Id-Vd特性結果。
在圖41A中，黑色實線示出樣本B1的測量結果，灰色實線示出樣本C1的測量結果。在圖41B中，實線表示應力測試之前的Id-Vg特性結果，虛線表示應力測試之後的Id-Vg特性結果。在圖41C中，實線表示應力測試之前的Id-Vd特性結果，虛線表示應力測試之後的Id-Vd特性結果。
由圖41A至圖41C可知，本發明的一個實施方式的樣本B1的應力測試前後的汲極電流的變化較小。由此可知，包括本發明的一個實施方式的電晶體的半導體裝置具有高可靠性。
如上所述，本實施例所示的結構、方法等可以與其他實施例或實施方式所示的結構、方法等適當地組合而使用。 實施例3
在本實施例中，製造形成有本發明的一個實施方式的電晶體的樣本D1並觀察樣本D1的剖面形狀。
＜3-1.剖面觀察＞ 作為樣本D1，在相當於圖3A至圖3C所示的電晶體100A的電晶體上形成平坦化絕緣膜。在樣本D1的電晶體中，通道長度L為2µm，通道寬度W為50µm。
下面，參照圖3A至圖3C所示的電晶體100A的符號等說明樣本D1的結構。
作為導電膜106，使用濺射裝置形成厚度為10nm的氮化鉭膜和厚度為100nm的銅膜的疊層膜。另外，作為絕緣膜104，使用PECVD設備形成厚度為400nm的氮氧化矽膜和厚度為50nm的氧氮化矽膜。此外，作為氧化物半導體膜108，形成厚度為40nm的In-Ga-Zn氧化物。此外，該In-Ga-Zn氧化物的形成條件為如下：使用濺射裝置；作為濺射靶材使用In:Ga:Zn=1:1:1.2[原子個數比]的金屬氧化物；作為對該濺射靶材施加的電源使用AC電源。另外，作為絕緣膜110，使用PECVD設備形成厚度為100nm的氧氮化矽膜。另外，作為氧化物半導體膜112，使用濺射裝置形成厚度為100nm的In-Ga-Zn氧化物。此外，該In-Ga-Zn氧化物的形成條件為如下：使用濺射裝置；作為濺射靶材使用In:Ga:Zn=4:2:4.1[原子個數比]的金屬氧化物；作為對該濺射靶材施加的電源使用AC電源。另外，作為絕緣膜116，使用PECVD設備形成厚度為100nm的氮化矽膜。另外，作為絕緣膜118，使用PECVD設備形成厚度為400nm的氧氮化矽膜。此外，作為導電膜120a、120b，使用濺射裝置形成厚度為50nm的銅合金（Cu-Mn）膜和厚度為100nm的銅膜。
另外，在樣本D1中，在絕緣膜118、導電膜120a及導電膜120b上作為絕緣膜158形成厚度為1.5µm的丙烯酸類樹脂膜。
圖42示出上面製造的樣本D1的剖面觀察結果。如圖42所示，確認到在本實施例中製造的樣本D1具有良好的剖面形狀。尤其是，因為通道長度L為2.01µm，並且被用作第一閘極電極的導電膜106與被用作源極電極及汲極電極的導電膜120a及120b之間的距離較長，所以可知寄生電容較小。
如上所述，本實施例所示的結構可以與其他實施例或實施方式所示的結構適當地組合而使用。
100:電晶體 100A:電晶體 100B:電晶體 100C:電晶體 100D:電晶體 100E:電晶體 100F:電晶體 100G:電晶體 102:基板 104:絕緣膜 104_1:絕緣膜 104_2:絕緣膜 104_3:絕緣膜 104_4:絕緣膜 106:導電膜 107:氧化物半導體膜 108:氧化物半導體膜 108_1:氧化物半導體膜 108_2:氧化物半導體膜 108_3:氧化物半導體膜 108d:汲極區域 108f:區域 108i:通道區域 108s:源極區域 110:絕緣膜 110_0:絕緣膜 112:氧化物半導體膜 112_0:氧化物半導體膜 112a:導電膜 112b:導電膜 114:導電膜 116:絕緣膜 118:絕緣膜 120:導電膜 120a:導電膜 120b:導電膜 122:絕緣膜 140:遮罩 141a:開口 141b:開口 143:開口 145:雜質元素 147:中空區域 150:電晶體 150A:電晶體 150B:電晶體 158:絕緣膜 300A:電晶體 302:基板 304:導電膜 306:絕緣膜 307:絕緣膜 308:氧化物半導體膜 308_2:氧化物半導體膜 308_3:氧化物半導體膜 312a:導電膜 312b:導電膜 312c:導電膜 314:絕緣膜 316:絕緣膜 317:絕緣膜 318:絕緣膜 320:導電膜 341:開口 342:開口 501:像素電路 502:像素部 504:驅動電路部 504a:閘極驅動器 504b:源極驅動器 506:保護電路 507:端子部 550:電晶體 552:電晶體 554:電晶體 560:電容元件 562:電容元件 570:液晶元件 572:發光元件 700:顯示裝置 701:基板 702:像素部 704:源極驅動電路部 705:基板 706:閘極驅動電路部 708:FPC端子部 710:信號線 711:佈線部 712:密封劑 716:FPC 730:絕緣膜 732:密封膜 734:絕緣膜 736:彩色膜 738:遮光膜 750:電晶體 752:電晶體 760:連接電極 770:平坦化絕緣膜 772:導電膜 774:導電膜 775:液晶元件 776:液晶層 778:結構體 780:異方性導電膜 782:發光元件 784:導電膜 786:EL層 788:導電膜 790:電容元件 1280a:p型電晶體 1280b:n型電晶體 1280c:n型電晶體 1281:電容元件 1282:電晶體 1311:佈線 1312:佈線 1313:佈線 1314:佈線 1315:佈線 1316:佈線 1317:佈線 1351:電晶體 1352:電晶體 1353:電晶體 1354:電晶體 1360:光電轉換元件 1401:信號 1402:信號 1403:信號 1404:信號 1405:信號 8000:顯示模組 8001:上蓋 8002:下蓋 8003:FPC 8004:觸控面板 8005:FPC 8006:顯示面板 8007:背光 8008:光源 8009:框架 8010:印刷電路板 8011:電池 9000:外殼 9001:顯示部 9003:揚聲器 9005:操作鍵 9006:連接端子 9007:感測器 9008:麥克風 9050:操作按鈕 9051:資訊 9052:資訊 9053:資訊 9054:資訊 9055:鉸鏈 9100:電視機 9101:可攜式資訊終端 9102:可攜式資訊終端 9200:可攜式資訊終端 9201:可攜式資訊終端
在圖式中： 圖1A至圖1C是說明半導體裝置的頂面及剖面的圖； 圖2A至圖2C是說明半導體裝置的頂面及剖面的圖； 圖3A至圖3C是說明半導體裝置的頂面及剖面的圖； 圖4A至圖4C是說明半導體裝置的頂面及剖面的圖； 圖5A至圖5C是說明半導體裝置的頂面及剖面的圖； 圖6A至圖6C是說明半導體裝置的頂面及剖面的圖； 圖7A和圖7B是說明半導體裝置的剖面的圖； 圖8A和圖8B是說明半導體裝置的剖面的圖； 圖9A和圖9B是說明半導體裝置的剖面的圖； 圖10A和圖10B是說明半導體裝置的剖面的圖； 圖11A和圖11B是說明半導體裝置的剖面的圖； 圖12A和圖12B是說明電晶體的帶結構的圖； 圖13A至圖13D是說明半導體裝置的製造方法的剖面圖； 圖14A至圖14D是說明半導體裝置的製造方法的剖面圖； 圖15A至圖15C是說明半導體裝置的製造方法的剖面圖； 圖16A至圖16D是說明半導體裝置的製造方法的剖面圖； 圖17A至圖17D是說明半導體裝置的製造方法的剖面圖； 圖18A至圖18D是說明半導體裝置的製造方法的剖面圖； 圖19A和圖19B是說明半導體裝置的製造方法的剖面圖； 圖20A至圖20E是說明CAAC-OS及單晶氧化物半導體的利用XRD的結構分析的圖以及CAAC-OS的選區電子繞射圖案； 圖21A至圖21E是CAAC-OS的剖面TEM影像、平面TEM影像及其影像分析； 圖22A至圖22D是nc-OS的電子繞射圖案以及nc-OS的剖面TEM影像； 圖23A和圖23B是a-like OS的剖面TEM影像； 圖24示出In-Ga-Zn氧化物的電子照射所引起的結晶部的變化； 圖25是示出顯示裝置的一個實施方式的俯視圖； 圖26是示出顯示裝置的一個實施方式的剖面圖； 圖27是示出顯示裝置的一個實施方式的剖面圖； 圖28是說明半導體裝置的電路結構的圖； 圖29A是說明像素電路的結構的圖，圖29B是說明像素電路的工作的時序圖； 圖30A至圖30C是說明顯示裝置的方塊圖及電路圖； 圖31是說明顯示模組的圖； 圖32A至圖32G是說明電子裝置的圖； 圖33A至圖33C是說明實施例中的電晶體的Id-Vg特性的圖； 圖34A和圖34B是說明實施例中的電晶體的剖面TEM影像的圖； 圖35A至圖35C是說明實施例中的比較用電晶體的結構的俯視圖及剖面圖； 圖36是說明實施例中的電晶體的電特性的圖； 圖37是說明實施例中的電晶體的電特性的圖； 圖38是說明實施例中的電晶體的電特性的圖； 圖39是說明實施例中的電晶體的電特性的圖； 圖40是說明實施例中的電晶體的電特性的圖； 圖41A至圖41C是說明實施例中的電晶體的Id變化率、應力測試前後的Id-Vg特性及應力測試前後的Id-Vd特性的圖； 圖42是說明實施例中的電晶體的剖面TEM影像的圖。
無
102:基板
104:絕緣膜
108:氧化物半導體膜
108d:汲極區域
108i:通道區域
108s:源極區域
110:絕緣膜
112:氧化物半導體膜
116:絕緣膜
118:絕緣膜
120a:導電膜
120b:導電膜
141a:開口
141b:開口

Claims (11)

  1. 一種半導體裝置，包括： 第一導電膜； 該第一導電膜上的第一絕緣膜； 該第一絕緣膜上的第一氧化物半導體膜，該第一氧化物半導體膜包括通道區域； 該第一氧化物半導體膜上的閘極絕緣膜； 該閘極絕緣膜上的氧化物導電體； 該氧化物導電體上的第二導電膜；以及 該第一氧化物半導體膜及該第二導電膜上的第二絕緣膜， 其中， 該氧化物導電體及該第二導電膜與該通道區域重疊， 該閘極絕緣膜的上端部與該氧化物導電體的下端部一致或者位於該氧化物導電體的該下端部的外側， 並且，該氧化物導電體的載子密度比該第一氧化物半導體膜高。
  2. 如請求項1所述之半導體裝置，其中該氧化物導電體至少包含氧、In、Zn及M（M為Al、Ga、Y或Sn）。
  3. 如請求項1所述之半導體裝置，其中該第二絕緣膜與該第一氧化物半導體膜的頂面及該氧化物導電體的側面接觸。
  4. 如請求項1所述之半導體裝置，其中該第二絕緣膜與該第二導電膜的頂面及側面接觸。
  5. 如請求項1所述之半導體裝置，其中該第一導電膜藉由該第一絕緣膜及該閘極絕緣膜中的第一開口連接於該氧化物導電體。
  6. 如請求項1所述之半導體裝置，還包括： 該第一氧化物半導體膜上的第二氧化物半導體膜。
  7. 如請求項6所述之半導體裝置，還包括： 該第二氧化物半導體膜上的第三氧化物半導體膜。
  8. 如請求項1所述之半導體裝置，其中該第二絕緣膜包含氮及氫中的至少一個。
  9. 如請求項1所述之半導體裝置，還包括： 該第二絕緣膜上的第三絕緣膜；以及 藉由該第二絕緣膜及該第三絕緣膜中的第二開口與該第一氧化物半導體膜接觸的源極電極及汲極電極。
  10. 如請求項1所述之半導體裝置，其中該第一氧化物半導體膜至少包含氧、In、Zn及M（M為Al、Ga、Y或Sn）。
  11. 如請求項1所述之半導體裝置， 其中該第一氧化物半導體膜和該氧化物導電體中的至少一個包含結晶部， 並且該結晶部具有c軸配向性。
TW110107158A 2015-05-22 2016-05-19 半導體裝置、包括該半導體裝置的顯示裝置 TWI799800B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015104502 2015-05-22
JP2015-104502 2015-05-22
JP2015150231 2015-07-30
JP2015-150231 2015-07-30

Publications (2)

Publication Number Publication Date
TW202127676A true TW202127676A (zh) 2021-07-16
TWI799800B TWI799800B (zh) 2023-04-21

Family

ID=57325750

Family Applications (3)

Application Number Title Priority Date Filing Date
TW112110289A TW202349725A (zh) 2015-05-22 2016-05-19 半導體裝置、包括該半導體裝置的顯示裝置
TW110107158A TWI799800B (zh) 2015-05-22 2016-05-19 半導體裝置、包括該半導體裝置的顯示裝置
TW105115502A TWI721985B (zh) 2015-05-22 2016-05-19 半導體裝置、包括該半導體裝置的顯示裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW112110289A TW202349725A (zh) 2015-05-22 2016-05-19 半導體裝置、包括該半導體裝置的顯示裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105115502A TWI721985B (zh) 2015-05-22 2016-05-19 半導體裝置、包括該半導體裝置的顯示裝置

Country Status (4)

Country Link
US (5) US9837547B2 (zh)
JP (5) JP6563853B2 (zh)
TW (3) TW202349725A (zh)
WO (1) WO2016189411A1 (zh)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN106409919A (zh) 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US9893202B2 (en) 2015-08-19 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2017064590A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN108292683A (zh) 2015-11-20 2018-07-17 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置以及包括该半导体装置的电子设备
CN115274860A (zh) 2015-11-20 2022-11-01 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
WO2017122110A1 (ja) * 2016-01-15 2017-07-20 株式会社半導体エネルギー研究所 表示装置、表示モジュール、および電子機器
CN109121438B (zh) * 2016-02-12 2022-02-18 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US9947316B2 (en) 2016-02-22 2018-04-17 Sonos, Inc. Voice control of a media playback system
US9965247B2 (en) 2016-02-22 2018-05-08 Sonos, Inc. Voice controlled media playback system based on user profile
US10509626B2 (en) 2016-02-22 2019-12-17 Sonos, Inc Handling of loss of pairing between networked devices
US9820039B2 (en) 2016-02-22 2017-11-14 Sonos, Inc. Default playback devices
US10095470B2 (en) 2016-02-22 2018-10-09 Sonos, Inc. Audio response playback
US10142754B2 (en) * 2016-02-22 2018-11-27 Sonos, Inc. Sensor on moving component of transducer
US10264030B2 (en) 2016-02-22 2019-04-16 Sonos, Inc. Networked microphone device control
US9978390B2 (en) 2016-06-09 2018-05-22 Sonos, Inc. Dynamic player selection for audio signal processing
US10152969B2 (en) 2016-07-15 2018-12-11 Sonos, Inc. Voice detection by multiple devices
US10134399B2 (en) 2016-07-15 2018-11-20 Sonos, Inc. Contextualization of voice inputs
US10115400B2 (en) 2016-08-05 2018-10-30 Sonos, Inc. Multiple voice services
US9942678B1 (en) 2016-09-27 2018-04-10 Sonos, Inc. Audio playback settings for voice interaction
US9743204B1 (en) 2016-09-30 2017-08-22 Sonos, Inc. Multi-orientation playback device microphones
US10181323B2 (en) 2016-10-19 2019-01-15 Sonos, Inc. Arbitration-based voice recognition
US10692994B2 (en) 2016-12-23 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE112018001295T5 (de) * 2017-03-13 2020-01-02 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
US11183181B2 (en) 2017-03-27 2021-11-23 Sonos, Inc. Systems and methods of multiple voice services
CN107369716B (zh) * 2017-07-17 2021-02-12 京东方科技集团股份有限公司 薄膜晶体管及制作方法、显示装置
US10475449B2 (en) 2017-08-07 2019-11-12 Sonos, Inc. Wake-word detection suppression
US10048930B1 (en) 2017-09-08 2018-08-14 Sonos, Inc. Dynamic computation of system response volume
US10446165B2 (en) 2017-09-27 2019-10-15 Sonos, Inc. Robust short-time fourier transform acoustic echo cancellation during audio playback
US10621981B2 (en) 2017-09-28 2020-04-14 Sonos, Inc. Tone interference cancellation
US10482868B2 (en) 2017-09-28 2019-11-19 Sonos, Inc. Multi-channel acoustic echo cancellation
US10051366B1 (en) 2017-09-28 2018-08-14 Sonos, Inc. Three-dimensional beam forming with a microphone array
US10466962B2 (en) 2017-09-29 2019-11-05 Sonos, Inc. Media playback system with voice assistance
US10880650B2 (en) 2017-12-10 2020-12-29 Sonos, Inc. Network microphone devices with automatic do not disturb actuation capabilities
US10818290B2 (en) 2017-12-11 2020-10-27 Sonos, Inc. Home graph
CN111480217A (zh) * 2017-12-22 2020-07-31 株式会社半导体能源研究所 半导体装置
JP7194122B2 (ja) 2018-01-05 2022-12-21 株式会社半導体エネルギー研究所 半導体装置
WO2019152722A1 (en) 2018-01-31 2019-08-08 Sonos, Inc. Device designation of playback and network microphone device arrangements
KR102491653B1 (ko) * 2018-03-08 2023-01-25 삼성디스플레이 주식회사 스트레처블 표시 장치
WO2019175708A1 (ja) * 2018-03-16 2019-09-19 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11362215B2 (en) * 2018-03-30 2022-06-14 Intel Corporation Top-gate doped thin film transistor
JP7180989B2 (ja) 2018-03-30 2022-11-30 株式会社ジャパンディスプレイ 半導体装置および表示装置
US11257956B2 (en) 2018-03-30 2022-02-22 Intel Corporation Thin film transistor with selectively doped oxide thin film
US11175880B2 (en) 2018-05-10 2021-11-16 Sonos, Inc. Systems and methods for voice-assisted media content selection
US10847178B2 (en) 2018-05-18 2020-11-24 Sonos, Inc. Linear filtering for noise-suppressed speech detection
US10959029B2 (en) 2018-05-25 2021-03-23 Sonos, Inc. Determining and adapting to changes in microphone performance of playback devices
US10681460B2 (en) 2018-06-28 2020-06-09 Sonos, Inc. Systems and methods for associating playback devices with voice assistant services
JPWO2020012276A1 (ja) 2018-07-09 2021-08-12 株式会社半導体エネルギー研究所 半導体装置
TW202032242A (zh) * 2018-08-03 2020-09-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102612577B1 (ko) * 2018-08-13 2023-12-08 엘지디스플레이 주식회사 박막 트랜지스터 기판, 쉬프트 레지스터 및 표시장치
US11076035B2 (en) 2018-08-28 2021-07-27 Sonos, Inc. Do not disturb feature for audio notifications
US10461710B1 (en) 2018-08-28 2019-10-29 Sonos, Inc. Media playback system with maximum volume setting
US10878811B2 (en) 2018-09-14 2020-12-29 Sonos, Inc. Networked devices, systems, and methods for intelligently deactivating wake-word engines
US10587430B1 (en) 2018-09-14 2020-03-10 Sonos, Inc. Networked devices, systems, and methods for associating playback devices based on sound codes
US11024331B2 (en) 2018-09-21 2021-06-01 Sonos, Inc. Voice detection optimization using sound metadata
US10811015B2 (en) 2018-09-25 2020-10-20 Sonos, Inc. Voice detection optimization based on selected voice assistant service
US11100923B2 (en) 2018-09-28 2021-08-24 Sonos, Inc. Systems and methods for selective wake word detection using neural network models
US10692518B2 (en) 2018-09-29 2020-06-23 Sonos, Inc. Linear filtering for noise-suppressed speech detection via multiple network microphone devices
US11899519B2 (en) 2018-10-23 2024-02-13 Sonos, Inc. Multiple stage network microphone device with reduced power consumption and processing load
EP3654249A1 (en) 2018-11-15 2020-05-20 Snips Dilated convolutions and gating for efficient keyword spotting
US11183183B2 (en) 2018-12-07 2021-11-23 Sonos, Inc. Systems and methods of operating media playback systems having multiple voice assistant services
US11132989B2 (en) 2018-12-13 2021-09-28 Sonos, Inc. Networked microphone devices, systems, and methods of localized arbitration
US10602268B1 (en) 2018-12-20 2020-03-24 Sonos, Inc. Optimization of network microphone devices using noise classification
WO2020161775A1 (ja) * 2019-02-04 2020-08-13 シャープ株式会社 表示装置
US10867604B2 (en) 2019-02-08 2020-12-15 Sonos, Inc. Devices, systems, and methods for distributed voice processing
US11315556B2 (en) 2019-02-08 2022-04-26 Sonos, Inc. Devices, systems, and methods for distributed voice processing by transmitting sound data associated with a wake word to an appropriate device for identification
US11120794B2 (en) 2019-05-03 2021-09-14 Sonos, Inc. Voice assistant persistence across multiple network microphone devices
US11361756B2 (en) 2019-06-12 2022-06-14 Sonos, Inc. Conditional wake word eventing based on environment
US10586540B1 (en) 2019-06-12 2020-03-10 Sonos, Inc. Network microphone device with command keyword conditioning
US11200894B2 (en) 2019-06-12 2021-12-14 Sonos, Inc. Network microphone device with command keyword eventing
US11138975B2 (en) 2019-07-31 2021-10-05 Sonos, Inc. Locally distributed keyword detection
US11138969B2 (en) 2019-07-31 2021-10-05 Sonos, Inc. Locally distributed keyword detection
US10871943B1 (en) 2019-07-31 2020-12-22 Sonos, Inc. Noise classification for event detection
US11189286B2 (en) 2019-10-22 2021-11-30 Sonos, Inc. VAS toggle based on device orientation
JP2021086888A (ja) * 2019-11-26 2021-06-03 株式会社ジャパンディスプレイ 酸化物半導体を用いた薄膜トランジスタ、及び、それを用いた半導体装置
US11200900B2 (en) 2019-12-20 2021-12-14 Sonos, Inc. Offline voice control
US11562740B2 (en) 2020-01-07 2023-01-24 Sonos, Inc. Voice verification for media playback
US11556307B2 (en) 2020-01-31 2023-01-17 Sonos, Inc. Local voice data processing
US11308958B2 (en) 2020-02-07 2022-04-19 Sonos, Inc. Localized wakeword verification
KR102293405B1 (ko) * 2020-02-24 2021-08-26 연세대학교 산학협력단 스트레처블 발광소재를 이용한 유기전계 발광소자 및 그 제조방법
US11727919B2 (en) 2020-05-20 2023-08-15 Sonos, Inc. Memory allocation for keyword spotting engines
US11482224B2 (en) 2020-05-20 2022-10-25 Sonos, Inc. Command keywords with input detection windowing
US11308962B2 (en) 2020-05-20 2022-04-19 Sonos, Inc. Input detection windowing
US11698771B2 (en) 2020-08-25 2023-07-11 Sonos, Inc. Vocal guidance engines for playback devices
US11984123B2 (en) 2020-11-12 2024-05-14 Sonos, Inc. Network device interaction by range
US11551700B2 (en) 2021-01-25 2023-01-10 Sonos, Inc. Systems and methods for power-efficient keyword detection

Family Cites Families (165)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2009101A (en) 1932-08-19 1935-07-23 Bendix Aviat Corp Brake
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7015471B2 (en) * 2002-09-25 2006-03-21 North Carolina State University Surface plasmon resonance systems and methods having a variable charge density layer
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP4367393B2 (ja) * 2005-09-30 2009-11-18 日立電線株式会社 透明導電膜を備えた半導体発光素子
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5111867B2 (ja) 2007-01-16 2013-01-09 株式会社ジャパンディスプレイイースト 表示装置
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI637444B (zh) * 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
TWI606592B (zh) * 2008-09-01 2017-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101396015B1 (ko) * 2009-11-28 2014-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102906881B (zh) 2010-05-21 2016-02-10 株式会社半导体能源研究所 半导体装置
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
TWI593115B (zh) 2010-11-11 2017-07-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8936965B2 (en) * 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9048142B2 (en) 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8883556B2 (en) 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5975635B2 (ja) * 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
JP6005401B2 (ja) 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6009226B2 (ja) 2011-06-10 2016-10-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8748886B2 (en) * 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI567985B (zh) 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20140086954A (ko) * 2011-10-28 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2013089115A1 (en) 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013149953A (ja) * 2011-12-20 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
KR20130107937A (ko) 2012-03-23 2013-10-02 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 장치, 및 이의 제조 방법
JP2013247270A (ja) 2012-05-28 2013-12-09 Sony Corp 撮像装置および撮像表示システム
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
TWI596778B (zh) 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR20230003262A (ko) * 2012-07-20 2023-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
JP2014056963A (ja) 2012-09-13 2014-03-27 Toshiba Corp 薄膜トランジスタおよび固体撮像装置
JP6033045B2 (ja) 2012-10-17 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
KR20230152795A (ko) 2012-11-08 2023-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
KR102495290B1 (ko) 2012-12-28 2023-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8981374B2 (en) * 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6405100B2 (ja) * 2013-03-08 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
US9577107B2 (en) 2013-03-19 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and method for forming oxide semiconductor film
TWI679772B (zh) * 2013-05-16 2019-12-11 日商半導體能源研究所股份有限公司 半導體裝置
JP2015195327A (ja) * 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
WO2015009768A1 (en) * 2013-07-15 2015-01-22 Polyera Corporation Photopatternable materials and related electronic devices and methods
JP6322503B2 (ja) * 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
KR102244553B1 (ko) * 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
US9443987B2 (en) * 2013-08-23 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN110806663A (zh) 2013-09-13 2020-02-18 株式会社半导体能源研究所 显示装置
US9716003B2 (en) 2013-09-13 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP6383616B2 (ja) 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
KR20160074514A (ko) * 2013-10-22 2016-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP6433757B2 (ja) 2013-10-31 2018-12-05 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器
US9577110B2 (en) 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
US9929279B2 (en) * 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9640669B2 (en) 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
US9887291B2 (en) * 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
US20150329371A1 (en) 2014-05-13 2015-11-19 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
US10002971B2 (en) 2014-07-03 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
CN114695562A (zh) 2015-05-22 2022-07-01 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
CN109196656B (zh) * 2016-06-03 2022-04-19 株式会社半导体能源研究所 金属氧化物及场效应晶体管
TW202129966A (zh) * 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體

Also Published As

Publication number Publication date
US9837547B2 (en) 2017-12-05
JP2022058387A (ja) 2022-04-12
JP2024050539A (ja) 2024-04-10
US10861981B2 (en) 2020-12-08
US20210119056A1 (en) 2021-04-22
JP2020205423A (ja) 2020-12-24
JP2017028252A (ja) 2017-02-02
TWI721985B (zh) 2021-03-21
US10319861B2 (en) 2019-06-11
JP2019197917A (ja) 2019-11-14
JP6563853B2 (ja) 2019-08-21
US20200373432A1 (en) 2020-11-26
US20160343866A1 (en) 2016-11-24
TWI799800B (zh) 2023-04-21
US20180076333A1 (en) 2018-03-15
TW202349725A (zh) 2023-12-16
US10903368B2 (en) 2021-01-26
TW201711205A (zh) 2017-03-16
US20190245091A1 (en) 2019-08-08
JP6999758B2 (ja) 2022-01-19
US11695078B2 (en) 2023-07-04
JP7410110B2 (ja) 2024-01-09
WO2016189411A1 (en) 2016-12-01

Similar Documents

Publication Publication Date Title
TWI721985B (zh) 半導體裝置、包括該半導體裝置的顯示裝置
TWI699894B (zh) 半導體裝置以及包括該半導體裝置的顯示裝置
JP6608633B2 (ja) 半導体装置
KR102348907B1 (ko) 표시 장치, 표시 모듈, 및 전자 기기
TWI739757B (zh) 半導體裝置的製造方法
CN108292684B (zh) 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
JP2023009058A (ja) 半導体装置
CN116154003A (zh) 半导体装置、包括该半导体装置的显示装置以及包括该半导体装置的电子设备
JP6736561B2 (ja) 半導体装置、表示装置、及び電子機器
JP2020127016A (ja) 半導体装置