JP2014056963A - 薄膜トランジスタおよび固体撮像装置 - Google Patents
薄膜トランジスタおよび固体撮像装置 Download PDFInfo
- Publication number
- JP2014056963A JP2014056963A JP2012201474A JP2012201474A JP2014056963A JP 2014056963 A JP2014056963 A JP 2014056963A JP 2012201474 A JP2012201474 A JP 2012201474A JP 2012201474 A JP2012201474 A JP 2012201474A JP 2014056963 A JP2014056963 A JP 2014056963A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor layer
- layer
- film semiconductor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 185
- 238000003384 imaging method Methods 0.000 title description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 141
- 239000010408 film Substances 0.000 claims abstract description 70
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 281
- 238000000034 method Methods 0.000 description 57
- 239000011229 interlayer Substances 0.000 description 39
- 239000012535 impurity Substances 0.000 description 21
- 239000000463 material Substances 0.000 description 20
- 239000000969 carrier Substances 0.000 description 19
- 239000007772 electrode material Substances 0.000 description 15
- 238000000206 photolithography Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 9
- 230000003321 amplification Effects 0.000 description 8
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 240000001973 Ficus microcarpa Species 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】1/fノイズを低減することが可能な薄膜トランジスタを提供する。
【解決手段】薄膜半導体層1下にはゲート絶縁膜2を介してゲート電極3が設けられ、薄膜半導体層1上にはゲート絶縁膜4を介してゲート電極7が設けられ、ゲート電極7は薄膜半導体層1の側端部にかからないように配置され、薄膜半導体層1上において、薄膜半導体層1のゲート長方向Lの一端にはソース層5が接続され、他端にはドレイン層6が接続されている。
【選択図】図1
【解決手段】薄膜半導体層1下にはゲート絶縁膜2を介してゲート電極3が設けられ、薄膜半導体層1上にはゲート絶縁膜4を介してゲート電極7が設けられ、ゲート電極7は薄膜半導体層1の側端部にかからないように配置され、薄膜半導体層1上において、薄膜半導体層1のゲート長方向Lの一端にはソース層5が接続され、他端にはドレイン層6が接続されている。
【選択図】図1
Description
本発明の実施形態は、薄膜トランジスタおよび固体撮像装置に関する。
薄膜トランジスタは絶縁体上に形成することができ、半導体素子の積層化に有効である。この薄膜トランジスタの1/fノイズの要因として、ゲート絶縁膜とチャネルとの界面でのトラップサイトにおけるキャリアの捕獲および放出に加え、ゲート幅方向の端部でのトラップサイトにおけるキャリアの捕獲および放出がある。
本発明の一つの実施形態は、1/fノイズを低減することが可能な薄膜トランジスタおよび固体撮像装置を提供することを目的とする。
本発明の一つの実施形態によれば、薄膜半導体層と、第1ゲート電極と、ソース層と、ドレイン層とが設けられている。第1ゲート電極は、前記薄膜半導体層の側端部にかからないようにして、第1ゲート絶縁膜を介して前記薄膜半導体層上に設けられている。ソース層とドレイン層とは、前記薄膜半導体層に接続されている。
以下に添付図面を参照して、実施形態に係る薄膜トランジスタおよび固体撮像装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
(第1の実施形態)
図1(a)は、第1の実施形態に係る薄膜トランジスタの概略構成を示す断面図、図1(b)は、第1の実施形態に係る薄膜トランジスタの概略構成を示す平面図である。
図1(a)および図1(b)において、薄膜半導体層1下にはゲート絶縁膜2を介してゲート電極3が設けられている。また、薄膜半導体層1上にはゲート絶縁膜4を介してゲート電極7が設けられている。なお、ゲート電極7は薄膜半導体層1の側端部にかからないように配置することができる。また、ゲート絶縁膜4はゲート絶縁膜2よりも実効膜厚を小さくすることができる。そして、薄膜半導体層1上において、薄膜半導体層1のゲート長方向Lの一端にはソース層5が接続され、他端にはドレイン層6が接続されている。
図1(a)は、第1の実施形態に係る薄膜トランジスタの概略構成を示す断面図、図1(b)は、第1の実施形態に係る薄膜トランジスタの概略構成を示す平面図である。
図1(a)および図1(b)において、薄膜半導体層1下にはゲート絶縁膜2を介してゲート電極3が設けられている。また、薄膜半導体層1上にはゲート絶縁膜4を介してゲート電極7が設けられている。なお、ゲート電極7は薄膜半導体層1の側端部にかからないように配置することができる。また、ゲート絶縁膜4はゲート絶縁膜2よりも実効膜厚を小さくすることができる。そして、薄膜半導体層1上において、薄膜半導体層1のゲート長方向Lの一端にはソース層5が接続され、他端にはドレイン層6が接続されている。
ここで、ゲート電極7上にはゲートコンタクト9が形成されている。また、薄膜半導体層1から露出されるようにしてゲート電極3がゲート長方向Lに引き出されている。そして、ゲート電極3上には、薄膜半導体層1にかからないようにゲートコンタクト8が形成されている。
なお、薄膜半導体層1の材料は、例えば、多結晶シリコンを用いるようにしてもよいし、IGZO(インジウム・ガリウム・ジンク・オキサイド)などの酸化物半導体を用いるようにしてもよい。ゲート絶縁膜2の材料は、例えば、シリコン窒化膜を用いることができる。ゲート絶縁膜4の材料は、例えば、シリコン酸化膜を用いることができる。ゲート電極3の材料は、例えば、Cuなどの金属を用いることができる。ソース層5、ドレイン層6およびゲート電極7の材料は、例えば、Al、Cu、Moなどの金属を用いることができる。あるいは、ソース層5、ドレイン層6およびゲート電極7の材料は、TiNでAlを挟んだ3層構造を用いるようにしてもよい。
そして、ソース層5にはソース電圧Vsが印加され、ドレイン層6にはドレイン電圧Vdが印加され、ゲート電極3にはゲート電圧Vg1が印加され、ゲート電極7にはゲート電圧Vg2が印加される。この時、ソース電圧Vsはグランド電位、ドレイン電圧Vdおよびゲート電圧Vg1、Vg2は正電位に設定することができる。なお、ゲート電圧Vg1、Vg2の値は正電位ならば、互いに同一であってもよいし、互いに異なっていてもよい。
ここで、薄膜半導体層1の両面にゲート電極3、7を設けることにより、チャネルからゲート絶縁膜2、4の方向への電界を緩和することが可能となるとともに、薄膜半導体層1の側端部にかからないようにゲート電極7を配置することにより、薄膜半導体層1の側端部での電界の増加を抑制することができる。このため、薄膜半導体層1の側端部でのキャリアの捕獲および放出の増大を抑制しつつ、ゲート絶縁膜2、4とチャネルとの界面でのトラップサイトにおけるキャリアの捕獲および放出を減少させることが可能となり、薄膜トランジスタの1/fノイズを低減させることができる。また、ゲート絶縁膜4はゲート絶縁膜2よりも実効膜厚を小さくすることにより、垂直電界の緩和効果を大きくすることができる。
(第2の実施形態)
図2(a)〜図2(f)は、第2の実施形態に係る薄膜トランジスタの製造方法を示す断面図である。
図2(a)において、CVDなどの方法にて絶縁層11を下地層10上に成膜する。なお、下地層10は、絶縁層であってもよいし、配線層であってもよい。また、下地層10には集積回路が形成されていてもよい。そして、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、絶縁層11に開口部12を形成する。
図2(a)〜図2(f)は、第2の実施形態に係る薄膜トランジスタの製造方法を示す断面図である。
図2(a)において、CVDなどの方法にて絶縁層11を下地層10上に成膜する。なお、下地層10は、絶縁層であってもよいし、配線層であってもよい。また、下地層10には集積回路が形成されていてもよい。そして、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、絶縁層11に開口部12を形成する。
次に、図2(b)に示すように、スパッタまたはCVDなどの方法にて開口部12が埋め込まれるように絶縁層11上に電極材を成膜する。そして、CMPなどの方法にて絶縁層11が露出するまで電極材を薄膜化することにより、開口部12に埋め込まれたゲート電極3を下地層10上に形成する。
次に、図2(c)に示すように、CVDなどの方法にてゲート電極3および絶縁層11上にゲート絶縁膜2を形成する。
次に、図2(d)に示すように、スパッタまたはCVDなどの方法にて薄膜半導体層1をゲート絶縁膜2上に成膜する。そして、フォトリソグラフィ技術およびエッチング技術を用いることにより、ゲート電極3に対向するように薄膜半導体層1をパターニングする。薄膜半導体層1の材料としてIGZOを用いた場合、塩素系ガスによるドライエッチングを用いるようにしてもよいし、酸性薬液によるウェットエッチングを用いるようにしてもよい。
次に、図2(e)に示すように、CVDなどの方法にてゲート絶縁膜4を薄膜半導体層1上に成膜する。そして、フォトリソグラフィ技術およびドライエッチング技術を用いてゲート絶縁膜4をパターニングすることにより、薄膜半導体層1の両端部を露出させる。
次に、図2(f)に示すように、スパッタまたはCVDなどの方法にてゲート絶縁膜2、4および薄膜半導体層1上に電極材を成膜する。そして、フォトリソグラフィ技術およびエッチング技術を用いて電極材をパターニングすることにより、薄膜半導体層1の端部に接続されたソース層5およびドレイン層6を形成するとともに、薄膜半導体層1の端部にかからないようにしてゲート電極3に対向配置されたゲート電極7をゲート絶縁膜4上に形成する。
(第3の実施形態)
図3は、第3の実施形態に係る薄膜トランジスタの概略構成を示す断面図である。
図3において、図1のゲート絶縁膜2およびゲート電極7上には層間絶縁層13が形成されている。なお、層間絶縁層13の材料は、例えば、シリコン酸化膜を用いることができる。そして、層間絶縁層13にはゲート電極7を露出させる開口部14が形成され、層間絶縁層13およびゲート絶縁膜2にはゲート電極3を露出させる開口部15が形成されている。そして、層間絶縁層13上には開口部14、15に埋め込まれた配線16が形成され、配線16を介してゲート電極3、7が互いに接続されている。
図3は、第3の実施形態に係る薄膜トランジスタの概略構成を示す断面図である。
図3において、図1のゲート絶縁膜2およびゲート電極7上には層間絶縁層13が形成されている。なお、層間絶縁層13の材料は、例えば、シリコン酸化膜を用いることができる。そして、層間絶縁層13にはゲート電極7を露出させる開口部14が形成され、層間絶縁層13およびゲート絶縁膜2にはゲート電極3を露出させる開口部15が形成されている。そして、層間絶縁層13上には開口部14、15に埋め込まれた配線16が形成され、配線16を介してゲート電極3、7が互いに接続されている。
ここで、ゲート電極3、7を互いに接続することにより、薄膜半導体層1の両面から正電圧を印加することができる。このため、ゲート絶縁膜2、4とチャネルとの界面でのトラップサイトにおけるキャリアの捕獲および放出を減少させることが可能となり、薄膜トランジスタの1/fノイズを低減させることができる。
(第4の実施形態)
図4は、第4の実施形態に係る薄膜トランジスタの概略構成を示す平面図である。
図4において、この薄膜トランジスタでは、薄膜半導体層21下にはゲート電極23が設けられている。また、薄膜半導体層21上にはゲート電極23に対向するようにゲート電極27が設けられている。なお、ゲート電極23、27は薄膜半導体層21の側端部にかからないように配置することができる。そして、薄膜半導体層21上において、薄膜半導体層21のゲート長方向Lの一端にはソース層25が接続され、他端にはドレイン層26が接続されている。なお、ソース層25およびドレイン層26は、ゲート幅方向Wにおいて薄膜半導体層21の側端部にかからないように配置することができる。この時、薄膜半導体層21の幅をWg、ソース層25の幅をWs、ドレイン層26の幅をWd、ゲート電極23のゲート幅をW1、ゲート電極27のゲート幅をW2とすると、Wg>W1>W2かつWg>WsかつWg>Wdという条件を満たすことができる。
図4は、第4の実施形態に係る薄膜トランジスタの概略構成を示す平面図である。
図4において、この薄膜トランジスタでは、薄膜半導体層21下にはゲート電極23が設けられている。また、薄膜半導体層21上にはゲート電極23に対向するようにゲート電極27が設けられている。なお、ゲート電極23、27は薄膜半導体層21の側端部にかからないように配置することができる。そして、薄膜半導体層21上において、薄膜半導体層21のゲート長方向Lの一端にはソース層25が接続され、他端にはドレイン層26が接続されている。なお、ソース層25およびドレイン層26は、ゲート幅方向Wにおいて薄膜半導体層21の側端部にかからないように配置することができる。この時、薄膜半導体層21の幅をWg、ソース層25の幅をWs、ドレイン層26の幅をWd、ゲート電極23のゲート幅をW1、ゲート電極27のゲート幅をW2とすると、Wg>W1>W2かつWg>WsかつWg>Wdという条件を満たすことができる。
ここで、薄膜半導体層21の側端部にかからないようにゲート電極23、27を配置することにより、薄膜半導体層21の側端部にかかる電界を緩和することができる。このため、薄膜半導体層21の側端部でのキャリアの捕獲および放出を低減することが可能となり、薄膜トランジスタの1/fノイズを低減させることができる。さらに、ゲート幅方向Wにおいて薄膜半導体層21の側端部にかからないようにソース層25およびドレイン層26を配置することにより、薄膜半導体層21の側端部でのキャリアの捕獲および放出を低減することが可能となり、薄膜トランジスタの1/fノイズを低減させることができる。
(第5の実施形態)
図5は、第5の実施形態に係る薄膜トランジスタの概略構成を示す断面図である。
図5において、図4の薄膜半導体層21とゲート電極23との間にはゲート絶縁膜22が形成され、薄膜半導体層21とゲート電極27との間にはゲート絶縁膜24が形成されている。また、ゲート絶縁膜22およびゲート電極27上には層間絶縁層29が形成され、ゲート絶縁膜22およびゲート電極23下には層間絶縁層28が形成されている。なお、層間絶縁層28、29の材料は、例えば、シリコン酸化膜を用いることができる。そして、層間絶縁層29にはゲート電極27を露出させる開口部32が形成され、層間絶縁層28にはゲート電極23を露出させる開口部33が形成され、層間絶縁層28、29およびゲート絶縁膜22には層間絶縁層28、29およびゲート絶縁膜22を貫通する開口部34が形成されている。そして、層間絶縁層28下には開口部33に埋め込まれた配線30が形成され、層間絶縁層29上には開口部32、34に埋め込まれた配線31が形成され、配線30、31を介してゲート電極23、27が互いに接続されている。
図5は、第5の実施形態に係る薄膜トランジスタの概略構成を示す断面図である。
図5において、図4の薄膜半導体層21とゲート電極23との間にはゲート絶縁膜22が形成され、薄膜半導体層21とゲート電極27との間にはゲート絶縁膜24が形成されている。また、ゲート絶縁膜22およびゲート電極27上には層間絶縁層29が形成され、ゲート絶縁膜22およびゲート電極23下には層間絶縁層28が形成されている。なお、層間絶縁層28、29の材料は、例えば、シリコン酸化膜を用いることができる。そして、層間絶縁層29にはゲート電極27を露出させる開口部32が形成され、層間絶縁層28にはゲート電極23を露出させる開口部33が形成され、層間絶縁層28、29およびゲート絶縁膜22には層間絶縁層28、29およびゲート絶縁膜22を貫通する開口部34が形成されている。そして、層間絶縁層28下には開口部33に埋め込まれた配線30が形成され、層間絶縁層29上には開口部32、34に埋め込まれた配線31が形成され、配線30、31を介してゲート電極23、27が互いに接続されている。
ここで、配線30、31を介してゲート電極23、27を互いに接続することにより、薄膜半導体層21の側端部にかからないようにゲート電極23、27を配置しつつ、薄膜半導体層21の両面から正電圧を印加することができる。このため、薄膜半導体層21の側端部でのキャリアの捕獲および放出を低減しつつ、ゲート絶縁膜22、24とチャネルとの界面でのトラップサイトにおけるキャリアの捕獲および放出を減少させることが可能となり、薄膜トランジスタの1/fノイズを低減させることができる。
(第6の実施形態)
図6は、第6の実施形態に係る薄膜トランジスタの概略構成を示す断面図である。
図6において、この薄膜トランジスタでは、図1の薄膜トランジスタのゲート電極7が除去され、ドレイン層6の代わりにドレイン層6´が設けられている。ここで、ドレイン層6´は、ゲート長方向Lにおいてソース層5よりもゲート電極3上への張り出しを大きくすることができる。すなわち、ドレイン層6´は、ソース層5よりもゲート電極3に対する重なり面積を大きくすることができる。
図6は、第6の実施形態に係る薄膜トランジスタの概略構成を示す断面図である。
図6において、この薄膜トランジスタでは、図1の薄膜トランジスタのゲート電極7が除去され、ドレイン層6の代わりにドレイン層6´が設けられている。ここで、ドレイン層6´は、ゲート長方向Lにおいてソース層5よりもゲート電極3上への張り出しを大きくすることができる。すなわち、ドレイン層6´は、ソース層5よりもゲート電極3に対する重なり面積を大きくすることができる。
ここで、ドレイン層6´は、ソース層5よりもゲート電極3に対する重なり面積を大きくすることにより、ドレイン層6´側では薄膜半導体層1の両面に正電圧を印加することができる。このため、ドレイン層6´側ではソース層5よりも垂直電界を緩和することができ、ゲート電極3に対するソース層5の重なり面積を大きくした場合に比べて、トラップサイトにおけるキャリアの捕獲および放出に起因する1/fノイズを低減することができる。
(第7の実施形態)
図7は、第7の実施形態に係る薄膜トランジスタの概略構成を示す平面図である。
図7において、この薄膜トランジスタでは、図6の薄膜トランジスタのドレイン層6´の代わりにドレイン層6´´が設けられている。ここで、ドレイン層6´´は、ゲート長方向Lにおいてソース層5よりもゲート電極3上への張り出しを大きくすることができる。すなわち、ドレイン層6´´は、ソース層5よりもゲート電極3に対する重なり面積を大きくすることができる。また、ドレイン層6´´の張り出し部分では、ゲート幅方向Wにおいて薄膜半導体層1にかからないようにすることができ、ドレイン層6´´の幅をソース層5の幅よりも小さくすることができる。
図7は、第7の実施形態に係る薄膜トランジスタの概略構成を示す平面図である。
図7において、この薄膜トランジスタでは、図6の薄膜トランジスタのドレイン層6´の代わりにドレイン層6´´が設けられている。ここで、ドレイン層6´´は、ゲート長方向Lにおいてソース層5よりもゲート電極3上への張り出しを大きくすることができる。すなわち、ドレイン層6´´は、ソース層5よりもゲート電極3に対する重なり面積を大きくすることができる。また、ドレイン層6´´の張り出し部分では、ゲート幅方向Wにおいて薄膜半導体層1にかからないようにすることができ、ドレイン層6´´の幅をソース層5の幅よりも小さくすることができる。
ここで、ドレイン層6´´は、ソース層5よりもゲート電極3に対する重なり面積を大きくするとともに、ドレイン層6´´の張り出し部分では、ゲート幅方向Wにおいて薄膜半導体層1にかからないようにすることにより、ドレイン層6´´側では薄膜半導体層1の側端部でのキャリアの捕獲および放出を低減しつつ、チャネル界面のトラップサイトにおけるキャリアの捕獲および放出を低減することができ、1/fノイズを低減することができる。
(第8の実施形態)
図8は、第8の実施形態に係る薄膜トランジスタの概略構成を示す平面図である。
図8において、この薄膜トランジスタでは、図4の薄膜トランジスタのゲート電極27が除去され、薄膜半導体層21の代わりに薄膜半導体層21´が設けられている。薄膜半導体層21´は、ドレイン層26とソース層25との間において側短部が外側に湾曲している。
図8は、第8の実施形態に係る薄膜トランジスタの概略構成を示す平面図である。
図8において、この薄膜トランジスタでは、図4の薄膜トランジスタのゲート電極27が除去され、薄膜半導体層21の代わりに薄膜半導体層21´が設けられている。薄膜半導体層21´は、ドレイン層26とソース層25との間において側短部が外側に湾曲している。
ここで、薄膜半導体層21´の側短部を外側に湾曲させることにより、薄膜半導体層21´の側短部が真っ直ぐに伸びた場合に比べて側短部の長さを増大させることができる。このため、薄膜半導体層21´の側短部を通過するキャリアの数を減少させることができ、側短部のトラップサイトにおけるキャリアの捕獲および放出に起因する1/fノイズを低減することができる。
(第9の実施形態)
図9は、第9の実施形態に係る薄膜トランジスタの概略構成を示す平面図である。
図9において、薄膜半導体層51下にはゲート電極53が設けられている。そして、薄膜半導体層51上において、薄膜半導体層51のゲート長方向Lの一端にはソース層55が接続され、他端にはドレイン層56が接続されている。ここで、薄膜半導体層51は、ドレイン層56側ではソース層55側に比べて幅が広げられている。この時、ゲート電極53およびドレイン層56は、ゲート幅方向Wにおいて薄膜半導体層51の側端部にかからないように配置することができる。
図9は、第9の実施形態に係る薄膜トランジスタの概略構成を示す平面図である。
図9において、薄膜半導体層51下にはゲート電極53が設けられている。そして、薄膜半導体層51上において、薄膜半導体層51のゲート長方向Lの一端にはソース層55が接続され、他端にはドレイン層56が接続されている。ここで、薄膜半導体層51は、ドレイン層56側ではソース層55側に比べて幅が広げられている。この時、ゲート電極53およびドレイン層56は、ゲート幅方向Wにおいて薄膜半導体層51の側端部にかからないように配置することができる。
ここで、ドレイン層56側では薄膜半導体層51の側端部にかからないようにゲート電極53およびドレイン層56を配置することにより、薄膜半導体層51の側端部にかかる電界を緩和することができる。このため、ドレイン層56側において薄膜半導体層51の側端部でのキャリアの捕獲および放出を低減することが可能となり、薄膜トランジスタの1/fノイズを低減させることができる。
(第10の実施形態)
図10は、第10の実施形態に係る薄膜トランジスタの概略構成を示す平面図である。
図10において、この薄膜トランジスタでは、薄膜半導体層61下にはゲート電極63が設けられている。また、薄膜半導体層61上において、薄膜半導体層61のゲート長方向Lの一端にはソース層65が接続され、他端にはドレイン層66が接続されている。また、ソース層65とドレイン層66との間において、薄膜半導体層61の側端部には側端制御層67、68が設けられている。なお、この側端制御層67、68は、負に帯電された負帯電膜を用いることができる。この負帯電膜としては、例えば、TiOまたはHfOなどを用いることができる。
図10は、第10の実施形態に係る薄膜トランジスタの概略構成を示す平面図である。
図10において、この薄膜トランジスタでは、薄膜半導体層61下にはゲート電極63が設けられている。また、薄膜半導体層61上において、薄膜半導体層61のゲート長方向Lの一端にはソース層65が接続され、他端にはドレイン層66が接続されている。また、ソース層65とドレイン層66との間において、薄膜半導体層61の側端部には側端制御層67、68が設けられている。なお、この側端制御層67、68は、負に帯電された負帯電膜を用いることができる。この負帯電膜としては、例えば、TiOまたはHfOなどを用いることができる。
なお、図10の実施形態では、ゲート電極63、ソース層65およびドレイン層66がゲート幅方向Wに薄膜半導体層61からはみ出す方法について示したが、ゲート電極63、ソース層65およびドレイン層66はゲート幅方向Lにおいて薄膜半導体層61の側端部にかからないように配置してもよい。
ここで、薄膜半導体層61の側端部に側端制御層67、68を配置することにより、薄膜半導体層61の側端部を通るキャリアを減少させることができる。このため、薄膜半導体層61の側端部でのキャリアの捕獲および放出を低減することが可能となり、薄膜トランジスタの1/fノイズを低減させることができる。
(第11の実施形態)
図11は、第11の実施形態に係る薄膜トランジスタの概略構成を示す平面図である。
図11において、この薄膜トランジスタでは、図7の薄膜トランジスタに側端制御層77、78が追加されている。この側端制御層77、78は、ソース層5とドレイン層6との間において、薄膜半導体層1の側端部に配置されている。なお、この側端制御層77、78は、負に帯電された負帯電膜を用いることができる。この負帯電膜としては、例えば、TiOまたはHfOなどを用いることができる。あるいは、この側端制御層77、78は、負電圧が印加される電極であってもよい。
図11は、第11の実施形態に係る薄膜トランジスタの概略構成を示す平面図である。
図11において、この薄膜トランジスタでは、図7の薄膜トランジスタに側端制御層77、78が追加されている。この側端制御層77、78は、ソース層5とドレイン層6との間において、薄膜半導体層1の側端部に配置されている。なお、この側端制御層77、78は、負に帯電された負帯電膜を用いることができる。この負帯電膜としては、例えば、TiOまたはHfOなどを用いることができる。あるいは、この側端制御層77、78は、負電圧が印加される電極であってもよい。
ここで、薄膜半導体層1の側端部に側端制御層77、78を配置することにより、薄膜半導体層1の側端部を通るキャリアを減少させることができる。このため、薄膜半導体層1の側端部でのキャリアの捕獲および放出を低減することが可能となり、薄膜トランジスタの1/fノイズを低減させることができる。
(第12の実施形態)
図12は、第12の実施形態に係る固体撮像装置の画素の概略構成を示す平面図である。
図12において、P型半導体層81には、N型不純物導入層82およびP型不純物導入層83が形成されることで光電変換層100が形成されている。なお、P型半導体層81の半導体材料は、例えば、Si、Ge、SiGe、GaAs、AlGaAs、InP、GaInAsP、GaP、InGaAs、GaN、SiCなどから選択することができる。また、P型半導体層81には、N型不純物導入層82と離間されたN型不純物導入層84が形成されている。そして、N型不純物導入層82、84間において、P型半導体層81上にはゲート絶縁膜85を介してゲート電極86が形成されている。なお、ゲート絶縁膜85の材料は、例えば、シリコン酸化膜を用いることができる。ゲート電極86の材料は、例えば、多結晶シリコン膜を用いることができる。また、N型不純物導入層84およびゲート電極86は、光電変換層100に蓄積された電荷を読み出す読み出しトランジスタを構成することができる。
図12は、第12の実施形態に係る固体撮像装置の画素の概略構成を示す平面図である。
図12において、P型半導体層81には、N型不純物導入層82およびP型不純物導入層83が形成されることで光電変換層100が形成されている。なお、P型半導体層81の半導体材料は、例えば、Si、Ge、SiGe、GaAs、AlGaAs、InP、GaInAsP、GaP、InGaAs、GaN、SiCなどから選択することができる。また、P型半導体層81には、N型不純物導入層82と離間されたN型不純物導入層84が形成されている。そして、N型不純物導入層82、84間において、P型半導体層81上にはゲート絶縁膜85を介してゲート電極86が形成されている。なお、ゲート絶縁膜85の材料は、例えば、シリコン酸化膜を用いることができる。ゲート電極86の材料は、例えば、多結晶シリコン膜を用いることができる。また、N型不純物導入層84およびゲート電極86は、光電変換層100に蓄積された電荷を読み出す読み出しトランジスタを構成することができる。
また、P型半導体層81上には、ゲート電極86を覆うように層間絶縁層87が形成されている。さらに、層間絶縁層87上には絶縁層89が形成され、絶縁層89にはゲート電極90が埋め込まれている。また、層間絶縁層87には埋め込み電極88が埋め込まれ、ゲート電極90は埋め込み電極88を介してN型不純物導入層84に接続されている。なお、層間絶縁層87および絶縁層89の材料は、例えば、シリコン酸化膜を用いることができる。ゲート電極90の材料は、例えば、Cuなどの金属を用いることができる。埋め込み電極88の材料は、例えば、Wなどの金属を用いることができる。
ゲート電極90上にはゲート絶縁膜91を介して薄膜半導体層92が形成されている。薄膜半導体層92上にはゲート絶縁膜98を介してゲート電極99が形成されている。ゲート絶縁膜91、薄膜半導体層92およびゲート電極99上には層間絶縁層93が形成されている。層間絶縁層93にはソース層95およびドレイン層97が埋め込まれている。そして、ソース層95は、埋め込み電極94を介して薄膜半導体層92の一端に接続され、ドレイン層97は、埋め込み電極96を介して薄膜半導体層92の他端に接続されている。なお、薄膜半導体層92の材料は、例えば、IGZOなどの酸化物半導体を用いることができる。ゲート絶縁膜91の材料は、例えば、シリコン窒化膜を用いることができる。ゲート絶縁膜98の材料は、例えば、シリコン酸化膜を用いることができる。ゲート電極90の材料は、例えば、Cuなどの金属を用いることができる。ソース層95、ドレイン層97およびゲート電極99の材料は、例えば、Al、Cu、Moなどの金属を用いることができる。また、ゲート電極90、99、薄膜半導体層92、ソース層95およびドレイン層97は、光電変換層100から読み出された信号を増幅する薄膜トランジスタを構成することができる。この薄膜トランジスタは、図1、図4および図6〜図11のいずれかの構成を用いることができる。
そして、P型半導体層81の裏面側から入射光RIが入射すると、入射光RIが光電変換層100にて電荷に変換され光電変換層100に蓄積される。そして、光電変換層100に蓄積された電荷は読み出しトランジスタを介して読み出され、ゲート電極90に印加されることで増幅される。
ここで、光電変換層100上に薄膜トランジスタを形成することにより、P型半導体層81に増幅トランジスタを形成する必要がなくなる。このため、P型半導体層81の光電変換層100の面積を拡大することができ、固体撮像装置の感度を向上させることができる。
また、ゲート電極99に正電圧を印加することにより、チャネル界面でのトラップサイトにおけるキャリアの捕獲および放出を減少させることが可能となり、薄膜トランジスタの1/fノイズを低減させることができる。なお、ゲート電極99には、読み出しトランジスタを介して読み出された信号を印加するようにしてもよい。
図13は、図12の画素の回路構成を示す図である。
図13において、画素には、フォトダイオードPD、増幅トランジスタTb、リセットトランジスタTcおよび読み出しトランジスタTdがそれぞれ設けられている。また、増幅トランジスタTbとリセットトランジスタTcと読み出しトランジスタTdとの接続点には検出ノードとしてフローティングディフュージョンFDが形成されている。
図13において、画素には、フォトダイオードPD、増幅トランジスタTb、リセットトランジスタTcおよび読み出しトランジスタTdがそれぞれ設けられている。また、増幅トランジスタTbとリセットトランジスタTcと読み出しトランジスタTdとの接続点には検出ノードとしてフローティングディフュージョンFDが形成されている。
そして、読み出しトランジスタTdのソースは、フォトダイオードPDに接続され、読み出しトランジスタTdのゲートには、読み出し信号READが入力される。また、リセットトランジスタTcのソースは、読み出しトランジスタTdのドレインに接続され、リセットトランジスタTcのゲートには、リセット信号RSGが入力され、リセットトランジスタTcのドレインは、電源電位RSDに接続されている。また、増幅トランジスタTbのソースは、垂直信号線Vlinに接続され、増幅トランジスタTbのゲートは、読み出しトランジスタTdのドレインに接続され、増幅トランジスタTbのドレインは、電源電位VDDに接続されている。そして、電流原Gはカラムごとに垂直信号線Vlinに接続されている。
ここで、図12の光電変換層100はフォトダイオードPDを構成することができる。図12のN型不純物導入層84およびゲート電極86は読み出しトランジスタTdを構成することができる。図12のゲート電極90、99、薄膜半導体層92、ソース層95およびドレイン層97は増幅トランジスタTbを構成することができる。リセットトランジスタTcを薄膜トランジスタにて構成するようにしてもよい。
(第13の実施形態)
図14(a)〜図21(a)および図14(b)〜図21(b)は、第13の実施形態に係る固体撮像装置の画素の製造方法を示す断面図である。
図14(a)において、AsまたはPなどのN型不純物をP型半導体層81にイオン注入することにより、N型不純物導入層82を形成する。次に、BなどのP型不純物をN型不純物導入層82上にイオン注入することにより、P型不純物導入層83を形成する。
図14(a)〜図21(a)および図14(b)〜図21(b)は、第13の実施形態に係る固体撮像装置の画素の製造方法を示す断面図である。
図14(a)において、AsまたはPなどのN型不純物をP型半導体層81にイオン注入することにより、N型不純物導入層82を形成する。次に、BなどのP型不純物をN型不純物導入層82上にイオン注入することにより、P型不純物導入層83を形成する。
次に、図14(b)に示すように、熱酸化などの方法にてゲート絶縁膜85をP型半導体層81上に形成する。そして、スパッタまたはCVDなどの方法にてゲート絶縁膜85上に電極材を成膜する。そして、フォトリソグラフィ技術およびエッチング技術を用いて電極材をパターニングすることにより、N型不純物導入層82の横に配置されたゲート電極86をゲート絶縁膜85上に形成する。次に、AsまたはPなどのN型不純物をP型半導体層81にイオン注入することにより、N型不純物導入層82に対向するようにゲート電極86の横に配置されたN型不純物導入層84を形成する。
次に、図15(a)に示すように、CVDなどの方法にてゲート電極86が覆われるように層間絶縁層87をP型半導体層81上に成膜する。そして、CMPなどの方法にて層間絶縁層87を薄膜化することにより、層間絶縁層87を平坦化する。
次に、図15(b)に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いて層間絶縁層87をパターニングすることにより、N型不純物導入層84を露出させる開口部H1を層間絶縁層87に形成する。
次に、図16(a)に示すように、スパッタまたはCVDなどの方法にて開口部H1が埋め込まれるように層間絶縁層87上に電極材を成膜する。そして、CMPなどの方法にて層間絶縁層87が露出するまで電極材を薄膜化することにより、開口部H1に埋め込まれた埋め込み電極88をN型不純物導入層84上に形成する。
次に、図16(b)に示すように、CVDなどの方法にて絶縁層89を層間絶縁層87および埋め込み電極88上に成膜する。
次に、図17(a)に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いて絶縁層89をパターニングすることにより、埋め込み電極88を露出させる開口部H2を絶縁層89に形成する。
次に、図17(b)に示すように、スパッタまたはCVDなどの方法にて開口部H2が埋め込まれるように絶縁層89および埋め込み電極88上に電極材101を成膜する。なお、電極材101下にはTaNなどのバリアメタル膜を成膜するようにしてもよい。
次に、図18(a)に示すように、CMPなどの方法にて絶縁層89が露出するまで電極材101を薄膜化することにより、開口部H2に埋め込まれたゲート電極90を層間絶縁層87上に形成する。
次に、図18(b)に示すように、CVDなどの方法にてゲート電極90および絶縁層89上にゲート絶縁膜91を形成する。
次に、図19(a)に示すように、スパッタまたはCVDなどの方法にて薄膜半導体層92をゲート絶縁膜91上に成膜する。そして、フォトリソグラフィ技術およびエッチング技術を用いることにより、ゲート電極90に対向するように薄膜半導体層92をパターニングする。
次に、図19(b)に示すように、CVDなどの方法にてゲート絶縁膜98を薄膜半導体層92上に成膜する。そして、フォトリソグラフィ技術およびドライエッチング技術を用いてゲート絶縁膜98をパターニングすることにより、薄膜半導体層92の両端部を露出させる。次に、スパッタまたはCVDなどの方法にてゲート絶縁膜98上に電極材を成膜する。そして、フォトリソグラフィ技術およびエッチング技術を用いて電極材をパターニングすることにより、薄膜半導体層92の端部にかからないようにしてゲート電極90に対向配置されたゲート電極99をゲート絶縁膜98上に形成する。さらに、CVDなどの方法にてゲート電極99が覆われるように層間絶縁層93をゲート絶縁膜91および薄膜半導体層92上に成膜する。
次に、図20(a)に示すように、フォトリソグラフィ技術を用いることにより、開口部H3、H4が設けられたレジストパターンRAを層間絶縁層93上に形成する。そして、レジストパターンRAをマスクとして層間絶縁層93をエッチングすることにより、薄膜半導体層92の端部を露出させる開口部H5、H6を層間絶縁層93に形成する。
次に、図20(b)に示すように、フォトリソグラフィ技術を用いることにより、開口部H7、H8が設けられたレジストパターンRBを層間絶縁層93上に形成する。そして、レジストパターンRBをマスクとして層間絶縁層93をハーフエッチングすることにより、開口部H5、H6に接続された溝H9、H10を層間絶縁層93に形成する。
次に、図21(a)に示すように、スパッタまたはCVDなどの方法にて開口部H5、H6および溝H9、H10が埋め込まれるように層間絶縁層93上に電極材102を成膜する。
次に、図21(b)に示すように、CMPなどの方法にて層間絶縁層93が露出するまで電極材102を薄膜化することにより、開口部H5、H6にそれぞれ埋め込まれた埋め込み電極94、96を薄膜半導体層92上に形成するとともに、埋め込み電極94、96にそれぞれ接続されたソース層95およびドレイン層97を溝H9、H10に埋め込む。
なお、上述した実施形態では、ゲート電極3、23、53、63、90などの第1ゲート電極がソース層およびドレイン層の下部に配置された方法について説明したが、第1ゲート電極がソース層およびドレイン層の上部に配置されていてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1、21、21´、51、61、92 薄膜半導体層、2、4、85、91、98 ゲート絶縁膜、3、7、23、27、53、63、86、90、99 ゲート電極、5、25、55、65、95 ソース層、6、6´、6´´、26、56、66、97 ドレイン層、8、9 ゲートコンタクト、10 下地層、11、89 絶縁層、12、14、15、32〜34 開口部、13、28、29、87、93 層間絶縁層、16、30、31 配線、67、68、77、78 側端制御層、Tb 増幅トランジスタ、Tc リセットトランジスタ、Td 読み出しトランジスタ、PD フォトダイオード、FD フローティングディフュージョン、Vlin 垂直信号線、81 P型半導体層、82、84 N型不純物導入層、83 P型不純物導入層、88、94、96 埋め込み電極、100 光電変換層
Claims (8)
- 薄膜半導体層と、
前記薄膜半導体層の側端部にかからないようにして第1ゲート絶縁膜を介して前記薄膜半導体層上に設けられた第1ゲート電極と、
前記薄膜半導体層に接続されたソース層と、
前記薄膜半導体層に接続されたドレイン層と、
前記薄膜半導体層の側端部にかからないようにして、前記第1ゲート電極が配置された前記薄膜半導体層の反対面上に第2ゲート絶縁膜を介して設けられた第2ゲート電極と、
前記第1ゲート電極と前記第2ゲート電極とを接続する配線とを備えることを特徴とする薄膜トランジスタ。 - 薄膜半導体層と、
前記薄膜半導体層の側端部にかからないようにして、第1ゲート絶縁膜を介して前記薄膜半導体層上に設けられた第1ゲート電極と、
前記薄膜半導体層に接続されたソース層と、
前記薄膜半導体層に接続されたドレイン層とを備えることを特徴とする薄膜トランジスタ。 - 前記薄膜半導体層の側端部にかからないようにして、前記第1ゲート電極が配置された前記薄膜半導体層の反対面上に第2ゲート絶縁膜を介して設けられた第2ゲート電極とを備えることを特徴とする請求項2に記載の薄膜トランジスタ。
- 薄膜半導体層と、
ゲート絶縁膜を介して前記薄膜半導体層上に設けられたゲート電極と、
前記薄膜半導体層に接続されたソース層と、
前記薄膜半導体層に接続され、前記ソース層よりも前記ゲート電極に対する重なり面積の大きなドレイン層とを備えることを特徴とする薄膜トランジスタ。 - 前記ドレイン層は、ゲート幅方向において前記薄膜半導体層の側端部にかからないように配置されていることを特徴とする請求項4に記載の薄膜トランジスタ。
- 前記薄膜半導体層は、前記ドレイン層側では前記ソース層側よりもゲート幅方向に広くなっていることを特徴とする請求項4または5に記載の薄膜トランジスタ。
- 前記ドレイン層と前記ソース層との間において前記薄膜半導体層の側短部上に配置され、前記薄膜半導体層の側短部の電位を制御する側端制御層を備えることを特徴とする請求項1から6のいずれか1項に記載の薄膜トランジスタ。
- 光電変換層が形成された半導体層と、
前記半導体層上に形成され、前記光電変換層に蓄積された電荷を読み出す読み出しトランジスタと、
前記読み出しトランジスタ上に形成され、前記読み出しトランジスタを介して読み出された信号を増幅する薄膜トランジスタとを備え、
前記薄膜トランジスタは、
薄膜半導体層と、
前記薄膜半導体層の側端部にかからないようにして、第1ゲート絶縁膜を介して前記薄膜半導体層上に設けられた第1ゲート電極と、
前記薄膜半導体層に接続されたソース層と、
前記薄膜半導体層に接続されたドレイン層とを備えることを特徴とする固体撮像装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012201474A JP2014056963A (ja) | 2012-09-13 | 2012-09-13 | 薄膜トランジスタおよび固体撮像装置 |
US13/724,801 US20140070222A1 (en) | 2012-09-13 | 2012-12-21 | Thin-film transistor and solid-state imaging apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012201474A JP2014056963A (ja) | 2012-09-13 | 2012-09-13 | 薄膜トランジスタおよび固体撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014056963A true JP2014056963A (ja) | 2014-03-27 |
Family
ID=50232337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012201474A Pending JP2014056963A (ja) | 2012-09-13 | 2012-09-13 | 薄膜トランジスタおよび固体撮像装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20140070222A1 (ja) |
JP (1) | JP2014056963A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016027626A (ja) * | 2014-06-23 | 2016-02-18 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
JP2017168838A (ja) * | 2016-03-10 | 2017-09-21 | 株式会社半導体エネルギー研究所 | トランジスタ、電子機器 |
JP7410110B2 (ja) | 2015-05-22 | 2024-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP7455928B2 (ja) | 2014-01-16 | 2024-03-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3587040B2 (ja) * | 1997-12-18 | 2004-11-10 | ソニー株式会社 | 薄膜半導体装置及び表示装置 |
JP4538767B2 (ja) * | 2008-03-25 | 2010-09-08 | ソニー株式会社 | 表示装置の製造方法および表示装置、ならびに薄膜トランジスタ基板の製造方法および薄膜トランジスタ基板 |
-
2012
- 2012-09-13 JP JP2012201474A patent/JP2014056963A/ja active Pending
- 2012-12-21 US US13/724,801 patent/US20140070222A1/en not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7455928B2 (ja) | 2014-01-16 | 2024-03-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2016027626A (ja) * | 2014-06-23 | 2016-02-18 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
JP7410110B2 (ja) | 2015-05-22 | 2024-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2017168838A (ja) * | 2016-03-10 | 2017-09-21 | 株式会社半導体エネルギー研究所 | トランジスタ、電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US20140070222A1 (en) | 2014-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6108280B2 (ja) | 固体撮像装置 | |
JP5328224B2 (ja) | 固体撮像装置 | |
JP5930650B2 (ja) | 半導体装置の製造方法 | |
US9466641B2 (en) | Solid-state imaging device | |
US20210020673A1 (en) | Solid-state imaging apparatus | |
US11901388B2 (en) | Device over photodetector pixel sensor | |
US20200185440A1 (en) | Wide channel gate structure | |
TWI702718B (zh) | 背面射入型固體攝像裝置 | |
US10916587B2 (en) | Image sensor | |
JP5818238B2 (ja) | 半導体装置 | |
JP2014056963A (ja) | 薄膜トランジスタおよび固体撮像装置 | |
US20160013224A1 (en) | Photoelectric conversion device | |
US9472590B2 (en) | Solid-state image capturing device and manufacturing method thereof | |
US9437648B2 (en) | Solid-state image pickup device | |
US20230022384A1 (en) | Multiplying image sensor | |
JP6818931B1 (ja) | 真空チャネル電界効果トランジスタ、その製造方法及び半導体装置 | |
JP6161454B2 (ja) | 光電変換装置、その製造方法及びカメラ | |
US20150187835A1 (en) | Transistor, image sensor including the same and method for fabricating the same | |
JP6159184B2 (ja) | 光電変換装置及び撮像システム | |
US20240162264A1 (en) | Device over photodetector pixel sensor | |
US9627433B2 (en) | Method of manufacturing junction field effect transistor | |
JP2023073093A (ja) | 真空チャネル型電子素子、光伝送回路及び積層チップ | |
JP5838704B2 (ja) | 撮像素子 | |
JP2017152439A (ja) | 半導体装置、および、半導体装置の製造方法 | |
JP2013191594A (ja) | 固体撮像装置の製造方法 |