TW202109495A - 畫素陣列基板 - Google Patents

畫素陣列基板 Download PDF

Info

Publication number
TW202109495A
TW202109495A TW109116616A TW109116616A TW202109495A TW 202109495 A TW202109495 A TW 202109495A TW 109116616 A TW109116616 A TW 109116616A TW 109116616 A TW109116616 A TW 109116616A TW 202109495 A TW202109495 A TW 202109495A
Authority
TW
Taiwan
Prior art keywords
line
lines
common electrode
auxiliary line
auxiliary
Prior art date
Application number
TW109116616A
Other languages
English (en)
Other versions
TWI729815B (zh
Inventor
李珉澤
鄭聖諺
陳品妏
鍾岳宏
徐雅玲
廖烝賢
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to CN202010723162.3A priority Critical patent/CN112420735A/zh
Priority to CN202021486315.9U priority patent/CN212365968U/zh
Priority to US16/984,174 priority patent/US11462148B2/en
Publication of TW202109495A publication Critical patent/TW202109495A/zh
Application granted granted Critical
Publication of TWI729815B publication Critical patent/TWI729815B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

一種畫素陣列基板，其包括基板、多條資料線、多條掃描線、多個子畫素、第一以及第二輔助線。多個子畫素排列成在第一方向上排列的多個第一排以及在第二方向上排列的多個第二排。第一輔助線與多條掃描線屬於第一導電層。第二輔助線與多條資料線屬於第二導電層。第一輔助線位於兩條掃描線之間。第一輔助線的第一端與所述兩條掃描線中的一條連接。第一輔助線的第二端與所述兩條掃描線中的另一條分離。第二輔助線與第一輔助線在第二端處透過導電貫孔而電性連接。

Description

畫素陣列基板
本發明是有關於一種畫素陣列基板。
為了因應電子裝置的多種需求，有時需要透過縱向的輔助線路連接橫向的掃描線，來讓閘極驅動電路與資料驅動電路設置在顯示區的同一側。然而，在這樣的設計架構下，相鄰於輔助線路的多個子畫素的畫素電壓可能因為閘極訊號的開啟或關閉而受到耦合效應的影響，造成所述多個子畫素的灰階或亮度變異，使畫面表現不佳。
本發明提供一種畫素陣列基板，其有助於改善耦合效應的影響。
本發明的一實施例提供一種畫素陣列基板，其包括基板、多條資料線、多條掃描線、多個子畫素、第一輔助線以及第二輔助線。多條資料線設置在基板上且在第一方向上排列。多條掃描線設置在基板上且在第二方向上排列，其中第二方向與第一方向相交。多個子畫素設置在基板上並排列成在第一方向上排列的多個第一排以及在第二方向上排列的多個第二排。每一個第一排與至少一條資料線電性連接，且每一個第二排與一條掃描線電性連接。第一輔助線設置在基板上，其中第一輔助線與多條掃描線屬於第一導電層。第二輔助線設置在基板上，其中第二輔助線與多條資料線屬於第二導電層。第一輔助線位於兩條掃描線之間。第一輔助線具有第一端以及與第一端相對的第二端。第一端與所述兩條掃描線中的一條連接。第二端與所述兩條掃描線中的另一條分離。第二輔助線與第一輔助線在第二端處透過導電貫孔而電性連接。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
現將詳細地參考本發明的示範性實施例，示範性實施例的實例說明於附圖中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。
應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件“上”或“連接到”另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為“直接在另一元件上”或“直接連接到”另一元件時，不存在中間元件。如本文所使用的，“連接”可以指物理及/或電性連接。再者，“電性連接”或“耦合”可以是二元件間存在其它元件。
本文使用的“約”、“近似”、或“實質上”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量（即，測量系統的限制）。例如，“約”可以表示在所述值的一個或多個標準偏差內，或±30%、±20%、±10%、±5%內。再者，本文使用的“約”、“近似”或“實質上”可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。
除非另有定義，本文使用的所有術語（包括技術和科學術語）具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
應理解，在附圖中，各圖式繪示的是特定實施例中所使用的方法、結構或材料的通常性特徵。然而，這些圖式不應被解釋為界定或限制由這些實施例所涵蓋的範圍或性質。舉例來說，為了清楚起見，各膜層、區域或結構的相對尺寸、厚度及位置可能縮小或放大，或者可能省略繪示出部分膜層或元件。
圖1是本發明的一個實施例的畫素陣列基板的局部上視示意圖。請參照圖1，畫素陣列基板1包括基板SUB、多個子畫素SP以及多個佈線單元(如佈線單元A、佈線單元A1、佈線單元C1、佈線單元C2、佈線單元C3、佈線單元C4、佈線單元E、佈線單元SS及佈線單元SM)。
基板SUB主要用以承載畫素陣列基板1中的膜層或元件。舉例來說，基板SUB的材質可以是玻璃、石英、有機聚合物、如晶圓、陶瓷或是其它可適用的材料。
多個子畫素SP設置在基板SUB上。多個子畫素SP排列成在第一方向D1上排列的多個第一排R1以及在第二方向D2上排列的多個第二排R2。第二方向D2與第一方向D1相交。舉例來說，第二方向D2可垂直於第一方向D1，但不限於此。圖1示意性繪示出八個第一排R1(如R1-1至R1-8)以及十二個第二排R2(如R2-1至R2-12)，其中每個第一排R1中有十二個子畫素SP，且每個第二排R2中有八個子畫素SP。然而，子畫素SP的數量及其排列方式可依需求改變。
多個子畫素SP可包括多種顏色的子畫素，如多個紅色子畫素、多個綠色子畫素以及多個藍色子畫素，但不限於此。各個第一排R1中的複數個(如十二個)子畫素SP可具有相同的顏色，且各個第二排R2中的複數個(如八個)子畫素SP可包括在第一方向D1上交替排列的多種顏色的子畫素。然而，多個子畫素SP的顏色種類以及排列方式可依需求改變。
多個佈線單元設置在基板SUB上且對應多個子畫素SP設置。舉例來說，多個佈線單元與多個子畫素SP可在第一方向D1上交替地排列。多個佈線單元可包括多種線路，如用於傳遞閘極訊號的輔助線路、用於穩壓的線路、修補線路或其他線路。依據佈線結構(如線路的相對設置關係、連接關係或其他結構設計)的不同，位於多個子畫素SP周邊的線路可劃分出多種佈線單元。圖1示意性繪示出九種佈線單元，如佈線單元A、佈線單元A1、佈線單元C1、佈線單元C2、佈線單元C3、佈線單元C4、佈線單元E、佈線單元SS及佈線單元SM。然而，畫素陣列基板1中的佈線單元的種類可依需求增加或減少。
多個佈線單元與多個子畫素SP之間的相對設置關係及細部結構可參照圖2至圖11。圖2是圖1中區域R的一種上視示意圖。圖3至圖11分別是圖1中佈線單元C2、C3、C4、C1、A、SS、SM、E、A1的上視示意圖。為便於理解，圖3至圖11還繪示出佈線單元左右兩側的兩個子畫素SP。
以下搭配圖2至圖11說明畫素陣列基板1的一種實施例。在此實施例中，畫素陣列基板1包括適用於兩條資料線半條閘極線(two data lines and half gate line，2DHG)的驅動方式的線路結構(包括子畫素結構以及佈線結構)。然而，應理解，畫素陣列基板1的線路結構在進行些許調整後也可適用於其他種驅動方式，如一條資料線一條閘極線(one data lines and one gate line，1D1G)的驅動方式，但不以此為限。
請先參照圖1及圖2，除了基板SUB、多個子畫素SP以及多個佈線單元之外，畫素陣列基板1可進一步包括多條資料線DL、多條掃描線SL、第一輔助線AL1以及第二輔助線AL2。
多條資料線DL以及多條掃描線SL設置在基板SUB上，其中多條資料線DL在第一方向D1上排列，且多條掃描線SL在第二方向D2上排列。
多條資料線DL以及多條掃描線SL屬於不同的導電層，且多條資料線DL以及多條掃描線SL可透過至少一層絕緣層而間隔開。舉例來說，多條掃描線SL屬於第一導電層，而多條資料線DL屬於第二導電層。
基於導電性的考量，多條資料線DL以及多條掃描線SL可使用金屬材料。然而，多條資料線DL以及多條掃描線SL也可以使用其他導電材料，如合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其它導電材料的堆疊層。
每一個子畫素SP可包括一個或多個主動元件SP1以及一個或多個畫素電極SP2。圖2至圖11示意性繪示出每一個子畫素SP包括一個主動元件SP1以及一個畫素電極SP2。然而，子畫素SP所包括的主動元件SP1的數量、畫素電極SP2的數量、或主動元件SP1與畫素電極SP2的相對設置關係不限於此。
以薄膜電晶體為例，如圖3至圖11所示，主動元件SP1可包括閘極GE、閘絕緣層(未繪示)、半導體層CH、絕緣層(未繪示)、源極SE以及汲極DE。閘極GE設置在基板SUB上且例如屬於第一導電層。閘絕緣層設置在基板SUB上並覆蓋閘極GE。半導體層CH設置在閘絕緣層上且位於閘極GE上方。源極SE以及汲極DE設置在半導體層CH上且例如屬於第二導電層。絕緣層覆蓋閘絕緣層、半導體層CH以及第二導電層。畫素電極SP2設置在絕緣層上且例如屬於第三導電層。畫素電極SP2可透過位於絕緣層中的導電貫孔CV1而與汲極DE電性連接。第三導電層例如為透明導電層。透明導電層的材質可包括金屬氧化物，如銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、其它合適的氧化物、或者是上述至少二者的堆疊層，但不限於此。
請參照圖2，每一個子畫素SP的主動元件SP1與畫素電極SP2例如在第二方向D2上排列。此外，每一個第一排R1包括在第二方向D2上排列的複數個子畫素SP。每一個第一排R1與至少一條資料線DL電性連接。換句話說，每一個第一排R1可與一條資料線DL電性連接，或者每一個第一排R1可與複數條資料線DL(如位於第一排R1相對兩側的兩條資料線DL)電性連接。第一排R1與資料線DL電性連接是指所述第一排R1中的複數個子畫素SP的複數個源極SE與資料線DL電性連接。
另外，每一個第二排R2包括在第一方向D1上排列的複數個子畫素SP。每一個第二排R2與一條掃描線SL電性連接。第二排R2與掃描線SL電性連接是指位於所述第二排R2中的複數個子畫素SP的複數個閘極GE與掃描線SL電性連接。
以2DHG的驅動方式(即相鄰兩個第二排R2中的多個主動元件SP1同時被開啟且資料訊號依序輸出至多個第一排R1)為例，如圖2所示，多條掃描線SL可包括多條第一掃描線SL1以及多條第二掃描線SL2。多條第一掃描線SL1以及多條第二掃描線SL2在第二方向D2上交替排列並分別與多個第二排R2電性連接。每一條第一掃描線SL1與對應的一條第二掃描線SL2在相同時序下接收到掃描訊號，使得相鄰兩個第二排R2中的多個主動元件SP1同時被開啟。多條資料線DL可包括多條第一資料線DL1以及多條第二資料線DL2。多條第一資料線DL1以及多條第二資料線DL2在第一方向D1上交替排列，其中在任兩個相鄰的第一排R1之間有一條第一資料線DL1以及一條第二資料線DL2。每一個第一排R1中的一部分子畫素SP與相鄰的一條第一資料線DL1電性連接，且每一個第一排R1中的另一部分子畫素SP與相鄰的一條第二資料線DL2電性連接。
以圖1及圖2為例，畫素陣列基板1可包括4m個第一排R1，且每一個第一排R1包括由上而下排列(即沿第二方向D2的反方向排列)的3n個子畫素SP，其中m、n為大於或等於1的正整數。在第(4m-3)及第(4m-2)個第一排R1(如第一排R1-1、第一排R1-2、第一排R1-5或第一排R1-6)中，第3n個子畫素SP(如第3、6、9、12個子畫素SP)與相鄰的第一資料線DL1電性連接，且第(3n-2)及第(3n-1)個子畫素SP(如第1、2、4、5、7、8、10、11個子畫素SP)與相鄰的第二資料線DL2電性連接。另一方面，在第(4m-1)及第4m個第一排R1(如第一排R1-3、第一排R1-4、第一排R1-7或第一排R1-8)中，第3n個子畫素SP(如第3、6、9、12個子畫素SP)與相鄰的第二資料線DL2電性連接，且第(3n-2)及第(3n-1)個子畫素SP(如第1、2、4、5、7、8、10、11個子畫素SP)與相鄰的第一資料線DL1電性連接。
第一輔助線AL1以及第二輔助線AL2設置在基板SUB上，其中第一輔助線AL1與多條掃描線SL屬於第一導電層，而第二輔助線AL2與多條資料線DL屬於第二導電層。
第一輔助線AL1設置在兩條相鄰的第一排R1(如第一排R1-4及第一排R1-5)之間，且第一輔助線AL1在第二方向D2上可位於兩條掃描線SL之間。所述兩條掃描線SL可以是相鄰兩條掃描線SL，或者所述兩條掃描線SL之間可以有其他的掃描線SL。如圖11所示，第一輔助線AL1可位於兩條相鄰的第一掃描線SL1之間，且所述兩條相鄰的第一掃描線SL1之間例如有一條第二掃描線SL2。
第一輔助線AL1具有第一端E1以及與第一端E1相對的第二端E2。第一端E1與所述兩條掃描線SL(如兩條第一掃描線SL1)中的一條連接(或接觸)。第二端E2與所述兩條掃描線SL(如兩條第一掃描線SL1)中的另一條分離(即不相連)。換句話說，所述兩條掃描線SL沒有被第一輔助線AL1連接或電性連接。
第二輔助線AL2也位於第一排R1-4與第一排R1-5之間。在一些實施例中，第二輔助線AL2在基板SUB的法線方向D3上可重疊於第一輔助線AL1，以縮減第一排R1-4與第一排R1-5之間的間距，但不限於此。
第二輔助線AL2與第一輔助線AL1在第二端E2處透過導電貫孔CV2而電性連接。在一些實施例中，第二輔助線AL2可包括第一部分P1以及第二部分P2。第一部分P1以及第二部分P2在第二方向D2上排列。第一部分P1例如連接至閘極訊號端，且第一部分P1從閘極訊號端朝第二端E2處延伸且橫越位於第一輔助線AL1相對兩側的所述兩條掃描線SL中與第一輔助線AL1分離的掃描線SL(如第一掃描線SL1)，並且第一部分P1在第二端E2處透過導電貫孔CV2而與第一輔助線AL1電性連接。第二部分P2與第一部分P1在第二端E2處分離。換句話說，第二部分P2未與第一部分P1連接或電性連接。第二部分P2在基板SUB的法線方向D3上可重疊於第一輔助線AL1並橫越連接於第一輔助線AL1的所述一條掃描線SL(如第一掃描線SL1)，且第二部分P2電性絕緣於第一輔助線AL1以及連接於第一輔助線AL1的所述一條掃描線SL(如第一掃描線SL1)。
藉由上述設計，閘極訊號依序藉由第二輔助線AL2的第一部分P1以及第一輔助線AL1而傳遞至對應的一條掃描線SL。由於第一輔助線AL1終止於所述對應的一條掃描線SL而沒有必要進一步延伸至與所述對應的一條掃描線SL電性連接的相鄰兩個子畫素SP(如位於佈線單元C4相對兩側的兩個子畫素SP)之間，因此可避免位於佈線單元C4相對兩側的兩個子畫素SP因受到橫向的掃描線SL(如第一掃描線SL1)及縱向的輔助線路(第一輔助線AL1)的耦合效應的影響所造成的灰階或亮度變異。
此外，在閘極訊號傳遞至對應的一條掃描線SL的過程中，閘極訊號在第二端E2處被傳遞至位於第一導電層中的第一輔助線AL1。在閘極訊號被第一輔助線AL1傳遞的過程中，設置在第一輔助線AL1上方的第二輔助線AL2的第二部分P2可屏蔽第一輔助線AL1，從而有助於降低相鄰於第一輔助線AL1的多個子畫素SP(如位於佈線單元C2相對兩側的兩個子畫素SP及位於佈線單元C3相對兩側的兩個子畫素SP)所受到電容耦合的影響。在一些實施例中，如圖3及圖4所示，在第二輔助線AL2的第二部分P2與第一輔助線AL1的重疊範圍中，第二部分P2的線寬WAL2可大於或等於第一輔助線AL1的線寬WAL1，以進一步提升屏蔽效果。在本文中，某一元件的線寬指的是所述元件在垂直於其延伸方向上的最大寬度。在一些實施例中，第二部分P2可連接至直流訊號端(未繪示)，以提供穩壓的效果。在另一些實施例中，第二部分P2的電位可以是浮置(floating)的。
應理解，雖然圖2示意性繪示出一條第一輔助線AL1以及一條第二輔助線AL2，但畫素陣列基板1可包括多條第一輔助線AL1以及多條第二輔助線AL2。所述多條第一輔助線AL1可分別連接至多條掃描線SL(如多條第一掃描線SL1)，而所述多條第二輔助線AL2可對應所述多條第一輔助線AL1設置。
依據不同的需求，畫素陣列基板1還可包括其他元件或膜層。如圖2所示，畫素陣列基板1還可包括多條第一共用電極線CL1、多條第二共用電極線CL2以及多條第三共用電極線CL3。多條第一共用電極線CL1、多條第二共用電極線CL2以及多條第三共用電極線CL3設置在基板SUB上且例如屬於第一導電層。
多條第一共用電極線CL1以及多條第二共用電極線CL2在第二方向D2上交替排列，其中任兩條相鄰的掃描線SL(如一條第一掃描線SL1及相鄰的一條第二掃描線SL2)之間有一條第一共用電極線CL1以及一條第二共用電極線CL2。每一條第三共用電極線CL3連接於一條第一共用電極線CL1以及相鄰的一條第二共用電極線CL2之間(參見佈線單元C4及佈線單元SM)。換句話說，一條第一共用電極線CL1以及相鄰的一條第二共用電極線CL2透過第三共用電極線CL3而電性連接。
在一些實施例中，位於第一輔助線AL1的相對兩端的所述兩條掃描線SL之間可有至少一條第一共用電極線CL1以及至少一條第二共用電極線CL2。圖2示意性繪示出位於第一輔助線AL1的相對兩端的所述兩條掃描線SL之間有兩條第一共用電極線CL1(如第一共用電極線CL1A)、兩條第二共用電極線CL2(如第二共用電極線CL2A)以及一條第二掃描線SL2。由於第一輔助線AL1、第一共用電極線CL1A、第二共用電極線CL2A以及第二掃描線SL2屬於同一導電層(第一導電層)，因此兩條第一共用電極線CL1A、兩條第二共用電極線CL2A以及第二掃描線SL2各自在第一輔助線AL1的行經處須斷開(參見佈線單元C2及佈線單元C3)，以避免與第一輔助線AL1短接。斷開的每一條第一共用電極線CL1以及斷開的每一條第二共用電極線CL2可透過多條第三共用電極線CL3而電性連接(參見佈線單元SM)，而斷開的第二掃描線SL2可透過多條輔助線(未繪示)而與對應的一條第一掃描線SL1電性連接。在一些實施例中，第一輔助線AL1在第一方向D1上的相對兩側可各有至少一條第三共用電極線CL3，以將斷開的第一共用電極線CL1以及斷開的第二共用電極線CL2電性連接。
在一些實施例中，畫素陣列基板1還可包括多條第三輔助線AL3。多條第三輔助線AL3設置在基板SUB上且例如屬於第二導電層。
第三輔助線AL3可用於穩壓或修補用，但不以此為限。每一條第三輔助線AL3例如在第二方向D2上延伸，且至少一條第三輔助線AL3位於兩個相鄰的第一排R1之間。如圖2所示，每一條第三輔助線AL3可橫越多條掃描線SL並與多條掃描線SL電性絕緣。
在一些實施例中，每一條第三共用電極線CL3在基板SUB的法線方向D3上可與一條第三輔助線AL3重疊(參見佈線單元SM)。另外，與第三輔助線AL3重疊的第三共用電極線CL3的數量可大於或等於一。藉由導線疊置的設計，可縮減兩個相鄰的第一排R1之間的間距，從而有助於體積微型化或解析度的提升。
在一些實施例中，多條第三共用電極線CL3中的至少一條可電性連接於與其重疊的第三輔助線AL3(參見佈線單元SM)，以降低導線阻值。舉例來說，第三共用電極線CL3可透過導電貫孔CV3而與第三輔助線AL3電性連接。圖2示意性繪示出位於第二輔助線AL2相對兩側的兩條第三輔助線AL3中的每一者在基板SUB的法線方向D3上重疊於複數條(如兩條)第三共用電極線CL3，並與所述複數條第三共用電極線CL3電性連接，但本發明不限於此。
在一些實施例中，畫素陣列基板1還可包括多條第四輔助線AL4(參見佈線單元SS、佈線單元A和佈線單元A1)。多條第四輔助線AL4設置在基板SUB上且例如屬於第一導電層。
每一條第四輔助線AL4在第二方向D2上位於一條第一共用電極線CL1以及相鄰的一條第二共用電極線CL2之間，並與所述一條第一共用電極線CL1以及所述相鄰的一條第二共用電極線CL2分離。換句話說，第四輔助線AL4沒有接觸第一共用電極線CL1以及第二共用電極線CL2。
第四輔助線AL4例如用於降低導線阻值。在一些實施例中，多條第三輔助線AL3中的至少一條在法線方向D3上重疊於複數條第四輔助線AL4並與所述複數條第四輔助線AL4電性連接(參見佈線單元SS、A和A1)。舉例來說，第三輔助線AL3可透過導電貫孔CV4而與第四輔助線AL4電性連接。
在一些實施例中，第二輔助線AL2在法線方向D3上重疊於複數條第四輔助線AL4(參見佈線單元A)並與所述複數條第四輔助線AL4電性連接。
在一些實施例中，畫素陣列基板1還可包括第五輔助線AL5(參見佈線單元E)。第五輔助線AL5設置在基板SUB上且例如屬於第一導電層。圖2示意性繪示出兩條第五輔助線AL5，但畫素陣列基板1所包括的第五輔助線AL5的數量可依需求改變。
第五輔助線AL5例如用於將兩條相鄰的掃描線SL(如一條第一掃描線SL1以及相鄰的一條第二掃描線SL2)連接，以實現2DHG的驅動方式。如圖2所示，第五輔助線AL5在第一方向D1上例如位於兩個相鄰的第一排R1之間(如第一排R1-1與R1-2之間以及第一排R1-7與R1-8之間)。此外，第五輔助線AL5與第一輔助線AL1在第二方向D2上分別位於與第一輔助線AL1電性連接的一條第一掃描線SL1的相對側，且第五輔助線AL5將與第一輔助線AL1電性連接的所述一條第一掃描線SL1與相鄰的一條第二掃描線SL2連接(參見佈線單元E及佈線單元A1)。
在一些實施例中，第五輔助線AL5在基板SUB的法線方向D3上可與第三輔助線AL3重疊。在閘極訊號被第五輔助線AL5傳遞的過程中，設置在第五輔助線AL5上方的第三輔助線AL3可屏蔽第五輔助線AL5，從而有助於降低相鄰於第五輔助線AL5的多個子畫素SP(如位於佈線單元E相對兩側的兩個子畫素SP)所受到電容耦合的影響。在一些實施例中，如圖10所示，第三輔助線AL3的線寬WAL3可大於或等於第五輔助線AL5的線寬WAL5，以進一步提升屏蔽效果。
再參照圖2，被第五輔助線AL5連接的第一掃描線SL1與第二掃描線SL2之間有一條第一共用電極線CL1(如第一共用電極線CL1B)以及一條第二共用電極線CL2(如第二共用電極線CL2B)。由於第五輔助線AL5、第一共用電極線CL1B以及第二共用電極線CL2B屬於同一導電層(如第一導電層)，因此第一共用電極線CL1B以及第二共用電極線CL2B各自在第五輔助線AL5的行經處須斷開，以避免與第五輔助線AL5短接。在一些實施例中，斷開的第一共用電極線CL1B以及斷開的第二共用電極線CL2B可透過至少一條第三共用電極線CL3而電性連接(參見佈線單元C4)，。在一些實施例中，所述至少一條第三共用電極線CL3在基板SUB的法線方向D3上可重疊於第二輔助線AL2並與第二輔助線AL2電性絕緣。
由圖1及圖2可知，在第一輔助線AL1以及第二輔助線AL2所在的第一排R1-4及相鄰的第一排R1-5之間的複數個佈線單元例如包括四種以上的佈線結構。在圖1及圖2中，在第一輔助線AL1以及第二輔助線AL2所在的第一排R1-4及相鄰的第一排R1-5之間的複數個佈線單元例如包括五種佈線結構A、C1、C2、C3及C4。然而，在其他實施例中，在第一輔助線AL1以及第二輔助線AL2所在的第一排R1-4及相鄰的第一排R1-5之間的佈線單元的種類可依實際需求(如驅動方式)而改變。此外，畫素陣列基板所包括的佈線單元的種類也可實際需求(如驅動方式)而改變。
舉例來說，在一條資料線一條閘極線1D1G的驅動方式下，位於同一個第一排R1中的多個主動元件SP1可與同一條資料線DL電性連接。此外，位於第一輔助線AL1的相對兩端的兩條掃描線SL可以是相鄰兩條掃描線SL，即所述兩條掃描線SL之間沒有其他掃描線SL，因此，畫素陣列基板可省略佈線單元C3。另外，位於第一輔助線AL1的相對兩端的所述兩條掃描線SL之間的第一共用電極線CL1的數量以及第二共用電極線CL2的數量可皆為一，且所述一條第一共用電極線CL1以及所述一條第二共用電極線CL2在第一輔助線AL1的行經處斷開。再者，在1D1G的驅動方式下，畫素陣列基板可省略第五輔助線，因此畫素陣列基板可省略佈線單元E及A1。
另外，本文中的畫素陣列基板例如可應用於顯示裝置(未繪示)中。顯示裝置除了畫素陣列基板之外，可進一步包括對向基板、位於對向基板與畫素陣列基板1之間的顯示介質以及用以驅動畫素陣列基板1的驅動元件。舉例來說，驅動元件可包括晶片。晶片可藉由晶粒-軟片接合製程(Chip On Film，COF)、晶粒-玻璃接合製程(Chip On Glass，COG)、軟片式晶粒接合(Tape Automated Bonding，TAB)或其它方式與畫素陣列基板100接合。
綜上所述，在本發明的實施例中，由於第一輔助線終止於對應的一條掃描線而沒有必要進一步延伸至與所述對應的一條掃描線電性連接的相鄰兩個子畫素之間，因此可避免所述相鄰兩個子畫素因受到橫向的掃描線及縱向的輔助線路的耦合效應的影響所造成的灰階或亮度變異。此外，在閘極訊號傳遞至對應的一條掃描線的過程中，閘極訊號在第二端處被傳遞至位於第一導電層中的第一輔助線，且在閘極訊號在第一輔助線傳遞的過程中，設置在第一輔助線上方的第二輔助線的第二部分可屏蔽第一輔助線，從而有助於降低相鄰於第一輔助線的多個子畫素所受到電容耦合的影響。
在一些實施例中，在第二輔助線的第二部分與第一輔助線的重疊範圍中，第二輔助線的第二部分的線寬可大於或等於第一輔助線的線寬，以進一步提升屏蔽效果。在一些實施例中，第二部分例如連接至直流訊號端，以提供穩壓的效果。在另一些實施例中，第二部分的電位可以是浮置的。在一些實施例中，斷開的第一共用電極線以及斷開的第二共用電極線可透過多條第三共用電極線而電性連接。在一些實施例中，第三共用電極線與第三輔助線可採用疊置的設計，以利體積微型化或解析度的提升。在一些實施例中，第三共用電極線可電性連接於與其重疊的第三輔助線，以降低導線阻值。在一些實施例中，可透過第三輔助線與第四輔助線重疊且電性連接的設計來降低導線阻值。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
1:畫素陣列基板 A、A1、C1、C2、C3、C4、E、SM、SS:佈線單元 AL1:第一輔助線 AL2:第二輔助線 AL3:第三輔助線 AL4:第四輔助線 AL5:第五輔助線 CH:半導體層 CL1、CL1A、CL1B:第一共用電極線 CL2、CL2A、CL2B:第二共用電極線 CL3:第三共用電極線 CV1、CV2、CV3、CV4:導電貫孔 D1:第一方向 D2:第二方向 D3:法線方向 DE:汲極 DL:資料線 DL1:第一資料線 DL2:第二資料線 E1:第一端 E2:第二端 GE:閘極 P1:第一部分 P2:第二部分 R1、R1-1至R1-8:第一排 R2、R2-1至R2-12:第二排 SE:源極 SL:掃描線 SL1:第一掃描線 SL2:第二掃描線 SP:子畫素 SP1:主動元件 SP2:畫素電極 SUB:基板 WAL1、WAL2、WAL3、WAL5:線寬
圖1是本發明的一個實施例的畫素陣列基板的局部上視示意圖。 圖2是圖1中區域R的一種上視示意圖。 圖3至圖11分別是圖1中佈線單元C2、C3、C4、C1、A、SS、SM、E、A1的上視示意圖。
1:畫素陣列基板
A、A1、C2、C3、C4、E、SM、SS:佈線單元
AL1:第一輔助線
AL2:第二輔助線
AL3:第三輔助線
AL4:第四輔助線
AL5:第五輔助線
CL1、CL1A、CL1B:第一共用電極線
CL2、CL2A、CL2B:第二共用電極線
CL3:第三共用電極線
CV2、CV3、CV4:導電貫孔
D1:第一方向
D2:第二方向
D3:法線方向
DL:資料線
DL1:第一資料線
DL2:第二資料線
E1:第一端
E2:第二端
P1:第一部分
P2:第二部分
R1、R1-1至R1-8:第一排
R2、R2-9至R2-12:第二排
SL:掃描線
SL1:第一掃描線
SL2:第二掃描線
SP:子畫素
SP1:主動元件
SP2:畫素電極

Claims (20)

  1. 一種畫素陣列基板，包括： 基板； 多條資料線，設置在所述基板上且在第一方向上排列； 多條掃描線，設置在所述基板上且在第二方向上排列，其中所述第二方向與所述第一方向相交； 多個子畫素，設置在所述基板上並排列成在所述第一方向上排列的多個第一排以及在所述第二方向上排列的多個第二排，其中每一個第一排與至少一條資料線電性連接，且每一個第二排與一條掃描線電性連接； 第一輔助線，設置在所述基板上，其中所述第一輔助線與所述多條掃描線屬於第一導電層；以及 第二輔助線，設置在所述基板上，其中所述第二輔助線與所述多條資料線屬於第二導電層， 其中所述第一輔助線位於兩條掃描線之間，所述第一輔助線具有第一端以及與所述第一端相對的第二端，所述第一端與所述兩條掃描線中的一條連接，所述第二端與所述兩條掃描線中的另一條分離，且所述第二輔助線與所述第一輔助線在所述第二端處透過導電貫孔而電性連接。
  2. 如請求項1所述的畫素陣列基板，其中所述第二輔助線包括第一部分以及第二部分，所述第一部分與所述第二部分在所述第二方向上排列，其中所述第一部分橫越所述兩條掃描線中與所述第一輔助線分離的掃描線，並在所述第二端處透過所述導電貫孔而與所述第一輔助線電性連接，所述第二部分與所述第一部分在所述第二端處分離，所述第二部分在所述基板的法線方向上重疊於所述第一輔助線並橫越連接於所述第一輔助線的所述一條掃描線，且所述第二部分電性絕緣於所述第一輔助線以及連接於所述第一輔助線的所述一條掃描線。
  3. 如請求項2所述的畫素陣列基板，其中所述第二部分的線寬大於或等於所述第一輔助線在所述第二端處以外的線寬。
  4. 如請求項2所述的畫素陣列基板，其中所述第一部分連接至閘極訊號端，且所述第二部分連接至直流訊號端。
  5. 如請求項1所述的畫素陣列基板，還包括： 多條第一共用電極線以及多條第二共用電極線，設置在所述基板上且在所述第二方向上交替排列，其中任兩條相鄰的掃描線之間有一條第一共用電極線以及一條第二共用電極線；以及 多條第三共用電極線，設置在所述基板上，其中每一條第三共用電極線連接於一條第一共用電極線以及相鄰的一條第二共用電極線之間， 其中所述多條第一共用電極線、所述多條第二共用電極線以及所述多條第三共用電極線也屬於所述第一導電層，且 其中位於所述第一輔助線的相對兩端的所述兩條掃描線之間有至少一條第一共用電極線以及至少一條第二共用電極線，所述至少一條第一共用電極線以及所述至少一條第二共用電極線中的每一條在所述第一輔助線的行經處斷開，且斷開的所述至少一條第一共用電極線以及斷開的所述至少一條第二共用電極線透過所述多條第三共用電極線而電性連接。
  6. 如請求項5所述的畫素陣列基板，其中所述第一輔助線在所述第一方向上的相對兩側各有至少一條第三共用電極線。
  7. 如請求項5所述的畫素陣列基板，其中所述第二輔助線在所述基板的法線方向上重疊於至少一條第三共用電極線，並與所述至少一條第三共用電極線電性絕緣。
  8. 如請求項5所述的畫素陣列基板，還包括： 多條第三輔助線，設置在所述基板上，其中至少一條第三輔助線位於兩個相鄰的第一排之間，每一條第三輔助線橫越所述多條掃描線並與所述多條掃描線電性絕緣。
  9. 如請求項8所述的畫素陣列基板，其中所述多條第三輔助線也屬於所述第二導電層。
  10. 如請求項8所述的畫素陣列基板，其中每一條第三共用電極線在所述基板的法線方向上與一條第三輔助線重疊，且所述多條第三共用電極線中的至少一條電性連接於與其重疊的第三輔助線。
  11. 如請求項8所述的畫素陣列基板，其中鄰近所述第二輔助線的至少一條第三輔助線在所述基板的法線方向上重疊於複數條第三共用電極線，並與所述複數條第三共用電極線電性連接。
  12. 如請求項8所述的畫素陣列基板，還包括： 多條第四輔助線，設置在所述基板上，其中每一條第四輔助線位於一條第一共用電極線以及相鄰的一條第二共用電極線之間，並與所述一條第一共用電極線以及所述相鄰的一條第二共用電極線分離。
  13. 如請求項12所述的畫素陣列基板，其中所述多條第四輔助線也屬於所述第一導電層。
  14. 如請求項12所述的畫素陣列基板，其中所述多條第三輔助線中的至少一條在所述法線方向上重疊於複數條第四輔助線並與所述複數條第四輔助線電性連接。
  15. 如請求項12所述的畫素陣列基板，其中所述第二輔助線在所述法線方向上重疊於複數條第四輔助線並與所述複數條第四輔助線電性連接。
  16. 如請求項1所述的畫素陣列基板，其中所述多條掃描線包括多條第一掃描線以及多條第二掃描線，所述多條第一掃描線以及所述多條第二掃描線在所述第二方向上交替排列並分別與所述多個第二排電性連接，所述多條資料線包括多條第一資料線以及多條第二資料線，所述多條第一資料線以及所述多條第二資料線在所述第一方向上交替排列，其中在任兩個相鄰的第一排之間有一條第一資料線以及一條第二資料線，每一個第一排中的一部分子畫素與相鄰的一條第一資料線電性連接，且每一個第一排中的另一部分子畫素與相鄰的一條第二資料線電性連接。
  17. 如請求項16所述的畫素陣列基板，其中所述第一輔助線位於兩條相鄰的第一掃描線之間，所述第一輔助線的所述第一端與所述兩條相鄰的第一掃描線中的一條連接，所述第一輔助線的所述第二端與所述兩條相鄰的第一掃描線中的另一條分離，所述兩條相鄰的第一掃描線之間有一條第二掃描線，且所述一條第二掃描線在所述第一輔助線的行經處斷開。
  18. 如請求項17所述的畫素陣列基板，還包括： 第五輔助線，設置在所述基板上且位於兩個相鄰的第一排之間，其中所述第五輔助線與所述第一輔助線在所述第二方向上分別位於與所述第一輔助線電性連接的所述一條第一掃描線的相對側，且所述第五輔助線將與所述第一輔助線電性連接的所述一條第一掃描線與相鄰的一條第二掃描線連接。
  19. 如請求項18所述的畫素陣列基板，其中所述第五輔助線也屬於所述第一導電層。
  20. 如請求項1所述的畫素陣列基板，還包括： 多個佈線單元，對應所述多個子畫素設置，其中在所述第一輔助線以及所述第二輔助線所在的兩個相鄰的第一排之間的複數個佈線單元包括四種以上的佈線結構。
TW109116616A 2019-08-20 2020-05-20 畫素陣列基板 TWI729815B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010723162.3A CN112420735A (zh) 2019-08-20 2020-07-24 像素阵列基板
CN202021486315.9U CN212365968U (zh) 2019-08-20 2020-07-24 像素阵列基板
US16/984,174 US11462148B2 (en) 2019-08-20 2020-08-04 Pixel array substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962889181P 2019-08-20 2019-08-20
US62/889,181 2019-08-20

Publications (2)

Publication Number Publication Date
TW202109495A true TW202109495A (zh) 2021-03-01
TWI729815B TWI729815B (zh) 2021-06-01

Family

ID=74660448

Family Applications (4)

Application Number Title Priority Date Filing Date
TW109107073A TWI718021B (zh) 2019-08-20 2020-03-04 顯示面板
TW109116616A TWI729815B (zh) 2019-08-20 2020-05-20 畫素陣列基板
TW109120658A TWI738389B (zh) 2019-08-20 2020-06-18 畫素陣列基板
TW109122938A TWI753482B (zh) 2019-08-20 2020-07-07 顯示面板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW109107073A TWI718021B (zh) 2019-08-20 2020-03-04 顯示面板

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW109120658A TWI738389B (zh) 2019-08-20 2020-06-18 畫素陣列基板
TW109122938A TWI753482B (zh) 2019-08-20 2020-07-07 顯示面板

Country Status (5)

Country Link
KR (2) KR102409301B1 (zh)
CN (1) CN112419885B (zh)
DE (2) DE112020003935B4 (zh)
TW (4) TWI718021B (zh)
WO (2) WO2021031836A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113885261A (zh) * 2021-09-30 2022-01-04 Tcl华星光电技术有限公司 显示面板的像素单元、显示面板的下基板、及显示面板
CN115148774A (zh) * 2022-06-30 2022-10-04 厦门天马显示科技有限公司 显示面板和显示装置

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11305681A (ja) * 1998-04-17 1999-11-05 Casio Comput Co Ltd 表示装置
JP4472116B2 (ja) * 2000-05-19 2010-06-02 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置
TW469496B (en) * 2001-01-19 2001-12-21 Hannstar Display Corp Electrode arrangement structure of In-Plane switching mode LCD
US7224118B2 (en) * 2003-06-17 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus having a wiring connected to a counter electrode via an opening portion in an insulating layer that surrounds a pixel electrode
TWI296111B (en) * 2005-05-16 2008-04-21 Au Optronics Corp Display panels, and electronic devices and driving methods using the same
TWI352958B (en) * 2006-12-05 2011-11-21 Hannstar Display Corp Liquid crystal display panel and the driving metho
CN101201469B (zh) * 2006-12-13 2010-11-24 群康科技(深圳)有限公司 液晶显示面板及其修补方法
CN101442060B (zh) * 2008-12-25 2011-04-20 友达光电股份有限公司 像素阵列及其制造方法
CN101487962B (zh) * 2009-01-20 2012-07-04 友达光电股份有限公司 具窄型边框区结构的显示装置与其驱动方法
TWI393947B (zh) * 2009-06-12 2013-04-21 Au Optronics Corp 顯示裝置
CN101587266B (zh) * 2009-06-29 2011-01-26 友达光电股份有限公司 显示装置
KR101589755B1 (ko) * 2009-10-19 2016-01-28 엘지디스플레이 주식회사 표시장치 어레이 기판
KR101290709B1 (ko) * 2009-12-28 2013-07-29 엘지디스플레이 주식회사 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
JP5482393B2 (ja) * 2010-04-08 2014-05-07 ソニー株式会社 表示装置、表示装置のレイアウト方法、及び、電子機器
CN102403320B (zh) * 2010-09-16 2015-05-20 上海天马微电子有限公司 阵列基板及其制作方法、液晶显示面板
KR101717076B1 (ko) * 2010-11-20 2017-03-17 엘지디스플레이 주식회사 네로우 베젤 타입 어레이 기판 및 이를 구비한 액정표시장치
CN102540585B (zh) * 2010-12-09 2014-12-24 群创光电股份有限公司 液晶面板及应用该液晶面板的液晶显示装置
JP2012159633A (ja) * 2011-01-31 2012-08-23 Seiko Epson Corp アクティブマトリクス基板、電気光学装置及び電子機器
KR102004710B1 (ko) * 2011-11-04 2019-07-30 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
TWM432061U (en) 2012-01-05 2012-06-21 Chunghwa Picture Tubes Ltd Pixel array substrate
CN102759828B (zh) * 2012-04-19 2016-04-13 深圳市华星光电技术有限公司 显示面板的布线结构及像素结构
KR101906248B1 (ko) * 2012-12-13 2018-10-11 엘지디스플레이 주식회사 액정 디스플레이 장치
KR102009388B1 (ko) 2012-12-13 2019-08-12 엘지디스플레이 주식회사 액정 디스플레이 장치
KR101966865B1 (ko) * 2013-06-20 2019-04-10 엘지디스플레이 주식회사 액정표시장치와 이의 제조방법
TWI511283B (zh) * 2013-11-07 2015-12-01 Chunghwa Picture Tubes Ltd 畫素陣列基板及有機發光二極體顯示器
KR102167712B1 (ko) * 2013-12-05 2020-10-20 삼성디스플레이 주식회사 데이터 구동 장치 및 이를 포함하는 표시 장치
TWI559062B (zh) * 2013-12-09 2016-11-21 友達光電股份有限公司 主動元件陣列基板
US9990904B2 (en) 2014-01-23 2018-06-05 E Ink Holdings Inc. Pixel array suitable for slim border designs
CN203941365U (zh) * 2014-07-09 2014-11-12 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
KR102237125B1 (ko) * 2014-07-16 2021-04-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102279058B1 (ko) * 2014-07-25 2021-07-20 삼성디스플레이 주식회사 표시 장치
KR20160015479A (ko) 2014-07-30 2016-02-15 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
TWI550320B (zh) * 2014-12-31 2016-09-21 友達光電股份有限公司 畫素結構
KR102284296B1 (ko) * 2015-01-13 2021-08-03 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
TWI534499B (zh) * 2015-02-16 2016-05-21 友達光電股份有限公司 顯示裝置
CN104701302A (zh) 2015-03-18 2015-06-10 合肥京东方光电科技有限公司 阵列基板及其制作方法以及显示装置
KR20160116187A (ko) * 2015-03-26 2016-10-07 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN105093606B (zh) * 2015-05-08 2018-03-27 厦门天马微电子有限公司 阵列基板、液晶显示面板和液晶显示装置
KR20170026755A (ko) * 2015-08-27 2017-03-09 삼성디스플레이 주식회사 표시 장치
CN105047122A (zh) * 2015-09-08 2015-11-11 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
US20170108983A1 (en) * 2015-10-16 2017-04-20 Innolux Corporation Touch display panel and pixel structure
CN105372894B (zh) * 2015-12-24 2018-09-14 上海天马微电子有限公司 一种阵列基板及液晶显示装置
CN105425490A (zh) * 2016-01-04 2016-03-23 京东方科技集团股份有限公司 阵列基板和显示装置
CN105785683A (zh) * 2016-05-24 2016-07-20 深圳市华星光电技术有限公司 像素结构及其阵列基板和液晶面板
CN107957645A (zh) * 2016-10-14 2018-04-24 瀚宇彩晶股份有限公司 显示面板与其制作方法
KR102631187B1 (ko) * 2016-10-31 2024-01-29 엘지디스플레이 주식회사 액정 표시 장치
TWI600947B (zh) * 2016-11-24 2017-10-01 友達光電股份有限公司 用於顯示面板的畫素結構與主動元件陣列基板
CN107219702A (zh) * 2017-07-20 2017-09-29 深圳市华星光电技术有限公司 一种阵列基板及其制造方法、液晶显示装置
TWI657300B (zh) * 2017-08-10 2019-04-21 友達光電股份有限公司 陣列基板
KR102413156B1 (ko) * 2017-11-28 2022-06-24 엘지디스플레이 주식회사 Oled 조명 장치
CN108287441A (zh) * 2018-02-08 2018-07-17 中华映管股份有限公司 像素阵列基板及显示面板
CN108628047B (zh) * 2018-04-02 2021-07-30 上海中航光电子有限公司 一种阵列基板、显示面板及显示装置
CN208570607U (zh) * 2018-09-06 2019-03-01 京东方科技集团股份有限公司 一种布线结构、阵列基板及显示装置
CN109240017B (zh) * 2018-11-22 2021-09-28 上海天马微电子有限公司 显示面板和显示装置
CN109491166B (zh) * 2018-12-28 2021-07-06 深圳市华星光电半导体显示技术有限公司 阵列基板
CN109633971B (zh) * 2019-01-31 2021-08-27 厦门天马微电子有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
KR102524241B1 (ko) 2023-04-20
DE112020003935B4 (de) 2023-08-17
WO2021031836A1 (zh) 2021-02-25
TW202109476A (zh) 2021-03-01
KR102409301B1 (ko) 2022-06-14
DE112020003937B4 (de) 2023-12-28
DE112020003935T5 (de) 2022-06-15
TWI718021B (zh) 2021-02-01
CN112419885A (zh) 2021-02-26
TW202109493A (zh) 2021-03-01
TWI738389B (zh) 2021-09-01
KR20210033039A (ko) 2021-03-25
WO2021031838A1 (zh) 2021-02-25
CN112419885B (zh) 2023-06-09
TW202109499A (zh) 2021-03-01
TWI729815B (zh) 2021-06-01
TWI753482B (zh) 2022-01-21
KR20210038670A (ko) 2021-04-07
DE112020003937T5 (de) 2022-05-25

Similar Documents

Publication Publication Date Title
KR102579368B1 (ko) 게이트 구동 회로 아래에 여분의 신호 배선을 갖는 표시 패널
US9869913B2 (en) Active matrix substrate and display device
US7626670B2 (en) TFT array panel with improved connection to test lines and with the addition of auxiliary test lines commonly connected to each other through respective conductive layers which connect test lines to respective gate or data lines
US11194205B2 (en) Pixel array substrate
US9780126B2 (en) Z-inversion type display device and method of manufacturing the same
US8836903B2 (en) Liquid crystal display
TWI729815B (zh) 畫素陣列基板
JP6503721B2 (ja) アレイ基板およびそれを用いた表示装置
TW202006449A (zh) 薄膜電晶體陣列基板及顯示面板
TWI574245B (zh) 顯示器及其畫素結構
CN212723611U (zh) 显示面板
TW202004278A (zh) 陣列基板
US20150338692A1 (en) Display device
US11810923B2 (en) Pixel array substrate
KR20190066105A (ko) 표시 패널
CN212365968U (zh) 像素阵列基板
TWI714322B (zh) 畫素陣列基板及其驅動方法
KR20210083876A (ko) 터치 디스플레이 장치, 및 디스플레이 패널
TW202207191A (zh) 陣列基板及顯示裝置
TW202314661A (zh) 顯示面板
CN113196371A (zh) 阵列基板及其制备方法、像素驱动方法、显示面板
KR20180002934A (ko) 표시장치