TWI559062B - 主動元件陣列基板 - Google Patents

主動元件陣列基板 Download PDF

Info

Publication number
TWI559062B
TWI559062B TW102145153A TW102145153A TWI559062B TW I559062 B TWI559062 B TW I559062B TW 102145153 A TW102145153 A TW 102145153A TW 102145153 A TW102145153 A TW 102145153A TW I559062 B TWI559062 B TW I559062B
Authority
TW
Taiwan
Prior art keywords
electrode
substrate
main electrode
active device
segment
Prior art date
Application number
TW102145153A
Other languages
English (en)
Other versions
TW201523104A (zh
Inventor
王辰
鐘仁陽
田堃正
魏瑋君
龔欣玫
吳明輝
廖乾煌
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW102145153A priority Critical patent/TWI559062B/zh
Priority to CN201410042366.5A priority patent/CN103760724B/zh
Priority to US14/313,212 priority patent/US9250484B2/en
Publication of TW201523104A publication Critical patent/TW201523104A/zh
Application granted granted Critical
Publication of TWI559062B publication Critical patent/TWI559062B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Description

主動元件陣列基板
本發明是有關於一種主動元件陣列基板。
多區域垂直配向(Multi-domain Vertical Alignment；MVA)技術是透過設計畫素結構與電場分布，讓液晶分子傾倒於多個方向達到多域分割(Multi-domain)，進而提升大視角的光學表現。然而，在部分應用多區域垂直配向技術的面板中，因為液晶分子的節點無法確實鎖在畫素電極之主幹電極的交錯處，因而使得液晶分子的倒向不穩定。這種液晶分子的倒向不穩定會嚴重影響畫面品質。
因此，本發明之一技術態樣是在提供一種主動元件陣列基板，用以解決以上先前技術所提到的困難。
根據本發明一或多個實施方式，一種主動元件陣列基板包含基板、掃描線、資料線、主動元件、第一畫素電極與第一墊高結構。掃描線位於基板上或上方。資料線位於基板上或上方。主動元件電性連接掃描線與資料線。第一畫素電極位於基板上或上方，並電性連接主動元件。第 一畫素電極包含第一主幹電極、第二主幹電極與複數個第一分支電極。第二主幹電極與第一主幹電極交錯並電性連接主動元件，以於第一主幹電極與第二主幹電極的交錯處形成第一交點。第一分支電極連接第一主幹電極與第二主幹電極，以定義出複數個第一配向領域，其中第一分支電極至少相對於第二主幹電極呈非對稱分布。第一墊高結構至少介於第一交點與基板之間，以至少於第一交點處形成第一隆起部。
在本發明一或多個實施方式中，位於上述之第二主幹電極相對兩側之第一配向領域的大小不同。
在本發明一或多個實施方式中，上述之第一主幹電極被第二主幹電極區分為第一區段與第二區段，第二區段之長度較第一區段之長度長。第一墊高結構更介於第一區段與基板之間，使得第一區段亦形成第一隆起部。
在本發明一或多個實施方式中，上述之第一墊高結構更介於至少部分之第二區段與基板之間，使得部分之第二區段亦形成第一隆起部。
在本發明一或多個實施方式中，上述之第二主幹電極被第一主幹電極區分為第一區段與第二區段，第一墊高結構更介於至少部分第二主幹電極之第一區段與基板之間與至少部分第二主幹電極之第二區段與基板之間，使得第二主幹電極之部分第一區段與部分第二區段亦形成第一隆起部。
在本發明一或多個實施方式中，上述之第一墊高結 構更介於全部之第二主幹電極與與基板之間，使得全部之第二主幹電極均形成第一隆起部。
在本發明一或多個實施方式中，上述之第一墊高結構更介於全部之第一區段與基板之間，使得全部之第一區段均形成第一隆起部。
在本發明一或多個實施方式中，上述之第一墊高結構更介於全部之第二主幹電極與基板之間，使得全部之第二主幹電極形成第一隆起部。
在本發明一或多個實施方式中，上述之第二主幹電極被第一主幹電極區分為第一區段與第二區段。第一墊高結構更介於至少部分第二主幹電極之第一區段與基板之間與至少部分第二主幹電極之第二區段與基板之間，使得第二主幹電極之部分第一區段與部分第二區段亦形成第一隆起部。
在本發明一或多個實施方式中，上述之第一畫素電極更包含第三主幹電極與複數個第二分支電極。第一主幹電極與第三主幹電極交錯，以於第一主幹電極與第三主幹電極的交錯處形成第二交點，其中第二主幹電極與第三主幹電極相互平行並分別鄰近相鄰的兩資料線。第二分支電極連接第一主幹電極與第三主幹電極，以定義出複數個第二配向領域，其中位於第三主幹電極相對兩側之第二配向領域的大小不同。
在本發明一或多個實施方式中，上述之主動元件陣列基板更包含第二墊高結構，此第二墊高結構至少介於第 二交點與基板之間，以至少於第二交點處形成第二隆起部。
在本發明一或多個實施方式中，上述之第一主幹電極被第三主幹電極區分為第一區段與第二區段，第二區段之長度較第一區段之長度長。第二墊高結構更介於第一區段與基板之間，使得第一區段亦形成第二隆起部。
在本發明一或多個實施方式中，上述之第二墊高結構更介於至少部分之第二區段與基板之間，使得部分之第二區段亦形成第二隆起部。
在本發明一或多個實施方式中，上述之第三主幹電極被第一主幹電極區分為第一區段與第二區段。第二墊高結構更介於至少部分第三主幹電極之第一區段與基板之間與至少部分第三主幹電極之第二區段與基板之間，使得第三主幹電極之部分第一區段與部分第二區段亦形成第二隆起部。
在本發明一或多個實施方式中，上述之第二墊高結構更介於全部之第三主幹電極與基板之間，使得全部之第三主幹電極均形成第二隆起部。
在本發明一或多個實施方式中，上述之第二墊高結構更介於全部之第一區段與基板之間，使得全部之第一區段均形成第二隆起部。
在本發明一或多個實施方式中，上述之第二墊高結構更介於全部之第三主幹電極與基板之間，使得全部之第三主幹電極均形成第二隆起部。
在本發明一或多個實施方式中，上述之第三主幹電 極被第一主幹電極區分為第一區段與第二區段，第二墊高結構更介於至少部分第三主幹電極之第一區段與基板之間與至少部分第三主幹電極之第二區段與基板之間，使得第三主幹電極之部分第一區段與部分第二區段亦形成第二隆起部。
在本發明一或多個實施方式中，上述之主動元件陣列基板更包含第二畫素電極與龍骨電極。第二畫素電極位於基板上或上方。龍骨電極電性連接第二畫素電極與主動元件，其中第一畫素電極之第一分支電極在基板上的正投影，與龍骨電極在基板上的正投影不重疊。
在本發明一或多個實施方式中，上述之第一畫素電極之第一主幹電極橫跨龍骨電極。
在本發明一或多個實施方式中，上述之第一分支電極與龍骨電極在基板上的正投影之間的最短距離大於約2μm。
在本發明一或多個實施方式中，上述之主動元件陣列基板更包含第二畫素電極與龍骨電極。第二畫素電極位於基板上或上方。龍骨電極電性連接第二畫素電極與主動元件，其中第一畫素電極之第一主幹電極在龍骨電極處斷開為第一子部與第二子部。第一子部與第二子部在基板上的正投影，與龍骨電極在基板上的正投影不重疊。
在本發明一或多個實施方式中，上述之第一畫素電極更包含第三主幹電極、第二分支電極與橋接電極。第三主幹電極與第一主幹電極之第二子部交錯。第二主幹電極 則與第一主幹電極之第一子部交錯。第二分支電極連接第一主幹電極之第二子部與第三主幹電極。第一分支電極則連接第一主幹電極之第一子部與第二主幹電極。橋接電極橫跨龍骨電極，而連接第一分支電極其中至少一與第二分支電極其中至少一。
在本發明一或多個實施方式中，上述之第一畫素電極之第二主幹電極與第三主幹電極相互平行並分別鄰近相鄰的兩資料線，且其在基板上的正投影，與龍骨電極在基板上的正投影不重疊。
在本發明一或多個實施方式中，上述之第一子部與龍骨電極兩者在基板上的正投影之間的最短距離大於約2μm。
在本發明一或多個實施方式中，上述之第二子部與龍骨電極兩者在基板上的正投影之間的最短距離大於約2μm。
在本發明一或多個實施方式中，上述之第一主幹電極位於第一畫素電極的邊緣，第二主幹電極位於第一畫素電極的邊緣，第一交點位於第一畫素電極的角落。
在本發明一或多個實施方式中，上述之第一墊高結構介於全部之第一主幹電極與基板之間，使得全部之第一主幹電極均形成第一隆起部。
100‧‧‧主動元件陣列基板
110‧‧‧基板
120‧‧‧掃描線
130‧‧‧資料線
140‧‧‧主動元件
150‧‧‧第一畫素電極
152‧‧‧第一主幹電極
152F‧‧‧第一部
152S‧‧‧第二部
152T‧‧‧第三部
152R‧‧‧第四部
154‧‧‧第二主幹電極
154F‧‧‧第一區段
154S‧‧‧第二區段
156‧‧‧第一分支電極
157‧‧‧第二分支電極
158‧‧‧第三主幹電極
158F‧‧‧第一區段
158S‧‧‧第二區段
160‧‧‧第一墊高結構
165‧‧‧第二墊高結構
170‧‧‧絕緣層
180‧‧‧第二畫素電極
190‧‧‧龍骨電極
195‧‧‧共享閘極線
197‧‧‧共享主動元件
199‧‧‧儲存電容
N1‧‧‧第一交點
N2‧‧‧第二交點
D1‧‧‧第一配向領域
D2‧‧‧第二配向領域
I‧‧‧線段
第1圖繪示依照本發明第一實施方式之主動元件 陣列基板之單一畫素的局部俯視圖。
第2圖繪示第1圖之第一畫素電極的局部俯視圖。
第3圖繪示沿第2圖之線段I的剖面圖。
第4圖繪示第一實施方式之主動元件陣列基板的液晶倒向模擬結果。
第5圖繪示第一實施方式之主動元件陣列基板的光學顯微鏡影像模擬結果。
第6圖繪示依照本發明第二實施方式之第一畫素電極的局部俯視圖。
第7圖繪示第二實施方式之主動元件陣列基板的液晶倒向模擬結果。
第8圖繪示第二實施方式之主動元件陣列基板的光學顯微鏡影像模擬結果。
第9圖繪示依照本發明第三實施方式之第一畫素電極的局部俯視圖。
第10圖繪示依照本發明第四實施方式之第一畫素電極的局部俯視圖。
第11圖繪示第四實施方式之主動元件陣列基板的實際畫素影像。
第12圖繪示依照本發明第五實施方式之第一畫素電極的局部俯視圖。
第13圖繪示第五實施方式之主動元件陣列基板的實際畫素影像。
第14圖繪示依照本發明第六實施方式之第一畫素 電極的局部俯視圖。
第15圖繪示依照本發明第七實施方式之第一畫素電極的局部俯視圖。
第16圖繪示第七實施方式之主動元件陣列基板的液晶倒向模擬結果。
第17圖繪示第七實施方式之主動元件陣列基板的光學顯微鏡影像模擬結果。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
關於本文中所使用之「約」、「大約」或「大致」，一般是指數值之誤差或範圍於百分之二十以內，較好地是於百分之十以內，更佳地是於百分之五以內。文中若無明確說明，所提及的數值皆視為近似值，即具有如「約」、「大約」或「大致」所表示的誤差或範圍。
第一實施方式
第1圖繪示依照本發明第一實施方式之主動元件陣列基板100之單一畫素的局部俯視圖。第2圖繪示第1圖之第一畫 素電極150的局部俯視圖。第3圖繪示沿第2圖之線段I的剖面圖。如第1~3圖所示，一種主動元件陣列基板100包含基板110、掃描線120、資料線130、主動元件140、第一畫素電極150與第一墊高結構160。掃描線120位於基板110上或上方，資料線130位於基板110上或上方，掃描線120與資料線130交錯配置，主動元件140電性連接掃描線120與資料線130。第一畫素電極150位於基板110上或上方，並電性連接主動元件140。第一畫素電極150包含第一主幹電極152、第二主幹電極154與複數個第一分支電極156，第二主幹電極154為縱向配置，例如與資料線130平行配置，用以電性連接第一畫素電極150與主動元件140，第一主幹電極152與第二主幹電極154交錯，以於第一主幹電極152與第二主幹電極154的交錯處形成第一交點N1。第一分支電極156連接第一主幹電極152與第二主幹電極154，以定義出複數個第一配向領域D1，其中第一分支電極156至少相對於第二主幹電極154呈非對稱分布。第一墊高結構160至少介於第一交點N1與基板110之間，以至少於第一交點N1處形成第一隆起部。
以上第一隆起部應解釋為：「至基板110的垂直高度較其周圍區域高的部份」。由於第一隆起部的存在，使得第一畫素電極150所形成之電場的等電位線也順著第一隆起部隆起。以距離基板110相同高度的液晶分子來說，越靠近第一隆起部，所感受到的電場就越強，液晶分子的傾倒程度也越高。因此，這種電場分佈會強迫液晶分子向第 一隆起部傾倒，所以能夠確實地將液晶分子的節點鎖在第一主幹電極152與第二主幹電極154的交錯處(亦即，第一交點N1)，並穩定液晶分子的倒向，進而改善畫面的品質。
此外，在部分情況下，若第一分支電極156相對於第二主幹電極154呈對稱分布，則可能會使得液晶分子在第一配向領域D1的邊界處產生配向不佳的問題。因此，在本實施方式中，第一分支電極156可相對於第二主幹電極154呈非對稱分布，使得位於第二主幹電極154相對兩側之第一配向領域D1的大小不同，讓液晶分子的配向更為理想。
如第2圖所繪示，第一主幹電極152具有第一部152F、第二部152S、第三部152T及第四部152R。此外，第一主幹電極152被第二主幹電極154區分為第一區段(亦即，第一部152F)與第二區段(亦即，第二部152S、第三部152T及第四部152R)，第二區段(亦即，第二部152S、第三部152T及第四部152R)之長度較第一區段(亦即，第一部152F)之長度長。第一墊高結構160更介於第一區段(亦即，第一部152F)與基板110之間，使得第一區段(亦即，第一部152F)亦形成第一隆起部。在本實施方式中，上述之第一墊高結構160介於全部之第一區段(亦即，第一部152F)與基板110之間，使得全部之第一區段(亦即，第一部152F)均形成第一隆起部。
上述之第一墊高結構160可為主動元件陣列基板100之第一金屬層或第二金屬層的一部分。更具體地說，上 述之第一墊高結構160可與掃描線120或資料線130屬於同一圖案化金屬層。在本實施方式中，上述之第一墊高結構160與掃描線120屬於同一圖案化金屬層。而且，在實際操作時，上述之第一墊高結構160可電性連接共通電位源，以避免第一墊高結構160所產生之電場影響液晶分子的倒向。應了解到，以上第一墊高結構160的材質與操作均僅為例示，而非用以限制本發明，實際上第一墊高結構160的材質也可以是透明導電材料或絕緣材料。本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇第一墊高結構160的材質與操作方式。
如第3圖所示，當第一墊高結構160電性連接共通電位源時，第一墊高結構160與第一畫素電極150之間可具有一絕緣層170。
請回到第1~3圖，在本實施方式中，第一畫素電極150更包含第三主幹電極158與複數個第二分支電極157，第三主幹電極158亦為縱向配置，例如與資料線130平行配置，且第三主幹電極158與第二主幹電極154分別位於第一畫素電極150的相對兩側且分別鄰近相鄰的兩條資料線130。第三主幹電極158與第一主幹電極152交錯，以於第一主幹電極152與第三主幹電極158的交錯處形成第二交點N2。第二分支電極157連接第一主幹電極152與第三主幹電極158，以定義出複數個第二配向領域D2，其中位於第三主幹電極158相對兩側之第二配向領域D2的大小不同。此外，本實施方式之主動元件陣列基板100更包 含第二墊高結構165。此第二墊高結構165至少介於第二交點N2和基板110之間，以至少於第二交點N2處形成第二隆起部。
同樣地，以上第二隆起部應解釋為：「至基板110的垂直高度較其周圍區域高的部份」。由於第二隆起部的存在，使得第一畫素電極150所形成之電場的等電位線也順著第二隆起部隆起。以距離基板110相同高度的液晶分子來說，越靠近第二隆起部，所感受到的電場就越強，液晶分子的傾倒程度也越高。因此，這種電場分佈會強迫液晶分子向第二隆起部傾倒，所以能夠確實地將液晶分子的節點鎖在第一主幹電極152與第三主幹電極158的交錯處(亦即，第二交點N2)，並穩定液晶分子的倒向，進而改善畫面的品質。
此外，在部分情況下，若第二分支電極157相對於第三主幹電極158呈對稱分布，則可能會使得液晶分子在第二配向領域D2的邊界處產生配向不佳的問題。因此，在本實施方式中，第二分支電極157可相對於第三主幹電極158呈非對稱分布，使得位於第三主幹電極158相對兩側之第二配向領域D2的大小不同，讓液晶分子的配向更為理想。
如第2圖所繪示，第一主幹電極152被第三主幹電極158區分為第一區段(亦即，第四部152R)與第二區段(亦即，第一部152F、第二部152S及第三部152T)。第二墊高結構165更介於至少部分之第一區段(亦即，第四部152R) 與基板110之間，使得部分之第一區段(亦即，第四部152R)亦形成第二隆起部。在.本實施方式中，上述之第二墊高結構165介於全部之第一區段(亦即，第四部152R)與基板110之間，使得全部之第一區段(亦即，第四部152R)均形成第二隆起部。上述之第二墊高結構165可為主動元件陣列基板100之第一金屬層或第二金屬層的一部分。更具體地說，上述之第二墊高結構165可與掃描線120或資料線130屬於同一圖案化金屬層。在本實施方式中，上述之第一墊高結構160與第二墊高結構165可屬於同一圖案化金屬層。而且，在實際操作時，上述之第二墊高結構165可電性連接一共通電位源，以避免第二墊高結構165所產生的電場影響液晶分子的倒向。應了解到，以上第二墊高結構165的材質與操作均僅為例示，而非用以限制本發明，實際上第二墊高結構165的材質也可以是透明導電材料或絕緣材料。本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇第二墊高結構165的材質與操作方式。如第3圖所示，當第二墊高結構165電性連接共通電位源時，上述之絕緣層170可介於第二墊高結構165與第一畫素電極150之間。
回到第1~2圖，在本實施方式中，主動元件陣列基板100更可包含第二畫素電極180與龍骨電極190，第二畫素電極180位於基板110上或上方，龍骨電極190電性連接第二畫素電極180與主動元件140。於本實施例中，龍骨電極190係由第一金屬層所構成再利用上方的導電層橋 接而與主動元件140電性連接；然而本發明並不以此為限，龍骨電極190可由第二金屬層構成，亦即直接由主動元件140之源/汲極延伸而形成。
在部分情況下，若龍骨電極190與第一畫素電極150重疊，則在龍骨電極190與第一畫素電極150的重疊處將可能會產生寄生電容，導致電荷在此累積。為了因應這種狀況，本實施方式之第一畫素電極150的第一分支電極156及/或第二分支電極157將退開而未與龍骨電極190重疊。換言之，第一分支電極156及/或第二分支電極157在基板110上的正投影，與龍骨電極190在基板110上的正投影不重疊。
在本實施方式中，第一分支電極156及/或第二分支電極157與龍骨電極190在基板100上的正投影之間的最短距離可大於約2μm。應了解到，以上所舉之最短距離範圍僅為例示，而非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性決定第一分支電極156及/或第二分支電極157與龍骨電極190在基板100上的正投影之間的最短距離。
此外，在本實施方式中，第二主幹電極154及/或第三主幹電極158亦將退開而未與龍骨電極190重疊。換言之，第二主幹電極154及/或第三主幹電極158在基板110上的正投影，與龍骨電極190在基板110上的正投影不重疊。
為了維持第一畫素電極150的電性連接，在本實施 方式中，第一主幹電極152仍會橫跨龍骨電極190。但是，對於本實施方式之第一畫素電極150來說，只有第一主幹電極152橫跨龍骨電極190的地方會與龍骨電極190重疊，因此兩者之間寄生電容所產生的影響將能有效降低。
回到第1圖，在本實施方式中，主動元件陣列基板100尚可包含一共享閘極線(Sharing Gate Line)195、一共享主動元件197與一儲存電容199。此共享主動元件197之閘極電性連接共享閘極線195，共享主動元件197之源極電性連接龍骨電極190，共享主動元件197之汲極電性連接儲存電容199。在操作時，掃描線120會在第N個時序打開主動元件140，使得資料線130將第一畫素電極150與第二畫素電極180充電至資料線電位。在第N+1個時序時，共享閘極線195會將共享主動元件197開啟，使得第二畫素電極180的電位被拉低至較低的電位，讓第一畫素電極150與第二畫素電極180具有不同的電位，進而改善色偏(Color Washout)的問題。
第4圖繪示第一實施方式之主動元件陣列基板的液晶倒向模擬結果。第5圖繪示第一實施方式之主動元件陣列基板的光學顯微鏡影像模擬結果。由第4~5圖可知，具有墊高結構之主動元件陣列基板確實能夠將液晶分子的節點鎖在主幹電極的交錯處。
第二實施方式
第6圖繪示依照本發明第二實施方式之第一畫素電極的局 部俯視圖。本實施方式與第一實施方式的不同點在於：本實施方式之第二主幹電極154被第一主幹電極152區分為第一區段154F與第二區段154S，且第一墊高結構160更介於至少部分之第一區段154F與基板110之間，使得部分之第一區段154F亦形成第一隆起部。此外，第一墊高結構160亦介於至少部分之第二區段154S與基板110之間，使得部分之第二區段154S亦形成第一隆起部。
同樣地，本實施方式之第三主幹電極158也被第一主幹電極152區分為第一區段158F與第二區段158S，且第二墊高結構165更介於至少部分之第一區段158F與基板110之間，使得部分之第一區段158F亦形成第二隆起部。此外，第二墊高結構165亦介於至少部分之第二區段158S與基板110之間，使得部分之第二區段158S亦形成第二隆起部。至於其他相關的結構與材質細節，均與第一實施方式相同，因此不再重複贅述之。
第7圖繪示第二實施方式之主動元件陣列基板的液晶倒向模擬結果。第8圖繪示第二實施方式之主動元件陣列基板的光學顯微鏡影像模擬結果。由第7~8圖可知，具有墊高結構之主動元件陣列基板確實能夠將液晶分子的節點鎖在主幹電極的交錯處。
第三實施方式
第9圖繪示依照本發明第三實施方式之第一畫素電極的局部俯視圖。本實施方式與第二實施方式的不同點在於：本 實施方式之第一墊高結構160更介於至少部分之第二部152S與基板110之間，使得部分之第二部152S亦形成第一隆起部。此外，第二墊高結構165亦介於至少部分之第三部152T與基板110之間，使得部分之第三部152T亦形成第二隆起部。至於其他相關的結構與材質細節，均與第二實施方式相同，因此不再重複贅述之。
第四實施方式
第10圖繪示依照本發明第四實施方式之第一畫素電極的局部俯視圖。本實施方式與第三實施方式的不同點在於：本實施方式之第一墊高結構160更介於全部之第一區段154F與基板110之間，使得全部之第一區段154F均形成第一隆起部。此外，第一墊高結構160亦介於全部之第二區段154S與基板110之間，使得全部之第二區段154S均形成第一隆起部。
同樣地，本實施方式之第二墊高結構165更介於全部之第一區段158F與基板110之間，使得全部之第一區段158F均形成第二隆起部。此外，第二墊高結構165亦介於全部之第二區段158S與基板110之間，使得全部之第二區段158S均形成第二隆起部。至於其他相關的結構與材質細節，均與第三實施方式相同，因此不再重複贅述之。
第11圖繪示第四實施方式之主動元件陣列基板的實際畫素影像。由第11圖可知，具有墊高結構之主動元件陣列基板確實能夠將液晶分子的節點鎖在主幹電極的交錯 處，而且亮區的亮度也很均勻。
第五實施方式
第12圖繪示依照本發明第五實施方式之第一畫素電極的局部俯視圖。本實施方式與第四實施方式的不同點在於：本實施方式之第一墊高結構160更介於幾乎全部之第二部152S與基板110之間，惟第一墊高結構160仍與龍骨電極190之間保留預定間隙，使得幾乎全部之第二部152S均形成第一隆起部。此外，本實施方式之第二墊高結構165更介於幾乎全部之第三部152T與基板110之間，惟第二墊高結構165仍與龍骨電極190之間保留預定間隙，使得幾乎全部之第三部152T均形成第二隆起部。其中，第一墊高結構160及/或第二墊高結構165與龍骨電極190之間的預定間隙須大於約5μm。至於其他相關的結構與材質細節，均與第四實施方式相同，因此不再重複贅述之。
第13圖繪示第五實施方式之主動元件陣列基板的實際畫素影像。由第13圖可知，具有墊高結構之主動元件陣列基板確實能夠將液晶分子的節點鎖在主幹電極的交錯處，而且亮區的亮度也很均勻。
第六實施方式
第14圖繪示依照本發明第六實施方式之第一畫素電極的局部俯視圖。本實施方式與第一實施方式的不同點在於：本實施方式之第一主幹電極152在龍骨電極190處斷開為第 一子部(亦即，第一部152F與第二部152S)與第二子部(亦即，第三部152T與第四部152R)。第一子部(亦即，第一部152F與第二部152S)與第二子部(亦即，第三部152T與第四部152R)在基板110上的正投影，與龍骨電極190在基板110上的正投影不重疊。
在本實施方式中，第一子部(亦即，第一部152F與第二部152S)及/或第二子部(亦即，第三部152T與第四部152R)與龍骨電極190兩者在基板100上的正投影之間的最短距離可大於約2μm。應了解到，以上所舉之最短距離範圍僅為例示，而非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性決定第一子部(亦即，第一部152F與第二部152S)及/或第二子部(亦即，第三部152T與第四部152R)與龍骨電極190兩者在基板100上的正投影之間的最短距離。
為了維持第一畫素電極的電性連接，在本實施方式中，第一畫素電極可包含橋接電極159，此橋接電極159橫跨龍骨電極190，而連接第一分支電極156其中至少一與第二分支電極157其中至少一。但是，對於本實施方式之第一畫素電極來說，只有橋接電極159橫跨龍骨電極190的地方會與龍骨電極190重疊，因此兩者之間寄生電容所產生的影響將能有效降低。至於其他相關的結構與材質細節，均與第一實施方式相同，因此不再重複贅述之。
第七實施方式
第15圖繪示依照本發明第七實施方式之第一畫素電極的局部俯視圖。本實施方式與第一實施方式的不同點在於：本實施方式之第一主幹電極152與第二主幹電極154均位於第一畫素電極的邊緣，使得第一主幹電極152與第二主幹電極154的交錯處(亦即，第一交點N1)位於第一畫素電極的角落。此外，本實施方式之第一墊高結構160介於全部之第一主幹電極152及/或第二主幹電極154與基板110之間，使得全部之第一主幹電極152及/或第二主幹電極154均形成第一隆起部。
第16圖繪示第七實施方式之主動元件陣列基板的液晶倒向模擬結果。第17圖繪示第七實施方式之主動元件陣列基板的光學顯微鏡影像模擬結果。由第16~17圖可知，具有墊高結構之主動元件陣列基板確實能夠讓液晶分子被電場強迫倒向主幹電極，因此不但液晶分子的節點能夠被鎖在第一畫素電極的十字中心，而且中間黑線也明顯變小，讓開口率上升。
100‧‧‧主動元件陣列基板
110‧‧‧基板
120‧‧‧掃描線
130‧‧‧資料線
140‧‧‧主動元件
150‧‧‧第一畫素電極
152‧‧‧第一主幹電極
154‧‧‧第二主幹電極
156‧‧‧第一分支電極
157‧‧‧第二分支電極
158‧‧‧第三主幹電極
160‧‧‧第一墊高結構
165‧‧‧第二墊高結構
180‧‧‧第二畫素電極
190‧‧‧龍骨電極
195‧‧‧共享閘極線
197‧‧‧共享主動元件
199‧‧‧儲存電容
N1‧‧‧第一交點
N2‧‧‧第二交點
D1‧‧‧第一配向領域
D2‧‧‧第二配向領域

Claims (29)

  1. 一種主動元件陣列基板，包含：一基板；至少一掃描線，位於該基板上或上方；至少一資料線，位於該基板上或上方；至少一主動元件，電性連接該掃描線與該資料線；至少一第一畫素電極，位於該基板上或上方，並電性連接該主動元件，該第一畫素電極包含：至少一第一主幹電極；至少一第二主幹電極，與該第一主幹電極交錯並電性連接該主動元件，以於該第一主幹電極與該第二主幹電極的交錯處形成一第一交點；以及複數個第一分支電極，連接該第一主幹電極與該第二主幹電極，以定義出複數個第一配向領域，其中該些第一分支電極至少相對於該第二主幹電極呈非對稱分布；以及至少一第一墊高結構，至少介於該第一交點與該基板之間，以至少於該第一交點處形成一第一隆起部。
  2. 如請求項1所述之主動元件陣列基板，其中位於該第二主幹電極相對兩側之該些第一配向領域的面積大小不同。
  3. 如請求項1所述之主動元件陣列基板，其中該第一 主幹電極被該第二主幹電極區分為一第一區段與一第二區段，該第二區段之長度較該第一區段之長度長，該第一墊高結構更介於該第一區段與該基板之間，使得該第一區段亦形成該第一隆起部。
  4. 如請求項3所述之主動元件陣列基板，其中該第一墊高結構更介於至少部分之該第二區段與該基板之間，使得該部分之該第二區段亦形成該第一隆起部。
  5. 如請求項4所述之主動元件陣列基板，其中該第二主幹電極被該第一主幹電極區分為一第一區段與一第二區段，其中該第一墊高結構更介於至少部分該第二主幹電極之該第一區段與該基板之間與至少部分該第二主幹電極之該第二區段與該基板之間，使得該第二主幹電極之該部分第一區段與該部分第二區段亦形成該第一隆起部。
  6. 如請求項4所述之主動元件陣列基板，其中該第一墊高結構更介於全部之該第二主幹電極與該基板之間，使得全部之該第二主幹電極均形成該第一隆起部。
  7. 如請求項3所述之主動元件陣列基板，其中該第一墊高結構更介於全部之該第一區段與該基板之間，使得全部之該第一區段均形成該第一隆起部。
  8. 如請求項7所述之主動元件陣列基板，其中該第一墊高結構更介於全部之該第二主幹電極與該基板之間，使得全部之該第二主幹電極均形成該第一隆起部。
  9. 如請求項3所述之主動元件陣列基板，其中該第二主幹電極被該第一主幹電極區分為一第一區段與一第二區段，該第一墊高結構更介於至少部分該第二主幹電極之該第一區段與該基板之間與至少部分該第二主幹電極之該第二區段與該基板之間，使得該第二主幹電極之該部分第一區段與該部分第二區段亦形成該第一隆起部。
  10. 如請求項1所述之主動元件陣列基板，其中該第一畫素電極更包含：至少一第三主幹電極，與該第一主幹電極交錯，以於該第一主幹電極與該第三主幹電極的交錯處形成一第二交點，其中該第二主幹電極與該第三主幹電極相互平行並分別鄰近相鄰的兩資料線；以及複數個第二分支電極，連接該第一主幹電極與該第三主幹電極，以定義出複數個第二配向領域，其中位於該第三主幹電極相對兩側之該些第二配向領域的面積大小不同；該主動元件陣列基板更包含：至少一第二墊高結構，至少介於該第二交點與該基板之間，以至少於該第二交點處形成一第二隆起部。
  11. 如請求項10所述之主動元件陣列基板，其中該第一主幹電極被該第三主幹電極區分為一第一區段與一第二區段，該第二區段之長度較該第一區段之長度長，該第二墊高結構更介於該第一區段與該基板之間，使得該第一區段亦形成該第二隆起部。
  12. 如請求項11所述之主動元件陣列基板，其中該第二墊高結構更介於至少部分之該第二區段與該基板之間，使得該部分之該第二區段亦形成該第二隆起部。
  13. 如請求項12所述之主動元件陣列基板，其中該第三主幹電極被該第一主幹電極區分為一第一區段與一第二區段，該第二墊高結構更介於至少部分該第三主幹電極之該第一區段與該基板之間與至少部分該第三主幹電極之該第二區段與該基板之間，使得該第三主幹電極之該部分第一區段與該部分第二區段亦形成該第二隆起部。
  14. 如請求項12所述之主動元件陣列基板，其中該第二墊高結構更介於全部之該第三主幹電極與該基板之間，使得全部之該第三主幹電極均形成該第二隆起部。
  15. 如請求項11所述之主動元件陣列基板，其中該第二墊高結構更介於全部之該第一區段與該基板之間，使得 全部之該第一區段均形成該第二隆起部。
  16. 如請求項15所述之主動元件陣列基板，其中該第二墊高結構更介於全部之該第三主幹電極與該基板之間，使得全部之該第三主幹電極均形成該第二隆起部。
  17. 如請求項11所述之主動元件陣列基板，其中該第三主幹電極被該第一主幹電極區分為一第一區段與一第二區段，該第二墊高結構更介於至少部分該第三主幹電極之該第一區段與該基板之間與至少部分該第三主幹電極之該第二區段與該基板之間，使得該第三主幹電極之該部分第一區段與該部分第二區段亦形成該第二隆起部。
  18. 如請求項1所述之主動元件陣列基板，更包含：至少一第二畫素電極，位於該基板上或上方；以及至少一龍骨電極，電性連接該第二畫素電極與該主動元件，其中該第一畫素電極之該些第一分支電極在該基板上的正投影，與該龍骨電極在該基板上的正投影不重疊。
  19. 如請求項18所述之主動元件陣列基板，其中該第一畫素電極之該第一主幹電極橫跨該龍骨電極。
  20. 如請求項18所述之主動元件陣列基板，其中該些第一分支電極與該龍骨電極在該基板上的正投影之間的最 短距離大於約2μm。
  21. 如請求項1所述之主動元件陣列基板，更包含：至少一第二畫素電極，位於該基板上或上方；以及至少一龍骨電極，電性連接該第二畫素電極與該主動元件，其中該第一畫素電極之該第一主幹電極在該龍骨電極處斷開為一第一子部與一第二子部，該第一子部與該第二子部在該基板上的正投影，與該龍骨電極在該基板上的正投影不重疊。
  22. 如請求項21所述之主動元件陣列基板，其中該第一畫素電極更包含：至少一第三主幹電極，與該第一主幹電極之該第二子部交錯，該第二主幹電極則與該第一主幹電極之該第一子部交錯；複數個第二分支電極，連接該第一主幹電極之該第二子部與該第三主幹電極，該些第一分支電極則連接該第一主幹電極之該第一子部與該第二主幹電極；以及至少一橋接電極，橫跨該龍骨電極，而連接該些第一分支電極其中至少一與該些第二分支電極其中至少一。
  23. 如請求項22所述之主動元件陣列基板，其中該第一畫素電極之該第二主幹電極與該第三主幹電極相互平行並分別鄰近相鄰的兩資料線，且其在該基板上的正投影與 該龍骨電極在該基板上的正投影不重疊。
  24. 如請求項21所述之主動元件陣列基板，其中該第一子部與該龍骨電極兩者在該基板上的正投影之間的最短距離大於約2μm。
  25. 如請求項24所述之主動元件陣列基板，其中該第二子部與該龍骨電極兩者在該基板上的正投影之間的最短距離大於約2μm。
  26. 如請求項1所述之主動元件陣列基板，其中該第一主幹電極位於該第一畫素電極的邊緣，該第二主幹電極位於該第一畫素電極的邊緣，該第一交點位於該第一畫素電極的角落。
  27. 如請求項1所述之主動元件陣列基板，其中該第一墊高結構介於全部之該第一主幹電極與該基板之間，使得全部之該第一主幹電極均形成該第一隆起部。
  28. 如請求項1所述之主動元件陣列基板，其中該些第一分支電極中至少一者自該第二主幹電極之一側向外凸出之水平距離，大於該第一分支電極自該第二主幹電極之另一側向外凸出之水平距離。
  29. 如請求項1所述之主動元件陣列基板，其中該第一主幹電極具有位在該第一隆起部上之一第一頂表面，以及連接於該第一頂表面之一第二頂表面，其中該第一頂表面之高度大於該二頂表面之高度。
TW102145153A 2013-12-09 2013-12-09 主動元件陣列基板 TWI559062B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102145153A TWI559062B (zh) 2013-12-09 2013-12-09 主動元件陣列基板
CN201410042366.5A CN103760724B (zh) 2013-12-09 2014-01-28 有源元件阵列基板
US14/313,212 US9250484B2 (en) 2013-12-09 2014-06-24 Active device array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102145153A TWI559062B (zh) 2013-12-09 2013-12-09 主動元件陣列基板

Publications (2)

Publication Number Publication Date
TW201523104A TW201523104A (zh) 2015-06-16
TWI559062B true TWI559062B (zh) 2016-11-21

Family

ID=50527982

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102145153A TWI559062B (zh) 2013-12-09 2013-12-09 主動元件陣列基板

Country Status (3)

Country Link
US (1) US9250484B2 (zh)
CN (1) CN103760724B (zh)
TW (1) TWI559062B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI738389B (zh) * 2019-08-20 2021-09-01 友達光電股份有限公司 畫素陣列基板

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI512379B (zh) * 2014-05-07 2015-12-11 Innolux Corp 顯示面板
TWI550320B (zh) * 2014-12-31 2016-09-21 友達光電股份有限公司 畫素結構
KR102378211B1 (ko) * 2015-06-23 2022-03-25 삼성디스플레이 주식회사 마스크 및 이를 이용한 표시장치의 제조방법
TWI564642B (zh) 2015-08-21 2017-01-01 友達光電股份有限公司 液晶顯示面板其液晶配向方法
CN107247371B (zh) * 2017-08-04 2021-06-22 Tcl华星光电技术有限公司 液晶显示面板的像素电极结构及液晶显示面板
CN111538189B (zh) * 2020-05-25 2023-05-02 Tcl华星光电技术有限公司 一种像素电极及液晶显示面板
CN113176680B (zh) * 2021-04-30 2023-04-25 长沙惠科光电有限公司 彩膜基板及显示面板
CN113346032B (zh) * 2021-06-01 2023-04-07 固安翌光科技有限公司 一种有机电致发光器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006126842A (ja) * 2004-10-29 2006-05-18 Chi Mei Optoelectronics Corp 液晶表示パネル
US20090161055A1 (en) * 2006-05-19 2009-06-25 Au Optronics Corporation Pixel structure and liquid crystal display panel
TWI318717B (en) * 2005-05-18 2009-12-21 Au Optronics Corp Pixel structure and active device array substrate
TW201013275A (en) * 2008-09-19 2010-04-01 Chunghwa Picture Tubes Ltd Reflective liquid crystal display and active device array substrate
TWI368076B (en) * 2008-01-15 2012-07-11 Au Optronics Corp Pixel structure, display panel, electro-optical apparatus and manufacturing method the same
US20130176522A1 (en) * 2012-01-06 2013-07-11 Wintek Corporation Active device array substrate and liquid crystal display panel

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI225959B (en) * 2002-04-19 2005-01-01 Toshiba Corp Liquid crystal display
KR20050000653A (ko) 2003-06-24 2005-01-06 엘지.필립스 엘시디 주식회사 액정 표시 패널
JP4679067B2 (ja) 2004-04-23 2011-04-27 富士通株式会社 液晶表示装置
RU2480802C2 (ru) * 2008-08-04 2013-04-27 Шарп Кабусики Кайся Устройство жидкокристаллического дисплея
TWI406073B (zh) * 2009-12-11 2013-08-21 Au Optronics Corp 畫素結構
TWI425284B (zh) 2010-06-18 2014-02-01 Au Optronics Corp 畫素結構及其製作方法
TWI432856B (zh) * 2010-12-07 2014-04-01 Au Optronics Corp 畫素結構
JP5694840B2 (ja) * 2011-04-20 2015-04-01 富士フイルム株式会社 有機撮像素子および有機撮像素子の製造方法
KR20120124527A (ko) * 2011-05-04 2012-11-14 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006126842A (ja) * 2004-10-29 2006-05-18 Chi Mei Optoelectronics Corp 液晶表示パネル
TWI318717B (en) * 2005-05-18 2009-12-21 Au Optronics Corp Pixel structure and active device array substrate
US20090161055A1 (en) * 2006-05-19 2009-06-25 Au Optronics Corporation Pixel structure and liquid crystal display panel
TWI368076B (en) * 2008-01-15 2012-07-11 Au Optronics Corp Pixel structure, display panel, electro-optical apparatus and manufacturing method the same
TW201013275A (en) * 2008-09-19 2010-04-01 Chunghwa Picture Tubes Ltd Reflective liquid crystal display and active device array substrate
US20130176522A1 (en) * 2012-01-06 2013-07-11 Wintek Corporation Active device array substrate and liquid crystal display panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI738389B (zh) * 2019-08-20 2021-09-01 友達光電股份有限公司 畫素陣列基板

Also Published As

Publication number Publication date
TW201523104A (zh) 2015-06-16
CN103760724B (zh) 2016-04-20
CN103760724A (zh) 2014-04-30
US20150160518A1 (en) 2015-06-11
US9250484B2 (en) 2016-02-02

Similar Documents

Publication Publication Date Title
TWI559062B (zh) 主動元件陣列基板
TWI446079B (zh) 畫素結構及其驅動方法
US10845660B2 (en) Display panel and display device
US6091473A (en) Active matrix liquid crystal display
US9519194B2 (en) Liquid crystal display
US6842213B2 (en) Liquid crystal display
US10146089B2 (en) Curved display device
WO2017076158A1 (zh) 像素结构及其制作方法、阵列基板和显示面板
TW201430466A (zh) 畫素陣列基板及液晶顯示面板
JP6654809B2 (ja) 液晶表示装置
CN204406004U (zh) 阵列基板和显示装置
KR100840313B1 (ko) 광시야각 액정 표시 장치 및 그 기판
TWI564639B (zh) 畫素結構
KR100959367B1 (ko) 횡전계형 액정표시장치
US20210333675A1 (en) Array substrate and method for manufacturing the same, display device and method for manufacturing the same
JPWO2014002834A1 (ja) アクティブマトリクス基板、液晶表示装置およびアクティブマトリクス基板の製造方法
JP2006330674A (ja) 液晶表示装置
KR100366769B1 (ko) 액정 표시 장치
JP2016051170A (ja) 画素構造
US20150077672A1 (en) Liquid crystal display
JP5427992B2 (ja) 画像表示システム
TW201913205A (zh) 畫素結構
KR20060108012A (ko) 액정표시장치
KR100296161B1 (ko) 액정 표시 장치
KR100672215B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법