TW201633543A - Ｎ型通道氮化鎵電晶體 - Google Patents

Ｎ型通道氮化鎵電晶體 Download PDF

Info

Publication number
TW201633543A
TW201633543A TW104137900A TW104137900A TW201633543A TW 201633543 A TW201633543 A TW 201633543A TW 104137900 A TW104137900 A TW 104137900A TW 104137900 A TW104137900 A TW 104137900A TW 201633543 A TW201633543 A TW 201633543A
Authority
TW
Taiwan
Prior art keywords
layer
gallium nitride
gate
gate electrode
forming
Prior art date
Application number
TW104137900A
Other languages
English (en)
Other versions
TWI680582B (zh
Inventor
漢威 陳
山薩塔克 達斯古塔
馬可 拉多撒福傑維克
薩納斯 珈納
成承訓
羅伯特 喬
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201633543A publication Critical patent/TW201633543A/zh
Application granted granted Critical
Publication of TWI680582B publication Critical patent/TWI680582B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本說明關於N型通道氮化鎵電晶體，其包括一凹型閘極電極，其中在閘極電極與氮化鎵層之間的極化層係小於約1nm。在額外實施例中，N型通道氮化鎵電晶體可能具有一不對稱配置，其中閘極至汲極長度係大於閘極至源極長度。在另一實施例中，當相較於使用矽為基電晶體的無線電力/充電裝置時，N型通道氮化鎵電晶體可能在無線電力/充電裝置中使用用於增進效率、較長傳輸距離、及較小形狀因子。

Description

N型通道氮化鎵電晶體
本說明之實施例一般關於微電子裝置的領域，且尤其是關於在無線電力/充電裝置中形成N型通道氮化鎵電晶體及其使用。
微電子工業正不斷地努力產生更快和更小的微電子封裝用於在各種電子產品中使用，包括但不限於電腦伺服器產品和可攜式產品，如膝上型/小筆記型電腦、電子平板、智慧型手機、數位相機、等等。實現這些目標的其中一個途徑是製造系統晶片(SoC)裝置，其中電子系統的所有組件都製造在單一晶片上。在這樣的SoC裝置中，電力管理積體電路(PMIC)和射頻積體電路(RFIC)是至關重要的功能方塊，並與判定上述SoC裝置的功率效率和形狀因子的邏輯和記憶體積體電路一樣重要。此外，對無線地給電及/或充電行動裝置的需求不斷增長。採用矽功率金屬半導體場效電晶體(MOSFET)的無線電力/充電裝置之解決方案已經出現在市場上。然 而，這些矽功率MOSFET由於它們的高通態電阻和大電容而需要相當大的功率並消耗大量功率，這可能以其他方式有效地被無線傳送以給電及/或充電行動設備。因此，存在持續的努力以縮小及/或改善上述無線電力/充電裝置的效率。
100‧‧‧N型通道氮化鎵電晶體
102‧‧‧氮化鎵層
104‧‧‧源極結構
106‧‧‧汲極結構
108‧‧‧電荷感應層
W‧‧‧寬度
112‧‧‧2D電子氣體
114‧‧‧極化層
116‧‧‧晶體轉變層
118‧‧‧閘極介電質層
120‧‧‧凹部
122‧‧‧閘極電極
124‧‧‧源極接點
126‧‧‧汲極接點
LGD‧‧‧閘極至汲極長度
LGS‧‧‧閘極至源極長度
LG‧‧‧閘極長度
130‧‧‧堆疊的結構
132‧‧‧硬遮罩
134‧‧‧上表面
136‧‧‧對面側
142‧‧‧第一間隔材料
144‧‧‧第一間隔
152‧‧‧第二間隔材料
154‧‧‧第二間隔
162‧‧‧第三間隔材料
164‧‧‧第三間隔
W1‧‧‧寬度
W2‧‧‧寬度
W3‧‧‧寬度
172‧‧‧凹部
174‧‧‧凹部
146‧‧‧上表面
156‧‧‧上表面
1001‧‧‧N型通道氮化鎵電晶體
1002‧‧‧N型通道氮化鎵電晶體
200‧‧‧程序
202‧‧‧方塊
204‧‧‧方塊
206‧‧‧方塊
208‧‧‧方塊
210‧‧‧方塊
212‧‧‧方塊
300‧‧‧無線電力/充電裝置
310‧‧‧傳輸模組
330‧‧‧接收模組
312‧‧‧電力單元
314‧‧‧傳送器
316‧‧‧線圈組件
318‧‧‧控制器
322‧‧‧通訊單元
324‧‧‧箭頭
332‧‧‧負載單元
334‧‧‧整流器
336‧‧‧線圈組件
338‧‧‧控制器
342‧‧‧通訊單元
344‧‧‧箭頭
350‧‧‧箭頭
T1‧‧‧N型通道氮化鎵電晶體
T2‧‧‧N型通道氮化鎵電晶體
T3‧‧‧N型通道氮化鎵電晶體
T4‧‧‧N型通道氮化鎵電晶體
本揭露之主體被具體指出並在說明書的結論部分中被明確主張。本揭露的前述和其它特徵將從結合附圖之下面的描述和所附的申請專利範圍變得更充分顯而易見。了解到附圖僅描繪依照本揭露的數個實施例，且因此不應被認為限制其範圍。本揭露將透過使用附圖與附加具體說明和細節來描述，使得本揭露的優點能容易地確定，其中：
第1圖係為根據本說明之實施例之氮化鎵電晶體之側剖視圖。
第2-13圖係為根據本說明之實施例之不對稱N型通道氮化鎵電晶體之製造的側剖視圖。
第14圖係為根據本說明之實施例之製造不對稱N型通道氮化鎵電晶體之程序的流程圖。
第15和16圖係為根據本說明之實施例之無線電力/充電裝置的示意圖。
【發明內容及實施方式】
在下面的詳細說明中，參考附圖，其以說明的方式顯示可能實踐所主張的主體的具體實施例。這些實施例被充分詳細地描述以使本領域的技術人員能夠實踐本主體。應該了解各種實施例(儘管不同)不一定是相互排斥的。例如，關於一個實施例之本文所述的特定特徵、結構、或特性可能實作於其他實施例內而不違反所主張之主體的精神和範疇。本說明書內提到「一個實施例」或「一實施例」意味著與實施例相關所述之特定特徵、結構、或特性被包括在包含在本說明書內的至少一個實作。因此，使用「一個實施例」或「一實施例」之措辭不一定係指相同實施例。此外，了解到每個揭露的實施例內的各個元件之位置或的排列可能在不脫離所主張之主體的精神和範圍的前提下進行修改。因此，下面的詳細說明不為限制意義，且僅由所附的申請專利範圍(適當解釋)，連同享有所附之申請專利範圍之權力的等效物之全部範圍來定義主體的範圍。在圖中，遍及數個視圖的相同號碼係指相同或類似元件或功能，且本文中所示之元件不一定彼此按照比例，而各個元件可能放大或縮小以更容易理解本說明之內文中的元件。
如本文所使用的「在...上方」、「至」、「在...之間」和「在...上」之詞可能係指一層關於其他層的相對位置。在另一層「上方」或「上」或連接「至」另一層的一層可能直接接觸另一層或可能具有一或多個中間層。在層「之間」的一層可能直接接觸層或可能具有一或 多個中間層。
本說明之實施例關於N型通道氮化鎵電晶體，其包括凹型閘極電極，其中在閘極電極與氮化鎵層之間的極化層係小於約1nm。在額外實施例中，N型通道氮化鎵電晶體可能具有不對稱配置，其中閘極至汲極長度係大於閘極至源極長度。在另一實施例中，當相較於使用矽為基電晶體的無線電力/充電裝置時，N型通道氮化鎵電晶體可能在無線電力/充電裝置中使用用於增進效率、較長傳輸距離、及較小形狀因子。
第1圖繪示根據本說明之實施例之N型通道氮化鎵電晶體100。N型通道氮化鎵電晶體100可能包括氮化鎵層102，具有形成在裡面的源極結構104和對面汲極結構106。電荷感應層108可能形成在氮化鎵層102上，延伸於源極結構104與汲極結構106之間(電晶體寬度W)，其形成2D電子氣體(以虛線112所示)在氮化鎵層102內。在一實施例中，電荷感應層108可能包含形成在晶體轉變層116上的極化層114，其中晶體轉變層116緊鄰氮化鎵層102。極化層114可能具有形成2D電子氣體112的三元晶體結構，但可能抑制氮化鎵層102之二元晶體結構內的電子移動性。因此，晶體轉變層116可能是二元晶體結構，其充當極化層114與氮化鎵層102之間的轉變。了解到雖然電荷感應層108被繪示為具有兩層(即極化層114和晶體轉變層116)，但它可能被製造成單一層(即只有極化層114)或具有多於兩層。
在一實施例中，N型通道氮化鎵電晶體100係為增強型電晶體。因此，如第1圖所示，一部分的極化層114可能被移除接近形成凹部120在想要的位置用於閘極電極122以中斷2D電子氣體112，使得它不延伸穿過N型通道氮化鎵電晶體100的閘極長度Lg以達到增強型操作。
如所示，閘極介電質層118可能形成在極化層114上方且閘極電極122可能形成在閘極介電質層118上，使得閘極介電質層118電性隔離閘極電極122與極化層114。再者，源極接點124和汲極接點126可能分別地形成在源極結構104與汲極結構106上，並可能用以透過形成互連結構(未顯示)來形成與外部元件(未顯示)的電連接，如本領域之技藝者將了解。
如第1圖進一步所示，N型通道氮化鎵電晶體100可能包括閘極至汲極長度LGD(即從閘極至汲極結構106)和閘極至源極長度LGS(即從閘極至源極結構104)。在一實施例中，閘極至汲極長度LGD的範圍可能從約120nm至約400nm。在其他實施例中，閘極至源極長度LGS的範圍可能從約5nm至約400nm。在又一實施例中，閘極長度LG的範圍可能從約20nm至約500nm。在一實施例中，N型通道氮化鎵電晶體100可能具有閘極至汲極長度LGD(即從閘極至汲極結構106)大於閘極至源極長度LGS(即從閘極至源極結構104)的不對稱結構，其將最小化跨越閘極至源極長度LGS之間的電阻，如本領域 之技藝者將了解。
極化層114可能包括但不限於氮化鋁鎵、氮化鋁銦、及氮化銦鎵。在一實施例中，極化層114係為Al0.83In0.17N。在一實施例中，極化層114可能在閘極至汲極長度LGD區上和在閘極至源極長度LGS區上具有約5nm與10nm之間的厚度T1，其可能達到低通態電阻。在進一步實施例中，極化層114可能在閘極長度LG區上具有小於約1nm的厚度T2，其可能達到增強型操作。在另一實施例中，晶體轉變層116可能包括但不限於氮化銦及氮化鋁，且可能具有小於約1nm的厚度T3。
閘極介電質層118可能從任何熟知的閘極介電質材料形成，包括但不限於二氧化矽(SiO2)、矽氮氧化物(SiOxNy)、氮化矽(Si3N4)、和高k介電質材料，例如氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鉭矽、氧化鈦、鋇鍶鈦氧化物、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭氧化物、和鈮酸鉛鋅。注意到高K閘極介電質層118可能有利於達到低閘極洩漏。閘極介電質層118能藉由熟知技術形成，例如化學氣相沉積(「CVD」)、物理氣相沉積(「PVD」)、原子層沉積(「ALD」)。
閘極電極122能由任何適當閘極電極材料形成。在本揭露之實施例中，閘極電極122可能從包括但不限於多晶矽、鎢、釕、鈀、鉑、鈷、鎳、鉿、鋯、鈦、鉭、鋁、碳化鈦、碳化鋯、碳化鉭、碳化鉿、碳化鋁、其 他金屬碳化物、金屬氮化物、和金屬氧化物的材料形成。閘極電極122能藉由熟知技術形成，例如藉由毯式沉積閘極電極材料，然後以熟知的光刻和蝕刻技術圖案化閘極電極材料，如本領域之技藝者將了解。
當相較於矽的帶隙(約1.1eV)時，氮化鎵具有相對寬的帶隙(例如，約3.4eV)。因此，當相較於類似尺寸的矽為基電晶體時，N型通道氮化鎵電晶體100在遭受破壞之前可能承受很大電場，如施加電壓、汲極電壓、等等。這也使N型通道氮化鎵電晶體100儘管在相同的電源電壓下操作仍能夠縮放至更小的物理尺寸；因此，能夠有小的通態電阻和較小電容，這可能導致降低的功耗且因此有較高的電子效率。再者，如本領域之技藝者將了解，N型通道氮化鎵電晶體100採用2D電子氣體112作為用於其操作的其電子傳輸通道。2D電子氣體112形成在透過自發和壓電極化由在氮化鎵層102上沉積電荷感應層108形成的突變異質介面上，如本領域之技藝者將了解。每cm2高達約2E13的極高電荷密度能藉由上述機制形成而不使用雜質摻雜，這允許高電子移動性，例如大於約1000cm2/Vs(在LGD和LGS區域有低表面電阻)。如本領域之技藝者將了解，N型通道氮化鎵電晶體100可能致能由於沒有帶至帶穿隧而造成的低寄生洩漏、低閘極引發汲極洩漏(GIDL)、及從碰撞電離熱電子的低產生電洞對。
第2-13圖繪示根據本說明之一實施例之用於 形成N型通道氮化鎵電晶體之鏡像對的程序。如第2圖所示，可能形成堆疊的結構130，包含形成在氮化鎵層102上的電荷感應層108。如關於第1圖所述，在一實施例中，電荷感應層108可能包含形成在晶體轉變層116上的極化層114，其中晶體轉變層116緊靠氮化鎵層102。
如第3圖所示，如氮化矽、氧化矽、等等的硬遮罩132可能藉由任何已知技術(例如光刻)來圖案化在極化層114上。硬遮罩132可能定義用於待被形成之N型通道氮化鎵電晶體之鏡像對之共享汲極的區域。
如第4圖所示，第一間隔材料142可能沉積在硬遮罩132和氮化鎵層102上，如第5圖所示，第一間隔材料142(參見第4圖)可能被蝕刻以暴露硬遮罩132的上表面134並暴露極化層114之一部分，藉此在硬遮罩132的對面側136上形成第一間隔144。第一間隔144的寬度W1可能定義閘極至汲極長度LGD(參見第1圖)用於待被形成之N型通道氮化鎵電晶體之對之各者。
如第6圖所示，第二間隔材料152可能沉積在硬遮罩上表面134、第一間隔144、和極化層114上。如第7圖所示，第二間隔材料152(參見第6圖)可能被蝕刻以暴露硬遮罩上表面134、第一間隔144的上表面146、並暴露極化層114之一部分，藉此在緊靠第一間隔144之對面硬遮罩側136上形成第二間隔154。第二間隔154的寬度W2可能定義通道或閘極長度LG(參見第1圖)用於N型通道氮化鎵電晶體之對之各者。
如第8圖所示，第三間隔材料162可能沉積在硬遮罩上表面134、第一間隔144、第二間隔154、和極化層114上。如第9圖所示，第三間隔材料162(參見第8圖)可能被蝕刻以暴露硬遮罩上表面134、第一間隔上表面146、第二間隔154的上表面156、和極化層114之一部分，藉此在緊靠第二間隔154之對面硬遮罩側136上形成第三間隔164。第三間隔164的寬度W3可能定義閘極至源極長度LGS(參見第1圖)用於待被形成的N型通道氮化鎵電晶體之對之各者。
如第10圖所示，硬遮罩132(參見第9圖)可能被移除且使用第一間隔144、第二間隔154、和第三間隔164作為蝕刻遮罩，可能藉由任何已知技術(如蝕刻)形成凹部172以延伸穿過電荷感應層108(例如，極化層114和晶體轉變層116)並至氮化鎵層102中。在一實施例中，凹部172可能以氯為基化學中的等離子蝕刻來形成。
如第11圖所示，源極結構104和共享汲極結構106(如N+氮化銦鎵、N+氮化鎵、N+氮化銦、及其任何分級組合)可能藉由從氮化鎵層102外延再生長來形成。在一實施例中，再生長程序可能包含外延晶體生長技術，如金屬有機化學氣相沉積(MOCVD)或分子束外延(MBE)。
如第12圖所示，第二間隔154可能和一部分極化層114一起被移除以形成閘極凹部174在極化層114 中，如先前所述，這中斷2D電子氣體112，使得它不延伸穿過閘極長度Lg(先前標示的寬度W2)以達到增強型操作。
如第13圖所示，閘極介電質層118可能形成在凹部174內的極化層114上(參見第12圖)且閘極電極122可能形成在閘極介電質層118上，使得閘極介電質層118電性隔離閘極電極122與極化層114以形成N型通道氮化鎵電晶體1001和1002。再者，源極接點124和汲極接點126可能分別地形成在源極結構104與汲極結構106上。如本領域之技藝者將了解，將在N型通道氮化鎵電晶體1001和1002上形成互連結構(未顯示)以適當地藉由外部元件(未顯示)連接閘極電極122、源極接點124、和汲極接點126。然而，為簡潔和簡明起見，未顯示互連結構。
第14圖係為根據本說明之實施例之製造N型通道氮化鎵電晶體之程序200的流程圖。如方塊202所述，可能形成氮化鎵層。可能在氮化鎵層上形成電荷感應層以形成2D電子氣體在氮化鎵層內，如方塊204所述。如方塊206所述，可能在氮化鎵層中形成源極結構及汲極結構。可能在於源極結構與汲極結構之間的極化層內形成凹部，其中極化層在凹部與氮化鎵層之間之部分的厚度係小於約1nm，如方塊208所述。如方塊210所述，可能在凹部中形成閘極介電質。可能形成閘極電極鄰近閘極介電質，如方塊212所述。
第15圖繪示根據本說明之實施例之無線電力/充電裝置300。無線電力/充電裝置300可能包括傳輸模組310和接收模組330。傳輸模組310可能包含電力單元312(如AC至DC轉換器)、傳送器314、線圈組件316、控制器318、及通訊單元322(如用於由箭頭324所示之射頻通訊)。接收模組330(如在行動裝置或插入行動裝置中之裝置內的元件)可能包含負載單元332，其包括電壓調節器及電池、整流器334、線圈組件336、控制器338、及通訊單元342(如用於由箭頭344所示之射頻通訊)。本領域中熟知這類無線電力/充電裝置300的特定互連和元件操作，且為簡潔和簡明起見這裡將不討論。在本說明之實施例中，可能利用高電壓N型通道氮化鎵電晶體100(參見第1圖)取代矽功率MOSFET，因為N型通道氮化鎵電晶體具有比40V之給定崩潰電壓好約三倍的通態電阻。
在本說明之實施例中，可能在傳輸模組310的傳送器314中利用N型通道氮化鎵電晶體100(參見第1圖)。如第16圖所示，傳送器314(即全橋式反流器)可能具有四個N型通道氮化鎵電晶體T1、T2、T3、和T4。這樣的配置，N型通道氮化鎵電晶體T1、T2、T3、和T4可能能夠比矽電晶體高至少10%的DC至AC轉換效率。再者，使用N型通道氮化鎵電晶體T1、T2、T3、和T4可能能夠以10MHz或更高在空氣上無線電力傳輸，其比可比較之矽電晶體高出超過100倍頻率，且能夠高達2 米的距離傳輸(以箭頭350所示)，其比可比較之矽電晶體長超過25倍。此外，透過較高無線電力傳輸頻率，傳輸模組線圈組件316和接收模組線圈組件336的形狀因子可能高達十倍更薄。
在進一步實施例中，在接收模組負載單元332的電壓調節器中利用N型通道氮化鎵電晶體100(參見第1圖)可能導致高達小100倍的形狀因子用於接收模塊330和最多比具有矽電晶體的電壓調節器高7%的效率。可以預期透過在傳輸模組310和接收模組330中利用本說明之N型通道氮化鎵電晶體100(參見第1圖)會有14%的整體無線電力傳送效率改善。本領域中熟知電壓調節器的電路設計，因此，為簡潔和簡明起見，不特別繪示。
了解到本說明之主體不一定限於第1-16圖中所示的特定應用。主體可能應用於其他微電子裝置和組合應用，以及任何其他適當電晶體應用，如本領域之技藝者將了解。
下面的實例關於進一步實施例，其中實例1係為一種N型通道氮化鎵電晶體，包含氮化鎵層；源極結構及汲極結構，形成在氮化鎵層中；電荷感應層，包含極化層，延伸於結構與汲極結構之間；2D電子氣體，在氮化鎵層內；及閘極電極，至少部分延伸至極化層中，其中極化層在閘極電極與氮化鎵層之間之部分的厚度係小於約1nm。
在實例2中，實例1之主體能非必要地包括 閘極介電質，設置於閘極電極與極化層之間。
在實例3中，實例1或2之任一者之主體能非必要地包括極化層未在閘極電極與氮化鎵層之間之部分係約在5nm與10nm之間。
在實例4中，實例1至3之任一者之主體能非必要地包括極化層係選自由氮化鋁鎵、氮化鋁銦、及氮化銦鎵組成的群組。
在實例5中，實例1至4之任一之主體能非必要地包括晶體轉變層，設置於氮化鎵層與極化層之間。
在實例6中，實例5之主體能非必要地包括晶體轉變層係選自由氮化銦及氮化鋁組成的群組。
在實例7中，實例1至6之任一者之主體能非必要地包括在約120nm至約400nm之間的閘極至汲極長度及在約5nm至約400nm之間的閘極至源極長度。
在實例8中，實例7之主體能非必要地包括閘極至汲極長度係大於閘極至源極長度。
下面的實例關於進一步實施例，其中實例9係為一種形成N型通道氮化鎵電晶體的方法，包含形成氮化鎵層；形成包含極化層的電荷感應層在氮化鎵層上以形成2D電子氣體在氮化鎵層內；形成源極結構及汲極結構，形成在氮化鎵層中；於源極結構及汲極結構之間形成在極化層內的凹部，其中極化層在凹部與氮化鎵層之間之部分的厚度係小於約1nm；形成不同寬度的不對稱介電質空間；形成閘極介電質在凹部內；及形成閘極電極鄰近閘 極介電質。
在實例10中，實例9之主體能非必要地包括形成包含極化層的電荷感應層在氮化鎵層上包含形成包含具有在5nm與10nm之間之厚度之極化層的電荷感應層。
在實例11中，實例9或10之任一者之主體能非必要地包括形成選自由氮化鋁鎵、氮化鋁銦、及氮化銦鎵組成之群組的極化層。
在實例12中，實例9至11之任一者之主體能非必要地包括形成晶體轉變層於氮化鎵層與極化層之間。
在實例13中，實例12之主體能非必要地包括從選自由氮化銦及氮化鋁組成之群組的材料形成晶體轉變層。
在實例14中，實例9至13之任一者之主體能非必要地包括形成在約120nm至約400nm之間的閘極至汲極長度及形成在約5nm至約400nm之間的閘極至源極長度。
在實例15中，實例14之主體能非必要地包括閘極至汲極長度係大於閘極至源極長度。
下面的實例關於進一步實施例，其中實例16係為一種無線電力/充電裝置傳輸模組，包含線圈組件；及傳送器，其中傳送器包括至少一N型通道氮化鎵電晶體，包含：氮化鎵層；源極結構及汲極結構，形成在氮化鎵層中；電荷感應層，包含極化層，延伸於結構與汲極結 構之間；2D電子氣體，在氮化鎵層內；及閘極電極，至少部分延伸至極化層中。
在實例17中，實例16之主體能非必要地包括極化層在閘極電極與氮化鎵層之間之部分的厚度係小於約1nm。
在實例18中，實例16或17之任一者之主體能非必要地包括閘極介電質，設置於閘極電極與極化層之間。
在實例19中，實例16至18之任一者之主體能非必要地包括極化層在閘極電極與氮化鎵層之間之部分係約在5nm與10nm之間。
在實例20中，實例16至19之任一者之主體能非必要地包括晶體轉變層，設置於氮化鎵層與極化層之間。
下面的實例關於進一步實施例，其中實例21係為一種無線電力/充電裝置接收模組，包含線圈組件；整流器；及負載單元，包括電壓調節器及電池，其中電壓調節器包括至少一N型通道氮化鎵電晶體，包含：氮化鎵層；源極結構及汲極結構，形成在氮化鎵層中；電荷感應層，包含極化層，延伸於結構與汲極結構之間；2D電子氣體，在氮化鎵層內；及閘極電極，至少部分延伸至極化層中。
在實例22中，實例21之主體能非必要地包括極化層在閘極電極與氮化鎵層之間之部分的厚度係小於 約1nm。
在實例23中，實例21或22之任一者之主體能非必要地包括閘極介電質，設置於閘極電極與極化層之間。
在實例24中，實例21至23之任一者之主體能非必要地包括極化層在閘極電極與氮化鎵層之間之部分係約在5nm與10nm之間。
在實例25中，實例21至24之任一者之主體能非必要地包括晶體轉變層，設置於氮化鎵層與極化層之間。
在本說明書的詳細實施例中已經描述，了解到由所附申請專利範圍定義的本說明書並不受上面說明所提出之特定細節限制，在不脫離其精神或範疇下，其許多顯而易見的變化形式是可能的。
100‧‧‧N型通道氮化鎵電晶體
102‧‧‧氮化鎵層
104‧‧‧源極結構
106‧‧‧汲極結構
108‧‧‧電荷感應層
112‧‧‧2D電子氣體
114‧‧‧極化層
116‧‧‧晶體轉變層
118‧‧‧閘極介電質層
120‧‧‧凹部
122‧‧‧閘極電極
124‧‧‧源極接點
126‧‧‧汲極接點

Claims (25)

  1. 一種N型通道氮化鎵電晶體，包含：一氮化鎵層；一源極結構及一汲極結構，形成在該氮化鎵層中；一電荷感應層，包含一極化層，延伸於該結構與該汲極結構之間；一2D電子氣體，在該氮化鎵層內；及一閘極電極，至少部分延伸至該極化層中，其中該極化層在該閘極電極與該氮化鎵層之間之部分的厚度係小於約1nm。
  2. 如申請專利範圍第1項所述之N型通道氮化鎵電晶體，更包含一閘極介電質，設置於該閘極電極與該極化層之間。
  3. 如申請專利範圍第1項所述之N型通道氮化鎵電晶體，更包含該極化層未在該閘極電極與該氮化鎵層之間之部分係約在5nm與10nm之間。
  4. 如申請專利範圍第1項所述之N型通道氮化鎵電晶體，其中該極化層係選自由氮化鋁鎵、氮化鋁銦、及氮化銦鎵組成的群組。
  5. 如申請專利範圍第1項所述之N型通道氮化鎵電晶體，更包括一晶體轉變層，設置於該氮化鎵層與該極化層之間。
  6. 如申請專利範圍第5項所述之N型通道氮化鎵電晶體，其中該晶體轉變層係選自由氮化銦及氮化鋁組成的群 組。
  7. 如申請專利範圍第1項所述之N型通道氮化鎵電晶體，更包括在約120nm至約400nm之間的一閘極至汲極長度及在約5nm至約400nm之間的一閘極至源極長度。
  8. 如申請專利範圍第7項所述之N型通道氮化鎵電晶體，其中該閘極至汲極長度係大於該閘極至源極長度。
  9. 一種形成一N型通道氮化鎵電晶體的方法，包含：形成一氮化鎵層；形成包含一極化層的一電荷感應層在該氮化鎵層上以形成一2D電子氣體在該氮化鎵層內；形成一源極結構及一汲極結構，形成在該氮化鎵層中；於該源極結構及該汲極結構之間形成在該極化層內的一凹部，其中該極化層在該凹部與該氮化鎵層之間之部分的厚度係小於約1nm；形成不同寬度的不對稱介電質空間；形成一閘極介電質在該凹部內；及形成一閘極電極鄰近該閘極介電質。
  10. 如申請專利範圍第9項所述之方法，其中形成包含該極化層的該電荷感應層在該氮化鎵層上包含形成包含具有在約5nm與10nm之間之厚度之該極化層的該電荷感應層。
  11. 如申請專利範圍第9項所述之方法，其中形成該電荷感應層包含形成選自由氮化鋁鎵、氮化鋁銦、及氮化 銦鎵組成之群組的該極化層。
  12. 如申請專利範圍第9項所述之方法，更包括形成一晶體轉變層於該氮化鎵層與該極化層之間。
  13. 如申請專利範圍第12項所述之方法，其中形成該晶體轉變層包含從選自由氮化銦及氮化鋁組成之群組的材料形成該晶體轉變層。
  14. 如申請專利範圍第9項所述之方法，更包括形成在約120nm至約400nm之間的一閘極至汲極長度及在約5nm至約400nm之間的一閘極至源極長度。
  15. 如申請專利範圍第14項所述之方法，其中該閘極至汲極長度係大於該閘極至源極長度。
  16. 一種無線電力/充電裝置傳輸模組，包含：一線圈組件；及一傳送器，其中該傳送器包括至少一N型通道氮化鎵電晶體，包含：一氮化鎵層；一源極結構及一汲極結構，形成在該氮化鎵層中；一電荷感應層，包含一極化層，延伸於該結構與該汲極結構之間；一2D電子氣體，在該氮化鎵層內；及一閘極電極，至少部分延伸至該極化層中。
  17. 如申請專利範圍第16項所述之無線電力/充電裝置傳輸模組，其中該極化層在該閘極電極與該氮化鎵層之間 之部分的厚度係小於約1nm。
  18. 如申請專利範圍第16項所述之無線電力/充電裝置傳輸模組，更包含一閘極介電質，設置於該閘極電極與該極化層之間。
  19. 如申請專利範圍第16項所述之無線電力/充電裝置傳輸模組，更包含該極化層在該閘極電極與該氮化鎵層之間之部分係約在5nm與10nm之間。
  20. 如申請專利範圍第16項所述之無線電力/充電裝置傳輸模組，更包括一晶體轉變層，設置於該氮化鎵層與該極化層之間。
  21. 一種無線電力/充電裝置接收模組，包含：一線圈組件；一整流器；及一負載單元，包括一電壓調節器及一電池，其中該電壓調節器包括至少一N型通道氮化鎵電晶體，包含：一氮化鎵層；一源極結構及一汲極結構，形成在該氮化鎵層中；一電荷感應層，包含一極化層，延伸於該結構與該汲極結構之間；一2D電子氣體，在該氮化鎵層內；及一閘極電極，至少部分延伸至該極化層中。
  22. 如申請專利範圍第21項所述之無線電力/充電裝置接收模組，其中該極化層在該閘極電極與該氮化鎵層之間 之部分的厚度係小於約1nm。
  23. 如申請專利範圍第21項所述之無線電力/充電裝置接收模組，更包含一閘極介電質，設置於該閘極電極與該極化層之間。
  24. 如申請專利範圍第21項所述之無線電力/充電裝置接收模組，更包含該極化層在該閘極電極與該氮化鎵層之間之部分係約在5nm與10nm之間。
  25. 如申請專利範圍第21項所述之無線電力/充電裝置接收模組，更包括一晶體轉變層，設置於該氮化鎵層與該極化層之間。
TW104137900A 2014-12-18 2015-11-17 Ｎ型通道氮化鎵電晶體 TWI680582B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/US14/71163 2014-12-18
PCT/US2014/071163 WO2016099509A1 (en) 2014-12-18 2014-12-18 N-channel gallium nitride transistors

Publications (2)

Publication Number Publication Date
TW201633543A true TW201633543A (zh) 2016-09-16
TWI680582B TWI680582B (zh) 2019-12-21

Family

ID=56127158

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104137900A TWI680582B (zh) 2014-12-18 2015-11-17 Ｎ型通道氮化鎵電晶體

Country Status (6)

Country Link
US (2) US10056456B2 (zh)
EP (1) EP3235005A4 (zh)
KR (2) KR102309482B1 (zh)
CN (1) CN106922200B (zh)
TW (1) TWI680582B (zh)
WO (1) WO2016099509A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3195364A4 (en) 2014-09-18 2018-04-25 Intel Corporation Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon cmos-compatible semiconductor devices
US10229991B2 (en) 2014-09-25 2019-03-12 Intel Corporation III-N epitaxial device structures on free standing silicon mesas
KR102309482B1 (ko) * 2014-12-18 2021-10-07 인텔 코포레이션 N-채널 갈륨 질화물 트랜지스터들
US10811501B2 (en) 2016-09-29 2020-10-20 Intel Corporation InN tunnel junction contacts for P-channel GaN
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication

Family Cites Families (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5538658A (en) 1978-09-09 1980-03-18 Sony Corp Recording and reproducing device
JPS5851575A (ja) 1981-09-22 1983-03-26 Fujitsu Ltd 半導体装置の製造方法
DE3881922T2 (de) 1987-03-18 1993-10-07 Fujitsu Ltd Zusammengesetzte Halbleiteranordnung mit nicht-legierten ohmschen Kontakten.
FR2689683B1 (fr) 1992-04-07 1994-05-20 Thomson Composants Microondes Dispositif semiconducteur a transistors complementaires.
US5818078A (en) 1994-08-29 1998-10-06 Fujitsu Limited Semiconductor device having a regrowth crystal region
JP2907128B2 (ja) 1996-07-01 1999-06-21 日本電気株式会社 電界効果型トランジスタ及びその製造方法
JP3813740B2 (ja) 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
FR2769924B1 (fr) 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
US6608327B1 (en) 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
JP4540146B2 (ja) 1998-12-24 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP3555500B2 (ja) 1999-05-21 2004-08-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
US6521514B1 (en) 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
JP4667556B2 (ja) 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
US6261929B1 (en) 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
JP2002249400A (ja) 2001-02-22 2002-09-06 Mitsubishi Chemicals Corp 化合物半導体単結晶の製造方法およびその利用
US20040029365A1 (en) 2001-05-07 2004-02-12 Linthicum Kevin J. Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
EP1403912A4 (en) 2001-06-04 2009-08-26 Toyoda Gosei Kk PROCESS FOR PRODUCING A NITRIDE III SEMICONDUCTOR
JP2003069010A (ja) 2001-08-24 2003-03-07 Sharp Corp 半導体装置およびその製造方法
JP2003077847A (ja) 2001-09-06 2003-03-14 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
JP5194334B2 (ja) 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
JP4571476B2 (ja) 2004-10-18 2010-10-27 ローム株式会社 半導体装置の製造方法
US7834380B2 (en) 2004-12-09 2010-11-16 Panasonic Corporation Field effect transistor and method for fabricating the same
JP4697397B2 (ja) 2005-02-16 2011-06-08 サンケン電気株式会社 複合半導体装置
US20060197129A1 (en) 2005-03-03 2006-09-07 Triquint Semiconductor, Inc. Buried and bulk channel finFET and method of making the same
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP4751150B2 (ja) * 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
JP2007165431A (ja) 2005-12-12 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> 電界効果型トランジスタおよびその製造方法
NZ570678A (en) 2006-03-10 2010-10-29 Stc Unm Pulsed growth of GaN nanowires and applications in group III nitride semiconductor substrate materials and devices
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
JP5179023B2 (ja) 2006-05-31 2013-04-10 パナソニック株式会社 電界効果トランジスタ
JP2008004720A (ja) 2006-06-22 2008-01-10 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
US7803690B2 (en) 2006-06-23 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy silicon on insulator (ESOI)
US8188573B2 (en) 2006-08-31 2012-05-29 Industrial Technology Research Institute Nitride semiconductor structure
WO2008030574A1 (en) 2006-09-07 2008-03-13 Amberwave Systems Corporation Defect reduction using aspect ratio trapping
WO2008036256A1 (en) 2006-09-18 2008-03-27 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US7692198B2 (en) 2007-02-19 2010-04-06 Alcatel-Lucent Usa Inc. Wide-bandgap semiconductor devices
JP2008305816A (ja) 2007-06-05 2008-12-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5348364B2 (ja) 2007-08-27 2013-11-20 サンケン電気株式会社 ヘテロ接合型電界効果半導体装置
JP5906004B2 (ja) 2007-11-19 2016-04-20 ルネサスエレクトロニクス株式会社 電界効果トランジスタおよびその製造方法
JP4784609B2 (ja) 2008-01-21 2011-10-05 Ｔｄｋ株式会社 電子デバイス用基板
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US7952150B1 (en) 2008-06-05 2011-05-31 Rf Micro Devices, Inc. Enhancement mode MOSFET and depletion mode FET on a common group III-V substrate
US8309987B2 (en) 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US8377796B2 (en) 2008-08-11 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy from a non-III-V substrate
US8367520B2 (en) 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials
US20100140735A1 (en) 2008-12-10 2010-06-10 Epir Technologies, Inc. Nanostructures for dislocation blocking in group ii-vi semiconductor devices
JP5487615B2 (ja) * 2008-12-24 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP5737948B2 (ja) 2008-12-26 2015-06-17 ルネサスエレクトロニクス株式会社 ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置
US8313967B1 (en) 2009-01-21 2012-11-20 Stc.Unm Cubic phase, nitrogen-based compound semiconductor films epitaxially grown on a grooved Si <001> substrate
JP5469098B2 (ja) 2009-01-22 2014-04-09 パナソニック株式会社 電界効果トランジスタ及びその製造方法
US8497658B2 (en) * 2009-01-22 2013-07-30 Qualcomm Incorporated Adaptive power control for wireless charging of devices
US20100219452A1 (en) 2009-02-27 2010-09-02 Brierley Steven K GaN HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) STRUCTURES
US8507304B2 (en) 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
JP5529595B2 (ja) 2009-07-30 2014-06-25 住友電気工業株式会社 半導体装置及びその製造方法
KR101640830B1 (ko) 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
JP5609055B2 (ja) 2009-10-02 2014-10-22 富士通株式会社 化合物半導体装置及びその製造方法
JP2011135060A (ja) 2009-11-26 2011-07-07 Sumitomo Chemical Co Ltd 半導体基板及び半導体基板の製造方法
JP5590874B2 (ja) 2009-12-18 2014-09-17 パナソニック株式会社 窒化物半導体素子
JP5505698B2 (ja) 2010-02-01 2014-05-28 日本電信電話株式会社 半導体装置
US20110210377A1 (en) 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
US9479225B2 (en) * 2010-05-13 2016-10-25 Qualcomm Incorporated Resonance detection and control within a wireless power system
GB2482308A (en) 2010-07-28 2012-02-01 Univ Sheffield Super junction silicon devices
US8389348B2 (en) 2010-09-14 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of forming SiC crystalline on Si substrates to allow integration of GaN and Si electronics
KR102065115B1 (ko) * 2010-11-05 2020-01-13 삼성전자주식회사 Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
US8709921B2 (en) 2010-11-15 2014-04-29 Applied Materials, Inc. Method for forming a semiconductor device using selective epitaxy of group III-nitride
US8383471B1 (en) 2011-04-11 2013-02-26 Hrl Laboratories, Llc Self aligned sidewall gate GaN HEMT
TWI587512B (zh) 2011-05-16 2017-06-11 Renesas Electronics Corp Field effect transistor and semiconductor device
US8835988B2 (en) 2011-06-06 2014-09-16 Eta Semiconductor Inc. Hybrid monolithic integration
TW201306235A (zh) 2011-06-10 2013-02-01 Sumitomo Chemical Co 半導體裝置、半導體基板、半導體基板之製造方法及半導體裝置之製造方法
WO2013005372A1 (ja) 2011-07-01 2013-01-10 パナソニック株式会社 半導体装置
US9087741B2 (en) 2011-07-11 2015-07-21 International Business Machines Corporation CMOS with dual raised source and drain for NMOS and PMOS
US8507920B2 (en) 2011-07-11 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
JP2013041986A (ja) 2011-08-16 2013-02-28 Advanced Power Device Research Association ＧａＮ系半導体装置
WO2013026035A1 (en) 2011-08-17 2013-02-21 Ramgoss, Inc. Vertical field effect transistor on oxide semiconductor substrate and method of manufacturing the same
JP5757195B2 (ja) 2011-08-23 2015-07-29 セイコーエプソン株式会社 半導体装置、電気光学装置、電力変換装置及び電子機器
US20130105817A1 (en) * 2011-10-26 2013-05-02 Triquint Semiconductor, Inc. High electron mobility transistor structure and method
KR101890749B1 (ko) * 2011-10-27 2018-08-23 삼성전자주식회사 전극구조체, 이를 포함하는 질화갈륨계 반도체소자 및 이들의 제조방법
US8841703B2 (en) 2011-10-31 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
JP5953706B2 (ja) 2011-11-02 2016-07-20 富士通株式会社 化合物半導体装置及びその製造方法
US8530978B1 (en) 2011-12-06 2013-09-10 Hrl Laboratories, Llc High current high voltage GaN field effect transistors and method of fabricating same
WO2013095342A1 (en) 2011-12-19 2013-06-27 Intel Corporation High voltage field effect transistors
US10290614B2 (en) 2011-12-19 2019-05-14 Intel Corporation Group III-N transistors for system on chip (SOC) architecture integrating power management and radio frequency circuits
US9240410B2 (en) 2011-12-19 2016-01-19 Intel Corporation Group III-N nanowire transistors
KR101891458B1 (ko) 2011-12-20 2018-08-24 인텔 코포레이션 Iii-v 반도체 재료 층을 갖는 반도체 디바이스
US9000464B2 (en) 2012-03-01 2015-04-07 Design Express Limited Semiconductor structure for substrate separation and method for manufacturing the same
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US9111905B2 (en) 2012-03-29 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9142649B2 (en) 2012-04-23 2015-09-22 United Microelectronics Corp. Semiconductor structure with metal gate and method of fabricating the same
US20130313561A1 (en) 2012-05-25 2013-11-28 Triquint Semiconductor, Inc. Group iii-nitride transistor with charge-inducing layer
JP5972065B2 (ja) 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
US8975664B2 (en) * 2012-06-27 2015-03-10 Triquint Semiconductor, Inc. Group III-nitride transistor using a regrown structure
US8772786B2 (en) 2012-07-13 2014-07-08 Raytheon Company Gallium nitride devices having low ohmic contact resistance
US8912570B2 (en) 2012-08-09 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9583574B2 (en) 2012-09-28 2017-02-28 Intel Corporation Epitaxial buffer layers for group III-N transistors on silicon substrates
US9099490B2 (en) 2012-09-28 2015-08-04 Intel Corporation Self-aligned structures and methods for asymmetric GaN transistors and enhancement mode operation
US9064709B2 (en) 2012-09-28 2015-06-23 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
KR101927411B1 (ko) 2012-09-28 2018-12-10 삼성전자주식회사 2ｄｅｇ와 2ｄｈｇ를 이용한 반도체 소자 및 제조방법
JP2014078653A (ja) 2012-10-12 2014-05-01 Waseda Univ Ｉｉｉ族窒化物半導体層の製造方法
EP2743965B1 (en) 2012-12-13 2015-07-08 Imec Method for manufacturing semiconductor devices
US9196709B2 (en) 2013-02-01 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming semiconductor regions in trenches
US9331244B2 (en) 2013-02-25 2016-05-03 Sensor Electronic Technology, Inc. Semiconductor structure with inhomogeneous regions
KR102036349B1 (ko) 2013-03-08 2019-10-24 삼성전자 주식회사 고 전자이동도 트랜지스터
US9012261B2 (en) 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
US9129889B2 (en) 2013-03-15 2015-09-08 Semiconductor Components Industries, Llc High electron mobility semiconductor device and method therefor
US9006791B2 (en) 2013-03-15 2015-04-14 The Government Of The United States Of America, As Represented By The Secretary Of The Navy III-nitride P-channel field effect transistor with hole carriers in the channel
JP5954831B2 (ja) 2013-03-26 2016-07-20 トヨタ自動車株式会社 半導体装置の製造方法
JP6197422B2 (ja) 2013-07-11 2017-09-20 富士通セミコンダクター株式会社 半導体装置の製造方法および支持基板付きウェハ
US20150041820A1 (en) 2013-08-12 2015-02-12 Philippe Renaud Complementary gallium nitride integrated circuits and methods of their fabrication
JP6179266B2 (ja) 2013-08-12 2017-08-16 富士通株式会社 半導体装置及び半導体装置の製造方法
GB2517697A (en) 2013-08-27 2015-03-04 Ibm Compound semiconductor structure
TWI521664B (zh) 2013-09-03 2016-02-11 瑞昱半導體股份有限公司 金屬溝渠去耦合電容結構與形成金屬溝渠去耦合電容結構的方法
CN105493239B (zh) 2013-09-27 2018-11-06 英特尔公司 Ⅲ-Ⅴ器件在Si晶片上的集成
US9324802B2 (en) 2013-10-31 2016-04-26 Infineon Technologies Austria Spacer supported lateral channel FET
WO2015077647A2 (en) 2013-11-22 2015-05-28 Cambridge Electronics, Inc. Electric field management for a group iii-nitride semiconductor
CN105813799B (zh) 2013-12-06 2019-06-07 Posco公司 极低温冲击韧性优异的高强度焊接接头及用于其的电弧焊接用药芯焊丝
US9640422B2 (en) 2014-01-23 2017-05-02 Intel Corporation III-N devices in Si trenches
JP6439789B2 (ja) 2014-02-21 2018-12-19 パナソニック株式会社 電界効果トランジスタ
JP6302303B2 (ja) 2014-03-17 2018-03-28 株式会社東芝 半導体発光素子
CN106030816B (zh) 2014-03-26 2019-10-18 英特尔公司 具有增强的击穿电压的iii-n晶体管
US9331076B2 (en) 2014-05-02 2016-05-03 International Business Machines Corporation Group III nitride integration with CMOS technology
EP3195364A4 (en) 2014-09-18 2018-04-25 Intel Corporation Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon cmos-compatible semiconductor devices
US10229991B2 (en) 2014-09-25 2019-03-12 Intel Corporation III-N epitaxial device structures on free standing silicon mesas
US9496379B2 (en) 2014-10-20 2016-11-15 International Business Machines Corporation Method and structure for III-V FinFET
CN106796953B (zh) 2014-10-30 2021-03-30 英特尔公司 源极/漏极至氮化镓晶体管中的2d电子气的低接触电阻再生长
KR102309482B1 (ko) * 2014-12-18 2021-10-07 인텔 코포레이션 N-채널 갈륨 질화물 트랜지스터들
US11195944B2 (en) 2015-06-26 2021-12-07 Intel Corporation Gallium nitride (GaN) transistor structures on a substrate

Also Published As

Publication number Publication date
KR102423219B1 (ko) 2022-07-20
US20180350911A1 (en) 2018-12-06
US10056456B2 (en) 2018-08-21
CN106922200B (zh) 2021-11-09
KR20170097611A (ko) 2017-08-28
EP3235005A1 (en) 2017-10-25
KR102309482B1 (ko) 2021-10-07
WO2016099509A1 (en) 2016-06-23
US20180026097A1 (en) 2018-01-25
CN106922200A (zh) 2017-07-04
EP3235005A4 (en) 2018-09-12
US10756183B2 (en) 2020-08-25
TWI680582B (zh) 2019-12-21
KR20210122906A (ko) 2021-10-12

Similar Documents

Publication Publication Date Title
US10756183B2 (en) N-channel gallium nitride transistors
US9564435B2 (en) Semiconductor device including FinFETs having different gate structures and method of manufacturing the semiconductor device
CN104584219B (zh) 用于非对称GaN晶体管和增强模式操作的自对准结构和方法
TWI650863B (zh) 半導體裝置及半導體裝置之製造方法
US10573647B2 (en) CMOS circuits using n-channel and p-channel gallium nitride transistors
US10892328B2 (en) Source/drain extension regions and air spacers for nanosheet field-effect transistor structures
KR102238547B1 (ko) 질화 갈륨 트랜지스터에서 2d 전자 가스에 대한 낮은 접촉 저항을 위한 소스/드레인 재성장
US10629495B2 (en) Low undercut N-P work function metal patterning in nanosheet replacement metal gate process
CN107275287A (zh) 用于集成有功率管理和射频电路的片上系统(soc)结构的iii族‑n晶体管
US20160276347A1 (en) Dual strained cladding layers for semiconductor devices
CN106030816B (zh) 具有增强的击穿电压的iii-n晶体管
TW201140820A (en) Monolithic integration of gallium nitride and silicon devices and circuits, structure and method
JP2015046444A (ja) 半導体装置
KR20160099537A (ko) 완화된 기판이 없는 nmos 및 pmos 스트레인된 디바이스
CN208767305U (zh) 屏蔽栅极场效应晶体管
KR20180041659A (ko) 수직 나노와이어 mosfet의 제조에서의 수직 게이트-라스트 공정을 위한 방법
US11189700B2 (en) Fabrication of wrap-around and conducting metal oxide contacts for IGZO non-planar devices
US20240222438A1 (en) Transistor including wide band gap materials
WO2017111831A1 (en) Stackable switching device