TW201611357A - 半導體發光裝置 - Google Patents

半導體發光裝置 Download PDF

Info

Publication number
TW201611357A
TW201611357A TW104128742A TW104128742A TW201611357A TW 201611357 A TW201611357 A TW 201611357A TW 104128742 A TW104128742 A TW 104128742A TW 104128742 A TW104128742 A TW 104128742A TW 201611357 A TW201611357 A TW 201611357A
Authority
TW
Taiwan
Prior art keywords
electrode
layer
emitting device
disposed
light emitting
Prior art date
Application number
TW104128742A
Other languages
English (en)
Other versions
TWI655793B (zh
Inventor
崔繁在
朴永洙
柳榮浩
朴泰榮
洪鎭基
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201611357A publication Critical patent/TW201611357A/zh
Application granted granted Critical
Publication of TWI655793B publication Critical patent/TWI655793B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本發明提供一種包含層合半導體結構的半導體發光裝置，所述層合半導體結構具有彼此相對的第一表面及第二表面、分別形成第一表面及第二表面的第一導電型半導體層及第二導電型半導體層以及主動層。第一電極及第二電極分別安置於層合半導體結構的第一表面及層合半導體結構的第二表面上。連接電極延伸至第一表面，以連接至第二電極。支撐基板安置於第二電極上，且絕緣層使連接電極與主動層及第一導電型半導體層絕緣。

Description

半導體發光裝置
本申請案依據35 U.S.C. § 119主張2014年9月2日提交給韓國智慧財產局（Korean Intellectual Property Office）之韓國專利申請案第10-2014-0116461號的優先權，所述專利申請案的全部揭露內容均併入本案供參考。
同時，可在半導體發光裝置生長後，移除半導體發光裝置在磊晶生長製程中所用的基板（下文中稱為‘生長基板’）。移除基板的原因可為因其所致的電連接或光損耗問題。在此情況下，可能需要支撐磊晶生長薄膜的其他方法。舉例而言，半導體發光裝置中可使用具有一定厚度（例如60 μm至150 μm）或超過一定厚度的電極結構，或包含所述電極結構的基板。
然而，所述方法因使主動層放出的熱耗散而可能不利，且特定而言，因高電流操作期間所產生的熱而可能使裝置特性惡化，導致可靠性降低。
根據一個例示性實施例，半導體發光裝置包含層合半導體結構，所述層合半導體結構具有彼此相對的第一表面及第二表面、分別形成第一表面及第二表面的第一導電型半導體層及第二導電型半導體層，以及安置於第一導電型半導體層與第二導電型半導體層之間的主動層。第一電極安置於層合半導體結構的第一表面上且連接至第一導電型半導體層，且第二電極安置於層合半導體結構的第二表面上且連接至第二導電型半導體層。連接電極連接至第二電極且延伸至層合半導體結構的第一表面。支撐基板安置於第二電極上，且絕緣層經安置以使連接電極與主動層及第一導電型半導體層絕緣。
第一導電型半導體層可為n型半導體層，且第二導電型半導體層可為p型半導體層。
第二電極可包含透光電極，且支撐基板可包含透光基板。
在此情況下，第二電極可安置於層合半導體結構之第二表面的大部分上。第一電極可包含反射性電極。
半導體發光裝置可更包含第一及第二導電凸塊，其分別安置於第一表面上之第一電極及連接電極之一部分上。
層合半導體結構的第一表面可提供作為主要發光表面，且第一電極可安置於層合半導體結構之第一表面的一部分上。
層合半導體結構可包含自第一表面延伸至第二表面的通孔以暴露第二電極的一部分，且連接電極可連接至第二電極的所暴露部分，安置於通孔的內側壁可延伸至層合半導體結構的第一表面。
半導體發光裝置可更包含安置於與通孔連接之第二電極之一部分上的蝕刻終止層。
蝕刻終止層可包含導電材料且可安置於第二電極與支撐基板之間。其上形成有通孔之第二電極部分中的至少一個區段可加以移除以暴露蝕刻終止層的一部分，且連接電極可連接至蝕刻終止層的所暴露部分。半導體發光裝置可更包含至少一個指狀電極，所述指狀電極連接至蝕刻終止層且延伸至第二電極與支撐基板之間的空間內。
或者，蝕刻終止層可包含絕緣材料，且可經定位以包圍第二電極的所暴露部分。
半導體發光裝置可更包含平坦化層，所述平坦化層位於第二電極與支撐基板之間且具有黏結至支撐基板的平坦化表面。
絕緣層可安置於通孔的內側壁上且可延伸至層合半導體結構的第一表面。在此情況下，絕緣層可延伸而覆蓋第一電極的一部分，且連接電極可在絕緣層的延伸部分上延伸。
半導體發光裝置可更包含包圍層合半導體結構之側表面的絕緣構件。連接電極可安置於層合半導體結構的側表面上，且絕緣層可安置於連接電極與層合半導體結構之側表面之間。
絕緣構件可包含透光黏著材料且可安置於層合半導體結構之第二表面與支撐基板之間以使層合半導體結構黏結至支撐基板。絕緣構件可由與支撐基板相同的材料形成。
半導體發光裝置可更包含電極保護層，所述電極保護層安置於第二電極與支撐基板之間且經配置以保護第二電極。
支撐基板可由玻璃或聚合物樹脂形成。支撐基板可包含磷光體或量子點。
根據一個例示性實施例，半導體發光裝置包含層合半導體結構，所述層合半導體結構具有彼此相對的第一表面及第二表面、分別形成第一表面及第二表面的第一導電型半導體層及第二導電型半導體層，以及安置於第一導電型半導體層與第二導電型半導體層之間的主動層。第一電極安置於層合半導體結構的第一表面上且連接至第一導電型半導體層。第二電極安置於層合半導體結構的第二表面上，連接至第二導電型半導體層，且由透光電極形成。連接電極連接至第二電極而延伸至層合半導體結構的第一表面，且安置於第一表面上之連接電極的一部分設置為墊區域。透光基板安置於第二電極上，且絕緣層經安置以使連接電極與主動層及第一導電型半導體層絕緣。絕緣層延伸而覆蓋第一電極的一部分，且連接電極的墊區域安置於絕緣層的延伸部分上。
在一個實例中，透光黏著層安置於透光基板與第二電極之間。連接電極可安置於層合半導體結構的側表面上，且絕緣層可安置於連接電極與層合半導體結構之側表面之間。半導體發光裝置可更包含絕緣構件，所述絕緣構件包圍層合半導體結構的側表面及第一表面且由透光黏著材料所形成，並黏結至透光基板。層合半導體結構的側表面可包含向第二表面傾斜的表面。
根據一個例示性實施例，半導體發光裝置包含支撐基板，所述支撐基板包含分成第一區域及第二區域的上表面，其中第一區域設置為墊區域。層合半導體結構包含第二導電型半導體層、主動層以及第一導電型半導體層，所述層依序安置於支撐基板之上表面的第二區域中。第一電極安置於第一導電型半導體層上，且第二電極安置於第二導電型半導體層與支撐基板之間且延伸至第一區域。
支撐基板可包含透光基板。第二電極可包含安置於第二導電型半導體層與支撐基板之間的透光電極、連接至透光電極且安置於第二區域中的金屬電極，以及安置於金屬電極上的墊電極。
金屬電極可包含有一部分連接至透光電極的第一表面，以及與第一表面相對的第二表面。第二表面可埋入支撐基板中。金屬電極可包含至少一個延伸至透光電極與支撐基板之間之空間內的指狀電極。
根據另一個例示性實施例，半導體發光裝置包含層合半導體結構，所述層合半導體結構包含依序堆疊的第二導電型半導體層、主動層以及第一導電型半導體層。第一電極安置於第一導電型半導體層上，且第二電極安置於第二導電型半導體層上。絕緣層安置於第二導電型半導體層、主動層以及第一導電型半導體層之依序堆疊的所暴露邊緣上。連接電極連接至第二電極且延伸於絕緣層上至具有第一導電型半導體層之層合半導體之表面。
層合半導體結構可具有多個通孔，所述通孔延伸穿過第二導電型半導體層、主動層以及第一導電型半導體層。絕緣層可安置於多個通孔中之每一者的所暴露邊緣上。連接電極可安置於各通孔的絕緣層上以自絕緣層延伸至具有第一導電型半導體層之層合半導體的表面。
半導體發光裝置可更包含安置於第二電極上的透光基板。多個蝕刻終止接點可安置於透光基板與第二電極之間，且各自可與多個通孔中的相應通孔對準。多個指狀電極可安置於透光基板與第二電極之間，且可自多個蝕刻終止接點中之每一者延伸。
半導體發光裝置可替代地包含安置於第二導電型半導體層與第二電極之間的多個蝕刻終止接點，且每個蝕刻終止接點可與多個通孔中的相應通孔對準。通孔及連接電極可延伸穿過蝕刻終止接點。
然而，本發明可以許多不同形式舉例說明且不應理解為限於本文中所列舉的特定實施例。實情為，提供這些實施例是為了本發明詳盡完備，且向所屬領域的技術人員充分傳達本發明之範疇。在圖式中，為了清晰起見可放大元件的形狀以及尺寸，且通篇使用相同的圖式元件符號來表示相同或類似元件。在通篇本發明中，方位術語，諸如“上部”、“上表面”、“底部”、“下表面”或“側表面”，表示相對於圖式中所示之特定取向的位置。應瞭解，術語泛指各種元件的相對位置，且因此可根據固持或安置發光裝置的方向或取向而變化。
通篇本發明中提及“一個例示性實施例”或“例示性實施例”是為了強調具體特點、結構或特徵而提供，且不一定指相同實施例。此外，在一或多個實施例中，具體特點、結構或特徵可以任何適合方式組合。舉例而言，特定例示性實施例中所述之情形可在其他實施例中使用，即使其未描述於其他實施例中，除非這種情形特定描述為與其他實施例中的情形相反或不一致。
圖1為根據本發明之一例示性實施例之半導體發光裝置的橫截面圖。
參看圖1，根據本發明之例示性實施例的半導體發光裝置10可包含層合半導體結構L，所述層合半導體結構L具有第一導電型半導體層14、第二導電型半導體層16、安置於第一導電型半導體層14與第二導電型半導體層16之間的主動層15。半導體發光裝置10可更包含與第一導電型半導體層14及第二導電型半導體層16分別連接的第一電極17及第二電極18。
在例示性實施例中，第一電極17及第二電極18可安置於層合半導體結構L之彼此相對的第一表面及第二表面上。支撐基板25可安置於第二電極18上以支撐層合半導體結構L。
半導體發光裝置10可更包含連接電極28作為與第二電極18關聯之電極組件。連接電極28可連接至第二電極18且可延伸至層合半導體結構L的第一表面。
根據例示性實施例的連接電極28可使用通孔H形成，通孔H延伸穿過層合半導體結構L且連接層合半導體結構L的第一表面與第二表面。藉由通孔H可暴露出第二電極18的一部分，且暴露部分可設置為連接至連接電極28的接觸區域C。連接電極28可連接至第二電極18的接觸區域C且形成在通孔H之內側壁上。安置於層合半導體結構L之第一表面上的連接電極28之部分28a可設置為墊區域。
以此方式，安置於層合半導體結構L之第二表面上的第二電極18可藉由連接電極28而引至與第二表面相對的第一表面，且從而可在層合半導體結構L之第一表面上提供使第二電極18與外部電路連接的墊區域。
在第一導電型半導體層14及第二導電型半導體層16分別為n型及p型氮化物半導體層的情況下，應用此類電極結構可能更有利。由於p型氮化物半導體層的接觸電阻程度大於n型氮化物半導體層，因此難以實現歐姆接觸（ohmic contact）。然而，在這個例示性實施例中，由於第二電極18安置於層合半導體結構L的第二表面上，因此可擴大第二電極18與第二導電型半導體層16之間的接觸區域，且從而可確保與p型氮化物半導體層的歐姆接觸。
根據例示性實施例的半導體發光裝置10可為覆晶結構，其中光主要沿支撐基板25的方向發射。
第一電極17可包含具有高反射率以及歐姆接觸特性的電極材料。舉例而言，第一電極17可包含Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au或其類似物。或者，第一電極17可包含透明導電氧化物，諸如氧化銦錫（ITO），或透明導電氮化物。舉例而言，第一電極17可建構為透光電極與反射性電極之組合，或透光電極與絕緣材料（諸如SiO2 ）之組合。
第二電極18可包含透光電極，且支撐基板25可包含透光基板。第二電極18可為透光金屬（諸如Ni/Au）、透明導電氧化物（諸如ITO）或透明導電氮化物。支撐基板25可為玻璃基板或由透光聚合物樹脂形成的基板。
連接電極28可藉由絕緣層26而與第一導電型半導體層14及主動層15電絕緣。如圖1所說明，絕緣層26可形成在通孔H之內側壁上。絕緣層26可形成在層合半導體結構L之側表面上且提供半導體發光裝置10作為鈍化層。絕緣層26亦可形成並延伸在第一電極17的表面上。絕緣層26可為氧化矽或氮化矽。
在例示性實施例中，第一電極17可具有足以有效反射光的面積。同時，安置於層合半導體結構L之第一表面上的墊區域28a可在第一電極17之上表面的一部分上延伸，使得連接電極28具有連接至（或用於連接至）外部電路的足夠墊面積。絕緣層26可包含安置於墊區域28a與第一電極17之間的額外延伸部分26a（請參見圖1中之“I”），使得墊區域28a與第一電極17彼此間不發生電連接。
本發明之例示性實施例中可採用的電極佈局之特定實例說明於圖2A及圖2B中。圖2A及圖2B說明分別安置於層合半導體結構L之第二表面及第一表面上之電極之佈局實例。
如圖2A中所說明，第二電極18可形成在第二導電型半導體層16之一個表面的大部分上。如上文所述，由於第二電極18形成在第二導電型半導體層16之表面的大部分上，因此可降低接觸電阻。第二電極18可經由兩個接觸區域C而連接至連接電極28，所述兩個接觸區域C定位於（或鄰近或接近）第二電極18的兩個轉角。
如圖2B所說明，由於連接電極28的墊區域28a延伸至第一電極17之上表面的一部分，因此可確保相對足夠的墊面積。絕緣層26亦可具有延伸至第一電極17之上表面之一部分的延伸部分26a，以便使第一電極17與連接電極28電絕緣。
圖1中所說明之半導體發光裝置中可採用的電極佈局可不限於上述實例，且可以各種方式修改。舉例而言，電極佈局的建構方式可與圖3中所說明之方式相同。
如圖3所說明，接觸區域C可為線形形式並鄰近或接近於層合半導體結構L之邊緣。此接觸區域C可如下獲得：在鄰近於層合半導體結構L之邊緣形成通孔H，且使連接電極28連接至第二電極18之經由通孔H所暴露的部分。
圖4說明一個實例，其中圖1中所說明之半導體發光裝置覆晶黏結至電路基板。
參看圖4，說明電路基板31包含安裝於其上的半導體發光裝置10。
半導體發光裝置10可為覆晶結構，其中更包含分別配置於第一電極17上的導電凸塊34及安置於第一表面上之連接電極28的墊區域28a。導電凸塊34可為由諸如Au/Sn之導電金屬形成的凸塊。半導體發光裝置10可藉由導電凸塊34而電連接至安置於電路基板31上的第一電路圖案32a及第二電路圖案32b。在如上文所述的例示性實施例中，第二電極18可為透光電極，諸如ITO，且支撐基板25可為透光基板，諸如玻璃基板，使得光沿支撐基板25的方向發射。
圖5A至圖5G為橫截面圖，其說明圖1中所說明之半導體發光裝置之製造方法的主要過程。此處，為方便及更容易理解說明書，儘管圖式中說明僅一個部件對應於兩個半導體發光裝置，但方法可理解為晶圓級方法，且基板11可為晶圓的一部分。
如圖5A中所說明，層合半導體結構L可形成在生長基板11上，以形成多個發光裝置。
層合半導體結構L可包含依序生長於基板11表面上的第一導電型半導體層14、主動層15以及第二導電型半導體層16。生長方法可包含所屬領域中熟知的方法，諸如金屬有機化學氣相沉積法（metal organic chemical vapor deposition；MOCVD）、氫化物氣相磊晶法（hydride vapor phase epitaxy；HVPE），或分子束磊晶法（molecular beam epitaxy；MBE）。
需要時，可使用絕緣基板、導電基板或半導體基板作為生長基板11。舉例而言，生長基板11可為藍寶石、SiC、Si、MgAl2 O4 、 MgO、LiAlO2 、 LiGaO2 或GaN。
層合半導體結構L可為氮化物半導體材料。舉例而言，第一導電型半導體層14及第二導電型半導體層16可為單晶氮化物，所述氮化物具有Alx Iny Ga1-x-y N（0≤x≤1，0≤y≤1且0≤x+y≤1）之組成，但不限於此。可使用基於AlGaInP的半導體材料或基於AlGaAs的半導體材料作為第一導電型半導體層14及第二導電型半導體層16。第一導電型半導體層14及第二導電型半導體層16可分別包含n型及p型半導體材料。主動層15可為多量子井（multi-quantum well；MQW）結構，其中量子井層與量子障壁層交替堆疊。舉例而言，在氮化物半導體材料之情況下，主動層15可為GaN/InGaN MQW結構。或者，主動層15可為單量子井（single-quantum well；SQW）結構。
層合半導體結構L可在安置於基板11上之緩衝層12上形成（例如生長）。可使用緩衝層12以便減少因基板11與後續製程中所形成之層合半導體結構L之間的晶格常數錯配所致的移位、因熱膨脹係數差異所致的變形，及裂縫產生。在形成層合半導體結構L之前，緩衝層12可形成（例如生長）為單層或是在基板11的表面上具有多個層的多層。
舉例而言，當矽基板用作單晶氮化物的生長基板11時，可使用矽之（111）平面作為晶體生長的平面。在此情況下，緩衝層12可包含AlN晶核層及由含Al氮化物晶體組成的晶格緩衝層。緩衝層12之各種實例將參照圖25A至圖25D描述。
接著，如圖5B中所說明，連接至第二導電型半導體層16的第二電極18可在層合半導體結構L的上表面（亦即第二表面）上形成。
可形成與第二導電型半導體層16具有大接觸面積的第二電極18。在例示性實施例中，可形成覆蓋第二導電型半導體層16之整個上表面（或實質上整個上表面）的第二電極18。
第二電極18可為透明導電氧化物或氮化物層。舉例而言，透明導電氧化物層可至少為ITO、鋅摻雜氧化銦錫（zinc-doped indium tin oxide；ZITO）、氧化鋅銦（zinc indium oxide；ZIO）、氧化鎵銦（gallium indium oxide；GIO）、氧化鋅錫（zinc tin oxide；ZTO）、氟摻雜氧化錫（fluorine-doped tin oxide；FTO）、鋁摻雜氧化鋅（aluminum-doped zinc oxide；AZO）、鎵摻雜氧化鋅（gallium-doped zinc oxide；GZO）、In4 Sn3 O12 及氧化鋅鎂（Zn(1-x) Mgx O，0≤x≤1）。在一些實施例中，第二電極18可包含透光金屬層，諸如Ni/Au，或石墨烯（graphene）。所述方法可以薄膜形成方法進行，諸如物理氣相沉積法（physical vapor deposition；PVD）或化學氣相沉積法（chemical vapor deposition；CVD）。
接著，如圖5C中所說明，支撐基板25可黏結至第二電極18。
支撐基板25可藉由使用黏著層21而黏結至第二電極18。在例示性實施例中，支撐基板25可為透光基板，諸如玻璃基板。黏著層21可為透光黏著材料。
舉例而言，所述方法可如下進行：將黏著材料（諸如苯并環丁烯（benzocyclobutene；BCB）使用諸如旋塗方法之方法塗佈第二電極18，接著使玻璃基板黏結至第二電極18，且接著進行熱處理以使黏著材料硬化。本發明之例示性實施例中可採用的黏著層21可不限於BCB，且可包含各種透光黏著性材料。舉例而言，可使用另一黏著層，諸如乾膜樹脂（dry film resin；DFR）、環氧樹脂及矽酮樹脂（silicone resin）。
黏著層21可用作保護第二電極18的電極保護層。然而，需要時，可形成分離的電極保護層，且接著可應用使用黏著材料黏結支撐基板25的方法。作為電極保護層，可使用氧化矽或氮化矽。
接著，如圖5D中所說明，可自層合半導體結構L移除生長基板11。
生長基板移除方法可使用諸如雷射剝離之方法進行，或直接移除生長基板11之方法（諸如機械拋光或化學蝕刻）進行。舉例而言，在生長基板11由透明材料（諸如藍寶石）形成的情況下，藍寶石基板可使用雷射剝離方法分離，其中用雷射照射層合半導體結構L與生長基板11之間的界面。在生長基板11為具有相對較低硬度之矽基板的情況下，矽基板可使用直接移除生長基板的方法（諸如機械拋光或化學蝕刻）移除。
根據本發明之例示性實施例，當緩衝層12具有高電阻時，可執行移除方法以暴露第一導電型半導體層14之可電連接的表面。
接著，如圖5E所說明，可在層合半導體結構L形成通孔H以暴露第二電極18的一部分。
所述方法可藉由選擇性移除層合半導體結構L來進行。此類選擇性移除方法可使用機械切割、化學蝕刻或使用電漿的乾式蝕刻來進行。所述方法可與裝置分離方法一起進行。裝置分離溝槽ISO可連同通孔H一起形成。或者，通孔H可由以不同方法所形成的裝置分離溝槽ISO來形成。舉例而言，在形成通孔H後，可執行必要的電極形成方法，且接著可執行裝置分離方法，諸如形成溝槽ISO的方法。
接著，如圖5F中所說明，可在適當區域上形成第一電極17及連接電極28。
經由所述方法，可在層合半導體結構L的第一表面上形成與第一電極17及第二電極18均關聯的墊區域。更具體而言，形成第一電極17之後，可形成覆蓋層合半導體結構L之整個第一表面的絕緣層。接著，可選擇性地蝕刻絕緣層以再敞開接觸區域C，且連接電極28可形成而連接至第二電極18的接觸區域C且延伸至第一表面。接著，可選擇性地蝕刻絕緣層以暴露第一電極17的墊區域。從而可獲得圖5F中所說明之所得結構。
最後獲得的絕緣層26可形成在通孔H之內側壁上，使得連接電極28不連接至主動層15及第一導電型半導體層14。絕緣層26可包含延伸部分26a，使得安置於第一表面上之連接電極28之部分28a不連接至第一電極17。
第一電極17可包含能夠形成歐姆接觸的反射性電極。舉例而言，第一電極17可包含Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt或Au。在一些實施例中，第一電極17可為包含反射性電極及歐姆接觸電極的多層結構。舉例而言，第一電極17可具有如下結構：Ni/Ag、Zn/Ag、Ni/Al、Zn/Al、Pd/Ag、Pd/Al、Ir/Ag、Ir/Au、Pt/Ag、Pt/Al或Ni/Ag/Pt。連接電極28亦可由與第一電極17類似的材料所形成。絕緣層26可為氧化矽或氮化矽。
如上文所述，在一些實施例中，第一電極17可具有與透明導電氧化物（諸如ITO）或透明導電氮化物組合的電極結構。舉例而言，第一電極17可建構為透光電極與反射性電極之組合，或透光電極與絕緣材料（諸如SiO2 ）之組合。
接著，如圖5G中所說明，可藉由將圖5G中所說明之所得結構分隔成個別裝置單元而獲得半導體發光裝置10。
在例示性實施例中，由於層合半導體結構L已用先前方法分隔成裝置單元，因此當支撐基板25為具有低硬度之基板（諸如玻璃基板）時，可容易實施所述方法。相反地，在裝置分離溝槽ISO尚未在先前製程中形成的情況下，可以支撐基板25連同層合半導體結構L一起分離的方式來執行裝置分離方法。
上述實施例可以多種方式修改。舉例而言，可形成蝕刻終止層以便在形成用於連接電極28的通孔H時有效地控制蝕刻深度。
圖6為橫截面圖，其說明根據本發明之一個例示性實施例的覆晶式半導體發光裝置，所述裝置使用由導電材料形成的蝕刻終止層。
參看圖6，根據本發明之例示性實施例的覆晶式半導體發光裝置40可包含層合半導體結構L、第一電極17及第二電極18，以及支撐基板45。
在例示性實施例中，類似於圖1中所說明之發光裝置10，第一電極17及第二電極18可安置於層合半導體結構L之彼此相對的第一表面及第二表面上。支撐基板45可安置於第二電極18上。連接電極48可經由通孔H而電連接至第二電極18且延伸至層合半導體結構L的第一表面。
以此方式，半導體發光裝置40可具有覆晶結構，所述結構包含位於層合半導體結構L之第一表面上的墊區域以便第一電極17及第二電極18連接至外部電路。可提供導電凸塊34給第一電極17及作為墊區域的連接電極48中之每一者。
如圖6中所說明，半導體發光裝置40可使用導電凸塊34來連接至電路基板31的第一電路圖案32a及第二電路圖案32b。
在例示性實施例中，第一電極17可包含具有高反射率且與第二導電型半導體層形成歐姆接觸的電極材料。第二電極18可為透光金屬（諸如Ni/Au）、透明導電氧化物（諸如ITO）或氮化物。支撐基板45可為玻璃基板或透光聚合物樹脂基板。
根據本發明之例示性實施例的半導體發光裝置40可包含安置於第二電極18與支撐基板45之間的蝕刻終止層，此與上述例示性實施例形成對比。根據例示性實施例的蝕刻終止層42可為導電材料。蝕刻終止層42可安置於第二電極18的一部分上以直接連接至第二電極18。
如圖6所說明，可藉由通孔H暴露蝕刻終止層42的一部分，且可使連接電極48連接至蝕刻終止層42的暴露部分。因此，連接電極48可經由蝕刻終止層42電連接至第二電極18。連接電極48可藉由通孔H之內側壁上所形成的絕緣層46而與第一導電型半導體層14及主動層15電絕緣。絕緣層46可形成在半導體發光裝置40之提供作為鈍化層的另一表面上。
蝕刻終止層42可包含蝕刻速率低於第二電極18的材料。舉例而言，當第二電極18為氧化物（諸如ITO）時，蝕刻終止層42可為金屬，諸如Al、Au、Ag、Ti或TiW。
在例示性實施例中，所說明之蝕刻終止層42安置於第二電極18與支撐基板45之間。然而，在蝕刻終止層42之組成材料相對於層合半導體結構L之組成材料而言具有足夠蝕刻選擇性的情況下，蝕刻終止層42可安置於第二電極18與層合半導體結構L之間。
同時，所說明之第二電極18在對應於通孔H的區域被完全移除。然而，第二電極18在對應於通孔H的區域中可部分保留。在一些實施例中，亦可移除部分蝕刻終止層42。
半導體發光裝置40可更包含平坦化層43，以便容易黏結至支撐基板45。平坦化層43可形成在其上安置蝕刻終止層42的第二電極18上。當黏結表面不平或粗糙時，因黏結過程中產生空隙或其類似物而難以確保黏結穩固。因此，如在本發明之例示性實施例中，當蝕刻終止層42安置於第二電極18之一部分上時，可引入平坦化層43以實現與支撐基板45的穩固黏結。
平坦化層43可使用透明絕緣材料來提供平坦的黏結表面。舉例而言，平坦化層43可使用氧化矽、氮化矽或可固化樹脂來形成。需要時，可執行額外的拋光製程以提供具有較有利黏結表面的平坦化層43。
在例示性實施例中，平坦化層43亦可藉由使用不與第二電極18反應的穩定材料來充當電極保護層。
支撐基板45可使用黏著層41黏結至平坦化層43。或者，平坦化層43可由黏著材料所形成以直接黏結至支撐基板45，而無需任何分離的黏著層。
同時，當與第一電極17及第二電極18關聯之墊區域得到充分確保時，如同在例示性實施例中，連接電極48可不與第一電極17重疊。
例示性實施例中可採用之電極佈局的更特定實例說明於圖7中。圖7為根據例示性實施例安置於層合半導體結構L之第二表面上之電極佈局的實例。
如圖7所說明，第二電極18可形成在第二導電型半導體層16之一表面之大部分上，且兩個蝕刻終止層42可安置於對應於接觸區域C的區域上，所述區域安置於（或接近）第二電極18的兩個轉角。第二電極18可經由由導電材料形成的蝕刻終止層42連接至連接電極48。
自蝕刻終止層42延伸的多個指狀電極44可形成在第二電極18上。多個指狀電極44可均一地分配電流通過第二電極18。此類指狀電極44可由與蝕刻終止層42相同的材料形成。
圖8A至圖8G為橫截面圖，其說明圖6中所說明之半導體發光裝置之製造方法的主要方法步驟。所述方法可理解為晶圓級製造方法，且生長基板11可為晶圓的一部分。
如圖8A所說明，蝕刻終止層42可形成在安置於層合半導體結構L上的第二電極18上。
圖8A中所說明之層合半導體結構L可對應於圖5B中所說明之層合半導體結構L，且所述方法可參照圖5A及圖5B及其相關描述來理解。蝕刻終止層42可安置於第二電極18之形成有通孔H的區域Ha上。蝕刻終止層42的面積可大於藉由通孔H所暴露的面積。蝕刻終止層42可由相對於第二電極18具有高蝕刻選擇性的材料所製成。舉例而言，當第二電極18為透明導電氧化物（諸如ITO）時，蝕刻終止層42可為金屬，諸如Al、Au、Ag、Ti及TiW。
在所述方法中，如圖7所說明，連接至蝕刻終止層42的多個指狀電極44可形成在第二電極18上。多個指狀電極44可由與蝕刻終止層42相同的材料形成。多個指狀電極44可經由在圖8A中所說明之相同方法步驟的過程中來形成。
接著，如圖8B所說明，平坦化層43可形成在其上安置蝕刻終止層42的第二電極18上。
平坦化層43可移除因蝕刻終止層42所致的不平且提供有利於後續黏結製程的平坦表面。在如例示性實施例中的覆晶結構中，平坦化層43可由透光材料（亦即多種可固化樹脂中之任一者以及氧化矽或氮化矽）形成。舉例而言，四乙基正矽烷（tetra-ethyl-ortho-silane；TEOS）、硼磷矽酸鹽玻璃（boro-phosphosilicate glass；BPSG）、旋塗式玻璃（spin-on glass；SOG）或旋塗式介電質（spin-on dielectric；SOD）可用作平坦化層43。由於此類材料在加工期間具有流動性，因此可使用旋塗方法或回焊方法提供具有相對平坦表面的層。或者以組合方式，在形成用於平坦化的材料層之後，其表面可使用拋光方法平坦化（例如，表面粗糙度可拋光至偏差小於1 nm）。從而可形成適當的平坦化層43。
接著，如圖8C中所說明，支撐基板45可黏結在平坦化層43上。
在所述方法中，支撐基板45可使用黏著層41黏結至平坦化層43。支撐基板45可為透光材料，諸如玻璃基板。黏著層41可為透光黏著材料。舉例而言，可使用BCB、DFR、環氧樹脂或矽酮樹脂。或者，支撐基板45可直接黏結至平坦化層43，而不使用另外的黏著層。
接著，如圖8D中所說明，可自層合半導體結構L移除生長基板11。
在移除製程中，具有高電阻的緩衝層12可與生長基板11一起移除。從而可暴露第一導電型半導體層14的可電連接的表面，且可於層合半導體結構L的第一表面執行形成電極墊的方法。基板移除方法可使用分離生長基板11的方法（諸如雷射剝離方法）或直接移除生長基板11的方法（諸如機械拋光方法或化學蝕刻方法）執行。
接著，如圖8E中所說明，可在層合半導體結構L中形成通孔H。
可形成通孔H以暴露蝕刻終止層42的一部分。儘管第二電極18由透光材料形成，但透光性可隨透光材料之厚度增加而減小。因此，可限制第二電極18之厚度以確保高透光性。在此情況下，在層合半導體結構L中形成通孔H的同時，第二電極18可能容易受損，且因此可能難以確保與連接電極48的良好接觸。
舉例而言，在第二電極18為ITO的情況下，第二電極18的厚度可為100 Å至1000 Å。因此，在具有2 µm至5 µm之厚度的層合半導體結構L中形成通孔的同時，ITO可能受損，導致接觸失效。
然而，根據例示性實施例，藉由使用蝕刻終止層42可容易控制蝕刻深度，且可確保與第二電極18的良好接觸。
所述方法可根據蝕刻深度分成若干個蝕刻製程。舉例而言，可執行第一蝕刻製程以移除層合半導體結構L，且接著可執行第二蝕刻製程以選擇性地移除第二電極18，諸如ITO，以暴露出蝕刻終止層42。
在此方法中，在形成通孔H的同時，亦可暴露裝置分離區域以形成裝置分離溝槽ISO。
接著，如圖8F中所說明，可在藉由通孔H所暴露的接觸區域C中形成連接電極48。
經由所述方法，可在層合半導體結構L的第一表面上形成與第一電極17及第二電極18均關聯的墊區域。絕緣層46可在通孔H之內側壁上形成，使得連接電極48不連接至主動層15或第一導電型半導體層14。絕緣層46可包含延伸至層合半導體結構L之第一表面的部分46a，使得位於延伸至第一表面之部分46a上的連接電極48之部分48a不連接至第一導電型半導體層14。另外，在此製程中所沉積的絕緣層46可作為提供於半導體發光裝置40之另一表面的鈍化層。
接著，如圖8G中所說明，可藉由將圖8E中所說明之所得結構分隔成個別裝置單元而獲得半導體發光裝置40。
上述實施例中所用的蝕刻終止層可以各種方式修改。舉例而言，可改變蝕刻終止層的材料及/或位置。
圖9為橫截面圖，其說明根據例示性實施例的覆晶式半導體發光裝置包含由絕緣材料形成之蝕刻終止層52。
參看圖9，根據例示性實施例之覆晶式半導體發光裝置50可包含層合半導體結構L、第一電極17及第二電極18，以及支撐基板55。
在例示性實施例中，覆晶式半導體發光裝置50可具有與上述實施例類似的覆晶結構。更具體而言，第一電極17及第二電極18可分別安置於層合半導體結構L之彼此相對的第一表面及第二表面上。支撐基板55可安置於第二電極18上。連接電極58可經由通孔H來電連接至第二電極18，且延伸至層合半導體結構L的第一表面。
如圖9中所說明，半導體發光裝置50可包含作為墊區域而分別形成於第一電極17及連接電極58上的導電凸塊34。半導體發光裝置50可使用導電凸塊34連接至電路基板31的第一電路圖案32a及第二電路圖案32b。如圖9中所說明，安置於連接電極58上的導電凸塊34可不填滿通孔H的凹陷部分。
圖9中所說明之半導體發光裝置50可包含蝕刻終止層52。然而，根據本發明之例示性實施例的蝕刻終止層52可安置於第二電極18與層合半導體結構L之間且可由不同於圖6中所說明之蝕刻終止層42的電絕緣材料所形成。
在例示性實施例中，第二電極18可包含藉由通孔H暴露的區域C，且蝕刻終止層52可安置圍繞於所暴露出的區域C。連接電極58可連接至第二電極18所暴露出的區域C。連接電極58可藉由在通孔H之側表面上所形成的絕緣層56而與第一導電型半導體層14及主動層15電絕緣。絕緣層56可提供於半導體發光裝置50的另一側作為鈍化層。
蝕刻終止層52可包含在特定蝕刻條件下蝕刻速率高於第二電極18的材料。舉例而言，當第二電極18為透光氧化物（諸如ITO）時，蝕刻終止層52可為氧化矽或氮化矽。
由於至少部分地移除蝕刻終止層52以提供（或確保）第二電極18的接觸區域C，因此蝕刻終止層52可僅保留圍繞第二電極18之接觸區域C，如圖9所說明。然而，根據濕式蝕刻條件，蝕刻終止層52可部分保留在接觸區域C中，或完全移除而不保留圍繞接觸區域C。不同於例示性實施例，即使在蝕刻終止層52幾乎完全移除而不保留圍繞接觸區域C的情況下，使用蝕刻終止層52與否可依據第二電極18之接觸區域C是否具有不平坦性來確定。
半導體發光裝置50可更包含平坦化層53以便更容易與支撐基板55黏結。平坦化層53可形成在第二電極18上以使因蝕刻終止層52所致的不平表面平坦化。
平坦化層53可使用透明絕緣材料來提供平坦黏結表面。舉例而言，平坦化層53可為氧化矽、氮化矽或可固化樹脂。需要時，可引入另一種拋光製程以提供具有更平坦且從而有利於黏結表面的平坦化層53。支撐基板55可使用黏著層51黏結至平坦化層53。
圖10A至圖10E為橫截面圖，其說明圖9中所說明之半導體發光裝置之製造方法的主要方法步驟。所述方法可理解為晶圓級製造方法，且圖10A至圖10E中所說明之基板11可為晶圓的一部分。
如圖10A中所說明，在層合半導體結構L之上表面的一部分上形成蝕刻終止層52，且接著可在層合半導體結構L之上表面的大部分上形成第二電極18。
形成第二電極18之前，可在層合半導體結構L之待形成通孔H（圖10C）的區域Ha上安置蝕刻終止層52。蝕刻終止層52的面積可大於藉由通孔H所暴露的面積。蝕刻終止層52可為蝕刻選擇性高於第二電極18的材料。舉例而言，當第二電極18為ITO時，蝕刻終止層52可為SiO2 。
接著，如圖10B中所說明，可在第二電極18上形成平坦化層53，且可使用黏著層51使支撐基板55黏結至平坦化層53。
平坦化層53可藉由使因蝕刻終止層52所致之第二電極18之不平表面平坦化來提供有利於後續黏結製程的平坦表面。在覆晶結構中，如在例示性實施例中，可使用透光材料（諸如各種可固化樹脂以及氧化矽或氮化矽）作為平坦化層53。必要時，在形成用於平坦化的材料層之後，可藉由執行拋光方法來使材料層表面平坦化。
另一方面，藉由選擇能夠與支撐基板55黏結的材料作為平坦化層53的組分，可使支撐基板55直接黏結至平坦化層53而不另外使用黏著層。
接著，如圖10C中所說明，可自層合半導體結構L中移除生長基板11，且可在層合半導體結構L中形成通孔H。
在基板移除過程中，具有高電阻的緩衝層12可與基板11一起移除。在形成通孔H的過程中，可使用蝕刻終止層52來恰當地控制蝕刻深度以在無明顯損害的情況下暴露第二電極18。考慮到層合半導體結構L中之蝕刻深度的偏差，蝕刻終止層52可具有適當厚度以在蝕刻層合半導體結構L的同時保護第二電極18。蝕刻層合半導體結構L之後，蝕刻終止層52（用於在蝕刻層合半導體結構L的同時保護第二電極18）可使用後續蝕刻製程至少部分地移除。舉例而言，當第二電極18及蝕刻終止層52分別由ITO及SiO2 形成時，第二電極18（ITO）可具有100 Å至1000 Å之厚度，且蝕刻終止層52可具有100 Å至1000 Å之厚度。用於移除蝕刻終止層52的後續蝕刻製程可使用諸如緩衝氧化物蝕刻劑（buffered oxide etchant；BOE）的蝕刻方法來執行，以確保其中兩種材料之間的高蝕刻選擇性（例如1:2）。
在所述過程中，在形成通孔H的同時，亦可暴露裝置分離區域以形成裝置分離溝槽ISO。
接著，如圖10D中所說明，可形成連接電極58以連接至位於藉由通孔H所暴露的接觸區域的第二電極18。
可形成延伸至層合半導體結構L之第一表面的連接電極58。位於層合半導體結構L之第一表面上的連接電極58之一部分可提供作為墊區域。經由所述方法，可在層合半導體結構L的第一表面上形成與第一電極17及第二電極18均關聯的墊區域。更具體而言，在此方法中，絕緣層56可形成在通孔H的內側壁上，使得連接電極58不連接至主動層15或第一導電型半導體層14。另外，在此方法中沉積的絕緣層56可提供於半導體發光裝置50的另一側作為鈍化層。
接著，如圖10E中所說明，可藉由將圖10D中所說明之所得結構分隔成個別裝置單元而獲得半導體發光裝置50。
圖11為說明根據本發明之一個例示性實施例之覆晶黏結式半導體發光裝置的橫截面圖。
參看圖11，根據例示性實施例之覆晶式半導體發光裝置60可包含層合半導體結構L、第一電極17及第二電極18，以及支撐基板65。
在例示性實施例中，類似於上述例示性實施例，第一電極17及第二電極18可安置於層合半導體結構L之彼此相對的第一表面及第二表面上。連接電極68可經由通孔H電連接至第二電極18且延伸至層合半導體結構L之第一表面。
以此方式，半導體發光裝置60可具有覆晶結構，所述結構包含位於層合半導體結構L之第一表面上的墊區域以便第一電極17及第二電極18連接至外部電路。可分別提供導電凸塊34至第一電極17及連接電極68作為墊區域。如圖11中所說明，半導體發光裝置60可藉由使用導電凸塊34來連接至電路基板31的第一電路圖案32a及第二電路圖案32b。
在例示性實施例中，第一電極17可包含具有高反射率且與第二導電型半導體層16形成歐姆接觸的電極材料。在其他實施例中，第一電極17可具有包含透光電極的結構。第二電極18可為透光金屬（諸如Ni/Au）、透明導電氧化物（諸如ITO）或透明導電氮化物。支撐基板65可為玻璃基板或由透光聚合物樹脂形成的基板。
半導體發光裝置60可更包含包圍層合半導體結構L之側表面S的絕緣構件63。絕緣構件63可提供於層合半導體結構L之第二表面（亦即第二電極18）上。根據本發明之例示性實施例的絕緣構件63可包含透光材料。絕緣構件63可包含透光材料，諸如氧化矽、氮化矽或各種可固化樹脂。舉例而言，絕緣構件63可為TEOS、BPSG、SOG或SOD。此類材料可使用旋塗方法或回焊方法形成，以提供相對平坦的上表面。可另外執行平坦化方法，使得絕緣構件63具有有利於與支撐基板黏結、類似於上述平坦化層的平坦化上表面。另外，絕緣構件63可充當第二電極18的電極保護層。
絕緣構件63可為可黏結至支撐基板65的材料，以便使層合半導體結構L黏結至支撐基板65。舉例而言，絕緣構件63可為其他透光黏著材料，諸如BCB、DFR、環氧樹脂或矽酮樹脂。在一些實施例中，包圍層合半導體結構L之側表面的絕緣構件63可由用於形成支撐基板65的材料形成（圖15及圖16）。
根據例示性實施例之絕緣構件63可提供作為保護層合半導體結構L的鈍化層。在後續製程中，在包含絕緣構件63的實施例中，可能不需要在層合半導體結構L之側表面上另外形成鈍化層的過程。
為了確保足夠的墊區域供連接電極68連接至外部電路，安置於層合半導體結構L之第一表面上的墊區域68a可延伸至第一電極17之上表面的一部分。絕緣層66可具有延伸至延伸墊區域68a與第一電極17之間之空間內的部分66a，使得延伸墊區域68a與第一電極17不發生電連接（參見例如“I”）。
例示性實施例可以各種方式修改。舉例而言，半導體發光裝置60可更包含位於對應於通孔H之部分上的如參照圖6或圖9所述之蝕刻終止層。
圖11中所說明之半導體發光裝置60可藉由在移除生長基板之前將層合半導體結構L分成裝置單元及在分離部分中形成絕緣構件63來獲得。詳細方法將參照圖12A至12F描述。
如圖12A中所說明，裝置分離溝槽ISO可在生長於生長基板11上之層合半導體結構L中形成。
如上述例示性實施例中所述，可在基板11上形成緩衝層12，且可在緩衝層12上形成層合半導體結構L。然而，在不同於上述例示性實施例的例示性實施例中，可在移除基板11之前執行圖12A中所說明之裝置分離方法。在此方法中，可在層合半導體結構L中形成裝置分離溝槽ISO以將層合半導體結構L分成個別裝置單元。所述方法可使用機械切割、化學蝕刻或使用電漿的乾式蝕刻來進行。層合半導體結構L可具有傾斜的側表面，此根據晶體種類及層合半導體結構L之製程（例如蝕刻方法的種類）而定。舉例而言，當層合半導體結構L為氮化物半導體材料時，使用電漿之乾式蝕刻方法之後所得的層合半導體結構L之側表面可為傾斜的側壁。
接著，如圖12B中所說明，連接至第二導電型半導體層16的第二電極18可形成在層合半導體結構L的上表面（亦即第二表面）上。
可形成與第二導電型半導體層16具有大接觸面積的第二電極18。根據例示性實施例，可形成覆蓋第二導電型半導體層16之整個上表面的第二電極18。第二電極18可為透明導電氧化物或透明導電氮化物。舉例而言，透明導電氧化物層可為ITO、ZITO、ZIO、GIO、ZTO、FTO、AZO、GZO、In4 Sn3 O12 或Zn(1-x) Mgx O（0≤x≤1）中之至少一者。在一些實施例中，第二電極18可包含透光金屬層，諸如Ni/Au，或石墨烯。在例示性實施例中，第二電極形成方法是在裝置分離製程之後執行。然而，第二電極形成方法可在裝置分離製程之前執行，且第二電極18可在裝置分離製程中分隔成裝置單元。
如圖12C中所說明，可將絕緣構件63施加於分隔成裝置單元的層合半導體結構L上，且支撐基板65可安置於絕緣構件63上。
絕緣構件63可填充裝置分離溝槽ISO且覆蓋層合半導體結構L的上表面。根據本發明之例示性實施例的絕緣構件63可包含透光材料。絕緣構件63可為透光材料，諸如氧化矽、氮化矽或各種可固化樹脂。所述方法可使用旋塗方法或回焊方法執行。舉例而言，絕緣構件63可為TEOS、BPSG、SOG或SOD。需要時，可另外執行使絕緣構件63之表面平坦化的方法。
支撐基板65可另外使用黏著層黏結至絕緣構件63。或者，絕緣構件63可為可黏結至支撐基板65的材料，以便使層合半導體結構L黏結至支撐基板65。舉例而言，絕緣構件63可為另外的黏著材料，諸如BCB、DFR、環氧樹脂及矽酮樹脂。
接著，如圖12D中所說明，可自層合半導體結構L中移除生長基板11，且可在層合半導體結構L中形成通孔H。
在所述方法中，具有高電阻的緩衝層12可與基板11一起移除。形成通孔H的方法可藉由選擇性地移除層合半導體結構L來執行。選擇性移除方法可使用機械切割、化學蝕刻或使用電漿的乾式蝕刻來執行。可藉由所述方法中形成的通孔H暴露第二電極18的一部分。第二電極18之暴露部分可提供作為接觸區域（圖12E中之區域“C”）。
接著，如圖12E中所說明，可在藉由連接至第二電極18之通孔H所暴露的接觸區域C中形成連接電極68。
連接電極68可延伸至層合半導體結構L的第一表面。安置於第一表面上的連接電極68之部分68a可提供作為墊區域。絕緣層66可形成在通孔H之內側壁及第一表面之一部分上，使得連接電極68不連接至主動層15或第一導電型半導體層14。經由所述方法，可在層合半導體結構L的第一表面上形成與第一電極17及第二電極18均關聯的墊區域。
在例示性實施例中，連接電極68之墊區域68a可延伸至第一電極17之一部分，且絕緣層66可包含在第一電極17上延伸的部分66a，從而使連接電極68之墊區域68a與第一電極17（請參見區域“I”）電絕緣。另外，在此製程中沉積的絕緣層66可提供於半導體發光裝置60的另一側作為鈍化層。
接著，如圖12F中所說明，可藉由將圖12E中所說明之所得結構分隔成個別裝置單元而獲得較佳半導體發光裝置60。
圖13為說明根據本發明之一個例示性實施例之覆晶黏結式半導體發光裝置的橫截面圖。
參看圖13，根據本發明之例示性實施例的覆晶式半導體發光裝置70可包含層合半導體結構L、第一電極17及第二電極18，以及支撐基板75。
在例示性實施例中，類似於上述實施例，第一電極17及第二電極18可安置於層合半導體結構L之彼此相對的第一表面及第二表面上。連接電極78可連接至安置於層合半導體結構L之第二電極18上，從而延伸至層合半導體結構L的第一電極17。不同於上述實施例，根據例示性實施例之連接電極78可安置於層合半導體結構L之側表面上。連接電極78可分成安置於層合半導體結構L之側表面及第二表面上的第一連接電極78a，以及安置於第一表面上且提供作為墊區域的第二連接電極78b。因此，在例示性實施例中，連接電極78可不使用通孔而是使用層合半導體結構L的側表面來形成。
為了確保足夠的墊區域供連接電極78連接至外部電路，安置於層合半導體結構L之第一表面上的第二連接電極78b可延伸至第一電極17之上表面/外表面的一部分。絕緣層76可分成安置於層合半導體結構L之側表面上的第一絕緣層76a以及安置於層合半導體結構L之第一表面上的第二絕緣層76b。第一絕緣層76a可防止第一連接電極78a與層合半導體結構L之間的非所需連接，且第二絕緣層76b可防止第二連接電極78b電連接至第一電極17以及第一導電型半導體層14（請參見區域“I”）。
以此方式，半導體發光裝置70可具有覆晶結構，所述結構包含位於層合半導體結構L之第一表面上的墊區域，其用於將第一電極17及第二電極18連接至外部電路。可分別提供導電凸塊34至第一電極17及連接電極78作為墊區域。如圖13中所說明，半導體發光裝置70可使用導電凸塊34來連接至電路基板31的第一電路圖案32a及第二電路圖案32b。
半導體發光裝置70可更包含包圍層合半導體結構L之側表面S的絕緣構件73。亦可提供覆蓋層合半導體結構L之第二表面（亦即第二電極18）的絕緣構件73。根據例示性實施例的絕緣構件73可與上述實施例中參照圖11所述之絕緣材料63相同或類似。
圖13中所說明之製造半導體發光裝置70的方法可參照圖14A至14E的描述。
如圖14A中所說明，可在分隔成裝置單元（例如藉由裝置分離溝槽ISO分離）之層合半導體結構L的側表面上形成第一絕緣層76a。
形成第一絕緣層76a的方法可理解為在層合半導體結構L之裝置分離方法（參看圖12A）及第二電極形成方法（參看圖12B）之後執行。第一絕緣層76a可沉積於分隔成裝置單元之層合半導體結構L的整個第一表面上，且接著選擇性地從第二電極18之上表面及裝置分離區域之接觸區域C'移除。
接著，如圖14B中所說明，可在層合半導體結構L的側表面上形成第一連接電極78a。
第一連接電極78a可連接至安置於層合半導體結構L之第二表面上的第二電極18，且在層合半導體結構L之側表面上延伸至安置於層合半導體結構L之間的接觸區域C'。第一連接電極78a可形成在第一絕緣層76a上以覆蓋第一絕緣層76a之至少一部分，如圖14B中所示。
接著，如圖14C中所說明，可在分隔成裝置單元之層合半導體結構L上形成絕緣構件73，且可在絕緣構件73上形成支撐基板75。
類似於上述實施例，絕緣構件73可填充裝置分離溝槽ISO且覆蓋層合半導體結構L之上表面。黏結支撐基板75的方法可另外使用黏著層執行。然而，必要時，絕緣構件73本身可由可黏結至支撐基板75的材料形成。
接著，如圖14D中所說明，可自層合半導體結構L中移除生長基板11，且可在層合半導體結構L之第一表面上形成第一電極17及第二連接電極78b。
在此方法中，具有高電阻的緩衝層12可與生長基板11一起移除以暴露層合半導體結構L的第二表面（亦即第一導電型半導體層14）。第一電極17可形成在層合半導體結構L之第二表面上以連接至第一導電型半導體層14。在根據本發明之例示性實施例的覆晶結構中，第一電極17可具有反射率高的歐姆接觸結構。接著，在形成第一電極17之後，可形成第二絕緣層76b及第二連接電極78b。移除生長基板11的同時，可暴露位於接觸區域C'之第一連接電極78a的一部分。雖然第一連接電極78a中僅暴露的部分設置為墊區域，但可另外形成第二連接電極78b以確保足夠的墊面積，如同在例示性實施例中。第二連接電極78b可形成在層合半導體結構L之第一表面上以連接至第一連接電極78a的暴露部分。另外，如例示性實施例中所示，可延伸第二連接電極78b以與第一電極17的一部分重疊，以另外擴大墊區域。
接著，如圖14E中所說明，可藉由將圖14D中所說明之所得結構分隔成個別裝置單元而獲得半導體發光裝置70。
圖15為說明根據本發明之一個例示性實施例之覆晶黏結式半導體發光裝置的橫截面圖。
圖15中所說明之半導體發光裝置80可具有與圖13中所說明之半導體發光裝置70相同的電極結構。然而，不同於上述實施例，根據例示性實施例之支撐基板可為由透光樹脂形成的支撐物85，所述透光樹脂含有波長轉換材料P，諸如磷光體或量子點。作為透光樹脂，可使用可固化樹脂，諸如矽酮樹脂或環氧樹脂。在上述實施例中，圖14C之方法可用如下方法替換：將與波長轉換材料P混合的透光液體樹脂施加至層合半導體結構L且使其固化，從而製造圖15中所說明之半導體發光裝置80。根據例示性實施例之支撐物85可置換上述實施例中所述之其他支撐基板。此支撐物85可黏結至第二電極18而不另外使用黏著層。另外，支撐物85可預先成形，且以固化或半固化狀態施加至層合半導體結構L（而非如此例示性實施例中將液體樹脂施加至層合半導體結構L）。
所說明之支撐物85呈聚合物類樹脂形式，然而可使用其他透光材料，諸如玻璃。舉例而言，在玻璃基板之情況下，含有磷光體的玻璃基板可藉由將諸如磷光體之波長轉換材料P混合於玻璃組成物中且將其在低溫下燒結來製造。
例示性實施例中可採用的磷光體或量子點QD可具有多種組成及波長特徵。作為磷光體，可使用陶瓷磷光體，諸如氧化物族、矽酸鹽族、氮化物族及氟化物族。 - 氧化物族：黃色及綠色Y3 Al5 O12 :Ce、Tb3 Al5 O12 :Ce、Lu3 Al5 O12 :Ce - 矽酸鹽族：黃色及綠色(Ba,Sr)2 SiO4 :Eu、黃色及橙色(Ba,Sr)3 SiO5 :Ce - 氮化物族：綠色β-SiAlON:Eu、黃色La3 Si6 N11 :Ce、橙色α-SiAlON:Eu、紅色CaAlSiN3 :Eu、Sr2 Si5 N8 :Eu、SrSiAl4 N7 :Eu、SrLiAl3 N4 :Eu、Ln4-x (Euz M1-z )x Si12-y Aly O3+x+y N18-x-y （0.5≤x≤3，0＜z＜0.3，及0＜y≤4）（此處，Ln為至少一種由IIIa族元素及稀土元素所構成之族群中選出的元素，且M為至少一種由Ca、Ba、Sr及Mg所構成的族群中選出的元素） - 氟化物族：KSF類紅色K2 SiF6 :Mn4+ 、K2 TiF6 :Mn4+ 、NaYF4 :Mn4+ 、NaGdF4 :Mn4+
磷光體之組成基本上可依化學計算量且各元素可由週期表相應族群內的其他元素取代。舉例而言，Sr可由鹼土（II）族內的Ba、Ca或Mg取代，且Y可由鑭系族內的Tb、Lu、Sc或Gd取代。另外，活化劑Eu可由Ce、Tb、Pr、Er或Yb取代，此視較佳能階而定。活化劑可單獨使用，或可另外使用共活化劑來改變其特徵。
另外，量子點可置換磷光體，或磷光體及量子點可單獨或作為混合物來使用。
量子點可具有由以下各者組成的結構：核心，諸如CdSe或InP（3 nm至10 nm）；殼層，諸如ZnS或ZnSe（0.5 nm至2 nm）；及用於穩定核心及殼層的配位體。另外，量子點可根據其大小來實施多種顏色。
下表1說明使用UV LED晶片（200 nm至440 nm）或藍色LED晶片（440 nm至480 nm）之白光發射裝置的各種類型磷光體，依應用來列舉。 【表1】
因而，可使用各種波長轉換材料（諸如磷光體或量子點）轉換主動層發出的光。此外，可使用波長轉換材料以實現最後發射的光為白光。在例示性實施例說明中是以晶片來實施，但可實施在包含晶片的封裝層級（參照圖26及圖27）。
圖16A至圖16C為橫截面圖，其說明根據本發明之各種例示性實施例的覆晶黏結式半導體發光裝置。
圖16A至圖16C中所說明之半導體發光裝置（10a、10b及10c）實例，其中將用於改良光提取效率的紋理化結構引入至安置於不同位置之界面的。可瞭解，半導體發光裝置的一些配置是由圖4中所說明之半導體發光裝置修改而成。
圖16A中所說明之半導體發光裝置10a可包含具有發光表面的支撐基板25'，所述發光表面上形成有紋理T1。支撐基板25'之紋理T1可在支撐基板25'黏結至層合半導體結構L之前或之後形成。
圖16B中所說明之半導體發光裝置10b可包含支撐基板25"及黏結支撐基板25"的黏著層21'。用於改良光提取效率的紋理T2可提供至位於支撐基板25"與黏著層21'之間的界面。亦即，紋理T2可預先形成在支撐基板25"的黏結表面上，接著，在黏著層21'固化前，使支撐基板25"黏結至黏著層21'。
圖16C中所說明之半導體發光裝置10c可包含紋理T3，其位於提供作為反射性電極的第一電極17c與第一導電型半導體層14'之間的界面上。此類結構可藉由在第一導電型半導體層14'之表面上形成紋理T3且將第一電極17c沉積於其上來獲得。第一導電型半導體層14'之紋理T3可在分離生長基板之製程期間形成，或在分離生長基板之後，另外藉由蝕刻方法形成。
除上述實施例中所述之紋理之外，可將紋理引入具有不同折射率之兩個層之間的界面。舉例而言，當第二電極18為透光電極（諸如ITO）時，可另外將紋理引入透光電極之表面（例如第二電極18與第二導電型半導體層16共用的表面）。
雖然上述例示性實施例描述覆晶式半導體發光裝置，但本發明構思可實施於晶片結構（具有打線接合結構），其中的支撐基板提供安裝表面。圖17至圖21為橫截面圖，其說明根據本發明之各種例示性實施例的半導體發光裝置。
如圖17中所說明，半導體發光裝置10'可具有與圖1中所說明之半導體發光裝置10類似的結構，除了層合半導體結構L之第一表面上的電極排列不同。根據本發明之例示性實施例的電極排列可加以修改，以便順利地提取通過第一表面的光。第一電極17'可形成在層合半導體結構L之第一表面的一部分上，且安置於第一表面上之連接電極28'的一部分可小於圖1中所說明之連接電極28的墊面積。
在例示性實施例中，第二電極18可為透光電極，諸如ITO，且支撐基板25可為透光基板，諸如玻璃基板。在此情況下，自半導體發光裝置10'發出的光可自裝置的側表面以及裝置的上表面（亦即層合半導體結構L之第一表面）提取。或者，第二電極18可用高反射性電極配置。舉例而言，第二電極18可包含Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt或Au。在此情況下，可使用不透光基板作為支撐基板25。
製造根據本發明之例示性實施例之半導體發光裝置的方法可參照如上文所述的圖5A至圖5G描述。然而，與第一表面上之電極排列相關之方法（參照圖5F）可修改為圖17中所說明之實施電極排列的方法。
圖18及圖19中所說明之半導體發光裝置40'及半導體發光裝置50'為其中使用蝕刻終止層的實例，且具有與圖6及圖9中所分別說明之半導體發光裝置40及半導體發光裝置50類似的結構，除了層合半導體結構L之第一表面上的電極排列不同。
類似地，圖20及圖21中所說明之半導體發光裝置60'及半導體發光裝置70'為在移除基板之前應用裝置分離方法的實例，且具有與圖11及圖13中所說明之半導體發光裝置60及半導體發光裝置70類似的結構，除了層合半導體結構L之第一表面上的電極排列不同。
圖18至圖21中所說明之半導體發光裝置中所用的電極排列（如上述實施例中參照圖17中所述）可加以修改，以便順利地提取通過第一表面的光。第一電極17'可形成在層合半導體結構L之第一表面的僅一部分上，且位於第一表面上之連接電極的一部分可具有相對較小的面積。除與第一表面上之電極排列相關之方法外，製造參照圖17至圖21所述之根據例示性實施例之半導體發光裝置的方法可類似於製造參照圖1、圖6、圖9、圖11及圖13所述之相應半導體發光裝置的方法。
圖22A至圖22F為橫截面圖，其說明半導體發光裝置之製造方法的主要過程，且圖23A至圖23D為說明各自方法中所用之光罩圖案的平面圖。
首先，如圖22A中所說明，可在安置於層合半導體結構L上的第二電極18上形成金屬電極102。在所述方法中，金屬電極102可形成設置於在其中層合半導體結構L將於後續製程中移除的區域上。金屬電極102可為蝕刻選擇性高於第二電極18的材料。舉例而言，第二電極18可為透光電極，例如導電氧化物，諸如ITO。金屬電極102可為金屬材料，諸如Al、Au、Ag、Ti或TiW。
圖23A中所說明之光罩M1為可用於電極形成方法中的光罩之實例。如圖23A中所說明，光罩M1不僅可包含用於金屬電極102的圖案102'，而且可包含用於自金屬電極圖案102'延伸之多個指狀電極的圖案104'。多個指狀電極可確保裝置中的電流均一擴散。多個指狀電極可使用與用於形成金屬電極102的材料相同的材料沉積。
接著，如圖22B中所說明，支撐基板105可形成在其上設有金屬電極102之第二電極18上。
所述方法可包含在第二電極18上形成平坦化層103且將支撐基板105黏結至平坦化層103。
如例示性實施例中所說明，平坦化層103可移除因金屬電極102所致的不平整且提供有利於後續黏結製程的平坦表面。平坦化層103可為透光材料，諸如氧化矽、氮化矽或各種可固化樹脂。舉例而言，平坦化層103可為TEOS、BPSG、SOG或SOD。由於此類材料在加工期間具有流動性，因此可使用旋塗方法或回焊方法提供相對平坦表面。或者以組合形式，平坦化層103可藉由形成用於平坦化的材料層且使用拋光方法使其表面平坦化來獲得。
在此方法中，支撐基板105在說明中是直接黏結至平坦化層103，而未另外使用黏著層。然而，必要時，支撐基板105可另外使用黏著層黏結至平坦化層103。
接著，如圖22C所說明，可自層合半導體結構L移除生長基板11，且可在層合半導體結構L的第一表面上形成紋理T。
可使用雷射剝離方法、機械拋光方法或化學蝕刻方法來執行移除生長基板11的製程。在此製程中，具有高電阻的緩衝層12可與生長基板11一起移除。經由移除製程，可暴露層合半導體結構L的第一表面，亦即第一導電型半導體層14之表面。紋理T可形成在第一導電型半導體層14的表面上。
圖23B中所說明之光罩M2為紋理形成方法中可用之光罩之實例。參看圖23B以及圖22C，在層合半導體結構L之第一表面上形成紋理T之後，光罩M2可包含用於自電極形成區域P1及電極形成區域P1'移除紋理的圖案。此外，在此方法中，光罩M2可包含用於自周邊區域P2移除紋理的另一圖案。光罩M2可界定電極形成區域P1及電極形成區域P1'，且電極形成區域P1及電極形成區域P1'可包含墊形成區域P1及兩個自其延伸的指狀電極形成區域P1'。如在例示性實施例中，兩個指狀形成區域P1'可安置成與圖23A中所說明之指狀電極圖案102'不重疊，以減少電流集聚。
接著，如圖22D中所說明，可形成裝置分離溝槽ISO以將層合半導體結構L分隔成個別裝置單元。
經由所述方法，可移除層合半導體結構L的一部分以暴露金屬電極102的一部分。亦即，可暴露金屬電極102的部分，且金屬電極102的另一其他部分可維持連接至（及直接接觸）第二電極18的狀態。金屬電極102的一部分可設置為墊形成區域。圖23C中所說明之光罩M3可具有用於在兩個轉角處形成裝置分離溝槽ISO及接觸區域的開放區域P2'。
在例示性實施例中，由於金屬電極102具有低於第二電極18的蝕刻速率，即使第二電極18的厚度小，金屬電極102可穩定地且可靠地提供於其中移除層合半導體結構L的區域。金屬電極102之一表面可具有連接至第二電極的部分，且金屬電極102之另一表面可處於埋入支撐基板（在例示性實施例中，埋入平坦化層103）中的狀態。
接著，如圖22E中所說明，第一電極墊107a及第二電極墊108可分別形成在第一導電型半導體層14之一部分上及在金屬電極102上，所述金屬電極102安置（及暴露）於其上待形成墊的接觸區域上。
圖23D中說明可用於電極墊形成方法中的光罩M4。光罩M4可具有用於第一電極墊107a的圖案107a'及用於第二電極墊108的圖案108'。另外，光罩M4可包含自第一電極墊圖案107a'延伸的指狀電極圖案107b'。第一電極墊107a及自其延伸的指狀電極可使用光罩M4形成在第一導電型半導體層14之一部分上，且第二電極墊108可形成在位於接觸區域上之金屬電極102的區域上。
接著，如圖22F中所說明，可藉由將圖22E中所說明之所得結構分隔成個別裝置單元而獲得較佳半導體發光裝置100。
在圖22F中所說明之半導體發光裝置100中，支撐基板105之上表面（及/或由平坦化層103提供之上表面）可分成提供接觸區域C的第一區域及層合半導體結構L所處的第二區域。第一電極墊107可安置於第一導電型半導體層14上。安置於第二導電型半導體層16與支撐基板105之間的第二電極18可延伸至第一區域以便提供電極墊。在例示性實施例中，可移除第一區域中的第二電極18以暴露金屬電極102，但不限於此。第二電極18之一部分可根據蝕刻製程之進度而保留於第一區域中。
在例示性實施例中，支撐基板105可包含透光基板，且第二電極18可包含透光電極。第二電極18可包含安置於第二導電型半導體層16與支撐基板15之間的透光電極，以及安置於第一區域上且連接至透光電極的金屬電極102，以及安置於金屬電極102上的第二電極墊108。
本發明不僅可應用於具有覆晶結構的半導體發光裝置，而且可應用於具有安裝方向與覆晶結構相反之結構（亦即，層合半導體結構L面朝上的結構）的半導體發光裝置。
圖24A至圖24F為橫截面圖，其說明半導體發光裝置之製造方法的主要過程；且圖25A至圖25D為橫截面圖，其說明本發明之例示性實施例中可採用之緩衝結構的各種實例。
如圖24A中所說明，用於多個發光裝置的層合半導體結構L可在生長基板11上形成。
層合半導體結構L可包含第一導電型半導體層14、主動層15以及第二導電型半導體層16。生長基板11可為藍寶石、SiC、Si、MgAl2 O4 、MgO、LiAlO2 、LiGaO2 或GaN。層合半導體結構L可為氮化物半導體材料。層合半導體結構L可形成在安置於基板11上的緩衝層12上。
接著，如圖24B中所說明，層合半導體結構L之上表面（亦即第二表面）可黏結至臨時基板111，且可移除生長基板11。
作為臨時基板111，可使用各種類型的支撐物，且層合半導體結構L可使用黏著材料（諸如膠）黏結至臨時基板111。移除生長基板11的方法可在正黏結至臨時基板111的狀態下執行（例如在層合半導體結構L黏結至臨時基板111之後）。可使用參照圖5D所述的各種移除方法。
接著，如圖24C中所說明，可使支撐基板115黏結至層合半導體結構L的下表面（亦即第一表面），且可自層合半導體結構L移除臨時基板111。
支撐基板115可為玻璃基板。如在例示性實施例中，支撐基板可使用黏著層113黏結。舉例而言，黏結方法可如下執行：使用諸如旋塗方法之方法，用諸如BCB之黏著材料塗佈層合半導體結構L之下表面，黏結玻璃基板且進行熱處理。可使用參照圖5C所述的各種形式的黏結方法。必要時，在提供黏著層113之前，可於層合半導體結構L之下表面上另外引入平坦化方法。臨時基板111可在層合半導體結構L已黏結至支撐基板115的狀態下移除。如上文所述，在層合半導體結構L使用膠來黏結至臨時基板111的情況下，臨時基板111可經由簡單的熱處理方法自層合半導體結構L移除。
接著，如圖24D中所說明，連接至第二導電型半導體層16的第二電極18可形成在層合半導體結構L的上表面（亦即第二表面）上。
第二電極118可為透光電極，諸如ITO。第二電極118可形成在第二導電型半導體層16之整個上表面上，以便實現與第二導電型半導體層16的大面積接觸。
接著，如圖24E中所說明，可移除第二導電型半導體層16及主動層15的一部分，以暴露第一導電型半導體層14的部分ME。
所述方法可藉由選擇性移除層合半導體結構L之一部分來進行。此類選擇性移除方法可使用機械切割、化學蝕刻或使用電漿的乾式蝕刻來進行。
接著，如圖24F中所說明，第一電極墊119a及第二電極墊119b可分別形成在第一導電型半導體層14之暴露部分ME上及在第二導電型半導體層16上。
上述實施例中所用的生長基板可為矽基板。在矽基板之情況下，緩衝層12可具有各種結構。當矽基板用作單晶氮化物的生長基板11時，可使用矽之（111）平面作為晶體生長平面，且緩衝層12可包含AlN晶核層及由含Al氮化物晶體形成的晶格緩衝層。除緩衝層12之外，可另外使用應力補償層補償因矽基板與單晶氮化物之間之熱膨脹係數差異所致的應力。
圖25A至圖25D為橫截面圖，其說明使用矽基板生長氮化物半導體材料之方法中可使用之緩衝層及應力補償層的各種實例。
如圖25A所說明，緩衝層210、應力補償層220及氮化物層合半導體結構L可依序安置於矽基板201上。
矽基板201可為由單獨矽材料形成的基板或部分包含矽材料的基板。舉例而言，可使用絕緣體上矽（silicon-on-insulator；SOI）基板。矽基板201之上表面可為（111）平面。
緩衝層210可包含安置於矽基板201上的晶核層212以及安置於晶核層212上的晶格緩衝層214。晶核層212可為AlN。可提供晶核層212以防止回熔現象。另外，晶核層212可提供具有改良之可濕性以便促進晶體生長的生長平面。舉例而言，晶核層212可具有幾十奈米至幾百奈米（例如10 nm至900 nm）的尺寸。
晶格緩衝層214可彎曲穿透錯位以減少缺陷。當晶格緩衝層214之厚度增加時，將在後續製程中生長之第一氮化物半導體層221中的壓縮應力弛豫（compressive stress relaxation）可減小且缺陷亦可減少。晶格緩衝層214之厚度可為幾百奈米至幾微米。
晶格緩衝層214可在其整個厚度中具有單一組成。然而，如圖25A中所說明，晶格緩衝層214可為Alx Iny Ga1-x-y N（0≤x，y≤1，且x+y≤1）之階化層。根據本發明之例示性實施例的階化結構可包含多個層214-1、214-2...以及214-n，且多個層214-1、214-2...以及214-n可具有梯級階化結構，其中Al之組成自層214-1至層214-n逐漸減少。在一些實施例中，具有階化結構的晶格緩衝層214可以其中Al組成受到控制的三元AlGaN來實施。在其他實施例中，晶格緩衝層214可不具有梯級階化結構，而是可改為具有線性階化結構，其中Al的組成經由層214之厚度逐漸（例如線性）減少。
此類晶格緩衝層214可使AlN晶核層212與第一氮化物半導體層221之間的晶格失配逐漸減少。詳言之，由於晶格緩衝層214在晶粒生長期間有效地產生壓縮應力，因此其可減少在冷卻期間產生的拉伸應力。
應力補償層220可包含依序堆疊於晶格緩衝層214上的第一氮化物半導體層221、中間層222以及第二氮化物半導體層223。第一氮化物半導體層221可為晶格常數大於晶格緩衝層214的氮化物晶體。第一氮化物半導體層221可包含Alx Iny Ga1-x-y N（0≤x，y≤1以及x+y＜1），例如GaN。第一氮化物半導體層221在與晶格緩衝層214的界面可接受壓縮應力。
壓縮應力可隨著第一氮化物半導體層221之厚度增加而降低。當第一氮化物半導體層221之厚度變得大於臨限值（例如大於約2 μm）時，在生長製程完成之後，在冷卻至室溫的同時，難以抑制因基板201與第一氮化物半導體層221之間之熱膨脹係數差異而產生的拉伸應力，且可能會發生均勻的開裂。
中間層222可安置於第一氮化物半導體層221上以補償在冷卻期間產生的拉伸應力。中間層222可為晶格常數小於第一氮化物半導體層221的氮化物晶體。舉例而言，中間層222可為Alx Ga1-xN （0.4＜x＜1）。
第二氮化物半導體層223可安置於中間層222上。第二氮化物半導體層223可具有壓縮應力。第二氮化物半導體層223之壓縮應力可補償施加至第一氮化物半導體層221之相對較弱的壓縮應力或拉伸應力，以抑制裂縫產生。第二氮化物半導體層223可包含Alx Iny Ga1-x-y N（0≤x，y≤1且x+y＜1），類似於第一氮化物半導體層221。舉例而言，第二氮化物半導體層223可為GaN。第一氮化物半導體層221及第二氮化物半導體層223中之至少一者可為（但不限於）未摻雜氮化物層。氮化物層合半導體結構L可為上述例示性實施例中所述之層合半導體結構L。
參看圖25B，說明依序安置於矽基板201上的緩衝層210、應力補償層220以及氮化物層合半導體結構L，此類似於圖25A。
類似於圖25A中所說明之緩衝層210，緩衝層210可包含AlN晶核層212以及晶格緩衝層214'。然而，根據此例示性實施例的晶格緩衝層214'可具有不同於圖25A中所說明之緩衝層210之晶格緩衝層214的結構。
晶格緩衝層214'可具有超晶格結構，其中具有不同組成的兩個或超過兩個層214a以及層214b交替地堆疊。舉例而言，晶格緩衝層214'可為Alx1 Iny1Ga1-x1-y1 N/Alx2 Iny2Ga1-x2-y2 N（0≤x1，x2、y1、y2≤1，x1≠x2或y1≠y2，x1+y1≤1，且x2+y2≤1）之超晶格層。如在例示性實施例中，具有超晶格結構的晶格緩衝層214'亦可使矽基板201與第一氮化物半導體層221之間的應力釋放。
除第一氮化物半導體層221及第二氮化物半導體層223以及其間安置的第一中間層222之外，根據本發明例示性實施例之應力補償層220可更包含第二中間層224及第三氮化物半導體層225，如參照圖25A所述。
第二中間層224及第三氮化物半導體層225可執行與第一中間層222及第二氮化物半導體層223類似的功能。亦即，第二中間層224可安置於第二氮化物半導體層223上以在冷卻期間補償拉伸應力。第二中間層224可為晶格常數小於第二氮化物半導體層223的氮化物晶體。舉例而言，類似於第一中間層222，第二中間層224可為Alx Ga1-x N（0.4＜x＜1）。
第三氮化物半導體層225可安置於第二中間層224上。第三氮化物半導體層225可具有壓縮應力，且第三氮化物半導體層225之此壓縮應力可補償其下施加至第一氮化物半導體層221及第二氮化物半導體層223（尤其223）的相對較弱壓縮應力或拉伸應力，以抑制裂縫產生。
類似於第二氮化物半導體層223，第三氮化物半導體層225可包含Alx Iny Ga1-x-y N（0≤x，y≤1且x+y＜1）。舉例而言，第三氮化物半導體層225可為GaN。
參看圖25C，緩衝層210、應力補償層220以及氮化物層合半導體結構L依序安置於矽基板201上，類似於圖25A。然而，不同於圖25A中所說明之實例，可更包含光罩層226及光罩層226上形成的聚結氮化物層227。
光罩層226可安置於第一氮化物半導體層221上。
第一氮化物半導體層221中的大部分穿透錯位可藉由光罩層226來阻擋，且剩餘穿透錯位可藉由隨後生長的聚結氮化物層227來彎曲。從而，可顯著降低隨後生長之聚結氮化物層227之缺陷密度。聚結氮化物層227之厚度及缺陷密度可根據生長條件而不同，例如以下變數：諸如溫度、壓力以及V/III來源之莫耳組成比率。
光罩層226可由氮化矽（SiNx ）或氮化鈦（TiN）形成。舉例而言，SiNx 光罩層226可使用矽烷（SiH4 ）以及氨氣形成。光罩層226可不完全覆蓋第一氮化物半導體層221之表面。因此，根據光罩層226覆蓋第一氮化物半導體層221的程度，可決定第一氮化物半導體層221之暴露面積且其上生長之氮化物晶體之初始島形態（morphology of initial islands）可變得不同。舉例而言，當藉由增加SiNx 光罩層之面積而減少氮化物半導體層之暴露面積時，光罩層226上所生長之聚結氮化物層227之初始島密度可降低，但聚結島（coalesced islands）之尺寸可相對增大。因此，聚結氮化物層227之厚度亦可增加。
當更包含光罩層226時，氮化物半導體層之間的應力可藉由光罩層226解耦，且從而可部分地阻擋傳遞至聚結氮化物層227的壓縮應力。另外，在生長島聚結的同時，聚結氮化物層227中可能產生相對拉伸應力。因此，第一氮化物半導體層221可接受強壓縮應力，且另一方面，安置於光罩層226上的聚結氮化物層227可因應力解耦及島聚結而接受相對較弱壓縮應力或拉伸應力。由於具有相對較小壓縮應力之層的厚度超過關鍵點時，在冷卻過程中產生裂縫，因此可適當地選擇聚結氮化物層227之厚度以滿足不產生裂縫且降低缺陷密度的條件。
參看圖25D，說明依序安置於矽基板201上的緩衝層210、應力補償層220以及氮化物層合半導體結構L。
根據本發明之例示性實施例的應力補償層220可包含彼此在不同生長條件下生長的第一氮化物半導體層220a及第二氮化物半導體層220b。藉由在二維模式中生長第一氮化物半導體層220a以便控制表面粗糙度之增加，可減少第二氮化物半導體層220b之界面處之扭曲晶界的產生。
第一氮化物半導體層220a可在第一生長條件下形成，以便具有3或小於3之表面粗糙度比率（相對於緩衝層210之表面粗糙度），且第二氮化物半導體層220b可在第二生長條件下形成在第一氮化物半導體層220a上。此處，第二生長條件不同於第一生長條件之處為其三維生長模式大於第一生長條件。亦即，第二生長條件中的溫度、壓力及V/III來源之莫耳組成比率中之至少一者可不同於第一生長條件。
就溫度而言，第一氮化物半導體層220a之生長溫度可設定為低於第二氮化物半導體層220b之生長溫度。舉例而言，第一氮化物半導體層220a之生長溫度可在高於900℃且低於1040℃的範圍內，較佳在930℃至1030℃範圍內。在生長溫度條件下，可提高結晶度且有效地減少第一氮化物半導體層220a中的扭曲晶界。
接著，第二氮化物半導體層220b可在不同於第一生長條件的第二生長條件下生長以便增強三維生長模式。舉例而言，第二氮化物半導體層220b的第二生長條件中的溫度範圍可設定為高於第一生長條件。如上文所述，第二氮化物半導體層220b可藉由控制氮源氣體中之氫氣體積分率為40%或小於40%，而在1040℃或低於1040℃的溫度下生長。類似於第二氮化物半導體層220b之生長條件，第一氮化物半導體層220a亦可藉由控制氫氣體積分率，而在低於1040℃的溫度下生長。
同時，第一氮化物半導體層220a之第一生長條件可藉由控制壓力或V/III來源之莫耳組成比率來設定。一般而言，壓力愈低，結晶度及壓縮應力可愈大。此外，V/III來源之莫耳組成比率愈大，結晶度及壓縮應力可愈大。舉例而言，第一生長條件之壓力可在20托至500托範圍內。第二生長條件之壓力可在50托至300托範圍內。
第一氮化物半導體層220a之厚度可在2 nm至1000 nm範圍內。當第一氮化物半導體層220a之厚度增加時，可減少第一氮化物半導體層220a與第二氮化物半導體層220b之間界面處的扭曲晶界之產生。然而，當第一氮化物半導體層220a較薄時，整個薄膜之結晶度可降低。此原因在於，第一氮化物半導體層220a在相對而言低於第二氮化物半導體層220b的溫度下生長且因此具有較多缺陷。因此，較佳可為減小第一氮化物半導體層220a之厚度及減少扭曲晶界之產生。
當減少扭曲晶界時，可減少第一氮化物半導體層220a上所堆疊之第二氮化物半導體層220b中的缺陷。亦即，當第一氮化物半導體層220a具有2 nm至1000 nm之厚度及3或小於3之表面粗糙度比率（相對於緩衝層210之表面粗糙度）時，可減少第一氮化物半導體層220a上所堆疊之第二氮化物半導體層220b中的缺陷。因此，由於相同位準的結晶度可在厚度較小的情況下獲得，而可形成較薄的完整結構。舉例而言，在不使用光罩層的情況下，緩衝層210與應力補償層220之整體厚度可為6 μm或甚至小於6 μm。從而可降低晶粒生長的製程時間及成本。
第二氮化物半導體層220b可由Alx Iny Ga1-x-y N（0≤x，y≤1且x+y＜1）形成。第二氮化物半導體層220b可連續地（或直接地）在第一氮化物半導體層220a上生長，而無需另外生長任何具有不同組成之層。第二氮化物半導體層220b可具有與第一氮化物半導體層220a相同的組成。舉例而言，第一氮化物半導體層220a及第二氮化物半導體層220b可為GaN。在一些實施例中，第一氮化物半導體層220a可為未摻雜GaN，且第二氮化物半導體層220b可為n型GaN。
上述緩衝層及應力補償層可在基板移除製程期間或在移除基板之後一起移除。在一些實施例中，當應力補償層具有足夠導電性時，其可不移除且可設置為接觸區域。在其他實施例中，緩衝層及應力補償層可選擇性地移除以暴露第一導電型半導體層的接觸區域。
圖26及圖27為說明根據本發明例示性實施例之半導體發光裝置的橫截面圖。
圖26中所說明之半導體發光裝置封裝500可包含圖26中所說明之半導體發光裝置10、封裝主體502以及一對引線框503。
半導體發光裝置10可安裝於引線框503上，且其每個電極可電連接至引線框503。必要時，半導體發光裝置10可安裝於引線框503以外的區域上，例如安裝於封裝主體502上。另外，封裝主體502可具有杯（U）形狀以便改良光之反射率，且由透光材料形成的封裝劑505可在反射杯中形成以便封裝半導體發光裝置10。
除圖1中所說明之半導體發光裝置10之外，例示性實施例中可使用的半導體發光裝置可有利地使用具有覆晶結構的其他半導體發光裝置。圖6、圖9、圖11、圖13、圖15以及圖16A至圖16C中所說明之任一種半導體發光裝置（除與電路基板相關之配置外）可用於圖26中所說明之半導體發光裝置封裝500中。
圖27中所說明之半導體發光裝置封裝600可包含圖17中所說明之半導體發光裝置10'、安裝板610以及封裝劑603。
半導體發光裝置10'可安裝於安裝板610上且經由一或多根電線W電連接至安裝板610。
安裝板610可包含基板主體611、一或多個上電極613、一或多個下電極614，以及一或多個使上電極613與下電極614連接的貫通電極612。安裝板610可為PCB、MCPCB、MPCB、FPCB或其類似物，且安裝板610之結構可以各種形式體現。
封裝劑603可具有穹狀（dome-shaped）透鏡結構，所述結構具有凸狀上表面。在一些實施例中，封裝劑603可具有凸透鏡或凹透鏡結構，以調節經由封裝劑603之上表面發出之光的方向角度。
需要時，可將波長轉化材料（諸如磷光體或量子點）安置於封裝劑505及封裝劑603中或安置於半導體發光裝置10及半導體發光裝置10'之表面上。
磷光體或量子點可適當地選自上述磷光體及量子點。
舉例而言，磷光體可為受半導體發光裝置10及半導體發光裝置10'所發出之光激發的磷光體中之至少一者且可發出的光波長不同於半導體發光裝置10及半導體發光裝置10'所發出之光。經由磷光體可發出具有各種顏色的光。
當半導體發光裝置10及半導體發光裝置10'發出藍光時，包含黃色、綠色及紅色磷光體中之至少一者的發光裝置封裝可根據磷光體之混合比率發出具有多種色溫的光。或者，包含具有綠色或紅色磷光體之半導體發光裝置10及半導體發光裝置10'的發光裝置封裝可發出綠光或紅光。藉由將發出白光的發光裝置封裝與發出綠光或紅光的發光裝置封裝組合，可控制白光的色溫及顯色指數（color rendering index；CRI）。另外，發光裝置封裝100可經配置以包含發出紫光、藍光、綠光、紅光或紅外光中之至少一者的發光裝置中之至少一者。在此情況下，發光裝置封裝100或包含發光裝置封裝100的模組產品可經控制以具有自鈉（Na）燈級（CRI：40）至日光級（CRI：100）範圍內的CRI級且可產生具有2000 K至20000 K範圍內之各種色溫的白光。此外，必要時，發光裝置封裝100可產生具有紫色、藍色、綠色、紅色、橙色的可見光，或紅外光，以根據周圍氣氛或情緒調節光照色。此外，光源設備可產生具有特定波長以刺激植物生長的光。
參看圖28中所說明之CIE 1931色度座標系統，藉由將黃色、綠色以及紅色磷光體及/或綠色以及紅色LED與UV或藍色LED組合所產生的白光可具有兩種或超過兩種峰值波長，且在圖28中所說明之CIE 1931色度座標系統中可以線段連接（x，y）座標（0.4476，0.4074）、（0.3484，0.3516）、（0.3101，0.3162）、（0.3128，0.3292）及（0.3333，0.3333）定位。或者，白光可定位於由線段光譜以及黑體輻射光譜所包圍的區間內。白光色溫相當於2000 K至20000 K。
在一些例示性實施例中，具有4000 K色溫之白光發射裝置封裝、具有3000 K色溫之白光發射裝置封裝以及紅光發射裝置封裝可安置於白光發射封裝模組中。藉由組合發光裝置封裝可將白光發射封裝模組之色溫控制在2000 K至4000 K範圍內。另外，可製造CRI Ra為85至99之白光發射封裝模組。此類光源模組可有利地用於圖31中所說明之燈泡型照明設備中。
在其他實施例中，具有5000 K色溫之白光發射裝置封裝以及具有2700 K色溫之白光發射裝置封裝可安置於白光發射封裝模組中。藉由組合發光裝置封裝可將白光發射封裝模組之色溫控制在2700K至5000 K範圍內。另外，可製造CRI Ra為85至99之白光發射封裝模組。此類光源模組可有利地用於圖31中所說明之燈泡型照明設備中。
發光裝置封裝數目可根據基本色溫配置而不同。當基本色溫配置為約4000 K時，對應於4000 K色溫之白光發射裝置封裝的數目可超過對應於3000 K色溫之白光發射裝置封裝的數目或紅光發射裝置封裝的數目。
以此方式，一或多個根據上述例示性實施例的半導體發光裝置以及包含一或多個此類裝置的封裝可有利地用於各種應用中。
圖29及圖30說明其中根據本發明之一個例示性實施例的半導體發光裝置併入背光單元中的實例。
參看圖29，背光單元1000可包含安裝於基板1002上的光源1001，以及一或多個安置於光源1001上的光學薄片1003。光源1001可包含上述半導體發光裝置或包含所述半導體發光裝置的封裝。
圖29中所說明之背光單元1000中的光源1001向安置有液晶顯示器（LCD）的頂表面發射光。相反，在圖30中所說明之另一背光單元2000中，安裝於基板2002上之光源2001沿橫向方向發射光，且所發射的光可入射至光導板2003上且轉換成表面光形式。通過光導板2003的光向上發射，且反射層2004可安置於光導板2003之底表面上以改良光提取效率。
圖31為分解透視圖，其說明包含根據本發明之一個例示性實施例之半導體發光裝置的照明設備。
作為實例，圖31中之照明設備3000在說明中為燈泡型燈，且包含發光模組3003、驅動單元3008以及外部連接部分3010。
另外，可更包含外部結構，諸如外殼3006以及內殼3009以及蓋板3007。發光模組3003可包含光源3001（亦即一或多個上述半導體發光裝置或包含半導體發光裝置的封裝），以及其上安裝有光源3001的電路板3002。舉例而言，半導體發光裝置之第一電極及第二電極可電連接至電路板3002之電極圖案。在此例示性實施例中，電路板3002上安裝有單一光源3001，但可根據需要安裝多個光源3001。
外殼3006可充當散熱單元，且包含與發光模組3003直接接觸以增強散熱效果的散熱盤3004，及包圍照明設備3000之側表面的熱輻射散熱片3005。蓋板3007可安裝於發光模組3003上，且具有凸透鏡形狀。驅動單元3008可安裝於內殼3009中且連接至外部連接部分3010，諸如插座結構，以接收來自外部電源的電力。
另外，驅動單元3008可用於將電力轉換為能夠驅動發光模組3003之光源3001的適當電流源。舉例而言，驅動單元3008可配置為AC-DC轉換器、整流電路組件或其類似物。
圖32說明其中根據本發明之一個例示性實施例之半導體發光裝置應用於前照燈的實例。
參看圖32，用作車燈的前照燈4000或其類似物可包含光源4001、反射單元4005以及透鏡蓋單元4004。透鏡蓋單元4004可包含中空型導引件4003以及透鏡4002。光源4001可包含上述半導體發光裝置或包含半導體發光裝置的封裝。
前照燈4000可更包含將光源4001向外產生的熱消散的散熱單元4012。為了有效地散熱，散熱單元4012可包含散熱槽4010以及冷卻風扇4011。另外，前照燈4000可更包含固定地支撐散熱單元4012以及反射單元4005的殼體4009。殼體4009可具有主體4006以及在其一個表面中形成的中心孔4008，其中散熱單元4012以耦合方式安裝。
殼體4009可包含在整體式連接至一個表面且向右角方向彎曲的另一表面上形成的正面孔4007。正面孔4007可固定待安置於光源4001上的反射單元4005。因此，殼體4009之正面可藉由反射單元4005敞開。反射單元4005固定至殼體4009，以便所敞開之正面對應於正面孔4007，且藉此可使反射單元4005所反射的光通過正面孔4007以向外發射。
如上文所述，根據本發明之例示性實施例，可使用除具有電極結構之支撐基板外的簡單支撐基板，以提供具有各種結構的板上晶片（chip-on-board；COB）型半導體發光裝置。詳言之，在覆晶結構中，由於半導體發光裝置具有不通過支撐基板的散熱路徑，因此可提供優良的散熱效能。特定而言，所述結構可有效地應用於使用矽基板製造氮化物半導體發光裝置的方法。
雖然例示性實施例已如上展示且描述，但對於熟習此項技術者將顯而易見的是，可在不脫離如隨附申請專利範圍所限定的本發明範疇的情況下進行修改及改變。
10、10'、10a、10b、10c、40、40'、50、50'、60、60'、70、70'、80、100、‧‧‧半導體發光裝置
11‧‧‧生長基板
12、210‧‧‧緩衝層
14、14'‧‧‧第一導電型半導體層
15、25、25'、25''、45、55、65、75、105、115‧‧‧支持基板
16‧‧‧第二導電型半導體層
17、17'、17c‧‧‧第一電極
18、118‧‧‧第二電極
21、21'、41、51、113‧‧‧黏著層
26、46、56、66、76‧‧‧絕緣層
26a、46a、48a、66a、ME‧‧‧部分
28、28'、48、58、68、78‧‧‧連接電極
28a、68a‧‧‧墊區域
31‧‧‧電路基板
32a‧‧‧第一電路圖案
32b‧‧‧第二電路圖案
34‧‧‧導電凸塊
42、52‧‧‧蝕刻終止層
43、53、103‧‧‧平坦化層
44‧‧‧指狀電極
63、73‧‧‧絕緣構件
76a‧‧‧第一絕緣層
76b‧‧‧第二絕緣層
78a‧‧‧第一連接電極
78b‧‧‧第二連接電極
85‧‧‧支撐物
102‧‧‧金屬電極
102'‧‧‧金屬電極圖案
104'‧‧‧多個指狀電極的圖案
107、119a‧‧‧第一電極墊
108、119b‧‧‧第二電極墊
111‧‧‧臨時基板
201‧‧‧矽基板
212‧‧‧AlN晶核層
214、214'‧‧‧晶格緩衝層
214a、214b、214-1、214-2、214-n‧‧‧層
220‧‧‧應力補償層
220a、221‧‧‧第一氮化物半導體層
220b、223‧‧‧第二氮化物半導體層
222‧‧‧第一中問層
224‧‧‧第二中間層
225‧‧‧第三氮化物半導體層
226‧‧‧光罩層
227‧‧‧聚結氮化物層
500、600‧‧‧半導體發光裝置封裝
502‧‧‧封裝主體
503‧‧‧引線框
505、603‧‧‧封裝劑
610‧‧‧安裝板
611‧‧‧基板主體
612‧‧‧貫通電極
613‧‧‧上部電極
614‧‧‧下部電極
1000、2000‧‧‧背光單元
1001、2001、3001、4001‧‧‧光源
1002、2002‧‧‧基板
1003‧‧‧光學薄片
2003‧‧‧光導板
2004‧‧‧反射層
3000‧‧‧照明設備
3002‧‧‧電路板
3003‧‧‧發光模組
3004‧‧‧散熱盤
3005‧‧‧熱輻射散熱片
3006‧‧‧外殼
3007‧‧‧蓋板
3008‧‧‧驅動單元
2009‧‧‧內殼
3010‧‧‧外部連接部分
4000‧‧‧前照燈
4002‧‧‧透鏡
4003‧‧‧中空型導引件
4004‧‧‧透鏡蓋單元
4005‧‧‧反射單元
4006‧‧‧主體
4007‧‧‧正面孔
4008‧‧‧中心孔
4009‧‧‧殼體
4010‧‧‧散熱器
4011‧‧‧冷卻風扇
4012‧‧‧散熱單元
C、C'‧‧‧接觸區域
H‧‧‧通孔
Ha、I‧‧‧區域
L‧‧‧層合半導體結構
ISO‧‧‧裝置分離溝槽
M1、M2、M3、M4、‧‧‧光罩
P‧‧‧波長轉換材料
P1、P1'‧‧‧電極形成區域
P2‧‧‧周邊區域
P2'‧‧‧開放區域
S‧‧‧層合半導體結構L之側表面
T、T1、T2、T3‧‧‧紋理
W‧‧‧電線
10‧‧‧半導體發光裝置
14‧‧‧第一導電型半導體層
15‧‧‧支撐基板
16‧‧‧第二導電型半導體層
17‧‧‧第一電極
18‧‧‧第二電極
21‧‧‧黏著層
25‧‧‧支撐基板
26‧‧‧絕緣層
26a‧‧‧部分
28‧‧‧連接電極
28a‧‧‧墊區域
C‧‧‧接觸區域
H‧‧‧通孔
I‧‧‧區域
L‧‧‧層合半導體結構

Claims (25)

  1. 一種半導體發光裝置，包括： 層合半導體結構，所述層合半導體結構包含彼此相對的第一表面及第二表面、分別形成所述第一表面及所述第二表面的第一導電型半導體層及第二導電型半導體層以及安置於所述第一導電型半導體層與所述第二導電型半導體層之間的主動層； 第一電極，所述第一電極安置於所述層合半導體結構的所述第一表面上且連接至所述第一導電型半導體層； 第二電極，所述第二電極安置於所述層合半導體結構的所述第二表面的大部分上且連接至所述第二導電型半導體層； 連接電極，所述連接電極連接至所述第二電極且延伸至所述層合半導體結構的所述第一表面； 支撐基板，所述支撐基板安置於所述第二電極上；以及 絕緣層，所述絕緣層經安置以使所述連接電極與所述主動層及所述第一導電型半導體層絕緣。
  2. 如申請專利範圍第1項所述的半導體發光裝置，其中所述第二電極包含透光電極，且所述支撐基板包含透光基板。
  3. 如申請專利範圍第2項所述的半導體發光裝置，其中所述第一電極包含反射性電極。
  4. 如申請專利範圍第3項所述的半導體發光裝置，更包括第一導電凸塊及第二導電凸塊，其分別安置於所述第一表面上之所述第一電極之一部分上及所述連接電極之一部分上。
  5. 如申請專利範圍第1項所述的半導體發光裝置，其中所述層合半導體結構包含通孔，所述通孔自所述第一表面延伸至所述第二表面，且所述連接電極電性連接至安置於所述通孔之內側壁上之所述第二電極，且延伸至所述層合半導體結構之所述第一表面。
  6. 如申請專利範圍第5項所述的半導體發光裝置，更包括蝕刻終止層，所述蝕刻終止層安置於所述第二電極之部分上，且將所述第二電極連接至所述連接電極。
  7. 如申請專利範圍第6項所述的半導體發光裝置，其中所述蝕刻終止層包含導電材料且安置於所述第二電極與所述支撐基板之間。
  8. 如申請專利範圍第7項所述的半導體發光裝置，其中所述第二電極暴露所述蝕刻終止層的一部分，且所述連接電極連接至所述蝕刻終止層的所述暴露部分。
  9. 如申請專利範圍第7項所述的半導體發光裝置，更包括至少一個指狀電極，所述指狀電極連接至所述蝕刻終止層且延伸至所述第二電極與所述支撐基板之間的空間內。
  10. 如申請專利範圍第5項所述的半導體發光裝置，其中所述蝕刻終止層包含絕緣材料，且安置於所述第二電極之部分上以包圍並暴露出連接至所述連接電極的所述第二電極的暴露部分。
  11. 如申請專利範圍第6項所述的半導體發光裝置，更包括平坦化層，所述平坦化層位於所述第二電極與所述支撐基板之間，且具有黏結至所述支撐基板的平坦化表面。
  12. 如申請專利範圍第5項所述的半導體發光裝置，其中所述絕緣層安置於所述通孔的所述內側壁上且延伸至所述層合半導體結構的所述第一表面。
  13. 如申請專利範圍第12項所述的半導體發光裝置，其中所述絕緣層延伸而覆蓋所述第一電極的一部分，且所述連接電極在所述絕緣層的所述延伸部分上延伸。
  14. 如申請專利範圍第1項所述的半導體發光裝置，更包括包圍所述層合半導體結構之側表面的絕緣構件。
  15. 如申請專利範圍第14項所述的半導體發光裝置，其中所述連接電極安置於所述層合半導體結構的所述側表面上，且所述絕緣層安置於所述連接電極與所述層合半導體結構的所述側表面之間。
  16. 如申請專利範圍第14項所述的半導體發光裝置，其中所述絕緣構件包含透光黏著材料且安置於所述層合半導體結構的所述第二表面與所述支撐基板之間以使所述層合半導體結構黏結至所述支撐基板。
  17. 如申請專利範圍第1項所述的半導體發光裝置，更包括電極保護層，所述電極保護層安置於所述第二電極與所述支撐基板之間且經配置以保護所述第二電極。
  18. 如申請專利範圍第1項所述的半導體發光裝置，其中所述支撐基板是由玻璃或聚合物樹脂形成。
  19. 如申請專利範圍第18項所述的半導體發光裝置，其中所述支撐基板包含磷光體或量子點。
  20. 如申請專利範圍第1項所述的半導體發光裝置，其中所述第一導電型半導體層為n型半導體層且所述第二導電型半導體層為p型半導體層。
  21. 一種半導體發光裝置，包括： 層合半導體結構，所述層合半導體結構包含彼此相對的第一表面及第二表面、分別形成所述第一表面及所述第二表面的第一導電型半導體層及第二導電型半導體層以及安置於所述第一導電型半導體層與所述第二導電型半導體層之間的主動層； 第一電極，所述第一電極安置於所述層合半導體結構的所述第一表面上且連接至所述第一導電型半導體層； 第二電極，所述第二電極安置於所述層合半導體結構之所述第二表面的大部分上、連接至所述第二導電型半導體層以及由透光電極形成； 連接電極，所述連接電極連接至所述第二電極以延伸至所述層合半導體結構的所述第一表面，其中安置於所述第一表面上之所述連接電極的一部分設置為墊區域； 透光基板，所述透光基板安置於所述第二電極上；以及 絕緣層，所述絕緣層經安置以使所述連接電極與所述主動層及所述第一導電型半導體層絕緣， 其中所述絕緣層延伸而覆蓋所述第一電極的一部分，且所述連接電極的所述墊區域安置於所述絕緣層的所述延伸部分上。
  22. 如申請專利範圍第21項所述的半導體發光裝置，更包括安置於所述透光基板與所述第二電極之間的透光黏著層。
  23. 如申請專利範圍第21項所述的半導體發光裝置，其中所述連接電極安置於所述層合半導體結構的側表面上，且所述絕緣層安置於所述連接電極與所述層合半導體結構的所述側表面之間，且更包括絕緣構件，所述絕緣構件包圍所述層合半導體結構的所述側表面及所述第一表面且由待黏結至所述透光基板的透光黏著材料形成。
  24. 如申請專利範圍第23項所述的半導體發光裝置，其中所述層合半導體結構的所述側表面包含向所述第二表面傾斜的表面。
  25. 一種半導體發光裝置，包括： 支撐基板，所述支撐基板包含分成第一區域及第二區域的上表面，其中所述第一區域設置為墊區域； 層合半導體結構，所述層合半導體結構包含依序安置於所述支撐基板之所述上表面之所述第二區域中的第二導電型半導體層、主動層以及第一導電型半導體層； 第一電極，所述第一電極安置於所述第一導電型半導體層上；以及 第二電極，所述第二電極安置於所述第二導電型半導體層與所述支撐基板之間以佔據所述第二導電型半導體層之大部分表面，且延伸至所述第一區域。
TW104128742A 2014-09-02 2015-09-01 半導體發光裝置 TWI655793B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2014-0116461 2014-09-02
KR1020140116461A KR102282141B1 (ko) 2014-09-02 2014-09-02 반도체 발광소자

Publications (2)

Publication Number Publication Date
TW201611357A true TW201611357A (zh) 2016-03-16
TWI655793B TWI655793B (zh) 2019-04-01

Family

ID=55312394

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104128742A TWI655793B (zh) 2014-09-02 2015-09-01 半導體發光裝置

Country Status (5)

Country Link
US (1) US9450151B2 (zh)
KR (1) KR102282141B1 (zh)
CN (1) CN105390580B (zh)
DE (1) DE102015114446A1 (zh)
TW (1) TWI655793B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI584491B (zh) * 2016-11-03 2017-05-21 友達光電股份有限公司 發光裝置與其製作方法
US10784426B2 (en) 2018-11-05 2020-09-22 Au Optronics Corporation Device substrate
TWI745715B (zh) * 2018-09-26 2021-11-11 日商氮化物 半導體股份有限公司 Uv-led及顯示器
TWI830472B (zh) * 2022-08-18 2024-01-21 環球晶圓股份有限公司 發光元件製造方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9691944B2 (en) * 2012-12-04 2017-06-27 Semicon Light Co., Ltd. Semiconductor light-emitting device and method for manufacturing the same
WO2015074353A1 (zh) * 2013-11-25 2015-05-28 扬州中科半导体照明有限公司 一种半导体发光二极管芯片
KR102282141B1 (ko) * 2014-09-02 2021-07-28 삼성전자주식회사 반도체 발광소자
JP6365263B2 (ja) * 2014-11-21 2018-08-01 日亜化学工業株式会社 半導体発光素子の製造方法
CN104657707B (zh) * 2015-01-30 2018-03-20 业成光电（深圳）有限公司 指纹识别装置及其制作方法
KR102316325B1 (ko) * 2015-07-06 2021-10-22 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
JP6575828B2 (ja) * 2015-07-22 2019-09-18 パナソニックＩｐマネジメント株式会社 発光装置及び発光モジュール
KR20170018201A (ko) * 2015-08-06 2017-02-16 삼성전자주식회사 반도체 발광소자 및 제조방법
KR102373677B1 (ko) * 2015-08-24 2022-03-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
KR102412409B1 (ko) * 2015-10-26 2022-06-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
JP2017220478A (ja) * 2016-06-03 2017-12-14 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2017220479A (ja) * 2016-06-03 2017-12-14 株式会社ディスコ 発光ダイオードチップの製造方法
EP3474337A4 (en) 2016-06-20 2019-06-12 LG Innotek Co., Ltd. SEMICONDUCTOR DEVICE
JP2018010901A (ja) * 2016-07-11 2018-01-18 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018010900A (ja) * 2016-07-11 2018-01-18 株式会社ディスコ 発光ダイオードチップの製造方法
JP2018014425A (ja) * 2016-07-21 2018-01-25 株式会社ディスコ 発光ダイオードチップの製造方法
DE102016009885A1 (de) * 2016-08-17 2018-02-22 Universität Siegen Lichtemittierendes Bauteil
US10340415B2 (en) 2016-09-01 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package including the same
WO2018048275A1 (ko) 2016-09-10 2018-03-15 엘지이노텍 주식회사 반도체 소자
US10910519B2 (en) 2016-09-13 2021-02-02 Lg Innotek Co., Ltd. Semiconductor device having layers including aluminum and semiconductor device package including same
US10811305B2 (en) * 2016-09-22 2020-10-20 International Business Machines Corporation Wafer level integration including design/co-design, structure process, equipment stress management, and thermal management
US10903395B2 (en) 2016-11-24 2021-01-26 Lg Innotek Co., Ltd. Semiconductor device having varying concentrations of aluminum
KR102601553B1 (ko) * 2016-12-08 2023-11-15 삼성전자주식회사 반도체 발광 소자
KR102652087B1 (ko) 2016-12-16 2024-03-28 삼성전자주식회사 반도체 발광소자
KR102613238B1 (ko) 2017-01-10 2023-12-13 삼성전자주식회사 반도체 발광 소자 및 그 제조 방법
CN108574032B (zh) * 2017-03-10 2020-09-29 英属开曼群岛商錼创科技股份有限公司 发光元件与显示设备
TWI631726B (zh) * 2017-03-10 2018-08-01 錼創科技股份有限公司 發光元件與顯示裝置
JP6928233B2 (ja) * 2017-04-05 2021-09-01 日亜化学工業株式会社 発光装置
WO2018190618A1 (ko) * 2017-04-10 2018-10-18 엘지이노텍 주식회사 반도체 소자
US10312207B2 (en) 2017-07-14 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation scheme for pad openings and trenches
KR102390828B1 (ko) * 2017-08-14 2022-04-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
CN113611785B (zh) * 2018-02-01 2022-05-27 新唐科技日本株式会社 半导体装置
US10784407B2 (en) 2018-04-23 2020-09-22 Asahi Kasei Kabushiki Kaisha Nitride semiconductor light emitting element and nitride semiconductor light emitting device
DE102018117018A1 (de) * 2018-07-13 2020-01-16 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement mit einer silberhaltigen stromaufweitungsstruktur und optoelektronische vorrichtung
CN109087975A (zh) * 2018-08-06 2018-12-25 厦门乾照光电股份有限公司 倒装发光芯片及其制造方法
US11139342B2 (en) 2018-09-26 2021-10-05 Nitride Semiconductors Co., Ltd. UV-LED and display
KR102590229B1 (ko) 2018-10-15 2023-10-17 삼성전자주식회사 Led 소자 및 led 소자의 제조 방법
CN109545917B (zh) * 2018-11-30 2020-05-22 扬州乾照光电有限公司 一种四元覆晶式led结构及制作方法
JP6836022B2 (ja) * 2018-12-10 2021-02-24 株式会社フィルネックス 半導体基板、半導体基板の製造方法及び半導体素子の製造方法
DE102019113119A1 (de) * 2019-05-17 2020-11-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102020124258A1 (de) * 2020-09-17 2022-03-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
TWI751758B (zh) * 2020-10-27 2022-01-01 錼創顯示科技股份有限公司 微型發光二極體
CN112490303A (zh) * 2020-10-28 2021-03-12 南昌大学 n面出光为特定几何图形的AlGaInP薄膜LED芯片结构
DE102021202026A1 (de) * 2021-03-03 2022-09-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
CN113257971B (zh) * 2021-06-30 2021-10-22 南昌凯捷半导体科技有限公司 一种红光mini-LED芯片的制作方法
CN113921676B (zh) * 2021-09-14 2023-06-20 厦门三安光电有限公司 发光二极管及发光模块

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1143394C (zh) 1996-08-27 2004-03-24 精工爱普生株式会社 剥离方法、溥膜器件的转移方法和薄膜器件
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6784463B2 (en) * 1997-06-03 2004-08-31 Lumileds Lighting U.S., Llc III-Phospide and III-Arsenide flip chip light-emitting devices
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
US6287882B1 (en) 1999-10-04 2001-09-11 Visual Photonics Epitaxy Co., Ltd. Light emitting diode with a metal-coated reflective permanent substrate and the method for manufacturing the same
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
WO2003019678A1 (fr) 2001-08-22 2003-03-06 Sony Corporation Element semiconducteur au nitrure et procede de production de cet element
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
TWI222759B (en) 2003-07-03 2004-10-21 Epitech Corp Ltd Light emitting diode and method for manufacturing the same
US7008858B2 (en) 2003-07-04 2006-03-07 Epistar Corporation Light emitting diode having an adhesive layer and a reflective layer and manufacturing method thereof
EP1665397A2 (en) * 2003-09-16 2006-06-07 Matsushita Electric Industrial Co., Ltd. Led lighting source and led lighting apparatus
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
JP4332407B2 (ja) 2003-10-31 2009-09-16 シャープ株式会社 半導体発光素子及びその製造方法
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
US7227192B2 (en) * 2004-03-31 2007-06-05 Tekcove Co., Ltd Light-emitting device and manufacturing process of the light-emitting device
JP4116587B2 (ja) * 2004-04-13 2008-07-09 浜松ホトニクス株式会社 半導体発光素子及びその製造方法
US20050274970A1 (en) * 2004-06-14 2005-12-15 Lumileds Lighting U.S., Llc Light emitting device with transparent substrate having backside vias
TWI257714B (en) * 2004-10-20 2006-07-01 Arima Optoelectronics Corp Light-emitting device using multilayer composite metal plated layer as flip-chip electrode
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
US8405106B2 (en) 2006-10-17 2013-03-26 Epistar Corporation Light-emitting device
DE112006002927B4 (de) * 2006-01-09 2010-06-02 Seoul Opto Device Co. Ltd., Ansan Licht emittierende Diode mit ITO-Schicht und Verfahren zur Herstellung einer solchen
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100818466B1 (ko) * 2007-02-13 2008-04-02 삼성전기주식회사 반도체 발광소자
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
US7799600B2 (en) 2007-05-31 2010-09-21 Chien-Min Sung Doped diamond LED devices and associated methods
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) * 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
US9634191B2 (en) * 2007-11-14 2017-04-25 Cree, Inc. Wire bond free wafer level LED
CN100483762C (zh) 2008-02-25 2009-04-29 鹤山丽得电子实业有限公司 一种发光二极管器件的制造方法
US10147843B2 (en) * 2008-07-24 2018-12-04 Lumileds Llc Semiconductor light emitting device including a window layer and a light-directing structure
US8236582B2 (en) * 2008-07-24 2012-08-07 Philips Lumileds Lighting Company, Llc Controlling edge emission in package-free LED die
JP5057398B2 (ja) 2008-08-05 2012-10-24 シャープ株式会社 窒化物半導体発光素子およびその製造方法
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR101007113B1 (ko) 2008-11-25 2011-01-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8211722B2 (en) 2009-07-20 2012-07-03 Lu Lien-Shine Flip-chip GaN LED fabrication method
JP2011119519A (ja) * 2009-12-04 2011-06-16 Showa Denko Kk 半導体発光素子及び半導体発光装置
KR101106151B1 (ko) 2009-12-31 2012-01-20 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
US8329482B2 (en) 2010-04-30 2012-12-11 Cree, Inc. White-emitting LED chips and method for making same
JP2012023328A (ja) * 2010-06-18 2012-02-02 Citizen Holdings Co Ltd 半導体発光素子及びその製造方法
KR101154320B1 (ko) * 2010-12-20 2012-06-13 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 이를 포함하는 조명 장치
DK2797492T3 (en) 2011-12-30 2018-02-05 Wavelight Gmbh INTEGRATED DEVICE FOR Ophthalmology
JP2015516682A (ja) 2012-04-11 2015-06-11 株式会社東芝 遮蔽されたシリコン基板を有する発光素子
KR101740531B1 (ko) * 2012-07-02 2017-06-08 서울바이오시스 주식회사 표면 실장용 발광 다이오드 모듈 및 이의 제조방법.
TWI474516B (zh) * 2012-08-30 2015-02-21 Lextar Electronics Corp 覆晶式發光二極體結構及其製造方法
US9155146B2 (en) * 2012-09-07 2015-10-06 Samsung Electronics Co., Ltd. Light source apparatus and light emitting diode package
KR102188495B1 (ko) * 2014-01-21 2020-12-08 삼성전자주식회사 반도체 발광소자의 제조 방법
KR102282141B1 (ko) * 2014-09-02 2021-07-28 삼성전자주식회사 반도체 발광소자
KR102277127B1 (ko) * 2014-10-17 2021-07-15 삼성전자주식회사 발광소자 패키지

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI584491B (zh) * 2016-11-03 2017-05-21 友達光電股份有限公司 發光裝置與其製作方法
US10325892B2 (en) 2016-11-03 2019-06-18 Au Optronics Corporation Light emitting device and manufacturing method thereof
TWI745715B (zh) * 2018-09-26 2021-11-11 日商氮化物 半導體股份有限公司 Uv-led及顯示器
US10784426B2 (en) 2018-11-05 2020-09-22 Au Optronics Corporation Device substrate
TWI830472B (zh) * 2022-08-18 2024-01-21 環球晶圓股份有限公司 發光元件製造方法

Also Published As

Publication number Publication date
CN105390580B (zh) 2019-09-24
DE102015114446A1 (de) 2016-03-03
KR20160028086A (ko) 2016-03-11
US9450151B2 (en) 2016-09-20
CN105390580A (zh) 2016-03-09
KR102282141B1 (ko) 2021-07-28
TWI655793B (zh) 2019-04-01
US20160064611A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
TWI655793B (zh) 半導體發光裝置
JP5591487B2 (ja) 発光装置、これを含むパッケージとシステム、およびその製造方法
US9620689B2 (en) Semiconductor light emitting device and method of manufacturing the same
TWI443860B (zh) 發光元件、發光裝置、製造發光元件之方法，以及製造發光裝置之方法
TWI460884B (zh) 發光裝置，發光元件及其製造方法
US9123871B1 (en) Method of manufacturing light emitting diode package
TWI691100B (zh) 於一半導體裝置上方層壓一層之技術
US20110291134A1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package, and lighting unit
US9548426B2 (en) Semiconductor light-emitting device
KR102252994B1 (ko) 발광소자 패키지 및 발광소자 패키지용 파장 변환 필름
JP2017520118A (ja) 小型光源を有する波長変換発光デバイス
JP2009088299A (ja) 発光素子及びこれを備える発光装置
US9634186B2 (en) Method of manufacturing light emitting device package
JP2008277592A (ja) 窒化物半導体発光素子、これを備える発光装置及び窒化物半導体発光素子の製造方法
JP2015533456A (ja) 波長変換発光デバイス
JP2007266571A (ja) Ｌｅｄチップ、その製造方法および発光装置
US20150372207A1 (en) Semiconductor light emitting device package
KR20160071780A (ko) 반도체 발광 소자의 제조 방법
CN110890449B (zh) 具有反射性侧壁的发光器件
CN105489715A (zh) 制造半导体发光器件的方法
CN104848057A (zh) 制造光源模块的方法
KR102401828B1 (ko) 발광소자 패키지
JP7483197B2 (ja) 発光装置及びその製造方法
US20240105757A1 (en) Pixel device and display apparatus having the same
CN110571324A (zh) 发光二极管装置