CN105489715A - 制造半导体发光器件的方法 - Google Patents

制造半导体发光器件的方法 Download PDF

Info

Publication number
CN105489715A
CN105489715A CN201510612160.6A CN201510612160A CN105489715A CN 105489715 A CN105489715 A CN 105489715A CN 201510612160 A CN201510612160 A CN 201510612160A CN 105489715 A CN105489715 A CN 105489715A
Authority
CN
China
Prior art keywords
layer
potential barrier
quantum
quantum well
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510612160.6A
Other languages
English (en)
Other versions
CN105489715B (zh
Inventor
韩尚宪
李东律
金承贤
金长美
尹晳胡
李尚准
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105489715A publication Critical patent/CN105489715A/zh
Application granted granted Critical
Publication of CN105489715B publication Critical patent/CN105489715B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种制造半导体发光器件的方法，包括：形成第一导电类型的半导体层；通过在第一导电类型的半导体层上交替地形成多个量子阱层和多个量子势垒层来形成有源层；以及在有源层上形成第二导电类型的半导体层。所述多个量子势垒层包括邻近第一导电类型的半导体层的至少一个第一量子势垒层和邻近第二导电类型的半导体层的至少一个第二量子势垒层。有源层的形成包括：允许在第一温度下生长所述至少一个第一量子势垒层；以及允许在低于第一温度的第二温度下生长所述至少一个第二量子势垒层。本发明还提供了一种发光模块和一种照明设备。

Description

制造半导体发光器件的方法
相关申请的交叉引用
本申请要求于2014年10月1日在韩国知识产权局提交的韩国专利申请No.10-2014-0132546的优先权，该申请的全部公开以引用方式并入本文中。
技术领域
本公开涉及一种制造半导体发光器件的方法。
背景技术
半导体发光器件是能够通过电子和空穴的复合产生特定波长波段中的光的半导体器件。与基于灯丝的光源相比，这种半导体发光器件具有诸如相对较长的寿命、低功耗、优秀的初始操作特征等的有利的特征。因此，对半导体发光器件的需求持续增加。具体地说，能够发射其波长在电磁波谱的短波长区内的光的III族氮化物半导体近来变得突出。
在半导体发光器件中的有源层中生长势垒层时，考虑到诸如点缺陷等的结晶性能，可在相对较高温下执行势垒层的生长。另一方面，量子阱层通常需要在低温下生长，并且，例如，当高温势垒层在这种量子阱层生长的情况下生长时，可对量子阱层产生热损伤。具体地说，在量子阱层包含诸如铟的具有高度挥发特征的元素的情况下，量子阱层会由于在量子势垒层的高温处理的过程期间铟的挥发性而退化，或者发光效率会由于界面特征的退化而明显降低。
发明内容
本公开中的一些实施例可提供一种制造半导体发光器件的方法，可显著减小由于在有源层的生长工艺期间对量子阱层的热损伤导致的发光效率变差。
根据本公开中的示例性实施例，一种制造半导体发光器件的方法可包括步骤：形成第一导电类型的半导体层；形成有源层，该有源层具有在第一导电类型的半导体层上交替地堆叠的多个量子阱层和多个量子势垒层；以及在有源层上形成第二导电类型的半导体层。所述多个量子势垒层可包括邻近第一导电类型的半导体层的至少一个第一量子势垒层和邻近第二导电类型的半导体层的至少一个第二量子势垒层。有源层的形成可包括：在第一温度下生长所述至少一个第一量子势垒层；以及在低于第一温度的第二温度下生长所述至少一个第二量子势垒层。
所述多个量子阱层可包括邻近第一导电类型的半导体层的至少一个第一量子阱层和邻近第二导电类型的半导体层的至少一个第二量子阱层，并且所述至少一个第一量子阱层的带隙轮廓可与所述至少一个第二量子阱层的带隙轮廓不同。
所述多个量子阱层可为满足Inx1Ga1-x1N的氮化物层，并且所述多个量子势垒层可为满足Inx2Aly2Ga1-x2-y2N的氮化物层，其中0≤x2＜x1＜1，并且0≤y2＜1。
所述至少一个第一量子阱层的铟组成比例可低于所述至少一个第二量子阱层的铟组成比例。
在这种情况下，彼此邻近的第一量子阱层与第一量子势垒层之间的铟组成比例的变化率可低于彼此邻近的第二量子阱层与第二量子势垒层之间的铟组成比例的变化率。
所述至少一个第一量子阱层的厚度可小于所述至少一个第二量子阱层的厚度。
所述至少一个第一量子阱层与所述至少一个第二量子阱层之间的厚度差可在所述至少一个第二量子阱层的厚度的10％以内。
在这种情况下，所述至少一个第一量子阱层的铟组成比例可低于所述至少一个第二量子阱层的铟组成比例。
可通过由所述至少一个第二量子阱层发射的光的波长来确定由有源层发射的光的波长。第一温度和第二温度的温度差可为3℃至600℃。当第一温度与第二温度之间的温度差为600℃或更大时，晶圆的扭曲会增大，并且当第一温度与第二温度之间的温度差小于3℃时，会难以获得生长温度控制效果。第一温度和第二温度可分别选自700℃至1300℃的范围。
第一量子势垒层的数量和第二量子势垒层的数量可彼此不同。
所述多个量子势垒层还包括设置在第一量子势垒层与第二量子势垒层之间的至少一个第三量子势垒层，并且有源层的形成包括在低于第一温度且高于第二温度的第三温度下生长所述至少一个第三量子势垒层，以将所述至少一个第三量子势垒层设置在第一量子势垒层与第二量子势垒层之间。
有源层还可包括设置在彼此邻近的量子阱层和量子势垒层之间的封盖层。在这种情况下，封盖层的至少一部分可与邻近封盖层的量子势垒层具有实质上相同的组成，并且可在实质上等于邻近封盖层的量子阱层的生长温度的温度下生长。
根据本公开中的示例性实施例，一种制造半导体发光器件的方法可包括步骤：形成第一导电类型的氮化物半导体层；在第一导电类型的氮化物半导体层上形成有源层；以及在有源层上形成第二导电类型的氮化物半导体层。有源层可具有多个量子势垒层和含铟的多个量子阱层交替地堆叠的结构。可根据生长方向将所述多个量子势垒层和所述多个量子阱层划分为多个组，所述多个组可分别具有至少一个量子势垒层和至少一个量子阱层，并且可包括邻近第一导电类型的氮化物半导体层的第一组和邻近第二导电类型的氮化物半导体层的第二组。第一组的量子势垒层可在高于第二组的量子势垒层的生长温度的温度下生长，并且第一组的量子阱层的铟组成比例可低于第二组的量子阱层的铟组成比例。
第一组的量子阱层的生长温度可高于第二组的量子阱层的生长温度。
第一组的量子阱层的其中其铟组成比例最高的区的宽度可小于第二组的量子阱层的其中其铟组成比例最高的区的宽度。在这种情况下，第一组中的彼此邻近的量子阱层与量子势垒层之间的铟组成比例的变化率可低于第二组中的彼此邻近的量子阱层与量子势垒层之间的铟组成比例的变化率。
所述多个组可包括设置在第一组与第二组之间的第三组，并且第三组的量子势垒层可在与第一组和第二组的量子势垒层的生长温度不同的温度下生长。
在这种情况下，第三组的量子势垒层可在低于第一组的量子势垒层的生长温度的温度且高于第二组的量子势垒层的生长温度的温度下生长。第三组的量子阱层的铟组成比例可高于第一组的量子阱层的铟组成比例并且低于第二组的量子阱层的铟组成比例。
第二导电类型的氮化物半导体层可包括设置为邻近有源层并且带隙大于第二组的量子势垒层的带隙的电子阻挡层。
根据本公开中的示例性实施例，一种发光模块可包括：电路板，其具有第一电极结构和第二电极结构；以及上述半导体发光器件，其安装在电路板上。第一电极结构和第二电极结构可分别连接至半导体发光器件的第一电极和第二电极。
根据本公开中的示例性实施例，一种照明设备可包括：发光模块，包括上述半导体发光器件；驱动单元，其配置为驱动发光模块；以及外部连接单元，其配置为将外部电压供应至驱动单元。
根据本公开中的示例性实施例，一种制造半导体发光器件的方法可包括步骤：形成第一导电类型的半导体层；在第一导电类型的半导体层上形成有源层；以及在有源层上形成第二导电类型的半导体层。形成有源层的步骤可包括：在第一温度下在第一导电类型的半导体层上形成第一量子势垒层；在第三温度下在第一量子势垒层上形成第一量子阱层；以及在低于第一温度且高于第三温度的第二温度下在第一量子阱层上形成第二量子势垒层。
被供应以形成第一量子势垒层和第二量子势垒层的第一等级的镓源气可大于被供应以形成第一量子阱层的第二等级的镓源气。
形成有源层的步骤还可包括：在其中以第一水平供应镓源气的时间段期间，在实质上等于第三温度的温度下，在第一量子势垒层与第一量子阱层之间或者在第一量子阱层与第二量子势垒层之间形成封盖层。
第一温度和第二温度的温度差可为3℃至600℃。
第一温度和第二温度可分别在700℃至1300℃的范围内。
形成有源层的步骤还可包括：在形成第二量子势垒层的步骤之后和形成第二导电类型的半导体层的步骤之前，形成第二量子阱层。
第一量子阱层的厚度可小于第二量子阱层的厚度。
第一量子阱层的带隙轮廓可与第二量子阱层的带隙轮廓不同。
可在低于第三温度的第四温度下形成第二量子阱层。
第一量子阱层的铟组成比例可低于第二量子阱层的铟组成比例。
第一量子阱层与第一量子势垒层之间的铟组成比例的变化率可低于第二量子阱层与第二量子势垒层之间的铟组成比例的变化率。
形成有源层的步骤还可包括：在形成第二量子阱层的步骤之后和形成第二导电类型的半导体层的步骤之前，在低于第二温度且高于第三温度的温度下在第二量子阱层上形成第三量子势垒层；以及在第三量子势垒层上形成第三量子阱层。
第二量子阱层的铟组成比例可高于第一量子阱层的铟组成比例并且低于第三量子阱层的铟组成比例。
附图说明
通过以下结合附图的详细描述将更加清楚地理解本公开的以上和其它方面、特征和其它优点，其中：
图1是根据本公开中的示例性实施例的半导体发光器件的侧剖视图；
图2A和图2B是分别示出可在本公开的示例性实施例中采用的有源层的生长工艺中的生长温度和主要源气的时序图；
图3A和图3B是分别示出可在本公开的另一示例性实施例中采用的有源层的生长工艺中的生长温度和主要源气的时序图；
图4是可在本公开的示例性实施例中采用的有源层的能带(传导带)图；
图5是根据本公开中的示例性实施例的半导体发光器件的侧剖视图；
图6A和图6B是示出在本公开中的示例性实施例中采用的有源层的生长工艺中的生长温度和主要源气的时序图；
图7是在本公开中的示例性实施例中采用的有源层的能带(传导带)图；
图8A和图8B是示出在本公开的示例性实施例中采用的第一量子阱层和第二量子阱层的铟组成比例分布的曲线图；
图9是根据本公开中的示例性实施例的纳米结构半导体发光器件的示意性透视图；
图10是示出图9所示的纳米发光结构的堆叠结构的示意图；
图11是示出在本公开的示例性实施例中采用的有源层的生长工艺的生长温度时序图；
图12是根据本公开中的示例性实施例的半导体发光器件的平面图；
图13和图14是根据本公开中的另一示例性实施例的半导体发光器件的剖视图；
图15是根据本公开中的示例性实施例的半导体发光器件的侧剖视图；
图16是采用了图1所示的半导体发光器件的封装件的剖视图；
图17是采用了图9所示的纳米结构半导体发光器件的封装件的剖视图；
图18是根据本公开中的示例性实施例的半导体发光器件封装件的剖视图；
图19示出了用于解释可在本公开的示例性实施例中采用的波长转换材料的CIE1931坐标系；
图20和图21示出了可采用根据本公开中的示例性实施例的半导体发光器件或发光器件封装件的背光单元的示例；
图22是示出采用了根据本公开中的示例性实施例的半导体发光器件或发光器件封装件的照明装置的示例的分解透视图；以及
图23示出了应用了根据本公开中的示例性实施例的半导体发光器件或发光器件封装件的大灯的示例。
具体实施方式
现在，将参照附图详细描述本公开的实施例。
然而，本公开可按照许多不同形式例示，并且不应理解为限于本文阐述的特定实施例。相反，提供这些实施例是为了使得本公开将是彻底和完整的，并且将把本公开的范围完全传递给本领域技术人员。
在附图中，为了清楚起见，可夸大元件的形状和尺寸，并且将始终使用相同的附图标记来指代相同或相似的元件。除非清楚地作出相反描述，否则将基于附图使用术语‘在……上’、‘上部’、‘上表面’、‘下部’、‘下表面’、‘向上’、‘向下’、‘侧表面’等，并且可根据其中装置或构成元件实际设置的方向而变化。
图1是根据本公开中的示例性实施例的半导体发光器件的侧剖视图。
如图1所示，根据本公开中的示例性实施例的半导体发光器件10可包括衬底11和按顺序设置在衬底11上的第一导电类型的半导体层14、有源层15和第二导电类型的半导体层16。半导体发光器件10还可包括设置在衬底11与第一导电类型的半导体层14之间的缓冲层12。
缓冲层12可设为InxAlyGa1-x-yN(0≤x≤1、0≤y≤1)层。例如，缓冲层12可设为AlN层、AlGaN层或InGaN层。另外，可根据需要通过将多个层彼此组合形成缓冲层，或者逐渐改变其组成来形成缓冲层。
根据本公开中的示例性实施例的衬底11可设为诸如蓝宝石衬底的绝缘衬底，但不限于此。除绝缘衬底以外，衬底11可为导电衬底或半导体衬底。例如，除蓝宝石衬底以外，衬底11可为SiC、Si、MgAl2O4、MgO、LiAlO2、LiGaO2或GaN衬底。
第一导电类型的半导体层14可为满足n型InxAlyGa1-x-yN层(0≤x＜1、0≤y＜1、0≤x+y＜1)的氮化物半导体层，这里，硅(Si)可用作n型杂质。例如，第一导电类型的半导体层14可包含n型GaN。第二导电类型的半导体层16可为满足p型InxAlyGa1-x-yN(0≤x＜1、0≤y＜1、0≤x+y＜1)的氮化物半导体层，并且可使用Mg作为其p型杂质。例如，第二导电类型的半导体层16可实现为具有单层结构，但是根据需要可具有包括不同组成的多层结构。如图1所示，第二导电类型的半导体层16可包括设为电子阻挡层(EBL)的p型AlGaN层16a、低浓度p型GaN层16b和高浓度p型GaN层16c。
有源层15可具有量子阱层15a和量子势垒层15b'或15b”交替地堆叠的多量子阱(MQW)结构。例如，量子阱层15a和量子势垒层15b'或15b”可为具有不同组成的InxAlyGa1-x-yN层(0≤x≤1、0≤y≤1、0≤x+y≤1)。量子阱层15a可包含具有相对高程度的挥发性的元素，诸如铟(In)。更详细地说，量子阱层15a可为InxGa1-xN(0＜x≤1)层，并且量子势垒层15b'和15b”可为GaN层或AlGaN层。
可根据生长方向将在本公开的当前示例性实施例中采用的量子势垒层15'和15b”分为第一量子势垒层15b'和第二量子势垒层15b”。第一量子势垒层15b'和第二量子势垒层15b”示出为多个层，但不限于其数量。例如，第一量子势垒层15b'和第二量子势垒层15b”中的至少一个可配置为单层。
在本公开的当前示例性实施例中，第一量子势垒层15b'和第二量子势垒层15b”可在不同生长温度生长。图2A和图2B是分别示出可在本公开的示例性实施例中采用的有源层15的生长工艺中的生长温度和主要源气的时序图。
参照图2A，第一量子势垒层15b'可在第一温度T1生长，并且第二量子势垒层15b”可在低于第一温度T1的第二温度T2生长。量子阱层15a可在低于第一温度T1和第二温度T2的温度Tw生长。
另一方面，如图2B所示，在第一量子势垒层15b'和第二量子势垒层15b”的生长工艺中，可通过按照预定水平(a1)供应TMGa作为镓源气以及诸如NH3的氮源气形成GaN薄膜，并且在量子阱层15a的生长工艺中，与第一量子势垒层15b'和第二量子势垒层15b”的供应水平相比，镓源气TMGa的供应水平可降低(a1改变为a2)，并且可按照预定水平(b)额外供应铟源气TMIn，因此根据需要形成InGaN薄膜。
如图2A和图2B所示，可在与第二量子势垒层15b”的条件相似的条件下形成第一量子势垒层15b'，不同之处仅在于第一量子势垒层15b'的生长温度相对较高。由于第一量子势垒层15b'在相对高温下生长，与第二量子势垒层15b”相比，第一量子势垒层15b'可具有更优秀的结晶度性能。另一方面，第一量子势垒层15b'的高生长温度会在包含具有相对高程度的挥发性的铟的量子阱层15a上导致热损伤。例如，在相对高温下形成量子势垒层的情况下，包含在预形成的量子阱层中的一些铟会挥发，从而导致点缺陷的发生和界面粗糙的劣化。因此，第一量子势垒层15b'与量子阱层15a之间的界面处的点缺陷的量会大于第二量子势垒层15b”与量子阱层15a之间的界面处的点缺陷的量。
考虑到这个问题，可将封盖层插入在量子势垒层15b'或15b”与量子阱层15a之间。如图2A和图2B所示，在供应源气的时间段tc期间，封盖层可在实质上等于与其邻近的量子阱层15a的生长温度Tw的温度下生长，以允许封盖层与同其邻近的量子势垒层15b'或15b”具有实质上相同组成。详细地说，可通过以下步骤形成封盖层：在将温度降至量子阱层的生长温度并开始允许量子阱层的生长条件的工艺之后，切换至用于形成量子势垒层的源气；以及在量子势垒层的生长温度下生长之前进行切换，以允许供应源气以形成量子势垒层。这样，封盖层的至少一部分可设置在量子阱层前后。然而，在这种封盖层的厚度例如与tc成比例地过量地增大的情况下，会在封盖层中发生缺陷或者会发生诸如操作电压的增大的问题。
根据本公开中的示例性实施例，可提中在低于第一温度T1的第二温度T2下形成设为邻近第二导电类型的半导体层16的第二量子势垒层15b”的方案。这样，在初始生长工艺中，有源层的下部区域可在相对高温下生长，以确保结晶性能，并且在后面的生长工艺中，在有源层的上部区域中，量子势垒层可在相对低温下生长，以使得可明显减少对光的发射实际产生影响的量子阱层(例如，邻近第二导电类型的半导体层的量子阱层)的热损伤，以提高发光效率。通过这种方案，甚至在不额外形成或者额外形成封盖层的情况下，封盖层的厚度也可明显减小。在本公开的示例性实施例中，例如，封盖层的厚度可为1mm左右或更小。
量子阱层15a的生长温度Tw可根据铟组成比例而变化。例如，随着铟组成比例增大，量子阱层可在相对低温下生长。例如，量子阱层15a的生长温度Tw可为900℃或更低，详细地说，850℃或更低。第一量子势垒层15b'和第二量子势垒层15b”的生长温度可高于量子阱层15a的生长温度，并且例如，第一温度T1和第二温度T2可分别在700℃至1300℃的范围内。可以将第二温度T2选择为对在中本公开的示例性实施例采用的量子阱层15a的热损伤可显著减小的条件。
另一方面，可以将第一温度T1选择为用于确保第一量子势垒层15b'的优秀的结晶性能的条件。第一温度T1与第二温度T2之间可具有至少5℃的温度差，但是不限于此。例如，第一温度T1与第二温度T2之间的差可在3℃至600℃的范围内。在它们之间的温度差为600℃或更大的情况下，晶圆的扭曲会增大，并且在其中温度差小于3℃的情况下，会难以获得生长温度调整效果。在详细示例中，第一温度T1与第二温度T2之间的差也可在5℃至70℃的范围内。
半导体发光器件10可包括设置在第一导电类型的半导体层14上的第一电极19a以及按顺序设置在第二导电类型的半导体层16上的欧姆接触层18和第二电极19b。
第一电极19a和欧姆接触层18可包含诸如Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au等的材料，并且可具有单层或者两层或更多层的结构，但是不限于此。第一电极19a可包含用作接触电极层的Cr/Au。第一电极19a还可包括接触电极层上的焊盘电极层。焊盘电极层可设为Au层、Sn层或Au/Sn层。
欧姆接触层18可以不同方式实现。例如，就倒装芯片结构而言，欧姆接触层18可包含Ag。在欧姆接触层18相反设置的情况下，欧姆接触层18可由光传输电极构成。光传输电极可设为透明导电氧化物层或氮化物层之一。例如，光传输电极可包括选自铟锡氧化物(ITO)、掺有锌的铟锡氧化物(ZITO)、锌铟氧化物(ZIO)、镓铟氧化物(GIO)、锌锡氧化物(ZTO)、掺有氟的氧化锡(FTO)、掺有铝的氧化锌(AZO)、掺有镓的氧化锌(GZO)、In4Sn3O12和Zn(1-x)MgxO(锌镁氧化物，0≤x≤1)的一个或多个。欧姆接触层18还可根据需要包含石墨。第二电极19b可包含Au、Sn或Au/Sn。
在参照图2A和图2B示出的本公开的示例性实施例中，虽然示出为在单个处理条件中形成各个量子阱层，但是各量子阱层也可按照不同方式在不同处理条件下形成。详细地说，通过允许应用不同的铟组成比例，可明显减小在形成第一量子势垒层时施加至量子阱层的热损伤。
图3A和图3B是分别示出可在本公开的另一示例性实施例中采用的有源层的生长工艺中的生长温度和主要源气的时序图。
如图3B所示，可与如图2B的时序图中所示的实质上等同地供应本公开的示例性实施例中的源气。换句话说，在第一量子势垒层和第二量子势垒层的生长工艺中，可通过按照预定水平(a1)供应诸如NH3的氮源气和镓源气TMGa形成GaN薄膜，并且在量子阱层的生长工艺中，与第一量子势垒层和第二量子势垒层的供应水平相比，镓源气TMGa的供应水平可降低(a1改变为a2)，并且可按照预定水平(b)额外供应铟源气TMIn，因此根据需要形成InGaN薄膜。
另外，参照图3A，就量子势垒层的生长温度而言，与参照图2A和图2B的示例性实施例的情况相似，第一量子势垒层可在第一温度T1生长，第二量子势垒层可在低于第一温度T1的第二温度T2生长。
然而，在本公开的示例性实施例中，可使用不同的生长温度。详细地说，如图3A所示，与第一量子势垒层相关的三个量子阱层(下文中，称作‘第一量子阱层’)可在相对高温Tw1下生长，并且与第二量子势垒层相关的三个量子阱层(下文中，称作‘第二量子阱层’)可在相对低温Tw2下生长。
在相同的源气供应条件下，由于第一量子阱层在高于第二量子阱层的生长温度的温度下生长，使用第一量子阱层中的具有相对高程度的挥发性的铟的含量可相对较低。这样，由于第一量子阱层的铟组成比例低于第二量子阱层的铟组成比例，因此，甚至在第一量子阱层暴露于应用在第一量子势垒层的生长工艺的高温T1的情况下，与在第二量子阱层中发生的热损伤相比，第一量子阱层的例如点缺陷等的热损伤可明显减少。这种结晶性能的提高对后续晶体生长会具有积极影响。
通过基于图3A和图3B所示的时序图的工艺获得的有源层可具有由图4所示的能带图表示的传导带。
参照图4，各个量子势垒层可具有实质上相同的带隙，另一方面，第一量子阱层的带隙可大于第二量子阱层的带隙。例如，当第一导电类型的半导体层和第二导电类型的半导体层分别是n型半导体层和p型半导体层时，由于空穴迁移率低于电子迁移率，因此第二量子阱层可设为主要光发射区，并且第一量子阱层的带隙差不会显著影响有源层整体的光发射波长。
这样，第二量子阱层可设为作为邻近第二导电类型的半导体层的量子阱层的主要光发射区，因此，作为诸如源气供应、温度等的第二量子阱层的生长条件，可以考虑最终的半导体发光器件所需的光发射波长来设置铟组成比例。按照与之不同的方式，即使在第一量子阱层形成为具有相对低的铟组成比例的情况下，由于其对光发射量的贡献程度相对低，因此对其的不利影响较小。
在本公开的示例性实施例中，虽然已利用量子阱层的生长温度示出了调整铟组成比例的示例，但是还可使用减小铟源气的流速的方法。另外，根据本公开中的示例性实施例的第一量子阱层和第二量子阱层的铟组成比例调整方法可有利地应用于图1所示的半导体发光器件的有源层的生长工艺。
本公开中的示例性实施例可合适地用于具有图1所示的半导体发光器件以外的各种结构的半导体发光器件。图5是根据本公开中的示例性实施例的具有竖直结构的半导体发光器件的侧剖视图。
如图5所示，根据本公开中的示例性实施例的半导体发光器件50可包括导电衬底51和按顺序设置在导电衬底51上的第二导电类型的半导体层56、有源层55和第一导电类型的半导体层54。
金属结合层53可设置在导电衬底51与第一导电类型的半导体层54之间。在本公开的示例性实施例中采用的金属结合层53可包括欧姆接触材料。导电衬底51和设置在第一导电类型的半导体层54上的电极59可用作驱动半导体发光器件的电极。这种电极布置方式可允许电流在竖直方向上流动。
可以理解，第二导电类型的半导体层56、有源层55和第一导电类型的半导体层54具有这样的形式，其中在不同的生长衬底上执行它们的生长、将它们转移至导电衬底51以及去除生长衬底。如本公开的先前示例性实施例中那样，第一导电类型的半导体层54和第二导电类型的半导体层56可为分别由n型和p型InxAlyGa1-x-yN(0≤x＜1、0≤y＜1、0≤x+y＜1)表示的氮化物半导体层。第二导电类型的半导体层56可包括设为电子阻挡层(EBL)的p型AlGaN层和设为接触层的p型GaN层。有源层55可具有量子阱层55a'或55a”和量子势垒层55b'或55b”交替堆叠的多量子阱(MQW)结构。例如，量子阱层55a'或55a”和量子势垒层55b'或55b”可为具有不同组成的InxAlyGa1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)层。
量子阱层55a'和55a”可包含具有相对高程度的挥发性的元素，诸如铟(In)。量子势垒层55b'和55b”可为铟组成比例低于量子阱层55a'和55a”的铟组成比例的氮化物层，例如GaN层。
与本公开中的先前示例性实施例相似，如图6A所示，邻近第一导电类型的半导体层54的第一量子势垒层55b'可在第一温度T1下生长，邻近第二导电类型的半导体层56的第二量子势垒层55b”可在低于第一温度T1的第二温度T2下生长。由于根据本公开中的示例性实施例的半导体发光器件50具有生长外延层并随后转移至导电衬底51的结构，因此在导电衬底上的堆叠次序和生长次序可彼此相反。因此，可以理解，第一量子势垒层55b'在第二量子势垒层55b”生长之前生长，即第一量子势垒层55b'在高于随后生长的第二量子势垒层55b”的生长温度的温度下生长。
第一量子阱层55a'和第二量子阱层55a”可在低于第一温度T1和第二温度T2的温度Tw下生长。
在本公开的示例性实施例中，第一量子势垒层55b'和第二量子势垒层55b”可具有实质上相等的厚度(例如，厚度tb)，另一方面，第一量子阱层55a'和第二量子阱层55a”可具有不同厚度ta1和ta2。如图5所示，第一量子阱层55a'的厚度ta1可小于第二量子阱层55a”的厚度ta2。
可通过针对第一量子阱层55a'和第二量子阱层55a”不同地设置温度保持周期和源气源周期以在它们之间形成差异(如图6A和图6B所示)，来获得第一量子阱层55a'与第二量子阱层55a”之间的这种厚度差。例如，可通过将对应于第一量子阱层55a'的Tw温度保持周期W1'和In源气源周期W1设置为比对应于第二量子阱层55a”的Tw温度保持周期W2'和In源气源周期W2更短，来确保第一量子阱层55a'与第二量子阱层55a”之间的要求的厚度差。第一量子阱层与第二量子阱层之间的厚度差在第二量子阱层的厚度的10％以内。
详细地说，如图7所示，第一量子阱层55a'的带隙Eb1和第二量子阱层55a”的带隙Eb2可比第一量子势垒层55b'和第二量子势垒层55b”的带隙Ea更小。第一量子阱层55a'的一个区(其中，其在第一量子阱层55a'中的带隙最低(Eb1))的宽度W1(例如，铟组成比例相对最高的时间段)可比第二量子阱层55a”的一个区(其中，其带隙相对最低(Eb2))的宽度W2更小，并且第一量子阱层55a'的最低带隙Eb1可比第二量子阱层55a”的最低带隙Eb2更大。这样，第一量子阱层55a'和第二量子阱层55a”的带隙可具有不同的分布。
图8A示出了第一量子阱层55a'的铟组成比例分布，图8B示出了第二量子阱层55a”的铟组成比例分布。
当通过次级离子质谱分析测量有源层的铟组成比例时，测量结果实际上可表示为难以容易辨别量子阱层与量子势垒层之间的边界的分布，如图8A和图8B所示。
例如，如图8A和图8B所示，虽然具有特定组成的InGaN量子阱层设置在GaN量子势垒层之间，但是量子阱层与量子势垒层之间的铟组成分布可具有预定梯度。详细地说，如图6B所示，由于各个周期段中的铟的供应(即开始)和供应中断(即停止)的延迟，因此即使在以预定流速供应铟源气以允许量子阱层生长的情况下，也可提供预定变化率。
在这种铟组成比例分布中，虽然第一量子阱层55a'和第二量子阱层55a”的厚度可定义为整个铟供应周期，但是除表示了其预定变化率的部分以外的最高铟组成比例区可表示为参考厚度。例如，在图8A中，第一量子阱层55a'的最高铟组成比例区的厚度可表示为“Wa”，在图8B中，第二量子阱层55a”的最高铟组成比例区的厚度可表示为“Wb”。
另外，可通过铟组成比例中的变化率辨别第一量子阱层55a'和第二量子阱层55a”。例如，由于铟组成比例变化率减小，对应的量子阱层的总铟含量可减小。
例如，当在邻近的量子势垒层之间的间隔W0彼此相同的相同条件下与第一量子阱层55a'相关的铟组成比例变化率S1相对低时，由于第一量子阱层55a'的一个区(其中，其铟组成比例最高)的厚度Wa相对减小，因此第一量子阱层55a'的总铟含量可减少。另一方面，与第二量子阱层55a”相关的铟组成比例的变化率S2相对高，由于第二量子阱层55a”的一个区(其中，其铟组成比例最高)的厚度Wb相对增大，因此第二量子阱层55a”的总铟含量可增加。这样，第一量子阱层55a'的相对低铟含量条件可由彼此邻近的量子阱层与量子势垒层之间的铟组成比例的变化率表示。
图9是根据本公开中的示例性实施例的纳米结构半导体发光器件的示意性透视图。
参照图9，纳米结构半导体发光器件100可包括利用第一导电类型的半导体材料形成的基层112，以及设置在其上的多个纳米发光结构110。
纳米结构半导体发光器件100可包括衬底111，衬底111具有其上设有基层112的上表面。衬底111的上表面可具有在其中形成的凹凸部分R。凹凸部分R可在提高光提取效率的同时允许提高在其上生长的单晶的质量。衬底111可为绝缘衬底、导电衬底或半导体衬底。例如，衬底111可设为蓝宝石衬底、SiC衬底、Si衬底、MgAl2O4衬底、MgO衬底、LiAlO2衬底、LiGaO2衬底或GaN衬底。
基层112可包括第一导电类型的氮化物半导体层，并且可提供纳米发光结构110的生长表面。基层112可设为满足InxAlyGa1-x-yN(0≤x＜1、0≤y＜1、0≤x+y＜1)的氮化物半导体层，并且可掺有诸如Si的n型杂质。例如，基层112可为n型GaN层。
具有用于生长纳米发光结构110(详细地说，纳米芯104)的开口的绝缘层113可形成在基层112上。纳米芯104可形成在基层112的暴露于开口的区中。绝缘层113可用作用于生长纳米芯104的掩模。例如，可利用诸如SiO2或SiNx的绝缘材料形成绝缘层113。
纳米发光结构110可包括具有六棱柱形状的结构的主要部分M和设置在主要部分M上的上端部分T。纳米发光结构110的主要部分M可包括具有相同的结晶表面的横侧表面，并且纳米发光结构110的上端部分T可具有与纳米发光结构110的横侧表面的晶体表面不同的晶体表面。纳米发光结构110的上端部分T可具有六棱锥形状。这种结构实际上可通过纳米芯104辨别，并且还可理解，纳米发光结构110可通过其主要部分M和上端部分T辨别。
纳米发光结构110可包括由第一导电类型的氮化物半导体构成的纳米芯104和按顺序设置在纳米芯104的表面上的有源层105和第二导电类型的氮化物半导体层106。
图10是沿着图9的线X1-X1'截取的纳米发光结构的一部分的放大图。
纳米芯104包括与基层112相似的满足InxAlyGa1-x-yN(0≤x＜1、0≤y＜1、0≤x+y＜1)的氮化物半导体。例如，纳米芯104可为n型GaN层。
第二导电类型的氮化物半导体层106可包括满足p型InxAlyGa1-x-yN(0≤x＜1、0≤y＜1、0≤x+y＜1)的氮化物半导体。如本公开的示例性实施例中那样，第二导电类型的氮化物半导体层106可包括设为电子阻挡层(EBL)的p型AlGaN层106a、低浓度p型GaN层106b和高浓度GaN层106c。p型AlGaN层106a和高浓度p型GaN层106c可分别设为电子阻挡层(EBL)和接触层。
如图10所示，在本公开的示例性实施例中采用的有源层105可具有多个量子阱层105a和多个量子势垒层105b1、105b2和105b3交替堆叠的多量子阱结构。多个量子阱层105a是含铟的氮化物层，并且可由Inx1Ga1-x1N层(0＜x1＜1)构成，并且多个量子势垒层105b1、105b2和105b3可由Inx2Aly2Ga1-x2-y2N层(0≤x2＜x1、0≤y2＜1)构成。例如，量子势垒层105b1、105b2和105b3可设为GaN层或AlGaN层。多个量子势垒层可根据生长方向由两组或更多组构成。如图10所示，根据生长方向，量子势垒层可包括第一组的量子势垒层105b1、第二组的量子势垒层105b2以及第三组的量子势垒层105b3。
如图11所示，仅除生长温度不同以外，各组(I、II和III)的量子势垒层可在相似条件(诸如源气源、压强等生长条件方面)下生长。第一组I的量子势垒层可在相对高温下生长，因此与其余组II和III的量子势垒层的结晶度相比，其可具有相对高的结晶度。另外，由于第三组III的量子势垒层可在低于其它组I和II的量子势垒层的生长温度的温度下生长，因此对与第三组III的量子势垒层相关的量子阱层的热损伤可明显减小。第二组II的量子阱层的铟组成比例可高于第一组I的量子阱层的铟组成比例，并且低于第三组III的量子阱层的铟组成比例。
这样，由于邻近第二导电类型的氮化物半导体层106的量子阱层中的铟的挥发性所导致的诸如点缺陷等的结晶度变差的问题可减少，并且可防止操作电压电平增大和发光效率的退化。
纳米结构半导体发光器件100可包括连接至第二导电类型的氮化物半导体层106的接触电极116。可利用具有透光特性的导电材料形成本公开的示例性实施例中采用的接触电极116。接触电极116可确保例如在与朝着衬底的方向相反的方向上朝着纳米发光结构的光发射。可利用以上作为示例描述的透明电极材料中的至少一种形成接触电极116。
接触电极116不限于光传输材料，并且可根据需要具有反射电极结构。可利用诸如Ag的反射电极材料形成接触电极116，并且可通过在其中采用这种反射电极结构实现为具有倒装芯片结构。
绝缘保护层118可形成在纳米发光结构110的上表面上。绝缘保护层118可为保护纳米发光结构110的钝化部分。另外，绝缘保护层118可由具有透光特性的材料形成，从而可提取在纳米发光结构110中产生的光。在这种情况下，可通过选择性地利用具有合适的折射率的材料来形成绝缘保护层118，以提高光提取效率。
如本公开的示例性实施例中那样，在形成接触电极116之后，绝缘保护层118可填充多个纳米发光结构110之间的空间。在绝缘保护层118中，可使用诸如SiO2或SiNx的绝缘材料。例如，作为绝缘保护层118的材料，可使用诸如四乙基原硅烷(TEOS)、硼磷硅玻璃(BPSG)、CVD-SiO2、旋涂玻璃(SOG)或旋涂电介质(SOD)的材料。可采用绝缘保护层118来填充纳米发光结构110之间的空间，但是不限于此。例如，纳米发光结构110之间的空间也可由诸如接触电极116的电极元件填充，例如，在另一示例中，由反射电极材料填充。
纳米结构半导体发光器件100可包括第一电极119a和第二电极119b。第一电极119a可设置在基层112的一个区的一部分中，其中由第一导电类型的半导体构成的基层112被部分暴露出来。另外，第二电极119b可设置在以延伸方式暴露出接触电极116的一个区中。电极的布置方式不限于以上的示出，并且根据其使用环境可应用电极的各种布置方式。
根据本公开中的以上示例性实施例的有源层可经由积极的特征应用于各种类型的半导体发光器件。
图12是根据本公开中的示例性实施例的半导体发光器件的平面图。图13和图14是沿着图12的线I-I'截取的半导体发光器件的剖视图。
首先，参照图12和图13，根据本公开中的示例性实施例的氮化物半导体发光器件300可包括按次序堆叠以被包括在其中的导电衬底310、第一电极308、绝缘层330、第二电极320、第二导电类型的氮化物半导体层306、有源层305和第一导电类型的氮化物半导体层304。第一导电类型的半导体层304和第二导电类型的半导体层306可分别设为n型氮化物半导体层和p型氮化物半导体层。
有源层305可具有量子阱层和量子势垒层交替堆叠的多量子阱(MQW)结构。就有源层305而言，如上述本公开的以上示例性实施例中示出的，邻近第一导电类型的半导体层304的第一量子势垒层可在相对高温下生长，邻近第二导电类型的半导体层306的第二量子势垒层可在相对低温下生长。例如，有源层305可设为诸如GaN/InGaN层的氮化物半导体层。这样，在量子阱层包含铟的情况下，邻近第一量子势垒层的量子阱层的铟组成比例可低于邻近第二量子势垒层的量子阱层的铟组成比例。
导电衬底310可为具有电导率的半导体衬底或金属衬底。例如，导电衬底310可为包含Au、Ni、Cu和W之一的金属衬底或可为包含Si、Ge和GaAs之一的半导体衬底。
第一电极308可设置在导电衬底310上，并且第一电极308可设置为连接至第二导电类型的氮化物半导体层306。氮化物层合物L可包括在其中形成的接触孔380，接触孔380穿过第一电极308、第二导电类型的氮化物半导体层306和有源层305，以延伸至第一导电类型的氮化物半导体层304的预定区。第二电极320的一个区的一部分可经接触孔380连接至绝缘层330和第一导电类型的氮化物半导体层304。因此，导电衬底310和第一导电类型的氮化物半导体层304可彼此电连接。
绝缘层330可设置在第一电极308上，以使得第二电极320可与除导电衬底310和第一导电类型的氮化物半导体层304以外的其它区电绝缘。如图13所示，绝缘层330可形成在接触孔380的一侧上以及形成在第一电极308与第二电极320之间。因此，暴露于接触孔380的一侧的第一电极308、第二导电类型的氮化物半导体层306和有源层305可与第二电极320绝缘。
第一导电类型的氮化物半导体层304的接触区C可暴露于接触孔380，并且第二电极320的一个区的一部分可形成为经接触孔380与接触区C接触。因此，第二电极320可连接至第一导电类型的氮化物半导体层304。
第一电极308可提供从氮化物层合物L向外延伸以向外暴露的电极形成区E，如图13所示。电极形成区E可包括将第一电极308连接至外部电源的电极焊盘部分319。虽然电极形成区E示为单个区，但是可在其中提供多个电极形成区。电极形成区E可形成在氮化物半导体发光器件300的一个角中，以显著增大光发射区域，如图13所示。可在与第二导电类型的氮化物半导体层306形成欧姆接触的同时利用具有相对高反射率的材料形成第一电极308。作为第一电极308的材料，可使用以上作为上面的示例描述的反射电极材料。
按照与图13所示的氮化物发光器件300的情况不同的方式，就图14的氮化物半导体发光器件400而言，连接至第一导电类型的氮化物半导体层404的第二电极420可暴露在外。
按照与本公开中的以上示例性实施例相似的方式，图14所示的半导体发光器件400可包括导电衬底410和设置在导电衬底410上方的氮化物层合物L，氮化物层合物L包括第二导电类型的氮化物半导体层406、有源层405和第一导电类型的氮化物半导体层404。第一电极408可设置在第二导电类型的氮化物半导体层406与导电衬底410之间。氮化物层合物L可具有在其中形成的接触孔480。第一导电类型的氮化物半导体层404的接触区C可暴露于接触孔480，并且接触区C可连接至第二电极420的一个区的一部分。第二电极420可通过绝缘层430与有源层405、第二导电类型的氮化物半导体层406、第一电极408和导电衬底410电隔离。
然而，可按照与之不同的方式提供第二电极420延伸并向外暴露的电极形成区E，并且电极焊盘部分419可设置在电极形成区E的上部上。另外，第一电极408可直接连接至导电衬底410，从而导电衬底410可设为连接至第二导电类型的氮化物半导体层406的电极。
图15是根据本公开中的示例性实施例的半导体发光器件的侧剖视图。
图15所示的半导体发光器件500可包括形成在衬底501上的半导体层合物L。半导体层合物L可包括第一导电类型的半导体层512、有源层514和第二导电类型的半导体层516。
有源层514可具有量子阱层和量子势垒层交替堆叠的多量子阱(MQW)结构。就有源层514而言，如上述本公开的以上示例性实施例所示，邻近第一导电类型的半导体层512的第一量子势垒层可在相对高温下生长，邻近第二导电类型的半导体层516的第二量子势垒层可在相对低温下生长。例如，有源层514可设为诸如GaN/InGaN层的氮化物半导体层。这样，在量子阱层包含铟的情况下，邻近第一量子势垒层的量子阱层的铟组成比例可低于邻近第二量子势垒层的量子阱层的铟组成比例。
半导体发光器件500可包括分别连接至第一导电类型的半导体层512和第二导电类型的半导体层516的第一电极522和第二电极524。第一电极522可包括：导电过孔522a，其穿过第二导电类型的半导体层516和有源层514以连接至第一导电类型的半导体层512；以及第一电极焊盘522b，其连接至导电过孔522a。导电过孔522a可由绝缘层521包围，以与有源层514和第二导电类型的半导体层516电绝缘。导电过孔522a可设置在半导体层合物L的蚀刻区中。第二电极524可包括设置在第二导电类型的半导体层516和第二电极焊盘524b之间的欧姆接触层524a。
就在本公开的示例性实施例中采用的导电过孔522a而言，可合适地设计其数量、形状和间距和/或其与第一导电类型的半导体层512的接触面积等，以减小接触电阻。另外，导电过孔522a可按照多行多列布置在半导体层合物L上。
根据本公开中的示例性实施例的半导体发光器件可实现为各种应用的产品。
图16是采用了图1的半导体发光器件的封装件的剖视图。
图16所示的半导体发光器件封装件600可包括图1所示的半导体发光器件10、安装衬底610和包封部分603。半导体发光器件10可设置在安装衬底610上，以经导线W与其电连接。安装衬底610可包括衬底主体611、上电极613、下电极614和将上电极613连接至下电极614的穿通电极612。安装衬底610可设为诸如印刷电路板(PCB)、金属芯印刷电路板(MCPCB)、MPCB、柔性印刷电路板(FPCB)等的衬底，并且可不同地应用安装衬底610的结构。
包封部分603可包括具有凸形上表面的圆顶形透镜结构。另外，根据本公开中的示例性实施例，包封部分603的表面可为凸形或凹形透镜结构，以能够调整通过包封部分603的上表面发射的光的束散角。
图17是采用了图9的纳米结构半导体发光器件的封装件的剖视图。
图17所示的半导体发光器件封装件700可包括参照图9示出的纳米结构半导体发光器件100、封装件主体702和一对引线框703。
纳米结构半导体发光器件100可安装在引线框703上，以使得对应的电极通过导线W电连接至引线框703。纳米结构半导体发光器件100可安装在其它区中而非引线框703中，例如，根据需要安装在封装件主体702中。另外，封装件主体702可具有在其中形成的切形凹进部分，以提高光反射效率。由透光材料形成的包封部分705可形成在该凹进部分中，以包封纳米结构半导体发光器件100、导线W等。
包封部分603和705可包含诸如磷光体和/或量子点的波长转换材料。下面将详细描述波长转换材料。
图18是采用了根据本公开中的示例性实施例的半导体发光器件的封装件的剖视图。根据本公开中的示例性实施例的封装件可为按照紧凑芯片尺寸制造的芯片级封装件(CSP)。
参照图18，根据本公开中的示例性实施例的半导体发光器件封装件800可包括包含第一外部电极832和第二外部电极834的支承体830和设置在支承体830上的半导体层合物L。支承体830可具有对应于半导体层合物L的区域。
半导体层合物L可包括第一导电类型的半导体层812和第二导电类型的半导体层816以及介于它们之间的有源层814。构造半导体层合物L的第一导电类型的半导体层812和第二导电类型的半导体层816可分别为p型半导体层和n型半导体层。例如，第一导电类型的半导体层812可设为n型GaN层。第二导电类型的半导体层816可设为p型AlGaN/p型GaN层。
有源层814可具有量子阱层和量子势垒层交替堆叠的多量子阱(MQW)结构。就有源层814而言，如上述本公开的以上示例性实施例中所示，邻近第一导电类型的半导体层812的第一量子势垒层可在相对高温下生长，邻近第二导电类型的半导体层816的第二量子势垒层可在相对低温下生长。例如，有源层814可设为诸如GaN/InGaN层的氮化物半导体层。这样，在量子阱层包含铟的情况下，邻近第一量子势垒层的量子阱层的铟组成比例可低于邻近第二量子势垒层的量子阱层的铟组成比例。
半导体层合物L可包括分别连接至第一导电类型的半导体层812和第二导电类型的半导体层816的第一电极822和第二电极824。第一电极822可穿过第二导电类型的半导体层816和有源层814，以连接至第一导电类型的半导体层812。第一电极822可通过绝缘层821与第二导电类型的半导体层816和有源层814电绝缘。第一电极822和第二电极824可连接至设置在支承体830上的第一外部电极832和第二外部电极834。
半导体发光器件封装件800可包括波长转换层840，其用于转换从有源层814发射的光的波长，以及设置在波长转换层840上的透镜部分850。半导体层合物L的其上形成有波长转换层840的表面可具有在其上形成的凹凸部分R，从而提高光提取效率。
半导体层合物L的一侧(这里，在钝化层应用于其侧部的情况下可应用钝化层的表面)可具有与支承体830的一侧共面的实质上平坦的表面。可通过切割工艺获得这种平坦的共面表面。
根据本公开中的以上示例性实施例，诸如磷光体、量子点等的波长转换材料可包含在包封部分603或705的内部、在半导体发光器件10或100的表面上或者在分离的波长转换层840中。可根据半导体发光器件的光特征合适地选择和使用这种磷光体或量子点。
例如，波长转换材料可包含例如受在半导体发光器件10或100中产生的光激发而发出具有不同波长的光的至少一种或多种磷光体，从而可发出具有各种颜色的光以及白光。
例如，当半导体发光器件10或100可发出蓝光时，包含黄色、绿色和红色磷光体中的一种或多种的发光器件封装件600或700可根据磷光体的组成比例发出具有各种色温的白光。例如，可通过额外将绿色磷光体和/或红色磷光体与黄色磷光体组合来控制白光的色温和显色指数(CRI)。
参照图19所示的CIE1931色度坐标系，通过将黄色磷光体、绿色磷光体和红色磷光体或者将绿色LED和红色LED与UV或蓝色LED组合获得的白光可具有两个或更多个峰值波长，并且图19所示的CIE1931色度坐标系的坐标(x，y)可布置在彼此连接的线段(0.4476，0.4074)、(0.3484，0.3516)、(0.3101，0.3162)、(0.3128，0.3292)和(0.3333，0.3333)上。可替换地，坐标(x，y)可布置在由线段和黑体辐射光谱包围的区中。白光的色温可在2000K至20000K的范围内。
可应用于本公开中的以上示例性实施例的波长转换材料可包含由以下化学式表示的磷光体。
基于氧化物的磷光体：黄色和绿色Y3Al5O12:Ce、Tb3Al5O12:Ce、Lu3Al5O12:Ce
基于硅酸盐的磷光体：黄色和绿色(Ba,Sr)2SiO4:Eu、黄色和微黄的橙色(Ba,Sr)3SiO5:Ce、对应于红色Ca2SiO4:Eu的Ca1.2Eu0.8SiO4
基于氮化物的磷光体：绿色β-SiAlON:Eu、黄色La3Si6N11:Ce、微黄的橙色α-SiAlON:Eu、红色CaAlSiN3:Eu、Sr2Si5N8:Eu、SrSiAl4N7:Eu、SrLiAl3N4:Eu、Ln4-x(EuzM1-z)xSi12-yAlyO3+x+yN18-x-y(0.5≤x≤3、0＜z＜0.3、0＜y≤4)(这里，Ln可为选自包括IIIa族元素和稀土元素的组的至少一个元素，并且M可为选自包括Ca、Ba、Sr和Mg的组的至少一个元素)
基于氟化物的磷光体：基于KSF的红色K2SiF6:Mn4+、K2TiF6:Mn4+、NaYF4:Mn4+、NaGdF4:Mn4+
磷光体的混合物应该基本符合化学计算法，并且各个元素可由元素周期表的各个族的其它元素置换。例如，Sr可由碱土Ⅱ族的Ba、Ca、Mg等置换，Y可由基于镧的Tb、Lu、Sc、Gd等置换。另外，根据期望的能级，作为活化剂的Eu等可由Ce、Tb、Pr、Er、Yb等置换，并且可额外单独使用活化剂，或者可额外使用次活化剂等来修改其特性。
另外，可使用诸如量子点(QD)等的材料作为磷光体的替换，并且可单独使用磷光体和量子点或者可使用其混合物。量子点可按照以下结构构造，该结构包括利用CdSe、InP等形成的芯(3nm至10nm)、利用ZnS、ZnSe等形成的皮(0.5nm至2nm)和用于稳定所述芯和皮的配体，并且可根据其尺寸实现各种颜色。
下表1针对各种应用领域，示出了使用UV发光器件芯片(200nm至440nm)或蓝色发光器件芯片(440nm至460nm)的发白光器件封装件的磷光体的种类。
[表1]
可根据需要通过选择性地将紫色、蓝色、绿色、红色、橙色等与发白光器件封装件组合来获得适于环境气氛的色温。例如，色温为4000K的发白光器件封装件、色温为3000K的发白光器件封装件和发红光器件封装件可设置在单个模块中，并且对应的封装件可随后彼此独立地驱动，以控制其输出，从而可调整其色温以在2000K至4000K的范围内。另外，可制造显色指数(Ra)为85至99的白光发射模块。
在另一示例中，色温为5000K的发白光器件封装件和色温为2700K的发白光器件封装件可设置在单个模块中，并且对应的封装件可随后彼此独立地驱动，以控制对应的输出，从而可调整其色温以在2700K至5000K的范围内。另外，可制造显色指数(Ra)为85至99的白光发射模块。
可根据基础色温设置值改变发光器件封装件的数量。例如，当基础色温设置值接近约4000K时，色温为4000K的发光器件封装件的数量可比色温为3000K的发光器件封装件的数量或者发红光器件封装件的数量更多。
这样，其显色指数和色温可调整的模块可通过其积极的属性用于如图22所示的照明装置中，并且根据本公开中的示例性实施例的半导体发光器件和具有该半导体发光器件的封装件可通过其积极的属性应用于各种产品。
图20和图21示出了采用了根据本公开中的实施例的半导体发光器件封装件的背光单元的示例。
参照图20，背光单元1000可包括安装在电路板1002上的光源1001和设置在其上方的一个或多个光学片1003。作为光源1001，可使用根据本公开中的示例性实施例的上述半导体发光器件或具有该半导体发光器的封装件。
光源1001可布置在电路板1002上。在本公开的示例性实施例中采用的电路板1002可具有对应于其主要区域的第一平坦部分1002a、与其邻近的倾斜部分1002b(按照其至少一部分弯曲的方式形成)和第二平坦部分1002c(设为倾斜部分1002b的外侧并且设置在电路板1002的边缘部分中)。在第一平坦部分1002a上，可将光源布置为在它们之间具有第二间隔d2，并且在倾斜部分1002b上，可将一个或多个光源1001布置为在它们之间具有第一间隔d1。第一间隔d1可等于第二间隔d2。倾斜部分1002b的宽度(详细地说，其横截面中的长度)可小于第一平坦部分1002a的宽度，并且可大于第二平坦部分1002c的宽度。另外，还可根据需要将至少一个光源设置在第二平坦部分1002c上。
可基于第一平坦部分1002a在大于0度和小于90度的范围内合适地调整倾斜部分1002b的倾斜。由于电路板1002具有这种结构，因此也可在光学片1003的边缘附近均匀地保持亮度。
按照与光源1001沿着设置液晶显示装置的方向向上发射光的图20的背光单元1000不同的方式，在图21所示的另一示例的背光单元2000的情况下，安装在衬底2002上的光源2001沿着横侧方向发射光，以使得发射的光可入射到导光板2003上，以转换为表面光源类型光的形式。穿过导光板2003的光可沿着向上的方向发射，并且可在导光板2003下方设置反射层2004，以提高光提取效率。
图22是示出了采用了根据本公开中的示例性实施例的半导体发光器件的照明装置的示例的分解透视图。
以举例的方式，图22所示的照明装置3000可为灯泡型灯。照明装置3000可包括发光模块3003、驱动单元3008和外部连接单元3010。另外，照明装置3000还可包括诸如外部壳体3006和内部壳体3009以及盖单元3007的外观结构。
发光模块3003可包括光源3001和电路板3002，光源3001可设为根据本公开中的示例性实施例的上述半导体发光器件或包括该半导体发光器件的封装件，并且将光源3001安装在电路板3002上。例如，半导体发光器件的第一电极和第二电极可电连接至电路板3002的电极图案。虽然本公开的示例性实施例示出了将一个光源3001安装在电路板3002上的情况，但是可根据需要安装多个光源。
外部壳体3006可用作散热部分，并且可包括直接接触发光模块3003以提高散热效果的散热板3004以及围绕照明装置3000的周围表面的热辐射翅片3005。盖单元3007可安装在发光模块3003上，并且可具有凸透镜形状。驱动单元3008可安装在内部壳体3009中，以连接至具有诸如插孔结构的结构的外部连接单元3010，以从外部电源接收功率。
另外，驱动单元3008可用于将接收到的功率转换为适于驱动半导体发光器件(例如，发光模块3003的光源3001)的电流源，以随后提供转换后的电流。例如，驱动单元3008可由交流-直流(AC-DC)转换器、整流电路组件等构成。
图23示出了将根据本公开中的示例性实施例的半导体发光器件应用于大灯的示例。
参照图23，用于车辆照明等的大灯4000可包括光源4001、反射单元4005和透镜盖单元4004。透镜盖单元4004可包括空心导向件4003和透镜4002。光源4001可包括根据本公开中的示例性实施例的半导体发光器件或具有该半导体发光器件的封装件。
大灯4000还可包括将光源4001中产生的热排放至外部的热辐射单元4012。热辐射单元4012可包括散热器4010和冷却扇4011，以执行有效散热。另外，大灯4000还可包括用于固定并支承热辐射单元4012和反射单元4005的壳体4009，并且壳体4009可具有包括在其一个表面上的中心孔4008的主体4006，以有利于将热辐射单元4012与壳体4009连接并安装在壳体4009上。
壳体4009可具有在一体地连接至所述一个表面随后沿着与其正交的方向弯曲的其它表面中的前孔4007，通过前孔固定反射单元4005，以将反射单元4005设置在光源4001上方。因此，反射单元4005可敞开其前侧，并且反射单元4005可固定至壳体4009，以使得敞开的前侧对应于前孔4007，从而通过反射单元4005反射的光可通过前孔4007随后向外发射。
根据本公开中的示例性实施例，在有源层的生长过程中，在对应于其初始生长的第一生长区中，势垒层可在相对高温下生长，并且在对应于其后期生长的有源层的第二生长区中，势垒层可在相对低温下生长，主要有助于光的发射。因此，在提高有源层(第一生长区)中的结晶性能的同时，可明显减小对光的发射实际上有影响的对量子阱层的热损伤，因此可提高发光效率。
详细地说，在通过有意地减小位于第一生长区中的量子阱层的铟组成比例来防止晶体缺陷(例如，由于在相对高温下势垒层的生长发生的点缺陷)并改进表面粗糙度的同时，对量子阱层的热损伤可明显减小，从而改进光发射。
虽然以上示出和描述了实施例，但是本领域技术人员应该理解，在不脱离由权利要求限定的本公开的范围的情况下，可作出修改和改变。

Claims (23)

1.一种制造半导体发光器件的方法，包括步骤：
形成第一导电类型的半导体层；
形成有源层，该有源层具有在第一导电类型的半导体层上交替地堆叠的多个量子阱层和多个量子势垒层；以及
在有源层上形成第二导电类型的半导体层，
其中所述多个量子势垒层包括邻近第一导电类型的半导体层的至少一个第一量子势垒层和邻近第二导电类型的半导体层的至少一个第二量子势垒层，并且
有源层的形成包括：在第一温度下生长所述至少一个第一量子势垒层；以及在低于第一温度的第二温度下生长所述至少一个第二量子势垒层。
2.根据权利要求1所述的方法，其中，所述多个量子阱层包括邻近第一导电类型的半导体层的至少一个第一量子阱层和邻近第二导电类型的半导体层的至少一个第二量子阱层，并且
所述至少一个第一量子阱层的带隙轮廓与所述至少一个第二量子阱层的带隙轮廓不同。
3.根据权利要求2所述的方法，其中，所述多个量子阱层是满足Inx1Ga1-x1N的氮化物层，并且所述多个量子势垒层是满足Inx2Aly2Ga1-x2-y2N的氮化物层，其中0≤x2＜x1＜1，并且0≤y2＜1。
4.根据权利要求3所述的方法，其中，所述至少一个第一量子阱层的铟组成比例低于所述至少一个第二量子阱层的铟组成比例。
5.根据权利要求4所述的方法，其中，彼此邻近的第一量子阱层与第一量子势垒层之间的铟组成比例的变化率低于彼此邻近的第二量子阱层与第二量子势垒层之间的铟组成比例的变化率。
6.根据权利要求2所述的方法，其中，所述至少一个第一量子阱层的厚度小于所述至少一个第二量子阱层的厚度。
7.根据权利要求6所述的方法，其中，所述至少一个第一量子阱层与所述至少一个第二量子阱层之间的厚度差在所述至少一个第二量子阱层的厚度的10％以内。
8.根据权利要求6所述的方法，其中，所述至少一个第一量子阱层的铟组成比例低于所述至少一个第二量子阱层的铟组成比例。
9.根据权利要求2所述的方法，其中，通过由所述至少一个第二量子阱层发射的光的波长来确定由有源层发射的光的波长。
10.根据权利要求1所述的方法，其中，第一温度和第二温度的温度差为3℃至600℃。
11.根据权利要求10所述的方法，其中，第一温度和第二温度分别在700℃至1300℃的范围内。
12.根据权利要求1所述的方法，其中，第一量子势垒层的数量和第二量子势垒层的数量彼此不同。
13.根据权利要求1所述的方法，其中，所述多个量子势垒层还包括设置在第一量子势垒层与第二量子势垒层之间的至少一个第三量子势垒层，并且有源层的形成包括在低于第一温度且高于第二温度的第三温度下生长所述至少一个第三量子势垒层。
14.根据权利要求1所述的方法，其中，有源层还包括设置在彼此邻近的量子阱层与量子势垒层之间的封盖层。
15.根据权利要求14所述的方法，其中，封盖层的至少一部分与邻近封盖层的量子势垒层具有实质上相同的组成，并且在实质上等于邻近封盖层的量子阱层的生长温度的温度下生长。
16.一种制造半导体发光器件的方法，包括步骤：
形成第一导电类型的氮化物半导体层；
在第一导电类型的氮化物半导体层上形成有源层；以及
在有源层上形成第二导电类型的氮化物半导体层，
其中，有源层具有多个量子势垒层和含铟的多个量子阱层交替地堆叠的结构，
根据生长方向将所述多个量子势垒层和所述多个量子阱层划分为多个组，所述多个组分别具有至少一个量子势垒层和至少一个量子阱层，并且包括邻近第一导电类型的氮化物半导体层的第一组和邻近第二导电类型的氮化物半导体层的第二组，并且
第一组的量子势垒层在高于第二组的量子势垒层的生长温度的温度下生长，第一组的量子阱层的铟组成比例低于第二组的量子阱层的铟组成比例。
17.根据权利要求16所述的方法，其中，所述多个组包括设置在第一组与第二组之间的第三组，并且第三组的量子势垒层在与第一组和第二组的量子势垒层的生长温度不同的温度下生长。
18.根据权利要求17所述的方法，其中，第三组的量子势垒层在低于第一组的量子势垒层的生长温度且高于第二组的量子势垒层的生长温度的温度下生长。
19.根据权利要求18所述的方法，其中，第三组的量子阱层的铟组成比例高于第一组的量子阱层的铟组成比例并且低于第二组的量子阱层的铟组成比例。
20.根据权利要求16所述的方法，其中，第二导电类型的氮化物半导体层包括设置为邻近有源层并且带隙大于第二组的量子势垒层的带隙的电子阻挡层。
21.一种发光模块，包括：
电路板，其具有第一电极结构和第二电极结构；以及
通过根据权利要求1所述的方法制造的半导体发光器件，其安装在所述电路板上，
其中，第一电极结构和第二电极结构分别连接至所述半导体发光器件的第一电极和第二电极。
22.一种照明设备，其包括：
根据权利要求21所述的发光模块；
驱动单元，其配置为驱动所述发光模块；以及
外部连接单元，其配置为将外部电压供应至所述驱动单元。
23.一种制造半导体发光器件的方法，包括步骤：
形成第一导电类型的半导体层；
在第一导电类型的半导体层上形成有源层；以及
在有源层上形成第二导电类型的半导体层，
其中形成有源层的步骤包括：
在第一温度下在第一导电类型的半导体层上形成第一量子势垒层；
在第三温度下在第一量子势垒层上形成第一量子阱层；以及
在低于第一温度且高于第三温度的第二温度下在第一量子阱层上形成第二量子势垒层。
CN201510612160.6A 2014-10-01 2015-09-23 制造半导体发光器件的方法 Active CN105489715B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0132546 2014-10-01
KR1020140132546A KR102223037B1 (ko) 2014-10-01 2014-10-01 반도체 발광소자 제조방법

Publications (2)

Publication Number Publication Date
CN105489715A true CN105489715A (zh) 2016-04-13
CN105489715B CN105489715B (zh) 2018-01-02

Family

ID=55633404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510612160.6A Active CN105489715B (zh) 2014-10-01 2015-09-23 制造半导体发光器件的方法

Country Status (3)

Country Link
US (2) US9502605B2 (zh)
KR (1) KR102223037B1 (zh)
CN (1) CN105489715B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019178898A1 (zh) * 2018-03-21 2019-09-26 惠州市华星光电技术有限公司 一种量子点发光二极管光源及发光二极管

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102223037B1 (ko) 2014-10-01 2021-03-05 삼성전자주식회사 반도체 발광소자 제조방법
DE102016104616B4 (de) * 2016-03-14 2021-09-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlichtquelle
CN110731011B (zh) * 2019-01-25 2023-08-22 厦门市三安光电科技有限公司 一种发光二极管器件
KR20230015734A (ko) * 2021-07-23 2023-01-31 주식회사 소프트에피 발광 소자 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060086932A1 (en) * 2004-10-26 2006-04-27 Samsung Electro-Mechanics Co., Ltd. Nitride based semiconductor device
CN102217105A (zh) * 2008-10-22 2011-10-12 三星Led株式会社 半导体发光器件
US20130146840A1 (en) * 2011-12-07 2013-06-13 Samsung Electronics Co., Ltd. Semiconductor light emitting device
CN103579427A (zh) * 2012-08-01 2014-02-12 株式会社东芝 半导体发光器件及其制造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3448450B2 (ja) 1996-04-26 2003-09-22 三洋電機株式会社 発光素子およびその製造方法
KR100481994B1 (ko) 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
WO2003019678A1 (fr) 2001-08-22 2003-03-06 Sony Corporation Element semiconducteur au nitrure et procede de production de cet element
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
WO2005034253A1 (en) 2003-10-02 2005-04-14 Showa Denko K.K. Nitride semiconductor; light-emitting device, light-emitting diode, laser device and lamp using the semiconductor; and production methods thereof
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
JP2005244207A (ja) 2004-01-30 2005-09-08 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
JP2007036174A (ja) 2005-06-23 2007-02-08 Mitsubishi Cable Ind Ltd 窒化ガリウム系発光ダイオード
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
JP2010010444A (ja) 2008-06-27 2010-01-14 Showa Denko Kk 半導体発光素子、ランプ及び半導体発光素子の製造方法
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
JP2010123920A (ja) 2008-10-20 2010-06-03 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法
JP5635246B2 (ja) 2009-07-15 2014-12-03 住友電気工業株式会社 Ｉｉｉ族窒化物半導体光素子及びエピタキシャル基板
JP5353821B2 (ja) 2010-05-31 2013-11-27 豊田合成株式会社 半導体発光素子と、その製造方法およびランプ、電子機器、機械装置
KR20120017103A (ko) * 2010-08-18 2012-02-28 엘지이노텍 주식회사 발광 소자 및 그 형성방법
JP5113305B2 (ja) 2011-01-21 2013-01-09 パナソニック株式会社 窒化ガリウム系化合物半導体発光素子および当該発光素子を備える光源
KR101813717B1 (ko) * 2012-01-04 2017-12-29 삼성전자주식회사 질화물 반도체 발광소자
US9048389B2 (en) * 2013-09-23 2015-06-02 Industrial Technology Research Institute Light emitting diode
KR102227771B1 (ko) * 2014-08-25 2021-03-16 삼성전자주식회사 나노구조 반도체 발광소자
KR102223037B1 (ko) * 2014-10-01 2021-03-05 삼성전자주식회사 반도체 발광소자 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060086932A1 (en) * 2004-10-26 2006-04-27 Samsung Electro-Mechanics Co., Ltd. Nitride based semiconductor device
CN102217105A (zh) * 2008-10-22 2011-10-12 三星Led株式会社 半导体发光器件
US20130146840A1 (en) * 2011-12-07 2013-06-13 Samsung Electronics Co., Ltd. Semiconductor light emitting device
CN103579427A (zh) * 2012-08-01 2014-02-12 株式会社东芝 半导体发光器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019178898A1 (zh) * 2018-03-21 2019-09-26 惠州市华星光电技术有限公司 一种量子点发光二极管光源及发光二极管

Also Published As

Publication number Publication date
US10304990B2 (en) 2019-05-28
US20160099378A1 (en) 2016-04-07
CN105489715B (zh) 2018-01-02
US9502605B2 (en) 2016-11-22
KR102223037B1 (ko) 2021-03-05
US20170077346A1 (en) 2017-03-16
KR20160039754A (ko) 2016-04-12

Similar Documents

Publication Publication Date Title
US9450151B2 (en) Semiconductor light-emitting device
US10777712B2 (en) Semiconductor light-emitting device
US9543475B2 (en) Light emitting device and method of manufacturing the same
CN106910812B (zh) 发光二极管封装件
CN107180900B (zh) 发光器件
CN102217105B (zh) 半导体发光器件
US10566502B2 (en) Semiconductor light-emitting device
US20160163663A1 (en) Semiconductor light-emitting device and semiconductor light-emitting apparatus having the same
US9705040B2 (en) Light-emitting device
US20170069794A1 (en) Semiconductor light emitting device and method of manufacturing same
CN105489715B (zh) 制造半导体发光器件的方法
KR102122363B1 (ko) 발광장치 및 광원 구동장치
US20170040515A1 (en) Semiconductor light emitting device and method of manufacturing the same
US9698304B2 (en) Lighting system
US20160172532A1 (en) Method of manufacturing semiconductor light-emitting device
KR20160041108A (ko) 반도체 발광장치
US20170040494A1 (en) Semiconductor light emitting device and method of manufacturing same
US20150221815A1 (en) Solid state lighting device with reduced luminous flux drop at elevated temperature
US20160163925A1 (en) Semiconductor light-emitting device and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant