KR102122363B1 - 발광장치 및 광원 구동장치 - Google Patents

발광장치 및 광원 구동장치 Download PDF

Info

Publication number
KR102122363B1
KR102122363B1 KR1020140002446A KR20140002446A KR102122363B1 KR 102122363 B1 KR102122363 B1 KR 102122363B1 KR 1020140002446 A KR1020140002446 A KR 1020140002446A KR 20140002446 A KR20140002446 A KR 20140002446A KR 102122363 B1 KR102122363 B1 KR 102122363B1
Authority
KR
South Korea
Prior art keywords
leds
driving
led
light emitting
connection
Prior art date
Application number
KR1020140002446A
Other languages
English (en)
Other versions
KR20150082917A (ko
Inventor
강규철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140002446A priority Critical patent/KR102122363B1/ko
Priority to US14/491,462 priority patent/US9468058B2/en
Publication of KR20150082917A publication Critical patent/KR20150082917A/ko
Application granted granted Critical
Publication of KR102122363B1 publication Critical patent/KR102122363B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/10—Controlling the light source
    • H05B47/105—Controlling the light source in response to determined parameters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/48—Details of LED load circuits with an active control inside an LED matrix having LEDs organised in strings and incorporating parallel shunting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

본 발명의 일 실시예는, 구동전압에 의해 구동되며 서로 직렬로 연결되는 복수의 제1 LED가 구비된 제1 LED 어레이 및 서로 직렬로 연결되는 복수의 제2 LED가 구비된 제2 LED 어레이를 포함하는 광원부와, 상기 구동전압의 최대값에 기초하여 상기 제1 및 제2 LED 어레이 간의 연결구조를 직렬, 병렬 또는 직병렬로 결정하는 결선 제어부 및 상기 구동전압의 크기에 따라 상기 광원부에서 구동되는 LED의 개수를 제어하는 구동 제어부를 포함하고, 상기 제1 및 제2 LED 어레이 각각은 복수의 제1 노드와 복수의 제2 노드 사이에 연결된 것을 특징으로 하는 발광장치를 제공한다.

Description

발광장치 및 광원 구동장치{LIGHT EMITTING DEVICE AND LIGHT SOURCE DRIVING APPARATUS}
본 발명은 발광장치 및 광원 구동장치에 관한 것이다.
발광다이오드(LED)는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성, 높은 진동 저항 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있다. 한편, 발광다이오드를 이용한 발광장치는 발광다이오드가 갖는 문턱전압 특성에 기해, 입력되는 상용 교류전압의 최대값에 따라 구비되는 발광다이오드의 직렬, 병렬 등의 연결구조를 다르게 적용해야 하는 등의 호환성 문제가 있다. 이에, 당 기술분야에서는 외부 입력전압에 대해 호환성이 확보되며, 효율성이 개선된 발광장치에 대한 연구 및 개발이 요청되고 있다.
본 발명의 일 실시예는, 외부 입력전압에 대해 호환성이 높고 효율성이 개선된 발광장치와, 광원 구동장치를 제공할 수 있다.
다만, 본 발명의 목적은 이에만 제한되는 것은 아니며, 명시적으로 언급하지 않더라도 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있다.
본 발명의 일 실시예는, 구동전압에 의해 구동되며 서로 직렬로 연결되는 복수의 제1 LED가 구비된 제1 LED 어레이 및 서로 직렬로 연결되는 복수의 제2 LED가 구비된 제2 LED 어레이를 포함하는 광원부와, 상기 구동전압의 최대값에 기초하여 상기 제1 및 제2 LED 어레이 간의 연결구조를 직렬, 병렬 또는 직병렬로 결정하는 결선 제어부 및 상기 구동전압의 크기에 따라 상기 광원부에서 구동되는 LED의 개수를 제어하는 구동 제어부를 포함하고, 상기 제1 및 제2 LED 어레이 각각은 복수의 제1 노드와 복수의 제2 노드 사이에 연결된 것을 특징으로 하는 발광장치를 제공한다.
상기 결선 제어부는, 스위칭 동작에 의해 상기 제1 및 제2 LED 어레이 간의 연결구조를 결정하는 결선 스위치부 및 상기 결선 스위치부의 스위칭 동작을 제어하는 결선 스위칭 제어부를 포함할 수 있다.
이 경우, 상기 결선 스위치부는, 상기 복수의 제1 노드 사이 및 상기 복수의 제2 노드 사이에 각각 연결되는 복수의 제1 결선 스위치와, 상기 복수의 제1 LED 사이의 노드 중 적어도 하나와, 상기 복수의 제2 LED 사이의 노드 중 적어도 하나에 연결되는 적어도 하나의 제2 결선 스위치 및 상기 복수의 제1 노드 중 적어도 하나와, 상기 복수의 제2 노드 중 적어도 하나에 연결되는 적어도 하나의 제3 결선 스위치를 포함할 수 있다.
여기서, 상기 결선 스위칭 제어부는, 상기 구동전압의 최대값이 기 설정된 값보다 작으면 상기 복수의 제1 결선 스위치와 상기 적어도 하나의 제2 결선 스위치를 온(On) 스위칭 하되, 상기 적어도 하나의 제3 결선 스위치를 오프(Off) 스위칭 하고, 상기 구동전압의 최대값이 기 설정된 값보다 크면 상기 적어도 하나의 제3 결선 스위치를 온(On) 스위칭 하되, 상기 복수의 제1 결선 스위치와 상기 적어도 하나의 제2 결선 스위치를 오프(Off) 스위칭 할 수 있다.
상기 구동 제어부는, 상기 복수의 제1 LED 사이의 노드 및 상기 복수의 제2 LED 사이의 노드 중 적어도 하나와 접지를 연결하는 적어도 하나의 구동 스위치와, 상기 적어도 하나의 구동 스위치의 스위칭 동작을 제어하는 구동 스위칭 제어부를 포함할 수 있다.
여기서, 상기 광원부는, 서로 직렬로 연결되며, 상기 구동 스위치의 온/오프 스위칭에 따라 구동되는 발광그룹의 수가 제어되는 제1 내지 제n 발광그룹(n은 2 이상의 정수) 으로 구분될 수 있다.
상기 구동 스위칭 제어부는, 상기 구동전압의 크기가 증가하면 상기 제1 내지 제n 발광그룹 중 구동되는 발광그룹의 수가 증가하도록 상기 적어도 하나의 구동 스위치의 스위칭 동작을 제어할 수 있다.
이 경우, 상기 제1 내지 제n 발광그룹 각각은 상기 복수의 제1 LED 중 적어도 하나와 상기 복수의 제2 LED 중 적어도 하나를 병렬로 연결하는 연결구조를 포함할 수 있다.
이와 달리, 상기 제1 내지 제n 발광그룹 각각은 상기 복수의 제1 LED와 복수의 제2 LED 중 적어도 2 이상의 LED를 직렬로 연결하는 연결구조를 포함할 수 있다.
상기 광원부는 상기 복수의 제1 노드와 복수의 제2 노드 사이에 연결되며, 서로 직렬로 연결되는 복수의 제3 LED가 구비된 제3 LED 어레이를 더 포함하고, 상기 결선 제어부는, 상기 구동전압의 최대값에 기초하여 상기 제1 내지 제3 LED 어레이 간의 연결구조를 직렬, 병렬 또는 직병렬로 결정할 수 있다.
이 경우, 상기 결선 제어부는, 스위칭 동작에 의해 상기 제1 내지 제3 LED 어레이 간의 연결구조를 결정하는 결선 스위치부 및 상기 결선 스위치부의 스위칭 동작을 제어하는 결선 스위칭 제어부를 포함할 수 있다.
이때, 상기 결선 스위치부는, 상기 복수의 제1 노드 사이 및 상기 복수의 제2 노드 사이에 각각 연결되는 복수의 제1 결선 스위치와, 제2 결선 스위치 및 상기 복수의 제1 노드 중 적어도 하나와, 상기 복수의 제2 노드 중 적어도 하나에 연결되는 적어도 하나의 제3 결선 스위치를 포함하고, 상기 제2 결선 스위치는, 상기 복수의 제1 LED 사이의 노드 중 적어도 하나와 상기 복수의 제2 LED 사이의 노드 중 적어도 하나를 연결하는 제2-1 결선 스위치와, 상기 복수의 제2 LED 사이의 노드 중 적어도 하나와 상기 복수의 제3 LED 사이의 노드 중 적어도 하나를 연결하는 제2-2 결선 스위치를 포함할 수 있다.
한편, 상기 LED는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 적층된 발광적층체와, 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층과 전기적으로 접속되되, 상기 제2 도전형 반도체층 및 활성층과는 전기적으로 절연된 도전성 비아를 포함하고, 상기 도전성 비아와 제1 도전형 반도체층이 접촉하는 영역의 면적은 상기 발광적층체의 평면 면적의 1% 내지 5%일 수 있다.
상기 제1 및 제2 LED 어레이는 2개 이상의 피크 파장을 갖는 백색광을 방출하며, 상기 백색광은 CIE 1931 좌표계의 (x,y) 좌표가 (0.4476, 0.4074), (0.3484, 0.3516), (0.3101, 0.3162), (0.3128, 0.3292), (0.3333, 0.3333)을 잇는 선분 상 또는 상기 선분과 흑체 복사 스펙트럼으로 둘러싸인 영역에 위치하며, 상기 백색광의 색온도는 2000K 내지 20000K일 수 있다.
상기 구동전압은 정류된 정현파일 수 있다.
또한, 상기 발광장치는 외부에서 제공되는 교류전압을 정류하여 상기 광원부로 인가하는 정류부를 더 포함할 수 있다.
본 발명의 일 실시예는, 복수의 제1 노드와 복수의 제2 노드 사이에 연결되며, 서로 직렬로 연결되는 복수의 제1 LED가 구비된 제1 LED 어레이 및 서로 직렬로 연결되는 복수의 제2 LED가 구비된 제2 LED 어레이를 포함하는 광원부의 동작을 제어하는 구동장치에 있어서, 상기 광원부로 제공되는 구동전압의 최대값에 기초하여 상기 제1 및 제2 LED 어레이 간의 연결구조를 직렬, 병렬 또는 직병렬로 결정하는 결선 제어부 및 상기 광원부로 제공되는 구동전압의 크기에 따라 상기 광원부에서 구동되는 LED의 개수를 제어하는 구동 제어부를 포함하는 광원 구동장치를 제공한다.
덧붙여, 상기한 과제의 해결 수단은 본 발명의 특징을 모두 열거한 것은 아니다. 본 발명의 다양한 특징과 그에 따른 장점과 효과는 아래의 구체적인 실시형태를 참조하여 보다 상세하게 이해될 수 있다.
본 발명의 일 실시예에 따르면, 외부 입력전압에 대해 호환성이 높고 고효율로 구동되는 발광장치와, 광원 구동장치를 얻을 수 있다.
다만, 본 발명의 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 언급되지 않은 다른 기술적 효과는 아래의 기재로부터 당업자에게 보다 쉽게 이해될 수 있다.
도 1은 본 발명의 일 실시형태에 따른 발광장치 및 광원 구동장치를 개념적으로 설명하기 위한 도이다.
도 2는 본 발명의 일 실시형태에 따른 발광장치 및 광원 구동장치를 설명하기 위한 회로도이다.
도 3a 내지 도 4b는 도 2의 실시형태에 따른 발광장치 및 광원 구동장치의 동작을 설명하기 위한 회로도이다.
도 5는 본 발명의 일 실시형태에 따른 발광장치 및 광원 구동장치를 설명하기 위한 회로도이다.
도 6a 내지 도 7b는 도 5의 실시형태에 따른 발광장치 및 광원 구동장치의 동작을 설명하기 위한 회로도이다.
도 8 및 도 9는 본 발명의 일 실시형태에 따른 발광장치를 조명장치로 구현한 형태를 예시적으로 나타낸 분해사시도이다.
도 10 내지 도 14는 본 발명의 일 실시형태에 따른 발광장치에 채용될 수 있는 LED를 예시적으로 설명하기 위한 도이다.
도 15 및 도 16은 본 발명의 일 실시형태에 따른 발광장치에 채용될 수 있는 LED를 LED 패키지 형태로 구현한 예를 설명하기 위한 도이다.
도 17은 CIE 1931 좌표계이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 일 실시형태에 따른 발광장치 및 광원 구동장치를 개념적으로 설명하기 위한 도이다.
도 1을 참조하면, 본 실시형태에 따른 발광장치는 광원부(300), 결선 제어부(400) 및 구동 제어부(500)를 포함한다.
본 실시형태에서, 상기 광원부(300)는 구동전압에 의해 구동되며, 복수의 LED를 포함할 수 있다. 상기 결선 제어부(400)는 상기 구동전압의 최대값에 기초하여 상기 광원부(300)에 구비된 복수의 LED 간의 결선구조를 결정하는 수단으로 제공되며, 상기 구동 제어부(500)는 상기 구동전압의 크기에 따라 상기 광원부(300)에서 구동되는 LED의 개수를 제어할 수 있다. 여기서, 상기 결선 제어부(400)와 구동 제어부(500)는 상기 광원부(300)의 동작을 제어하기 위한 것으로서, 하나의 광원 구동장치로 제공될 수 있다.
보다 구체적으로, 도 1을 참조하면, 상기 광원부(300)는 복수의 제1 LED가 구비된 제1 LED 어레이(10)와, 복수의 제2 LED가 구비된 제2 LED 어레이(20)를 포함한다. 상기 제1 LED 어레이(10)는 복수의 제1 노드(A1, A2) 중 어느 하나의 노드(A1)와 복수의 제2 노드(B1, B2) 중 어느 하나의 노드(B1) 사이에 연결되며, 상기 제2 LED 어레이(20)도 마찬가지로, 복수의 제1 노드(A1, A2) 중 다른 하나의 노드(A2)와 복수의 제2 노드(B1, B2) 중 다른 하나의 노드(B2) 사이에 연결될 수 있다.
상기 구동 제어부(500)는 구동전압의 크기에 따라 상기 광원부(300)에 구비된 복수의 LED 중 구동되는 LED의 개수를 제어할 수 있다.
일 실시형태에서, 상기 구동전압은 상용 교류전압을 제공하는 외부전원(100)에서 생성되어, 정류부(200)에 의해 정류된 정현파 형태의 직류전압일 수 있다. 보다 개념적으로 설명하면, 상기 상용 교류전압이 120V인 경우 상기 구동전압은 시간에 따라 0V에서 120V 사이에서 소정의 주기를 갖고 전압의 크기가 변할 수 있다.
여기서, 상기 구동 제어부(500)는 시간에 따라 변하는 구동전압의 크기에 대응하여, 구동전압의 크기가 증가하면 상기 광원부(300)에 구비된 복수의 LED 중 구동되는 LED의 개수가 증가하고, 구동전압의 크기가 감소하면 구동되는 LED의 개수가 감소하도록 제어할 수 있다. 이는, 시간에 따라 변하는 상기 구동전압의 크기가 상기 광원부(300)에 구비된 복수의 LED의 문턱전압 특성에 의해 일부만을 구동시킬 정도밖에 되지 않는 시점에서는 일부의 LED만이 구동되도록 하여, 광원부(300)에 구비된 LED의 구동 효율의 개선을 도모할 수 있다.
상기 결선 제어부(400)는 구동전압의 최대값에 기초하여 상기 광원부(300)에 구비된 복수의 LED 간의 결선구조를 결정할 수 있다.
일 실시형태에서, 상기 결선 제어부(400)는 상기 정류된 정현파 형태의 구동전압의 최대값에 기초하여 상기 제1 및 제2 LED 어레이(10, 20) 간의 연결구조를 직렬, 병렬 또는 직병렬로 결정할 수 있다.
예를 들면, 상기 결선 제어부(400)는 구동전압의 최대값이 120V인 경우, 예컨대 상기 외부전원(100)에서 생성된 상용 교류전압이 120V인 경우 상기 제1 및 제2 LED 어레이(10, 20) 간의 연결구조를 병렬로 결정할 수 있다. 또한, 상기 결선 제어부(400)는 구동전압의 최대값이 220V인 경우, 예컨대 상기 외부전원(100)에서 생성된 상용 교류전압이 220V인 경우 상기 제1 및 제2 LED 어레이(10, 20) 간의 연결구조를 직렬로 결정할 수 있다.
이에 따라, LED가 갖는 문턱전압 특성에 기해 상기 광원부(300)가 나타내는 문턱전압 값이 상용 교류전압에 대응하여 적절하게 변경될 수 있다.
이하에서는, 도 2와 도 3a 내지 도 4b를 참조하여 본 발명의 일 실시형태에 따른 발광장치 및 광원 구동장치를 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 일 실시형태에 따른 발광장치 및 광원 구동장치를 설명하기 위한 회로도이고, 도 3a 내지 도 4b는 도 2의 실시형태에 따른 발광장치 및 광원 구동장치의 동작을 설명하기 위한 회로도이다.
우선, 도 2를 참조하면, 본 실시형태에 따른 발광장치는 광원부(300), 결선 제어부(400) 및 구동 제어부(500)를 포함한다. 상기 결선 제어부(400) 및 구동 제어부(500)는 상기 광원부(300)의 동작을 제어하기 위한 하나의 광원 구동장치로 제공될 수 있다.
본 실시형태에서, 상기 광원부(300)는 복수의 제1 노드(A1, A2) 중 어느 하나(A1)와 복수의 제2 노드(B1, B2) 중 어느 하나(B1)에 연결된 제1 LED 어레이(10)와, 복수의 제1 노드(A1, A2) 중 다른 하나(A2)와 복수의 제2 노드(B1, B2) 중 다른 하나(B2)에 연결된 제2 LED 어레이(20)를 포함한다.
상기 제1 LED 어레이(10)는 서로 직렬로 연결되는 복수의 제1 LED를 구비한다. 상기 복수의 제1 LED는 제1 노드에 인접한 순서대로 1 번째 내지 p번째 LED를 포함할 수 있다. (p는 2 이상의 정수)
도 2에 도시된 회로도를 기준으로 설명하면, 상기 제1 LED 어레이(10)는 복수의 제1 LED를 포함하며, 상기 복수의 제1 LED는 상기 제1 노드(A1)에서 인접한 순서대로 1번째 내지 3번째 LED를 포함한다.
마찬가지로, 상기 제2 LED 어레이(20)는 서로 직렬로 연결되는 복수의 제2 LED를 구비하며, 상기 복수의 제2 LED는 제1 노드에 인접한 순서대로 1 번째 내지 q번째 LED를 포함할 수 있다. (q는 2 이상의 정수) 도 2에서는, 상기 복수의 제2 LED는 제1 노드(A2)에서 인접한 순서대로 1번째 내지 3번째 LED를 포함하는 것으로 도시하였다.
본 실시형태에서, 상기 복수의 제1 LED와 복수의 제2 LED는 같은 개수의 LED로 구비되는 것으로 도시되었으나, 이에 제한되는 것은 아니므로 서로 다른 개수(즉, p≠q)로 구비될 수 있다.
상기 결선 제어부(400)는 결선 스위치부와 상기 결선 스위치부의 스위칭 동작을 제어하는 결선 스위칭 제어부(410)를 포함할 수 있다. 상기 결선 스위치부는 스위칭 동작에 의해 상기 제1 및 제2 LED 어레이(10, 20) 간의 연결구조를 결정할 수 있다.
구체적으로, 상기 결선 스위치부는 복수의 제1 결선 스위치(S1, S1')와, 적어도 하나의 제2 결선 스위치(S2a, S2b) 및 적어도 하나의 제3 결선 스위치(S3)를 포함할 수 있다.
상기 복수의 제1 결선 스위치 중 일부는 상기 복수의 제1 노드 사이에 연결되며, 다른 일부는 복수의 제2 노드 사이를 연결할 수 있다.
본 실시형태의 경우, 도 2에 도시된 바와 같이, 상기 결선 스위치부는 2개의 제1 결선 스위치(S1, S1')를 포함하며, 그 중 하나의 제1 결선 스위치(S1)는 복수의 제1 노드(A1, A2) 사이를 연결하고(즉, A1과 A2를 연결함), 다른 하나의 제1 결선 스위치(S1')는 복수의 제2 노드(B1, B2) 사이를 연결한다. (즉, B1과 B2를 연결함)
상기 적어도 하나의 제2 결선 스위치는 상기 복수의 제1 LED 사이의 노드 중 적어도 하나와, 상기 복수의 제2 LED 사이의 노드 중 적어도 하나를 연결할 수 있다.
본 실시형태의 경우, 도 2에 도시된 바와 같이, 상기 결선 스위치부는 2개의 제2 결선 스위치(S2a, S2b)를 포함하며, 그 중 하나의 제2 결선 스위치(S2a)는 상기 복수의 제1 LED 중 1 번째 LED와 2 번째 LED 사이의 노드(C1)와, 복수의 제2 LED 중 1 번째 LED와 2 번째 LED 사이의 노드(D1)를 연결하며(즉, C1과 D1을 연결함), 다른 하나의 제2 결선 스위치(S2b)는 상기 복수의 제1 LED 중 2번째 LED와 3 번째 LED 사이의 노드(C2)와, 복수의 제2 LED 중 2 번째 LED와 3 번째 LED 사이의 노드(D2)를 연결한다. (즉, C2와 D2를 연결함)
상기 제3 결선 스위치는 상기 복수의 제1 노드 중 적어도 하나와, 상기 복수의 제2 노드 중 적어도 하나를 연결한다.
본 실시형태의 경우, 도 2에서 도시하는 바와 같이 상기 결선 스위치부는 하나의 제3 결선 스위치(S3)를 포함하며, 상기 제3 결선 스위치(S3)는 복수의 제1 노드(A1, A2) 중 어느 하나의 제1 노드(A2)와 복수의 제2 노드(B1, B2) 중 어느 하나의 제2 노드(B2)를 연결한다. (즉, A2와 B1을 연결함)
상기 제1 내지 제3 결선 스위치(S1, S1', S2a, S2b, S3)는 온/오프 스위칭 동작에 의해 제1 및 제2 LED 어레이(10, 20) 간의 연결구조를 직렬, 병렬 또는 직병렬로 결정할 수 있으며, 상기 제1 내지 제3 결선 스위치(S1, S1', S2a, S2b, S3)의 온/오프 스위칭은 상기 결선 스위칭 제어부(410)에서 인가되는 스위칭 신호(흰색 화살표 참조)에 의해 수행될 수 있다. 상기 결선 스위칭 제어부(410)는 상기 구동전압의 최대값에 기초하여 상기 제1 내지 제3 결선 스위치(S1, S1', S2a, S2b, S3)의 온/오프 스위칭 동작을 제어할 수 있다.
상기 구동 제어부(500)는 적어도 하나의 구동 스위치와 상기 구동 스위치의 스위칭 동작을 제어하는 구동 스위칭 제어부(510)를 포함할 수 있다. 상기 구동 스위치는 상기 복수의 제1 LED 사이의 노드 및 상기 복수의 제2 LED 사이의 노드 중 적어도 하나와 접지를 연결할 수 있다.
본 실시형태의 경우, 도 2를 참조하면, 상기 구동 제어부(500)는 2개의 구동 스위치(Sw1, Sw2)를 포함하며, 그 중 하나의 구동 스위치(이하, 제1 구동 스위치(Sw1)라 함)는 상기 복수의 제2 LED의 1 번째 및 2 번째 LED 사이에 게재되는 노드(D1)와 접지를 연결한다. 다른 하나의 구동 스위치(이하, 제2 구동 스위치(Sw2)라 함)는 상기 복수의 제1 LED의 2번째 및 3번째 LED 사이에 게재되는 노드(C2)와 접지를 연결한다.
상기 제1 및 제2 구동 스위치(Sw1, Sw2)는 온/오프 스위칭 동작에 의해 상기 광원부(300)에서 구동되는 LED의 개수를 제어할 수 있으며, 상기 제1 및 제2 구동 스위치(Sw1, Sw2)의 온/오프 스위칭은 상기 구동 스위칭 제어부(510)에서 인가되는 스위칭 신호(흑색 화살표 참조)에 의해 수행될 수 있다. 상기 구동 스위칭 제어부(510)는 시간에 따라 변하는 구동전압의 크기에 대해서, 상기 구동전압의 크기가 증가하면 상기 광원부(300)에 구비된 복수의 LED 중 구동되는 LED의 개수가 증가하고, 구동전압의 크기가 감소하면 구동되는 LED의 개수가 감소하도록 상기 구동 스위치들(Sw1, Sw2)의 온/오프 스위칭 동작을 제어할 수 있다.
이하, 도 3a 내지 도 4b를 참조하여 도 2의 실시형태에 따른 발광장치 및 광원 구동장치의 동작을 구체적으로 설명하기로 한다.
상기 결선 스위칭 제어부(410)는, 상기 구동전압의 최대값과 기 설정된 값을 비교하고, 상기 구동전압의 최대값이 기 설정된 값보다 작은 경우, 상기 복수의 제1 결선 스위치(S1, S1')와 상기 적어도 하나의 제2 결선 스위치(S2a 및 S2b)를 온(On) 스위칭 하며, 상기 적어도 하나의 제3 결선 스위치(S3)를 오프(Off) 스위칭할 수 있다.
예를 들어, 상기 외부전원(100)에서 생성된 상용 교류전압이 120V인 경우, 정류부(200)에서 정류되어 상기 광원부(300)로 인가되는 정현파 형태의 구동전압은 0V에서 120V 사이에서 소정의 주기를 갖고 시간에 따라 변하며, 최대값은 120V를 나타낸다. 이 경우, 상기 결선 스위칭 제어부(410)는 상기 구동전압의 최대값(120V)을 기 설정된 값(예컨대, 150V)과 비교하고, 상기 구동전압의 최대값이 기 설정된 값보다 작은 경우, 도 3a에 도시된 바와 같이 복수의 제1 및 제2 결선 스위치(S1, S1', S2a, S2b)를 온(On) 스위칭하되, 하나의 제3 결선 스위치(S3)를 오프(Off) 스위칭한다.
이에 따라, 상기 제1 및 제2 LED 어레이(10, 20) 간의 연결구조는 병렬이 되며, 상기 광원부(300)는 구동 스위치(Sw1, Sw2)의 온/오프 스위칭에 따라 구동되는 발광그룹의 수가 제어되는 제1 내지 제n 발광그룹으로 구분될 수 있다. (n은 2 이상의 정수) 상기 제1 내지 제n 발광그룹은 서로 직렬로 연결되며, 상기 제1 내지 제n 발광그룹 각각은 상기 복수의 제1 LED 중 적어도 하나와 상기 복수의 제2 LED 중 적어도 하나를 병렬로 연결하는 연결구조를 포함할 수 있다.
구체적으로, 도 3a에 도시된 실시형태의 경우, 상기 광원부(300)는 서로 직렬로 연결되는 제1 내지 제3 발광그룹(G1 내지 G3)으로 구분되며, 상기 제1 발광그룹(G1)은 상기 복수의 제1 LED 중 1 번째 LED와, 복수의 제2 LED 중 1 번째 LED를 병렬로 연결하는 연결구조를 포함한다. 마찬가지로, 제2 발광그룹(G2)은 상기 복수의 제1 LED 중 2 번째 LED와 복수의 제2 LED 중 2 번째 LED를 병렬로 연결하는 연결구조를 포함하며, 제3 발광그룹(G3)은 상기 복수의 제1 LED 중 3 번째 LED와 복수의 제2 LED 중 3 번째 LED를 병렬로 연결하는 연결구조를 포함한다.
본 실시형태에서, 구동 스위치(Sw1, Sw2)는 온/오프 스위칭에 따라 상기 제1 내지 제3 발광그룹(G1 내지 G3) 중 구동되는 발광그룹의 개수를 제어할 수 있다.
구체적으로, 도 3a와 함께 도 3b를 참조하면, 상기 구동 스위칭 제어부(510)는 시간에 따라 변하는 구동전압(Vin)에 대해, 상기 구동전압(Vin)의 크기를 3개의 전압레벨(L1 내지 L3)로 구분하고, 상기 구동전압(Vin)의 크기가 가장 작은 제1 전압레벨(L1)에 해당하는 구간(제1 구간(z1))에서는 온 스위칭 신호를 상기 제1 구동 스위치(Sw1)에 인가한다. 이 경우, 상기 제1 구간(z1) 동안에는 제1 발광그룹(G1)은 구동하되, 제2 및 제3 발광그룹(G2, G3)은 구동하지 않는 상태가 된다.
또한, 제2 전압레벨(L2)에 해당하는 구간(제2 구간(z2))이 되면 상기 구동 스위칭 제어부(510)는 온 스위칭 신호를 상기 제2 구동 스위치(Sw2)에 인가하며, 이 경우, 상기 제2 구간(z2) 동안에는 제1 및 제2 발광그룹(G1, G2)이 구동하되, 제3 발광그룹(G3)은 구동하지 않는 상태가 된다. 유사하게, 제3 전압레벨(L3)에 해당하는 구간(제3 구간(z3))이 되면 상기 구동 스위칭 제어부(510)는 제1 및 제2 구동 스위치(Sw1, Sw2)가 모두 오프 스위칭 되도록 하며, 이 경우 제1 내지 제3 발광그룹(G1 내지 G3)이 모두 구동할 수 있다.
이에 따르면, 제1 내지 제n 발광그룹이 순차적으로 구동되며, 제n 발광그룹이 구동되는 시점에는 제1 내지 제 n-1 발광그룹이 모두 구동되는 상태가 될 수 있다. 즉, 시간에 따라 변하는 구동전압(Vin)의 크기가 상기 광원부(300)에 구비된 복수의 LED의 문턱전압(Vf) 특성에 의해 일부만을 구동시킬 정도밖에 되지 않는 시점에서는 일부의 LED만이 구동되도록 하여, 광원부(300)에 구비된 LED의 구동 효율의 개선을 도모할 수 있다.
한편, 이와 같이 시간에 따라 변하는 크기가 변하는 구동전압에 대해 발광그룹 별로 구동하는 LED의 개수를 제어하려는 경우, 각 구동전압과 LED가 갖는 문턱전압(Vf) 특성에 기해 각 발광그룹이 나타내는 문턱전압(Vf)의 관계가 적절하게 고려되어야 한다. 따라서, 구동전압(Vin)의 최대값이 달라지면(예컨대, 외부전원(100)이 120V의 상용 교류전압에서 220V의 상용 교류전압으로 달라지는 경우) 각 발광그룹이 갖는 문턱전압도 달라질 필요가 있다.
이에, 본 실시형태의 결선 제어부(400)는 구동전압의 최대값에 기초하여 상기 제1 및 제2 LED 어레이(10, 20) 간의 연결구조를 직렬, 병렬 또는 직병렬로 결정할 수 있다.
예를 들어, 상기 외부전원(100)에서 생성된 상용 교류전압이 120V인 도 3a와 달리 220V인 경우, 정류부(200)에서 정류되어 상기 광원부(300)로 인가되는 정현파 형태의 구동전압 최대값은 220V일 수 있으며, 이 경우, 상기 결선 스위칭 제어부(410)는 상기 구동전압의 최대값(220V)과 기 설정된 값(예컨대, 150V)과 비교하고, 상기 구동전압의 최대값이 기 설정된 값보다 큰 경우, 도 4a에 도시된 바와 같이 제3 결선 스위치(S3)를 온(On) 스위칭하되, 복수의 제1 및 제2 결선 스위치(S1, S1', S2a, S2b)를 오프(Off) 스위칭한다.
이에 따라, 상기 제1 및 제2 LED 어레이(10, 20) 간의 연결구조는 직렬이 되며, 상기 광원부(300)는 구동 스위치(Sw1, Sw2)의 온/오프 스위칭에 따라 구동되는 발광그룹의 수가 제어되는 제1 내지 제3 발광그룹(G1' 내지 G3')으로 구분된다. 여기서 상기 제1 내지 제3 발광그룹(G1' 내지 G3')은 서로 직렬로 연결되며, 상기 제1 내지 제3 발광그룹(G1' 내지 G3') 각각은 복수의 제1 LED와 복수의 제2 LED 중 적어도 2 이상의 LED를 직렬로 연결하는 연결구조를 포함한다.
구체적으로, 도 4a에 도시된 바와 같이, 상기 제1 발광그룹(G1')은 상기 복수의 제1 LED 중 1 번째 LED와 2 번째 LED를 직렬로 연결하는 연결구조를 포함한다. 또한, 제2 발광그룹(G2')은 상기 복수의 제1 LED 중 3 번째 LED와 상기 복수의 제2 LED 중 1 번째 LED를 직렬로 연결하는 연결구조를 포함하며, 제3 발광그룹(G3')은 상기 복수의 제2 LED 중 2 번째 LED와 3 번째 LED를 직렬로 연결하는 구조를 포함한다.
본 실시형태에서, 구동 스위치(Sw1, Sw2)는 온/오프 스위칭에 따라 상기 제1 내지 제3 발광그룹(G1' 내지 G3') 중 구동되는 발광그룹의 개수를 제어할 수 있다.
구체적으로, 도 4a와 함께 도 4b를 참조하면, 상기 구동 스위칭 제어부(510)는 시간에 따라 변하는 구동전압(Vin)에 대해, 상기 구동전압(Vin)의 크기를 3개의 전압레벨(L1' 내지 L3')로 구분하고, 상기 구동전압(Vin)의 크기가 가장 작은 제1 전압레벨(L1')에 해당하는 구간(제1 구간(z1'))에서는 온 스위칭 신호를 상기 제2 구동 스위치(Sw2)에 인가한다. 이 경우, 상기 제1 구간(z1') 동안에는 제1 발광그룹(G1')은 구동하되, 제2 및 제3 발광그룹(G2', G3')은 구동하지 않는 상태가 된다.
또한, 제2 전압레벨(L2')에 해당하는 구간(제2 구간(z2'))이 되면 상기 구동 스위칭 제어부(510)는 온 스위칭 신호를 상기 제1 구동 스위치(Sw1)에 인가하며, 이 경우, 상기 제2 구간(z2') 동안에는 제1 및 제2 발광그룹(G1', G2')이 구동하되, 제3 발광그룹(G3')은 구동하지 않는 상태가 된다. 유사하게, 제3 전압레벨(L3')에 해당하는 구간(제3 구간(z3'))이 되면 상기 구동 스위칭 제어부(510)는 제1 및 제2 구동 스위치(Sw1, Sw2)가 모두 오프 스위칭 되도록 하며, 이 경우 제1 내지 제3 발광그룹(G1' 내지 G3')이 모두 구동할 수 있다.
본 실시형태에 따르면, 광원부(300)에 구비된 LED의 구동 효율이 개선되되, 발광장치를 구동하기 위해 연결되는 외부전원(100)이 어떠한 상용 교류전압을 제공하는지 여부에 따라 광원부(300)의 결선구조를 새롭게 설계할 필요가 없어, 호환성과 편리성이 개선될 수 있다.
도 5는 본 발명의 일 실시형태에 따른 발광장치 및 광원 구동장치를 설명하기 위한 회로도이다.
도 5를 참조하면, 본 실시형태에 따른 발광장치는 광원부(300'), 결선 제어부 및 구동 제어부를 포함한다. 상기 결선 제어부 및 구동 제어부는 상기 광원부(300')의 동작을 제어하기 위한 하나의 광원 구동장치로 제공될 수 있다. 한편, 도 5에서는 설명의 명확화 및 간결화를 위해 동일하게 적용될 수 있는 결선 스위칭 제어부 및 구동 스위칭 제어부는 생략하여 도시하였으며, 앞선 실시형태와 동일하게 적용될 수 있는 사항은 제외하고, 달라진 구성을 중심으로 설명하기로 한다.
본 실시형태에서, 상기 광원부(300')는 상기 복수의 제1 노드와 복수의 제2 노드 사이에 연결되며, 서로 직렬로 연결되는 복수의 제m LED가 구비된 제m LED 어레이를 더 포함할 수 있다. (m은 3 이상의 정수)
예를 들어, 도 5에서 상기 광원부(300')는 상기 복수의 제1 노드와 복수의 제2 노드 사이에 연결되며, 서로 직렬로 연결되는 복수의 제3 LED가 구비된 제3 LED 어레이(30)를 더 포함하는 것으로 도시하였다. 여기서, 상기 복수의 제3 LED는 제1 노드에 인접한 순선대로 1 번째 내지 r번째 LED를 포함할 수 있다. (r은 2 이상의 정수)
도 5에 도시된 회로도를 기준으로 설명하면, 제1 LED 어레이(10)는 복수의 제1 노드(A1, A2, A3) 중 어느 하나(A1)와 복수의 제2 노드(B1, B2, B3) 중 어느 하나(B1)에 연결되고, 제2 LED 어레이(20)는 복수의 제1 노드(A1, A2, A3) 중 다른 하나(A2)와 복수의 제2 노드(B1, B2, B3) 중 다른 하나(B2)에 연결되고, 제3 LED 어레이(30)는 복수의 제1 노드(A1, A2, A3) 중 나머지 하나(A3)와 복수의 제2 노드(B1, B2, B3) 중 나머지 하나(B3)에 연결된다.
여기서, 상기 제1 내지 제3 LED 어레이(10, 20, 30) 각각은 복수의 제1 내지 제3 LED를 포함하며, 상기 복수의 제1 내지 제3 LED 각각은 1 번째 내지 4번째 LED를 포함한다.
한편, 상기 복수의 제1 내지 제3 LED는 각각 같은 개수의 LED를 구비하는 것으로 도시되었으나, 이에 제한되는 것은 아니므로 서로 다른 개수(즉, p≠q, p≠r 및 q≠r)로 구비될 수 있다.
상기 결선 제어부는 구동전압의 최대값에 기초하여 상기 제1 내지 제3 LED 어레이(10, 20, 30) 간의 연결구조를 직렬, 병렬 또는 직병렬로 결정할 수 있다. 이를 위한 수단으로, 상기 결선 제어부는 결선 스위치부와 상기 결선 스위치부의 스위칭 동작을 제어하는 결선 스위칭 제어부를 포함할 수 있다. 여기서, 상기 결선 스위치부는 스위칭 동작에 의해 상기 제1 내지 제3 LED 어레이(10, 20, 30) 간의 연결구조를 결정할 수 있다.
앞선 실시형태와 유사하게, 상기 결선 스위치부는 복수의 제1 내지 제3 결선 스위치(S1a, S1b, S1a', S1b', S2a, S2b, S2c, S2a', S2b', S2c', S3, S3')를 포함할 수 있다.
구체적으로, 상기 결선 스위치부는 4개의 제1 결선 스위치(S1a, S1b, S1a', S1b)를 포함하며, 그 각각은 복수의 제1 노드 중 어느 하나(A1)와 다른 하나 (A2)사이(S1a 참조), 복수의 제1 노드 중 다른 하나(A2)와 나머지 하나(A3) 사이(S1b 참조), 복수의 제2 노드 중 어느 하나(B1)와 다른 하나(B2) 사이(S1a' 참조), 복수의 제2 노드 중 다른 하나(B2)와 나머지 하나(B3) 사이(S1b' 참조)에 연결된다.
또한, 상기 결선 스위치부는 복수의 제2 결선 스위치(S2a, S2b, S2c, S2a', S2b', S2c')를 포함한다. 상기 복수의 제2 결선 스위치는 상기 복수의 제1 LED 사이의 노드(C1, C2, C3) 중 적어도 하나와 상기 복수의 제2 LED 사이의 노드(D1, D2, D3) 중 적어도 하나를 연결하는 제2-1 결선 스위치(S2a, S2b, S2c)와, 상기 복수의 제2 LED 사이의 노드(D1, D2, D3) 중 적어도 하나와 상기 복수의 제3 LED 사이의 노드(E1, E2, E3) 중 적어도 하나를 연결하는 제2-2 결선 스위치(S2a', S2b', S2c')를 포함할 수 있다.
구체적으로, 본 실시형태에서, 상기 제2-1 결선 스위치(S2a, S2b, S2c)는 3개로 구비되며, 각각은 상기 복수의 제1 LED 중 1 번째 LED와 2 번째 LED 사이의 노드(C1)와 상기 복수의 제2 LED 중 1 번째 LED와 2 번째 LED 사이의 노드(D1), 상기 복수의 제1 LED 중 2 번째 LED와 3 번째 LED 사이의 노드(C2)와 상기 복수의 제2 LED 중 2 번째 LED와 3 번째 LED 사이의 노드(D2), 상기 복수의 제1 LED 중 3 번째 LED와 4 번째 LED 사이의 노드(C3)와 상기 복수의 제2 LED 중 3 번째 LED와 4 번째 LED 사이의 노드(D3)를 연결한다. (즉, 각각 C1과 D1, C2와 D2, C3와 D3를 연결함)
유사하게, 상기 2-2 결선 스위치(S2a', S2b', S2c')는 3개로 구비되며, 각각은 상기 복수의 제2 LED 중 1 번째 LED와 2 번째 LED 사이의 노드(D1)와 상기 복수의 제3 LED 중 1 번째 LED와 2 번째 LED 사이의 노드(E1), 상기 복수의 제2 LED 중 2 번째 LED와 3 번째 LED 사이의 노드(D2)와 상기 복수의 제3 LED 중 2 번째 LED와 3 번째 LED 사이의 노드(E2), 상기 복수의 제2 LED 중 3 번째 LED와 4 번째 LED 사이의 노드(D3)와 상기 복수의 제3 LED 중 3 번째 LED와 4 번째 LED 사이의 노드(E3)를 연결한다. (즉, 각각 D1과 E1, D2와 E2, D3와 E3를 연결함)
상기 제3 결선 스위치(S3, S3')는 상기 복수의 제1 노드(A1, A2, A3) 중 적어도 하나와, 상기 복수의 제2 노드(B1, B2, B3) 중 적어도 하나에 연결된다. 본 실시형태의 경우, 도 5에서 도시하는 바와 같이 상기 결선 스위치부는 2개의 제3 결선 스위치(S3, S3')를 포함하며, 그 중 어느 하나의 제3 결선 스위치(S3)는 상기 복수의 제1 노드 중 다른 하나(A2)와 상기 복수의 제2 노드 중 어느 하나(B1)를 연결하고, 다른 하나의 제3 결선 스위치(S3')는 상기 복수의 제1 노드 중 나머지 하나(A3)와 상기 복수의 제2 노드 중 다른 하나(B2)를 연결한다.
상기 구동 제어부는 적어도 하나의 구동 스위치와 상기 구동 스위치의 스위칭 동작을 제어하는 구동 스위칭 제어부를 포함할 수 있다. 상기 구동 스위치는 상기 복수의 제1 LED 사이의 노드, 상기 복수의 제2 LED 사이의 노드 및 상기 복수의 제3 LED 사이의 노드 중 적어도 하나와 접지를 연결할 수 있다.
본 실시형태의 경우, 도 5를 참조하면, 상기 구동 제어부는 3개의 구동 스위치를 포함한다. (이하, 제1 내지 제3 구동 스위치(Sw1, Sw2, Sw3)라 함)
본 실시형태에서, 제1 구동 스위치(Sw1)는 상기 복수의 제3 LED의 1 번째 및 2 번째 LED 사이에 게재되는 노드(E1)와 접지를 연결한다. 제2 구동 스위치(Sw2)는 상기 복수의 제2 LED의 2 번째 및 3 번째 LED 사이에 게재되는 노드(D2)와 접지를 연결하며, 제3 구동 스위치(Sw3)는 상기 복수의 제1 LED의 3 번째 및 4 번째 LED 사이에 게재되는 노드(C3)와 접지를 연결한다.
이하에서는, 도 6a 내지 도 7b를 참조하여 도 5의 실시형태에 따른 발광장치 및 광원 구동장치의 동작을 구체적으로 설명하기로 한다.
전술한 실시형태와 유사하게, 상기 결선 스위칭 제어부는, 상기 구동전압의 최대값과 기 설정된 값을 비교하고, 상기 구동전압의 최대값이 기 설정된 값보다 작은 경우, 상기 복수의 제1 결선 스위치(S1a, S1b, S1a', S1b)와 상기 적어도 하나의 제2 결선 스위치(S2a, S2b, S2c, S2a', S2b', S2c')를 온(On) 스위칭하며, 상기 적어도 하나의 제3 결선 스위치(S3, S3')를 오프(Off) 스위칭할 수 있다.
이에 따라, 상기 제1 내지 제3 LED 어레이(10, 20, 30) 간의 연결구조는 도 6a에 도시된 것과 같이 병렬이 되며, 상기 광원부(300')는 구동 스위치(Sw1, Sw2, Sw3)의 온/오프 스위칭에 따라 구동되는 발광그룹의 수가 제어되는 제1 내지 제4 발광그룹(G1 내지 G4)으로 구분된다.
상기 제1 발광그룹(G1)은 상기 복수의 제1 LED 중 1 번째 LED와, 복수의 제2 LED 중 1 번째 LED 및 복수의 제3 LED 중 1 번째 LED를 병렬로 연결하는 연결구조를 포함하며, 나머지 제2 내지 제4 발광그룹(G2 내지 G4)도 유사한 구조를 포함하게 된다.
본 실시형태에서, 상기 제1 내지 제3 구동 스위치(Sw1, Sw2, Sw3)는 온/오프 스위칭에 따라 상기 제1 내지 제4 발광그룹(G1 내지 G4) 중 구동되는 발광그룹의 개수를 제어할 수 있다.
구체적으로, 도 6a와 함께 도 6b를 참조하면, 상기 구동 스위칭 제어부는 시간에 따라 변하는 구동전압(Vin)에 대해, 상기 구동전압의 크기를 4개의 전압레벨(L1 내지 L4)로 구분하고, 상기 구동전압(Vin)의 크기가 가장 작은 제1 전압레벨(L1)에 해당하는 구간(제1 구간(z1))에서는 온 스위칭 신호를 상기 제1 구동 스위치(Sw1)에 인가한다. 이 경우, 상기 제1 구간(z1) 동안에는 제1 발광그룹(G1)은 구동하되, 제2 내지 제4 발광그룹(G2 내지 G4)은 구동하지 않는 상태가 된다.
또한, 제2 전압레벨(L2)에 해당하는 구간(제2 구간(z2))이 되면 상기 구동 스위칭 제어부는 온 스위칭 신호를 상기 제2 구동 스위치(Sw2)에 인가하며, 이 경우, 상기 제2 구간(z2) 동안에는 제1 및 제2 발광그룹(G1, G2)이 구동하되, 제3 및 제4 발광그룹(G3, G4)은 구동하지 않는 상태가 된다. 마찬가지로, 제3 전압레벨(L3)에 해당하는 구간(제3 구간(z3))이 되면 상기 구동 스위칭 제어부는 온 스위칭 신호를 상기 제3 구동 스위치(Sw3)에 인가하며, 상기 제3 구간(z3) 동안에 제1 내지 제3 발광그룹(G1 내지 G3)이 구동하되, 제4 발광그룹(G4)은 구동하지 않도록 한다. 유사하게, 제4 전압레벨(L4)에 해당하는 구간(제4 구간(z4))이 되면 상기 구동 스위칭 제어부는 제1 내지 제3 구동 스위치(Sw1, Sw2, Sw3)가 모두 오프 스위칭 되도록 하며, 이 경우 제1 내지 제4 발광그룹(G1 내지 G4)이 모두 구동할 수 있다.
이에 따라, 시간에 따라 변하는 구동전압(Vin)의 크기가 상기 광원부(300')에 구비된 복수의 LED의 문턱전압(Vf) 특성에 의해 일부만을 구동시킬 정도밖에 되지 않는 시점에서는 일부의 LED만이 구동되도록 하여, 광원부(300')에 구비된 LED의 구동 효율의 개선을 도모할 수 있다.
아울러, 본 실시형태의 광원 구동장치는 구동전압의 최대값이 달라지면(예컨대, 외부전원이 120V의 상용 교류전압에서 220V의 상용 교류전압으로 달라지는 경우) 각 발광그룹이 갖는 문턱전압(Vf)이 달라지도록 각 발광그룹을 이루는 복수의 LED간의 연결구조를 변경할 수 있다.
구체적으로, 상기 구동 스위칭 제어부는 상기 구동전압의 최대값이 기 설정된 값보다 큰 경우, 도 7a에 도시된 바와 같이 제3 결선 스위치(S3, S3')를 온(On) 스위칭하되, 복수의 제1 및 제2 결선 스위치(S1a, S1b, S1a', S1b', S2a, S2b, S2c, S2a', S2b', S2c', S3, S3')를 오프(Off) 스위칭한다.
이에 따라, 상기 제1 내지 제3 LED 어레이(10, 20, 30) 간의 연결구조는 직렬이 되며, 상기 광원부(300')는 구동 스위치(Sw1, Sw2, Sw3)의 온/오프 스위칭에 따라 구동되는 발광그룹의 수가 제어되는 제1 내지 제4 발광그룹(G1' 내지 G4')으로 구분된다. 여기서, 상기 제1 내지 제4 발광그룹(G1' 내지 G4') 각각은 복수의 제1 내지 제3 LED 중 적어도 2 이상의 LED를 직렬로 연결하는 연결구조를 포함한다.
구체적으로, 도 7a에 도시된 바와 같이, 상기 제1 발광그룹(G1')은 상기 복수의 제1 LED 중 1 번째 내지 3 번째 LED를 직렬로 연결하는 연결구조를 포함한다. 또한, 제2 발광그룹(G2')은 상기 복수의 제1 LED 중 4 번째 LED와 상기 복수의 제2 LED 중 2 번째 및 3 번째 LED를 직렬로 연결하는 연결구조를 포함한다. 제3 발광그룹(G3')은 상기 복수의 제2 LED 중 3 번째 및 4 번째 LED와 상기 복수의 제3 LED 중 1 번째 LED를 직렬로 연결하는 연결구조를 포함하며, 상기 제4 발광그룹(G4')은 상기 복수의 제3 LED 중 2 번째 내지 4 번째 LED를 직렬로 연결하는 연결구조를 포함하게 된다.
본 실시형태에서, 상기 제1 내지 제3 구동 스위치(Sw1, Sw2, Sw3)는 온/오프 스위칭에 따라 상기 제1 내지 제4 발광그룹(G1' 내지 G4') 중 구동되는 발광그룹의 개수를 제어할 수 있다.
구체적으로, 도 7a와 함께 도 7b를 참조하면, 상기 구동 스위칭 제어부는 상기 구동전압(Vin)의 크기가 가장 작은 제1 전압레벨(L1')에 해당하는 구간(제1 구간(z1'))에서 온 스위칭 신호를 상기 제3 구동 스위치(Sw3)에 인가한다. 유사하게, 제2 및 제3 전압레벨(L2', L3')에 해당하는 구간(제2 구간(z2') 및 제3 구간(z3')) 각각에서는 온 스위칭 신호를 제2 구동 스위치(Sw2) 및 제1 구동 스위치(Sw1)에 인가한다. 또한, 제4 전압레벨(L4')에 해당하는 구간(제4 구간(z4'))에서는 제1 내지 제3 구동 스위치(Sw1, Sw2, Sw3)가 모두 오프 스위칭 되도록 하며, 이 경우 제1 내지 제4 발광그룹(G1' 내지 G4')이 모두 구동될 수 있다.
상술한 실시형태에 따르면, 광원부(300')에 구비된 LED의 구동 효율이 개선되되, 발광장치를 구동하기 위해 연결되는 외부전원이 어떠한 상용 교류전압을 제공하는지 여부에 따라 광원부(300')의 결선구조를 새롭게 설계할 필요가 없어, 호환성과 편리성이 개선될 수 있다.
도 8 및 도 9는 본 발명의 일 실시형태에 따른 발광장치를 조명장치로 구현한 형태를 예시적으로 나타낸 분해사시도이다.
상기 조명장치는 도 8에 도시된 바와 같은 벌브형 램프일 수 있다. 이에 제한되는 것은 아니지만, 상기 조명장치는 종래 백열등을 대체할 수 있도록 백열등과 유사한 형상을 가질 수 있으며, 백열등과 유사한 광특성(색상, 색온도)을 갖는 광을 출사할 수 있다.
도 8의 분해사시도를 참조하면, 상기 조명장치(1000)는 광원부(1203)와 구동부(1206)와 외부접속부(1209)를 포함한다. 또한, 외부 및 내부 하우징(1205, 1208)과 커버부(1207)와 같은 외형구조물을 추가적으로 포함할 수 있다. 상기 광원부(1203)는 LED(1201)과 그 LED(1201)가 배치된 회로기판(1202)을 가질 수 있다. 본 실시형태에서, 상기 구동부(1206)는 앞선 실시형태에서 설명한 구동 제어부와 결선 제어부를 포함할 수 있으며, 앞선 실시형태에서 설명한 광원 구동장치에 해당하는 것으로 이해될 수 있다.
또한, 상기 조명장치(1000)에서, 광원부(1203)는 열방출부로 작용하는 외부 하우징(1205)을 포함할 수 있으며, 외부 하우징(1205)은 광원부(1203)와 직접 접촉되어 방열효과를 향상시키는 열방출판(1204)을 포함할 수 있다. 또한, 조명장치(1000)는 광원부(1203) 상에 장착되며 볼록한 렌즈형상을 갖는 커버부(1207)를 포함할 수 있다. 구동부(1206)는 내부 하우징(1208)에 장착되어 소켓구조와 같은 외부접속부(1209)에서 외부로부터 구동전압을 제공받을 수 있다.
한편, 본 발명의 일 실시형태에 따른 발광장치가 구현된 조명장치는 도 9에 도시된 바와 같은 바(bar)-타입 램프일 수 있다. 이에 제한되는 것은 아니지만, 상기 조명장치(2000)는 종래 형광등을 대체할 수 있도록 형광등과 유사한 형상을 가질 수 있으며, 형광등과 유사한 광특성을 갖는 광을 출사할 수 있다.
도 9의 분해사시도를 참조하면, 본 실시형태에 따른 조명장치(2000)는 광원부(2203), 몸체부(2304), 구동부(2209)를 포함할 수 있으며, 상기 광원부(2203)를 커버하는 커버부(2207)를 더 포함할 수 있다.
광원부(2203)는 기판(2202)과, 상기 기판(2202) 상에 장착되는 복수의 LED(2201)를 포함할 수 있다.
몸체부(2304)는 상기 광원부(2203)를 일면에 장착하여 고정시킬 수 있다. 상기 몸체부(2304)는 지지 구조물의 일종으로 히트 싱크를 포함할 수 있다. 상기 몸체부(2304)는 상기 광원부(2203)에서 발생되는 열을 외부로 방출할 수 있도록 열전도율이 우수한 재질로 이루어질 수 있으며, 예를 들어, 금속 재질로 이루어질 수 있으나 이에 한정하는 것은 아니다.
상기 몸체부(2304)는 상기 광원부(2203)의 기판(2202) 형상과 대응하여 전체적으로 길이가 긴 막대 형상을 가질 수 있다. 상기 광원부(2203)가 장착되는 일면에는 상기 광원부(2203)를 수용할 수 있는 리세스(2214)가 형성될 수 있다.
상기 몸체부(2304)의 적어도 하나의 외측면에는 각각 방열을 위한 복수의 방열 핀(2224)이 돌출되어 형성될 수 있다. 그리고, 상기 리세스(2214)의 상부에 위치하는 상기 외측면의 적어도 하나의 끝단에는 각각 상기 몸체부(2304)의 길이 방향을 따라서 연장된 걸림 홈(2234)이 형성될 수 있다. 상기 걸림 홈(2234)에는 추후 설명하는 커버부(2207)가 체결될 수 있다.
상기 몸체부(2304)의 길이 방향의 끝단부 중 적어도 하나는 개방되어 있어 상기 몸체부(2304)는 적어도 하나의 끝단부가 개방된 파이프 형태의 구조를 가질 수 있다.
구동부(2209)는 상기 몸체부(2304)의 길이 방향의 적어도 하나의 끝단부 중 개방된 적어도 일측에 구비되어 상기 광원부(2203)에 구동전압을 공급할 수 있다. 본 실시형태에서는 상기 몸체부(2304)의 적어도 하나의 끝단부가 개방되어 있어 상기 구동부(2209)가 상기 몸체부(2304)의 적어도 하나의 끝단부에 각각 구비되는 것으로 예시하고 있다. 본 실시형태에서, 상기 구동부(2209)는 앞선 실시형태에서 설명한 구동 제어부와 결선 제어부를 포함할 수 있으며, 앞선 실시형태에서 설명한 광원 구동장치에 해당하는 것으로 이해될 수 있다.
상기 구동부(2209)는 상기 몸체부(2304)의 개방된 적어도 하나의 끝단부에 각각 체결되어 상기 개방된 양 끝단부를 커버할 수 있다. 상기 구동부(2209)에는 외부로 돌출된 전극 핀(2219)을 포함할 수 있다.
커버부(2207)는 상기 몸체부(2304)에 체결되어 상기 광원부(2203)를 커버한다. 상기 커버부(2207)는 광이 투과될 수 있는 재질로 이루어질 수 있다.
상기 커버부(2207)는 광이 외부로 전체적으로 균일하게 조사될 수 있도록 반원 형태의 곡면을 가질 수 있다. 그리고, 상기 커버부(2207)의 상기 몸체부(2304)와 체결되는 바닥면에는 상기 몸체부(2304)의 걸림 홈(2234)에 맞물리는 돌기(2217)가 상기 커버부(2207)의 길이 방향을 따라서 형성될 수 있다.
본 실시 형태에서는 상기 커버부(2207)가 반원 형태의 구조를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 커버부(2207)는 평평한 사각 형태의 구조를 가지는 것도 가능하며, 기타 다각 형태의 구조를 가지는 것도 가능하다. 이러한 커버부(2207)의 형태는 광이 조사되는 조명 설계에 따라서 다양하게 변경될 수 있다.
이하에서는, 도 10 내지 도 14를 참조하여 본 실시형태에 따른 발광장치에 적용될 수 있는 LED에 대해 설명하기로 한다.
<LED의 제1 예>
우선, 도 10을 참조하면, 본 발명의 일 실시형태에 따른 LED는 반도체 기판(11010) 상에 형성된 발광적층체(S)를 포함하는 LED칩으로 제공될 수 있다.
상기 기판(11010)으로는 필요에 따라 절연성, 도전성 또는 반도체 기판이 사용될 수 있다. 예를 들어, 상기 기판(11010)은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN, AlN, AlGaN 일 수 있다. 이중에서, 이종 기판으로는 사파이어, 실리콘 카바이드(SiC) 기판 등이 주로 사용되고 있다. 상기 사파이어 기판의 경우, 육각-롬보형 (Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(11-20)면, R(1-102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다.
상기 기판(11010) 중 이종 기판으로 채용될 수 있는 다른 물질로는 실리콘(Si) 기판을 들 수 있으며, 대구경화에 보다 적합하고 상대적으로 가격이 낮아 양산성이 향상될 수 있다. (111)면을 기판면으로 갖는 실리콘(Si) 기판이 GaN와의 격자상수의 차이가 17% 정도로 격자 정수의 차이로 인한 결정 결함의 발생을 억제하는 기술이 필요하다. 또한, 실리콘과 GaN 간의 열팽창률의 차이는 약 56% 정도로, 이 열팽창률 차이로 인해서 발생한 웨이퍼 휨을 억제하는 기술이 필요하다. 웨이퍼 휨으로 인해, GaN 박막의 균열을 가져올 수 있고, 공정 제어가 어려워 동일 웨이퍼 내에서 발광 파장의 산포가 커지는 등의 문제를 발생시킬 수 있다. 상기 실리콘 기판은 GaN계 반도체에서 발생하는 빛을 흡수하여 LED의 외부 양자 효율이 낮아지므로, 필요에 따라 상기 기판을 제거하고 반사층이 포함된 Si, Ge, SiAl, 세라믹, 또는 금속 기판 등의 지지기판을 추가로 형성하여 사용한다.
물론, 본 실시형태에서 채용되는 LED의 기판(11010)을 이종 기판으로 제한하는 것은 아니므로, 동종 기판인 GaN 기판을 사용할 수도 있다. GaN 기판의 경우, 발광적층체(S)를 이루는 물질인 GaN 물질과 격자상수 및 열팽창계수의 미스매치가 적으므로, 고품질의 반도체 박막 성장이 가능하다는 이점이 있다.
한편, 이종 기판을 사용할 때는 기판 물질과 박막 물질 사이의 격자상수의 차이로 인해 전위(dislocation) 등 결함이 증가할 수 있다. 또한, 기판 물질과 박막 물질 사이의 열팽창계수의 차이로 인해 온도 변화시 휨이 발생하고, 휨은 박막의 균열(crack)의 원인이 된다. 이때, 기판(11010)과 GaN계인 발광적층체(S) 사이의 버퍼층(11020)을 이용해 이러한 문제를 감소시킬 수도 있다.
이에, 본 실시형태에서 LED는 상기 기판(11010)과 발광적층체(S) 사이에 형성된 버퍼층(11020)을 더 포함할 수 있다. 상기 버퍼층(11020)은 활성층(11300) 성장시 기판(11010)의 휘는 정도를 조절해 웨이퍼의 파장 산포를 줄이는 기능도 갖는다.
상기 버퍼층(11020)은 기판의 종류에 따라 달라 질 수 있으나 AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1), 특히 GaN, AlN, AlGaN, InGaN, 또는 InGaAlN를 사용할 수 있으며, 필요에 따라 ZrB2, HfB2, ZrN, HfN, TiN 등의 물질도 사용할 수 있다. 또한, 복수의 층을 조합하거나, 조성을 점진적으로 변화시켜 사용할 수도 있다.
또한, 기판(11010)으로서 실리콘 기판을 채용하는 경우 등에 있어서, 실리콘은 GaN과 열팽창 계수 차이가 크기 때문에(약 56%), 실리콘 기판에 GaN계 박막 성장시 고온에서 GaN 박막을 성장시킨 후, 상온으로 냉각시 기판과 박막 간의 열팽창 계수의 차이에 의해 GaN 박막에 인장응력이 가해져 균열이 발생하기 쉽다. 균열을 막기 위한 방법으로 성장 중에 박막에 압축 응력이 걸리도록 성장하는 방법을 이용해 인장응력을 보상한다. 아울러, 격자상수 차이에 따른 결함 발생을 억제하기 위하여, 복합 구조의 버퍼층을 사용할 수 있다. 이 경우, 상기 버퍼층(11020)은 결함 제어뿐만 아니라 휨을 억제하기 위한 응력 제어를 동시에 수행할 수 있다.
예를 들어, 먼저 기판(11010) 상에 버퍼층으로서 우선 AlN층을 형성한다. Si와 Ga 반응을 막기 위해 Ga을 포함하지 않은 물질을 사용할 수 있다. 이는 Al 소스와 N 소스를 이용하여 400 ~ 1300℃ 사이의 온도에서 성장시킴으로써 얻어질 수 있다. 여기서, 필요에 따라 상기 복수의 AlN 층 사이에 GaN 중간에 응력을 제어하기 위한 AlGaN 중간층을 삽입함으로써 복합 구조의 버퍼층을 형성할 수 있을 것이다.
한편, 상기 기판(11010)은 발광적층체(S)의 성장 전 또는 후에 광특성 또는 전기적 특성을 향상시키기 위해 제조 과정 중 완전히 제거되거나, 부분적으로 제거되거나, 또는 패터닝될 수 있다. 예를 들어, 사파이어 기판인 경우는 레이저를 기판(11010)과 버퍼층(11020) 계면 또는 기판(11010)과 발광적층체(S) 계면에 조사하여 기판을 분리할 수 있으며, 실리콘이나 실리콘 카바이드 기판인 경우 연마/에칭 등의 방법에 의해 제거될 수 있다.
또한, 상기 기판(11010) 제거 시에는 다른 지지 기판을 사용하는 경우가 있으며 지지기판은 원 성장 기판의 반대쪽에 LED의 광효율을 향상시키게 위해서, 반사 금속을 사용하여 접합하거나 반사구조를 접합층의 중간에 삽입할 수 있다.
기판 패터닝은 기판(11010)의 주면(표면 또는 양쪽면) 또는 측면에 발광적층체(S)의 성장 전 또는 후에 요철 또는 경사면을 형성하여 광 추출 효율을 향상시킨다. 패턴의 크기는 5nm ~ 500㎛ 범위에서 선택될 수 있으며 규칙 또는 불규칙적인 패턴으로 광 추출 효율을 좋게 하기 위한 구조면 가능하다. 모양도 기둥, 산, 반구형, 다각형 등의 다양한 형태를 채용할 수 있다.
상기 발광적층체(S)는 제1 및 제2 도전형 반도체층(11100, 11200) 및 이들 사이에 배치된 활성층(11300)을 포함한다. 상기 제1 및 제2 도전형 반도체층(11100, 11200)은 단층 구조로 이루어질 수 있지만, 이와 달리, 필요에 따라 서로 다른 조성이나 두께 등을 갖는 다층 구조를 가질 수 있다. 예를 들어, 제1 및 제2 도전형 반도체층(11100, 11200)은 각각 전자 및 정공의 주입 효율을 개선할 수 있는 캐리어 주입층을 구비할 수 있으며, 또한, 다양한 형태의 초격자 구조를 구비할 수도 있다.
상기 제1 도전형 반도체층(11100)은 활성층(11300)과 인접한 부분에 전류 확산층을 더 포함할 수 있다. 상기 전류확산층은 서로 다른 조성을 갖거나, 서로 다른 불순물 함량을 갖는 복수의 InxAlyGa(1-x-y)N층이 반복해서 적층되는 구조 또는 절연 물질 층이 부분적으로 형성될 수 있다.
상기 제2 도전형 반도체층(11200)은 활성층(11300)과 인접한 부분에 전자 차단층을 더 포함할 수 있다. 상기 전자차단층은 복수의 서로 다른 조성의 InxAlyGa(1-x-y)N를 적층한 구조 또는 AlyGa(1-y)N로 구성된 1층 이상의 층을 가질 수 있으며, 활성층(11300)보다 밴드갭이 커서 제2 도전형(예컨대, p형) 반도체층(11200)으로 전자가 넘어가는 것을 방지한다.
상기 발광적층체(S)는 MOCVD 장치를 사용하며, 제조방법으로는 기판(11010)을 설치한 반응 용기 내에 반응 가스로 유기 금속 화합물 가스(예, 트리메틸 갈륨 (TMG), 트리메틸 알루미늄(TMA) 등)와 질소 함유 가스(암모니아(NH3) 등)을 공급하고, 기판의 온도를 900 ~ 1100℃의 고온으로 유지하고, 기판(11010) 상에 질화 갈륨계 화합물 반도체를 성장하면서, 필요에 따라 불순물 가스를 공급해, 질화 갈륨계 화합물 반도체를 언도프, n형, 또는 p형으로 적층한다. n형 불순물로는 Si이 잘 알려져 있고, p 형 불순물으로서는 Zn, Cd, Be, Mg, Ca, Ba 등이 있으며, 주로 Mg, Zn가 사용된다.
또한, 제1 및 제2 도전형 반도체층(11100, 11200) 사이에 배치된 활성층(11300)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 또는 AlGan/GaN 구조가 사용될 수 있으며, 다만, 단일 양자우물(SQW) 구조를 사용할 수도 있을 것이다.
본 실시형태에서, 상기 제2 도전형 반도체층(11200) 상에는 오믹 콘택층(11200b)이 형성될 수 있다. 상기 오믹 콘택층(11200b)은 불순물 농도를 상대적으로 높게 해서 오믹 콘택 저항을 낮추어 소자의 동작 전압을 낮추고 소자 특성을 향상 시킬 수 있다. 상기 오믹 컨택층(11200b)은 GaN, InGaN, ZnO, 또는 그래핀층으로 구성 될 수 있다.
상기 제1 및 제2 도전형 반도체층(11100, 11200)과 각각 전기적으로 접속된 제1 및 제2 전극(11100', 11200a)으로는 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등과 같이 2층 이상의 구조로 채용될 수 있다.
도 10에 도시된 LED는 하나의 예로 제1 및 제2 전극(11100', 11200a)이 광추출면과 동일한 면을 향하고 있는 구조일 수 있으나, 반대로, 제1 및 제2 전극(11100', 11200a)이 광추출면과 반대 방향으로되는 플립칩 구조로 실장될 수도 있다.
<LED의 제2 예>
다음으로, 도 11에는 본 발명의 일 실시형태에 따른 LED로 채용가능한 다른 형태의 LED가 도시되어 있다.
도 11의 실시형태에 따른 LED에 의하면, 전류 분산 효율 및 방열 효율이 보다 향상될 수 있으며, 고출력의 대면적 LED를 얻을 수 있다.
도 11을 참조하면, 본 실시형태의 LED는 제1 도전형 반도체층(12100), 활성층(12300) 및 제2 도전형 반도체층(12200)이 순차적으로 적층된 발광적층체(S)와, 제2 전극층(12200b), 절연층(12500), 제1 전극층(12100a) 및 기판(12010)을 포함한다. 이 때 제1 전극층(12100a)은 제1 도전형 반도체층(12100)에 전기적으로 접속하기 위하여 제2 도전형 반도체층(12200) 및 활성층(12300)과는 전기적으로 절연되어 제1 전극층(12100a)의 일면으로부터 제1 도전형 반도체층(12100)의 적어도 일부 영역까지 연장된 하나 이상의 콘택홀(H)을 포함한다. 상기 제1 전극층(12100a)은 본 실시예에서 필수적인 구성요소는 아니다.
상기 콘택홀(H)은 제1 전극층(12100a)의 계면에서부터 제2 전극층(12200b), 제2 도전형 반도체층(12200) 및 활성층(12300)을 통과하여 제1 도전형 반도체층(12100) 내부까지 연장된다. 적어도 활성층(12300) 및 제1 도전형 반도체층(12100)의 계면까지는 연장되고, 바람직하게는 제1 도전형 반도체층(12100)의 일부까지 연장된다. 다만, 콘택홀(H)은 제1 도전형 반도체층(12100)의 전기적 연결 및 전류분산을 위한 것이므로 제1 도전형 반도체층(12100)과 접촉하면 목적을 달성하므로 제1 도전형 반도체층(12100)의 외부표면까지 연장될 필요는 없다.
제2 도전형 반도체층(12200) 상에 형성된 제2 전극층(12200b)은, 광 반사 기능과 제2 도전형 반도체층(12200)과 오믹 컨택 기능을 고려하여 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질 중에서 선택하여 사용 할 수 있으며, 스퍼터링이나 증착 등의 공정을 이용할 수 있다.
상기 콘택홀(H)은 상기 제1 도전형 반도체층(12100)에 연결되도록 제2 전극층(12200b), 제2 도전형 반도체층(12200) 및 활성층(12300)을 관통하는 형상을 갖는다. 이러한 콘택홀(H)은 식각 공정, 예컨대, ICP-RIE 등을 이용하여 실행될 수 있다.
상기 콘택홀(H)의 측벽과 상기 제2 도전형 반도체층(12200) 표면을 덮도록 절연체(12500)를 형성한다. 이 경우, 상기 상기 콘택홀(H)의 저면에 해당하는 제1 도전형 반도체층(12100)은 적어도 일부가 노출될 수 있다. 상기 절연체(12500)는 SiO2, SiOxNy, SixNy과 같은 절연 물질을 증착시켜 형성될 수 있다.
상기 콘택홀(H) 내부에는 도전 물질을 충전되어 형성된 도전성 비아(v)를 포함한 제2 전극층(12200b)이 형성된다. 이어 제2 전극층(12200b) 상에 기판(12010)을 형성한다. 이러한 구조에서, 기판(12010)은 제1 도전형 반도체층(12100)과 접속되는 도전성 비아에 의해 전기적으로 연결될 수 있다.
상기 기판(12010)은 이에 한정되지는 않으나 Au, Ni, Al, Cu, W, Si, Se, GaAs, SiAl, Ge, SiC, AlN, Al2O3, GaN, AlGaN 중 어느 하나를 포함하는 물질로 이루어질 수 있으며, 도금, 스퍼터링, 증착 또는 접착등의 공정으로 형성될 수 있다.
상기 콘택홀(H)은 접촉 저항이 낮아지도록 개수, 형상, 피치, 제1 및 제2 도전형 반도체층(12100, 12200)과의 접촉 면적 등이 적절히 조절될 수 있으며, 행과 열을 따라 다양한 형태로 배열됨으로써 전류 흐름이 개선될 수 있다. 이 경우, 도전성 비아(v)는 절연부(12500)에 의하여 둘러싸여 활성층(12300) 및 제2 도전형 반도체층(12200)과 전기적으로 분리될 수 있다.
상기 행과 열을 이루는 복수의 비아(v)들이 제1 도전형 반도체와 접촉하는 영역의 평면 상에서 차지하는 면적은 발광적층체(S)의 평면 면적의 1 % 내지 5 %의 범위가 되도록 비아(v) 개수 및 접촉 면적이 조절될 수 있다. 비아(v)의 반경(직경(Da1)의 1/2)은 예를 들어, 5㎛ 내지 50 ㎛의 범위일 수 있으며, 비아(v)의 개수는 발광적층체(S) 영역의 넓이에 따라, 발광적층체(S) 영역 당 1개 내지 50개일 수 있다. 상기 도전성 비아(v)는 발광적층체(S) 영역의 넓이에 따라 다르지만 바람직하게는 2개 이상이 좋으며, 각 비아(v) 간의 거리는 100㎛ 내지 500㎛ 범위의 행과 열을 가지는 매트릭스 구조일 수 있으며, 더욱 바람직하게는 150㎛ 내지 450㎛ 범위일 수 있다. 각 비아(v)간의 거리가 100㎛보다 작으면 비아(v)의 개수가 증가하게 되고 상대적으로 발광면적이 줄어들어 발광 효율이 작아지며, 거리가 500㎛보다 커지면 전류 확산이 어려워 발광 효율이 떨어지는 문제점이 있을 수 있다. 상기 도전성 비아(v)의 깊이는 제2 도전형 반도체층(12200) 및 활성층(12300)의 두께에 따라 다르나, 0.5 ㎛ 내지 5.0 ㎛의 범위일 수 있다.
<LED의 제3 예>
도 12는 앞서 설명된 예와는 다른 형태로 채용되는 LED의 실시형태를 도시한다.
도 12를 참조하면, 상기 LED는 기판(14010)의 일면 상에 배치된 발광적층체(S)와, 상기 발광적층체(S)를 기준으로 상기 기판(14010) 반대 측에 배치된 제1 및 제2 전극(14100c, 14200c)을 포함하는 LED일 수 있다. 또한, 상기 LED는 상기 제1 및 제2 전극(14100c, 14200c)을 덮도록 형성되는 절연부(14500)를 포함한다. 상기 제1 및 제2 전극(14100c, 14200c)은 제1 및 제2 전기연결부(14100d, 14200d)에 의해 제1 및 제2 전극 패드(14100e, 14200e)와 전기적으로 연결될 수 있다.
상기 발광적층체(S)는 기판(14010) 상에 순차적으로 배치되는 제1 도전형 반도체층(14100), 활성층(14300) 및 제2 도전형 반도체층(14200)을 포함할 수 있다. 상기 제1 전극(14100c)은 상기 제2 도전형 반도체층(14200) 및 활성층(14300)을 관통하여 상기 제1 도전형 반도체층(14100)과 접속된 도전성 비아로 제공될 수 있다. 상기 제2 전극(14200c)는 제2 도전형 반도체층(14200)과 접속될 수 있다.
상기 절연부(14500)는 상기 제1 및 제2 전극(14100c, 14200c)의 적어도 일부를 노출시키도록 오픈 영역을 구비하며, 상기 제1 및 제2 전극 패드(14100e, 14200e)는 상기 제1 및 제2 전극(14100c, 14200c)과 접속될 수 있다.
상기 제1 및 제2 전극(14100c, 14200c)는 각각 제1 및 제2 도전형 반도체층(14100, 14200)과 오믹 특성을 갖는 도전성 물질이 1층 또는 다층 구조로 이루어질 수 있으며, 예컨대, Ag, Al, Ni, Cr, 투명 도전성 산화물(TCO) 등의 물질 중 하나 이상을 증착하거나 스퍼터링하는 등의 공정으로 형성될 수 있다. 제1 및 제2 전극(14100c, 14200c)은 서로 동일한 방향으로 배치될 수 있으며, 후술할 바와 같이, 리드 프레임 등에 소위, 플립 칩(flip-chip) 형태로 실장될 수 있다. 이 경우, 제1 및 제2 전극(14100c, 14200c)은 서로 동일한 방향을 향하도록 배치될 수 있다.
특히, 상기 제1 전극(14100c)은 상기 제2 도전형 반도체층(14200) 및 활성층(14300)을 관통하여 상기 발광적층체(S) 내부에서 상기 제1 도전형 반도체층(14100)에 연결된 도전성 비아를 갖는 제1 전극(14100c)에 의해 제1 전기연결부(14100d)가 형성될 수 있다.
본 실시형태의 LED는 상기 제2 도전형 반도체층(14200) 상에 직접 형성되는 제2 전극(14200c)과 그 상부에 형성되는 제2 전기연결부(14200d)를 포함할 수 있다. 상기 제2 전극(14200c)은 상기 제2 도전형 반도체층(14200)과의 전기적 오믹을 형성하는 기능 외에 광 반사 물질로 이루어짐으로써 도 12에 도시된 바와 같이, LED를 플립칩 구조로 실장된 상태에서, 활성층(14300)에서 방출된 빛을 기판(14010) 방향으로 효과적으로 방출시킬 수 있다. 물론, 주된 광 방출방향에 따라, 상기 제2 전극(14200c)은 투명 전도성 산화물과 같은 광투과성 도전 물질로 이루어질 수도 있다.
또한, 제2전극(14200c)은 제2도전형 반도체층(14200)을 기준으로 Ag층의 오믹전극이 적층될 수 있다. 상기 Ag 오믹전극은 광의 반사층의 역할도 한다. 상기 Ag층 상에 선택적으로 Ni, Ti, Pt, W의 단일층 혹은 이들의 합금층이 교대로 적층 될 수 있다. 구체적으로 Ag층 상에 Ni/Ti층, TiW/Pt층 혹은 Ti/W이 적층되거나 또는 이들 층이 교대로 적층될 수 있다. 제1전극(14100c)은 제1도전형 반도체층(1410)을 기준으로 Cr층이 적층되고 상기 Cr층 상에 Au/Pt/Ti층이 순서대로 적층되거나 혹은 제1 도전형 반도체층(14200)을 기준으로 Al층이 적층되고 상기 Al층 상에 Ti/Ni/Au층이 순서대로 적층될 수 있다. 상기 제1 및 제2 전극(14100c, 14200c)은 오믹 특성 또는 반사 특성을 향상시키기 위해 상기 실시예 외에 다양한 재료 또는 적층구조를 적용 할 수 있다.
상기 설명된 2개의 전극구조는 절연부(14500)에 의하여 서로 전기적으로 분리될 수 있다. 절연부(14500)는 전기적으로 절연 특성을 갖는 물질이면 어느 것이나 사용할 수 있으며, 전기 절연성을 갖는 물체라면 어느 것이나 채용 가능하지만, 광흡수율이 낮은 물질을 사용하는 것이 바람직하다. 예를 덜어, SiO2, SiOxNy, SixNy 등의 실리콘 산화물, 실리콘 질화물을 이용할 수 있을 것이다. 필요에 따라, 광투과성 물질 내에 광 반사성 필러를 분산시켜 광반사 구조를 형성할 수 있다.
상기 제1 및 제2 전극패드(14100e, 14200e)는 각각 제1 및 제2 전기연결부(14100d, 14200d)와 접속되어 LED 외부 단자로 기능할 수 있다. 예를 들어, 상기 제1 및 제2 전극 패드(14100d, 14200d)는 Au, Ag, Al, Ti, W, Cu, Sn, Ni, Pt, Cr, NiSn, TiW, AuSn 또는 이들의 공융 금속일 수 있다. 이 경우에, 실장 기판(14010)에 실장시 공융 금속을 이용하여 접합될 수 있으므로, 플립칩 본딩시 일반적으로 요구되는 별도의 솔더 범프를 사용하지 않을 수 있다. 솔더 범프를 이용하는 경우에 비하여 공융 금속을 이용한 실장 방식에서 방열 효과가 더욱 우수한 장점이 있다. 이 경우, 우수한 방열 효과를 얻기 위하여 제1 및 제2 전극 패드(14100d, 14200d)은 넓은 면적을 차지하도록 형성될 수 있다.
또한, 상기 발광구조물(S)과 기판(14010) 사이에는 버퍼층이 형성될 수 있으며, 버퍼층은 질화물 등으로 이루어진 언도프 반도체층으로 채용되어, 그 위에 성장되는 발광구조물의 격자 결함을 완화할 수 있다.
본 실시형태에서, 상기 기판(14010)은 서로 대향하는 제1 및 제2 주면을 가질 수 있으며, 상기 제1 및 제2 주면 중 적어도 하나에는 요철 구조가 형성될 수 있다. 상기 기판(14010)의 일면에 형성된 요철 구조는 상기 기판(14010)의 일부가 식각되어 상기 기판과 동일한 물질로 이루어질 수 있으며, 상기 기판(14010)과 다른 이종 물질로 구성될 수도 있다.
본 예와 같이, 상기 기판(14010)과 상기 제1 도전형 반도체층(14100)의 계면에 요철 구조를 형성함으로써, 상기 활성층(14300)으로부터 방출된 광의 경로가 다양해 질 수 있으므로, 빛이 반도체층 내부에서 흡수되는 비율이 감소하고 광 산란 비율이 증가하여 광 추출 효율이 증대될 수 있다.
구체적으로, 상기 요철 구조는 규칙 또는 불규칙적인 형상을 갖도록 형성될 수 있다. 상기 요철을 이루는 이종 물질은 투명 전도체나 투명 절연체 또는 반사성이 우수한 물질를 사용할 수 있으며, 투명 절연체로는 SiO2, SiNx, Al2O3, HfO, TiO2 또는 ZrO와 같은 물질을, 투명 전도체는 ZnO나 첨가물(Mg, Ag, Zn, Sc, Hf, Zr, Te, Se, Ta, W, Nb, Cu, Si, Ni, Co, Mo, Cr, Sn)이 함유된 인듐 산화물(Indum Oxide) 등과 같은 투명 전도성 산화물(TCO)을, 반사성 물질로는 Ag, Al, 또는 굴절율이 서로 다른 다층막의 DBR을 사용할 수 있으나, 이에 제한되는 것은 아니다.
한편, 상기 기판(14010)은 상기 제1 도전형 반도체층(14100)으로부터 제거 될 수 있다. 기판 제거에는 레이져를 이용한 LLO (Laser Lift Off) 공정 또는 식각, 연마 공정을 사용할 수 있다. 또한, 이 경우 기판이 제거후 제1 도전형 반도체층의 표면에 요철을 형성 할 수 있다.
도 12에 도시된 바와 같이, 상기 LED는 패키지 본체(21000) 상에 탑재되어 있다. 상기 패키지 본체(21000)는 실리콘(Si)과 같은 반도체 기판 또는 절연성 또는 전도성 기판일 수 있으며, 그 상면 및 하면에 각각 표면전극(22100a, 22200a) 및 후면전극(22100b, 22200b)이 형성되고, 상기 표면전극과 후면전극을 연결하도록 상기 패키지 본체(21000)를 관통하는 도전성 비아(c1, c2)를 포함한다.
본 실시형태의 LED는 균일한 전류분산이 가능하고, LED와 패키지 본체의 접촉면적이 증가되어 칩 단위에서 보다 우수한 방열효과도 얻을 수 있다.
<LED의 제4 예>
한편, 일반적으로 LED는 구동 시 일부 에너지는 광에너지 뿐만 아니라 열에너지로도 방출되는 점에서, LED를 채용하는 발광장치는 방열 측면이 고려될 필요가 있다. 이때, 히트싱크(Heat sink) 등의 방열부를 형성해 두는 것이 일반적이나, 발열량이 적은 LED를 사용함으로써 발열 문제를 보다 효과적으로 개선할 수 있다. 이러한 요건을 만족하는 LED로는, 예를 들면 나노 구조체를 포함한 LED(이하, '나노 LED'라 함)가 사용될 수 있다.
도 13a를 참조하면, 상기 LED는 기판(13010) 상에 형성된 다수의 나노 발광구조체(Sn)를 포함한다. 본 예에서 상기 나노 발광구조체(Sn)는 코어-셀(core-shell) 구조로서 로드구조로 예시되어 있으나, 이에 한정되지 않고 피라미드 구조와 같은 다른 구조를 가질 수 있다.
상기 LED는 기판(13010) 상에 형성된 베이스층(13100')을 포함한다. 상기 베이스층(13100')은 나노 발광구조체(Sn)의 성장면을 제공하는 층으로서, 제1 도전형 반도체일 수 있다. 상기 베이스층(13100') 상에는 나노 발광구조체(Sn)(특히, 코어) 성장을 위한 오픈영역을 갖는 제1 물질층(13500)이 형성될 수 있다. 상기 제1 물질층(13500)은 SiO2 또는 SiNx와 같은 유전체 물질일 수 있다.
상기 나노 발광구조체(Sn)는 오픈영역을 갖는 제1 물질층(13500)을 이용하여 제1 도전형 반도체를 선택 성장시킴으로써 제1 도전형 나노 코어(13100)를 형성하고, 상기 나노 코어(13100)의 표면에 쉘층으로서 활성층(13300) 및 제2 도전형 반도체층(13200)을 형성한다. 이로써, 나노 발광구조체(Sn)는 제1 도전형 반도체가 나노 코어가 되고, 나노 코어를 감싸는 활성층(13300) 및 제2 도전형 반도체층(13200)이 쉘층이 되는 코어-쉘(core-shell) 구조를 가질 수 있다.
본 예에 따른 LED는 나노 발광구조체(Sn) 사이에 채워진 충전물질(13700)을 포함한다. 상기 충전물질(13700)은 나노 발광구조체(Sn)를 구조적으로 안정화시킬 수 있다. 상기 충전물질(13700)은 이에 한정되지는 않으나, SiO2, SiN, 또는 실리콘 수지와 같은 투명한 물질 또는 고분자(Nilon), PPA, PCE, Ag, 또는 Al과 같은 반사성 물질로 형성될 수 있다. 상기 나노 발광구조체(Sn) 상에는 제2 도전형 반도체층(13200)에 접속되도록 오믹콘택층(13200b)이 형성될 수 있다. 상기 LED는 제1 도전형 반도체로 이루어진 상기 베이스층(13100')과 상기 오믹콘택층(13200b)에 각각 접속된 제1 및 제2 전극(13100a, 13200a)을 포함한다.
나노 발광구조체(Sn)의 직경 또는 성분 또는 도핑 농도를 달리 하여 단일한 소자에서 2 이상의 다른 파장의 광을 방출할 수 있다. 다른 파장의 광을 적절히 조절하여 단일 소자에서 형광체를 사용하지 않고도 백색광을 구현할 수 있으며, 이러한 소자와 함께 다른 LED를 결합하거나 또는 형광체와 같은 파장변환 물질을 결합하여 원하는 다양한 색깔의 광 또는 색온도가 다른 백색광을 구현할 수 있다.
이와 같이 나노 발광구조체(Sn)를 이용한 LED의 경우, 나노 구조체를 활용하여 발광면적을 늘려 발광 효율을 높일 수 있고, 비극성 활성층을 얻을 수 있어 분극에 의한 효율저하를 방지할 수 있으므로, 드랍(droop)특성도 개선될 수 있다.
도 13b 내지 도 13e는 특정 예의 마스크(13502)를 이용하여 나노 발광구조체(Sn)를 형성하는 공정을 설명하는 주요공정별 단면도이다.
도 13b에 도시된 바와 같이, 마스크(13502)를 이용하여 베이스층(13100') 상에 나노 코어(13100')를 성장시킬 수 있다. 상기 마스크(13502)는 제1 물질층(13500)과 제2 물질층(13501)을 포함할 수 있으며, 아래로 갈수록 좁아지는 폭의 개구(H)를 갖는다.
상기 제1 물질층(13500)과 제2 물질층(13501)은 원하는 식각률 차이를 확보하기 위해서 서로 다른 물질로 이루어질 수 있다. 예를 들어, 상기 제1 물질층(13500)은 SiN이며, 상기 제2 물질층(13501)은 SiO2일 수 있다. 이와 달리, 상기 제2 물질층(13501)을 또는 제1 및 제2 물질층(13500, 13501) 모두를 다공성 구조의 물질로 채용하여 그 공극률의 차이를 이용하여 식각률의 차이를 확보할 수 있다. 이 경우에는, 상기 제1 및 제2 물질층(13500, 13501)은 동일한 물질로 형성되되, 공극률이 서로 다를 수 있다.
상기 나노 코어(13100')는 상기 개구(H)의 형상에 대응되는 형상으로 성장될 수 있다.
상기 나노 코어(13100')의 결정 품질을 더 향상시키기 위해서, 성장 중 1회 이상의 열처리 공정을 도입할 수 있다. 특히, 성장 중 나노 코어(13100')의 상단 표면이 육각 피라미드의 결정면으로 재배열시킴으로써 보다 안정적인 결정구조를 갖출 수 있으며, 후속 성장되는 결정의 높은 품질을 보장할 수 있다.
이러한 열처리 공정은 예를 들어, 공정 편의를 위해서 나노 코어(13100')의 성장온도와 동일하거나 유사한 온도 조건에서 수행될 수 있다. 또한, NH3 분위기에서 상기 나노 코어(13100')의 성장 압력과 온도와 동일하거나 유사한 수준의 압력/온도를 유지하면서 TMGa와 같은 금속 소스를 중단하는 방식으로 수행될 수 있다. 이러한 열처리공정은 수 초 내지 수십 분(예, 5초~30분)동안에 지속될 수 있으나, 약 10초 ∼ 약 60초의 지속시간으로도 충분한 효과를 얻을 수 있다.
이와 같이, 나노 코어(13100')의 성장과정에서 도입되는 열처리공정은 나노 코어(13100')를 빠른 속도로 성장될 때에 야기되는 결정성의 퇴보를 방지할 수 있으므로, 빠른 결정 성장과 함께 우수한 결정품질을 함께 도모할 수 있다.
이러한 안정화를 위한 열처리 공정 구간의 시간과 횟수는 최종 나노 코어(13100')의 높이와 직경에 따라 다양하게 변경될 수 있다. 예를 들어, 개구의 폭이 300~400㎚이고, 개구의 높이(마스크(13502) 두께)가 약 2.0㎛인 경우에, 중간지점인 약 1.0㎛에서 약 10 초 ~ 약 60 초의 안정화 시간을 삽입하여 원하는 고품질의 코어를 성장시킬 수 있다. 물론, 이러한 안정화 공정은 코어 성장 조건에 따라 생략할 수도 있다.
한편, 도 13c에 도시된 바와 같이, 상기 나노 코어(13100'')의 상단에 고저항층인 전류억제 중간층(13800)을 형성할 수 있다.
상기 나노 코어(13100'')를 원하는 높이로 형성한 후에, 상기 마스크(13502)를 그대로 둔 채로 상기 나노 코어(13100'')의 상단 표면에 전류억제 중간층(13800)을 형성할 수 있다. 이와 같이, 별도의 마스크를 형성하는 공정 없이, 나노 코어(13100'')의 원하는 영역(상단의 표면)에 전류억제 중간층(13800)을 용이하게 형성할 수 있다.
상기 전류억제 중간층(13800)은 고의적으로 도프되지 않거나 상기 나노 코어(13100'')와 반대되는 제2 도전형 불순물로 도프된 반도체층일 수 있다. 예를 들어, 상기 나노 코어(13100'')가 n형 GaN일 경우에, 상기 전류억제 중간층(13800)은 언도프 GaN 또는 p형 불순물인 Mg를 도프한 GaN일 수 있다. 이 경우에, 동일한 성장공정에서 불순물만을 전환함으로써 나노 코어(13100'')와 전류억제 중간층(13800)을 연속적으로 형성할 수 있다. 예를 들어, n형 GaN 나노 코어의 성장과 동일한 조건에서 Si 도핑을 중지하고 Mg을 주입하여 약 1분 정도 성장시킬 경우 전류억제 중간층(13800)은 약 200㎚ ~ 약 300㎚의 두께(t)를 갖도록 형성할 수 있으며, 이러한 전류억제 중간층(13800)은 ㎂ 이상의 누설전류를 효과적으로 차단시킬 수 있다. 이와 같이, 본 실시예와 같은 몰드방식 공정에서는 전류억제 중간층의 도입공정이 간소화하게 구현될 수 있다.
이어, 도 13d에 도시된 바와 같이, 상기 복수의 나노 코어(13100'')의 측면이 노출되도록 상기 식각정지층인 제1 물질층(13500)까지 상기 마스크(13502)를 제거한다.
본 실시예에서는, 상기 제2 물질층(13501)이 선택적으로 제거될 수 있는 식각 공정을 적용함으로써, 상기 제2 물질층(13501)만을 제거하고 상기 제1 물질층(13500)이 잔류시킬 수 있다. 상기 잔류한 제1 물질층(13500)은 후속 성장공정에서는 활성층 및 제2 도전형 반도체층이 상기 베이스층(13100')과 접속되는 것을 방지하는 역할을 한다.
본 실시예와 같이, 개구를 갖는 마스크(13502)를 몰드로 이용한 나노 발광구조체(Sn)의 제조공정에서, 결정성을 향상시키기 위해서 추가적인 열처리공정을 도입할 수 있다.
상기 마스크(13502)의 제2 물질층(13501)을 제거한 후에, 나노 코어(13100'')의 표면을 일정한 조건에서 열처리하여 나노 코어(13100'')의 불안정한 결정면을 안정적인 결정면으로 전환시킬 수 있다. 특히, 본 실시예와 같이, 나노 코어(13100'')가 경사진 측벽을 갖는 개구(H)에서 성장되므로, 그 형상에 대응하여 경사진 측벽을 갖는 형태를 가졌으나, 열처리 공정 후의 나노 코어(13100)는 결정의 재배열과 함께 재성장이 일어나서 도 13e에 도시된 것과 같이, 거의 균일한 직경(또는 폭)을 가질 수 있다. 또한, 성장된 직후의 나노 코어(13100'')의 상단도 불완전한 육각 피리미드 형상을 가질 수 있으나, 열처리 공정 후의 나노 코어(13100)는 균일한 표면을 갖는 육각 피라미드 형상으로 변화될 수 있다. 이와 같이, 마스크(13502) 제거 후에 불균일한 폭을 갖던 나노 코어(13100)는 열처리 공정을 통해서 균일한 폭을 갖는 육각 피라미드 기둥 구조로 재성장(및 재배열)될 수 있다.
한편, 본 실시형태에 따른 발광장치에 채용되는 LED는 상술된 LED 외에도 다양한 구조의 LED가 사용될 수 있다. 예를 들어, 금속-유전체 경계에 표면 플라즈몬 폴라리톤(surface-plasmon polaritons: SPP)을 형성시켜 양자우물 엑시톤과 상호작용 시킴으로써 광추출효율을 크게 개선된 LED도 유용하게 사용될 수 있을 것이다.
<LED의 제5 예>
도 14는 본 발명의 또 다른 실시형태에 따른 LED로서, 이른바 칩 스케일 패키지(chip scale package: CSP)로 구현된 LED를 도시한다.
구체적으로, 도 14를 참조하면, 본 실시형태에 따른 LED는 발광적층체(S)와, 제1 및 제2 전극구조(22100, 22200)를 구비하는 패키지 본체(21000)와, 패키지 본체(21000) 상에 배치된 상기 LED 및 렌즈(26000)를 포함한다.
상기 패키지 본체(21000)는 2개 이상의 도전성 비아를 가진 실리콘(Si) 기판 또는 도전성 또는 절연성의 지지기판 일수 있으며 상기 도전성 비아는 상기 발광적층체(S)의 제1전극(15100a)및 제2전극(15200a)과 연결된 구조를 가질 수 있다.
상기 발광적층체(S)는 제1 및 제2 도전형 반도체층(15100, 15200)과 그 사이에 배치된 활성층(15300)을 구비하는 적층 구조이다. 본 실시 형태의 경우, 제1 및 제2 도전형 반도체층(15100, 15200)은 각각 p형 및 n형 반도체층이 될 수 있으며, 또한, 질화물 반도체, 예컨대, AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 이루어질 수 있다. 다만, 질화물 반도체 외에도 GaAs계 반도체나 GaP계 반도체도 사용될 수 있을 것이다.
상기 제1 및 제2 도전형 반도체층(15100, 15200) 사이에 형성되는 활성층(15300)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조로 이루어질 수 있다. 다중 양자우물 구조의 경우, 예컨대, InGaN/GaN, AlGaN/GaN 구조가 사용될 수 있다.
한편, 제1 및 제2 도전형 반도체층(15100, 15200)과 활성층(15300)은 당 기술 분야에서 공지된 MOCVD, MBE, HVPE 등과 같은 반도체층 성장 공정을 이용하여 형성될 수 있을 것이다.
도 14에 도시된 LED는 성장 기판이 제거된 상태이며, 성장 기판이 제거된 면에는 요철(P)이 형성될 수 있다.
상기 LED는 상기 제1 및 제2 도전형 반도체층(15100, 15200)에 각각 접속된 제1 및 제2 전극(15100a, 15200a)을 갖는다. 상기 제1 전극(15100a)은 상기 제2 도전형 반도체층(15200) 및 활성층(15300)을 관통하여 제2 도전형 반도체층(15200)에 접속된 도전성 비아(Ca3)를 구비한다. 상기 도전성 비아(Ca3)는 활성층(15300) 및 제2 도전형 반도체층(15200) 사이에는 절연층(15500)이 형성되어 단락을 방지할 수 있다.
상기 도전성 비아(Ca3)는 1개로 예시되어 있으나, 전류 분산에 유리하도록 상기 도전성 비아(Ca3)는 2개 이상 구비하고, 다양한 형태로 배열될 수 있다.
앞선 실시 예와 마찬가지로, 제2전극(15200a)은 제2도전형 반도체층(15200)을 기준으로 Ag층의 오믹전극이 적층될 수 있다. 상기 Ag 오믹전극은 광의 반사층의 역할도 한다. 상기 Ag층 상에 선택적으로 Ni, Ti, Pt, W의 단일층 혹은 이들의 합금층이 교대로 적층 될 수 있다. 구체적으로 Ag층 상에 Ni/Ti층, TiW/Pt층 혹은 Ti/W이 적층되거나 또는 이들 층이 교대로 적층될 수 있다.
제1전극(15100a)은 제1도전형 반도체층(15100)을 기준으로 Cr층이 적층되고 상기 Cr층 상에 Au/Pt/Ti층이 순서대로 적층되거나 혹은 제1도전형 반도체층(15100)을 기준으로 Al층이 적층되고 상기 Al층 상에 Ti/Ni/Au층이 순서대로 적층 될 수 있다.
상기 제1 및 제2 전극(15100a, 15200a)은 오믹 특성 또는 반사 특성을 향상시키기 위해 상기 실시예 외에 다양한 재료 또는 적층구조를 적용 할 수 있다.
상기 패키지 본체(21000)와 상기 LED는 본딩층(Ba1, Ba2)에 의해 접합될 수 있다. 상기 본딩층(Ba1, Ba2)은 전기 절연성 물질 또는 전기 전도성 물질로 이루어지며, 예를 들어 전기 절연성 물질의 경우, SiO2, SiN등과 같은 산화물, 실리콘 수지나 에폭시 수지 등과 같은 수지류의 물질, 전기 전도성 물질로는 Ag, Al, Ti, W, Cu, Sn, Ni, Pt, Cr, NiSn, TiW, AuSn 또는 이들의 공융 금속을 들 수 있다. 본 공정은 LED와 패키지 본체(21000)의 각 접합면에 제1 및 제2 본딩층(Ba1, Ba2)을 적용한 후에 접합시키는 방식으로 구현될 수 있다.
상기 패키지 본체(21000)에는 접합된 LED의 제1 및 제2 전극(15100a, 15200a)에 연결되도록 상기 패키지 본체(21000)의 하면으로부터 컨택홀이 형성된다. 상기 컨택홀의 측면 및 상기 패키지 본체(21000)의 하면에 절연체(15500)가 형성될 수 있다. 상기 패키지 본체(21000)이 실리콘 기판일 경우에 상기 절연체(15500)는 열 산화공정을 통해서 실리콘 산화막으로 제공될 수 있다. 상기 컨택홀에 도전성 물질을 충전함으로써 상기 제1 및 제2 전극(15100a, 15200a)에 연결되도록 제1 및 제2 전극구조(22100, 22200)를 형성한다. 상기 제1 및 제2 전극구조(22100, 22200)는 시드층(Sa1, Sa2)과 상기 시드층(Sa1, Sa2)을 이용하여 도금공정으로 형성된 도금 충전부(22100c, 22200c)일 수 있다.
상술한 도 14와 같은 칩 스케일 패키지는 별도의 패키지를 따로 구비할 필요가 없으므로, 사이즈를 줄일 수 있고, 제조공정을 단순화하여 대량생산에 적합한 이점이 있다. 또한, 렌즈와 같은 광학 구조를 일체형으로 제조할 수 있는 이점이 있다.
도 15 및 도 16은 본 발명의 일 실시 형태에 따른 LED를 LED 패키지로 구현한 예를 나타낸다.
도 15를 참조하면, LED 패키지는 LED(20001), 패키지 본체(20002) 및 한 쌍의 리드 프레임(20003)을 포함하며, LED(20001)는 리드 프레임(20003)에 실장되어 와이어(W)를 통하여 리드 프레임(20003)과 전기적으로 연결될 수 있다. 실시 형태에 따라, LED(20001)는 리드 프레임(20003) 아닌 다른 영역, 예컨대, 패키지 본체(20002)에 실장될 수도 있을 것이다. 또한, 패키지 본체(20002)는 빛의 반사 효율이 향상되도록 컵 형상을 가질 수 있으며, 이러한 반사컵에는 LED(20001)과 와이어(W) 등을 봉지하도록 투광성 물질로 이루어진 봉지체(20005)가 형성될 수 있다.
도 16을 참조하면, LED 패키지는 LED (30001), 실장 기판(30010) 및 봉지체(30003)를 포함한다. 또한, LED (30001)의 표면 및 측면에는 파장변환부(30002)가 형성될 수 있다. LED (30001)은 실장 기판(30010)에 실장되어 와이어(W)를 통하여 실장 기판(30010)과 전기적으로 연결될 수 있다.
실장 기판(30010)은 기판 본체(30011), 상면 전극(30013) 및 하면 전극(30014)을 구비할 수 있다. 또한, 실장 기판(30010)은 상면 전극(30013)과 하면 전극(30014)을 연결하는 관통 전극(30012)을 포함할 수 있다. 실장 기판(30010)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(30010)의 구조는 다양한 형태로 응용될 수 있다.
파장변환부(30002)는 형광체나 양자점 등을 포함할 수 있다. 봉지체(30003)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시 형태에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(30003) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다.
한편, LED는 청색 LED에 황색, 녹색, 적색 또는 오렌지색의 형광체를 조합하여 백색 광을 발하는 LED와 보라색, 청색, 녹색, 적색 또는 적외선 LED 중 적어도 하나를 포함하게 구성할 수 있다. 이 경우, LED(420)는 연색성(CRI)을 나트륨(Na)등(연색지수 40)에서 태양광(연색지수 100) 수준으로 조절할 수 있으며, 또한 색 온도를 1500K에서 120000K 수준으로 다양한 백색 광을 발생시킬 수 있으며, 필요에 따라서는 보라색, 청색, 녹색, 적색, 오렌지색의 가시광 또는 적외선을 발생시켜 주위 분위기 또는 기분에 맞게 조명 색을 조절할 수 있다. 또한, 식물 성장을 촉진할 수 있는 특수 파장의 광을 발생시킬 수도 있다.
상기 청색 LED에 황색, 녹색, 적색 형광체 및/또는 녹색, 적색 LED의 조합으로 만들어지는 백색광은 2개 이상의 피크 파장을 가지며, 도 17에서 도시하는 CIE 1931 좌표계의 (x, y)좌표가 (0.4476, 0.4074), (0.3484, 0.3516), (0.3101, 0.3162), (0.3128, 0.3292), (0.3333, 0.3333)을 잇는 선분 상에 위치할 수 있다. 또는 상기 선분과 흑체 복사 스펙트럼으로 둘러싸인 영역에 위치할 수 있다. 상기 백색광의 색 온도는 2000K ~ 20000K사이에 해당할 수 있다.
형광체는 다음과 같은 조성식 및 컬러(color)를 가질 수 있다.
산화물계의 경우, 황색 및 녹색 형광체로는 (Y, Lu, Se, La, Gd, Sm)3(Ga, Al)5O12:Ce의 조성을 포함할 수 있다. 청색 형광체로는 BaMgAl10O17:Eu, 3Sr3(PO4)2·CaCl：Eu의 조성을 포함할 수 있다.
실리케이트계의 경우, 황색 및 녹색 형광체로서 (Ba, Sr)2SiO4:Eu 조성을 포함할 수 있으며, 황색 및 등색 형광체로서 (Ba, Sr)3SiO5:Eu 조성을 포함할 수 있다.
질화물계인 경우, 녹색 형광체로서 β-SiAlON:Eu의 조성을, 황색 형광체로서는 (La, Gd, Lu, Y, Sc)3Si6N11:Ce의 조성을, 등색 형광체로서는 α-SiAlON:Eu의 조성을 포함할 수 있다. 적색 형광체로는 (Sr, Ca)AlSiN3:Eu, (Sr, Ca)AlSi(ON)3:Eu, (Sr, Ca)2Si5N8:Eu, (Sr, Ca)2Si5(ON)8:Eu 및 (Sr, Ba)SiAl4N7:Eu 중 적어도 하나의 조성을 포함할 수 있다.
황화물계인 경우, 적색 형광체로는 예를 들면 (Sr, Ca)S:Eu 및 (Y, Gd)2O2S:Eu 중 적어도 하나의 조성을 포함할 수 있으며, 녹색 형광체로는 SrGa2S4:Eu의 조성을 포함할 수 있다.
플루오라이트(flouoride)계 인 경우, 예를 들면 KSF계 적색 형광체로서 K2SiF6:Mn4+의 조성을 포함할 수 있다.
형광체 조성은 기본적으로 화학양론(Stoichiometry)에 부합하여야 하며, 각 원소들은 주기율표상 각 족들 내 다른 원소로 치환이 가능하다. 예를 들어 Sr은 알카리토류(II)족의 Ba, Ca, Mg 등으로, Y는 란탄계열의 Tb, Lu, Sc, Gd 등으로 치환이 가능하다. 또한, 활성제인 Eu 등은 원하는 에너지 준위에 따라 Ce, Tb, Pr, Er, Yb 등으로 치환이 가능하며, 활성제 단독 또는 특성 변형을 위해 부활성제 등이 추가로 적용될 수 있다.
또한, 형광체 대체 물질로 양자점(Quantum Dot, QD) 등의 물질들이 적용될 수 있으며, LED에 형광체와 양자점을 혼합 또는 단독으로 사용될 수 있다.
양자점은 CdSe, InP 등의 코어(Core)(3 ~ 10nm)와 ZnS, ZnSe 등의 셀(Shell)(0.5 ~ 2nm) 및 Core, Shell의 안정화를 위한 리간드(ligand)의 구조로 구성될 수 있으며, 사이즈에 따라 다양한 컬러를 구현할 수 있다.
아래 표 1은 청색 LED(440 ~ 460nm)를 사용한 백색 LED의 응용분야별 형광체 종류이다.
용도 형광체
LED TV 백라이트 유닛(BLU) β-SiAlON:Eu2 +
(Ca,Sr)AlSiN3:Eu2 +
L3Si6O11:Ce3 +
K2SiF6:Mn4 +
조명 Lu3Al5O12:Ce3 +
Ca-αSiAlON:Eu2 +
L3Si6N11:Ce3 +
(Ca,Sr)AlSiN3:Eu2 +
Y3Al5O12:Ce3 +
K2SiF6:Mn4 +
사이드뷰(모바일, 노트PC) Lu3Al5O12:Ce3 +
Ca-αSiAlON:Eu2 +
L3Si6N11:Ce3 +
(Ca,Sr)AlSiN3:Eu2 +
Y3Al5O12:Ce3 +
(Sr,Ba,Ca,Mg)2SiO4
K2SiF6:Mn4 +
전장(헤드라이트 등) Lu3Al5O12:Ce3 +
Ca-αSiAlON:Eu2 +
L3Si6N11:Ce3 +
(Ca,Sr)AlSiN3:Eu2 +
Y3Al5O12:Ce3 +
K2SiF6:Mn4 +
상기 형광체 또는 양자점의 도포 방식은 크게 LED (또는 LED 패키지)에 뿌리는 방식, 막 형태로 덮는 방식, 필름 또는 세라믹 형광체 등의 시트 형태를 부착하는 방식 중 적어도 하나를 사용할 수 있다.
뿌리는 방식으로는 디스펜싱(dispensing), 스프레이 코팅(spray coating)등이 일반적이며, 디스펜싱은 공압 방식과 스크류(screw), 리니어 타입(linear type) 등의 기계적(mechanical) 방식을 포함한다. 제팅(jetting) 방식으로 미량 토출을 통한 도팅량 제어 및 이를 통한 색좌표 제어도 가능하다. 웨이퍼 레벨 또는 LED 상에 스프레이 방식으로 형광체를 일괄 도포하는 방식은 생산성 및 두께 제어가 용이할 수 있다.
LED 위에 막 형태로 직접 덮는 방식은 전기영동, 스크린 프린팅(screen printing) 또는 형광체의 몰딩 방식으로 적용될 수 있으며, 칩 측면의 도포 유무 필요에 따라 해당 방식의 차이점을 가질 수 있다.
발광 파장이 다른 2종 이상의 형광체 중 단파장에서 발광하는 광을 재흡수 하는 장파장 발광 형광체의 효율을 제어하기 위하여 발광 파장이 다른 2종 이상의 형광체층을 구분할 수 있으며, 칩과 형광체 2종 이상의 파장 재흡수 및 간섭을 최소화하기 위하여 각 층 사이에 DBR(ODR) 층을 포함할 수 있다. 균일 도포막을 형성하기 위하여 형광체를 필름 또는 세라믹 형태로 제작 후 칩 위에 부착(attach)할 수 있다.
광 효율, 배광 특성에 차이점을 주기 위하여 리모트(remote) 형식으로 광변환 물질을 위치할 수 있으며, 이때 광변환 물질은 내구성, 내열성에 따라 투광성 고분자, 유리등의 물질 등과 함께 위치할 수 있다.
형광체 도포 기술은 LED에서 광특성을 결정하는 가장 큰 역할을 하게 되므로, 형광체 도포층의 두께, 형광체의 균일 분산등의 제어 기술들이 다양하게 연구되고 있다.
양자점 또한 형광체와 동일한 방식으로 LED에 위치할 수 있으며, 유리 또는 투광성 고분자 물질 사이에 위치하여 광변환을 할 수도 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다.
100: 외부전원 200: 정류부
300: 광원부 400: 결선 제어부
500: 구동 제어부 410: 결선 스위칭 제어부
510: 구동 스위칭 제어부 10: 제1 LED 어레이
20: 제2 LED 어레이 30: 제3 LED 어레이

Claims (10)

  1. 소정의 주기를 갖는 구동전압에 의해 구동되며, 서로 직렬로 연결되는 복수의 제1 LED가 구비된 제1 LED 어레이 및 서로 직렬로 연결되는 복수의 제2 LED가 구비된 제2 LED 어레이를 포함하는 광원부;
    상기 구동전압의 한 번의 주기 내에서 상기 구동전압이 갖는 최대값에 기초하여 상기 제1 및 제2 LED 어레이 간의 연결구조를 직렬, 병렬 또는 직병렬로 결정하는 결선 제어부; 및
    상기 구동전압의 한 번의 주기 내에서의 상기 구동전압의 크기 변화에 따라 상기 광원부에서 구동되는 LED의 개수를 제어하는 구동 제어부; 를 포함하고,
    상기 제1 및 제2 LED 어레이 각각은 복수의 제1 노드와 복수의 제2 노드 사이에 연결된 것을 특징으로 하는 발광장치.
  2. 제1 항에 있어서, 상기 결선 제어부는,
    스위칭 동작에 의해 상기 제1 및 제2 LED 어레이 간의 연결구조를 결정하는 결선 스위치부; 및
    상기 결선 스위치부의 스위칭 동작을 제어하는 결선 스위칭 제어부를 포함하는 것을 특징으로 하는 발광장치.
  3. 제2 항에 있어서, 상기 결선 스위치부는,
    상기 복수의 제1 노드 사이 및 상기 복수의 제2 노드 사이에 각각 연결되는 복수의 제1 결선 스위치;
    상기 복수의 제1 LED 사이의 노드 중 적어도 하나와, 상기 복수의 제2 LED 사이의 노드 중 적어도 하나에 연결되는 적어도 하나의 제2 결선 스위치; 및
    상기 복수의 제1 노드 중 적어도 하나와, 상기 복수의 제2 노드 중 적어도 하나에 연결되는 적어도 하나의 제3 결선 스위치;
    를 포함하는 것을 특징으로 하는 발광장치.
  4. 제3 항에 있어서, 상기 결선 스위칭 제어부는,
    상기 구동전압의 최대값이 기 설정된 값보다 작으면 상기 복수의 제1 결선 스위치와 상기 적어도 하나의 제2 결선 스위치를 온(On) 스위칭 하되, 상기 적어도 하나의 제3 결선 스위치를 오프(Off) 스위칭 하고,
    상기 구동전압의 최대값이 기 설정된 값보다 크면 상기 적어도 하나의 제3 결선 스위치를 온(On) 스위칭 하되, 상기 복수의 제1 결선 스위치와 상기 적어도 하나의 제2 결선 스위치를 오프(Off) 스위칭 하는 것을 특징으로 하는 발광장치.
  5. 제4 항에 있어서, 상기 구동 제어부는,
    상기 복수의 제1 LED 사이의 노드 및 상기 복수의 제2 LED 사이의 노드 중 적어도 하나와 접지를 연결하는 적어도 하나의 구동 스위치와,
    상기 적어도 하나의 구동 스위치의 스위칭 동작을 제어하는 구동 스위칭 제어부를 포함하는 것을 특징으로 하는 발광장치.
  6. 제5 항에 있어서, 상기 광원부는,
    서로 직렬로 연결되며, 상기 구동 스위치의 온/오프 스위칭에 따라 구동되는 발광그룹의 수가 제어되는 제1 내지 제n 발광그룹(n은 2 이상의 정수)으로 구분되며,
    상기 구동 스위칭 제어부는,
    상기 구동전압의 크기가 증가하면 상기 제1 내지 제n 발광그룹 중 구동되는 발광그룹의 수가 증가하도록 상기 적어도 하나의 구동 스위치의 스위칭 동작을 제어하는 것을 특징으로 하는 발광장치.
  7. 제5 항에 있어서, 상기 광원부는,
    서로 직렬로 연결되며, 상기 구동 스위치의 온/오프 스위칭에 따라 구동되는 발광그룹의 수가 제어되는 제1 내지 제n 발광그룹(n은 2 이상의 정수) 으로 구분되며,
    상기 제1 내지 제n 발광그룹 각각은 상기 복수의 제1 LED 중 적어도 하나와 상기 복수의 제2 LED 중 적어도 하나를 병렬로 연결하는 연결구조를 포함하는 것을 특징으로 하는 발광장치.
  8. 제5 항에 있어서, 상기 광원부는,
    서로 직렬로 연결되며, 상기 구동 스위치의 온/오프 스위칭에 따라 구동되는 발광그룹의 수가 제어되는 제1 내지 제n 발광그룹(n은 2 이상의 정수) 으로 구분되며,
    상기 제1 내지 제n 발광그룹 각각은 상기 복수의 제1 LED와 복수의 제2 LED 중 적어도 2 이상의 LED를 직렬로 연결하는 연결구조를 포함하는 것을 특징으로 하는 발광장치.
  9. 제1 항에 있어서,
    상기 광원부는 상기 복수의 제1 노드와 복수의 제2 노드 사이에 연결되며, 서로 직렬로 연결되는 복수의 제3 LED가 구비된 제3 LED 어레이를 더 포함하고,
    상기 결선 제어부는, 상기 구동전압의 최대값에 기초하여 상기 제1 내지 제3 LED 어레이 간의 연결구조를 직렬, 병렬 또는 직병렬로 결정하는 것을 특징으로 하는 발광장치.
  10. 복수의 제1 노드와 복수의 제2 노드 사이에 연결되며, 서로 직렬로 연결되는 복수의 제1 LED가 구비된 제1 LED 어레이 및 서로 직렬로 연결되는 복수의 제2 LED가 구비된 제2 LED 어레이를 포함하는 광원부의 동작을 제어하는 구동장치에 있어서,
    소정의 주기를 가지며 상기 광원부로 제공되는 구동전압이, 상기 구동전압의 한 번의 주기 내에서 갖는 최대값에 기초하여 상기 제1 및 제2 LED 어레이 간의 연결구조를 직렬, 병렬 또는 직병렬로 결정하는 결선 제어부; 및
    상기 구동전압의 한 번의 주기 내에서의 상기 구동전압의 크기 변화에 따라 상기 광원부에서 구동되는 LED의 개수를 제어하는 구동 제어부; 를 포함하는 광원 구동장치.
KR1020140002446A 2014-01-08 2014-01-08 발광장치 및 광원 구동장치 KR102122363B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140002446A KR102122363B1 (ko) 2014-01-08 2014-01-08 발광장치 및 광원 구동장치
US14/491,462 US9468058B2 (en) 2014-01-08 2014-09-19 Light emitting device and light source driving apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140002446A KR102122363B1 (ko) 2014-01-08 2014-01-08 발광장치 및 광원 구동장치

Publications (2)

Publication Number Publication Date
KR20150082917A KR20150082917A (ko) 2015-07-16
KR102122363B1 true KR102122363B1 (ko) 2020-06-12

Family

ID=53496277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140002446A KR102122363B1 (ko) 2014-01-08 2014-01-08 발광장치 및 광원 구동장치

Country Status (2)

Country Link
US (1) US9468058B2 (ko)
KR (1) KR102122363B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102122363B1 (ko) * 2014-01-08 2020-06-12 삼성전자주식회사 발광장치 및 광원 구동장치
CN105657927B (zh) 2014-11-14 2018-04-24 凹凸电子（武汉）有限公司 光源驱动电路和控制光源的电能的控制电路
US9439255B2 (en) * 2014-11-14 2016-09-06 02Micro Inc Circuits for driving light sources
JP6741682B2 (ja) * 2015-03-09 2020-08-19 ルミレッズ ホールディング ベーフェー 制御可能な照明デバイスを用いたｌｅｄ照明回路
DE202015008006U1 (de) * 2015-11-19 2017-02-21 Zumtobel Lighting Gmbh Leuchtdiodenmodul und Beleuchtungsvorrichtung
JP6748977B2 (ja) * 2015-12-10 2020-09-02 パナソニックＩｐマネジメント株式会社 発光装置及び照明器具
JP6720753B2 (ja) * 2016-07-27 2020-07-08 東芝ライテック株式会社 車両用照明装置および車両用灯具
CN107949091B (zh) * 2016-10-12 2020-09-22 东莞艾笛森光电有限公司 发光二极管驱动电路
CN210629912U (zh) * 2019-07-26 2020-05-26 漳州立达信光电子科技有限公司 一种可调色温的发光二极管电路及灯具
KR20220100419A (ko) * 2021-01-08 2022-07-15 현대모비스 주식회사 차량용 램프 및 그 램프를 포함하는 차량

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0858110B1 (en) 1996-08-27 2006-12-13 Seiko Epson Corporation Separating method, method for transferring thin film device, and liquid crystal display device manufactured by using the transferring method
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
EP1420463A4 (en) 2001-08-22 2008-11-26 Sony Corp NITRID SEMICONDUCTOR ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
JP5514206B2 (ja) 2008-07-29 2014-06-04 コーニンクレッカ フィリップス エヌ ヴェ 複数のｌｅｄを有する照明デバイス
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) * 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
US8324840B2 (en) 2009-06-04 2012-12-04 Point Somee Limited Liability Company Apparatus, method and system for providing AC line power to lighting devices
JP5471330B2 (ja) * 2009-07-14 2014-04-16 日亜化学工業株式会社 発光ダイオード駆動回路及び発光ダイオードの点灯制御方法
TW201105172A (en) 2009-07-30 2011-02-01 Advanced Connectek Inc Light emitting diode (LED) device and driving method thereof
CN102612861B (zh) 2009-11-13 2016-01-20 日亚化学工业株式会社 发光二极管驱动装置及发光二极管的点亮控制方法
KR101198395B1 (ko) * 2010-09-10 2012-11-08 단국대학교 산학협력단 조명용 발광 다이오드 구동 회로
KR20120130969A (ko) * 2011-05-24 2012-12-04 삼성전기주식회사 Ｌｅｄ 회로
DE112012002250B4 (de) 2011-05-26 2019-03-28 Korea Electrotechnology Research Institute Vorrichtung zum Steuern des Betriebs von LEDs
KR101339646B1 (ko) 2011-11-03 2013-12-09 한국전기연구원 엘이디 구동 제어 장치
TWI441560B (zh) * 2011-06-30 2014-06-11 Interlight Optotech Corp 發光二極體模組及其操作方法
KR101266284B1 (ko) 2011-09-23 2013-05-22 동 훈 김 엘이디 조명회로
KR20130047196A (ko) 2011-10-31 2013-05-08 초이스라이텍 주식회사 발광다이오드 모듈 구동회로
KR101285644B1 (ko) 2011-11-11 2013-07-12 주식회사 티엘아이 전류 감지 방식 엘이디 조명장치
KR101360326B1 (ko) 2012-01-20 2014-02-12 한국과학기술원 균등수명 선형 스위칭 엘이디 장치 및 그를 이용한 엘이디 조명장치
DE102013108560A1 (de) * 2012-08-10 2014-02-13 Samsung Electronics Co., Ltd. Beleuchtungsvorrichtung
KR102122363B1 (ko) * 2014-01-08 2020-06-12 삼성전자주식회사 발광장치 및 광원 구동장치

Also Published As

Publication number Publication date
US20150195874A1 (en) 2015-07-09
KR20150082917A (ko) 2015-07-16
US9468058B2 (en) 2016-10-11

Similar Documents

Publication Publication Date Title
KR102122363B1 (ko) 발광장치 및 광원 구동장치
US10347804B2 (en) Light source package and display device including the same
US9172019B2 (en) Light emitting device package and method of manufacturing the same
KR102335105B1 (ko) 발광 소자 및 그의 제조 방법
US20190221730A1 (en) Light-emitting diode (led), led package and apparatus including the same
US9450151B2 (en) Semiconductor light-emitting device
TWI488339B (zh) 半導體發光裝置
JP4805831B2 (ja) 半導体発光装置、照明モジュール、照明装置、表面実装部品、および表示装置
US10374003B2 (en) Semiconductor light emitting device and LED module using the same
KR102075987B1 (ko) 질화물 반도체 발광소자
KR102098590B1 (ko) 발광모듈 및 이를 구비한 면 조명장치
US20160172532A1 (en) Method of manufacturing semiconductor light-emitting device
KR20150138479A (ko) 발광 소자 패키지의 제조 방법
US10304990B2 (en) Method of fabricating semiconductor light emitting device
KR20160101226A (ko) 반도체 발광 소자
KR20150117911A (ko) 조명 장치
KR20160000513A (ko) 반도체 발광소자 패키지
KR20110098600A (ko) 멀티셀 어레이를 갖는 반도체 발광장치 및 이의 제조방법
US20150233551A1 (en) Method of manufacturing light source module and method of manufacturing lighting device
US10385266B2 (en) Phosphor composition, light emitting element package comprising same, and lighting system
US9440518B2 (en) Lighting system for a vehicle
KR20120065607A (ko) 반도체 발광소자 및 반도체 발광소자 제조방법
KR20170133702A (ko) 발광소자 패키지
JP6287204B2 (ja) 半導体光源装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant