KR20110098600A - 멀티셀 어레이를 갖는 반도체 발광장치 및 이의 제조방법 - Google Patents

멀티셀 어레이를 갖는 반도체 발광장치 및 이의 제조방법 Download PDF

Info

Publication number
KR20110098600A
KR20110098600A KR1020100085707A KR20100085707A KR20110098600A KR 20110098600 A KR20110098600 A KR 20110098600A KR 1020100085707 A KR1020100085707 A KR 1020100085707A KR 20100085707 A KR20100085707 A KR 20100085707A KR 20110098600 A KR20110098600 A KR 20110098600A
Authority
KR
South Korea
Prior art keywords
light emitting
light
semiconductor layer
layer
conductive semiconductor
Prior art date
Application number
KR1020100085707A
Other languages
English (en)
Inventor
김제원
장태성
우종균
이종호
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to TW100103015A priority Critical patent/TWI523262B/zh
Priority to EP11153609A priority patent/EP2367203A1/en
Priority to JP2011033840A priority patent/JP2011181921A/ja
Priority to US13/034,136 priority patent/US8598619B2/en
Priority to US13/035,063 priority patent/US8637897B2/en
Priority to CN201110056959.3A priority patent/CN102169934B/zh
Publication of KR20110098600A publication Critical patent/KR20110098600A/ko
Priority to US14/081,430 priority patent/US20140070244A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

본 발명은 반도체 발광장치 및 이를 제조하는 방법에 관한 것으로서, 본 발명의 일 측면은, 기판과, 상기 기판 상에 배열되며, 각각 제1 및 제2 도전형 반도체층과 그 사이에 형성되되 청색광을 방출하는 활성층을 갖는 복수의 발광 셀과, 상기 발광 셀의 제1 및 제2 도전형 반도체층 중 적어도 하나를 다른 발광 셀의 제1 및 제2 도전형 반도체층 중 적어도 하나와 전기적으로 연결하는 배선 구조 및 상기 복수의 발광 셀이 이루는 발광 영역 중 적어도 일부에 형성되며, 적색의 광 변환 물질을 갖는 적색 광 변환부 및 녹색의 광 변환 물질을 갖는 녹색 광 변환부 중 적어도 하나를 포함하는 광 변환부를 포함하는 반도체 발광장치를 제공한다.
본 발명의 일 실시 형태에 따른 반도체 발광장치를 사용할 경우, 단위 면적당 전류 밀도를 개선하여 광 효율을 향상되며, 나아가, 고 연색성의 백색광을 얻을 수 있다.

Description

멀티셀 어레이를 갖는 반도체 발광장치 및 이의 제조방법 {SEMICONDUCTOR LIGHT EMITTING DEVICE HAVING A MULTI-CELL ARRAY AND MANUFATURING METHOD OF THE SAME}
본 발명은 반도체 발광장치에 관한 것으로서, 특히, 복수의 발광 셀이 배열된 구조를 갖는 반도체 발광장치 및 이를 제조하는 방법에 관한 것이다.
일반적으로, 반도체 발광다이오드(LED)는 출력 및 효율이나 신뢰성 측면에서 광원으로서 유익한 장점을 가지므로, 디스플레이 장치의 백라이트뿐만 아니라, 다양한 조명장치를 위한 고출력, 고효율 광원으로서 적극적으로 연구 개발되고 있다. 이러한 LED를 조명용 광원으로 상용하기 위해서는 원하는 높은 수준의 출력을 제공하면서 광효율을 높이고 제조비용을 낮출 필요가 있다.
하지만, 높은 정격전류를 사용하는 고출력 LED의 경우에는 상대적으로 낮은 정격전류를 사용하는 저출력 LED와 비교하여 전류밀도가 높아서 광효율이 현저히 낮아진다. 구체적으로, 높은 출력을 얻기 위해서 동일 면적의 LED 칩에서 높은 광속을 얻기 위해서는 정격 전류를 높이는 경우에, 전류밀도의 증가로 인하여 오히려 광효율이 낮아지고, 소자의 발열에 인하여 광효율 저하가 가속되는 문제가 있다.
이러한 문제를 해결하기 위한 방안으로서, 패키지 레벨에서 다수개의 저출력 LED 칩을 다이 본딩한 후 와이어 본딩으로 칩과 칩을 연결하는 고출력 발광장치가 제안되고 있다. 본 방안에 따르면, 비교적 작은 사이즈의 저출력 LED 칩을 사용하므로, 큰 사이즈의 고출력 LED 칩을 사용하는 경우보다 전류 밀도가 낮아져 전체적인 광효율을 증가시킬 수 있다. 그러나, 와이어 본딩 개수가 증가에 따라 제조비용이 증가하고 공정이 복잡해질 뿐만 아니라, 와이어 오픈에 의한 불량율이 증가하는 문제가 있다. 또한, 칩과 칩을 와이어로 연결할 경우에, 복잡한 직병렬의 배선구조를 구현하기 곤란할 뿐만 아니라, 와이어에 의해 소모되는 공간에 의해 패키지의 소형화가 어려우며, 단일 패키지에서 칩을 실장할 수 있는 개수도 제한되는 문제가 있다.
본 발명의 목적 중 하나는 단위 면적당 전류 밀도를 개선하여 광 효율을 향상시키며, 나아가, 고 연색성의 백색광을 방출할 수 있는 반도체 발광장치를 제공하는 것에 있다.
본 발명의 목적 중 다른 하나는 형광체를 사용하지 않고도 높은 효율의 백색광을 얻을 수 있는 반도체 발광장치 및 이를 효과적으로 제조하는 방법을 제공하는 것에 있다.
본 발명의 목적 중 또 다른 하나는 다수의 발광 셀을 갖는 경우에 있어서 충분한 발광 면적을 확보할 수 있는 반도체 발광소자를 제공하는 것에 있다.
상기와 같은 과제를 해결하기 위하여, 본 발명의 일 측면은,
기판과, 상기 기판 상에 배열되며, 각각 제1 및 제2 도전형 반도체층과 그 사이에 형성되되 청색광을 방출하는 활성층을 갖는 복수의 발광 셀과, 상기 발광 셀의 제1 및 제2 도전형 반도체층 중 적어도 하나를 다른 발광 셀의 제1 및 제2 도전형 반도체층 중 적어도 하나와 전기적으로 연결하는 배선 구조 및 상기 복수의 발광 셀이 이루는 발광 영역 중 적어도 일부에 형성되며, 적색의 광 변환 물질을 갖는 적색 광 변환부 및 녹색의 광 변환 물질을 갖는 녹색 광 변환부 중 적어도 하나를 포함하는 광 변환부를 포함하는 반도체 발광장치를 제공한다.
본 발명의 일 실시 예에서, 상기 발광 영역 중 일부에는 상기 광 변환부가 형성되지 않을 수 있다.
본 발명의 일 실시 예에서, 상기 광 변환부는 형광체 및 양자점 중 적어도 하나의 물질을 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 복수의 발광 셀 중 적어도 하나의 제1 도전형 반도체층은 다른 셀의 제2 도전형 반도체층과 전기적으로 연결될 수 있다.
본 발명의 일 실시 예에서, 상기 복수의 발광 셀 중 적어도 하나의 제1 도전형 반도체층은 다른 셀의 제1 도전형 반도체층과 전기적으로 연결될 수 있다.
본 발명의 일 실시 예에서, 상기 복수의 발광 셀 중 적어도 하나의 제2 도전형 반도체층은 다른 셀의 제2 도전형 반도체층과 전기적으로 연결될 수 있다.
본 발명의 일 실시 예에서, 상기 복수의 발광 셀의 제1 도전형 반도체층은 서로 일체로 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 복수의 발광 셀 하나 당 상기 적색 및 녹색 광 변환부 중 하나가 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 복수의 발광 셀 중 2개 이상의 발광 셀에 대하여 상기 적색 및 녹색 광 변환부 중 하나가 일체로 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 적색 및 녹색 광 변환부는 상기 발광 셀의 표면을 따라 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 광 변환부는 상기 적색 및 녹색 광 변환부를 포함하며, 상기 복수의 발광 셀은 상기 적색 광 변환부가 형성된 하나 이상의 셀을 갖는 적색 그룹, 상기 녹색 광변부가 형성된 하나 이상의 셀을 갖는 녹색 그룹 및 상기 적색 및 녹색 광 변환부가 형성되지 않은 하나 이상의 셀을 갖는 청색 그룹으로 나뉘며, 상기 적색, 녹색 및 청색 그룹과 각각 연결된 3쌍의 패드부를 더 포함할 수 있다.
이 경우, 상기 패드부를 통하여 상기 적색, 녹색 및 청색 그룹으로 인가되는 전류는 각각 독립적으로 조절될 수 있다.
본 발명의 다른 측면은,
기판과, 상기 기판 상에 배열되며, 각각 제1 및 제2 도전형 반도체층과 그 사이에 형성되되 청색광을 방출하는 활성층을 갖는 복수의 발광 셀과, 상기 발광 셀의 제1 및 제2 도전형 반도체층 중 적어도 하나를 다른 발광 셀의 제1 및 제2 도전형 반도체층 중 적어도 하나와 전기적으로 연결하는 배선 구조 및 상기 복수의 발광 셀이 이루는 발광 영역에 적색 및 녹색의 광 변환 물질 중 적어도 하나를 구비하여 형성되되, 상기 적색 및 녹색의 광 변환 물질 중 적어도 하나의 배합비가 서로 다른 복수의 그룹으로 나뉘는 광 변환부를 포함하는 반도체 발광장치를 제공한다.
본 발명의 또 다른 측면은,
패키지 기판과, 상기 패키지 기판 상에 배열되며, 각각 제1 및 제2 도전형 반도체층과 그 사이에 형성되되 청색광을 방출하는 활성층을 갖는 복수의 발광 셀을 각각 포함하는 복수의 멀티칩 소자와, 상기 발광 셀의 제1 및 제2 도전형 반도체층 중 적어도 하나를 다른 발광 셀의 제1 및 제2 도전형 반도체층 중 적어도 하나와 전기적으로 연결하는 배선 구조 및 상기 복수의 멀티칩 소자의 광 경로 상에 각각 배치되며, 적색 및 녹색의 광 변환 물질 중 적어도 하나를 각각 구비하는 복수의 광 변환부를 포함하며, 상기 복수의 광 변환부는 상기 적색 및 녹색의 광 변환 물질 중 적어도 하나의 배합비가 서로 다른 복수의 그룹으로 나뉘는 반도체 발광장치를 제공한다.
본 발명의 일 실시 예에서, 상기 광 변환부는 황색 광 변환 물질을 더 구비하며 상기 적색, 녹색 및 황색 광 변환 물질 중 적어도 하나의 배합비가 서로 다른 복수의 그룹으로 나뉠 수 있다.
이 경우, 상기 복수의 그룹과 각각 연결된 복수의 패드부를 더 포함할 수 있다.
이 경우, 상기 복수의 패드부를 통하여 상기 복수의 그룹으로 인가되는 전류는 각각 독립적으로 조절될 수 있다.
본 발명의 일 실시 예에서, 상기 광 변환부는 댐부를 구비하며, 상기 광 변환 물질은 상기 댐부 내부에 충진될 수 있다.
이 경우, 상기 댐부는 상기 광 변환 물질과 동일한 물질을 포함할 수 있다.
또한, 상기 댐부는 그 내부에 충진된 상기 광 변환부의 나머지 부분과 동일한 물질로 이루어질 수 있다.
본 발명의 또 다른 측면은,
기판과, 상기 기판 상에 배열되며, 각각 제1 및 제2 도전형 반도체층과 그 사이에 형성된 활성층을 갖는 복수의 발광 셀 및 상기 발광 셀의 제1 및 제2 도전형 반도체층 중 적어도 하나를 다른 발광 셀의 제1 및 제2 도전형 반도체층 중 적어도 하나와 전기적으로 연결하는 배선 구조를 포함하며, 상기 복수의 발광 셀 중 일부의 활성층은 적색광을 방출하고, 다른 일부의 활성층은 녹색광을 방출하며, 나머지의 활성층은 청색광을 방출하는 반도체 발광장치를 제공한다.
본 발명의 일 실시 예에서, 상기 기판과 상기 제1 도전형 반도체층과 사이에 형성되며, 상기 복수의 발광 셀의 제1 도전형 반도체층들을 연결시키는 기저층을 더 포함할 수 있다.
이 경우, 상기 기저층은 제1 도전형 반도체 물질로 이루어질 수 있으며, 이와 달리, 상기 기저층은 언도프 반도체 물질로 이루어질 수도 있다.
본 발명의 일 실시 예에서, 상기 복수의 발광 셀의 제1 도전형 반도체층은 서로 일체로 형성될 수 있다.
본 발명의 또 다른 측면은,
기판 상의 제1 영역에 제1 도전형 반도체층, 제1 활성층 및 제2 도전형 반도체층을 순차적으로 성장시켜 제1 발광구조물을 형성하는 단계와, 상기 기판 상의 제2 영역에 제1 도전형 반도체층, 제2 활성층 및 제2 도전형 반도체층을 순차적으로 성장시켜 제2 발광구조물을 형성하는 단계와, 상기 기판 상의 제3 영역에 제1 도전형 반도체층, 제3 활성층 및 제2 도전형 반도체층을 순차적으로 성장시켜 제3 발광구조물을 형성하는 단계 및 상기 제1 내지 제3 발광구조물을 서로 전기적으로 연결하도록 배선 구조를 형성하는 단계를 포함하며, 상기 제1 내지 제3 활성층 중 하나는 적색광을 방출하고, 다른 하나는 녹색광을 방출하며, 나머지의 하나는 청색광을 방출하는 반도체 발광장치 제조방법을 제공한다.
본 발명의 일 실시 예에서, 상기 제1 발광구조물을 형성하는 단계 전에 상기 기판 상에 제1 오픈 영역을 갖는 마스크층을 형성하는 단계를 더 포함하며, 상기 제1 발광구조물은 상기 제1 오픈 영역에 형성될 수 있다.
이 경우, 상기 제2 발광구조물을 형성하는 단계 전에 상기 마스크층에 제2 오픈 영역을 형성하는 단계를 더 포함하며, 상기 제2 발광구조물은 상기 제2 오픈 영역에 형성될 수 있다.
또한, 상기 제3 발광구조물을 형성하는 단계 전에 상기 마스크층에 제3 오픈 영역을 형성하는 단계를 더 포함하며, 상기 제3 발광구조물은 상기 제3 오픈 영역에 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 내지 제3 발광구조물은 서로 접촉하지 않도록 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 내지 제3 발광구조물을 형성하기 전에 상기 기판 상에 기저층을 형성하는 단계를 더 포함할 수 있다.
이 경우, 상기 기저층은 제1 도전형 반도체 물질로 이루어질 수 있으며, 이와 달리, 상기 기저층은 언도프 반도체 물질로 이루어질 수도 있다.
또한, 상기 제1 도전형 반도체층을 성장하는 단계는 상기 기저층 상에 상기 제1 도전형 반도체층을 재성장시키는 단계일 수 있다.
본 발명의 또 다른 측면은,
기판 상에 제1 도전형 반도체층을 성장시키는 단계와, 상기 제1 도전형 반도체층의 제1 내지 제3 영역에 각각 제1 내지 제3 활성층을 성장시키는 단계와, 상기 제1 내지 제3 활성층을 덮도록 제2 도전형 반도체층을 성장시키는 단계와, 상기 제1 내지 제3 활성층에 대응하는 위치에 해당하는 상기 제2 도전형 반도체층이 잔존하도록 상기 제2 도전형 반도체층의 일부를 제거하여 제1 내지 제3 발광구조물을 형성하는 단계 및 상기 제1 내지 제3 발광구조물을 서로 전기적으로 연결하도록 배선 구조를 형성하는 단계를 포함하며, 상기 제1 내지 제3 활성층 중 하나는 적색광을 방출하고, 다른 하나는 녹색광을 방출하며, 나머지의 하나는 청색광을 방출하는 반도체 발광장치 제조방법을 제공한다.
본 발명의 일 실시 예에서, 상기 제1 내지 제3 발광구조물을 형성하는 단계는 상기 제1 내지 제3 활성층에 대응하는 위치에 해당하는 상기 제1 도전형 반도체층이 잔존하도록 상기 제1 도전형 반도체층의 일부를 제거하는 단계를 포함할 수 있다.
본 발명의 또 다른 측면은,
도전성 기판 상에 배열되며, 제1 및 제2 도전형 반도체층과 그 사이에 형성된 활성층을 갖되, 상기 제2 도전형 반도체층이 상기 도전성 기판을 향하면서 상기 도전성 기판과 전기적으로 연결되도록 배치된 복수의 발광 셀 및 상기 복수의 발광 셀 중 적어도 하나의 제1 도전형 반도체층을 다른 발광 셀의 제1 도전형 반도체층과 전기적으로 연결하는 배선 구조를 포함하는 반도체 발광장치를 제공한다.
본 발명의 일 실시 예에서, 상기 도전성 기판과 상기 복수의 발광 셀 사이에 형성된 반사금속층을 더 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 배선 구조는 금속으로 이루어질 수 있다.
본 발명의 일 실시 예에서, 상기 배선 구조는 적어도 상기 제1 도전형 반도체층의 상면 위에 형성된 부분은 투명 전도성 물질로 이루어질 수 있다.
본 발명의 일 실시 예에서, 상기 도전성 기판과 상기 복수의 발광 셀 사이에 형성된 베리어층을 더 포함할 수 있다.
이 경우, 상기 베리어층은 상기 복수의 발광 셀 각각의 제2 도전형 반도체층과 전기적으로 연결될 수 있다.
본 발명의 일 실시 예에서, 상기 복수의 발광 셀은 서로 전기적으로 병렬 연결될 수 있다.
본 발명의 일 실시 형태에 따른 반도체 발광장치를 사용할 경우, 단위 면적당 전류 밀도를 개선하여 광 효율을 향상되며, 나아가, 고 연색성의 백색광을 얻을 수 있다.
또한, 본 발명의 다른 실시 형태에 따르면, 형광체를 사용하지 않고도 높은 효율의 백색광을 얻을 수 있는 반도체 발광장치 및 이를 효과적으로 제조하는 방법을 얻을 수 있으며, 나아가, 다수의 발광 셀을 갖는 경우에 있어서 충분한 발광 면적을 확보할 수 있는 반도체 발광소자를 얻을 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 평면도이다.
도 2는 도 1에서 A-A`선을 따라 절개해 본 개략적인 단면도이다.
도 3은 도 1에 도시된 반도체 발광소자에서 각 발광 셀의 연결 관계를 나타내는 등가회로도이다.
도 4는 도 1의 실시 형태에서 변형된 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
도 5는 도 1의 실시 형태의 또 다른 변형 예에서 채용될 수 있는 발광 셀 간의 배선 연결 구조를 개략적으로 나타낸 단면도이다.
도 6은 도 5의 배선 연결 구조에 의하여 얻어질 수 있는 교류 구동용 등가회로도이다.
도 7은 본 발명의 다른 실시 형태에 따른 반도체 발광장치를 개략적으로 나타낸 평면도이다.
도 8은 도 7에 도시된 반도체 발광소자에서 각 발광 셀의 연결 관계를 나타내는 등가회로도이다.
도 9는 도 7의 실시 형태에서 변형된 실시 형태에 따른 반도체 발광장치를 개략적으로 나타낸 평면도이다.
도 10은 본 발명의 다른 실시 형태에 따른 반도체 발광장치를 개략적으로 나타낸 평면도이다.
도 11은 도 10에 도시된 반도체 발광소자에서 각 발광 셀의 연결 관계를 나타내는 등가회로도이다.
도 12는 본 발명의 다른 실시 형태에 따른 반도체 발광장치를 개략적으로 나타낸 평면도이다.
도 13은 본 발명의 다른 실시 형태에 따른 반도체 발광장치를 개략적으로 나타낸 평면도이다.
도 14는 본 발명의 다른 실시 형태에 따른 반도체 발광장치를 개략적으로 나타낸 평면도이다.
도 15는 도 14에서 B-B`선을 따라 절개해 본 개략적인 단면도이다.
도 16은 도 15에서 D-D`선을 따라 절개해 본 개략적인 단면도이다.
도 17 내지 20은 도 14의 반도체 발광장치를 제조하는 방법의 일 예를 설명하기 위한 공정별 단면도이다.
도 21은 본 발명의 다른 실시 형태에 따른 반도체 발광장치를 개략적으로 나타낸 평면도이다.
도 22는 도 21에서 E1-E1`선을 따라 절개해 본 개략적인 단면도이다.
도 23은 도 21의 실시 형태에서 변형된 실시 형태에 따른 반도체 발광장치의 일부를 개략적으로 나타낸 단면도이다.
도 24는 도 21의 실시 형태에서 변형된 실시 형태에 따른 반도체 발광장치의 일부를 개략적으로 나타낸 단면도이다.
도 25 내지 28은 도 21의 구조를 갖는 반도체 발광장치를 제조하는 방법의 일 예를 설명하기 위한 공정별 단면도이다.
도 29는 본 발명에 의하여 얻어진 반도체 발광장치의의 사용 예를 개략적으로 나타낸 구성도이다.
도 30은 본 발명의 다른 실시 형태에 따른 반도체 발광장치를 개략적으로 나타낸 평면도이다.
도 31은 도 30의 실시 형태에 따른 반도체 발광장치에서 A-A`선을 따라 절개해 본 개략적인 단면도이다.
도 32 내지 34는 본 발명의 반도체 발광장치를 제조하는 방법의 다른 예를 설명하기 위한 공정별 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 평면도이며, 도 2는 도 1에서 A-A`선을 따라 절개해 본 개략적인 단면도이다. 또한, 도 3은 도 1에 도시된 반도체 발광소자에서 각 발광 셀의 연결 관계를 나타내는 등가회로도이다. 도 4는 도 1의 실시 형태에서 변형된 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
우선, 도 1 및 도 2를 참조하면, 본 실시 형태에 따른 반도체 발광장치(100)는 기판(101)과 기판(101) 상에 배열된 복수의 발광 셀(C)을 포함하며, 각 발광 셀(C)은 배선 구조(106)에 의하여 서로 전기적으로 연결된다. 이 경우, '발광 셀'이라는 용어는, 다른 셀과 구별되는 활성층 영역을 갖는 반도체 다층막 부분을 나타낸다. 본 실시 형태의 경우, 25개의 발광 셀(C)이 5×5 형태로 배열된 구조를 나타내고 있으나, 발광 셀(C)의 개수와 배열 형태는 다양하게 변형될 수 있을 것이다. 추가 구성 요소로서, 외부 전기 신호의 인가에 사용될 수 있는 제1 및 제2 패드부(107a, 107b)가 기판(101) 상에 형성될 수 있다. 본 실시 형태에서는 패드부(107a, 107b)가 발광 셀(C)과 직접 접촉하고 있으나, 다른 실시 형태에서는 패드부(107a, 107b)와 발광 셀(C)은 서로 이격되어 형성되고 배선 구조(106)에 의하여 연결될 수도 있을 것이다. 본 실시 형태와 같이, 복수의 발광 셀(C)로 분리시킴으로써 하나의 셀을 이용한 경우보다 단위 면적당 전류 밀도가 감소될 수 있으므로, 이에 따라 발광 효율이 향상될 수 있다.
도 2에 도시된 것과 같이, 각각의 발광 셀(C1, C2, C3)은 기판(101) 상에 형성된 제1 도전형 반도체층(102), 활성층(103) 및 제2 도전형 반도체층(104)을 구비하며, 서로 배선 구조(106)에 의하여 도 3에 도시된 것과 같이 직렬 연결되어 있다. 이 경우, 제2 도전형 반도체층(104) 상에는 투명 전도성 산화물 등으로 이루어지는 투명 전극(105)이 배치될 수 있다. 발광 셀(C1, C2, C2) 간의 직렬 연결 구조의 경우, 예컨대, 제1 발광 셀(C1)의 제2 도전형 반도체층(104)과 제2 발광 셀(C2)의 제1 도전형 반도체층(102)이 서로 연결되며, 다만, 후술할 바와 같이, 직렬 연결 외에도 병렬 연결이나 직병렬 연결 모두 가능할 수 있을 것이다. 본 실시 형태의 경우, 배선 구조(106)는 와이어가 아닌 발광 셀(C1, C2, C3)과 기판(101)의 표면을 따라 형성되며, 절연부(108)가 발광 셀(C1, C2, C3)과 배선 구조(106) 사이에 개재되어 의도하지 않은 단락을 방지할 수 있다. 이 경우, 절연부(108)는 실리콘 산화물이나 실리콘 질화물 등과 같이 당 기술 분야에서 공지된 물질을 사용할 수 있다. 본 실시 형태와 같이, 셀 간 전기 연결을 위한 구조로서 와이어를 사용하지 않음에 따라, 단락 가능성이 저감되고 배선 공정의 용이성이 향상될 수 있다.
기판(101)은 전기 절연성을 갖는 기판을 사용할 수 있으며, 이에 의하여, 발광 셀(C)이 전기적으로 분리될 수 있다. 다만, 도전성 기판을 사용할 경우라도 그 위에 절연막을 증착하여 사용할 수 있을 것이다. 이 경우, 기판(101)은 반도체 단결정을 성장시키기 위한 성장 기판일 수 있으며, 이를 고려하였을 때, 사파이어 기판이 사용될 수 있다. 사파이어 기판은 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a축 방향의 격자상수가 각각 13.001Å 및 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 반도체를 성장하기 위한 기판으로 유용하게 사용된다. 물론, 형태에 따라서는 SiC, GaN, ZnO, MgAl2O4, MgO, LiAlO2 및 LiGaO2 등으로 이루어진 기판도 사용이 가능하다.
제1 및 제2 도전형 반도체층(102, 104)은 질화물 반도체, 즉, AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 가질 수 있으며, n형 불순물 및 p형 불순물이 도핑될 수 있다. 이 경우, 제1 및 제2 도전형 반도체층(102, 104)은 당 기술 분야에서 공지된 MOCVD (Metal Organic Chemical Vapor Deposition), HVPE (Hydride Vapor Phase Epitaxy), MBE (Molecular Beam Epitaxy) 공정 등으로 성장될 수 있다. 제1 및 제2 도전형 반도체층(102, 104) 사이에 형성된 활성층(103)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 인듐 함량에 따라 밴드갭 에너지가 조절되도록 InxGa1 - xN(0≤x≤1) 조성의 층이 다수 적층된 구조를 가질 수 있다. 이 경우, 활성층(103)은 양자장벽층 및 양자우물층이 서로 교대로 적층 된 다중 양자우물(MQW) 구조, 예컨대, InGaN/GaN 구조로 이루어질 수 있다. 본 실시 형태에서 반드시 요구되는 구성은 아니지만, 제2 도전형 반도체층(104) 상에는 예컨대, 투명 전도성 산화막(Transparent Conductive Oxide)으로 이루어진 투명 전극이 형성될 수 있으며, 오믹 컨택과 전류 분산 기능을 수행할 수 있다. 한편, 후술할 바와 같이, 제1 및 제2 도전형 반도체층(102, 104)과 활성층(103)을 구비하는 발광 셀(C)은 성장 시부터 분리되어 성장되거나 발광적층체를 성장시킨 후 이를 개별 셀 단위로 분리시키는 방법으로 얻어질 수 있다.
본 실시 형태의 경우, 활성층(103)은 청색광을 방출하며, 예컨대, 약 430 ~ 480㎚의 피크 파장을 갖는 광을 방출할 수 있다. 복수의 발광 셀(C)의 상부에서 보았을 때, 이에 의해 이뤄지는 발광 영역 중 적어도 일부에는 적색 및 녹색 광 변환부(109R, 109G)가 형성된다. 도 1의 경우에 발광 영역은 각 발광 셀(C)이 형성하는 직사각형 형상의 발광 면의 집합이라 볼 수 있으며, 발광 영역에 광 변환부가 형성된 것은 발광 영역으로부터 광이 진행하는 경로 상에 상기 광의 파장을 변환할 수 있는 물질이 적용된 것에 해당한다. 예를 들어, 발광 셀(C) 중 일부(예컨대, 도 2의 C1)의 광 방출면에는 적색 광 변환부(109R)가 형성되며, 나머지 중 적어도 일부(예컨대, 도 2의 C3)의 광 방출면에는 녹색 광 변환부(109G)가 형성될 수 있다. 이에 따라, 발광 셀(C)로부터 방출된 청색광과 적색 및 녹색 광 변환부(109R, 109G)로부터 방출된 광들이 혼합되어 백색광을 얻을 수 있다. 다만, 적색 및 녹색 광 변환부(109R, 109G)는 언제나 함께 구비될 필요는 없으며, 실시 형태에 따라서는 적색 및 녹색 광 변환부(109R, 109G) 중 하나만이 상기 광 방출면에 구비될 수도 있다.
적색 및 녹색 광 변환부(109R, 109G)는 형광체 및 양자점(Quantum Dot) 중 적어도 1종류 물질을 포함할 수 있다. 이 경우, 이에 제한되는 것은 아니지만, 적색 및 녹색 광 변환부(109R, 109G)는 예컨대, 실리콘 수지에 분산되어 발광구조물 표면에 코팅된 구조일 수 있다. 본 실시 형태의 경우, 복수의 발광 셀(C)에 대하여 광 변환부(109R, 109G)를 코팅하는 점에서, 상대적으로 크기가 큰 면적에 코팅 공정이 적용될 수 있다. 따라서, 각각의 단위 칩에 형광 물질 등을 코팅하는 경우에 비하여 본원 발명과 같이 하나의 소자에 복수의 셀(C)을 형성하고 그 발광 영역에 광 변환부(109R, 109G)를 형성하는 것이 공정 용이성 측면에서 유리할 수 있다. 이 경우, 본 실시 형태에서는 발광 셀(C)이 점유하는 영역보다 광 변환부(109R, 109G)가 더 넓게 형성되어 있으나, 공정 조건이나 필요에 따라 광 변환부(109R, 109G)는 발광 셀(C) 표면 중 일부만, 예컨대, 상면만 덮도록 형성될 수도 있을 것이다.
또한, 본 실시 형태에서는 발광 셀(C) 하나 당 적색 및 녹색 광 변환부(109R, 109G) 중 하나가 적용된 구조를 나타내고 있으나, 공정 조건에 따라, 적색 및 녹색 광 변환부(109R, 109G) 중 하나는 2개 이상의 발광 셀(C)에 걸쳐서 형성될 수도 있으며, 이는 이하의 실시 형태에서도 마찬가지라 할 것이다. 또한, 도 2에서는 광 변환부(109R, 109G)가 발광 셀(C)의 표면을 따라 형성되어 발광 셀(C)과 유사한 형상을 갖도록 표현되어 있으나, 광 변환부(109R, 109G)의 형상은 도 4의 변형 예와 같이, 발광 셀(C)의 표면을 그대로 따라 형성되지 않고 예컨대, 돔 형상을 갖도록 형성될 수 있다. 나아가, 도 4의 변형 예에서와 같이, 2개 이상의 발광 셀(C1, C2)에 하나의 광 변환부(109R')가 일체로 적용될 수도 있을 것이다.
적색 광 변환부(109R)에 사용 가능한 적색 형광체는, MAlSiNx:Re(1≤x≤5)인 질화물계 형광체 및 MD:Re인 황화물계 형광체 등이 있다. 여기서, M는 Ba, Sr, Ca, Mg 중 선택된 적어도 하나이고, D는 S, Se 및 Te 중 선택된 적어도 하나이며, Re는 Eu, Y, La, Ce, Nd, Pm, Sm, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, F, Cl, Br 및 I 중 선택된 적어도 하나이다. 또한, 녹색 광 변환부(109G)에 사용 가능한 녹색 형광체는 M2SiO4:Re인 규산염계 형광체, MA2D4:Re인 황화물계 형광체, β-SiAlON:Re인 형광체, MA'2O4:Re'인 산화물계 형광체 등이 있으며, M은 Ba, Sr, Ca, Mg 중 선택된 적어도 하나의 원소이고, A는 Ga, Al 및 In 중 선택된 적어도 하나이고, D는 S, Se 및 Te 중 선택된 적어도 하나이며, A'은 Sc, Y, Gd, La, Lu, Al 및 In 중 선택된 적어도 하나이며, Re는 Eu, Y, La, Ce, Nd, Pm, Sm, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, F, Cl, Br 및 I 중 선택된 적어도 하나이고, Re'는 Ce, Nd, Pm, Sm, Tb, Dy, Ho, Er, Tm, Yb, F, Cl, Br 및 I 중 선택된 적어도 하나일 수 있다.
또한, 양자점은 코어(core)와 쉘(shell)로 이루어진 나노 크리스탈 입자로, 코어의 사이즈가 약 2 ~ 100nm 범위에 있다. 또한, 양자점은 코어의 사이즈를 조절함으로 청색(B), 황색(Y), 녹색(G), 적색(R)과 같은 다양한 색깔을 발광하는 형광물질로 사용될수 있으며, II-VI족의 화합물반도체(ZnS, ZnSe, ZnTe, CdS, CdSe, CdTe, HgS, HgSe, HgTe, MgTe등), III-V족의 화합물반도체 (GaN, GaP, GaAs, GaSb, InN, InP, InAs, InSb, AlAs, AlP, AlSb, AlS등) 또는 Ⅳ족 반도체(Ge, Si, Pb 등) 중 적어도 두 종류의 반도체를 이종접합하여 양자점을 이루는 코어(core) 와 쉘(shell)구조를 형성 할 수 있다. 이 경우, 양자점의 쉘(shell) 외각에 쉘 표면의 분자 결합을 종료 시키거나 양자점의 응집을 억제하고 실리콘 수지나 에폭시 수지등 수지내에 분산성을 향상시키거나 또는 형광체 기능을 향상시키기 위해 올레인산(Oleic acid)과 같은 물질을 이용한 유기 리간드(Organic ligand)를 형성할 수도 있다.
한편, 적색 및 녹색 광 변환부(109R, 109G)에 의하여 변환되지 않고 이를 그대로 통과하는 청색광이 존재하는 점에서, 발광 셀(C) 전체의 광 방출면에 적색 또는 녹색 광 변환부(109R, 109G)가 형성될 수도 있으나, 연색지수 향상시키기 위한 목적이나 색온도가 낮은 백색광을 얻기 위한 목적을 위하여 발광 셀 중 일부(예컨대, 도 2의 C2)의 광 방출면에는 광 변환부를 형성하지 않을 수 있다. 적색 및 녹색 광 변환부(109R, 109G)의 개수나 배치 방식은 소자에 요구되는 색 온도와 연색 지수 등에 따라 비닝(Binning) 기술을 적용하여 적절히 결정될 수 있다. 이와 같이, 본 실시 형태에서는 하나의 소자에 적색, 녹색 및 청색 모두 발광할 수 있으며, 필요에 맞게 이들의 개수와 배열 방식을 조절할 수 있으므로, 감성 조명 등과 같이 조명 장치에 응용하기 적합하다.
도 5는 도 1의 실시 형태의 또 다른 변형 예에서 채용될 수 있는 발광 셀 간의 배선 연결 구조를 개략적으로 나타낸 단면도이며, 도 6은 도 5의 배선 연결 구조에 의하여 얻어질 수 있는 교류 구동용 등가회로도이다. 도 1의 실시 형태의 경우, 발광 셀들은 전기적으로 직렬 연결되어 있으며, 구체적으로, 발광 셀 간의 연결은 n-p 연결 방식에 해당한다. 그러나, 도 5에 도시된 것과 같이, 제1 발광 셀(C1)의 제2 도전형 반도체층(104)과 제2 발광 셀(C2)의 제2 도전형 반도체층(104)이 전기적으로 연결되고, 제2 발광 셀(C2)의 제1 도전형 반도체층(102)은 제3 발광 셀(C3)의 제1 도전형 반도체층(102)과 전기적으로 연결될 수 있으며, 이는 동일한 극성의 반도체층 간의 연결(p-p 연결, n-n 연결) 방식에 해당한다. 이러한 배선 연결 구조가 더해짐에 따라 도 6에 도시된 것과 같은 교류 구동 소자를 구현할 수 있다. 도 6의 회로는 소위, 사다리망 회로로서 순방향 및 역방향의 전기 신호에 대하여 각각 11개의 발광 셀이 발광할 수 있다.
도 7은 본 발명의 다른 실시 형태에 따른 반도체 발광장치를 개략적으로 나타낸 평면도이며, 도 8은 도 7에 도시된 반도체 발광소자에서 각 발광 셀의 연결 관계를 나타내는 등가회로도이다. 또한, 도 9는 도 7의 실시 형태에서 변형된 실시 형태에 따른 반도체 발광장치를 개략적으로 나타낸 평면도이다.
우선, 도 7을 참조하면, 본 실시 형태의 경우, 반도체 발광장치(200)는 기판(201) 상에 16개의 발광 셀(C)을 구비하며, 4×4 형태로 배열되어 있다. 물론, 이 경우, 발광 셀(C)의 개수와 배열 구조는 변형될 수 있을 것이다. 앞선 실시 형태와 마찬가지로, 복수의 발광 셀(C)에 의하여 형성되는 발광 영역 중 일부에는 적색 광 변환부(209R)가 형성되며, 나머지 중 일부에는 녹색 광 변환부(209G)가 형성됨으로써, 적색 및 녹색 광 변환부(209R, 209G)가 형성되지 않은 발광 셀(C)로부터 방출된 청색광과 혼합되어 백색광을 방출할 수 있다.
기판(201) 상의 다른 영역에는 제1 및 제2 패드부(207a, 207b)가 형성되며, 각각 발광 셀(C)의 제1 도전형 반도체층(202) 및 제2 도전형 반도체층(도 7에서는 도시하지 않았으며, 그 위에 형성된 투명 전극(205)을 도시함)과 전기적으로 연결된다. 본 실시 형태의 경우, 발광 셀(C)은 제1 도전형 반도체층(202)을 서로 공유하는 구조이다. 즉, 발광 셀(C) 단위로 분리 시 제1 도전형 반도체층(202)은 분리되지 않으며, 전체 발광 셀(C)에 걸쳐서 일체로 형성될 수 있다. 제1 패드부(207a)와 연결된 제1 배선 구조(206a)는 제1 도전형 반도체층(202)와 연결되도록 제1 패드부(207a)로부터 연장 형성된다. 마찬가지로, 제2 패드부(207b)와 연결된 제2 배선 구조(206b)는 제2 도전형 반도체층과 연결되도록 제2 패드부(207b)로부터 연장 형성되며, 서로 인접한 발광 셀(C)의 제2 도전형 반도체층과 연결되기 위하여 연결부(m)가 형성될 수 있다. 이 경우, 도 7에서는 표현하지 않았으나, 제2 배선 구조(206b) 및 연결부(m)는 제1 도전형 반도체층(202)이나 활성층과 전기적으로 분리될 필요가 있으므로, 이들 사이에는 절연 물질이 개재되거나 에어 브리지 구조를 가질 수 있다.
본 실시 형태와 같은 전기 연결 구조에 의하여, 도 8에 도시된 것과 같이, 16개의 발광 셀(C)은 서로 병렬로 연결되며, 이러한 병렬 연결 구조의 경우, DC 전원 하에서 고출력 광원으로 유용하게 사용될 수 있을 것이다. 다음으로, 도 9의 실시 형태의 경우, 반도체 발광장치(200`)는 제1 도전형 반도체층(202)은 각각의 발광 셀(C)에 개별적으로 구비되는 점에서, 도 1의 실시 형태와 유사하며, 다만, 전기 연결 구조는 도 7의 실시 형태와 같이 병렬 연결에 해당한다. 제1 패드부(207a)로부터 연장된 제1 배선 구조(206a)는 발광 셀(C)과 직접 연결되지 않으며, 연결부(m)에 의하여 발광 셀(C)의 제1 도전형 반도체층(202)과 연결된다.
도 10은 본 발명의 다른 실시 형태에 따른 반도체 발광장치를 개략적으로 나타낸 평면도이며, 도 11은 도 10에 도시된 반도체 발광소자에서 각 발광 셀의 연결 관계를 나타내는 등가회로도이다.
도 10을 참조하면, 본 실시 형태의 경우, 반도체 발광장치(300)는 기판(301) 상에 16개의 발광 셀(C)을 구비하며, 4×4 형태로 배열되어 있다. 물론, 이 경우, 발광 셀(C)의 개수와 배열 구조는 변형될 수 있을 것이다. 앞선 실시 형태와 마찬가지로, 복수의 발광 셀(C)에 의하여 형성되는 발광 영역 중 일부에는 적색 광 변환부(309R)가 형성되며, 나머지 중 일부에는 녹색 광 변환부(309G)가 형성됨으로써, 적색 및 녹색 광 변환부(309R, 309G)가 형성되지 않은 발광 셀(C)로부터 방출된 청색광과 혼합되어 백색광을 방출할 수 있다. 본 실시 형태의 경우, 기판(301) 상의 다른 영역에는 제1 및 제2 패드부(307a, 307b)가 형성되며, 각각 발광 셀(C)의 제2 도전형 반도체층(도 10에서는 도시하지 않았으며, 그 위에 형성된 투명 전극(305)을 도시함)과 제1 도전형 반도체층(302)과 전기적으로 연결된다. 즉, 제1 패드부(307a)와 연결된 제1 배선 구조(306a)는 일부의 발광 셀(C)에 구비된 제2 도전형 반도체층과 연결된다. 마찬가지로, 제2 패드부(307b)와 연결된 제2 배선 구조(306b)는 나머지 중 일부의 발광 셀(C)의 제1 도전형 반도체층(302)과 연결된다. 제1 및 제2 배선 구조(306a, 306b)와 직접 연결되지 않은 나머지 발광 셀(C)은 연결 구조(m)에 의하여 서로 간에 직렬 연결을 형성하며, 이에 따라, 도 11에 도시된 것과 같이, 직렬 및 병렬의 혼합 연결 구조가 얻어질 수 있다.
도 12, 도 13 및 도 30은 각각 본 발명의 다른 실시 형태에 따른 반도체 발광장치를 개략적으로 나타낸 평면도이다. 또한, 도 31은 도 30의 실시 형태에 따른 반도체 발광장치에서 A-A`선을 따라 절개해 본 개략적인 단면도이다.
우선, 도 12의 실시 형태의 경우, 반도체 발광장치(400)는 기판(401) 상에 24개의 발광 셀(C)이 4×6 형태로 배열되어 있다. 복수의 발광 셀(C)은 3개의 그룹, 즉, 적색 그룹(RG), 녹색 그룹(GG) 및 청색 그룹(BG)으로 나뉜다. 적색 그룹(RG)에 해당하는 발광 영역에는 발광 셀(C)을 덮도록 적색 광 변환 물질이 형성되며, 녹색 그룹(GG)에 해당하는 발광 영역에는 발광 셀(C)을 덮도록 녹색 광 변환 물질이 형성되며, 청색 그룹(BG)에 해당하는 발광 영역에는 따로 광 변환 물질이 적용되지 않는다. 적색 그룹(RG), 녹색 그룹(GG) 및 청색 그룹(BG)은 각각 8개의 발광 셀(C)을 구비하며, 이들 간에 직렬 연결 구조를 형성하지만, 발광 셀(C)의 개수나 전기 연결 방식은 적절히 변형될 수 있을 것이다. 예컨대, 하나의 그룹(RG, GG, BG) 내부에서 각각의 셀은 병렬 구조나 직병렬 구조를 형성할 수도 있을 것이다. 서로 다른 색의 광이 균일하게 혼합되기 위한 측면에서, 적색 그룹(RG), 녹색 그룹(GG) 및 청색 그룹(BG)은 하나의 영역에 같은 종류의 그룹이 모두 배치되기보다는 도 12에 도시된 것과 같이, 복수의 영역으로 나뉘어 배치되어 다른 그룹과 서로 섞이도록 배치될 수 있다. 이 경우, 서로 다른 그룹에 속한 발광 셀(C) 간의 연결 구조(m)는 서로 중첩되도록 배치될 수 있으며, 이를 위해 해당 영역의 연결 구조(m) 사이에는 절연 물질이 개재되거나 에어 브리지 구조를 가질 수 있다.
본 실시 형태의 경우, 반도체 발광장치(400)에는 3쌍의 패드부가 구비되며, 구체적으로, 적색 그룹(RG)과 연결된 제1 및 제2 패드부(407a, 407b), 청색 그룹(BG)과 연결된 제1 및 제2 패드부(407a`, 407b`), 녹색 그룹(GG)과 연결된 제1 및 제2 패드부(407a``, 407b``)가 기판(401) 상에 배치된다. 상기 3쌍의 패드부를 통하여 적색 그룹(RG), 녹색 그룹(GG) 및 청색 그룹(BG)에 인가되는 전류는 독립적으로 제어될 수 있다. 이에 따라, 적색 그룹(RG), 녹색 그룹(GG) 및 청색 그룹(BG)에 인가되는 전류의 세기를 조절함으로써 각 그룹으로부터의 발광량이 조절될 수 있으므로, 백색광의 색 온도와 연색 지수를 원하는 수준이 되도록 변경할 수 있다. 예컨대, 적색 그룹(RG)으로부터 방출되는 빛의 세기를 상대적으로 증가시켜 따뜻한 느낌의 백색(warm white)을 얻을 수 있으며, 유사한 방식으로, 청색 그룹(BG)으로부터 방출되는 빛의 세기를 상대적으로 증가시켜 차가운 느낌의 백색(cool white)을 얻을 수 있을 것이다. 또한, 이러한 그룹별 전류 제어 방식을 이용하여 반드시 백색광이 아니더라도 다른 다양한 색을 구현할 수도 있으며, 감성 조명 등으로 이용할 수 있을 것이다.
다음으로, 도 13의 실시 형태의 경우, 반도체 발광장치(400')는 도 12의 실시 형태와 유사하게 기판(401) 상에 24개의 발광 셀(C)이 4×6 형태로 배열되어 있다. 다만, 복수의 발광 셀(C)은 3개의 그룹(RGG1, RGG2, RGG3)으로 나뉘며, 각각의 그룹(RGG1, RGG2, RGG3)에 해당하는 발광 영역에는 발광 셀(C)을 덮도록 적색 및 녹색 광 변환 물질의 혼합물이 형성된다. 즉, 본 실시 형태의 경우, 하나의 그룹에 적용된 광 변환부에는 2종 이상의 광 변환 물질, 예컨대, 적색 및 녹색 광 변환 물질이 구비된다. 이 경우, 복수의 그룹(RGG1, RGG2, RGG3) 중 적어도 하나의 그룹은 다른 그룹과 적색 및 녹색 광 변환 물질 중 적어도 하나의 배합비가 서로 상이하며, 이에 따라, 서로 다른 색의 광이 혼합될 수 있다. 이 경우, 하나의 광 변환부 구비되는 광 변환 물질은 적색 및 녹색 외에 다른 종류가 더 포함될 수 있다. 예컨대, 적색, 녹색 및 황색 광 변환 물질이 혼합될 수 있으며, 이에 따라, 백색광의 품질이 더욱 향상될 수 있다.
도 12의 실시 형태와 마찬가지로, 복수의 그룹(RGG1, RGG2, RGG3)에는 각각 8개의 발광 셀(C)을 구비하며, 이들 간에 직렬 연결 구조를 형성하지만, 발광 셀(C)의 개수나 전기 연결 방식은 적절히 변형될 수 있을 것이다. 또한, 서로 다른 색의 광이 균일하게 혼합되기 위한 측면에서, 복수의 그룹(RGG1, RGG2, RGG3)은 하나의 영역에 같은 종류의 그룹이 모두 배치되기보다는 도 13에 도시된 것과 같이, 복수의 영역으로 나뉘어 배치되어 다른 그룹과 서로 섞이도록 배치될 수 있다. 이 경우, 서로 다른 그룹에 속한 발광 셀(C) 간의 연결 구조(m)는 서로 중첩되도록 배치될 수 있으며, 이를 위해 해당 영역의 연결 구조(m) 사이에는 절연 물질이 개재되거나 에어 브리지 구조를 가질 수 있다. 또한, 기판(401) 상에는 3쌍의 패드부가 구비되며, 구체적으로, 제1 그룹(RGG1)과 연결된 제1 및 제2 패드부(407a, 407b), 제2 그룹(RGG2)과 연결된 제1 및 제2 패드부(407a`, 407b`), 제3 그룹(RGG3)과 연결된 제1 및 제2 패드부(407a``, 407b``)가 배치된다. 상기 3쌍의 패드부를 통하여 복수의 그룹(RGG1, RGG2, RGG3)에 인가되는 전류는 독립적으로 제어될 수 있으며, 이에 따라, 백색광의 색 온도와 연색 지수를 원하는 수준이 되도록 변경할 수 있다. 본 실시 형태와 같이, 2종 이상의 광 변환 물질을 혼합하고 다만 그룹별로 광 변환 물질의 배합비를 달리 적용함으로써 각 그룹(RGG1, RGG2, RGG3)에 인가되는 전류를 독립적으로 조절할 경우, 색 온도 및 연색 지수는 더욱 정밀하게 제어될 수 있다.
한편, 도 12 및 도 13의 실시 형태는 하나의 멀티칩 내에서 백색광의 색 온도를 조절하는 내용을 설명하고 있으나, 패키지 수준에서 조절될 수도 있다. 도 30 및 도 31에 도시된 실시 형태의 경우, 반도체 발광장치(400``)는 패키지 기판(410) 상에 배치된 복수의 멀티칩 소자(400G1, 400G2)를 포함한다. 여기서, 하나의 멀티칩 소자(400G1, 400G2)는 도 31에 도시된 것과 같이, 복수의 발광 셀이 서로 연결된 구조를 갖는다. 이 경우, 하나의 멀티칩 소자(400G1, 400G2)는 각각 앞선 실시 형태에서 설명한 발광 셀 간의 연결 구조를 이룰 수 있다. 즉, 멀티칩 소자(400G1, 400G2)는 기판(401) 상에 복수의 발광 셀이 배치된 구조로서, 각각의 발광 셀은 제1 도전형 반도체층(402), 활성층(403), 제2 도전형 반도체층(404) 및 투명전극(405)을 구비한다. 또한, 배선 구조(406)는 와이어가 아닌 발광 셀과 기판(401)의 표면을 따라 형성되며, 절연부(408)가 발광 셀과 배선 구조(406) 사이에 개재되어 의도하지 않은 단락을 방지할 수 있다.
본 실시 형태의 경우도 도 12 및 도 13의 실시 형태와 마찬가지로, 멀티칩 소자(400G1, 400G2)는 적색 및 녹색 광 변환 물질을 구비하되, 그 배합비가 서로 다른 복수(본 실시 형태에서는 2개)의 그룹(400G1, 400G2)으로 나뉜다. 따라서, 각 그룹(400G1, 400G2)에 인가되는 전류를 독립적으로 조절함으로써, 반도체 발광장치(400``)의 전체 색 온도 및 연색 지수가 정밀하게 조절될 수 있다. 한편, 본 실시 형태의 경우, 광 변환부는 댐부(411)를 구비하며, 그 내부에 광 변환 물질(412)이 충진된 구조, 즉, 댐 앤 필(dam and fill) 공정에 의하여 형성될 수 있다. 댐 앤 필 공정은 댐부(411)를 패키지 기판(410) 또는 발광 셀 기판(401)에서 발광 셀을 둘러싸도록 형성한 후 이를 이용하여 광 변환 물질(412)을 채우는 방식이다. 본 실시 형태의 경우, 댐부(411)는 광 변환 물질(412)과 동일한 물질을 포함할 수 있으며, 나아가, 댐부(411) 자체를 그 내부에 충진된 부분과 동일한 물질로 형성할 수 있다. 즉, 댐부(411)는 수지와 필러(Al2O3, SiO2, TiO2 등) 외에 형광체를 더 포함할 수 있으며, 이에 따라, 칙소성(Thixotropy)이 개선되어 댐 형성이 용이해질 수 있다. 또한, 댐부(411)를 통하여 외부로 광이 방출될 수 있으며, 나아가, 파장 변환이 수행될 수 있으므로, 댐부(411)에 의한 광 손실이 최소화됨은 물론 광 효율 향상 및 광 지향 특성 개선 효과 등을 기대할 수 있다.
도 14는 본 발명의 다른 실시 형태에 따른 반도체 발광장치를 개략적으로 나타낸 평면도이다. 도 15는 도 14에서 B-B`선을 따라 절개해 본 개략적인 단면도이며, 도 16은 도 15에서 D-D`선을 따라 절개해 본 개략적인 단면도이다.
도 14 내지 16을 함께 참조하면, 본 실시 형태의 경우, 반도체 발광장치(500)는 기판(501) 상에 복수의 발광 셀(C)이 배열되며, 발광 셀(C)은 제1 도전형 반도체층(502), 활성층(503) 및 제2 도전형 반도체층(504)을 구비하며, 부가될 수 있는 요소로서 제2 도전형 반도체층(504) 상에는 투명 전극(505)이 배치될 수 있다. 본 실시 형태의 경우, 각 발광 셀(C)에 구비된 제1 도전형 반도체층(502)을 서로 연결하는 기저층(502`)이 발광 셀(C)과 기판(501) 사이에 배치되며, 기저층(502`)은 전체 발광 셀(C)에 걸쳐서 일체로 형성될 수 있다. 기저층(502`)은 제1 도전형 반도체 물질 또는 언도프 반도체로 이루어질 수 있으며, 후술할 바와 같이, 제1 도전형 반도체층(502)을 재성장하기 위한 시드층으로 기능할 수 있다. 기저층(502`)이 제1 도전형 반도체 물질로 이루어진다면, 제1 도전형 반도체층(502)을 발광 셀(C)이 서로 공유하는 구조로서, 이에 따라, 발광 셀(C)은 서로 전기적으로 병렬 연결되며, 나아가, 이 경우, 제1 도전형 반도체층(502)을 재성장하지 않고, 바로 활성층(503)을 성장할 수도 있을 것이다. 또한, 경우에 따라, 기저층(502`)이 제외될 수 있으며, 이 경우에는 발광 셀(C)은 기판(501) 상에 직접 형성될 것이다.
제1 패드부(507a)는 기저층(502`) 상에 형성되며, 제1 배선 구조(506a)는 제1 패드부(507a)로부터 연장되어 제1 도전형 반도체층(502)과 연결된다. 또한, 제2 패드부(507b)는 제1 도전형 반도체층(502) 상에 형성되며, 제2 배선 구조(506b)는 제2 패드부(507b)로부터 연장되어 제2 도전형 반도체층(504)과 연결된다. 다만, 제2 패드부(507b)와 제2 배선 구조(506b)는 제1 도전형 반도체층(502) 및 활성층(503)과 전기적으로 분리될 필요가 있으므로, 절연부(508)가 그 사이에 배치될 수 있다. 한편, 제1 및 제2 패드부(507a, 507b)는 제1 도전형 반도체층(502) 상에 형성되어 있으나, 실시 형태에 따라, 앞선 실시 형태와 유사하게 형성될 수 있다. 즉, 제1 및 제2 패드부(507a, 507b)는 기판(501) 상면 중 제1 도전형 반도체층(502)이 형성되지 않은 영역에 형성될 수도 있을 것이다.
본 실시 형태의 경우, 발광 셀(C)은 3종류 이상으로서, 적색광을 방출하는 제1 발광 셀(C1), 녹색광을 방출하는 제2 발광 셀(C2) 및 청색광을 방출하는 제3 발광 셀(C3)을 갖는다. 즉, 하나의 소자에 적색, 녹색 및 청색 모두 발광할 수 있으며, 필요에 맞게 이들의 개수와 배열 방식을 조절할 수 있으므로, 감성 조명 등과 같이 조명 장치에 응용하기 적합하다. 이를 위해, 각각 다른 색의 빛을 방출하도록 제1 발광 셀(C1)의 활성층(503R), 제2 발광 셀(C2)의 활성층(503G) 및 제3 발광 셀(C3)의 활성층(503B)은 서로 다른 밴드갭 에너지를 갖도록 조성이 조절되며, 후술할 바와 같이, 각 셀(C1, C2, C3)은 서로 다른 재성장 공정에 의하여 형성될 경우, 각각에 구비된 활성층(503R, 503G, 503B)의 성장 조건이 용이하게 조절될 수 있을 것이다. 또한, 본 실시 형태에서는 적색, 녹색 및 청색을 발광할 수 있는 발광 셀(C)이 구비됨으로써 발광 셀(C)의 광 방출면에 광 변환부를 따로 형성하지 않을 수 있으며, 이에 따라, 형광체나 양자점에 의하여 발생되는 광 손실을 줄일 수 있다.
도 17 내지 20은 도 14의 반도체 발광장치를 제조하는 방법의 일 예를 설명하기 위한 공정별 단면도이다. 우선, 도 17에 도시된 바와 같이, 기판(501) 상에 기저층(502`)을 성장시킨다. 상술한 바와 같이, 기저층(502`)은 제1 도전형 반도체 물질이나 언도프 반도체 물질로 이루어질 수 있으며, 예컨대, 질화물 반도체로 이루어질 수 있다. 이 경우, 기저층(502`)은 MOCVD, HVPE, MBE 등과 같은 당 기술 분야에서 공지된 반도체 박막 성장 공정을 이용하여 형성될 수 있다.
다음으로, 도 18에 도시된 것과 같이, 기저층(502`)의 일부를 노출시키도록 오픈 영역을 갖는 마스크층(510)을 기판(501) 상에 형성한다. 상기 오픈 영역은 재성장을 통하여 발광 셀을 형성하기 위한 영역으로 제공되며, 마스크층(510)은 실리콘 산화물이나 실리콘 질화물 등의 물질을 이용하여 증착이나 스퍼터링 등과 같은 공정으로 형성될 수 있다. 또한, 마스크층(510)의 오픈 영역은 당 기술 분야에서 공지된 포토 레지스트 공정을 활용하여 형성될 수 있다. 이어서, 도 19에 도시된 것과 같이, 상기 오픈 영역을 통하여 기저층(502`) 상에 제1 도전형 반도체층(502), 활성층(503R) 및 제2 도전형 반도체층(504)을 순차적으로 성장시켜 발광 셀을 형성한다. 성장 순서에 구애받지는 아니하나, 본 성장 공정을 통하여 적색광을 방출하는 활성층(503R)이 성장될 수 있다.
다음으로, 도 20에 도시된 것과 같이, 마스크층(510)에 오픈 영역을 더 형성한 후 기저층(502`) 상에 제1 도전형 반도체층(502), 녹색을 발광하는 활성층(503G) 및 제2 도전형 반도체층(504)을 구비하는 발광 셀과 제1 도전형 반도체층(502), 청색을 발광하는 활성층(503B) 및 제2 도전형 반도체층(504)을 구비하는 발광 셀을 각각 형성한다. 본 단계에 의하여, 각각의 발광 셀은 서로 접촉하지 않고 독립되어 배열될 수 있다. 이어서, 따로 도시하지는 않았으나, 제2 도전형 반도체층(504) 상에 투명 전극을 형성할 수 있으며, 각 발광 셀을 전기적으로 연결하도록 배선 구조를 형성함으로써 도 14에 도시된 구조를 얻을 수 있다. 이상에서 설명한 반도체 발광장치의 제조방법의 경우, 발광 셀(C) 단위로 분리하기 위하여 식각 공정을 사용하지 않으며, 반도체층의 재성장을 이용함으로써 자발적인 셀 간 분리를 구현한다. 또한, 제1 도전형 반도체층(502)에 배선 구조를 연결하기 위하여 제1 도전형 반도체층(502)을 식각하지 않을 수 있다. 이에 따라, 식각 과정에서 발광 셀(C)에 손상이 발생하는 문제를 방지할 수 있으며, 활성층(503)의 면적을 충분히 확보할 수 있으므로, 발광 효율이 향상될 수 있다.
도 32 내지 34는 본 발명의 반도체 발광장치를 제조하는 방법의 다른 예를 설명하기 위한 공정별 단면도이다. 우선, 도 32에 도시된 바와 같이, 기판(501) 상에 제1 도전형 반도체층(502)을 성장시킨 후, 제1 도전형 반도체층(502)의 제1 내지 제3 영역에 각각 제1 내지 제3 활성층(503R, 503B, 503G)을 형성하며, 앞선 실시 형태와 마찬가지로, 각각은 적색을 발광하는 활성층(503R), 녹색을 발광하는 활성층(503G) 및 청색을 발광하는 활성층(503B)에 해당한다. 이 경우, 제1 내지 제3 활성층(503R, 503B, 503G)은 적절한 형상의 오픈 영역을 갖는 마스크층(510)을 이용하여 성장될 수 있을 것이다. 다음으로, 도 33에 도시된 것과 같이, 제1 내지 제3 활성층(503R, 503B, 503G)을 덮도록 제2 도전형 반도체층(504)을 성장시킨다. 제2 도전형 반도체층(504)의 경우, 제1 내지 제3 활성층(503R, 503B, 503G)의 상면 및 측면을 덮으면서 일체로 형성될 수 있다.
다음으로, 도 34에 도시된 것과 같이, 발광구조물(발광 셀) 단위 분리 공정, 즉, 제1 내지 제3 활성층(503R, 503B, 503G)에 대응하는 위치에 해당하는 제2 도전형 반도체층(504)이 잔존하도록 제2 도전형 반도체층(504)의 일부를 제거하여 제1 내지 제3 발광구조물을 형성한다. 이 경우, 도 34에 도시된 것과 같이, 제1 도전형 반도체층(502)은 제거되지 않을 수 있으며, 이에 따라, 발광구조물은 서로 병렬로 연결될 수 있다. 이와 달리, 다른 연결 형태를 적용하기 위한 목적 등으로, 제1 내지 제3 활성층(503R, 503B, 503G)에 대응하는 위치에 해당하는 제1 도전형 반도체층(502)이 잔존하도록 제1 도전형 반도체층(502)의 일부를 제거할 수도 있다. 이후, 따로 도시하지는 않았으나, 각각의 발광구조물들 간의 적절한 전기 배선 구조를 형성함으로써 멀티칩 소자를 구현할 수 있다.
도 21은 본 발명의 다른 실시 형태에 따른 반도체 발광장치를 개략적으로 나타낸 평면도이다. 도 22는 도 21에서 E1-E1`선을 따라 절개해 본 개략적인 단면도이다.
도 21 및 도 22를 함께 참조하면, 본 실시 형태의 경우, 반도체 발광장치(600)는 도전성 기판(606) 상에 복수의 발광 셀(C)이 배열되며, 발광 셀(C)은 제1 도전형 반도체층(601), 활성층(602) 및 제2 도전형 반도체층(603)을 포함하는 구조이다. 발광 셀(C)과 도전성 기판(606) 사이, 구체적으로, 제2 도전형 반도체층(603)과 도전성 기판(606) 사이에는 반사금속층(604)이 배치될 수 있으며, 반사금속층(604)은 반드시 필요한 구성이 아닌 임의로 부가될 수 있는 구성에 해당한다. 제1 도전형 반도체층(601) 상부에는 복수의 발광 셀(C)을 전기적으로 연결하기 위한 배선 구조(607)가 형성되며, 이와 연결되고 외부 전기 신호 인가를 위한 패드부(608)가 더 구비될 수 있다. 이 경우, 도 22에서 볼 수 있듯이, 배선 구조(607)는 2개의 셀(C1, C2)에 각각 구비된 제1 도전형 반도체층(601)을 연결시키도록 발광 셀(C1, C2)의 표면을 따라 형성되며, 절연부(609)에 의하여 활성층(602), 제2 도전형 반도체층(603), 반사금속층(604) 및 도전성 기판(606)과 전기적으로 분리될 수 있다. 본 실시 형태의 경우, 제2 도전형 반도체층(603)의 전기 연결 구조는 도전성 기판(606)이 수행할 수 있으므로, 따로 배선 구조를 형성할 필요가 없는 장점이 있으며, 제1 도전형 반도체층(601)이나 제2 도전형 반도체층(603)을 메사 식각할 필요도 없으므로, 충분한 발광 면적을 확보할 수 있다.
도전성 기판(606)은 후술할 바와 같이, 레이저 리프트 오프 등의 공정에서 발광구조물을 지지하는 지지체의 역할을 수행하며, Au, Ni, Al, Cu, W, Si, Se, GaAs 중 하나 이상을 포함하는 물질, 예컨대, Si에 Al이 도핑된 형태의 물질로 이루어질 수 있다. 이 경우, 선택된 물질에 따라, 도전성 기판(606)은 도금 또는 본딩 접합 등의 방법으로 형성될 수 있을 것이다. 도전성 기판(606)은 각 발광 셀(C)의 제2 도전형 반도체층(603)과 전기적으로 연결되며, 이에 따라, 본 실시 형태의 경우, 발광 셀(C)은 전기적으로 병렬 연결된 구조를 갖는다. 반사금속층(604)은 활성층(602)에서 방출된 빛을 소자의 상부, 즉, 제1 도전형 반도체층(601) 방향으로 반사하는 기능을 수행할 수 있으며, 나아가, 전기적 특성을 고려하여 제2 도전형 반도체층(603)과 오믹 컨택을 이루는 것이 바람직하다. 이러한 기능을 고려하여, 반사금속층(604)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있다. 이 경우, 자세하게 도시하지는 않았으나, 반사금속층(604)은 2층 이상의 구조로 채용되어 반사 효율을 향상시킬 수 있으며, 구체적인 예로서, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등을 들 수 있다. 한편, 본 실시 형태에서는 반사금속층(604)이 발광 셀(C)에 각각 구비된 형태를 나타내고 있으나, 전체 발광 셀(C)에 걸쳐서 일체로 형성될 수도 있을 것이다.
도 23 및 도 24는 도 21의 실시 형태에서 변형된 실시 형태에 따른 반도체 발광장치의 일부를 개략적으로 나타낸 단면도이다. 우선, 도 23을 참조하면, 반도체 발광장치(600`)는 도 21의 실시 형태에서, 베리어층(605)을 더 구비하는 구조이며, 베리어층(605)은 전체 발광 셀(C1, C2)에 걸쳐서 일체로 형성될 수 있다. 베리어층(605)은 발광구조물에 도전성 기판(606)을 본딩하는 등의 과정에서 발생하는 충격이나 의도하지 않은 물질의 확산 등을 방지하기 위하여 도전성 기판(606)과 발광 셀(C1, C2) 사이에 형성될 수 있으며, 예컨대, TiW와 같은 물질로 이루어질 수 있다. 다음으로, 도 24를 참조하면, 반도체 발광장치(600``)는 배선 구조(607`)는 금속 영역(607a)과 투명 영역(607b)으로 나뉠 수 있으며, 적어도 제1 도전형 반도체층(601) 상부 영역을 투명 영역(607b)으로 형성함으로써 광 손실을 줄일 수 있다. 이 경우, 배선 구조(607`)의 투명 영역(607b)은 투명 전도성 산화물 등으로 이루어질 수 있을 것이다.
도 25 내지 28은 도 21의 구조를 갖는 반도체 발광장치를 제조하는 방법의 일 예를 설명하기 위한 공정별 단면도이다. 우선, 도 25에 도시된 것과 같이, 성장용 기판(610) 상에 MOCVD, HVPE, MBE 등과 같은 반도체층 성장 공정을 하나 이상 이용하여 제1 도전형 반도체층(601), 활성층(602) 및 제2 도전형 반도층(603)을 순차적으로 성장시켜 발광적층체를 형성한다. 다음으로, 도 26에 도시된 것과 같이, 제2 도전형 반도체층(603) 상에 오픈 영역을 갖는 절연부(609)를 형성하고, 상기 오픈 영역을 채우도록 반사금속층(604)을 형성한다. 이 경우, 절연부(609)와 반사금속층(604)은 당 기술 분야에서 공지된 증착이나 스퍼터링 공정 등을 이용할 수 있을 것이다.
다음으로, 도 27에 도시된 것과 같이, 반사금속층(604) 상에 도전성 기판(606)을 형성하며, 예컨대, 공융 금속 등의 본딩 접착층(미도시)을 반사금속층(604)과 도전성 기판(606) 사이에 적용하고 도전성 기판(606)을 접합시킬 수 있다. 이어서, 성장용 기판(610)을 발광적층체로부터 분리시키며, 성장용 기판(610)은 레이저 리프트 오프나 화학적 리프트 오프 등과 같은 공정을 이용하여 분리될 수 있다. 도 27은 성장용 기판(610)이 제거된 상태로서, 도 26과 비교하여 180°회전시켜 도시하였다.
다음으로, 셀 간 분리 공정으로서, 도 28에 도시된 것과 같이, 각 발광 셀(C1, C2) 사이에 해당하는 영역을 제거하여 복수의 발광 셀(C1, C2)을 형성한다. 이 경우, 셀 간 분리 공정은 ICP-RIE 등과 같은 공지된 식각 공정을 이용하여 실행될 수 있으며, 이 과정에서 절연부(609)는 식각 저지층으로 작용할 수 있다. 이어서, 따로 도시하지는 않았으나, 발광 셀(C1, C2)의 표면에 절연부(609)를 더 형성하고 제1 도전형 반도체층(601)이 연결되도록 배선 구조(607)를 형성함으로써 도 21에 도시된 반도체 발광소자(600)를 얻을 수 있다.
한편, 도 29는 본 발명에 의하여 얻어진 반도체 발광장치의의 사용 예를 개략적으로 나타낸 구성도이다. 도 29를 참조하면, 조명 장치(700)는 발광 모듈(701)과 발광 모듈(701)이 배치되는 구조물(704) 및 전원 공급부(703)를 포함하여 구성되며, 발광 모듈(701)에는 본 발명에서 제안한 방식으로 얻어진 하나 이상의 반도체 발광장치(702)가 배치된다. 전원 공급부(703)는 전원 공급 장치, 정전류 공급장치, 컨트롤러 등을 포함하며, 나아가, 반도체 발광장치(702)의 발광량과 미리 설정된 광량 간의 비교를 수행하는 피드백 회로 장치와 원하는 휘도나 연색성 등의 정보가 저장된 메모리 장치를 포함할 수 있다. 이러한 조명 장치(700)는 램프, 평판 조명 등의 실내 조명이나 가로등, 간판, 표지판 등의 실외 조명 장치로 사용될 수 있으며, 또한, 다양한 교통수단용 조명 장치, 예컨대, 자동차, 선박, 항공기 등에 이용될 수 있다. 나아가, TV, 냉장고 등의 가전 제품이나 의료기기 등에도 널리 이용될 수 있을 것이다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
101: 기판 102:제2 도전형 반도체층
103: 활성층 104: 제1 도전형 반도체층
105: 투명 전극 106: 배선 구조
107: 패드부 108: 절연부
109R: 적색 광 변환부 109G: 녹색 광 변환부
RG: 적색 그룹 BG: 청색 그룹
GG: 녹색 그룹 RGG1,RGG2,RGG3: 제1,제2,제3 그룹
410: 패키지 기판 411: 댐부
412: 광 변환 물질
501: 성장용 기판 502`: 기저층
510: 마스크층 604: 반사금속층
605: 베리어층 606: 도전성 기판
608: 패드부 701: 발광 모듈
702: 반도체 발광장치 703: 전원 공급부
704: 구조물

Claims (43)

  1. 기판;
    상기 기판 상에 배열되며, 각각 제1 및 제2 도전형 반도체층과 그 사이에 형성되되 청색광을 방출하는 활성층을 갖는 복수의 발광 셀;
    상기 발광 셀의 제1 및 제2 도전형 반도체층 중 적어도 하나를 다른 발광 셀의 제1 및 제2 도전형 반도체층 중 적어도 하나와 전기적으로 연결하는 배선 구조; 및
    상기 복수의 발광 셀이 이루는 발광 영역 중 적어도 일부에 형성되며, 적색의 광 변환 물질을 갖는 적색 광 변환부 및 녹색의 광 변환 물질을 갖는 녹색 광 변환부 중 적어도 하나를 포함하는 광 변환부;
    를 포함하는 반도체 발광장치.
  2. 제1항에 있어서,
    상기 발광 영역 중 일부에는 상기 광 변환부가 형성되지 않은 반도체 발광장치.
  3. 제1항에 있어서,
    상기 광 변환부는 형광체 및 양자점 중 적어도 하나의 물질을 포함하는 반도체 발광장치.
  4. 제1항에 있어서,
    상기 복수의 발광 셀 중 적어도 하나의 제1 도전형 반도체층은 다른 셀의 제2 도전형 반도체층과 전기적으로 연결된 반도체 발광장치.
  5. 제1항에 있어서,
    상기 복수의 발광 셀 중 적어도 하나의 제1 도전형 반도체층은 다른 셀의 제1 도전형 반도체층과 전기적으로 연결된 반도체 발광장치.
  6. 제1항에 있어서,
    상기 복수의 발광 셀 중 적어도 하나의 제2 도전형 반도체층은 다른 셀의 제2 도전형 반도체층과 전기적으로 연결된 반도체 발광장치.
  7. 제1항에 있어서,
    상기 복수의 발광 셀의 제1 도전형 반도체층은 서로 일체로 형성된 반도체 발광장치.
  8. 제1항에 있어서,
    상기 발광 셀 하나 당 상기 적색 및 녹색 광 변환부 중 하나가 형성된 반도체 발광장치.
  9. 제1항에 있어서,
    상기 복수의 발광 셀 중 2개 이상의 발광 셀에 대하여 상기 적색 및 녹색 광 변환부 중 하나가 일체로 형성된 반도체 발광장치.
  10. 제1항에 있어서,
    상기 광 변환부는 상기 발광 셀의 표면을 따라 형성된 반도체 발광장치.
  11. 제1항에 있어서,
    상기 광 변환부는 상기 적색 및 녹색 광 변환부를 포함하며,
    상기 복수의 발광 셀은 상기 적색 광 변환부가 형성된 하나 이상의 셀을 갖는 적색 그룹, 상기 녹색 광변부가 형성된 하나 이상의 셀을 갖는 녹색 그룹 및 상기 적색 및 녹색 광 변환부가 형성되지 않은 하나 이상의 셀을 갖는 청색 그룹으로 나뉘며, 상기 적색, 녹색 및 청색 그룹과 각각 연결된 3쌍의 패드부를 더 포함하는 반도체 발광장치.
  12. 제11항에 있어서,
    상기 패드부를 통하여 상기 적색, 녹색 및 청색 그룹으로 인가되는 전류는 각각 독립적으로 조절되는 반도체 발광장치.
  13. 기판;
    상기 기판 상에 배열되며, 각각 제1 및 제2 도전형 반도체층과 그 사이에 형성되되 청색광을 방출하는 활성층을 갖는 복수의 발광 셀;
    상기 발광 셀의 제1 및 제2 도전형 반도체층 중 적어도 하나를 다른 발광 셀의 제1 및 제2 도전형 반도체층 중 적어도 하나와 전기적으로 연결하는 배선 구조; 및
    상기 복수의 발광 셀이 이루는 발광 영역에 적색 및 녹색의 광 변환 물질 중 적어도 하나를 구비하여 형성되되, 상기 적색 및 녹색의 광 변환 물질 중 적어도 하나의 배합비가 서로 다른 복수의 그룹으로 나뉘는 광 변환부;
    를 포함하는 반도체 발광장치.
  14. 패키지 기판;
    상기 패키지 기판 상에 배열되며, 각각 제1 및 제2 도전형 반도체층과 그 사이에 형성되되 청색광을 방출하는 활성층을 갖는 복수의 발광 셀을 각각 포함하는 복수의 멀티칩 소자;
    상기 발광 셀의 제1 및 제2 도전형 반도체층 중 적어도 하나를 다른 발광 셀의 제1 및 제2 도전형 반도체층 중 적어도 하나와 전기적으로 연결하는 배선 구조; 및
    상기 복수의 멀티칩 소자의 광 경로 상에 각각 배치되며, 적색 및 녹색의 광 변환 물질 중 적어도 하나를 각각 구비하는 복수의 광 변환부;를 포함하며,
    상기 복수의 광 변환부는 상기 적색 및 녹색의 광 변환 물질 중 적어도 하나의 배합비가 서로 다른 복수의 그룹으로 나뉘는 반도체 발광장치.
  15. 제13항 또는 제14항에 있어서,
    상기 광 변환부는 황색 광 변환 물질을 더 구비하며 상기 적색, 녹색 및 황색 광 변환 물질 중 적어도 하나의 배합비가 서로 다른 복수의 그룹으로 나뉘는 반도체 발광장치.
  16. 제13항 또는 제14항에 있어서,
    상기 복수의 그룹과 각각 연결된 복수의 패드부를 더 포함하는 반도체 발광장치.
  17. 제16항에 있어서,
    상기 복수의 패드부를 통하여 상기 복수의 그룹으로 인가되는 전류는 각각 독립적으로 조절되는 반도체 발광장치.
  18. 제13항 또는 제14항에 있어서,
    상기 광 변환부는 댐부를 구비하며, 상기 광 변환 물질은 상기 댐부 내부에 충진된 반도체 발광장치.
  19. 제18항에 있어서,
    상기 댐부는 상기 광 변환 물질과 동일한 물질을 포함하는 반도체 발광장치.
  20. 제18항에 있어서,
    상기 댐부는 그 내부에 충진된 상기 광 변환부의 나머지 부분과 동일한 물질로 이루어진 반도체 발광장치.
  21. 기판;
    상기 기판 상에 배열되며, 각각 제1 및 제2 도전형 반도체층과 그 사이에 형성된 활성층을 갖는 복수의 발광 셀; 및
    상기 발광 셀의 제1 및 제2 도전형 반도체층 중 적어도 하나를 다른 발광 셀의 제1 및 제2 도전형 반도체층 중 적어도 하나와 전기적으로 연결하는 배선 구조;을 포함하며,
    상기 복수의 발광 셀 중 일부의 활성층은 적색광을 방출하고, 다른 일부의 활성층은 녹색광을 방출하며, 나머지의 활성층은 청색광을 방출하는 반도체 발광장치.
  22. 제21항에 있어서,
    상기 기판과 상기 제1 도전형 반도체층과 사이에 형성되며, 상기 복수의 발광 셀의 제1 도전형 반도체층들을 연결시키는 기저층을 더 포함하는 반도체 발광장치.
  23. 제22항에 있어서,
    상기 기저층은 제1 도전형 반도체 물질로 이루어진 반도체 발광장치.
  24. 제22항에 있어서,
    상기 기저층은 언도프 반도체 물질로 이루어진 반도체 발광장치.
  25. 제21항에 있어서,
    상기 복수의 발광 셀의 제1 도전형 반도체층은 서로 일체로 형성된 반도체 발광장치.
  26. 기판 상의 제1 영역에 제1 도전형 반도체층, 제1 활성층 및 제2 도전형 반도체층을 순차적으로 성장시켜 제1 발광구조물을 형성하는 단계;
    상기 기판 상의 제2 영역에 제1 도전형 반도체층, 제2 활성층 및 제2 도전형 반도체층을 순차적으로 성장시켜 제2 발광구조물을 형성하는 단계;
    상기 기판 상의 제3 영역에 제1 도전형 반도체층, 제3 활성층 및 제2 도전형 반도체층을 순차적으로 성장시켜 제3 발광구조물을 형성하는 단계; 및
    상기 제1 내지 제3 발광구조물을 서로 전기적으로 연결하도록 배선 구조를 형성하는 단계;를 포함하며,
    상기 제1 내지 제3 활성층 중 하나는 적색광을 방출하고, 다른 하나는 녹색광을 방출하며, 나머지의 하나는 청색광을 방출하는 반도체 발광장치 제조방법.
  27. 제26항에 있어서,
    상기 제1 발광구조물을 형성하는 단계 전에 상기 기판 상에 제1 오픈 영역을 갖는 마스크층을 형성하는 단계를 더 포함하며, 상기 제1 발광구조물은 상기 제1 오픈 영역에 형성되는 반도체 발광장치 제조방법.
  28. 제27항에 있어서,
    상기 제2 발광구조물을 형성하는 단계 전에 상기 마스크층에 제2 오픈 영역을 형성하는 단계를 더 포함하며, 상기 제2 발광구조물은 상기 제2 오픈 영역에 형성되는 반도체 발광장치 제조방법.
  29. 제28항에 있어서,
    상기 제3 발광구조물을 형성하는 단계 전에 상기 마스크층에 제3 오픈 영역을 형성하는 단계를 더 포함하며, 상기 제3 발광구조물은 상기 제3 오픈 영역에 형성되는 반도체 발광장치 제조방법.
  30. 제26항에 있어서,
    상기 제1 내지 제3 발광구조물은 서로 접촉하지 않도록 형성되는 반도체 발광장치 제조방법.
  31. 제26항에 있어서,
    상기 제1 내지 제3 발광구조물을 형성하기 전에 상기 기판 상에 기저층을 형성하는 단계를 더 포함하는 반도체 발광장치 제조방법.
  32. 제31항에 있어서,
    상기 기저층은 제1 도전형 반도체 물질로 이루어진 반도체 발광장치 제조방법.
  33. 제31항에 있어서,
    상기 기저층은 언도프 반도체 물질로 이루어진 반도체 발광장치 제조방법.
  34. 제32항 또는 제33항에 있어서,
    상기 제1 도전형 반도체층을 성장하는 단계는 상기 기저층 상에 상기 제1 도전형 반도체층을 재성장시키는 단계인 반도체 발광장치 제조방법.
  35. 기판 상에 제1 도전형 반도체층을 성장시키는 단계;
    상기 제1 도전형 반도체층의 제1 내지 제3 영역에 각각 제1 내지 제3 활성층을 성장시키는 단계;
    상기 제1 내지 제3 활성층을 덮도록 제2 도전형 반도체층을 성장시키는 단계;
    상기 제1 내지 제3 활성층에 대응하는 위치에 해당하는 상기 제2 도전형 반도체층이 잔존하도록 상기 제2 도전형 반도체층의 일부를 제거하여 제1 내지 제3 발광구조물을 형성하는 단계; 및
    상기 제1 내지 제3 발광구조물을 서로 전기적으로 연결하도록 배선 구조를 형성하는 단계;를 포함하며,
    상기 제1 내지 제3 활성층 중 하나는 적색광을 방출하고, 다른 하나는 녹색광을 방출하며, 나머지의 하나는 청색광을 방출하는 반도체 발광장치 제조방법.
  36. 제35항에 있어서,
    상기 제1 내지 제3 발광구조물을 형성하는 단계는 상기 제1 내지 제3 활성층에 대응하는 위치에 해당하는 상기 제1 도전형 반도체층이 잔존하도록 상기 제1 도전형 반도체층의 일부를 제거하는 단계를 포함하는 반도체 발광장치 제조방법.
  37. 도전성 기판 상에 배열되며, 제1 및 제2 도전형 반도체층과 그 사이에 형성된 활성층을 갖되, 상기 제2 도전형 반도체층이 상기 도전성 기판을 향하면서 상기 도전성 기판과 전기적으로 연결되도록 배치된 복수의 발광 셀; 및
    상기 복수의 발광 셀 중 적어도 하나의 제1 도전형 반도체층을 다른 발광 셀의 제1 도전형 반도체층과 전기적으로 연결하는 배선 구조;
    를 포함하는 반도체 발광장치.
  38. 제37항에 있어서,
    상기 도전성 기판과 상기 복수의 발광 셀 사이에 형성된 반사금속층을 더 포함하는 반도체 발광장치.
  39. 제37항에 있어서,
    상기 배선 구조는 금속으로 이루어진 반도체 발광장치.
  40. 제37항에 있어서,
    상기 배선 구조는 적어도 상기 제1 도전형 반도체층의 상면 위에 형성된 부분은 투명 전도성 물질로 이루어진 반도체 발광장치.
  41. 제37항에 있어서,
    상기 도전성 기판과 상기 복수의 발광 셀 사이에 형성된 베리어층을 더 포함하는 반도체 발광장치.
  42. 제41항에 있어서,
    상기 베리어층은 상기 복수의 발광 셀 각각의 제2 도전형 반도체층과 전기적으로 연결된 반도체 발광장치.
  43. 제37항에 있어서,
    상기 복수의 발광 셀은 서로 전기적으로 병렬 연결된 반도체 발광장치.
KR1020100085707A 2010-02-26 2010-09-01 멀티셀 어레이를 갖는 반도체 발광장치 및 이의 제조방법 KR20110098600A (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
TW100103015A TWI523262B (zh) 2010-02-26 2011-01-27 具多單元陣列之半導體發光裝置及製造其之方法
EP11153609A EP2367203A1 (en) 2010-02-26 2011-02-08 Semiconductor light emitting device having multi-cell array and method for manufacturing the same
JP2011033840A JP2011181921A (ja) 2010-02-26 2011-02-18 マルチセルアレイを有する半導体発光装置及びその製造方法
US13/034,136 US8598619B2 (en) 2010-02-26 2011-02-24 Semiconductor light emitting device having multi-cell array and method for manufacturing the same
US13/035,063 US8637897B2 (en) 2010-02-26 2011-02-25 Semiconductor light emitting device having multi-cell array and method for manufacturing the same
CN201110056959.3A CN102169934B (zh) 2010-02-26 2011-02-28 具有多单元阵列的半导体发光装置及其制造方法
US14/081,430 US20140070244A1 (en) 2010-02-26 2013-11-15 Semiconductor light emitting device having multi-cell array and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100018259 2010-02-26
KR20100018259 2010-02-26

Publications (1)

Publication Number Publication Date
KR20110098600A true KR20110098600A (ko) 2011-09-01

Family

ID=44952123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100085707A KR20110098600A (ko) 2010-02-26 2010-09-01 멀티셀 어레이를 갖는 반도체 발광장치 및 이의 제조방법

Country Status (2)

Country Link
KR (1) KR20110098600A (ko)
TW (1) TWI523262B (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150007854A (ko) * 2013-07-12 2015-01-21 엘지이노텍 주식회사 발광소자
CN109314164A (zh) * 2016-05-25 2019-02-05 朱振甫 在组装模块中填充有机或无机液体的方法
WO2019093533A1 (ko) * 2017-11-08 2019-05-16 서울바이오시스주식회사 복수의 픽셀들을 포함하는 디스플레이용 발광 다이오드 유닛 및 그것을 갖는 디스플레이 장치
EP3370266A4 (en) * 2015-10-29 2019-06-12 Kyocera Corporation LIGHT EMITTING ELEMENT, RECEIVER ELEMENT MODULE AND LIGHT EMITTERS, AND OPTICAL SENSOR
KR20190108893A (ko) * 2018-03-15 2019-09-25 엘지이노텍 주식회사 반도체 소자 패키지 및 이를 포함하는 광원장치
KR20200026618A (ko) * 2018-09-03 2020-03-11 엘지이노텍 주식회사 발광소자 패키지
WO2022125505A1 (en) * 2020-12-07 2022-06-16 Lumileds Llc Pixelated wavelength-conversion layer
US12009385B2 (en) 2023-08-15 2024-06-11 Seoul Viosys Co., Ltd. Light-emitting diode unit for display comprising plurality of pixels and display device having same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150007854A (ko) * 2013-07-12 2015-01-21 엘지이노텍 주식회사 발광소자
EP3370266A4 (en) * 2015-10-29 2019-06-12 Kyocera Corporation LIGHT EMITTING ELEMENT, RECEIVER ELEMENT MODULE AND LIGHT EMITTERS, AND OPTICAL SENSOR
CN109314164A (zh) * 2016-05-25 2019-02-05 朱振甫 在组装模块中填充有机或无机液体的方法
WO2019093533A1 (ko) * 2017-11-08 2019-05-16 서울바이오시스주식회사 복수의 픽셀들을 포함하는 디스플레이용 발광 다이오드 유닛 및 그것을 갖는 디스플레이 장치
US11121172B2 (en) 2017-11-08 2021-09-14 Seoul Viosys Co., Ltd. Light-emitting diode unit for display comprising plurality of pixels and display device having same
US11764253B2 (en) 2017-11-08 2023-09-19 Seoul Viosys Co., Ltd. Light-emitting diode unit for display comprising plurality of pixels and display device having same
KR20190108893A (ko) * 2018-03-15 2019-09-25 엘지이노텍 주식회사 반도체 소자 패키지 및 이를 포함하는 광원장치
KR20200026618A (ko) * 2018-09-03 2020-03-11 엘지이노텍 주식회사 발광소자 패키지
WO2022125505A1 (en) * 2020-12-07 2022-06-16 Lumileds Llc Pixelated wavelength-conversion layer
US11881542B2 (en) 2020-12-07 2024-01-23 Lumileds Llc Pixelated wavelength-conversion layer
US12009385B2 (en) 2023-08-15 2024-06-11 Seoul Viosys Co., Ltd. Light-emitting diode unit for display comprising plurality of pixels and display device having same

Also Published As

Publication number Publication date
TW201242079A (en) 2012-10-16
TWI523262B (zh) 2016-02-21

Similar Documents

Publication Publication Date Title
US8637897B2 (en) Semiconductor light emitting device having multi-cell array and method for manufacturing the same
KR101601626B1 (ko) 반도체 발광 소자
US9705041B2 (en) Light emitting device packages and methods of forming the same
KR101423723B1 (ko) 발광 다이오드 패키지
JP4805831B2 (ja) 半導体発光装置、照明モジュール、照明装置、表面実装部品、および表示装置
US8901586B2 (en) Light emitting device and method of manufacturing the same
KR20170121777A (ko) 반도체 발광장치
KR102122363B1 (ko) 발광장치 및 광원 구동장치
KR20120066973A (ko) 발광 디바이스 및 그 제조방법
KR20110098600A (ko) 멀티셀 어레이를 갖는 반도체 발광장치 및 이의 제조방법
KR20150138479A (ko) 발광 소자 패키지의 제조 방법
KR20120050281A (ko) 발광 디바이스 및 그 제조방법
KR20160071780A (ko) 반도체 발광 소자의 제조 방법
JP5845013B2 (ja) 発光デバイス
KR100670929B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR20110117415A (ko) 반도체 발광소자, 반도체 발광소자 패키지 및 반도체 발광소자의 제조방법
KR101547322B1 (ko) 발광 다이오드 패키지
KR101688379B1 (ko) 발광 디바이스 및 그 제조방법
US20220181516A1 (en) Mixed color light emitting device
WO2020028337A1 (en) Light-emitting device with light scatter tuning to control color shift
Kim T kmmmmmS kk 00S LL 0 000 000 GGS

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment