KR20200026618A - 발광소자 패키지 - Google Patents

발광소자 패키지 Download PDF

Info

Publication number
KR20200026618A
KR20200026618A KR1020180104803A KR20180104803A KR20200026618A KR 20200026618 A KR20200026618 A KR 20200026618A KR 1020180104803 A KR1020180104803 A KR 1020180104803A KR 20180104803 A KR20180104803 A KR 20180104803A KR 20200026618 A KR20200026618 A KR 20200026618A
Authority
KR
South Korea
Prior art keywords
semiconductor
disposed
semiconductor structure
substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020180104803A
Other languages
English (en)
Other versions
KR102628803B1 (ko
Inventor
강기만
문지형
이상열
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020180104803A priority Critical patent/KR102628803B1/ko
Priority to US16/981,238 priority patent/US12057537B2/en
Priority to PCT/KR2019/003055 priority patent/WO2019177423A1/ko
Publication of KR20200026618A publication Critical patent/KR20200026618A/ko
Application granted granted Critical
Publication of KR102628803B1 publication Critical patent/KR102628803B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H01L33/22—
    • H01L33/52—
    • H01L33/62—
    • H01L33/64—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/858—Means for heat extraction or cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는, 회로기판; 상기 회로기판상에 배치되는 반도체 소자; 상기 회로기판상에서 상기 반도체 소자와 이격 배치되는 구동부; 및 상기 반도체 소자와 상기 구동부를 연결하는 복수 개의 와이어를 포함하고, 상기 반도체 소자는, 기판; 상기 기판의 중앙 영역에 매트릭스 형태로 배열된 복수 개의 반도체 구조물; 상기 반도체 구조물 및 상기 기판의 가장 자리 영역에 배치되는 패시베이션층; 상기 복수 개의 반도체 구조물과 전기적으로 연결되고, 상기 중앙 영역에서 상기 기판의 가장자리 영역으로 연장되는 제1끝단부를 포함하는 복수 개의 제1 배선 라인; 상기 복수 개의 반도체 구조물과 전기적으로 연결되고, 상기 중앙 영역에서 상기 기판의 가장자리 영역으로 연장되는 제2끝단부를 포함하는 복수 개의 제2 배선 라인; 상기 패시베이션층을 관통하여 상기 복수 개의 제1 끝단부와 연결되는 복수 개의 제1패드; 및 상기 패시베이션층을 관통하여 상기 복수 개의 제2 끝단부와 연결되는 복수 개의 제2패드를 포함하고, 상기 복수 개의 와이어는 상기 복수 개의 제1패드 및 상기 제2패드를 상기 구동부와 전기적으로 연결하는 발광소자 패키지를 개시한다.

Description

발광소자 패키지{LIGHTING APPARATUS}
실시 예는 발광소자 패키지에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 램프 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
자동차 헤드 램프의 경우, 다수의 발광 소자(칩)를 패키지로 구성하여 사용될 수 있다. 특히, 최근에는 다수의 칩의 독립 점등(디밍)이 가능한 헤드 램프에 대한 관심이 높아지고 있는 추세이다.
그러나, 반대편 차량의 눈부심 방지를 위해 디밍 제어하는 경우 전방의 시인성이 저하되는 문제가 있다. 따라서, 운전자가 전방의 사물을 인식하지 못해 사고 위험이 높아지는 문제가 있다.
또한, 구동부 상에 발광소자 패키지를 배치하는 경우, 구동부에서 방출되는 열에 의해 발광소자의 신뢰성이 저하되는 문제가 있다.
실시 예는 방열 성능이 우수한 발광소자 패키지를 제공한다.
또한, 디밍 제어를 하여도 전방의 시인성을 확보할 수 있는 발광소자 패키지를 제공한다.
또한, 구동부의 발열의 개선할 수 있는 발광소자 패키지를 제공한다.
또한, 반도체 구조물의 크기가 다른 발광소자 패키지를 제공한다.
또한, 크기가 다른 반도체 구조물을 독립적으로 시분할 제어하는 발광소자 패키지를 제공한다.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
본 발명의 일 특징에 따른 발광소자 패키지는, 회로기판; 상기 회로기판상에 배치되는 반도체 소자; 상기 회로기판상에서 상기 반도체 소자와 이격 배치되는 구동부; 및 상기 반도체 소자와 상기 구동부를 연결하는 복수 개의 와이어를 포함하고, 상기 반도체 소자는, 기판; 상기 기판의 중앙 영역에 매트릭스 형태로 배열된 복수 개의 반도체 구조물; 상기 반도체 구조물의 상면과 측면 및 상기 기판의 가장 자리 영역 상에 배치되는 패시베이션층; 상기 복수 개의 반도체 구조물의 하부에 배치되어 전기적으로 연결되고, 상기 중앙 영역에서 상기 기판의 가장자리 영역으로 연장되는 제1끝단부를 포함하는 복수 개의 제1 배선 라인; 상기 복수 개의 반도체 구조물의 하부에 배치되어 전기적으로 연결되고, 상기 중앙 영역에서 상기 기판의 가장자리 영역으로 연장되는 제2끝단부를 포함하는 복수 개의 제2 배선 라인; 상기 패시베이션층을 관통하여 상기 복수 개의 제1 끝단부와 연결되는 복수 개의 제1 패드; 및 상기 패시베이션층을 관통하여 상기 복수 개의 제2 끝단부와 연결되는 복수 개의 제2 패드를 포함하고, 상기 복수 개의 와이어는 상기 복수 개의 제1 패드 및 상기 제2 패드를 상기 구동부와 전기적으로 연결한다.
실시 예에 따르면, 구동부에서 방출된 열을 효과적으로 방출하여 발광소자의 신뢰성을 개선할 수 있다.
또한, 하나의 발광소자 패키지에서 시인성 확보, 눈부심 방지, 및 노면에 정보 표시를 동시에 구현할 수 있다.
또한, 전방의 시인성을 확보할 수 있으므로 노면에 정보 표시를 위해 별도로 장착되는 장치를 간소화할 수 있다.
또한, 하나의 발광소자 패키지에서 복수 개의 기능이 가능해지므로 제조 가격을 낮출 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 실시 예에 따른 발광소자 패키지를 도시한 개념도이고,
도 2는 실시 예에 따른 반도체 소자의 단면도이고,
도 3은 실시 예에 따른 반도체 소자의 평면도이고,
도 4는 도 3에서 I의 단면도이고,
도 5는 도 3에서 제1 배선 라인을 도시한 도면이고,
도 6은 도 3에서 제2 배선 라인을 도시한 도면이고,
도 7 및 도 8은 실시 예에 따른 수동 매트릭스 구동 방식을 설명하는 도면이고,
도 9는 실시 예에 따른 발광소자 패키지의 효과를 설명하는 도면이고,
도 10은 본 발명의 다른 실시 예에 따른 발광소자 패키지를 도시한 개념도이고,
도 11은 반도체 구조물의 제1변형예이고,
도 12는 반도체 구조물의 제2변형예이고,
도 13는 헤드 램프의 FOV(Field of view)를 보여주는 도면이고,
도 14는 반도체 구조물의 제3변형예이고,
도 15는 반도체 구조물의 제4변형예이고,
도 16은 도 15의 반도체 구조물이 커버하는 FOV(Field of view)를 보여주는 도면이고,
도 17은 반도체 구조물의 제4변형예이고,
도 18a는 종래 매트릭스 헤드램프의 FOV를 보여주는 도면이고,
도 18b는 실시 예에 따른 매트릭스 헤드램프의 FOV를 보여주는 도면이고,
도 19는 실시 예에 따른 헤드램프의 반도체 구조물이 직렬 연결된 구조를 보여주는 개념도이고,
도 20은 실시 예에 따른 헤드램프의 반도체 구조물이 직렬 연결된 구조를 보여주는 평면도이고,
도 21은 실시 예에 따른 헤드램프의 반도체 구조물이 직/병렬 연결된 구조를 보여주는 개념도이고,
도 22는 발광소자 패키지와 광학계가 결합된 램프 구조를 보여주는 도면이고,
도 23은 본 발명의 일 실시예에 따른 발광소자 패키지의 개념도이고,
도 24는 본 발명의 다른 실시 예에 따른 발광소자 패키지의 개념도이고,
도 25는 본 발명의 또 다른 실시 예에 따른 발광소자 패키지의 개념도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수 개의 관련된 기재된 항목들의 조합 또는 복수 개의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수 개의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부된 도면을 참조하여 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 실시 예에 따른 반도체 소자는 발광소자일 수 있다.
이러한 반도체 소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정될 수 있다. 그리고 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
본 실시 예에 따른 반도체 소자는 발광소자일 수 있다.
이러한 반도체 소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정될 수 있다. 그리고 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 발광소자 패키지를 도시한 개념도이다.
도 1을 참조하면, 실시 예에 따른 발광소자 패키지(10)는 복수 개의 반도체 구조물(120)을 포함하는 반도체 소자(100), 복수 개의 데이터 라인(DL), 복수 개의 스캔 라인(SL), 제1 구동부(200), 제2 구동부(300) 및 컨트롤러(400)를 포함할 수 있다.
반도체 소자(100)는 매트릭스 형태로 배열된 복수 개의 반도체 구조물(120)을 포함할 수 있다. 복수 개의 반도체 구조물(120)은 각각 하나의 화소(PX)일 수 있다. 매트릭스 형태는 가로 방향으로 반도체 구조물이 복수 개 배치되어 하나의 라인을 형성하고, 이 라인이 세로 방향으로 복수 개 배치된 형태로 정의할 수 있다.
복수 개의 데이터 라인(DL)은 복수 개의 반도체 구조물(120)과 연결된 제1 배선 라인과 전기적으로 연결될 수 있다. 복수 개의 데이터 라인(DL)은 발광소자 패키지(10)의 구동 방식에 따라 반도체 구조물(120)과 연결이 상이할 수 있다.
예컨대, 발광소자 패키지(10)는 수동 메트릭스(Passive Matrix) 구동 중 2시분할로 구동할 수 있다. 이 경우, 복수 개의 데이터 라인(DL)은 각각 2개의 반도체 구조물(120)과 연결된 제1 배선 라인에 전기적으로 연결될 수 있다. 다만, 설명한 바와 같이, 시분할의 개수에 따라 복수 개의 데이터 라인(DL)은 제1 배선 라인과 연결 방식이 상이할 수 있다. 예컨대, 4시분할로 구동하는 수동 매트릭스에서, 하나의 데이터 라인(DL)은 4개의 반도체 구조물(120)과 전기적으로 연결될 수 있다.
이하에서는 각 데이터 라인(DL)이 2개의 반도체 구조물(120)과 연결된 구조로 설명한다. 또한, 발광소자 패키지(10)도 2시분할(시분할 개수가 2개인 경우) 구동을 기본으로 설명한다. 그러나, 본 실시 예는 이에 한정되는 것이 아니고 다양한 시분할 구조를 가질 수 있다.
복수 개의 데이터 라인(DL)은 제1 구동부(200)로부터 제공되는 신호에 따라 반도체 구조물에 전류를 인가할 수 있다. 복수 개의 스위치(미도시됨)가 복수 개의 데이터 라인(DL) 상에 배치되고, 제1 구동부(200)는 복수 개의 스위치(미도시됨)를 스위칭(온/오프)하는 제어 신호를 복수 개의 스위치(미도시됨)에 제공할 수 있다. 제어 신호는 PWM 방식의 신호일 수 있다. 다만, 이러한 종류에 한정되는 것은 아니다.
또한, 복수 개의 스위치(미도시됨)는 트랜지스터를 포함할 수 있으며, 예컨대, FET일 수 있다. 이에, 제1 구동부(200)는 복수 개의 스위치(미도시됨)로 인가되는 게이트 전압을 조절하여 복수 개의 스위치(미도시됨)을 제어할 수 있다. 다만, 이러한 종류에 한정되는 것은 아니다.
복수 개의 스캔 라인(SL)은 복수 개의 반도체 구조물(120)과 연결된 제2 배선 라인과 전기적으로 연결될 수 있다. 앞서 설명한 데이터 라인(DL)과 동일하게, 복수 개의 스캔 라인(SL)은 발광소자 패키지(10)의 구동 방식에 따라 반도체 구조물(120)과 연결이 상이할 수 있다. 예컨대, 발광소자 패키지(10)는 수동 매트릭스(Passive Matrix) 구동 중 2시분할로 구동할 수 있다. 이 경우, 복수 개의 스캔 라인(SL)은 각각 2개의 반도체 구조물(120)과 연결된 제2 배선 라인에 전기적으로 연결될 수 있다. 다만, 설명한 바와 같이, 시분할의 개수에 따라 복수 개의 스캔 라인(SL)은 제2 배선 라인과 연결 방식이 상이할 수 있다.
복수 개의 데이터 라인(DL)은 제1 배선 라인을 통해 반도체 구조물(120)의 제1 도전형 반도체층과 전기적으로 연결되고, 복수 개의 스캔 라인(SL)은 제2 배선 라인을 통해 제2 반도체 구조물(120)의 제2 도전형 반도체층과 전기적으로 연결될 수 있다. 이러한 구성에 의하여, 복수 개의 데이터 라인(DL)과 스캔 라인(SL)은 복수 개의 반도체 구조물(120)에 전류를 주입할 수 있으며, 복수 개의 반도체 구조물(120)은 동작할 수 있다.
즉, 실시 예에 따른 발광소자 패키지(10)는 제1 구동부(200)와 제2 구동부(300)를 통해 제1 데이터 라인(DL) 및 제2 데이터 라인(SL)로 제공되는 PWM 신호를 제어하여, 복수 개의 반도체 구조물(120)을 선택적으로 동작시킬 수 있다.
컨트롤러(400)는 제1 구동부(200)와 제2 구동부(300)로 제어 신호를 제공할 수 있다. 컨트롤러(400)는 한 프레임으로 입력된 영상 데이터에 대해 시분할 개수를 결정하고, 결정된 시분할 개수에 대응하는 제어 신호를 제1 구동부(200) 및 제2 구동부(300)로 제공할 수 있다. 이러한 구성에 의하여, 실시 예에 따른 발광소자 패키지(10)는 시분할 개수를 영상 데이터에 따라 변경할 수 있다.
도 2는 실시 예에 따른 반도체 소자의 단면도이다.
도 2를 참조하면, 실시 예에 따른 반도체 소자(100)는 기판(170), 접합층(171), 반도체 구조물(120), 채널층(130), 제1 전극(141), 제2 전극(142), 반사층(143), 제1 배선 라인(151), 제2 배선 라인(152), 제1 절연층(161), 제2 절연층(162), 패시베이션층(163) 및 제1 패드(181), 제2 패드(182)를 포함할 수 있다. 또한, 반도체 구조물(120)은 기판(170) 상에 배치될 수 있다.
도 2는 설명의 편의를 위하여 제1 패드(181)와 제2 패드(182) 사이에 배치된 하나의 반도체 구조물(120)을 도시한 것으로 설명한다. 그러나, 실질적으로는 도 3에 도시된 바와 같이 다수의 반도체 구조물(120, 도 2)이 기판(170) 상에 소정 간격으로 이격 배치되고, 제1 패드(181)와 제2 패드(182)는 기판(170)의 가장자리를 둘러싸도록 배치될 수 있다.
기판(170)은 반도체 구조물(120)을 지지하는 역할을 할 수 있다. 기판(170)은 방열 특성을 갖는 재질을 포함할 수 있다. 따라서, 기판(170)을 통해 방열 특성이 향상될 수 있다. 예컨대, 기판(170)은 세라믹을 포함할 수 있으나, 이에 한정되는 것은 아니다. 특히, 기판(170)에 의하여 반도체 소자(100)의 제조 공정, 패키지 실장 및 열 방출이 용이하게 이루어지므로 장치의 신뢰성이 향상될 수 있다. 그러나 반드시 이에 한정하는 것은 아니고 기판(170)은 다양한 재질의 금속 기판일 수 있다.
접합층(171)은 기판(170)과 반도체 구조물(120)을 접합할 수 있다. 다시 말해서, 반도체 구조물(120) 및 반도체 구조물(120) 하부에 위치한 구조물들은 접합층(171)에 의하여 기판(170) 상에 배치될 수 있다. 접합층(171)은 AuSn, NiSn, AuIn, CuSn, SiO2 및 레진 중 적어도 하나로 선택될 수 있으나, 이에 한정되지 않는다. 예컨대, 접합층(171)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.
반도체 구조물(120)은 기판(170) 상에 배치될 수 있다. 반도체 구조물(120)은 제1 도전형 반도체층(121), 제2 도전형 반도체층(122) 및 제1 도전형 반도체층(121)과 제2 도전형 반도체층(122) 사이에 배치되는 활성층(123)을 포함할 수 있다. 도면에서는 제1 도전형 반도체층(121)이 상부를 향하고, 제2 도전형 반도체층(122)이 기판(170)을 향하도록 도시되었으나, 이에 한정되지 않는다.
제1 도전형 반도체층(121)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 제1 도전형 반도체층(121)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제1 도전형 반도체층(121)에는 제1 도펀트가 도핑될 수 있다. 제1 도펀트는 Si, Ge, Sn, Se, Te 등의 n형 도펀트일 수 있다. 즉, 제1 도전형 반도체층(121)은 n형 도펀트가 도핑된 n형 반도체층일 수 있다.
한편, 제1 도전형 반도체층(121) 상에는 요철 구조가 형성될 수 있다. 요철 구조는 반도체 구조물(120)의 광 추출 효율을 향상시킬 수 있다.
제2 도전형 반도체층(122)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 제2 도전형 반도체층(122)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2 도전형 반도체층(122)에는 제2 도펀트가 도핑될 수 있다. 제2 도펀트는 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트일 수 있다. 즉, 제2 도전형 반도체층(122)은 p형 도펀트가 도핑된 p형 반도체층일 수 있다.
활성층(123)은 제1 도전형 반도체층(121) 및 제2 도전형 반도체층(122) 사이에 배치될 수 있다. 활성층(123)은 제1 도전형 반도체층(121)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(122)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(123)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(123)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으나, 이것으로 본 발명을 한정하지는 않는다. 활성층(123)이 우물 구조로 형성되는 경우, 활성층(123)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
한편, 반도체 구조물(120)은 일정 깊이를 갖는 제1 리세스(R1)을 포함할 수 있다. 구체적으로, 제1 리세스(R1)는 제2 도전형 반도체층(122), 활성층(123)을 관통하여 제1 도전형 반도체층(121)의 일부 영역까지 메사 식각하여 형성될 수 있다. 이에, 제1 도전형 반도체층(121)의 일부가 노출될 수 있다. 따라서, 제1 리세스(R1)를 통해 제1 전극(141) 및 제1 배선 라인(151)이 제1 도전형 반도체층(121)과 전기적으로 연결될 수 있다.
채널층(130)은 반도체 구조물(120) 하부 일부 영역에 배치될 수 있다. 또한, 채널층(130)은 각 반도체 구조물(120) 하부의 가장자리를 둘러싸도록 배치될 수 있다. 그리고 채널층(130)의 일부는 제1 리세스(R1) 하부에 배치될 수도 있다. 또한, 채널층(130)은 기판(170)과 반도체 구조물(120) 사이에 배치될 수 있다.
구체적으로, 채널층(130)은 제1 리세스(R1) 및 제1 리세스(R1)에 의해 노출된 활성층(123)의 측면, 제1 도전형 반도체층(121)의 일부 및 제2 도전형 반도체층(122)의 일부를 덮을 수 있다. 이 때, 채널층(130)은 제1 리세스(R1) 내에서 제1 도전형 반도체층(121)의 일부가 노출되도록 배치될 수 있다. 마찬가지로, 채널층(130)은 제2 도전형 반도체층(122)의 일부가 노출되도록 배치될 수 있다.
채널층(130)은 인접한 반도체 구조물(120) 사이, 반도체 구조물(120)과 연결된 제1 패드(181) 사이, 반도체 구조물(120)가 연결된 제2 패드(182) 사이에 배치될 수 있다. 또한, 채널층(130)은 제2 도전형 반도체층(122)의 일부를 덮을 수 있다. 예컨대, 채널층(130)은 제1 홀(H1)을 통해 제2 도전형 반도체층(122)의 일부를 노출시킬 수 있다.
채널층(130)은 절연물질로 이루어질 수 있다. 구체적으로, 채널층(130)은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 예를 들어, 채널층(130)은 실리콘 산화물(SiO2)층, 실리콘 질화물(Si3N4)층, 산화 티타늄(TiOx) 또는 산화 알루미늄(Al2O3)층 중 선택된 하나로 구성될 수 있으나, 이것으로 본 발명을 한정하는 것은 아니다.
채널층(130)은 반도체 구조물(120)가 제1 배선 라인(151), 제2 배선 라인(152)을 통해서만 전기적으로 연결되고, 인접한 반도체 구조물(120)간에 구조적 절연을 제공할 수 있다. 또한, 채널층(130)은 채널층(130) 및 반도체 구조물(120) 하부에 배치된 제2 전극(142), 제1 절연층(161), 제2 절연층(162), 접합층(171) 및 기판(170) 등을 외부의 오염 물질 등으로부터 보호할 수 있다. 이로써, 채널층(130)은 반도체 구조물(120)에 대한 지지력이 개선되어, 제조 공정상 발생할 수 있는 손상으로부터 보호할 수 있다.
제1 전극(141)은 제1 도전형 반도체층(121) 상에 배치되어, 제1 도전형 반도체층(121)과 전기적으로 연결될 수 있다. 그리고 제2 전극(142)은 제2 도전형 반도체층(122) 상에 배치되어 제2 도전형 반도체층(122)과 전기적으로 연결될 수 있다.
구체적으로, 제1 전극(141)은 제1 리세스(R1) 내에 배치될 수 있다. 그리고 제1 전극(141)은 제1 리세스(R1)에서 채널층(130)에 의해 노출된 영역에 배치될 수 있다.
제2 전극(142)은 제1 홀(H1)에서 채널층(130)에 의하여 노출된 제2 도전형 반도체층(122) 상에 배치될 수 있다.
제1 전극(141)과 제2 전극(142)은 전기 전도성을 갖는 재질로 이루어질 수 있다. 또한, 제1 전극(141)과 제2 전극(142)은 반사율이 높은 물질로 형성될 수 있다.
예를 들어, 제1 전극(141)과 제2 전극(142)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Pt 및 Au 등 중 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다.
이러한 경우, 반도체 구조물(120)로부터 생성된 광이 제1 전극(141), 제2 전극(142)에서 반사되어 상부를 향하여 출사될 수 있다. 이로서, 반도체 구조물의 광추출 효율이 향상될 수 있다. 그러나 반드시 이러한 재질에 한정하는 것은 아니다.
또한, 제1 전극(141)과 제2 전극(142)은 오믹 접합을 위한 다양한 재료가 포함될 수도 있다.
반사층(143)은 제2 전극(142) 하부에 배치될 수 있다. 반사층(143)은 전기전도성을 가지는 재질로 이루어질 수 있다. 또한, 반사층(143)은 고반사율을 갖는 금속 재질로 형성될 수 있다.
예컨대, 반사층(143)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.
또한, 반사층(143)은 상기 금속 또는 합금으로 이루어질 수 있다. 예컨대, 반사층(143)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있으나, 이러한 재질에 한정되는 것은 아니다.
제1 절연층(161)은 반도체 소자(100)의 구성들을 보호하고, 인접한 구성들 사이를 전기적으로 절연시킬 수 있다. 제1 절연층(161)은 투과율이 높은 절연층을 사용할 수 있다. 예를 들어, 제1 절연층(161)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, TiO2, ZrO2, Si3N4, Al2O3, AlN 및 MgF2 중 선택된 어느 하나로 형성될 수 있으나, 이러한 재질에 한정되는 것은 아니다.
제1 절연층(161)은 제1 전극(141)을 일부 덮어, 제1 전극(141)의 일부 영역을 노출시킬 수 있다. 그리고 제1 절연층(161)은 제2 전극(142), 채널층(130) 및 제2 배선 라인(152) 하부에 배치되어, 제2 전극(142)과 채널층(130)을 덮을 수 있다. 이러한 구성에 의하여, 제1 절연층(161)은 제1 배선 라인(151)과 제2 배선 라인(152) 사이의 전기적 절연을 제공할 수 있다.
제2 절연층(162)은 제1 절연층(161) 및 제1 배선 라인(151) 하부에 배치될 수 있다. 제2 절연층(162)은 제1 배선 라인(151)과 제1 절연층(161)을 덮을 수 있다. 이러한 구성에 의하여, 제2 절연층(162)은 제1 배선 라인(151)을 외부와 전기적으로 절연하면서, 오염 물질로부터 보호할 수 있다. 이로서, 제2 절연층(162)은 반도체 소자의 신뢰성을 개선할 수 있다.
패시베이션층(163)은 반도체 소자 상부에 배치될 수 있다. 즉, 패시베이션층(163)은 반도체 구조물(120)의 상부 및 기판의 가장자리 영역에 배치될 수 있다. 또한, 제1 도전형 반도체층(121)이 요철 구조인 경우에, 제1 도전형 반도체층(121) 상에 배치된 패시베이션층(163)은 제1 도전형 반도체층(121)과 마찬가지로 요철 구조를 가질 수 있다.
제1 배선 라인(151)은 제1 전극(141)과 전기적으로 연결될 수 있다. 제2 배선 라인(152)은 제2 전극(142)과 전기적으로 연결될 수 있다.
제1 배선 라인(151)은 제1 전극(141)과 전기적으로 연결되어, 반도체 구조물(120)의 일측으로 연장되어 제1 패드(181)와 연결될 수 있다.
또한, 제2 배선 라인(152)은 제2 전극(142)과 전기적으로 연결되어, 반도체 구조물(120)의 타측으로 연장되어 제2 패드(182)와 전기적으로 연결될 수 있다.
제1 배선 라인(151)과 제2 배선 라인(152)은 기판(170) 상에서 서로 다른 방향으로 연장될 수 있다. 예컨대, 제1 배선라인(151)과 제2 배선 라인(152)은 연장되는 방향이 서로 수직할 수 있다.
제2 배선 라인(152)은 반도체 구조물(120)과 기판(170)의 사이에 배치될 수 있다. 또한, 제2 배선 라인(152)은 제2 전극(142) 상에 배치되어, 제2 전극(142)와 전기적으로 연결될 수 있다.
제2 배선 라인(152)은 제2 전극(142)으로부터 반도체 구조물(120)의 외측면을 향하는 방향으로 연장될 수 있다. 예컨대, 제2 배선 라인(152)은 반도체 구조물(120)의 외측면보다 더 돌출되도록 연장된 제2 끝단부(152c)를 포함할 수 있다. 다시 말해서, 제2 배선 라인(152)의 일단부는 제2 전극(142)과 연결될 수 있다.
그리고 제2 배선 라인(152)의 제2 끝단부(152c)는 제2 배선 라인(152)의 일단부에서 기판(170)의 가장자리 방향으로 연장될 수 있다. 이로써, 제2 끝단부(152c)는 후술할 제2 패드(182)와 전기적으로 연결될 수 있다.
제2 끝단부(152c)는 기판(170)의 가장자리로 연장되어 반도체 구조물(120)의 측면에 배치된 제2 패드(182)와 용이하게 연결될 수 있다.
제1 배선 라인(151)은 반도체 구조물(120)과 기판(170)의 사이에서 제1 전극(141) 상에 배치될 수 있다. 또한, 제1 배선 라인(151)은 제1 전극(141)으로부터 반도체 구조물(120)의 가장자리를 향하는 방향으로 연장될 수 있다.
그리고 제1 배선 라인(151)은 제1 관통부(151a), 제1 연결부(151b) 및 제1 끝단부(151c)를 포함할 수 있다. 제1 배선 라인(151)은 제1 절연층(161)에 의해 제2 배선 라인(152)과 이격 배치되고, 절연될 수 있다.
제1 관통부(151a)는 활성층(123), 제2 도전형 반도체층(122) 및 제1 절연층(161)을 관통할 수 있다. 또한, 제1 관통부(151a)는 제1 도전형 반도체층(121)을 일부 관통할 수 있다.
그리고 제1 관통부(151a)의 일단은 제1 전극(141)과 연결될 수 있다. 제1 관통부(151a)는 제1 전극(141)에서 기판(170)을 향해 연장될 수 있다. 제1 관통부(151a)의 타단은 제1 연결부(151b)의 일단과 연결될 수 있다.
제1 연결부(151b)는 일단으로부터 제1 절연층(161)의 일면을 따라 기판(170)의 가장자리를 향해 연장될 수 있다. 제1 연결부(151b)의 타단은 제1 끝단부(151c)의 일단과 연결될 수 있다.
제1 끝단부(151c)는 반도체 구조물(120)에 비해 기판의 가장자리 영역(P1)에 배치될 수 있다. 따라서, 제1 배선 라인(151)은 반도체 구조물(120)의 측부에 배치된 제1 패드(181)와 용이하게 연결될 수 있다.
제1 패드(181) 및 제2 패드(182)는 기판(170) 상에서 반도체 구조물(120)과 이격되어 배치될 수 있다. 구체적으로, 제1 패드(181) 및 제2 패드(182)는 반도체 구조물(120)의 측부 또는 기판(170)의 가장자리에서 반도체 구조물(120)을 둘러싸도록 배치될 수 있다.
제1 패드(181)는 제1 배선 라인(151) 및 제1 전극(141)을 통해 제1 도전형 반도체층(121)과 전기적으로 연결될 수 있다. 제2 패드(182)는 제2 배선 라인(152) 및 제2 전극(142)을 통해 제2 도전형 반도체층(122)과 전기적으로 연결될 수 있다.
제1 패드(181)는 제1 영역(181a) 및 제2 영역(181b)을 포함할 수 있다.
제1 영역(181a)은 일단이 제1 끝단부(151c)의 타단과 연결될 수 있다. 제1 영역(181a)은 제1 절연층(161), 채널층(130) 및 패시베이션층(163)을 관통할 수 있다.
제2 영역(181b)은 패시베이션층(163)으로부터 돌출되도록 배치될 수 있다. 제1 패드(181)는 반도체 구조물(120)과 이격되어 배치될 수 있다. 특히, 제1 패드(181)는 반도체 구조물(120)의 측면 및 그 측면을 덮는 패시베이션층(163)과 이격되어 배치될 수 있으나, 이에 한정되는 것은 아니다.
제2 패드(182)는 제1 영역(182a) 및 제2 영역(182b)을 포함할 수 있다.
제1 영역(182a)은 채널층(130) 및 패시베이션층(163)을 관통할 수 있다. 제1 영역(181a)은 일단이 제2 배선 라인(152)의 제2 끝단부(152c)의 타단과 연결될 수 있다.
제2 영역(182b)은 일단이 제2 끝단부(152c)의 타단과 연결될 수 있다. 제2 영역(182b)은 패시베이션층(163)으로부터 돌출되도록 배치될 수 있다.
도 3은 실시 예에 따른 반도체 소자의 평면도이고, 도 4는 도 3에서 I의 단면도이고, 도 5는 도 3에서 제1 배선 라인을 도시한 도면이고, 도 6은 도 3에서 제2 배선 라인을 도시한 도면이다.
도 3을 참조하면, 실시 예에 따른 반도체 소자(100)는 하나의 기판(170) 상에 배치된 복수 개의 반도체 구조물(120)을 포함할 수 있다.
구체적으로, 반도체 소자(100)는 기판(170) 상에 배치되는 복수 개의 반도체 구조물(120), 제1방향(X축 방향)으로 이격 배치된 복수 개의 제1 배선 라인(151-n), 제2방향(Y축 방향)으로 이격 배치된 복수 개의 제2 배선 라인(152-n), 복수 개의 제1 패드(181-n), 복수 개의 제2 패드(182-n)를 포함할 수 있다.
복수 개의 제1 패드(181-n), 복수 개의 제2 패드(182-n)는 복수 개의 반도체 구조물(120)과 이격되어 배치될 수 있다. 복수 개의 제1 패드(181-n), 복수 개의 제2 패드(182-n)는 기판(170)의 가장자리 영역(P1)에 배치되어 복수 개의 반도체 구조물(120)을 둘러싸도록 배치될 수 있다.
그리고 제1 배선 라인(151-n)은 반도체 구조물(120)과 복수 개의 제1 패드(181-n) 사이에 배치되어, 반도체 구조물(120)의 제1 도전형 반도체층과 복수 개의 제1 패드(181-n)를 전기적으로 연결할 수 있다.
마찬가지로, 제2 배선 라인(152-n)은 반도체 구조물(120)과 복수 개의 제2 패드(182-n) 사이에 배치되어, 반도체 구조물(120)의 제2 도전형 반도체층과 복수 개의 제2 패드(182-n)을 전기적으로 연결할 수 있다.
그리고 제1 패드(181-n)는 기판(170)의 가장자리 영역 중 상하부에 마주보도록 배치될 수 있다. 제2 패드(182-n)는 기판(170)의 가장자리 영역 중 좌우에 마주보도록 배치될 수 있다. 그러나, 경우에 따라, 제1 패드(181-n)와 제2 패드(182-n)의 위치 및 배치 구조는 변경될 수 있다.
기판(170)은 중앙 영역(C1)와 가장자리 영역(P1)로 구획될 수 있다. 예컨대, 중앙 영역(C1)는 기판의 중앙으로 반도체 구조물이 배치되는 영역일 수 있다. 또한, 중앙 영역(C1)는 제1 배선 라인(151-n)과 제2 배선 라인(152-n)이 배치되어, 복수 개의 반도체 구조물과 전기적으로 연결될 수 있다.
가장자리 영역(P1)는 중앙 영역(C1) 이외의 영역으로 복수 개의 제1 패드(181-n), 복수 개의 제2 패드(182-n)가 배치될 수 있다. 또한, 가장자리 영역(P1)는 제1 배선 라인(151-n), 제2 배선 라인(152-n)이 일부 배치될 수 있다.
이로써, 제1 배선 라인(151-n)과 제2 배선 라인(152-n)은 가장자리 영역(P1)로 연장되어 각각 제1 패드(181-n)과 제2 패드(182-n)와 전기적으로 연결되며, 두께 방향으로 중첩되는 영역을 포함할 수 있다.
기판(170)에서 복수 개의 반도체 구조물은 중앙부에서 소정 간격 이격되어 배치될 수 있으며, 광을 방출할 수 있다. 여기서는 반도체 구조물(120)이 가로, 세로 모두 16개씩 배치된 것으로 도시되었으나, 이것으로 본 발명을 한정하는 것은 아니다. 그리고 각각의 반도체 구조물의 크기는 500㎛×500㎛ 이하일 수 있다. 즉, 가로와 세로의 길이가 각각 500㎛ 이하일 수 있다. 예를 들어, 반도체 구조물의 크기는 300㎛×300㎛, 250㎛×250㎛, 110㎛×110㎛일 수 있다. 보다 바람직하게, 개별 반도체 구조물의 가로와 세로 각각의 길이는 70㎛ 내지 80㎛일 수 있다. 그러나, 이것으로 본 발명을 한정하는 것은 아니다.
그리고 복수 개의 반도체 구조물에서 기판(170)의 상부에서부터 1-8 라인을 A 영역, 9-16 라인을 B 영역으로 정의한다. 또한, 복수 개의 반도체 구조물에서 좌측에서부터 1-8 라인을 C 영역, 9-16 라인을 D 영역으로 정의한다.
복수 개의 제1 배선 라인(151-n, n≥1)은 기판(170)의 가장자리 영역(P1)으로 연장될 수 있다. 이 때, 하나의 제1-n 배선 라인(151-n)은 8개의 반도체 구조물(120)과 전기적으로 연결될 수 있다. 이에 따라, 제1 배선 라인(151-n)은 기판(170)의 상하부에 각각 64개씩 배치될 수 있다. 즉, 하나의 반도체 구조물(120) 하부에 4개의 제1-n 배선 라인(151-n)이 배치될 수 있다. 그러나, 이것은 본 발명을 설명하기 위한 일 예일 뿐이며, 이것으로 본 발명을 한정하지는 않는다. 즉, 하나의 제1-n 배선 라인(151-n)에 연결된 반도체 구조물(120)의 개수 및 하나의 반도체 구조물(120)의 하부에 배치된 제1-n 배선 라인(151-n)의 개수는 변경될 수 있다. 이하에서는 설명의 편의를 위해 A 영역의 반도체 구조물(120)과 연결된 제1-n 배선 라인(151-n) 중 좌측으로부터 순서대로 제1-1 배선 라인(151-1), 제1-2 배선 라인(151-2), 및 제1-32 배선 라인(151-32)으로 정의한다.
예컨대, 제1-1 배선 라인(151-1)은 A 영역의 좌측 첫번째 열에 배치된 8개의 반도체 구조물(120)와 전기적으로 연결될 수 있다. 여기서, 열은 기판(170)에서 제2 방향(y축 방향)인 세로 줄로 정의되고, 행은 기판(170)에서 제1 방향(x축 방향)인 가로 줄로 정의된다.
형광체층(190)은 복수 개의 반도체 구조물(120) 및 패시베이션층(163) 상에 배치되어, 복수 개의 반도체 구조물(120)을 덮도록 배치될 수 있다. 이로써, 형광체층(190)은 복수 개의 반도체 구조물(120)에서 출사된 광을 흡수하여 다른 파장대의 광으로 변환하여 방출할 수 있다. 예를 들어, 형광체층(190)은 백색광을 형성할 수 있다.
도 5 및 도 6를 참조하면, 제1-1 배선 라인(151-1)은 제1-1a 배선 라인(151-1a), 제1-1b 배선 라인(151-1b), 제1-1c 배선 라인(151-1c) 및 제1-1d 배선 라인(151-1d)을 포함할 수 있다.
또한, 제1-1 배선 라인(151-1)은 A 영역의 좌측 첫번째 열에 배치된 8개의 반도체 구조물과 전기적으로 연결될 수 있다. 마찬가지로, 제1-2 배선 라인(151-2)은 A 영역의 좌측 두번째 열에 배치된 8개의 반도체 구조물과 전기적으로 연결될 수 있으며, 이는 제1-32 배선라인(151-32)까지 동일하게 적용될 수 있다. 다만, 제1-17 배선 라인(151-17) 내지 제1-32 배선 라인(151-32)는 C 영역 및 D 영역의 반도체 구조물과 전기적으로 연결될 수 있다.
복수 개의 제2 배선 라인(152-n, n≥1)은 기판(170)의 가장자리 영역(P1)에서 좌우측에 배치될 수 있다. 이 때, 하나의 제2-n 배선 라인(152-n)은 8개의 반도체 구조물과 전기적으로 연결될 수 있다.
제2-n 배선 라인(152-n)은 기판(170)의 좌우측에 각각 16개씩 배치될 수 있다. 즉, 제1-n 배선 라인(151-n)과는 다르게, 하나의 반도체 구조물(120)의 하부로 1개의 제2-n 배선 라인(152-n)이 배치될 수 있다. 그러나, 이것은 본 발명을 설명하기 위한 일 예일 뿐이며, 이것으로 본 발명을 한정하지는 않는다. 즉, 하나의 제2-n 배선 라인(152-n)에 연결된 반도체 구조물의 개수 및 하나의 반도체 구조물의 하부에 배치된 제2-n 배선 라인(152-n)의 개수는 변경될 수 있다.
이하에서는 설명의 편의를 위해 기판(170)의 좌측에 배치된 제2 배선 라인(152-n)을 상부로부터 순서대로 제2-1 배선 라인(152-1), 제2-2 배선 라인(152-2), …, 제2-16 배선 라인(152-16)으로 정의하도록 한다. 마찬가지로, 기판(170)의 우측에 배치된 제2 배선 라인(152-n)은 상부부터 순서대로 제2-17 배선 라인(152-17) 내지 제2-32 배선 라인(152-32)을 포함할 수 있다.
제2-1 배선 라인(152-1)은 C 영역의 상부 첫번째 행에 배치된 8개의 반도체 구조물과 전기적으로 연결될 수 있다. 구체적으로, 제2-1 배선 라인(152-1)은 상부 첫번째 행에 배치된 8개의 반도체 구조물의 제2 도전형 반도체층과 전기적으로 연결될 수 있다.
마찬가지로, 제2-2 배선 라인(152-2)은 C 영역의 상부 두번째 행에 배치된 8개의 반도체 구조물과 전기적으로 연결될 수 있다. 이는 제2-16 배선 라인(152-16)까지 동일하게 적용될 수 있다.
또한, 이는 D 영역에서도 동일하게 적용될 수 있다. 즉, 제2-n 배선 라인(152-n)들은 8개의 반도체 구조물과 전기적으로 연결될 수 있다. 예컨대, 하나의 제2-n 배선 라인(152-n)은 기판(170)의 상부로부터 차례대로 D 영역의 각 행의 8개의 반도체 구조물과 전기적으로 연결될 수 있다.
이처럼, 제1-n 배선 라인(151-n)은 좌측으로부터 순서대로 A 영역과 B 영역(또는 C 영역과 D 영역)에서 하나당 8개의 반도체 구조물과 전기적으로 연결될 수 있다.
또한, 제2-n 배선 라인(152-n)은 상부로부터 순서대로 C 영역과 D 영역의 8개의 반도체 구조물과 전기적으로 연결될 수 있다.
복수 개의 제1 패드(181-n, n≥1)는 기판(170)의 가장자리 영역(P1) 중 상하부에 배치될 수 있다. 이 때, 제1-n 패드(181-n)는 제1 배선 라인(151-n) 상에 4개씩 배치될 수 있다. 즉, 제1-n 패드(181-n)는 32개의 제1 배선 라인(151-n)에 대해 총 128개가 배치될 수 있다.
예컨대, 제1-1 패드(181-1)는 기판(170)의 상부에서 좌측으로 순서에 따라 배치되는 제1-1a 패드(181-1a), 제1-1b 패드(181-1b), 제1-1c 패드(181-1c) 및 제1-1d 패드(181-1d)를 포함할 수 있다. 제1-1a 패드(181-1a), 제1-1b 패드(181-1b), 제1-1c 패드(181-1c) 및 제1-1d 패드(181-1d)는 각각 제1-1a 배선 라인(151-1a), 제1-1b 배선 라인(151-1b), 제1-1c 배선 라인(151-1c) 및 제1-1d 배선 라인(151-1d)과 전기적으로 연결될 수 있다.
그리고 제1-1a 배선 라인(151-1a), 제1-1b 배선 라인(151-1b), 제1-1c 배선 라인(151-1c) 및 제1-1d 배선 라인(151-1d)은 8개의 반도체 구조물 중 인접한 2개의 반도체 구조물의 제1 도전형 반도체층과 전기적으로 연결될 수 있다.
또한, 복수 개의 제1-n 패드(181-n)는 기판의 상부에서 좌측으로부터 순서대로 제1-1 패드(181-1), 제1-2 패드(181-2), …, 제1-16 패드(181-16)로 정의할 수 있다. 그리고 복수 개의 제1-n 패드(181-n)는 기판의 하부에서 좌측으로부터 순서대로 제1-17 패드(181-17), ?제1-32 패드(181-32)로 정의할 수 있다.
따라서, 제1-1 패드(181-1) 내지 제1-16 패드(181-16)는 A 영역에 배치된 제1-1 배선 라인(151-1) 내지 제1-16 배선 라인(151-16)과 전기적으로 연결될 수 있다.
그리고 제1-17 패드(181-17) 내지 제1-32 패드(181-32)는 B 영역에 배치된 제1-17 배선 라인(151-17) 내지 제1-32 배선 라인(151-32)과 전기적으로 연결될 수 있다.
복수 개의 제2 패드(182-n, n≥1)는 기판(170)의 가장자리 영역(P1)에 배치될 수 있다. 이 때, 제2-n 패드(182-n)는 제2-n 배선 라인(152-n) 상에 하나씩 배치될 수 있다. 그리고 앞서 설명한 바와 같이, 제2-n 패드(182-n)는 기판(170)의 좌우측에 각각 16개씩 배치될 수 있다. 또한, 하나의 제2-n 패드(182-n)는 동일 행의 8개의 반도체 구조물과 전기적으로 연결될 수 있다. 그러나, 이것은 본 발명을 설명하기 위한 일 예일 뿐이며, 이것으로 본 발명을 한정하지는 않는다.
먼저, 기판(170)의 좌측에 배치된 제2-n 패드(182-n)는 상부로부터 순서대로 제2-1 패드(182-1), 제2-2 패드(182-2),…, 제2-16 패드(182-16)로 정의할 수 있다. 여기서, 제2-1 패드(182-1)는 제2-1 배선 라인(152-1) 상에 배치되어, 전기적으로 연결될 수 있다. 그리고 제2-1 패드(182-1)는 C 영역의 상부 첫번째 줄에 배치된 8개의 반도체 구조물과 전기적으로 연결될 수 있다. 이는 제2-16 패드(182-16)까지 동일하게 적용될 수 있다. 또한, 이는 기판(170)의 우측에 배치된 제2 패드(182-17 내지 182-32)에서도 동일하게 적용될 수 있다.
설명한 바와 같이, 복수 개의 제1 패드 및 제2 패드(181-n, 182-n)는 기판(170)의 가장자리 영역(P1)를 따라 배치될 수 있다. 또한, 복수 개의 반도체 구조물은 복수 개의 패드(181-n, 182-n) 내측에 배치될 수 있다. 즉, 복수 개의 제1 패드 및 제2 패드(181-n, 182-n)는 복수 개의 반도체 구조물을 둘러싸도록 배치될 수 있다. 더불어, 복수 개의 제1 배선 라인 및 제2 배선 라인(151-n, 152-n)은 제1 내지 2 도전형 반도체층(121, 122) 또는 제1 내지 2 전극(141, 142)으로부터 기판의 가장자리 영역으로 연장되어 복수 개의 패드(181-n, 182-n)와 연결될 수 있다. 복수 개의 반도체 구조물은 개별적으로 형성된 것이 아닌, 제1 내지 2 도전형 반도체층(121, 122) 및 활성층(123)이 한번에 성장되고, 이를 식각을 통해 하나의 칩(소자) 단위로 아이솔레이션(isolation)함으로써 형성될 수 있다. 따라서, 공정성이 개선됨과 동시에 발광 영역이 증가할 수 있다.
도 7 및 도 8은 실시 예에 따른 수동 매트릭스 구동 방식을 설명하는 도면이다.
도 7 및 도 8을 참조하면, 제1 구동부는 선택된 데이터 라인(DL)에 제1 제어 신호를 인가할 수 있다. 또한, 제2 구동부는 스캔 라인(SL)으로 제2 제어 신호를 인가할 수 있다.
도 7에 도시된 바와 같이, 복수 개의 반도체 구조물(120)은 표시 영역(DP)을 포함할 수 있다. 또한, 앞서 언급한 바와 같이, 표시 영역(DP)은 각 반도체 구조물(120)인 화소(PX)를 포함할 수 있다.
이 때, 표시 영역(DP)은 스캔 라인(SL)에 의한 시분할 개수에 따라 복수 개의 분할 표시 영역(DP1, DP2)으로 구획될 수 있다. 그리고 분할 표시 영역(DP1, DP2)은 각각 반도체 소자(100)의 구조에 대응하는 시분할 개수와 동일한 스캔 라인(SL)을 포함할 수 있다. 여기서, 반도체 소자(100)의 구조에 대응하는 시분할 개수는 하나의 데이터 라인(DL)에 연결된 반도체 구조물의 개수일 수 있다. 이에 따라, 스캔 라인(SL)은 시분할 개수와 동일한 개수의 스캔 라인마다 나뉜 그룹 스캔 라인을 포함할 수 있다. 예컨대, 2시분할에서 제1 그룹 스캔 라인은 제1 스캔 라인(SL1)과 제2 스캔 라인(SL)을 포함할 수 있다.
그리고 분할 표시 영역(DP1, DP2) 내에서 스캔 라인(SL)은 한 프레임(FR) 동안 서로 다른 시구간에서 제2 제어 신호가 인가될 수 있다. 여기서, 한 프레임(FR)은 영상 데이터가 표시 영역(DP)을 통해 표시되는 시간을 의미한다. 일반적으로, 한 프레임(FR)은 60Hz으로, 1/60(s)이나, 이러한 주파수에 한정되는 것은 아니며, 발광소자 패키지에 따라 다양하게 변경될 수 있다.
2시분할의 경우, 제1 분할 표시 영역(DP1)과 제2 분할 표시 영역(DP2)은 각각 2개의 스캔 라인(SL)을 포함할 수 있다. 예를 들어, 제1 분할 표시 영역(DP1)은 제1 스캔 라인(SL1)과 제2 스캔 라인(SL2)을 포함하고, 제2 분할 표시 영역(DP2)은 제3 스캔 라인(SL3)과 제4 스캔 라인(SL4)을 포함할 수 있다.
이 때, 제1 분할 표시 영역(DP1)에서 하나의 스캔 라인과 제2 분할 표시 영역(DP2)에서 하나의 스캔 라인은 한 프레임(FR) 내 제1 시구간에서 제2 제어 신호가 인가될 수 있다.
또한, 제1 분할 표시 영역(DP1)에서 다른 하나의 스캔 라인과 제2 분할 표시 영역(DP2)에서 다른 하나의 스캔 라인은 한 프레임(FR) 내 제2 시구간(예컨대, 2시분할의 경우 한 프레임(FR) 내에서 제1 시구간 이외의 시구간)에서 제2 제어 신호가 인가될 수 있다.
그리고 제1 분할 표시 영역(DP1)에서 하나의 스캔 라인에서 제2 제어 신호가 인가되면, 제2 분할 표시 영역(DP2)에서도 하나의 스캔 라인에서 동일한 제2 제어 신호가 인가될 수 있다. 즉, 복수 개의 분할 표시 영역(DP)은 각 시분할마다 하나의 스캔 라인을 통해 제2 제어 신호가 인가될 수 있다.
또한, 분할 표시 영역(DP)마다 스캔 라인은 순차로 제2 제어 신호가 인가될 수 있다. 예컨대, 제1 그룹 스캔 라인(GSL1)의 제1 스캔 라인(SL1), 제3 스캔 라인(SL3)은 제1 시구간에서 제2 제어 신호가 인가되고, 제2 그룹 스캔 라인(GSL2)의 제2 스캔 라인(SL2), 제4 스캔 라인(SL4)은 제2 시구간에서 제2 제어 신호가 인가될 수 있다. 이는 다른 그룹 스캔 라인도 동일하게 적용될 수 있다.
다만, 이러한 순차적인 방식에 한정되는 것은 아니며, 제1 시구간 동안 제1 스캔 라인(SL1)과 제4 스캔 라인(SL4)에서, 제2 시구간 동안 제2 스캔 라인(SL2)과 제3 스캔 라인(SL3)에서 제2 제어 신호가 각각 인가될 수도 있다.
이러한 구성에 의하여, 실시 예에 따른 발광소자 패키지는 수동 메트릭스(Passive Matrix) 방식에 의해 인가된 영상 데이터를 반도체 구조물(100)을 통해 표시할 수 있다.
또한, 스캔 라인(SL), 데이터 라인(DL), 표시 영역(DP)은 개수가 앞서 설명한 바와 같이, 반도체 소자의 반도체 구조물(120)의 개수에 따라 변경될 수 있으며, 시분할 개수에 따라서도 변경될 수 있다.
도 9는 실시 예에 따른 발광소자 패키지의 효과를 설명하는 도면이다.
도 9를 참조하면, 2시분할(a), 4시분할(b)의 경우 반도체 구조물에 주입된 평균 전류(x축)에 따른 광속(y축)을 도시한다. 여기서, 2시분할(a) 및 4시분할(b)의 경우 반도체 소자에 주입되는 평균 전류는 동일하나, 2시분할(a)의 경우 4시분할(b)의 경우 대비 피크 전류가 1/2배 일 수 있다.
2시분할의 경우(a)와 4시분할(b)의 경우 하나의 스캔 라인에 한 프레임에서 4개의 시구간 중 하나의 시구간에서 전류가 주입되나, 2시분할(a)의 경우 한 프레임에서 2개의 시구간 중 하나의 구간에서 전류가 주입되므로, 4시 분할(b)의 경우 스캔 라인 당 피크 전류가 2시분할의 경우 스캔 라인 당 피크 전류의 2배일 수 있다.
이로써, 4시분할의 경우 2시분할 대비 동일한 평균 전류가 주입되더라도, 광속이 평균 전류에 비례하여 증가하지 않음을 알 수 있다. 이는 높은 피크 전류가 주입되더라도 전류 스프레딩이 선형적으로 증가하지 않기 때문이다.
따라서, 필요에 따라 시분할개수를 감소시켜 광속을 증가시킬 수 있다. 또는 필요에 따라 시분할 개수를 늘려 필요한 정보를 노면에 표시할 수도 있다.
도 10은 본 발명의 다른 실시 예에 따른 발광소자 패키지를 도시한 개념도이고, 도 11은 반도체 구조물의 제1변형예이고, 도 12는 반도체 구조물의 제2변형예이고, 도 13은 반도체 구조물의 제3변형예이다.
도 10을 참조하면, 실시 예에 따른 발광소자 패키지는 반도체 소자(100), 제1구동부(200), 제2구동부(300), 및 컨트롤러(400)를 포함할 수 있다.
반도체 소자(100)는, 기판(170)의 중앙 영역(C1)에 제1 방향(X축 방향) 및 제1방향과 수직한 제2방향(Y축 방향)으로 이격 배치되는 반도체 구조물(120), 반도체 구조물(120)과 전기적으로 연결되고 제1방향으로 이격 배치된 복수 개의 제1 배선 라인(151), 반도체 구조물(120)과 전기적으로 연결되고 제2방향으로 이격 배치된 복수 개의 제2 배선 라인(152)를 포함할 수 있다.
제1구동부(200)는 복수 개의 제1 배선 라인(151)과 연결되어 제1 제어 신호를 출력하고, 제2구동부(300)는 복수 개의 제2 배선 라인(152)과 연결되어 제2 제어 신호를 출력할 수 있다.
발광소자 패키지의 기본적인 구조 및 시분할 제어 방법 등은 전술한 내용이 모두 적용될 수 있다. 다만, 본 실시 예에서는 영역별로 반도체 구조물의 사이즈 및 개수가 달라지는 점, 및 사이즈 및 개수가 다른 반도체 구조물을 독립적으로 시분할 제어하는 점에 추가적인 특징이 있다.
복수 개의 제1 반도체 구조물(120A)은 기판(170)의 제1영역(CA1)에 배치될 수 있다. 또한, 복수 개의 제2 반도체 구조물(120B)은 기판(170)의 제2영역(CA2)에 배치될 수 있다. 제1영역(CA1)과 제2영역(CA2)은 기판(170)의 중앙 영역(C1)에 배치될 수 있다. 제1영역(CA1)과 제2영역(CA2)의 면적은 동일할 수 있으나 반드시 이에 한정하지 않는다.
복수 개의 제1 반도체 구조물(120A)의 사이즈는 복수 개의 제2 반도체 구조물(120B)의 사이즈와 상이할 수 있다. 이러한 구조에 의하면 상대적으로 고분해능을 요구하는 영역과 고분해능을 요구하지 않는 영역에 따라 반도체 구조물의 사이즈를 다르게 제작하여 하나의 발광소자 패키지에서 다양한 기능을 동시에 구현할 수 있는 장점이 있다.
반도체 구조물의 사이즈는 크기뿐만 아니라 형상을 의미할 수도 있다. 예시적으로 제1영역(CA1)에 배치되는 제1 반도체 구조물(120A)은 가로 및 세로 길이가 동일한 정사각형인데 반해, 제2영역(CA2)에 배치되는 제2 반도체 구조물(120B)은 가로 및 세로의 길이가 상이한 직사각형일 수 있다. 반도체 구조물의 사이즈가 상이하므로 시인성을 개선할 수 있는 장점이 있다. 이때, 제1 반도체 구조물(120A)의 면적과 제2 반도체 구조물(120B)의 면적은 동일할 수도 있다.
실시 예에 따르면, 제1영역(CA1) 내의 제1 반도체 구조물(120A)의 개수와 제2영역(CA2) 내의 제2 반도체 구조물(120B)의 개수는 동일할 수 있으나 반드시 이에 한정하지 않는다.
컨트롤러(400)는 제1영역(CA1)의 제1 반도체 구조물(120A)과 제2영역(CA2)의 제2 반도체 구조물(120B)을 독립적으로 시분할 제어할 수 있다.
예시적으로 제1영역(CA1)은 4시분할로 제어하고, 제2영역(CA2)은 2시분할로 제어할 수 있다. 따라서, 제1 영역(CA1)의 제1 반도체 구조물(120A)이 4개의 라인으로 배치되고, 제2 영역(CA2)의 제2 반도체 구조물(120B)이 4개의 라인으로 배치되는 경우, 제2 반도체 구조물(120B)은 2줄씩 교번하여 점등되는 반면, 제1 반도체 구조물(120A)은 1줄씩 순차적으로 점등될 수 있다.
그러나, 반드시 이에 한정하는 것은 아니고 칩의 크기 및 구동 목적에 따라 제1영역(CA1)과 제2영역(CA2)의 시분할 개수 및 방법은 다양하게 변형될 수 있다. 이때, 시분할 개수에 따라 제1 배선전극과 제2 배선 라인의 구조는 다양하게 변형될 수 있다.
도 11을 참조하면, 반도체 구조물은 제1영역(CA1)에 배치되는 복수 개의 제1 반도체 구조물(120A), 제2영역(CA2)에 배치되는 제2 반도체 구조물(120B), 및 제3영역(CA3)에 배치되는 제3 반도체 구조물(120C)을 포함할 수 있다.
실시 예에 따르면, 사이즈가 다른 3개의 반도체 구조물이 배치될 수 있다. 이때, 제1 내지 제3 반도체 구조물(120A, 120B, 120C)의 개수와 크기는 각각 다르게 제작될 수 있다. 예시적으로 제1 반도체 구조물(120A)은 8×16개이고, 제2 반도체 구조물(120B)과 제3 반도체 구조물(120C)은 각각 2×32개일 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 각각의 반도체 구조물의 개수와 형상은 목적에 따라 달라질 수 있다.
도 12를 참조하면, 제1영역(CA1)의 제1 반도체 구조물(120A)의 크기는 제2영역(CA2)의 제2 반도체 구조물(120B)의 크기보다 작을 수 있다. 예시적으로 제1 반도체 구조물(120A)은 가로 방향(X축 방향)의 길이가 세로 방향(Y축 방향)의 길이보다 더 긴 직사각형 형상일 수 있고, 제2 반도체 구조물(120B)은 가로 방향의 길이가 세로 방향의 길이보다 더 짧은 직사각형 형상일 수 있다.
제1 반도체 구조물(120A)은 노면에 정보를 표시하기 위해 가로 방향으로 길게 형성되는 것이 유리할 수 있으며, 제2 반도체 구조물(120B)은 전방의 시인성 확보 및 눈부심 방지를 위해 세로 방향으로 길게 형성되는 것이 유리할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 반도체 구조물의 형상은 필요에 따라 다양하게 변형될 수 있다.
도 13은 헤드 램프의 FOV(Field of view)를 보여주는 도면이고, 도 14는 반도체 구조물의 제4변형예이다.
도 13을 참조하면, 스마트 헤드 램프의 하이빔(HB)의 FOV는 상부 영역(HB12)과 하부 영역(HB11)으로 구분할 수 있다. 하이빔(HB) 영역은 로우빔(LB) 영역과 일부 중첩될 수 있다. 하이빔의 상부 영역(HB12)은 운행자가 전방을 확인할 수 있도록 전방에 광을 조사하는 영역일 수 있다. 따라서, 상부 영역(HB12)은 고휘도를 요구하나, 고분해능은 요구하지 않을 수 있다. 이에 반해, 하부 영역(HB11)은 노면에 문자나 이미지와 같은 정보(SG1)를 표시하는 영역일 수 있다. 따라서, 하부 영역(HB11)은 고휘도는 요구하지 않으나 고분해능을 요구할 수 있다.
따라서, 도 14를 참조하면, 하이빔의 하부 영역(HB11)에 광을 조사하는 제1영역(CA1)은 제1 반도체 구조물(120A)의 크기가 작고 개수가 많도록 제작할 수 있다. 따라서, 고분해능이 가능해져 다양한 정보(SG1)를 노면에 표시할 수 있다. 또한, 정보 표시가 가능하도록 독립적으로 시분할 제어를 할 수 있다. 컨트롤러(400)는 표시될 정보를 수신한 후, 제1영역(CA1)의 시분할 개수를 결정할 수 있다.
또한, 하이빔의 상부 영역(HB12)에 광을 조사하는 제2영역(CA2)은 시인성 확보 및 눈부심 방지 기능이 필요하므로 제2 반도체 구조물(120B)의 개수는 제1 반도체 구조물(120A)보다 적을 수 있다. 또한, 제2 반도체 구조물(120B)의 크기는 제1 반도체 구조물(120A)보다 클 수 있다. 컨트롤러(400)는 제1영역(CA1)의 시분할 제어와 독립적으로 제2영역(CA2)의 시분할 개수를 결정할 수 있다. 만약, 노면에 출력할 정보가 없다면 제1영역(CA1)과 제2영역(CA2)의 시분할 개수는 동일할 수도 있다.
제2영역(CA2)은 이웃한 차선의 차량에 조사되는 광을 차단하여 눈부심 현상을 개선할 수 있다. 즉, 이웃한 차선의 차량으로 광을 조사하는 반도체 구조물을 오프 시킴으로써 차단 영역(도 13의 HB13)을 형성하여 눈부심 현상을 개선할 수 있다. 이때, 시인성을 개선하고 눈부심 현상을 방지하기 위해 제2 반도체 구조물(120B)은 세로 방향으로 길게 형성될 수 있으나 반드시 이에 한정하지 않는다.
컨트롤러(400)는 제1영역(CA1)의 제1 반도체 구조물(120A)과 제2영역(CA2)의 제2 반도체 구조물(120B)을 독립적으로 시분할 제어할 수 있다.
예시적으로 제1영역(CA1)은 4시분할로 제어하고, 제2영역(CA2)은 2시분할로 제어할 수 있다. 따라서, 제1 영역(CA1)의 제1 반도체 구조물(120A)이 4개의 라인으로 배치되고, 제2 영역(CA2)의 제2 반도체 구조물(120B)이 4개의 라인으로 배치되는 경우, 제2 반도체 구조물(120B)은 2줄씩 교번하여 점등되는 반면, 제1 반도체 구조물(120A)은 1줄씩 순차적으로 점등될 수 있다.
그러나, 반드시 이에 한정하는 것은 아니고 칩의 크기 및 구동 목적에 따라 제1영역(CA1)과 제2영역(CA2)의 시분할 개수 및 방법은 다양하게 변형될 수 있다. 이때, 시분할 개수에 따라 제1 배선전극과 제2 배선 라인의 구조는 다양하게 변형될 수 있다.
도 15는 반도체 구조물의 제5변형예이고, 도 16은 도 15의 반도체 구조물이 커버하는 FOV(Field of view)를 보여주는 도면이고, 도 17은 반도체 구조물의 제4변형예이다.
도 15를 참조하면, 제1 반도체 구조물(120A)과 제2 반도체 구조물(120B)의 개수는 더 많아질 수 있다. 이 경우 반도체 소자의 크기는 증가할 수 있다. 도 16을 참조하면, 도 15의 반도체 구조물은 차량의 하이빔과 로우빔이 커버하는 영역을 모두 커버(HB11, HB12)할 수 있다. 즉, 하나의 발광소자 패키지가 로우빔와 하이빔의 역할을 모두 수행할 수 있다.
도 17을 참조하면, 제2영역(CA2)은 제1영역(CA1)을 둘러싸도록 배치될 수 있다. 즉, 제1영역(CA1)에 해당하는 부분이 노면에 정보를 표시하는 기능을 수행하고 제2영역(CA2)은 제1영역(CA1)을 주변에 광을 조사하여 시인성을 확보하는 역할을 수행할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제1영역(CA1)은 반도체 구조물 전체 영역의 일 모서리 부분에 배치될 수도 있다.
도 18a는 종래 매트릭스 헤드램프의 FOV를 보여주는 도면이고, 도 18b는 실시 예에 따른 매트릭스 헤드램프의 FOV를 보여주는 도면이다.
도 18a를 참조하면, 종래 매트릭스 헤드램프는 픽셀(PX1)의 크기가 크고 개수가 적어 해상도가 낮다. 예시적으로 종래 매트릭스 헤드램프의 픽셀 개수는 약 80개 이하일 수 있다.
따라서, 광을 조사할 영역(LA1)과 조사하지 않을 영역(LA2)을 정밀하게 제어하게 제어할 수 없으며, 눈부심 방지 등을 위해 디밍 제어시 차량 전방의 시인성이 크게 낮아지는 문제가 있다. 그 결과, 고해상도를 갖는 LDP 모듈이 전방 영역(VP1)을 모두 커버해야 하는 문제가 있다.
DLP(Digital Light Processing) 모듈의 FOV(Field of view)가 커지므로 시스템이 복잡해지고 제조 비용이 상승하는 문제가 있다. DLP 모듈은 픽셀 수가 약 20,000개 이상으로 구현되어 해상도가 높은 DMD(Digital Micro-mirror Device) 또는 MEMS 스캐너와 같은 장치를 포함할 수 있다.
도 18b를 참조하면, 실시 예에 따른 매트릭스 헤드램프는 픽셀(PX2)의 크기가 작고 개수가 많으므로 해상도가 상대적으로 높다. 예시적으로 실시 예에 따른 매트릭스 헤드램프의 픽셀 개수는 200개 이상일 수 있다. 따라서, 광을 조사할 영역(LA1)과 조사하지 않을 영역(LA2)을 정밀하게 제어할 수 있으므로 디밍 제어시에도 차량 전방의 시인성을 충분히 확보할 수 있는 장점이 있다.
따라서, 노면에 정보(숫자, 문자 등)를 표시를 위해 LDP 모듈과 결합하는 경우에도 LDP 모듈의 FOV는 정보 표시가 출력될 영역(VP1) 정도만 커버하면 되므로 시스템이 간단해지고 제조 비용이 절감될 수 있다. 즉, LDP 모듈의 FOV는 수평 각도 0도(H)에서 -5도 사이에 배치될 수 있다. 이때 수평 각도 0도는 발광소자 패키지에서 출사되는 광의 광축과 동일 평면을 이룰 수 있다.
도 19는 실시 예에 따른 헤드램프의 반도체 구조물이 직렬 연결된 구조를 보여주는 개념도이고, 도 20은 실시 예에 따른 헤드램프의 반도체 구조물이 직렬 연결된 구조를 보여주는 평면도이고, 도 21은 실시 예에 따른 헤드램프의 반도체 구조물이 직/병렬 연결된 구조를 보여주는 개념도이다.
도 19를 참조하면, 실시 예에 따른 헤드램프의 반도체 구조물은 직렬 연결될 수 있다. 이해를 돕기 위해 각 반도체 구조물의 내부에 다이오드 기호를 표시하였다.
반도체 구조물을 시분할 개수에 따라 전압 제어하는 경우 잉여전압이 발생할 수 있다. 이러한 잉여전압에 의해 구동부가 발열되는 문제가 발생할 수 있다. 따라서, 실시 예에서는 적어도 일 구간에서는 반도체 구조물을 직렬 연결하고 전류 구동을 수행함으로써 구동부의 발열을 저감할 수 있다. 또한, 열거한 이유 이외에도 다양한 이점에 의해 전류 제어할 수도 있다.
반도체 구조물은 상대적으로 크기가 작은 제1 반도체 구조물(120A)과 상대적으로 크기가 큰 제2 반도체 구조물(120B)이 각각 제1 방향(X 축 방향)으로 복수 개 배치될 수 있다. 예시적으로 제1 행(L1)과 제6 행(L6)에는 제2 반도체 구조물(120B)이 제1 방향으로 직렬 연결될 수 있고, 제2 행 내지 제5행(L2, L3, L4, L5) 에는 제1 반도체 구조물(120A)이 제1 방향으로 직렬 연결될 수 있다. 이때, 각각의 배선에는 바이패스 스위치(미도시)가 배치되어 동일한 행(Row)에서 점등되지 않는 반도체 구조물에는 선택적으로 전류를 인가하지 않을 수 있다.
상대적으로 크기가 작은 제1 반도체 구조물(120A)에는 상대적으로 낮은 전류를 인가하고, 상대적으로 크기가 큰 제2 반도체 구조물(120B)에는 상대적으로 높은 전류를 인가할 수 있다. 예시적으로 제1 반도체 구조물(120A)이 배치된 제2 행에는 125mA의 전류를 인가하고 제2 반도체 구조물(120B)이 배치된 제1 행(L1)에는 1.0A의 전류를 인가할 수 있으나 반드시 이에 한정하지 않는다.
동일한 행(Row)에 배치되는 복수 개의 반도체 구조물은 동일 레벨의 전류가 인가되나 펄스폭 제어(PWM)를 통해 휘도를 다르게 제어할 수 있다. 예시적으로 X축과 Y축이 교차하는 헤드램프의 중앙 부분에서 휘도가 높아지도록 펄스폭을 제어할 수 있다.
도 20을 참조하면, 반도체 구조물과 반도체 구조물은 연결 전극에 의해 서로 전기적으로 연결될 수 있다. 즉, 어느 하나의 반도체 구조물의 N형 반도체층과 이웃한 반도체 구조물의 P형 반도체층이 순차적으로 연결되어 직렬로 연결될 수 있다.
예시적으로 이웃한 제2 반도체 구조물(120B)의 사이에는 제2 연결 전극(1011)이 배치되고 제2 연결전극(1011)은 관통홀(1012)에 의해 제2 반도체 구조물(120B)의 N형 반도체층 또는 P형 반도체층에 전기적으로 연결될 수 있다.
이와 동일하게 이웃한 제1 반도체 구조물(120A)의 사이에도 제1 연결 전극(1013)이 배치되고 관통홀(1014)에 의해 제1 반도체 구조물(120A)의 N형 반도체층 또는 P형 반도체층에 전기적으로 연결될 수 있다.
구체적으로 제1 연결 전극(1013)은 제1관통홀(1014)에 의해 이웃한 제1 반도체 구조물 중 어느 하나(120A-1)의 제1 도전형 반도체층(N형 반도체층)과 전기적으로 연결되고, 제2관통홀(1015)에 의해 이웃한 제1 반도체 구조물(120A-2)의 제2 도전형 반도체층(P형 반도체층)과 전기적으로 연결되어 직렬 연결할 수 있다.
이때, 복수 개의 제1 배선 라인(151)과 제2 배선 라인(152)의 반도체 구조물의 외측으로 노출되어 구동부와 전기적으로 연결될 수 있다. 즉, 제1 배선 라인과 제2 배선 라인이 반도체 구조물과 일체로 형성되는 구조는 도 2 내지 도 4에서 설명한 구조와 동일하나 각 반도체 구조물은 병렬 연결이 아니라 직렬 연결되는 점에서 차이가 있다.
도 21을 참조하면, 반도체 구조물은 직렬과 병렬이 혼합된 구조를 가질 수도 있다. 시분할이 크게 필요하지 않은 영역은 직렬로 연결하고, 시분할이 필요한 영역은 병렬로 연결할 수 있다. 예시적으로 제1 행(L1)의 제2 반도체 구조물(120B)과 제2, 제3 행(L2, L3)의 제1 반도체 구조물(120A)은 직렬로 연결하고, 제4 내지 제9 행(L4~L9)의 제1 반도체 구조물(120A)은 병렬로 연결할 수 있다. 여기서는 제4 행(L4)의 제1 반도체 구조물(120A)과 제5 행(L5)의 제1 반도체 구조물(120A)이 병렬로 연결된 2시분할을 예시하였으나 반드시 이에 한정되는 것은 아니고 시분할 개수에 따라 병렬 구조는 다양하게 변형될 수 있다.
도 22는 발광소자 패키지와 광학계가 결합된 램프 구조를 보여주는 도면이다.
도 22를 참조하면, 실시 예에 따른 발광소자 패키지는 하나의 기판(170) 상에 복수 개의 반도체 구조물(120)이 배치되므로 하나의 광학계(50)를 이용하여 헤드 램프 기능을 수행할 수 있다. 또한, 실시 예에 따른 발광소자 패키지(10)는 반도체 구조물의 크기 및 개수를 다양하게 조절할 수 있다. 이에 반해, 종래 반도체 패키지는 10개 이하의 반도체 칩을 실장한 모듈을 복수 개 배치하여 헤드 램프를 구현하므로 복수 개의 광학계가 필요한 단점이 있다.
도 23은 본 발명의 일 실시예에 따른 발광소자 패키지의 개념도이고, 도 24는 본 발명의 다른 실시 예에 따른 발광소자 패키지의 개념도이고, 도 25는 본 발명의 또 다른 실시 예에 따른 발광소자 패키지의 개념도이다.
도 23을 참조하면, 실시 예에 따른 발광소자 패키지는 회로기판(20), 구동부(30), 반도체 소자(100)를 포함할 수 있다.
회로기판(20)은 특별히 한정하지 않는다. 회로기판(20)은 구동부(30)와 전기적으로 연결되는 복수 개의 패드(21)를 구비할 수 있다. 회로기판(20)은 세라믹을 포함할 수 있으나, 이에 한정되는 것은 아니다. 회로기판이 세라믹으로 제작된 경우 기판에 의한 열 방출이 용이하게 이루어지므로 장치의 신뢰성이 향상될 수 있다. 그러나 반드시 이에 한정하는 것은 아니고 회로기판(20)은 다양한 재질의 기판일 수 있다.
회로기판(20) 상에는 구동부(30)가 배치될 수 있다. 구동부(30)는 복수 개의 와이어(W1)에 의해 반도체 소자(100)와 전기적으로 연결될 수 있다. 즉, 복수 개의 와이어(W1)는 복수 개의 데이터 라인이 될 수 있다. 구동부(30)는 복수 개의 데이터 라인으로 제공되는 PWM 신호를 제어하여, 복수 개의 반도체 구조물(120)을 선택적으로 동작시킬 수 있다. 구동부(30)는 도 1의 제1구동부 및 제2구동부의 역할을 수행할 수 있다.
전술한 바와 같이 반도체 소자(100)는 복수 개의 반도체 구조물(120)을 디밍하는 과정에서 많은 열이 발생할 수 있다. 또한, 구동부(30) 역시 신호 처리 과정에서 많은 열이 발생할 수 있다. 따라서, 구동부(30)와 반도체 소자(100)가 배치되는 회로기판(20)의 중앙 영역에 열이 집중될 수 있다. 그 결과, 반도체 구조물(120)에서 발생한 열이 신속히 방출되지 못하는 문제가 있다. 또한, 구동부(30)에서 발생한 열에 의해 반도체 구조물(120)의 신뢰성이 저하되는 문제가 발생할 수 있다. 또한, 칩 사이즈가 증가하는 경우 두께 편차에 따른 불량이 발생할 수도 있다.
도 24를 참조하면, 구동부(30)는 회로기판(20) 상에서 반도체 소자(100)의 일측에 배치되는 제1구동부(30A), 및 회로기판(20) 상에서 반도체 소자(100)의 타측에 배치되는 제2구동부(30B)를 포함할 수 있다.
제1구동부(30A) 및 제1구동부(30B)는 반도체 소자(100)과 복수 개의 와이어(W1)에 의해 전기적으로 연결될 수 있다. 복수 개의 와이어의 개수는 신호 라인의 개수에 대응될 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 구동부는 플립 본딩(Flip bonding)과 같이 다양한 실장 방법에 의해 회로기판에 전기적으로 연결될 수 있다.
제1구동부(30A)는 반도체 소자(100)의 좌측에 배치된 반도체 구조물(120)들의 디밍을 제어할 수 있고, 제1구동부(30B)는 반도체 소자(100)의 우측에 배치된 반도체 구조물(120)들의 디밍을 제어할 수 있다. 그러나, 이에 한정되는 것은 아니고 제1구동부(30A)와 제2구동부(30B)가 함께 반도체 구조물(120) 전체를 디밍 제어할 수도 있다. 예시적으로 구동부는 CMOS 구동부일 수 있으나 반드시 이에 한정하지 않는다.
이러한 구조에 의하면, 반도체 소자(100)가 회로기판(20) 상에 직접 배치되어 열 방출 성능이 우수해질 수 있다. 또한, 제1구동부(30A)와 제2구동부(30B) 역시 회로기판(20) 상에 분산 배치되어 열 방출 성능이 우수해질 수 있다. 더욱이, 제1구동부(30A)와 제2구동부(30B)에서 발상한 열이 신속히 방출되므로 반도체 구조물(120)이 구동부에서 인가되는 열에 의해 신뢰성이 저하되는 문제를 개선할 수 있다.
구동부의 개수는 특별히 제한하지 않는다. 구동부의 개수는 3개 또는 4개일 수도 있으며 다양한 이슈에 따라 복수 개로 분할될 수도 있다.
몰딩부재(40)는 회로기판(20) 상에 배치되어 제1, 제2구동부(30A, 30B)를 덮을 수 있다. 몰딩부재(40)는 반도체 구조물(120)의 광출사면(ES1)을 노출시킬 수 있다. 몰딩부재(40)의 재질은 특별히 한정하지 않는다. 즉, 몰딩부재(40)는 구동부(30) 및 와이어(W1)를 보호할 수 있는 다양한 재질이 모두 선택될 수 있다. 예시적으로 몰딩부재(40)는 화이트 실리콘과 같은 폴리머 재질일 수 있다. 도 25를 참조하면, 회로기판(20)은 제1구동부(30A)와 제2구동부(30B)가 수용되는 홈(22)을 포함할 수 있다.
상술한 반도체 소자 및 발광소자 패키지는 전술한 헤드 램프 이외에도 다양한 조명의 광원으로 사용될 수 있다. 예를 들어 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수도 있다.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (8)

  1. 회로기판;
    상기 회로기판 상에 배치되는 반도체 소자;
    상기 회로기판 상에서 상기 반도체 소자와 이격 배치되는 구동부; 및
    상기 반도체 소자와 상기 구동부를 연결하는 복수 개의 와이어를 포함하고,
    상기 반도체 소자는,
    기판;
    상기 기판의 중앙 영역에 매트릭스 형태로 배열된 복수 개의 반도체 구조물;
    상기 반도체 구조물의 상면과 측면 및 상기 기판의 가장 자리 영역 상에 배치되는 패시베이션층;
    상기 복수 개의 반도체 구조물의 하부에 배치되어 전기적으로 연결되고, 상기 중앙 영역에서 상기 기판의 가장자리 영역으로 연장되는 제1끝단부를 포함하는 복수 개의 제1 배선 라인;
    상기 복수 개의 반도체 구조물의 하부에 배치되어 전기적으로 연결되고, 상기 중앙 영역에서 상기 기판의 가장자리 영역으로 연장되는 제2끝단부를 포함하는 복수 개의 제2 배선 라인;
    상기 패시베이션층을 관통하여 상기 복수 개의 제1 끝단부와 연결되는 복수 개의 제1 패드; 및
    상기 패시베이션층을 관통하여 상기 복수 개의 제2 끝단부와 연결되는 복수 개의 제2 패드를 포함하고,
    상기 복수 개의 와이어는 상기 복수 개의 제1 패드 및 상기 제2 패드를 상기 구동부와 전기적으로 연결하는 발광소자 패키지.
  2. 제1항에 있어서,
    상기 구동부는,
    상기 회로기판 상에서 상기 반도체 소자의 일측에 배치되는 제1구동부; 및
    상기 회로기판 상에서 상기 반도체 소자의 타측에 배치되는 제2구동부를 포함하는 발광소자 패키지.
  3. 제2항에 있어서,
    상기 회로기판 상에 배치되어 상기 제1구동부 및 상기 제2구동부를 덮는 몰딩 부재를 포함하는 발광소자 패키지.
  4. 제2항에 있어서,
    상기 회로기판은 상기 제1구동부 및 상기 제2구동부가 수용되는 홈을 포함하는 발광소자 패키지.
  5. 제1항에 있어서,
    상기 반도체 소자는 상기 복수 개의 반도체 구조물 중 일방향으로 배치된 반도체 구조물들을 전기적으로 연결하는 연결 전극을 포함하는 발광소자 패키지.
  6. 제1항에 있어서,
    상기 반도체 구조물은 상기 중앙 영역의 제1영역에 배치되는 복수 개의 제1 반도체 구조물, 및 상기 중앙 영역의 제2영역에 배치되는 복수 개의 제2 반도체 구조물을 포함하고,
    상기 복수 개의 제1 반도체 구조물의 사이즈는 상기 복수 개의 제2 반도체 구조물의 사이즈와 상이한 발광소자 패키지.
  7. 제6항에 있어서,
    상기 복수 개의 제2 반도체 구조물은 직렬로 연결되는 발광소자 패키지.
  8. 제6항에 있어서,
    상기 복수 개의 제1 반도체 구조물은 병렬로 연결되는 발광소자 패키지.
KR1020180104803A 2018-03-15 2018-09-03 발광소자 패키지 Active KR102628803B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180104803A KR102628803B1 (ko) 2018-09-03 2018-09-03 발광소자 패키지
US16/981,238 US12057537B2 (en) 2018-03-15 2019-03-15 Semiconductor device and light emitting element package including same
PCT/KR2019/003055 WO2019177423A1 (ko) 2018-03-15 2019-03-15 반도체 소자 및 이를 포함하는 발광소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180104803A KR102628803B1 (ko) 2018-09-03 2018-09-03 발광소자 패키지

Publications (2)

Publication Number Publication Date
KR20200026618A true KR20200026618A (ko) 2020-03-11
KR102628803B1 KR102628803B1 (ko) 2024-01-24

Family

ID=69809723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180104803A Active KR102628803B1 (ko) 2018-03-15 2018-09-03 발광소자 패키지

Country Status (1)

Country Link
KR (1) KR102628803B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090088643A (ko) * 2008-02-15 2009-08-20 삼성전자주식회사 백라이트 유닛 및 이를 구비하는 표시 장치
KR100986570B1 (ko) * 2009-08-31 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20110098600A (ko) * 2010-02-26 2011-09-01 삼성엘이디 주식회사 멀티셀 어레이를 갖는 반도체 발광장치 및 이의 제조방법
KR20140068474A (ko) * 2012-11-28 2014-06-09 서울바이오시스 주식회사 기판 분리 방법 및 이를 이용한 발광 다이오드 칩 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090088643A (ko) * 2008-02-15 2009-08-20 삼성전자주식회사 백라이트 유닛 및 이를 구비하는 표시 장치
KR100986570B1 (ko) * 2009-08-31 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20110098600A (ko) * 2010-02-26 2011-09-01 삼성엘이디 주식회사 멀티셀 어레이를 갖는 반도체 발광장치 및 이의 제조방법
KR20140068474A (ko) * 2012-11-28 2014-06-09 서울바이오시스 주식회사 기판 분리 방법 및 이를 이용한 발광 다이오드 칩 제조 방법

Also Published As

Publication number Publication date
KR102628803B1 (ko) 2024-01-24

Similar Documents

Publication Publication Date Title
EP2731137B1 (en) Light emitting device
KR101998765B1 (ko) 발광소자 패키지
EP2816619B1 (en) Light emitting device and lighting apparatus including the same
US12057537B2 (en) Semiconductor device and light emitting element package including same
KR101998766B1 (ko) 발광소자 패키지
KR102252477B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102628803B1 (ko) 발광소자 패키지
KR102540707B1 (ko) 반도체 소자 패키지
KR102600236B1 (ko) 반도체 소자 패키지 및 이를 포함하는 광원장치
US11682751B2 (en) Display apparatus
KR20140023684A (ko) 발광소자 패키지
KR101897003B1 (ko) 발광소자
KR20210015266A (ko) 발광소자
KR102514187B1 (ko) 표시 장치
KR102814511B1 (ko) 발광소자 패키지
KR20160045399A (ko) 발광 소자
KR102471684B1 (ko) 반도체 소자 패키지
KR101888607B1 (ko) 발광소자 모듈 및 이를 포함하는 조명시스템
KR20160107863A (ko) 발광 소자
KR101991031B1 (ko) 발광소자
KR102170218B1 (ko) 발광소자 패키지
KR101609767B1 (ko) 반도체 발광소자 및 이를 사용한 혼색광을 만드는 방법
KR102182023B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20150097952A (ko) 발광소자
KR20140088695A (ko) 발광소자 패키지

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180903

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20210714

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210831

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180903

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230609

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20231123

PG1601 Publication of registration