KR101991031B1 - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR101991031B1
KR101991031B1 KR1020120125843A KR20120125843A KR101991031B1 KR 101991031 B1 KR101991031 B1 KR 101991031B1 KR 1020120125843 A KR1020120125843 A KR 1020120125843A KR 20120125843 A KR20120125843 A KR 20120125843A KR 101991031 B1 KR101991031 B1 KR 101991031B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
light emitting
layer
emitting device
electrode
Prior art date
Application number
KR1020120125843A
Other languages
English (en)
Other versions
KR20140059411A (ko
Inventor
정종필
봉하종
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120125843A priority Critical patent/KR101991031B1/ko
Publication of KR20140059411A publication Critical patent/KR20140059411A/ko
Application granted granted Critical
Publication of KR101991031B1 publication Critical patent/KR101991031B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예에 따른 발광소자는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층과 전기적으로 연결된 제1 전극; 및 상기 제2 도전형 반도체층과 전기적으로 연결된 제2 전극;을 포함하고, 상기 제2 도전형 반도체층은 제1 반도체층 및 상기 제1 반도체층보다 저항이 높은 제2 반도체층을 포함하며, 상기 제2 전극은 상기 제1 반도체층과 컨택하는 제1 분기 전극 및 상기 제2 반도체층과 컨택하는 제2 분기 전극을 포함한다.

Description

발광소자{LIGHT EMITTING DEVICE}
실시예는 발광소자에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
질화물 반도체 발광소자에는 GaN 등과 같은 질화물 반도체 물질과 결정구조가 동일하면서 격자 정합을 이루는 상업적인 기판이 존재하지 않기 때문에, 절연성 기판인 사파이어 기판이 사용된다. 이때, 사파이어 기판과 사파이어 기판 상에 성장되는 GaN층 간에는 격자 상수 및 열팽창 계수의 차이가 발생하게 되어 격자 부정합이 발생하여 GaN층에 많은 결정 결함이 존재하게 된다.
이러한 결정 결함은 소자의 누설전류를 증가시키고 외부 정전기가 들어왔을 경우 많은 결정 결함을 가지고 있는 발광소자의 활성층이 강한 필드에 의해서 파괴된다. 일반적으로 GaN 박막에는 1010~1012/cm2 정도의 결정 결함(관통 결함)이 존재하는 것으로 알려져 있다.
이러한 결정 결함을 많이 내포하는 질화물 반도체 발광소자는 정전기 방전(ESD)에 대한 내성이 취약하며, 특히 역방향 ESD 전압 특성이 더욱 취약한 것으로 알려져 있다.
이러한 ESD 특성을 개선하기 위하여 LED와 쇼트키 다이오드 또는 제너 다이오드를 병렬로 연결시켜 ESD로부터 발광소자를 보호하는 방법이 있으나, 이러한 방안들은 쇼트키 다이오드나 제너 다이오드가 별도로 필요하여 번거롭고 소자의 제조 비용을 증가시키며, 소자를 제작함에 있어 초기 전류 및 정전기로 인하여 발광소자에 데미지를 초래할 수 있는 문제점이 있다.
따라서, 질화물 반도체 발광소자의 구조를 개선하여 자체적으로 ESD 내성을 키울 필요가 있다.
실시예는 발광소자의 구조 자체에서 과전류나 정전기 방전에 대한 내성을 강화하고자 한다.
실시예에 따른 발광소자는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층과 전기적으로 연결된 제1 전극; 및 상기 제2 도전형 반도체층과 전기적으로 연결된 제2 전극;을 포함하고, 상기 제2 도전형 반도체층은 제1 반도체층 및 상기 제1 반도체층보다 저항이 높은 제2 반도체층을 포함하며, 상기 제2 전극은 상기 제1 반도체층과 컨택하는 제1 분기 전극 및 상기 제2 반도체층과 컨택하는 제2 분기 전극을 포함한다.
상기 제2 반도체층은 상기 발광 구조물의 일부가 식각되어 노출된 노출면을 가질 수 있다.
상기 제2 분기 전극은 상기 제2 반도체층의 노출면 상에 위치할 수 있다.
상기 제2 분기 전극은 상기 제2 반도체층의 노출면에서부터 상기 제1 반도체층의 측면을 지나 제1 반도체층의 상면까지 연장되어 형성될 수 있다.
상기 제2 반도체층은 언도프트 반도체층이거나, 상기 제1 반도체층보다 저농도로 도핑될 수 있다.
상기 제2 반도체층의 노출면은 제2 반도체층의 외곽 둘레에 위치할 수 있다.
상기 제2 반도체층은 제1층 및 상기 제1층보다 저항이 낮은 제2층을 포함할 수 있다.
상기 제2 분기 전극은 상기 제1층과 컨택할 수 있다.
상기 제2 반도체층은 500Å 내지 5000Å의 두께로 형성될 수 있다.
상기 제2 도전형 반도체층은 상기 활성층과 접하여 위치하는 전자 차단층을 포함할 수 있다.
상기 제1 도전형 반도체층은 제3 반도체층 및 상기 제3 반도체층보다 저항이 높은 제4 반도체층을 포함하고, 상기 제1 전극은 상기 제3 반도체층과 컨택하는 제3 분기 전극 및 상기 제4 반도체층과 컨택하는 제4 분기 전극을 포함할 수 있다.
상기 제4 반도체층은 상기 제3 반도체층 내에 위치할 수 있다.
상기 제4 반도체층은 상기 발광 구조물의 일부가 식각되어 노출된 노출면을 가질 수 있다.
상기 제4 분기 전극은 상기 제4 반도체층의 노출면 상에 위치할 수 있다.
상기 제3 반도체층은 상기 발광 구조물의 일부가 식각되어 노출된 노출면을 갖고, 상기 제3 분기 전극은 상기 제3 반도체층의 노출면 상에 위치할 수 있다.
상기 제4 반도체층은 언도프트 반도체층이거나, 상기 제3 반도체층보다 저농도로 도핑될 수 있다.
상기 제4 반도체층의 노출면은 상기 제4 반도체층의 외곽 둘레에 위치할 수 있다.
상기 제4 반도체층은 제3층 및 상기 제3층보다 저항이 낮은 제4층을 포함할 수 있다.
상기 제4 분기 전극은 상기 제3층과 컨택할 수 있다.
상기 제2 반도체층은 상기 제1 반도체층 내에 위치할 수 있다.
상기 제2 분기 전극은 상기 발광 구조물의 외곽 둘레에 위치할 수 있다.
실시예에 따르면 발광소자 외부에 별도의 보호 다이오드를 구비하지 않고 발광소자 자체에서 과전류, 과전압이나 정전기 방전에 대한 내성을 강화할 수 있다.
도 1은 제1 실시예에 따른 발광소자의 상면도.
도 2는 도 1의 발광소자를 AA' 면으로 절단하여 바라본 측단면도.
도 3은 제2 반도체층의 제2 도전형 도펀트의 도핑 농도의 일 예시를 나타낸 그래프.
도 4는 제1 실시예에 따른 발광소자의 발광 구조물을 간략히 나타낸 도면.
도 5는 제2 실시예에 따른 발광소자의 측단면도.
도 6은 제3 실시예에 따른 발광소자의 측단면도.
도 7은 제4 실시예에 따른 발광소자의 상면도.
도 8은 도 7의 발광소자를 BB' 면으로 절단하여 바라본 측단면도.
도 9는 제4 실시예에 따른 발광소자의 발광 구조물을 간략히 나타낸 도면.
도 10은 제5 실시예에 따른 발광소자의 측단면도.
도 11은 제6 실시예에 따른 발광소자의 측단면도.
도 12는 제7 실시예에 따른 발광소자의 측단면도.
도 13은 제8 실시예에 따른 발광소자의 상면도.
도 14는 도 13의 발광소자를 CC' 면으로 절단하여 바라본 측단면도.
도 15는 제8 실시예에 따른 발광소자의 발광 구조물을 간략히 나타낸 도면.
도 16은 실시예들에 따른 발광소자를 포함한 발광소자 패키지의 일실시예를 도시한 도면.
도 17은 실시예들에 따른 발광소자 또는 발광소자 패키지가 배치된 헤드램프의 일실시예를 도시한 도면.
도 18은 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 제1 실시예에 따른 발광소자의 상면도이고, 도 2는 도 1의 발광소자를 AA' 면으로 절단하여 바라본 측단면도이다.
도 1 및 도 2를 참조하면, 제1 실시예에 따른 발광소자(100A)는 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120), 상기 제1 도전형 반도체층(122)과 전기적으로 연결된 제1 전극(130), 상기 제2 도전형 반도체층(126)과 전기적으로 연결된 제2 전극(140)을 포함한다.
발광소자(100A)는 복수의 화합물 반도체층, 예를 들어 3족-5족 또는 2족-6족 원소의 반도체층을 이용한 LED(Light Emitting Diode)를 포함하며, LED는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 LED이거나, 백색 LED 또는 UV LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.
발광 구조물(120)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
발광 구조물(120)은 기판(110)에 의해 지지되며, 기판(110)은 발광 구조물(120)의 성장 기판일 수도 있다.
기판(110)은 반도체 물질 성장에 적합한 재료, 열전도성이 뛰어난 물질로 형성될 수 있다. 기판(110)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 기판(110)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
발광 구조물(120)과 기판(110) 사이에는 버퍼층(115)이 위치할 수 있다. 버퍼층(115)은 발광 구조물(120)과 기판(110)의 재료의 격자 부정합 및 열팽창 계수의 차이를 완화하기 위한 것이다. 버퍼층(115)의 재료는 3족-5족 화합물 반도체, 예컨대, GaN, InN, AlN, InGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.
기판(110)과 제1 도전형 반도체층(122) 사이에 언도프트 반도체층(미도시)이 위치할 수도 있다. 언도프트 반도체층은 제1 도전형 반도체층(122)의 결정성 향상을 위해 형성되는 층으로, n형 도펀트가 도핑되지 않아 제1 도전형 반도체층에 비해 낮은 전기전도성을 갖는 것을 제외하고는 상기 제1 도전형 반도체층(122)과 같을 수 있다.
제1 도전형 반도체층(122)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정되지 않는다. 상기 제1 도전형 반도체층(122)이 p형 반도체층인 경우, 상기 제1 도전형 도펀트는 p형 도펀트로서 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정하지 않는다.
제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 상기 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
제2 도전형 반도체층(126)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정하지 않는다. 상기 제2 도전형 반도체층(126)이 n형 반도체층인 경우, 상기 제2 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정되지 않는다.
이하에서는, 제1 도전형 반도체층(122)이 n형 반도체층, 제2 도전형 반도체층(126)이 p형 반도체층인 경우를 예로 들어 설명한다.
상기 제2 도전형 반도체층(126) 상에는 상기 제2 도전형과 반대의 극성을 갖는 반도체, 예컨대 상기 제2 도전형 반도체층(126)이 p형 반도체층일 경우 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 활성층(124)이 위치한다.
활성층(124)은 전자와 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 제1 도전형 반도체층(122)이 n형 반도체층이고 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 상기 제1 도전형 반도체층(122)으로부터 전자가 주입되고 상기 제2 도전형 반도체층(126)으로부터 정공이 주입될 수 있다.
활성층(124)은 단일 우물 구조, 다중 우물 구조, 양자선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(124)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
활성층(124)이 다중 우물 구조로 이루어진 경우, 서로 번갈아 위치하는 복수 개의 우물층과 장벽층을 포함하며, 활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭보다 작은 밴드갭을 갖는 물질로 형성될 수 있다.
제2 도전형 반도체층(126)은 활성층(124)에 인접하여 전자 차단층(127)을 포함할 수 있다. 전자 차단층(127)은 제1 도전형 반도체층(122)에서 제공되는 전자의 이동도(mobility)가 높기 때문에, 전자가 발광에 기여하지 못하고 활성층(124)을 넘어 제2 도전형 반도체층(126)으로 빠져나가 누설 전류의 원인이 되는 것을 방지하는 전위 장벽의 역할을 한다.
전자 차단층(127)은 활성층(124)보다 큰 에너지 밴드갭을 갖는 물질로 형성되며, InxAlyGa1 -x-yN(0≤x<y<1)의 조성을 가질 수 있다. 전자 차단층(127)은 단일층으로 이루어지거나, 에너지 밴드갭이 큰 장벽층과 장벽층보다 에너지 밴드갭이 작은 우물층의 페어 구조를 복수 개 포함하는 구조로 이루어질 수 있다.
제2 도전형 반도체층(126)은 제1 반도체층(126-1) 및 상기 제1 반도체층(126-1)보다 저항이 높은 제2 반도체층(126-2)을 포함한다.
제1 반도체층(126-1)은 제2 도전형 도펀트가 도핑되며, 예를 들어, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 제1 반도체층(126-1)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
제2 반도체층(126-2)은 제1 반도체층(126-1)보다 저항이 높은 물질로 형성되며, 언도프트 반도체층이거나 제1 반도체층(126-1)보다 저농도로 도핑될 수 있다. 일 예로서, 제1 반도체층(126-1)의 도핑 농도는 4E19 이상일 수 있고, 제2 반도체층(126-2)의 도핑 농도는 로우(low)E19 이하일 수 있다.
도 3은 제2 반도체층의 제2 도전형 도펀트의 도핑 농도의 일 예시를 나타낸 그래프이다. 제2 도전형 도펀트로서 Mg을 사용하였으며, P+GaN층이 제1 반도체층(126-1)을 의미하고, P-GaN층이 제2 반도체층(126-2)을 의미한다.
도 3을 참조하면, P+GaN층은 도핑 농도가 1.5E20, P-GaN층의 도핑 농도가 1.5E19로 P+GaN층의 도핑 농도가 더 높으며, 따라서, P+GaN층보다 P-GaN층의 저항이 크게 나타난다.
제2 반도체층(126-2)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 제2 반도체층(126-2)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다. 제2 반도체층(126-2)은 제1 반도체층(126-1)과 동일한 물질로 이루어질 수도 있고, 제1 반도체층(126-1)과 다른 물질로 이루어질 수도 있다.
실시예에 따라, 활성층(124)에 가까워지는 방향으로 제2 반도체층(126-2)과 제1 반도체층(126-1)이 순차적으로 위치할 수도 있고(미도시), 또는 도 2에 도시된 바와 같이, 활성층(124)에 가까워지는 방향으로 제1 반도체층(126-1)과 제2 반도체층(126-2)이 순차적으로 위치할 수도 있다.
제2 전극(140)은 제1 반도체층(126-1)과 컨택하는 제1 분기 전극(140-1) 및 제2 반도체층(126-2)과 컨택하는 제2 분기 전극(140-2)을 포함한다. 제1 분기 전극(140-1)과 제2 분기 전극(140-2)은 전극 패드(140p)에 의해 일단이 서로 연결될 수 있다. 전극 패드(140p)는 후에 와이어 본딩되어 제2 도전형 반도체층(126)에 전류를 공급할 수 있다.
제2 도전형 반도체층(126)은 발광 구조물(120)의 일부가 식각되어 노출된 노출면을 가진다. 즉, 제2 도전형 반도체층(126)은 제2 도전형 반도체층(126)의 일부가 식각되어 노출된 노출면을 가지며, 도 2를 참조하면, 제1 반도체층(126-1) 및 제2 반도체층(126-2)의 일부가 식각되어 제2 반도체층(126-2)을 노출하는 노출면(S2)을 가진다.
제2 분기 전극(140-2)은 식각에 의해 노출된 제2 반도체층(126-2)의 노출면(S2) 상에 위치하며, 제1 분기 전극(140-1)은 식각되지 않은 제1 반도체층(126-1) 상에 위치한다.
제1 분기 전극(140-1)과 제2 분기 전극(140-2)은 각각 복수 개로 이루어질 수 있다. 제1 분기 전극(140-1)과 제2 분기 전극(140-2)을 각각 복수 개로 형성함으로써 전류 스프레딩을 개선할 수 있다.
도 1을 참조하면, 제1 분기 전극(140-1)과 제2 분기 전극(140-2)이 하나의 전극 패드(140p)에 연결되어 있으므로, 제2 분기 전극(140-2)은 제2 반도체층(126-2)의 노출면(S)에서부터 제1 반도체층(126-1)의 측면을 지나 제1 반도체층(126-1)의 상면까지 연장되어 형성될 수 있다.
제1 도전형 반도체층(122)은 발광 구조물(120)의 일부가 식각되어 노출된 노출면을 가진다. 도 2를 참조하면, 제1 도전형 반도체층(122)은 제2 도전형 반도체층(126)과 활성층(124) 및 제1 도전형 반도체층(122)의 일부가 식각되어 노출된 노출면(S3)을 갖고, 상기 노출면(S3) 상에 제1 전극(130)이 위치한다.
제1 전극(130)은 적어도 하나의 제3 분기 전극(130-3)을 포함하며, 제3 분기 전극(130-3) 각각을 전극 패드(130p)가 연결한다. 전극 패드(130p)는 후에 와이어 본딩되어 제1 도전형 반도체층(122)에 전류를 공급할 수 있다. 제1 전극(130)이 복수 개의 제3 분기 전극(130-3)을 포함하는 경우 전류 스프레딩을 개선할 수 있다.
제1 전극(130) 및 제2 전극(140)은 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 또는 이리듐(Ir) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
실시예에 따르면, 발광소자(100A)에 과전류나 과전압이 인가될 경우 제2 분기 전극(140-2)을 통해 저항이 높은 제2 반도체층(126-2)에 과전류가 흐르거나 과전압이 가해지도록 함으로써 발광 구조물(120)을 보호할 수 있으며, 제1 분기 전극(140-1) 외에 적어도 하나의 제2 분기 전극(140-2)이 형성되므로 전류 스프레딩 개선을 통해 ESD 내성을 강화하고 신뢰성을 향상시킬 수 있다. 또한, 전류 스프레딩이 개선되므로 역방향 ESD에 내성이 강화될 수 있다.
도 4는 제1 실시예에 따른 발광소자의 발광 구조물을 간략히 나타낸 도면이다. 제2 전극(140)을 통해 순방향 전류가 공급되며, R1은 제1 반도체층(126-1), R2는 R1보다 저항 값이 큰 제2 반도체층(126-2)을 의미한다.
제2 전극(140)을 통해 정상 전류(C1)가 인가될 경우 제1 반도체층(126-1)을 통해 전류가 흐르지만, 제2 전극(140)을 통해 과전류(C2)가 인가될 경우 저항이 높은 제2 반도체층(126-2)을 통해 전류가 흐르면서 발광 구조물(120)을 보호할 수 있다.
다시 도 1 및 도 2를 참조하면, 일 예로서, 제2 반도체층(126-2)은 500Å 내지 5000Å의 두께(D2)로 형성될 수 있다. 또는, 제2 반도체층(126-2)은 1000Å 내지 5000Å의 두께(D2)로 형성될 수 있다. 제2 반도체층(126-2)이 너무 두꺼울 경우 제2 도전형 반도체층(126)의 전기적 특성이 저하될 수 있다. 제2 반도체층(126-2)이 1000Å 이상일 경우, 전기적 특성 저하를 방지하기 위하여 저농도로 도핑하여 제2 반도체층(126-2)을 형성할 수 있다.
제2 분기 전극(140-2)은 발광 구조물(120)의 외곽 둘레에 위치할 수 있다. 제2 분기 전극(140-2)은 제2 반도체층(126-2)의 노출면(S2) 상에 위치하므로, 제2 반도체층(126-2)의 노출면(S2)은 제2 반도체층(126-2)의 외곽 둘레에 위치할 수 있다. 활성층(124)에서 생성된 빛이 제2 분기 전극(140-2)에 의해 흡수되거나, 제2 분기 전극(140-2)에서 반사되어 발광 구조물(120)의 내부에 갇혀서 광 추출 효율이 저하될 수 있으므로, 제2 분기 전극(140-2)을 발광 구조물(120)의 외곽 둘레에 위치시켜 광 추출 효율의 저하를 최소화할 수 있다.
도 5는 제2 실시예에 따른 발광소자의 측단면도이다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
제2 실시예에 따른 발광소자(100B)의 상면도는 도 1에 도시한 바와 같으며, 도 5는 도 1의 발광소자를 AA' 면으로 절단하여 바라본 측단면도이다.
도 5 및 도 1을 참조하면, 제2 실시예에 따른 발광소자(100B)는 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120), 상기 제1 도전형 반도체층(122)과 전기적으로 연결된 제1 전극(130), 상기 제2 도전형 반도체층(126)과 전기적으로 연결된 제2 전극(140)을 포함한다.
제2 도전형 반도체층(126)은 제1 반도체층(126-1) 및 상기 제1 반도체층(126-1)보다 저항이 높은 제2 반도체층(126-2)을 포함한다.
제2 실시예에 따른 발광소자(100B)에서, 제2 반도체층(126-2)은 제1 반도체층(126-1) 내에 위치할 수 있다. 제2 반도체층(126-2)이 제1 반도체층(126-1) 내에 위치한다는 것은 제2 반도체층(126-2)의 상면과 하면이 모두 제1 반도체층(126-1)에 의해 둘러싸여있다는 것을 의미한다.
제2 반도체층(126-2)의 상면과 하면 모두에 상대적으로 저항이 낮은 제1 반도체층(126-1)을 위치시킴으로써 제2 도전형 반도체층(126)의 전기적 특성을 향상시킬 수 있다.
이 밖의 내용은 제1 실시예와 관련하여 상술한 바와 같으므로 설명을 생략한다.
도 6은 제3 실시예에 따른 발광소자의 측단면도이다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
제3 실시예에 따른 발광소자(100C)의 상면도는 도 1에 도시한 바와 같으며, 도 6은 도 1의 발광소자를 AA' 면으로 절단하여 바라본 측단면도이다.
도 6 및 도 1을 참조하면, 제3 실시예에 따른 발광소자(100C)는 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120), 상기 제1 도전형 반도체층(122)과 전기적으로 연결된 제1 전극(130), 상기 제2 도전형 반도체층(126)과 전기적으로 연결된 제2 전극(140)을 포함한다.
제3 실시예에 따른 발광소자(100C)에서, 제2 반도체층(126-2)은 제1층(126-2a) 및 상기 제1층(126-2a)보다 저항이 낮은 제2층(126-2b)을 포함할 수 있다.
제1층(126-2a)은 제2층(126-2b)보다 제2 도전형 도펀트의 도핑 농도가 낮거나, 언도프트 반도체층일 수 있다.
이때, 제2 분기 전극(140-2)은 제2 반도체층(126-2)의 제1층(126-2a)과 컨택될 수 있다. 제1층(126-2a)의 저항이 제2층(126-2b)의 저항보다 높으므로 제1층(126-2a)을 제2 분기 전극(140-2)의 컨택층으로 함으로써 발광소자(100C)에 인가되는 과전류나 과전압이 제1층(126-2a)을 통해 제2 반도체층(126-2)에 인가되도록 할 수 있다. 따라서, 제2 반도체층(126-2)의 노출면(S2)은 제1층(126-2a)에 형성될 수 있다.
제1층(126-2a) 및 제2층(126-2b)을 포함하는 제2 반도체층(126-2)은 도 6에 도시된 바와 같이 제1 반도체층(126-1)보다 활성층(124)에 가까운 쪽에 위치할 수도 있고, 또는, 1 반도체층(126-1)보다 활성층(124)에 먼 쪽에 위치하거나 제1 반도체층(126-1) 내에 위치할 수도 있다.
이 밖의 내용은 제1,2 실시예와 관련하여 상술한 바와 같으므로 설명을 생략한다.
도 7은 제4 실시예에 따른 발광소자의 상면도이고, 도 8은 도 7의 발광소자를 BB' 면으로 절단하여 바라본 측단면도이다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
도 7 및 도 8을 참조하면, 제4 실시예에 따른 발광소자(100D)는 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120), 상기 제1 도전형 반도체층(122)과 전기적으로 연결된 제1 전극(130), 상기 제2 도전형 반도체층(126)과 전기적으로 연결된 제2 전극(140)을 포함한다.
제2 도전형 반도체층(126)은 제1 반도체층(126-1) 및 상기 제1 반도체층(126-1)보다 저항이 높은 제2 반도체층(126-2)을 포함한다. 이 밖의 제2 반도체층(126-2), 제2 전극(140)에 관한 내용은 상술한 제1 실시예 내지 제3 실시예와 관련하여 상술한 바와 같으므로 설명을 생략한다.
제1 도전형 반도체층(122)은 제3 반도체층(122-3) 및 상기 제3 반도체층(122-3)보다 저항이 높은 제4 반도체층(122-4)을 포함한다.
제3 반도체층(122-3)은 제1 도전형 도펀트가 도핑되며, 예를 들어, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 제3 반도체층(122-3)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
제4 반도체층(122-4)은 제3 반도체층(122-3)보다 저항이 높은 물질로 형성되며, 언도프트 반도체층이거나 제3 반도체층(122-3)보다 저농도로 도핑될 수 있다.
제4 반도체층(122-4)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 제4 반도체층(122-4)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다. 제4 반도체층(122-4)은 제3 반도체층(122-3)과 동일한 물질로 이루어질 수도 있고, 제3 반도체층(122-3)과 다른 물질로 이루어질 수도 있다.
제1 전극(130)은 제3 반도체층(122-3)과 컨택하는 제3 분기 전극(130-3) 및 제4 반도체층(122-4)과 컨택하는 제4 분기 전극(130-4)을 포함한다. 제3 분기 전극(130-3)과 제4 분기 전극(130-4)은 전극 패드(130p)에 의해 일단이 서로 연결될 수 있다. 전극 패드(143p)는 후에 와이어 본딩되어 제1 도전형 반도체층(122)에 전류를 공급할 수 있다.
제1 도전형 반도체층(126)은 발광 구조물(120)의 일부가 식각되어 노출된 노출면을 가진다. 즉, 제1 도전형 반도체층(122)은 제2 도전형 반도체층(126), 활성층(124) 및 제1 도전형 반도체층(122)의 일부가 식각되어 노출된 노출면을 가지며, 도 8을 참조하면, 제3 반도체층(122-3)을 노출시키는 노출면(S3)과 제4 반도체층(122-4)을 노출시키는 노출면(S4)을 가진다.
제3 분기 전극(130-3)은 식각에 의해 노출된 제3 반도체층(122-3)의 노출면(S3) 상에 위치하며, 제4 분기 전극(130-4)은 식각에 의해 노출된 제4 반도체층(122-4)의 노출면(S4) 상에 위치한다.
제3 분기 전극(130-3)과 제4 분기 전극(130-4)은 각각 복수 개로 이루어질 수 있다. 제3 분기 전극(130-3)과 제4 분기 전극(130-4)을 각각 복수 개로 형성함으로써 전류 스프레딩을 개선할 수 있다.
도 7을 참조하면, 제3 분기 전극(130-3)과 제4 분기 전극(130-4)이 하나의 전극 패드(130p)에 연결되어 있으므로, 제3 분기 전극(130-3)은 제3 분기 전극(130-3)의 노출면(S3)에서부터 제4 반도체층(122-4)의 측면을 지나 제4 반도체층(122-4)의 노출면(S4)의 상면까지 연장되어 형성될 수 있다.
실시예에 따르면, 발광소자(100D)에 과전류나 과전압이 인가될 경우 제2 분기 전극(140-2) 및 제4 분기 전극(140-4)을 통해 저항이 높은 제2 반도체층(126-2)과 제4 반도체층(122-4)에 과전류가 흐르거나 과전압이 가해지도록 함으로써 발광 구조물(120)을 보호할 수 있으며, 제1 분기 전극(140-1), 제3 분기 전극(130-3) 외에 적어도 하나의 제2 분기 전극(140-2) 및 제4 분기 전극(130-4)이 각각 형성되므로 전류 스프레딩 개선을 통해 ESD 내성을 강화하고 신뢰성을 향상시킬 수 있다. 또한, 전류 스프레딩이 개선되므로 역방향 ESD에도 내성이 강화될 수 있다.
도 9는 제4 실시예에 따른 발광소자의 발광 구조물을 간략히 나타낸 도면이다. 제2 전극(140)을 통해 순방향 전류가 공급되며, R1은 제1 반도체층(126-1), R2는 R1보다 저항 값이 큰 제2 반도체층(126-2), R3는 제3 반도체층(122-3), R4는 R3보다 저항 값이 큰 제4 반도체층(122-4)을 의미한다.
제2 전극(140)을 통해 정상 전류(C1)가 인가될 경우 제1 반도체층(126-1) 및 제3 반도체층(122-3)을 통해 전류가 흐르지만, 제2 전극(140)을 통해 과전류(C2)가 인가될 경우 저항이 높은 제2 반도체층(126-2) 및 제4 반도체층(122-4)을 통해 전류가 흐르면서 발광 구조물(120)을 보호할 수 있다.
다시 도 7 및 도 8을 참조하면, 제4 반도체층(122-4)은 제3 반도체층(122-3) 내에 위치할 수 있다. 제4 반도체층(122-4)이 제3 반도체층(122-3) 내에 위치한다는 것은 제4 반도체층(122-4)의 상면과 하면이 모두 제3 반도체층(122-3)에 의해 둘러싸여있다는 것을 의미한다. 단, 이때 제4 반도체층(122-4)의 노출면(S4)은 제3 반도체층(122-3)에 의해 둘러싸이지 않고 노출된다.
제4 반도체층(126-2)의 상면과 하면 모두에 상대적으로 저항이 낮은 제3 반도체층(122-3)을 위치시킴으로써 제1 도전형 반도체층(122)의 전기적 특성을 향상시킬 수 있다.
제4 분기 전극(130-4)은 발광 구조물(120)의 외곽 둘레에 위치할 수 있다. 제4 분기 전극(130-4)은 제4 반도체층(122-4)의 노출면(S4) 상에 위치하므로, 제4 반도체층(122-4)의 노출면(S4)은 제4 반도체층(122-4)의 외곽 둘레에 위치할 수 있다.
도 10은 제5 실시예에 따른 발광소자의 측단면도이다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
제5 실시예에 따른 발광소자(100E)의 상면도는 도 7에 도시한 바와 같으며, 도 10은 도 7의 발광소자를 BB' 면으로 절단하여 바라본 측단면도이다.
도 10 및 도 7을 참조하면, 제5 실시예에 따른 발광소자(100E)는 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120), 상기 제1 도전형 반도체층(122)과 전기적으로 연결된 제1 전극(130), 상기 제2 도전형 반도체층(126)과 전기적으로 연결된 제2 전극(140)을 포함한다.
제2 도전형 반도체층(126)은 제1 반도체층(126-1) 및 상기 제1 반도체층(126-1)보다 저항이 높은 제2 반도체층(126-2)을 포함한다. 이 밖의 제2 반도체층(126-2), 제2 전극(140)에 관한 내용은 상술한 제1 실시예 내지 제3 실시예와 관련하여 상술한 바와 같으므로 설명을 생략한다.
제1 도전형 반도체층(122)은 제3 반도체층(122-3) 및 상기 제3 반도체층(122-3)보다 저항이 높은 제4 반도체층(122-4)을 포함한다. 제5 실시예에서, 활성층(124)에서 가까워지는 방향으로 제3 반도체층(122-3)과 제4 반도체층(122-4)이 순차적으로 위치할 수 있다.
이 밖의 내용은 제1 실시예 내지 제4 실시예와 관련하여 상술한 바와 같으므로 설명을 생략한다.
도 11은 제6 실시예에 따른 발광소자의 측단면도이다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
제6 실시예에 따른 발광소자(100F)의 상면도는 도 7에 도시한 바와 같으며, 도 11은 도 7의 발광소자를 BB' 면으로 절단하여 바라본 측단면도이다.
도 11 및 도 7을 참조하면, 제6 실시예에 따른 발광소자(100F)는 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120), 상기 제1 도전형 반도체층(122)과 전기적으로 연결된 제1 전극(130), 상기 제2 도전형 반도체층(126)과 전기적으로 연결된 제2 전극(140)을 포함한다.
제2 도전형 반도체층(126)은 제1 반도체층(126-1) 및 상기 제1 반도체층(126-1)보다 저항이 높은 제2 반도체층(126-2)을 포함한다. 이 밖의 제2 반도체층(126-2), 제2 전극(140)에 관한 내용은 상술한 제1 실시예 내지 제3 실시예와 관련하여 상술한 바와 같으므로 설명을 생략한다.
제1 도전형 반도체층(122)은 제3 반도체층(122-3) 및 상기 제3 반도체층(122-3)보다 저항이 높은 제4 반도체층(122-4)을 포함한다. 제6 실시예에서, 활성층(124)에서 멀어지는 방향으로 제3 반도체층(122-3)과 제4 반도체층(122-4)이 순차적으로 위치할 수 있다. 언도프트 반도체층이거나 저농도로 도핑된 반도체층인 제4 반도체층(122-4)을 먼저 성장한 후 제3 반도체층(122-3)을 성장함으로써, 제1 도전형 반도체층(122)의 결정성 품질이 향상될 수 있다.
이 밖의 내용은 제1 실시예 내지 제5 실시예와 관련하여 상술한 바와 같으므로 설명을 생략한다.
도 12는 제7 실시예에 따른 발광소자의 측단면도이다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
제7 실시예에 따른 발광소자(100G)의 상면도는 도 7에 도시한 바와 같으며, 도 12는 도 7의 발광소자를 BB' 면으로 절단하여 바라본 측단면도이다.
도 12 및 도 7을 참조하면, 제7 실시예에 따른 발광소자(100G)는 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120), 상기 제1 도전형 반도체층(122)과 전기적으로 연결된 제1 전극(130), 상기 제2 도전형 반도체층(126)과 전기적으로 연결된 제2 전극(140)을 포함한다.
제2 도전형 반도체층(126)은 제1 반도체층(126-1) 및 상기 제1 반도체층(126-1)보다 저항이 높은 제2 반도체층(126-2)을 포함한다. 이 밖의 제2 반도체층(126-2), 제2 전극(140)에 관한 내용은 상술한 제1 실시예 내지 제3 실시예와 관련하여 상술한 바와 같으므로 설명을 생략한다.
제1 도전형 반도체층(122)은 제3 반도체층(122-3) 및 상기 제3 반도체층(122-3)보다 저항이 높은 제4 반도체층(122-4)을 포함한다.
제7 실시예에 따른 발광소자(100G)에서, 제4 반도체층(122-4)이 제3층(122-4a) 및 상기 제3층(122-4a)보다 저항이 낮은 제4층(122-4b)을 포함할 수 있다.
제3층(122-4a)은 제4층(122-4b)보다 제2 도전형 도펀트의 도핑 농도가 낮거나, 언도프트 반도체층일 수 있다.
이때, 제4 분기 전극(130-4)은 제4 반도체층(122-4)의 제3층(122-4a)과 컨택될 수 있다. 제3층(122-4a)의 저항이 제4층(122-4b)의 저항보다 높으므로 제3층(122-4a)을 제4 분기 전극(130-4)의 컨택층으로 함으로써 발광소자(100G)에 인가되는 과전류나 과전압이 제3층(122-4a)을 통해 제4 반도체층(122-4)에 인가되도록 할 수 있다. 따라서, 제4 반도체층(122-4)의 노출면(S4)은 제3층(122-4a)에 형성될 수 있다.
제3층(122-4a) 및 제4층(122-4b)을 포함하는 제4 반도체층(122-4)은 제3 반도체층(122-3)보다 활성층(124)에 가까운 쪽에 위치하거나 제3 반도체층(122-3)보다 활성층(124)에 먼 쪽에 위치할 수 있고, 또는, 도 12에 도시된 바와 같이 제3 반도체층(122-3) 내에 위치할 수도 있다.
이 밖의 내용은 제1 실시예 내지 제6 실시예와 관련하여 상술한 바와 같으므로 설명을 생략한다.
도 13은 제8 실시예에 따른 발광소자의 상면도이고, 도 14는 도 13의 발광소자를 CC' 면으로 절단하여 바라본 측단면도이다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
도 13을 참조하면, 제8 실시예에 따른 발광소자(100H)는 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120), 상기 제1 도전형 반도체층(122)과 전기적으로 연결된 제1 전극(130), 상기 제2 도전형 반도체층(126)과 전기적으로 연결된 제2 전극(140)을 포함한다.
제1 실시예 내지 제3 실시예와 달리, 제2 전극(140)은 적어도 하나의 제1 분기 전극(140-1)과 전극 패드(140b)만을 포함한다. 따라서, 제2 도전형 반도체층(126)을 노출시키는 노출면(S2) 등은 형성되지 않는다.
제1 도전형 반도체층(122)은 제3 반도체층(122-3) 및 상기 제3 반도체층(122-3)보다 저항이 높은 제4 반도체층(122-4)을 포함한다. 이 밖의 제4 반도체층(122-4) 및 제1 전극(130)에 관한 내용은 제4 실시예 내지 제7 실시예와 관련하여 상술한 바와 같으므로 설명을 생략한다.
실시예에 따르면, 발광소자(100H)에 과전류나 과전압이 인가될 경우 제4 분기 전극(140-4)을 통해 저항이 높은 제4 반도체층(122-4)에 과전류가 흐르거나 과전압이 가해지도록 함으로써 발광 구조물(120)을 보호할 수 있으며, 제3 분기 전극(130-3) 외에 적어도 하나의 제4 분기 전극(130-4)이 형성되므로 전류 스프레딩 개선을 통해 ESD 내성을 강화하고 신뢰성을 향상시킬 수 있다. 또한, 전류 스프레딩이 개선되므로 역방향 ESD에도 내성이 강화될 수 있다.
도 15는 제8 실시예에 따른 발광소자의 발광 구조물을 간략히 나타낸 도면이다. 제2 전극(140)을 통해 순방향 전류가 공급되며, R3는 제3 반도체층(122-3), R4는 R3보다 저항 값이 큰 제4 반도체층(122-4)을 의미한다.
제2 전극(140)을 통해 정상 전류(C1)가 인가될 경우 제3 반도체층(122-3)을 통해 전류가 흐르지만, 제2 전극(140)을 통해 과전류(C2)가 인가될 경우 저항이 높은 제4 반도체층(122-4)을 통해 전류가 흐르면서 발광 구조물(120)을 보호할 수 있다.
도 16은 실시예들에 따른 발광소자를 포함한 발광소자 패키지의 일실시예를 도시한 도면이다.
일실시예에 따른 발광소자 패키지(300)는 몸체(310)와, 상기 몸체(310)에 배치된 제1 리드 프레임(321) 및 제2 리드 프레임(322)과, 상기 몸체(310)에 배치되어 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)과 전기적으로 연결되는 상술한 실시예들에 따른 발광소자(100)와, 상기 캐비티에 형성된 몰딩부(340)를 포함한다. 상기 몸체(310)에는 캐비티가 형성될 수 있다.
상기 몸체(310)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(310)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 상기 몸체(310)의 표면에 절연층이 코팅되어 상기 제1,2 리드 프레임(321, 322) 간의 전기적 단락을 방지할 수 있다.
상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전류를 공급한다. 또한, 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 상기 발광소자(100)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시킬 수도 있다.
상기 발광소자(100)는 상기 몸체(310) 상에 배치되거나 상기 제1 리드 프레임(321) 또는 제2 리드 프레임(322) 상에 배치될 수 있다. 본 실시예에서는 제1 리드 프레임(321)과 발광소자(100)가 직접 통전되고, 제2 리드 프레임(322)과 상기 발광소자(100)는 와이어(330)를 통하여 연결되어 있다. 발광소자(100)는 와이어 본딩 방식 외에 플립칩 방식 또는 다이 본딩 방식 등에 의하여 리드 프레임(321, 322)과 연결될 수 있다.
상기 몰딩부(340)는 상기 발광소자(100)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부(340) 상에는 형광체(350)가 포함되어, 상기 발광소자(100)로부터 방출되는 빛의 파장을 변화시킬 수 있다.
형광체(350)는 가넷(Garnet)계 형광체, 실리케이트(Silicate)계 형광체, 니트라이드(Nitride)계 형광체, 또는 옥시니트라이드(Oxynitride)계 형광체를 포함할 수 있다.
예를 들어, 상기 가넷계 형광체는 YAG(Y3Al5O12:Ce3 +) 또는 TAG(Tb3Al5O12:Ce3 +)일 수 있고, 상기 실리케이트계 형광체는 (Sr,Ba,Mg,Ca)2SiO4:Eu2 +일 수 있고, 상기 니트라이드계 형광체는 SiN을 포함하는 CaAlSiN3:Eu2 +일 수 있고, 상기 옥시니트라이드계 형광체는 SiON을 포함하는 Si6 - xAlxOxN8 -x:Eu2 +(0<x<6)일 수 있다.
상기 발광소자(100)에서 방출된 제1 파장 영역의 광이 상기 형광체(350)에 의하여 여기되어 제2 파장 영역의 광으로 변환되고, 상기 제2 파장 영역의 광은 렌즈(미도시)를 통과하면서 광경로가 변경될 수 있다.
실시예에 따른 발광소자 패키지는 복수 개가 기판 상에 어레이되며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이하에서는 상술한 발광소자 또는 발광소자 패키지가 배치된 조명 시스템의 일실시예로서, 헤드램프와 백라이트 유닛을 설명한다.
도 17은 실시예들에 따른 발광소자 또는 발광소자 패키지가 배치된 헤드램프의 일실시예를 도시한 도면이다.
도 17을 참조하면, 실시예들에 따른 발광소자 또는 발광소자 패키지가 배치된 발광 모듈(710)에서 방출된 빛이 리플렉터(720)와 쉐이드(730)에서 반사된 후 렌즈(740)를 투과하여 차체 전방을 향할 수 있다.
상기 발광 모듈(710)은 회로기판 상에 발광소자가 복수 개로 탑재될 수 있으며, 이에 대해 한정하지 않는다.
도 18은 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면이다.
도 18을 참조하면, 실시예에 따른 표시장치(800)는 발광 모듈(830, 835)과, 바텀 커버(810) 상의 반사판(820)과, 상기 반사판(820)의 전방에 배치되며 상기 발광 모듈에서 방출되는 빛을 표시장치 전방으로 가이드하는 도광판(840)과, 상기 도광판(840)의 전방에 배치되는 제1 프리즘시트(850)와 제2 프리즘시트(860)와, 상기 제2 프리즘시트(860)의 전방에 배치되는 패널(870)과 상기 패널(870)의 전반에 배치되는 컬러필터(880)를 포함하여 이루어진다.
발광 모듈은 회로 기판(830) 상의 상술한 발광소자 패키지(835)를 포함하여 이루어진다. 여기서, 회로 기판(830)은 PCB 등이 사용될 수 있고, 발광소자 패키지(835)는 도 16에서 설명한 바와 같다.
상기 바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 상기 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 상기 도광판(840)의 후면이나, 상기 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
도광판(840)은 발광소자 패키지 모듈에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다. 그리고, 도광판이 생략되어 반사시트(820) 위의 공간에서 빛이 전달되는 에어 가이드 방식도 가능하다.
상기 제1 프리즘 시트(850)는 지지필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 상기 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 상기 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
상기 제2 프리즘 시트(860)에서 지지필름 일면의 마루와 골의 방향은, 상기 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사시트로부터 전달된 빛을 상기 패널(870)의 전방향으로 고르게 분산하기 위함이다.
본 실시예에서 상기 제1 프리즘시트(850)과 제2 프리즘시트(860)가 광학시트를 이루는데, 상기 광학시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
상기 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.
상기 패널(870)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 상기 분자 배열이 외부 전계에 의해 변화되는 성질을 이용하여 화상을 표시한다.
표시장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.
상기 패널(870)의 전면에는 컬러 필터(880)가 구비되어 상기 패널(870)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 투과하므로 화상을 표현할 수 있다.
이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100A~100H: 발광소자 110: 기판
120: 발광 구조물 122: 제1 도전형 반도체층
124: 활성층 126: 제2 도전형 반도체층
126-1: 제1 반도체층 126-2: 제2 반도체층
122-3: 제3 반도체층 122-4: 제4 반도체층
130: 제1 전극 140: 제2 전극
140-1: 제1 분기 전극 140-2: 제2 분기 전극
130-3: 제3 분기 전극 130-4: 제4 분기 전극
310: 패키지 몸체 321, 322: 제1,2 리드 프레임
330: 와이어 340: 몰딩부
350: 형광체 710: 발광 모듈
720: 리플렉터 730: 쉐이드
800: 표시장치 810: 바텀 커버
820: 반사판 840: 도광판
850: 제1 프리즘시트 860: 제2 프리즘시트
870: 패널 880: 컬러필터

Claims (21)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상의 활성층;
    상기 활성층 상의 전자 차단층
    상기 전자 차단층 상의 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제1 도전형 반도체층과 전기적으로 연결된 제1 전극; 및
    상기 제2 도전형 반도체층과 전기적으로 연결된 제2 전극;을 포함하고,
    상기 제2 도전형 반도체층은 상기 발광 구조물의 일부가 식각되어 노출된 노출면을 가지며, 제1 반도체층 및 상기 제1 반도체층보다 저항이 높은 제2 반도체층을 포함하고,
    상기 제2 전극은 상기 제1 반도체층과 컨택하는 제1 분기 전극 및 상기 제2 반도체층의 노출면 상에 위치하며 상기 제2 반도체층과 컨택하는 제2 분기 전극을 포함하되,
    상기 제1 도전형 반도체층은 상기 발광 구조물의 일부가 식각되어 노출된 노출면을 가지며, 제3 반도체층 및 상기 제3 반도체층보다 저항이 높은 제4 반도체층을 포함하고,
    상기 제1 전극은 상기 제3 반도체층과 컨택하는 제3 분기 전극 및 상기 제4 반도체층의 노출면 상에 위치하며 상기 제4 반도체층과 컨택하는 제4 분기 전극을 포함하는 발광소자.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제2 분기 전극은 상기 제2 반도체층의 노출면에서부터 상기 제1 반도체층의 측면을 지나 제1 반도체층의 상면까지 연장되고,
    상기 제2 반도체층은 제1층 및 상기 제1층보다 저항이 낮은 제2층을 포함하며, 상기 제2 분기 전극은 상기 제1층과 컨택하며,
    상기 제3 반도체층은 상기 발광 구조물의 일부가 식각되어 노출된 노출면을 갖고, 상기 제3 분기 전극은 상기 제3 반도체층의 노출면 상에 위치하는 발광소자.
  4. 제 3 항에 있어서,
    상기 제4 반도체층은 제3층 및 상기 제3층보다 저항이 낮은 제4층을 포함하며, 상기 제4 분기 전극은 상기 제3층과 컨택하는 발광소자.
  5. 제 4 항에 있어서,
    상기 제2 반도체층은 언도프트 반도체층이거나 상기 제1 반도체층보다 저농도로 도핑되고,
    상기 제4 반도체층은 언도프트 반도체층이거나 상기 제3 반도체층보다 저농도로 도핑된 발광소자.
  6. 제 5 항에 있어서,
    상기 제2 반도체층의 노출면은 상기 제2 반도체층의 외곽 둘레에 위치하고,
    상기 제4 반도체층의 노출면은 상기 제4 반도체층의 외곽 둘레에 위치하는 발광소자.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
KR1020120125843A 2012-11-08 2012-11-08 발광소자 KR101991031B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120125843A KR101991031B1 (ko) 2012-11-08 2012-11-08 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120125843A KR101991031B1 (ko) 2012-11-08 2012-11-08 발광소자

Publications (2)

Publication Number Publication Date
KR20140059411A KR20140059411A (ko) 2014-05-16
KR101991031B1 true KR101991031B1 (ko) 2019-06-19

Family

ID=50889227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120125843A KR101991031B1 (ko) 2012-11-08 2012-11-08 발광소자

Country Status (1)

Country Link
KR (1) KR101991031B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157749A (ja) 2005-11-30 2007-06-21 Toshiba Corp 発光素子
JP2011187873A (ja) * 2010-03-11 2011-09-22 Toshiba Corp 半導体発光素子

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056422B1 (ko) * 2009-05-29 2011-08-12 한국산업기술대학교산학협력단 고효율 발광 다이오드

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157749A (ja) 2005-11-30 2007-06-21 Toshiba Corp 発光素子
JP2011187873A (ja) * 2010-03-11 2011-09-22 Toshiba Corp 半導体発光素子

Also Published As

Publication number Publication date
KR20140059411A (ko) 2014-05-16

Similar Documents

Publication Publication Date Title
EP2731137B1 (en) Light emitting device
KR101941033B1 (ko) 발광소자
KR101827975B1 (ko) 발광소자
US9318662B2 (en) Light emitting device with improved current spreading performance and lighting apparatus including the same
KR101908657B1 (ko) 발광소자
KR101915213B1 (ko) 발광소자
KR101827973B1 (ko) 발광소자
KR20140090801A (ko) 발광소자
KR20150011310A (ko) 발광소자
KR101991032B1 (ko) 발광소자
KR101922529B1 (ko) 발광소자
KR101929933B1 (ko) 발광 소자 및 이를 포함하는 조명 시스템
KR101998766B1 (ko) 발광소자 패키지
KR20140056930A (ko) 발광소자
KR20140046163A (ko) 발광소자
KR101883844B1 (ko) 발광소자
KR101991031B1 (ko) 발광소자
KR101897003B1 (ko) 발광소자
KR20140092092A (ko) 발광소자
KR20140099619A (ko) 발광소자
KR20140080992A (ko) 발광소자
KR101915212B1 (ko) 발광소자
KR101960791B1 (ko) 발광소자
KR101963222B1 (ko) 발광소자
KR20140090800A (ko) 발광소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant