KR20160045399A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20160045399A
KR20160045399A KR1020140140873A KR20140140873A KR20160045399A KR 20160045399 A KR20160045399 A KR 20160045399A KR 1020140140873 A KR1020140140873 A KR 1020140140873A KR 20140140873 A KR20140140873 A KR 20140140873A KR 20160045399 A KR20160045399 A KR 20160045399A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
wirings
type semiconductor
emitting cell
Prior art date
Application number
KR1020140140873A
Other languages
English (en)
Other versions
KR102231646B1 (ko
Inventor
김성균
김청송
문지형
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140140873A priority Critical patent/KR102231646B1/ko
Priority to CN201580056412.XA priority patent/CN107078184B/zh
Priority to US15/519,089 priority patent/US10014259B2/en
Priority to PCT/KR2015/008409 priority patent/WO2016060369A1/ko
Publication of KR20160045399A publication Critical patent/KR20160045399A/ko
Application granted granted Critical
Publication of KR102231646B1 publication Critical patent/KR102231646B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

실시 예의 발광 소자는 기판과, 기판 위에 서로 이격되어 배치된 제1 내지 제M(여기서, M은 2 이상의 양의 정수) 발광 셀 및 제1 내지 제M 발광 셀을 직렬 연결하는 제1 내지 제M-1 연결 배선을 포함하고, 제m (여기서, 1 ≤ m ≤ M) 발광 셀은 기판 위에 순차적으로 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고, 제n (여기서, 1 ≤ n ≤ M-1) 연결 배선은 제n 발광 셀의 제1 도전형 반도체층과 제n+1 발광 셀의 제2 도전형 반도체층을 연결하며, 서로 이격된 복수의 제1 가지 배선을 포함한다.

Description

발광 소자{Light emitting device}
실시 예는 발광 소자에 관한 것이다.
질화갈륨(GaN)의 금속 유기화학기상 증착법 및 분자선 성장법 등의 발달을 바탕으로 고휘도 및 백색광 구현이 가능한 적색, 녹색 및 청색 발광 다이오드(LED:Light Emitting Diode)가 개발되었다.
이러한 LED는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다. 이러한 LED 소자의 핵심 경쟁 요소는 고효율 및 고출력 칩 및 패키징 기술에 의한 고휘도의 구현이다.
고휘도를 구현하기 위해서 광 추출 효율을 높이는 것이 중요하다. 광 추출 효율을 높이기 위하여 플립 칩(flip-chip) 구조, 표면 요철 형성(surface texturing), 요철이 형성된 사파이어 기판(PSS:Patterned Sapphire Substrate), 광 결정(photonic crystal) 기술, 및 반사 방지막(anti-reflection layer) 구조 등을 이용한 다양한 방법들이 연구되고 있다.
도 1은 기존의 발광 소자(10)의 평면도를 나타낸다.
도 1에 도시된 발광 소자(10)는 제1 및 제2 전극 패드(22, 24), 9개의 발광 셀(40) 및 이웃하는 발광 셀(40)을 전기적으로 연결하는 연결 배선(30)으로 구성된다. 이때, 이웃하는 발광 셀(40)은 하나의 연결 배선(30)에서 연결된다. 이 경우, 연결 배선(30)이 단선될 경우 발광 소자(10)는 미동작하는 문제점이 있다.
실시 예는 연결 배선의 단선으로 인한 미동작을 최소화시키거나 방지할 수 있는 발광 소자를 제공한다.
실시 예의 발광 소자는, 기판; 상기 기판 위에 서로 이격되어 배치된 제1 내지 제M(여기서, M은 2 이상의 양의 정수) 발광 셀; 및 상기 제1 내지 제M 발광 셀을 직렬 연결하는 제1 내지 제M-1 연결 배선을 포함하고, 제m (여기서, 1 ≤ m ≤ M) 발광 셀은 상기 기판 위에 순차적으로 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고, 제n (여기서, 1 ≤ n ≤ M-1) 연결 배선은 제n 발광 셀의 상기 제1 도전형 반도체층과 제n+1 발광 셀의 상기 제2 도전형 반도체층을 연결하며, 서로 이격된 복수의 제1 가지 배선을 포함할 수 있다.
상기 제1 내지 제N 연결 배선 각각에 포함된 상기 제1 가지 배선의 개수는 서로 동일하거나 서로 다를 수 있다.
상기 제1 도전형 반도체층은 n형 반도체층을 포함하고, 상기 제2 도전형 반도체층은 p형 반도체층을 포함할 수 있다. 이 경우, 상기 제1 연결 배선으로부터 상기 제N 연결 배선으로 갈수록 상기 제1 가지 배선의 개수는 증가할 수 있다.
상기 제1 내지 제M 발광 셀은 복수의 그룹으로 구분되고, 상기 제M 발광 셀에 인접한 그룹에 속하는 연결 배선에 포함된 상기 제1 가지 배선의 개수는 상기 제1 발광 셀에 인접한 그룹에 속하는 연결 배선에 포함된 상기 제1 가지 배선의 개수보다 클 수 있다.
상기 복수의 그룹 각각에 포함된 상기 발광 셀의 개수는 서로 다르거나 동일할 수 있다.
상기 제1 내지 제M 발광 셀은 일직선 상에 배열될 수 있다.
상기 제1 내지 제M 발광 셀은 제1 방향으로 서로 연결되고, 제2 방향은 상기 제1 방향과 수직이고, 상기 발광 소자의 상기 제1 방향의 길이는 상기 제2 방향의 폭보다 클 수 있다.
상기 발광 소자는 상기 기판 위에 서로 이격되어 상기 제1 발광 셀과 상기 제M 발광 셀 사이에 배치된 제M+1 내지 제2M-2 발광 셀; 및 상기 제1 발광 셀, 상기 제M+1 내지 제2M-2 발광 셀 및 상기 제M 발광 셀을 직렬 연결하는 제M 내지 제2M-2 연결 배선을 포함하고, 제k (여기서, M+1 ≤ k ≤ 2M-2) 발광 셀은 상기 기판 위에 순차적으로 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고, 상기 제M 연결 배선은 상기 제1 발광 셀의 상기 제1 도전형 반도체층과 제M+1 발광 셀의 상기 제2 도전형 반도체층을 연결하며, 상기 제j (여기서, M+1 ≤ j ≤ 2M-3) 연결 배선은 제j 발광 셀의 제1 도전형 반도체층과 제j+1 발광 셀의 제2 도전형 반도체층을 연결하고, 상기 제2M-2 연결 배선은 제2M-2 발광 셀의 제1 도전형 반도체층과 제M 발광 셀의 제2 도전형 반도체층을 연결하고, 상기 제M 내지 제2M-2 연결 배선 각각은 해당하는 제2 도전형 반도체층과 해당하는 제1 도전형 반도체층을 연결하며 서로 이격된 복수의 제2 가지 배선을 포함할 수 있다.
상기 제n 연결 배선에 포함된 상기 제1 가지 배선의 개수와 상기 제n+M-1 연결 배선에 포함된 상기 제2 가지 배선의 개수는 서로 동일하거나 서로 다를 수 있다.
상기 발광 소자는 각각이 제r(M+1 ≤ r ≤ 2M-2) 발광 셀과 제r-M+1 발광 셀을 전기적으로 연결하는 적어도 하나의 제3 가지 배선을 포함하는 제2M-1 내지 제3M-4 연결 배선을 더 포함할 수 있다.
상기 적어도 하나의 제3 가지 배선은 짝수번째 제r-M+1 발광 셀의 제2 도전형 반도체층과 홀수번째 제r 발광 셀의 제1 도전형 반도체층을 전기적으로 연결할 수 있다. 상기 적어도 하나의 제3 가지 배선은 홀수번째 제r-M+1 발광 셀의 제1 도전형 반도체층과 짝수번째 제r 발광 셀의 제2 도전형 반도체층을 전기적으로 연결할 수 있다.
상기 제1 내지 제3M-4 연결 배선 중 인접하는 연결 배선은 지그재그로 배치된 평면 형상을 가질 수 있다.
상기 발광 소자는 상기 제1 발광 셀의 제2 도전형 반도체층과 연결된 제1 전극 패드; 및 상기 제M 발광 셀의 제1 도전형 반도체층과 연결된 제2 전극 패드를 더 포함할 수 있다.
실시 예에 따른 발광 소자는 인접하는 발광 셀이 복수 개의 가지 배선으로 연결되기 때문에, 복수의 가지 배선 중 일부가 단선된 경우에도 나머지 단선되지 않은 가지 배선을 통해 전류가 흐르는 경로가 보장되기 때문에, 연결 배선의 단선으로 인한 미동작이 최소화되거나 방지될 수 있다.
도 1은 기존의 발광 소자의 평면도를 나타낸다.
도 2는 일 실시 예에 의한 발광 소자의 평면도를 나타낸다.
도 3은 도 2에 도시된 I-I'선을 따라 절취한 부분 단면도를 나타낸다.
도 4는 도 2에 도시된 발광 소자의 회로도를 나타낸다.
도 5는 다른 실시 예에 의한 발광 소자의 평면도를 나타낸다.
도 6은 도 5에 도시된 발광 소자의 회로도를 나타낸다.
도 7은 또 다른 실시 예에 의한 발광 소자의 평면도를 나타낸다.
도 8은 도 7에 도시된 발광 소자의 회로도를 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 2는 일 실시 예에 의한 발광 소자(100A)의 평면도를 나타내고, 도 3은 도 2에 도시된 I-I'선을 따라 절취한 부분 단면도를 나타낸다.
도 2 및 도 3을 참조하면, 일 실시 예에 의한 발광 소자(100A)는 기판(110), 제1 내지 제M 발광 셀, 제1 내지 제M-1 연결 배선, 제1 및 제2 전극 패드(또는, 본딩 패드)(142, 144) 및 절연층(150)을 포함한다. 여기서, M은 2 이상의 양의 정수일 수 있다.
이하, 설명의 편의상 도 2에 예시된 바와 같이 발광 셀의 개수(M)는 10인 것으로 가정하지만, 실시 예는 이에 국한되지 않으면, 발광 셀의 개수(M)가 10개보다 많거나 적은 경우에도 이하의 설명은 동일하게 적용될 수 있다.
제1 내지 제M 발광 셀은 기판(110) 위에 서로 이격되어 배치될 수 있다. 도 2에 도시된 바와 같이, M=10인 경우, 제1 내지 제10 발광 셀은 기판(110) 위에 수평 방향으로 서로 이격되어 배치될 수 있다.
기판(110)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 또한 기판(110)은 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 또한, 기판(110)은 투광성을 갖는 물질로 이루어질 수도 있으며, 발광 소자의 전체 질화물 발광 구조물(120)의 휨을 가져오지 않으면서, 스크라이빙(scribing) 공정 및 브레이킹(breaking) 공정을 통해 별개의 칩으로 잘 분리시키기 위한 정도의 기계적 강도를 가질 수 있다. 예를 들어 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, GaAs, Ge 중 적어도 하나를 포함하는 물질일 수 있다. 이러한 기판(110)의 상면에는 요철 패턴 형상을 가질 수 있다. 예를 들어, 비록 도시되지는 않았지만 기판(110)은 PSS(Patterned Sapphire Substrate)일 수 있다.
또한, 비록 도시되지는 않았지만, 기판(110)과 발광 구조물(120) 사이에 버퍼층이 더 배치될 수도 있다. 버퍼층은 Ⅲ-Ⅴ족 원소의 화합물 반도체를 이용하여 형성될 수 있다. 버퍼층은 기판(110)과 발광 구조물(120) 사이의 격자 상수의 차이를 줄여주는 역할을 한다. 예를 들어, 버퍼층은 AlN을 포함하거나 언 도프드(undoped) 질화물을 포함할 수 있으나, 이에 한정되지는 않는다. 버퍼층은 기판(110)의 종류와 발광 구조물(120)의 종류에 따라 생략될 수도 있다.
먼저, 복수의 발광 영역(P1 내지 PM)을 순서대로 제1 발광 영역 내지 제M 발광 영역이라 한다. 즉, 제1 전극 패드(142)가 위치하는 발광 영역을 제1 발광 영역(P1)이라 하고, 제2 전극 패드(144)가 위치하는 발광 영역을 제M 발광 영역이라 한다.
제1 내지 제M 발광 셀은 기판(110)의 제1 내지 제M 발광 영역에 각각 배치된다. 즉, 제1 발광 셀은 기판(110)의 제1 발광 영역(P1)에 배치되고, 제2 발광 셀은 기판(110)의 제2 발광 영역(P2)에 배치되고, 제3 발광 셀은 기판(110)의 제3 발광 영역(P3)에 배치되고, 제4 발광 셀은 기판(110)의 제4 발광 영역(P4)에 배치되고, 제5 발광 셀은 기판(110)의 제5 발광 영역(P5)에 배치되고, 제6 발광 셀은 기판(110)의 제6 발광 영역(P6)에 배치되고, 제7 발광 셀은 기판(110)의 제7 발광 영역(P7)에 배치되고, 제8 발광 셀은 기판(110)의 제8 발광 영역(P8)에 배치되고, 제9 발광 셀은 기판(110)의 제9 발광 영역(P9)에 배치되고, 제10 발광 셀은 기판(110)의 제10 발광 영역(P10)에 배치된다. 이와 같이, 제m 발광 셀(1 ≤ m ≤ M)은 기판(110)의 제m 발광 영역(Pm)에 배치된다. 이하, 설명의 편의상 제m 발광 셀을 'Pm'이라 칭한다.
제1 내지 제M 발광 셀(P1 내지 PM) 각각에 해당하는 제m 발광 셀(Pm)은 기판(110) 위에 배치된 발광 구조물(120), 제1 및 제2 콘택층(또는, 전극)(132, 134) 및 전도층(160)을 포함한다.
하나의 발광 셀을 이루는 발광 구조물(120)은 경계 영역(S)에 의하여 다른 발광 셀의 발광 구조물(120)과 구분될 수 있다. 경계 영역(S)은 제1 내지 제M 발광 셀(P1 내지 PM) 각각의 둘레에 위치하는 영역일 수 있으며, 기판(110)일 수 있다. 복수의 제1 내지 제M 발광 셀(P1 내지 PM) 각각의 면적은 동일할 수 있으나, 이에 한정되는 것은 아니다.
각 발광 셀(Pm)의 발광 구조물(120)은 기판(110) 위에 순차적으로 배치된 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함할 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 제5 발광 셀(P5)(m=5)은 기판(110) 위에 순차적으로 배치된 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함할 수 있다.
제1 도전형 반도체층(122)은 기판(110)과 활성층(124) 사이에 배치되며, 반도체 화합물을 포함할 수 있으며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 예를 들어, 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상을 포함할 수 있다. 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(122)은 단층 또는 다층 구조를 가질 수 있으며, 이에 대해 한정하지는 않는다.
활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 배치되며, 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 활성층(124)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조를 가질 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 이루어질 수 있다.
제2 도전형 반도체층(126)은 활성층(124)의 상부에 배치되며, 반도체 화합물을 포함할 수 있다. 제2 도전형 반도체층(126)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 예를 들어 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상을 포함할 수 있다.
제2 도전형 반도체층(126)은 제2 도전형 반도체층일 수 있으며, 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(126)은 단층 또는 다층 구조를 가질 수 있으며, 이에 대해 한정하지는 않는다.
제1 도전형 반도체층(122)은 n형 반도체층이고 제2 도전형 반도체층(126)은 p형 반도체층으로 구현되거나, 제1 도전형 반도체층(122)은 p형 반도체층이고 제2 도전형 반도체층(126)은 n형 반도체층으로 구현될 수 있다. 이에 따라 발광 구조물(120)은 n-p 접합, p-n 접합, n-p-n 접합, 및 p-n-p 접합 구조 중 적어도 하나를 포함할 수 있다.
또한, 발광 구조물(120)의 측면은 기판(110)에 대해 경사질 수 있다. 이와 같이, 발광 구조물(120)의 측면을 경사지게 형성하는 이유는, 이웃하는 발광 셀을 전기적으로 연결하는 연결 배선의 끊김을 방지하기 위해서이다.
또한, 각 발광 셀(Pm)에서 제1 콘택층(132)은 제1 도전형 반도체층(122) 위에 배치된다. 예를 들어, 도 3을 참조하면, 제5 발광 셀(P5)에서 제1 전극(132)은 제1 도전형 반도체층(122) 위에 배치된다. 제1 콘택층(132)을 제1 도전형 반도체층(122) 위에 배치하기 위해, 발광 구조물(120)의 제1 도전형 반도체층(122) 일부가 노출될 수 있다. 즉, 제2 도전형 반도체층(126), 활성층(124) 및 제1 도전형 반도체층(122)의 일부가 메사 식각(mesa etching)에 의하여 식각되어 제1 도전형 반도체층(122)의 일부를 노출할 수 있다. 이때, 제1 도전형 반도체층(122)의 노출면은 활성층(124)의 하면보다 낮게 위치할 수 있다.
또한, 제n 발광 셀(Pn, 1 ≤ n ≤ M-1)에서 제1 콘택층(132)이 제1 도전형 반도체층(122) 위에 별개로 마련되는 대신에, 제1 콘택층(132)은 제n 연결 배선과 일체로 이루어질 수도 있다. 예를 들어, 도 3에 도시된 바와 달리, 제5 발광 셀(P5)의 제1 콘택층(132)은 제5 연결 전극의 후술되는 제1 가지(branch) 배선(CE51)과 일체로 이루어져 있다.
이때, 제M 발광 셀(예를 들어, P10)의 제1 콘택층(132)은 제2 전극 패드(144)와 일체로 이루어질 수 있다. 그러나, 실시 예는 이에 국한되지 않으며, 제M 발광 셀(PM)의 제1 콘택층(132)은 제2 전극 패드(144)와 별개로 이루어질 수도 있다.
각 발광 셀(Pm)에서, 제2 콘택층(134)은 제2 도전형 반도체층(126) 위에 배치되어, 제2 도전형 반도체층(126)과 전기적으로 연결될 수 있다. 예를 들어, 도 3을 참조하면, 제6 발광 셀(P6)에서 제2 콘택층(134)은 제2 도전형 반도체층(124) 위에 배치되어 있다.
또는, 각 발광 셀(Pm)에서 제2 콘택층(134)이 제2 도전형 반도체층(126) 위에 별개로 마련되는 대신에, 제i 발광 셀(Pi, 2 ≤ i ≤ M)(Pi)의 제2 콘택층(134)은 제i-1 연결 배선의 후술되는 제1 가지 배선과 일체로 이루어질 수도 있다. 예를 들어, 도 3에 도시된 바와 달리, 제6 발광 셀(P6)의 제2 콘택층(134)은 제5 연결 배선의 제1 가지 배선(CE51)과 일체로 이루어져 있다. 이때, 제1 발광 셀(P1)의 제2 콘택층(134)은 제1 전극 패드(142)와 일체로 이루어질 수도 있다. 그러나, 실시 예는 이에 국한되지 않으며, 제1 발광 셀(P1)의 제2 콘택층(134)은 제1 전극 패드(142)와 별개로 이루어질 수도 있다.
각 발광 셀(Pm)의 제1 및 제2 콘택층(132, 134) 각각은 접착층(미도시), 배리어층(미도시) 및 본딩층(미도시)이 순차적으로 적층된 구조를 가질 수 있다. 제1 콘택층(132)의 접착층은 제1 도전형 반도체층(122)과 오믹 접촉하는 물질을 포함하고, 제2 콘택층(134)의 접착층은 제2 도전형 반도체층(126)과 오믹 접촉하는 물질을 포함할 수 있다. 예를 들어, 접착층은 Cr, Rd 및 Ti 중 적어도 하나의 재료로, 단층 또는 다층 구조로 형성될 수 있다.
배리어층은 접착층 위에 배치되며, Ni, Cr, Ti 및 Pt 중 적어도 하나를 포함하는 재료로, 단층 또는 다층으로 형성될 수 있다. 예를 들어, 배리어층은 Cr과 Pt의 합금으로 이루어질 수 있다.
또한, 배리어층과 접착층 사이에 Ag 등으로 이루어진 반사층이 개재될 수도 있지만 생략될 수도 있다. 본딩층은 배리어층의 위에 배치되며, Au을 포함할 수 있다.
한편, 제1 전극 패드(142)는 제1 전원을 제공하기 위한 와이어(미도시)가 본딩될 수 있다. 도 2를 참조하면 제1 전극 패드(142)는 제1 내지 제M 발광 셀(P1 내지 PM) 중 어느 하나의 발광 셀(예컨대, P1)의 제2 도전형 반도체층(126) 위에 배치되어, 제2 도전형 반도체층(126)과 전기적으로 연결될 수 있다.
또한, 제2 전극 패드(144)는 제2 전원을 제공하기 위한 와이어(미도시)가 본딩될 수 있다. 도 2를 참조하면 제2 전극 패드(144)는 제1 내지 제M 발광 셀(P1 내지 PM) 중 다른 하나의 발광 셀(예컨대, P=10)의 제1 도전형 반도체층(122) 위에 배치되어, 제1 도전형 반도체층(122)과 전기적으로 접촉할 수 있다.
또한, 제2 콘택층(134)과 제2 도전형 반도체층(126) 사이에 전도층(160)이 더 배치될 수도 있다. 전도층(160)은 전반사를 감소시킬 뿐만 아니라 투광성이 좋기 때문에 활성층(124)으로부터 방출되어 제2 도전형 반도체층(126)을 거친 빛의 추출 효율을 증가시킬 수 있다. 전도층(160)은 발광 파장에 대해 투과율이 높은 투명한 산화물계 물질, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Aluminum Tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au 또는 Ni/IrOx/Au/ITO 중 적어도 하나 이상을 이용하여 단층 또는 다층으로 구현될 수 있다. 경우에 따라서, 전도층(160)은 생략될 수도 있다. 제2 도전형 반도체층(126) 위에 배치된 전도층(160)의 면적은 제2 도전형 반도체층(126)의 상부 면적 이하일 수 있다.
한편, 제1 내지 제M-1 연결 배선은 복수의 제1 내지 제M 발광 셀을 전기적으로 직렬 연결할 수 있다. 도 2에 도시된 바와 같이, M=10인 경우 제1 내지 제9 연결 배선(CE11 내지 CE95)은 제1 내지 제10 발광 셀(P1 내지 P10)을 직렬 연결할 수 있다. 즉, 제1 내지 제M-1 연결 배선은 제1 전극 패드(142)가 위치하는 제1 발광 셀(P1)을 시점으로 하고, 제2 전극 패드(144)가 위치하는 제M 발광 영역(PM)을 종점으로 하여 제1 내지 제M 발광 셀들(P1 내지 PM)을 직렬 연결할 수 있다.
제1 내지 제M-1 연결 배선 각각에 해당하는 제n 연결 배선은 제n 발광 셀의 제1 도전형 반도체층(122)과 제n+1 발광 셀의 제2 도전형 반도체층(126)을 전기적으로 연결할 수 있다. 즉, 제n 연결 배선은 제n 발광 영역(Pn), 제n+1 발광 영역[P(n+1)] 및 그[Pn, P(n+1)] 사이의 경계 영역(S) 상에 위치하여, 이웃하는 제n 발광 셀(Pn)과 제n+1 발광 셀[P(n+1)]을 전기적으로 연결하는 역할을 한다.
또한, 실시 예에 의하면, 제n 연결 배선은 서로 이격된 복수의 제1 가지 배선을 포함할 수 있다.
예를 들어, 제1 연결 배선(n=1)은 제1 발광 셀(P1)의 제1 도전형 반도체층(122)과 제2 발광 셀(P2)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 3개의 제1 가지 배선(CE11, CE12, CE13)을 포함할 수 있다.
제2 연결 배선(n=2)은 제2 발광 셀(P2)의 제1 도전형 반도체층(122)과 제3 발광 셀(P3)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 4개의 제1 가지 배선(CE21, CE22, CE23, CE24)을 포함할 수 있다.
제3 연결 배선(n=3)은 제3 발광 셀(P3)의 제1 도전형 반도체층(122)과 제4 발광 셀(P4)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 5개의 제1 가지 배선(CE31, CE32, CE33, CE34, CE35)을 포함할 수 있다.
제4 연결 배선(n=4)은 제4 발광 셀(P4)의 제1 도전형 반도체층(122)과 제5 발광 셀(P5)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 2개의 제1 가지 배선(CE41, CE42)을 포함할 수 있다.
제5 연결 배선(n=5)은 제5 발광 셀(P5)의 제1 도전형 반도체층(122)과 제6 발광 셀(P6)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 3개의 제1 가지 배선(CE51, CE52, CE53)을 포함할 수 있다.
제6 연결 배선(n=6)은 제6 발광 셀(P6)의 제1 도전형 반도체층(122)과 제7 발광 셀(P7)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 4개의 제1 가지 배선(CE61, CE62, CE63, CE64)을 포함할 수 있다.
제7 연결 배선(n=7)은 제7 발광 셀(P7)의 제1 도전형 반도체층(122)과 제8 발광 셀(P8)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 5개의 제1 가지 배선(CE71, CE72, CE73, CE74, CE75)을 포함할 수 있다.
제8 연결 배선(n=8)은 제8 발광 셀(P8)의 제1 도전형 반도체층(122)과 제9 발광 셀(P9)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 4개의 제1 가지 배선(CE81, CE82, CE83, CE84)을 포함할 수 있다.
제9 연결 배선(n=9)은 제9 발광 셀(P9)의 제1 도전형 반도체층(122)과 제10 발광 셀(P10)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 5개의 제1 가지 배선(CE91, CE92, CE93, CE94, CE95)을 포함할 수 있다.
전술한 바와 같이, 제1 내지 제N 연결 배선에 포함된 제1 가지 배선의 개수의 일부는 동일하고 일부는 다를 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 제4 연결 배선에 포함된 제1 가지 배선(CE41, CE42)의 개수는 2개이고, 제1 및 제5 연결 배선에 포함된 제1 가지 배선의 개수는 각각 3개이고, 제2, 제6 및 제8 연결 배선에 포함된 제1 가지 배선의 개수는 각각 4개이고, 제3, 제7 및 제9 연결 배선에 포함된 제1 가지 배선의 개수는 각각 5개일 수 있다.
또한, 제1 내지 제N 연결 배선 각각에 포함된 제1 가지 배선의 개수는 모두 동일하거나 모두 다를 수 있다.
전술한 제1 내지 제N 연결 배선 각각에 포함된 복수의 제1 가지 배선(CE11 내지 CE95) 각각은 제1 및 제2 콘택층(132, 134) 각각과 동일하거나 서로 다른 물질로 이루어질 수 있다. 만일, 제1 가지 배선(CE11 내지 CE95) 각각이 제1 및 제2 콘택층(132, 134)과 동일한 물질로 이루어질 경우 전술한 바와 같이 제1 가지 배선(CE11 내지 CE95)은 제1 또는 제2 콘택층(132, 134)과 일체형으로 이루어질 수도 있다. 제1 가지 배선(CE11 내지 CE95) 각각은 Cr, Rd, Au, Ni, Ti 또는 Pt 중 적어도 하나를 포함할 수 있으나 이에 국한되지 않는다.
만일, 제1 도전형 반도체층(122)은 n형 반도체층을 포함하고, 제2 도전형 반도체층(126)은 p형 반도체층을 포함할 경우, 정공의 이동도보다 전자의 이동도가 더 크기 때문에 제2 전극 패드(144)쪽으로 갈수록 제1 가지 배선이 단선될 가능성이 높을 수 있다. 따라서, 제1 전극 패드(142)에 가까운 제1 연결 배선으로부터 제2 전극 패드(144)에 가까운 제N 연결 배선으로 갈수록 제1 가지 배선의 개수가 증가할 수 있다.
또한, 제1 내지 제M 발광 셀은 복수의 그룹으로 구분될 수 있다. 예를 들어, 도 2에 예시된 바와 같이, 제1 내지 제10 발광 셀(P1 내지 P10)은 2개의 그룹으로 구분될 수 있다. 제1 그룹(G1)에는 제1 내지 제5 발광 셀(P1 내지 P5)이 속하고, 제2 그룹(G2)에는 제6 내지 제10 발광 셀(P6 내지 P10)이 속할 수 있으나, 실시 예는 2개보다 많은 그룹으로 분할될 수도 있다.
또한, 복수의 그룹 각각에 포함된 발광 셀의 개수는 도 2에 예시된 바와 같이 5개로서 서로 동일할 수 있다. 또는, 복수의 그룹 각각에 포함된 발광 셀의 개수는 서로 다를 수도 있다.
이와 같이, 제1 내지 제M 발광 셀이 복수의 그룹으로 구분될 경우, 제M 발광 셀에 인접한 그룹에 속하는 연결 배선에 포함된 제1 가지 배선의 개수는 제1 발광 셀(P1)에 인접한 그룹에 속하는 연결 배선에 포함된 제1 가지 배선의 개수보다 클 수 있다. 도 2에서, 제5 연결 배선(CE52)은 제1 그룹(G1)과 제2 그룹(G2)을 연결하는 역할을 하므로, 제1 및 제2 그룹(G1, G2)에 속하지 않는다고 가정할 경우, 제2 그룹(G2)에 속하는 제6 내지 제9 연결 배선에 속하는 제1 가지 배선(CE61 내지 CE95)의 개수인 18개는 제1 그룹(G1)에 속하는 제1 내지 제4 연결 배선에 속하는 제1 가지 배선(CE11 내지 CE42)의 개수인 14개보다 클 수 있다.
또한, 도 2에 도시된 발광 소자(100A)에서 제1 내지 제M-1 연결 배선은 사각형 평면 형상을 갖는 것으로 도시되어 있지만, 실시 예는 이에 국한되지 않는다. 즉, 제1 내지 제M-1 연결 배선을 다양한 평면 형상을 가질 수 있다.
도 4는 도 2에 도시된 발광 소자(100A)의 회로도를 나타낸다.
도 2 및 도 4를 참조하면, 발광 소자(100A)는 공통된 하나의 (+) 단자, 예컨대, 하나의 제1 전극 패드(142)를 가지며, 공통된 하나의 (-) 단자, 예컨대, 하나의 제2 전극 패드(144)를 가질 수 있다. 제1 전극 패드(142)는 제1 발광 셀(P1)의 제2 도전형 반도체층(126)과 전기적으로 연결되고, 제2 전극 패드(144)는 제M 발광 셀(예를 들어, 도 2의 경우 제10 발광 셀(P10))의 제1 도전형 반도체층(122)과 전기적으로 연결될 수 있다. 제1 및 제2 전극 패드(142, 144)는 도 2에 도시된 바와 같은 평면 형상을 가질 수 있지만, 실시 예는 이에 국한되지 않으면 다양한 평면 형상을 가질 수 있다.
도 5는 다른 실시 예에 의한 발광 소자(100B)의 평면도를 나타낸다.
도 2에 도시된 발광 소자(100A)와 달리, 도 5에 도시된 발광 소자(100B)는 제1 내지 제M 발광 셀과 제1 내지 제M-1 연결 배선뿐만 아니라 제M+1 내지 제2M-2 발광 셀과 제M 내지 제2M-2 연결 배선을 더 포함한다. 이를 제외하면, 도 5에 도시된 발광 소자(100B)는 도 2에 도시된 발광 소자(100A)와 동일하므로 중복되는 설명을 생략한다.
제1 내지 제M 발광 셀은 기판(110) 위에 수평 방향으로 서로 이격되어 배치된다. 제M+1 내지 제2M-2 발광 셀은 기판(110) 위에 수평 방향으로 서로 이격되어 제1 발광 셀과 제M 발광 셀 사이에 배치될 수 있다.
예를 들어, M=10인 경우 도 5에 예시된 바와 같이, 제1 내지 제10(M=10) 발광 셀(P11, P12, P13, P14, P15, P16, P17, P18, P19, P20)은 기판(110) 위에 수평 방향으로 서로 이격되어 배치된다. 이때, 제11(M+1=11) 내지 제18(2M-2=18) 발광 셀(P21 내지 P28)은 제1 발광 셀(P11)과 제10 발광 셀(P20) 사이에서 기판(110) 위에 수평 방향으로 서로 이격되어 배치된다.
제1 내지 제M 발광 셀 각각은 도 3에 도시된 바와 같이, 기판(110) 위에 순차적으로 배치된 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함한다. 이와 마찬가지로, 제M+1 내지 제2M-2 발광 셀 각각에 해당하는 제k 발광 셀은 기판(110) 위에 순차적으로 배치된 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함한다. 여기서, M+1 ≤ k ≤ 2M-2 이다. 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)은 전술한 바와 같다.
제1 내지 제M-1 연결 배선은 제1 내지 제M 발광 셀을 직렬 연결하고, 제M 내지 제2M-2 연결 배선은 제1 발광 셀, 제M+1 내지 제2M-2 발광 셀 및 제M 발광 셀을 직렬 연결한다. 예를 들어, M=10일 경우, 도 5를 참조하면, 제1 내지 제9 연결 배선은 제1 내지 제10 발광 셀(P10)을 직렬 연결하고, 제10(M=10) 내지 제18(2M-2=18) 연결 배선은 제1 발광 셀(P1), 제11 내지 제18 발광 셀(P21 내지 P18) 및 제10 발광 셀(P20)을 직렬 연결한다.
제1 내지 제M-1 연결 배선 각각에 해당하는 제n 연결 배선은 제n 발광 셀의 제1 도전형 반도체층(122)과 제n+1 발광 셀의 제2 도전형 반도체층(126)을 전기적으로 연결할 수 있다. 이를 위해, 실시 예에 의하면, 제n 연결 배선은 서로 이격된 복수의 제1 가지 배선을 포함할 수 있다. 예를 들어, M=10일 경우, 제1 연결 배선(n=1)은 제1 발광 셀(P11)의 제1 도전형 반도체층(122)과 제2 발광 셀(P12)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 2개의 제1 가지 배선(CE111, CE112)을 포함할 수 있다.
제2 연결 배선(n=2)은 제2 발광 셀(P12)의 제1 도전형 반도체층(122)과 제3 발광 셀(P13)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 2개의 제1 가지 배선(CE121, CE122)을 포함할 수 있다.
제3 연결 배선(n=3)은 제3 발광 셀(P13)의 제1 도전형 반도체층(122)과 제4 발광 셀(P14)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 2개의 제1 가지 배선(CE131, CE132)을 포함할 수 있다.
제4 연결 배선(n=4)은 제4 발광 셀(P14)의 제1 도전형 반도체층(122)과 제5 발광 셀(P15)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 2개의 제1 가지 배선(CE141, CE142)을 포함할 수 있다.
제5 연결 배선(n=5)은 제5 발광 셀(P15)의 제1 도전형 반도체층(122)과 제6 발광 셀(P16)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 2개의 제1 가지 배선(CE151, CE152)을 포함할 수 있다.
제6 연결 배선(n=6)은 제6 발광 셀(P16)의 제1 도전형 반도체층(122)과 제7 발광 셀(P17)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 2개의 제1 가지 배선(CE161, CE162)을 포함할 수 있다.
제7 연결 배선(n=7)은 제7 발광 셀(P17)의 제1 도전형 반도체층(122)과 제8 발광 셀(P18)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 2개의 제1 가지 배선(CE171, CE172)을 포함할 수 있다.
제8 연결 배선(n=8)은 제8 발광 셀(P18)의 제1 도전형 반도체층(122)과 제9 발광 셀(P19)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 2개의 제1 가지 배선(CE181, CE182)을 포함할 수 있다.
제9 연결 배선(n=9)은 제9 발광 셀(P19)의 제1 도전형 반도체층(122)과 제10 발광 셀(P20)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 2개의 제1 가지 배선(CE191, CE192)을 포함할 수 있다.
또한, 제M 내지 제2M-2 연결 배선 각각은 해당하는 제1 도전형 반도체층(122)과 해당하는 제2 도전형 반도체층(126)을 전기적으로 연결하며, 서로 이격된 복수의 제2 가지 배선을 포함할 수 있다.
구체적으로 살펴보면, 제M 연결 배선은 제1 발광 셀의 제1 도전형 반도체층(122)과 제M+1 발광 셀의 제2 도전형 반도체층(126)을 전기적으로 연결한다. 예를 들어, M=10일 경우 도 5를 참조하면, 제10 연결 배선은 제1 발광 셀(P11)의 제1 도전형 반도체층(122)과 제11 발광 셀(P21)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 2개의 제2 가지 배선(CE113, CE114)을 포함할 수 있다.
또한, 제M+1 내지 제2M-3 연결 배선 각각에 해당하는 제j 연결 배선은 제j 발광 셀의 제1 도전형 반도체층(122)과 제j+1 발광 셀의 제2 도전형 반도체층(126)을 전기적으로 연결할 수 있다. 여기서, M+1 ≤ j ≤ 2M-3 이다.
예를 들어, M=10일 경우, 도 5를 참조하면, 제11 연결 배선은 제11 발광 셀(P21)의 제1 도전형 반도체층(122)과 제12 발광 셀(P22)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 2개의 제2 가지 배선(CE211, CE212)을 포함할 수 있다.
제12 연결 배선은 제12 발광 셀(P22)의 제1 도전형 반도체층(122)과 제13 발광 셀(P23)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 2개의 제2 가지 배선(CE221, CE222)을 포함할 수 있다.
제13 연결 배선은 제13 발광 셀(P23)의 제1 도전형 반도체층(122)과 제14 발광 셀(P24)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 2개의 제2 가지 배선(CE231, CE232)을 포함할 수 있다.
제14 연결 배선은 제14 발광 셀(P24)의 제1 도전형 반도체층(122)과 제15 발광 셀(P25)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 2개의 제2 가지 배선(CE241, CE242)을 포함할 수 있다.
제15 연결 배선은 제15 발광 셀(P25)의 제1 도전형 반도체층(122)과 제16 발광 셀(P26)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 2개의 제2 가지 배선(CE251, CE252)을 포함할 수 있다.
제16 연결 배선은 제16 발광 셀(P26)의 제1 도전형 반도체층(122)과 제17 발광 셀(P27)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 2개의 제2 가지 배선(CE261, CE262)을 포함할 수 있다.
제17 연결 배선은 제17 발광 셀(P27)의 제1 도전형 반도체층(122)과 제18 발광 셀(P28)의 제2 도전형 반도체층(126)을 전기적으로 연결하는 2개의 제2 가지 배선(CE271, CE272)을 포함할 수 있다.
제2M-2 연결 배선은 제2M-2 발광 셀의 제1 도전형 반도체층(122)과 제M 발광 셀의 제2 도전형 반도체층(126)을 전기적으로 연결하는 복수 개의 제2 가지 배선을 포함할 수 있다. 예를 들어, M=10일 경우, 도 5를 참조하면, 제18 연결 배선은 제18 발광 셀(P28)의 제1 도전형 반도체층(122)과 제10 발광 셀(P20)의 제2 도전형 반도체층을 전기적으로 연결하는 2개의 제2 가지 배선(CE281, CE282)을 포함할 수 있다.
도 5에 도시된 제1 내지 제M-1 연결 배선 각각에 포함된 제1 가지 배선의 개수는 모두 2개이고, 제M 내지 제2M-2 연결 배선 각각에 포함된 제2 가지 배선의 개수는 모두 2개인 것으로 도시되어 있지만, 실시 예는 이에 국한되지 않는다. 즉, 제1 내지 제M-1 연결 배선 각각에 포함된 제1 가지 배선의 개수와 제M 내지 제2M-2 연결 배선 각각에 포함된 제2 가지 배선의 개수는 2개보다 클 수 있고 작을 수도 있다.
또한, 제n(1 ≤ n ≤ M-1) 연결 배선에 포함된 제1 가지 배선의 개수와 제n+M-1 연결 배선에 포함된 제2 가지 배선의 개수는 서로 동일하거나 서로 다를 수 있다.
예를 들어, M=10일 경우, 도 5를 참조하면, 제1 연결 배선(n=1)에 포함된 제1 가지 배선(CE111, CE112)의 개수와 제10 연결 배선에 포함된 제2 가지 배선(CE113, CE114)의 개수는 서로 동일하다.
이와 마찬가지로, 제2 연결 배선(n=2)에 포함된 제1 가지 배선(CE121, CE122)의 개수와 제11 연결 배선에 포함된 제2 가지 배선(CE211, CE212)의 개수는 서로 동일하다.
또한, 제3 연결 배선(n=3)에 포함된 제1 가지 배선(CE131, CE132)의 개수와 제12 연결 배선에 포함된 제2 가지 배선(CE221, CE222)의 개수는 서로 동일하다.
또한, 제4 연결 배선(n=4)에 포함된 제1 가지 배선(CE141, CE142)의 개수와 제13 연결 배선에 포함된 제2 가지 배선(CE231, CE232)의 개수는 서로 동일하다.
또한, 제5 연결 배선(n=5)에 포함된 제1 가지 배선(CE151, CE152)의 개수와 제14 연결 배선에 포함된 제2 가지 배선(CE241, CE242)의 개수는 서로 동일하다.
또한, 제6 연결 배선(n=6)에 포함된 제1 가지 배선(CE161, CE162)의 개수와 제15 연결 배선에 포함된 제2 가지 배선(CE251, CE252)의 개수는 서로 동일하다.
또한, 제7 연결 배선(n=7)에 포함된 제1 가지 배선(CE171, CE172)의 개수와 제16 연결 배선에 포함된 제2 가지 배선(CE261, CE262)의 개수는 서로 동일하다.
또한, 제8 연결 배선(n=8)에 포함된 제1 가지 배선(CE181, CE182)의 개수와 제17 연결 배선에 포함된 제2 가지 배선(CE271, CE272)의 개수는 서로 동일하다.
또한, 제9 연결 배선(n=9)에 포함된 제1 가지 배선(CE191, CE192)의 개수와 제18 연결 배선에 포함된 제2 가지 배선(CE281, CE282)의 개수는 서로 동일하다.
그러나, 도 5에 예시된 바와 달리, 다른 실시 예에 의하면, 제n 연결 배선에 포함된 제1 가지 배선의 개수와 제n+M-1 연결 배선에 포함된 제2 가지 배선의 개수는 서로 다를 수도 있다.
도 6은 도 5에 도시된 발광 소자(100B)의 회로도를 나타낸다.
도 5 및 도 6을 참조하면, 발광 소자(100B)는 공통된 하나의 (+) 단자, 예컨대, 하나의 제1 전극 패드(142)를 가지며, 공통된 하나의 (-) 단자, 예컨대, 하나의 제2 전극 패드(144)를 가질 수 있다. 제1 전극 패드(142)는 제1 발광 셀(P11)의 제2 도전형 반도체층(126)과 전기적으로 연결되고, 제2 전극 패드(144)는 제M 발광 셀(예를 들어, 도 5의 경우 제10 발광 셀(P20))의 제1 도전형 반도체층(122)과 전기적으로 연결될 수 있다. 제1 및 제2 전극 패드(142, 144)는 도 5에 도시된 바와 같은 평면 형상을 가질 수 있지만, 실시 예는 이에 국한되지 않으면 다양한 평면 형상을 가질 수 있다.
도 7은 또 다른 실시 예에 의한 발광 소자(100C)의 평면도를 나타낸다.
도 5에 도시된 발광 소자(100B)와 달리, 도 7에 도시된 발광 소자(100C)는 제1 내지 제2M-2 발광 셀과, 제1 내지 제2M-2 연결 배선뿐만 제2M-1 내지 제3M-4 연결 배선을 더 포함할 수 있다. 이를 제외하면, 도 7에 도시된 발광 소자(100C)는 도 5에 도시된 발광 소자(100B)와 동일하므로 중복되는 설명을 생략한다.
제2M-1 내지 제3M-4 연결 배선 각각은 제r(M+1 ≤ r ≤ 2M-2) 발광 셀과 제r-M+1 발광 셀을 전기적으로 연결하는 적어도 하나의 제3 가지 배선을 포함할 수 있다. 만일, M=10일 경우 제19 내지 제26 연결 배선 각각은 적어도 하나의 제3 가지 배선을 포함할 수 있다.
예를 들어, 도 7을 참조하면, 제19(r=11일 경우) 연결 배선은 제11 발광 셀(P21)과 제2 발광 셀(P12)을 전기적으로 연결하는 제3 가지 배선(CE311)을 포함할 수 있다.
제20(r=12일 경우) 연결 배선은 제12 발광 셀(P22)과 제3 발광 셀(P13)을 전기적으로 연결하는 제3 가지 배선(CE312)을 포함할 수 있다.
제21(r=13일 경우) 연결 배선은 제13 발광 셀(P23)과 제4 발광 셀(P14)을 전기적으로 연결하는 제3 가지 배선(CE313)을 포함할 수 있다.
제22(r=14일 경우) 연결 배선은 제14 발광 셀(P24)과 제5 발광 셀(P15)을 전기적으로 연결하는 제3 가지 배선(CE314)을 포함할 수 있다.
제23(r=15일 경우) 연결 배선은 제15 발광 셀(P25)과 제6 발광 셀(P16)을 전기적으로 연결하는 제3 가지 배선(CE315)을 포함할 수 있다.
제24(r=16일 경우) 연결 배선은 제16 발광 셀(P26)과 제7 발광 셀(P17)을 전기적으로 연결하는 제3 가지 배선(CE316)을 포함할 수 있다.
제25(r=17일 경우) 연결 배선은 제17 발광 셀(P27)과 제8 발광 셀(P18)을 전기적으로 연결하는 제3 가지 배선(CE317)을 포함할 수 있다.
제26(r=18일 경우) 연결 배선은 제18 발광 셀(P28)과 제9 발광 셀(P19)을 전기적으로 연결하는 제3 가지 배선(CE318)을 포함할 수 있다.
또한, 적어도 하나의 제3 가지 배선은 짝수번째 제r-M+1 발광 셀 예를 들어, M=10일 경우 제2, 제4, 제6, 제8 발광 셀(P12, P14, P16, P18)의 제2 도전형 반도체층(126)과 홀수번째 제r 발광 셀 예를 들어 제11, 제13, 제15, 제17 발광 셀(P21, P23, P25, P27)의 제1 도전형 반도체층(122)을 전기적으로 연결할 수 있다.
또한, 적어도 하나의 제3 가지 배선은 홀수번째 제r-M+1 발광 셀 예를 들어, M=10일 경우 제3, 제5, 제7, 제9 발광 셀(P13, P15, P17, P19)의 제1 도전형 반도체층(122)과 짝수번째 제r 발광 셀 예를 들어, 제12, 제14, 제16 및 제18 발광 셀(P22, P24, P26, P28)의 제2 도전형 반도체층(126)을 전기적으로 연결할 수 있다.
도 8은 도 7에 도시된 발광 소자(100C)의 회로도를 나타낸다.
도 7 및 도 8을 참조하면, 발광 소자(100C)는 공통된 하나의 (+) 단자, 예컨대, 하나의 제1 전극 패드(142)를 가지며, 공통된 하나의 (-) 단자, 예컨대, 하나의 제2 전극 패드(144)를 가질 수 있다. 제1 전극 패드(142)는 제1 발광 셀(P11)의 제2 도전형 반도체층(126)과 전기적으로 연결되고, 제2 전극 패드(144)는 제M 발광 셀(예를 들어, 도 7의 경우 제10 발광 셀(P20))의 제1 도전형 반도체층(122)과 전기적으로 연결될 수 있다. 제1 및 제2 전극 패드(142, 144)는 도 7에 도시된 바와 같은 평면 형상을 가질 수 있지만, 실시 예는 이에 국한되지 않으면 다양한 평면 형상을 가질 수 있다.
또한, 도 7의 경우, 제3 가지 배선(CE311 내지 CE318) 각각은 한 개만 도시되어 있지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, 제3 가지 배선(CE311 내지 CE318) 각각은 복수 개일 수도 있다.
또한, 도 2, 도 5 및 도 7에 도시된 발광 소자(100A, 100B, 100C) 각각에서, 제1 내지 제3M-4 연결 배선 중 인접하는 연결 배선은 지그재그로 배치된 평면 형상을 가질 수 있으나, 실시 예는 이에 국한되지 않는다. 예를 들어, 제1 연결 배선에 속하는 제1 가지 배선(CE111, CE112)은 인접하는 제2 연결 배선에 속하는 제1 가지 배선(CE121, CE122)과 지그재그로 배치된 평면 형상을 가질 수 있다. 이는, 각 발광 영역의 길이가 작을 경우, 인접하는 제1 가지 배선이 중첩됨을 방지하기 위함이지만, 실시 예는 인접하는 제1, 제2 및 제3 가지 배선 각각의 평면 형상에 국한되지 않는다.
한편, 절연층(150)은 제1, 제2 및 제3 가지 배선과 그 가지 배선에 의해 연결되는 이웃하는 발광 셀들 사이에 배치되어, 제1, 제2 및 제3 가지 배선과 발광 셀들을 전기적으로 절연시킨다. 즉, 절연층(150)은 제n 연결 배선의 제1 가지 배선과 그 제1 가지 배선에 의해 연결되는 이웃하는 제n 및 제n+1 발광 셀들[Pn, P(n+1)] 사이에 배치되어, 제n 연결 배선의 제1 가지 배선과 제n 발광 셀(Pn)을 전기적으로 절연시키고, 제1 가지 배선과 제n+1 발광 셀[P(n+1)]을 전기적으로 절연시킨다. 예를 들어, 도 3을 참조하면, 절연층(150)은 제5 연결 배선의 제1 가지 배선(CE51)과 이웃하는 제5 및 제6 발광 셀(P5, P6) 사이에 배치되어, 제5 연결 배선의 제1 가지 배선(CE51)과 제5 및 제6 발광 셀들(P5, P6) 각각을 전기적으로 절연시킨다. 그러나, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, 절연층(150)은 복수의 발광 셀들 및 경계 영역(S) 상에 더 배치될 수도 있다. 즉, 절연층(150)은 복수의 발광 셀들의 상면과 측면을 덮고, 경계 영역(S)을 덮을 수도 있다. 절연층(150)은 투광성 절연 물질, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, 또는 Al2O3 로 형성될 수 있다.
도 1에 도시된 기존의 발광 소자(10)와 달리, 도 2, 도 5, 도 7에 도시된 발광 소자(100A, 100B, 100C)의 제1 내지 제2M-2 발광 셀은 일직선 상에 배열될 수 있다. 이 경우, 도 1에 도시된 발광 소자(10)에서 전류는 화살표 방향(CP)으로 굴곡지게 흐르는 반면, 도 2, 도 5 및 도 7에 도시된 발광 소자(100A, 100B, 100C)에서 전류는 화살표 방향(CP1, CP2, CP3, CP4, CP5, CP6, CP7)으로 굴곡지지 않고 직선 방향으로 흐를 수 있다.
예를 들어, 도 2를 참조하면, 제1 내지 제M 발광 셀(P1 내지 PM)은 제1 방향으로 서로 연결되고, 제2 방향은 제1 방향과 수직이라고 할 때, 발광 소자(100A)의 제1 방향의 길이(L2)는 제2 방향의 폭(W2)보다 클 수 있다. 또한, M=9일 경우, 도 1에 도시된 길이(L1)보다 도 2에 도시된 길이(L2)가 더 길고, 도 1에 도시된 폭(W1)보다 도 2에 도시된 폭(W2)이 더 작을 수 있다. 도 5 및 도 7에 도시된 발광 소자(100B, 100C)의 경우에도 폭보다 길이가 더 길 수 있다.
또한, 도 1에 도시된 발광 소자(10)의 경우 인접하는 발광 셀(40)은 하나의 연결 배선(30)에 의해 전기적으로 서로 연결된다. 도 3을 참조하면, 절연층(150)이 매립되는 경계 영역(S)의 깊이(h1)가 예를 들어 4 ㎛ 내지 8 ㎛ 정도인 반면, 제1 콘택층(132)의 두께(h2)는 1 ㎛ 내지 3 ㎛일 수 있다. 이 경우, 도 1에 도시된 기존의 발광 소자(10)의 경우 인접하는 발광 셀의 제1 콘택층과 제2 콘택층을 연결하는 연결 배선(30)이 단선될 수 있다. 또는, 그 밖의 다른 원인으로 인해 연결 배선(30)이 단선될 수도 있다. 이와 같이, 인접하는 발광 셀을 전기적으로 연결하는 연결 배선(30)이 단선될 경우, 전류 경로가 형성되지 않아 발광 소자(10) 전체가 미점등될 수 있다.
반면에, 실시 예에 의한 도 2, 도 5 및 도 7에 도시된 각 발광 소자(100A, 100B, 100C)의 경우, 인접하는 발광 셀은 복수 개의 제1, 제2 및 제3 가지 배선으로 연결된다. 따라서, 복수 개의 제1, 제2 및 제3 가지 배선 중 어느 배선이 단선될 경우에도, 나머지 단선되지 않은 배선을 통해 전류 경로가 형성되어 점등될 수 있다.
특히, 도 5 및 도 7에 도시된 발광 소자(100B, 100C)의 경우, 제2 내지 제9 발광 셀(P12 내지 P19)과 제11 내지 제18 발광 셀(P21 내지 P28)이 병렬로 연결되므로, 구동 전류가 낮아져 효율이 개선될 수 있다.
또한, 도 5 및 도 7에 도시된 바와 같이, 제2 내지 제9 발광 셀(P12 내지 P12)과 제11 내지 제18 발광 셀(P21 내지 P28)이 병렬로 연결될 경우, 도 5의 경우 전류 경로(CP4, CP5) 중 한 쪽의 전류 경로가 끊어질 경우에도 다른 쪽을 통해 전류가 흐를 수 있고, 도 7의 경우 전류 경로(CP6, CP7) 중 한 쪽의 전류 경로가 끊어질 경우에도 다른 쪽을 통해 전류가 흐를 수 있다. 특히, 도 7에 도시된 바와 같이 구현될 경우, 발광 소자(100C)의 전류 스프레딩이 개선되어 발광 효율이 개선될 수 있다.
또한, 도 7에 도시된 발광 소자(100C)의 경우, 제2 가지 배선(CE121, CE122)이 모두 단선되어 제2 발광 셀(P12)으로부터 제3 발광 셀(P13)로 전류가 흐르는 경로가 차단될 경우 제3 가지 배선(CE311)을 통해 전류가 흐를 수 있다. 이와 마찬가지로, 제2 가지 배선(CE211, CE212)이 모두 단선되어 제11 발광 셀(P21)으로부터 제12 발광 셀(P22)으로의 전류가 흐르는 경로가 차단될 경우 제3 가지 배선(CE311)을 통해 전류가 흐를 수 있다. 나머지 제3 가지 배선(CE312 내지 CE318)의 경우에도 마찬가지로 제2 가지 배선이 단선될 경우 전류 경로를 보장하는 역할을 한다. 이와 같이, 연결 배선의 단락 시에, 도 7에 도시된 발광 소자(100C)는 도 2 및 도 5에 도시된 발광 소자(100A, 100B)보다 더욱 안정되게 전류 경로를 확보할 수 있다.
실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또한, 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 장치로 구현될 수 있다.
여기서, 표시 장치는 바텀 커버와, 바텀 커버 상에 배치되는 반사판과, 광을 방출하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
또한, 조명 장치는 기판과 실시 예에 따른 발광 소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 조명 장치는, 램프, 해드 램프, 또는 가로등을 포함할 수 있다.
해드 램프는 기판 상에 배치되는 발광 소자 패키지들을 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100A, 100B, 100C: 발광 소자 110: 기판
P1 내지 P23: 발광 셀 CE11 내지 CE95, CE111 내 CE318: 가지 배선
120: 발광 구조물 122: 제1 도전형 반도체층
124: 활성층 126: 제2 도전형 반도체층
132, 134: 콘택층 142, 144: 전극 패드
150: 절연층 160: 전도층

Claims (18)

  1. 기판;
    상기 기판 위에 서로 이격되어 배치된 제1 내지 제M(여기서, M은 2 이상의 양의 정수) 발광 셀; 및
    상기 제1 내지 제M 발광 셀을 직렬 연결하는 제1 내지 제M-1 연결 배선을 포함하고,
    제m (여기서, 1 ≤ m ≤ M) 발광 셀은 상기 기판 위에 순차적으로 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고,
    제n (여기서, 1 ≤ n ≤ M-1) 연결 배선은 제n 발광 셀의 상기 제1 도전형 반도체층과 제n+1 발광 셀의 상기 제2 도전형 반도체층을 연결하며, 서로 이격된 복수의 제1 가지 배선을 포함하는 발광 소자.
  2. 제1 항에 있어서, 상기 제1 내지 제N 연결 배선 각각에 포함된 상기 제1 가지 배선의 개수는 서로 동일한 발광 소자.
  3. 제1 항에 있어서, 상기 제1 내지 제N 연결 배선 각각에 포함된 상기 제1 가지 배선의 개수는 서로 다른 발광 소자.
  4. 제3 항에 있어서, 상기 제1 도전형 반도체층은 n형 반도체층을 포함하고, 상기 제2 도전형 반도체층은 p형 반도체층을 포함하는 발광 소자.
  5. 제4 항에 있어서, 상기 제1 연결 배선으로부터 상기 제N 연결 배선으로 갈수록 상기 제1 가지 배선의 개수는 증가하는 발광 소자.
  6. 제1 항에 있어서, 상기 제1 내지 제M 발광 셀은 복수의 그룹으로 구분되고, 상기 제M 발광 셀에 인접한 그룹에 속하는 연결 배선에 포함된 상기 제1 가지 배선의 개수는 상기 제1 발광 셀에 인접한 그룹에 속하는 연결 배선에 포함된 상기 제1 가지 배선의 개수보다 큰 발광 소자.
  7. 제6 항에 있어서, 상기 복수의 그룹 각각에 포함된 상기 발광 셀의 개수는 서로 다른 발광 소자.
  8. 제6 항에 있어서, 상기 복수의 그룹 각각에 포함된 상기 발광 셀의 개수는 서로 동일한 발광 소자.
  9. 제1 항에 있어서, 상기 제1 내지 제M 발광 셀은 일직선 상에 배열된 발광 소자.
  10. 제9 항에 있어서, 상기 제1 내지 제M 발광 셀은 제1 방향으로 서로 연결되고, 제2 방향은 상기 제1 방향과 수직이고, 상기 발광 소자의 상기 제1 방향의 길이는 상기 제2 방향의 폭보다 큰 발광 소자.
  11. 제1 항에 있어서, 상기 발광 소자는
    상기 기판 위에 서로 이격되어 상기 제1 발광 셀과 상기 제M 발광 셀 사이에 배치된 제M+1 내지 제2M-2 발광 셀; 및
    상기 제1 발광 셀, 상기 제M+1 내지 제2M-2 발광 셀 및 상기 제M 발광 셀을 직렬 연결하는 제M 내지 제2M-2 연결 배선을 포함하고,
    제k (여기서, M+1 ≤ k ≤ 2M-2) 발광 셀은 상기 기판 위에 순차적으로 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고,
    상기 제M 연결 배선은 상기 제1 발광 셀의 상기 제1 도전형 반도체층과 제M+1 발광 셀의 상기 제2 도전형 반도체층을 연결하며,
    상기 제j (여기서, M+1 ≤ j ≤ 2M-3) 연결 배선은 제j 발광 셀의 제1 도전형 반도체층과 제j+1 발광 셀의 제2 도전형 반도체층을 연결하고,
    상기 제2M-2 연결 배선은 제2M-2 발광 셀의 제1 도전형 반도체층과 제M 발광 셀의 제2 도전형 반도체층을 연결하고,
    상기 제M 내지 제2M-2 연결 배선 각각은 해당하는 제2 도전형 반도체층과 해당하는 제1 도전형 반도체층을 연결하며 서로 이격된 복수의 제2 가지 배선을 포함하는 발광 소자.
  12. 제11 항에 있어서, 상기 제n 연결 배선에 포함된 상기 제1 가지 배선의 개수와 상기 제n+M-1 연결 배선에 포함된 상기 제2 가지 배선의 개수는 서로 동일한 발광 소자.
  13. 제11 항에 있어서, 상기 제n 연결 배선에 포함된 상기 제1 가지 배선의 개수와 상기 제n+M-1 연결 배선에 포함된 상기 제2 가지 배선의 개수는 서로 다른 발광 소자.
  14. 제11 항에 있어서, 각각이 제r(M+1 ≤ r ≤ 2M-2) 발광 셀과 제r-M+1 발광 셀을 전기적으로 연결하는 적어도 하나의 제3 가지 배선을 포함하는 제2M-1 내지 제3M-4 연결 배선을 더 포함하는 발광 소자.
  15. 제14 항에 있어서, 상기 적어도 하나의 제3 가지 배선은 짝수번째 제r-M+1 발광 셀의 제2 도전형 반도체층과 홀수번째 제r 발광 셀의 제1 도전형 반도체층을전기적으로 연결하는 발광 소자.
  16. 제14 항에 있어서, 상기 적어도 하나의 제3 가지 배선은 홀수번째 제r-M+1 발광 셀의 제1 도전형 반도체층과 짝수번째 제r 발광 셀의 제2 도전형 반도체층을 전기적으로 연결하는 발광 소자.
  17. 제14 항에 있어서, 상기 제1 내지 제3M-4 연결 배선 중 인접하는 연결 배선은 지그재그로 배치된 평면 형상을 갖는 발광 소자.
  18. 제1 항에 있어서, 상기 발광 소자는
    상기 제1 발광 셀의 제2 도전형 반도체층과 연결된 제1 전극 패드; 및
    상기 제M 발광 셀의 제1 도전형 반도체층과 연결된 제2 전극 패드를 더 포함하는 발광 소자.
KR1020140140873A 2014-10-17 2014-10-17 발광 소자 KR102231646B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140140873A KR102231646B1 (ko) 2014-10-17 2014-10-17 발광 소자
CN201580056412.XA CN107078184B (zh) 2014-10-17 2015-08-11 发光器件、包括发光器件的发光器件封装以及包括发光器件封装的发光装置
US15/519,089 US10014259B2 (en) 2014-10-17 2015-08-11 Light emitting device, light emitting device package comprising light emitting device, and light emitting apparatus comprising light emitting device package
PCT/KR2015/008409 WO2016060369A1 (ko) 2014-10-17 2015-08-11 발광 소자, 이 소자를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140140873A KR102231646B1 (ko) 2014-10-17 2014-10-17 발광 소자

Publications (2)

Publication Number Publication Date
KR20160045399A true KR20160045399A (ko) 2016-04-27
KR102231646B1 KR102231646B1 (ko) 2021-03-24

Family

ID=55746873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140140873A KR102231646B1 (ko) 2014-10-17 2014-10-17 발광 소자

Country Status (4)

Country Link
US (1) US10014259B2 (ko)
KR (1) KR102231646B1 (ko)
CN (1) CN107078184B (ko)
WO (1) WO2016060369A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190117327A (ko) * 2018-04-06 2019-10-16 엘지이노텍 주식회사 반도체 소자 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100220479A1 (en) * 2009-02-27 2010-09-02 Atsushi Yamashita Led module and led light source apparatus
KR20130087894A (ko) * 2012-01-30 2013-08-07 일진엘이디(주) 발광 소자 및 그 리페어 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6547249B2 (en) 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
CN100570883C (zh) 2002-08-29 2009-12-16 首尔半导体股份有限公司 具有多个发光元件的发光装置
SG148148A1 (en) 2003-11-03 2008-12-31 Ciba Holding Inc Stabilizer compositions for halogen containing polymers
EP2733744A1 (en) * 2004-06-30 2014-05-21 Seoul Viosys Co., Ltd Light emitting element comprising a plurality of vertical-type LEDs connected in series on the same carrier substrate
US8476648B2 (en) * 2005-06-22 2013-07-02 Seoul Opto Device Co., Ltd. Light emitting device and method of manufacturing the same
CN101652861B (zh) * 2007-01-22 2013-01-23 科锐公司 容错发光体、包含容错发光体的系统以及制造容错发光体的方法
KR20100095666A (ko) * 2009-02-12 2010-09-01 서울반도체 주식회사 고전압 구동용 발광 다이오드 칩 및 그것을 갖는 발광 다이오드 패키지
JP2010219310A (ja) 2009-03-17 2010-09-30 Sharp Corp 光デバイスおよび光デバイス構造
JP2012028749A (ja) * 2010-07-22 2012-02-09 Seoul Opto Devices Co Ltd 発光ダイオード
KR101104760B1 (ko) * 2011-06-29 2012-01-12 박건 발광 장치
WO2014061940A1 (en) 2012-10-15 2014-04-24 Seoul Viosys Co., Ltd. Semiconductor device and method of fabricating the same
KR20140047871A (ko) 2012-10-15 2014-04-23 서울바이오시스 주식회사 반도체 소자 및 및 그것을 제조하는 방법
KR101992366B1 (ko) * 2012-12-27 2019-06-24 엘지이노텍 주식회사 발광 소자
KR102087935B1 (ko) * 2012-12-27 2020-03-11 엘지이노텍 주식회사 발광 소자
CN203336366U (zh) * 2013-06-25 2013-12-11 京东方科技集团股份有限公司 一种光源、背光源以及显示装置
CN203589024U (zh) * 2013-11-28 2014-05-07 深圳仁为光电有限公司 一种大功率uvled的垂直芯片集成模块

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100220479A1 (en) * 2009-02-27 2010-09-02 Atsushi Yamashita Led module and led light source apparatus
KR20130087894A (ko) * 2012-01-30 2013-08-07 일진엘이디(주) 발광 소자 및 그 리페어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190117327A (ko) * 2018-04-06 2019-10-16 엘지이노텍 주식회사 반도체 소자 패키지

Also Published As

Publication number Publication date
US10014259B2 (en) 2018-07-03
WO2016060369A1 (ko) 2016-04-21
US20170229398A1 (en) 2017-08-10
CN107078184B (zh) 2019-06-04
KR102231646B1 (ko) 2021-03-24
CN107078184A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
US9620682B2 (en) Light emitting device
KR102357188B1 (ko) 발광 소자
KR101871372B1 (ko) 발광 소자
US9673254B2 (en) Light emitting device
KR102087935B1 (ko) 발광 소자
KR101992366B1 (ko) 발광 소자
KR20180091700A (ko) 발광 소자
KR20170009232A (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
KR102362306B1 (ko) 발광 소자
KR102231646B1 (ko) 발광 소자
KR102268107B1 (ko) 발광 소자
KR102239626B1 (ko) 발광 소자
KR102362307B1 (ko) 발광 소자
KR20160059128A (ko) 발광 소자
KR20160097676A (ko) 발광 소자 및 이를 포함하는 발광 소자 어레이

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant