KR20140047871A - 반도체 소자 및 및 그것을 제조하는 방법 - Google Patents
반도체 소자 및 및 그것을 제조하는 방법 Download PDFInfo
- Publication number
- KR20140047871A KR20140047871A KR1020120114130A KR20120114130A KR20140047871A KR 20140047871 A KR20140047871 A KR 20140047871A KR 1020120114130 A KR1020120114130 A KR 1020120114130A KR 20120114130 A KR20120114130 A KR 20120114130A KR 20140047871 A KR20140047871 A KR 20140047871A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor
- substrate
- gallium nitride
- pattern
- laminates
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 303
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 146
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 65
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims description 22
- 238000000059 patterning Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 description 37
- 238000002955 isolation Methods 0.000 description 28
- 239000013078 crystal Substances 0.000 description 14
- 239000012535 impurity Substances 0.000 description 12
- 230000007547 defect Effects 0.000 description 10
- 229910052594 sapphire Inorganic materials 0.000 description 7
- 239000010980 sapphire Substances 0.000 description 7
- -1 Gallium nitride compound Chemical class 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 229910052733 gallium Inorganic materials 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 230000010287 polarization Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Led Devices (AREA)
Abstract
반도체 소자 및 그것을 제조하는 방법이 개시된다. 이 반도체 소자는, 질화갈륨 기판; 질화갈륨 기판 상에 위치하는 복수의 반도체 적층체; 및 질화갈륨 기판과 복수의 반도체 적층체 사이에 위치하여, 반도체 적층체들을 질화갈륨 기판으로부터 절연시키는 절연 패턴을 포함한다. 질화갈륨 기판 상에 형성된 절연 패턴을 이용하여 반도체 적층체와 기판을 절연시킴으로써 반도체 적층체들로부터 기판으로의 전류 누설을 차단할 수 있다.
Description
본 발명은 반도체 소자 및 그것을 제조하는 방법에 관한 것으로, 더 상세하게는, 반도체 적층체와 기판을 절연시키는 절연 패턴을 갖는 반도체 소자 및 그것을 제조하는 방법에 관한 것이다.
질화갈륨계 화합물 반도체는 가시광 및 자외선 발광 소자나 고출력 전자 소자 등에 사용되고 있다. 질화갈륨계 화합물 반도체층은 통상 MBE, MOCVD 또는 HVPE 등의 성장 기술을 사용하여 기판 상에 성장된다.
일반적으로 질화갈륨계 화합물 반도체는 사파이어 기판과 같은 이종 기판 상에서 성장된다. 반도체 적층체가 사파이어 기판 상에 성장되며, 반도체 적층체를 이용하여 다양한 반도체 소자가 제조될 수 있다.
최근, 고전압에서 구동하기 위해 배선을 이용하여 단일 기판 상에서 복수의 반도체 적층체를 직렬 연결한 발광 소자가 사용되고 있다. 이러한 발광 소자는, 일반적으로 절연 기판인 사파이어 기판을 성장 기판으로 사용하여 형성된다. 따라서, 반도체 적층체들 사이의 전기적 절연은 성장 기판 상에 성장된 반도체층들을 기판이 노출되도록 패터닝함으로써 상대적으로 쉽게 달성될 수 있다.
그러나, 사파이어 기판 상에서 성장된 반도체 적층체는 상대적으로 높은 결정 결함 밀도를 갖는다. 더욱이, c면을 성장면으로 갖는 사파이어 기판 상에서 C축 방향으로 성장된 질화갈륨계 화합물 반도체는 자발 분극 및 압전 분극에 의한 극성을 나타내며, 따라서 전자와 정공의 재결합율이 낮아져 발광 효율 개선에 한계가 있다.
사파이어 기판의 한계를 극복하기 위해, 최근에는 질화갈륨 기판을 성장 기판으로 사용하여 질화갈륨계 화합물 반도체를 성장시키는 기술이 개발되고 있다. 동종 기판인 질화갈륨 기판을 성장기판으로 사용하기 때문에 결정 결함 밀도를 대폭적으로 낮출 수 있다. 나아가, 비극성 또는 반극성 질화갈륨 기판을 성장 기판으로 사용할 경우, 결정 품질이 양호한 비극성 또는 반극성 질화갈륨계 화합물 반도체를 성장시킬 수 있어 분극에 의한 문제를 해결할 수 있다.
그러나, 질화갈륨 기판은 사파이어 기판과 달리 전기 전도성을 갖는다. 질화갈륨 기판의 제조 방법을 제어하여 상대적으로 고저항의 질화갈륨 기판을 제조하더라도, 반도체 적층체에 비해 질화갈륨 기판이 매우 두껍기 때문에 질화갈륨 기판을 통한 전류 누설을 무시할 수 없다. 따라서, 질화갈륨 기판과 같은 전기 전도성 기판 상에서 복수의 반도체 적층체를 직렬 연결하기 위해서는, 복수의 반도체 적층체와 기판을 절연시킬 필요가 있다.
질화갈륨 기판과 반도체 적층체를 절연시키기 위해 p형 불순물이 카운터 도핑된 질화갈륨계 반절연층이 사용될 수 있다. 그러나, p형 불순물을 카운터 도핑하는 것으로는 균일한 절연층을 형성하는데 한계가 있다. 더욱이, 반절연층은 전류를 완전히 차단하지 못하므로, 반절연층을 통한 전류 누설이 쉽게 발생될 수 있다.
한편, 질화갈륨 기판을 갖는 복수의 반도체 칩을 인쇄 기판 등에 실장하는 경우에도 질화갈륨 기판이 전기 전도성을 갖기 때문에, 질화갈륨 기판을 통한 전류 누설에 의해 반도체 칩들이 서로 단락될 수 있다.
본 발명이 해결하고자 하는 과제는, 질화갈륨 기판을 통한 전류 누설을 차단할 수 있는 반도체 소자 및 그것을 제조하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 반도체 적층체로부터 질화갈륨 기판으로의 전류 누설을 차단할 수 있는 반도체 소자 및 그것을 제조하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, GaN 기판을 성장기판으로 사용하여 서로 직렬 연결된 복수의 반도체 적층체를 갖는 반도체 소자, 특히 발광 소자를 제공하는 것이다.
본 발명의 일 태양에 따른 반도체 소자는, 질화갈륨 기판; 상기 기판 상에 위치하는 복수의 반도체 적층체; 및 상기 기판과 상기 복수의 반도체 적층체 사이에 위치하여, 상기 반도체 적층체들을 상기 기판으로부터 절연시키는 절연 패턴을 포함한다. 질화갈륨 기판 상에 형성된 절연 패턴을 이용하여 반도체 적층체와 기판을 절연시킴으로써 반도체 적층체들로부터 상기 기판으로의 전류 누설을 차단할 수 있다.
상기 질화갈륨 기판은 극성, 비극성 또는 반극성일 수 있다. 특히, 상기 질화갈륨 기판은 비극성 또는 반극성일 수 있다. 상기 질화갈륨 기판은 성장 기판으로서, 상기 복수의 반도체 적층체는 상기 질화갈륨 기판 상에서 성장된 질화갈륨계 반도체층들을 포함한다.
한편, 상기 절연 패턴은 마스크 영역과 개구부 영역을 갖는다. 상기 복수의 반도체 적층체들은 상기 마스크 영역 상에 위치하며, 상기 마스크 영역에 의해 상기 질화갈륨 기판으로부터 전기적으로 절연된다.
상기 반도체 소자는, 상기 복수의 반도체 적층체들을 전기적으로 연결하는 적어도 하나의 배선을 더 포함할 수 있다.
일 실시예에 있어서, 상기 절연 패턴은 단일의 마스크 영역과 복수의 개구부 영역을 가질 수 있다. 예컨대, 상기 절연 패턴은 메쉬 패턴일 수 있다. 다른 실시예에 있어서, 상기 절연 패턴은 복수의 마스크 영역과 단일의 개구부 영역 또는 복수의 마스크 영역과 복수의 개구부 영역을 가질 수 있다. 예컨대, 상기 절연 패턴은 스트라이프 패턴 또는 아일랜드 패턴일 수 있다.
몇몇 실시예들에 있어서, 상기 절연 패턴은 복수의 마스크 영역을 갖고, 상기 각 마스크 영역 상에 적어도 하나의 반도체 적층체들이 위치할 수 있다. 상기 적어도 하나의 배선은 서로 이격된 마스크 영역들 상의 반도체 적층체들을 서로 전기적으로 직렬 연결하는 배선을 포함할 수 있다. 나아가, 상기 반도체 소자는, 상기 기판과 상기 배선 사이에 위치하는 절연층을 더 포함할 수 있다.
몇몇 실시예들에 있어서, 상기 절연 패턴은 복수의 마스크 영역을 갖고, 상기 각 마스크 영역 상에 복수의 반도체 적층체들이 위치할 수 있다. 상기 적어도 하나의 배선은 동일한 마스크 영역 상에 위치하는 반도체 적층체들을 전기적으로 직렬 연결하는 배선을 포함할 수 있다.
상기 반도체 소자는 다양한 전자 소자일 수 있으며, 특히 발광 소자일 수 있다.
본 발명의 또 다른 태양에 따른 반도체 소자 제조 방법은, 질화갈륨 기판을 준비하고; 질화갈륨 기판 상에 마스크 영역과 개구부 영역을 갖는 절연 패턴을 형성하고; 상기 절연 패턴을 덮는 질화갈륨 계열의 반도체층들을 성장시키고; 상기 반도체층들을 패터닝하여 서로 이격된 복수의 반도체 적층체를 형성하는 것을 포함한다. 상기 복수의 반도체 적층체는 상기 절연 패턴에 의해 상기 기판으로부터 전기적으로 절연된다.
절연 패턴을 형성한 후, 반도체층들을 성장하므로, 수평 성장(epitaxial lateral overgrowh; ELOG)에 의해 양호한 결정 품질의 반도체층들이 성장된다. 상기 절연 패턴은 SiO2 또는 SiN으로 형성할 수 있다.
상기 반도체층들을 패터닝하는 것은 상기 절연 패턴의 개구부 영역 상부의 반도체층들을 식각하여 제거하는 것을 포함한다. 개구부 영역 상부에 성장되는 반도체층들은 다른 영역의 반도체층들에 비해 상대적으로 높은 결정 결함 밀도를 갖는다. 상기 결정 결함 밀도가 높은 반도체층 영역이 식각되어 제거되므로, 양호한 전기적 또는 광학적 성능을 갖는 반도체 소자를 제조할 수 있다.
나아가, 상기 반도체층들을 패터닝하는 것은 상기 마스크 영역 상의 반도체층들을 식각하여 분리하는 것을 더 포함할 수 있다. 수평 성장에 의해 절연 패턴의 마스크 영역 상에 성장된 반도체층은 마스크 영역의 중앙 부분에 상대적으로 높은 결정 결함 밀도를 가질 수 있다. 따라서, 마스크 영역의 중앙 부분의 반도체층을 제거함으로써 더욱 양호한 성능을 갖는 반도체 소자를 제조할 수 있다.
상기 반도체 소자 제조 방법은 또한, 상기 복수의 반도체층들을 전기적으로 직렬 연결하는 배선을 형성하는 것을 더 포함할 수 있다. 상기 배선은 서로 다른 마스크 영역들 상의 반도체 적층체들을 직렬 연결할 수도 있고, 동일한 마스크 영역 상의 반도체 적층체들을 직렬 연결할 수도 있다.
본 발명의 또 다른 태양에 따른 반도체 소자는, 칩 실장 기판; 상기 칩 실장 기판 상에 배열된 복수의 반도체 칩; 및 상기 복수의 반도체 칩과 상기 기판 사이에 개재되어 상기 복수의 반도체 칩을 상기 기판으로부터 절연시키는 절연층을 포함한다. 또한, 상기 반도체 칩은, 질화갈륨 기판 및 상기 기판 상에 위치하는 질화갈륨 계열의 반도체 적층체를 포함한다.
상기 절연층이 반도체 칩들과 칩 실장 기판 사이에 위치하여 반도체 칩들로부터 칩 실장 기판으로의 전류 누설을 차단한다.
상기 질화갈륨 기판은 극성, 비극성 또는 반극성일 수 있다. 또한, 상기 절연층은 메쉬 패턴, 아일랜드 패턴 또는 스트라이프 패턴일 수 있다.
상기 반도체 소자는, 상기 복수의 반도체 칩을 전기적으로 연결하기 위한 본딩 와이어들을 더 포함할 수 있다. 본딩 와이어들은 반도체 칩들을 직접 연결하거나 칩 실장 기판 상의 본딩 패드를 통해 반도체 칩들을 연결할 수 있다.
상기 반도체 칩들은 발광 다이오드 칩일 수 있다.
본 발명의 실시예들에 따르면, 절연 패턴을 이용하여 복수의 반도체 적층체들을 질화갈륨 기판으로부터 전기적으로 절연할 수 있다. 따라서, 질화갈륨 기판을 성장 기판으로 사용하면서도 서로 직렬 연결된 복수의 반도체 적층체를 갖는 반도체 소자, 특히 발광 소자를 제공할 수 있다.
또한, 절연층을 이용하여 복수의 반도체 칩을 칩 실장 기판으로부터 전기적으로 절연할 수 있다. 이에 따라, 반도체 칩으로부터 칩 실장 기판으로의 전류 누설을 차단할 수 있어 질화갈륨 기판을 채택한 복수의 반도체 칩들을 이용하여 다양한 반도체 패키지나 반도체 모듈을 제공할 수 있다.
나아가, GaN 기판을 성장 기판으로 사용할 수 있어, 결정 품질이 양호한 반도체 적층체를 성장시킬 수 있으며, 따라서 고효율의 발광 소자를 제공할 수 있다. 더욱이, 비극성 또는 반극성의 반도체 적층체를 이용할 수 있어 분극에 의한 광 효율 한계를 극복할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자를 설명하기 위한 단면도이다.
도 2 및 도 3은 본 발명의 일 실시예에 따라, 배선에 의해 직렬 연결된 반도체 적층체들의 예들을 설명하기 위한 평면도들이다.
도 4는 본 발명의 일 실시예에 따른 반도체 소자 제조 방법을 설명하기 위한 단면도들이다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 소자를 설명하기 위한 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 반도체 소자 제조 방법을 설명하기 위한 단면도들이다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 소자를 설명하기 위한 단면도이다.
도 2 및 도 3은 본 발명의 일 실시예에 따라, 배선에 의해 직렬 연결된 반도체 적층체들의 예들을 설명하기 위한 평면도들이다.
도 4는 본 발명의 일 실시예에 따른 반도체 소자 제조 방법을 설명하기 위한 단면도들이다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 소자를 설명하기 위한 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 반도체 소자 제조 방법을 설명하기 위한 단면도들이다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 소자를 설명하기 위한 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 동일한 참조번호는 동일한 구성요소를 나타내며, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자를 설명하기 위한 단면도이다.
도 1을 참조하면, 본 실시예에 따른 반도체 소자는, 기판(110), 절연 패턴(130) 및 반도체 적층체(200)를 포함한다. 나아가, 상기 반도체 소자는, 투명 전극(190), 절연층(210) 및 배선(220)을 더 포함할 수 있다.
기판(110)은 질화갈륨계 반도체층을 성장시키는데 사용되는 성장 기판으로서 특히 질화갈륨 기판이다. 질화갈륨 기판은 c면 성장면을 갖는 극성 기판, a면이나 m면과 같은 비극성 성장면을 갖는 비극성 기판, 또는 (20-21), (20-2-1), (10-11), (10-1-1), (11-22), (11-2-2), (30-31), (30-3-1) 등의 반극성 성장면을 갖는 반극성 기판일 수 있다.
반도체 적층체(200)가 기판(110) 상에 위치한다. 반도체 적층체(200)는 위로 갈수록 폭이 좁아지도록 경사진 측면을 가질 수 있다. 경사진 측면은 배선(220)의 신뢰성을 강화하며, 광 추출 효율을 향상시킨다. 한편, 도 1에 도시한 바와 같이, 단일의 기판(110) 상에 복수의 반도체 적층체(200)가 셀 분리 영역(200a)에 의해 서로 분리되어 위치할 수 있다. 반도체 적층체(200)는 기판(110) 상에 성장된 질화갈륨계열의 반도체층들을 포함하며, 특히, 제1 질화물 반도체층(160), 활성층(170) 및 제2 질화물 반도체층(180)을 포함할 수 있다.
상기 제1 질화물 반도체층(160)은 제1 도전형의 불순물이 도핑된 질화물 반도체층, 예컨대 n형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, In, Ga)N 계열의 질화물 반도체층으로 형성될 수 있으며, 질화갈륨층을 포함할 수 있다. 또한, 상기 제1 질화물 반도체층(160)은 의도적으로 불순물이 도핑되지 않은 언도프트 층을 포함할 수도 있다.
상기 활성층(170)은 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층으로 형성될 수 있으며, 단일 양자웰 구조 또는 웰층(미도시)과 장벽층(미도시)이 교대로 적층된 다중 양자웰 구조일 수 있다.
상기 제2 질화물 반도체층(180)은 제2 도전형 불순물, 예컨대, P형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 계열의 Ⅲ족 질화물 반도체층을 포함하며, 예컨대 GaN층을 포함할 수 있다.
한편, 절연 패턴(130)이 기판(110)과 반도체 적층체(200) 사이에 위치하여, 반도체 적층체(200)를 기판(110)으로부터 전기적으로 절연시킨다. 절연 패턴(130)은 마스크 영역과 개구부 영역을 포함하며, 반도체 적층체(200)는 마스크 영역 상에 위치한다. 도 1에 도시한 바와 같이, 마스크 영역의 폭이 반도체 적층체(200)의 폭보다 더 넓을 수 있으며, 따라서, 마스크 영역의 가장자리가 반도체 적층체(200)의 밖으로 돌출될 수 있다. 이와 달리, 마스크 영역과 반도체 적층체(200)는 동일한 폭을 가질 수도 있다.
절연 패턴(130)은 메쉬 패턴, 스트라이프 패턴 또는 아일랜드 패턴일 수 있다. 절연 패턴(130)은 절연물질을 이용하여 형성되며, 이러한 절연물질은, 예컨대 SiO2 또는 SiN으로 형성될 수 있다. 절연 패턴(130)이 메쉬 패턴인 경우, 마스크 영역이 서로 연결되어 있으며, 동일한 마스크 영역 상에 복수의 반도체 적층체들(200)이 위치한다. 절연 패턴(130)이 스트라이프 패턴인 경우, 서로 다른 스트라이프 상에 각각 복수의 반도체 적층체들(200)이 위치하며, 또한 동일한 스트라이프 상에도 복수의 반도체 적층체(200)가 위치할 수 있다. 절연 패턴(130)이 아일랜드 패턴인 경우, 복수의 반도체 적층체들(200)은 각각 아일랜드 상에 위치한다.
한편, 셀 분리 영역(200a)은 반도체 적층체(200)를 복수의 셀 영역으로 분리한다. 셀 분리 영역(200a)은 절연 패턴(130)의 개구부 영역들을 노출하도록 위치한다.
본 실시예에 있어서, 두 개의 반도체 적층체(200)가 도시되어 있지만, 본 발명은 두 개의 반도체 적층체(200)에 한정되는 것이 아니며, 셀 분리 영역(200a)에 의해 더 많은 수의 반도체 적층체(200)들로 분리될 수 있다.
한편, 하나 이상의 배선들(220)이 서로 분리된 반도체 적층체들(200)을 전기적으로 연결할 수 있다. 도 1에 도시한 바와 같이, 배선(220)은 반도체 적층체들(200)을 직렬 연결할 수 있다. 즉, 배선(220)의 일 단부는 하나의 반도체 적층체(200)의 제1 질화물 반도체층(160)에 전기적으로 연결되고, 타 단부는 다른 하나의 반도체 적층체(200)의 제2 질화물 반도체층(180)에 전기적으로 연결될 수 있다. 이러한 방식으로 두 개 이상의 더 많은 반도체 적층체들(200)이 전기적으로 연결될 수 있으며, 따라서 단일 기판(110) 상에 원하는 전압의 고전압하에서 구동될 수 있는 직렬 어레이가 제공될 수 있다. 배선(220)을 이용하여 반도체 적층체들(200)을 연결하는 것은 도 2 및 도 3을 참조하여 아래에서 더 상세하게 설명된다.
한편, 상기 반도체 적층체(200) 상에, 예컨대 제2 질화물 반도체층(180) 상에 투명 전극(190)이 위치할 수 있다. 투명 전극(190)은 제2 질화물 반도체층(180)에 전기적으로 콘택한다. 상기 배선(220)의 일 단부는 상기 투명 전극(190)에 접속되어 제2 질화물 반도체층(180)에 전기적으로 연결될 수 있다.
한편, 상기 배선(220)과 반도체 적층체(200)의 단락을 방지하기 위해 절연층(210)이 반도체 적층체(200)와 배선(220) 사이에 개재될 수 있다. 절연층(210)은 또한 배선(220)과 기판(110)의 단락을 방지하기 위해 절연 패턴(130)의 개구부 영역에서 배선(220)과 기판(110) 사이에 개재될 수 있다.
도 2 및 도 3은 본 발명의 일 실시예에 따라, 배선에 의해 직렬 연결된 반도체 적층체들의 예들을 설명하기 위한 평면도들이다.
도 2 및 도 3을 참조하면, 기판(110) 상에 스트라이프 패턴의 절연 패턴(130)이 위치하고, 각 스트라이프 상에 반도체 적층체들(200)이 위치한다. 또한, 전극 패드들(230a, 230b)이 스트라이프 상에 위치할 수 있다. 한편, 배선들(220)이 반도체 적층체들(200)을 서로 전기적으로 연결한다. 설명의 편의를 위해, 투명 전극(190) 및 절연층(210)은 표시하지 않았다.
배선들(220)은 전극 패드들(230a, 230b)과 반도체 적층체들(200)을 연결하여 기판(110) 상에 반도체 적층체들(200)의 직렬 어레이를 형성한다. 전극 패드들(230a, 230b)은 상기 직렬 어레이의 양단에 각각 위치한다. 여기서, 배선들(220) 중 일부는 서로 다른 스트라이프들 상의 반도체 적층체(200)들을 서로 연결하며, 다른 일부는 동일한 스트라이프들 상의 반도체 적층체(200)들을 서로 연결한다. 도 2의 실시예에 있어서, 서로 다른 스트라이프들 상의 반도체 적층체(200)들을 서로 연결하는 배선들(220)이 동일한 스트라이프들 상의 반도체 적층체(200)들을 서로 연결하는 배선들(220)보다 더 많다. 이와 달리, 도 3의 실시예에 있어서, 동일한 스트라이프들 상의 반도체 적층체(200)들을 서로 연결하는 배선들(220)이 서로 다른 스트라이프들 상의 반도체 적층체(200)들을 서로 연결하는 배선들(220)보다 더 많다. 배선들(220)을 대부분 스트라이프 상에 형성함으로써 배선들(220)의 단선 등을 방지하여 신뢰성을 높일 수 있다.
도 2 및 도 3에서 절연 패턴(130)이 스트라이프 패턴인 것을 예를 들어 설명하지만, 앞서 설명한 바와 같이 절연 패턴(130)은 메쉬 패턴일 수 있으며, 이 경우, 배선들(220)은 모두 마스크 영역 상에 위치할 수도 있다. 또한, 상기 절연 패턴(130)은 아일랜드 패턴일 수 있으며, 이 경우, 배선들(220)은 서로 다른 마스크 영역 상에 위치하는 반도체 적층체들(200)을 서로 연결할 수 있다.
본 실시예에 따르면, 반도체 적층체(200)를 성장 기판(110)으로부터 전기적으로 절연시킬 수 있는 절연 패턴(130)이 제공된다. 따라서, 질화갈륨 기판과 같은 도전성 기판을 성장 기판으로 사용할 경우에도, 반도체 적층체(200)와 기판(110) 사이의 전기적 절연을 달성할 수 있다. 이에 따라, 반도체 적층체(200)로부터 기판(110)으로의 전류 누설을 방지할 수 있으며, 그 결과, 복수의 반도체 적층체(200)를 직렬 연결하여 고전압하에서 구동할 수 있는 발광 소자를 제공할 수 있다.
도 4는 본 발명의 일 실시예에 따른 반도체 소자 제조 방법을 설명하기 위한 단면도들이다.
우선, 도 4(a)를 참조하면, 성장 기판(110)이 준비된다. 성장 기판(110)은 극성, 비극성 또는 반극성의 GaN 기판일 수 있다.
성장 기판(110) 상에 절연 패턴(130)이 형성된다. 절연 패턴(130)은 절연물질로 형성되며, 예컨대 SiO2 또는 SiN으로 형성될 수 있다. 절연 패턴(130)은 마스크 영역과 개구부 영역을 갖는다. 절연 패턴(130)은 메쉬 패턴, 스트라이프 패턴 또는 아일랜드 패턴일 수 있다.
도 4(b)를 참조하면, 절연 패턴(130)의 개구부 영역에 노출된 성장 기판(110)에서부터 질화갈륨계 반도체 적층체(200)를 성장한다. 반도체 적층체(200)는 제1 질화물 반도체층(160), 활성층(170) 및 제2 질화물 반도체층(180)을 포함한다. 이 반도체 적층체(200)는 수평 성장(ELOG)에 의해 절연 패턴(130)의 마스크 영역을 덮는다. 이에 따라, 절연 패턴(130)의 개구부 영역 상에 실전위(D1)와 같은 결정 결함 밀도가 높은 반도체층들(160, 170, 180)이 성장되고, 마스크 영역 상에는 결정 품질이 양호한 반도체층(160, 170, 180)이 성장된다.
상기 제1 질화물 반도체층(160)은 제1 도전형의 불순물이 도핑된 질화물 반도체층, 예컨대 n형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, In, Ga)N 계열의 질화물 반도체층으로 형성될 수 있으며, 질화갈륨층을 포함할 수 있다. 또한, 상기 제1 질화물 반도체층(160)은 의도적으로 불순물이 도핑되지 않은 언도프트 층을 포함할 수도 있다.
상기 활성층(170)은 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층으로 형성될 수 있으며, 단일 양자웰 구조 또는 웰층(미도시)과 장벽층(미도시)이 교대로 적층된 다중 양자웰 구조일 수 있다.
상기 제2 질화물 반도체층(180)은 제2 도전형 불순물, 예컨대, P형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 계열의 Ⅲ족 질화물 반도체층을 포함하며, 예컨대 GaN층을 포함할 수 있다.
도 4(c)를 참조하면, 상기 성장된 반도체 적층체(200)를 패터닝하여 셀 분리 영역(200a)이 형성된다. 셀 분리 영역(200a)은 사진 및 식각 공정을 사용하여 형성될 수 있다. 셀 분리 영역(200a)에 의해 복수의 셀 영역으로 분리된 복수의 반도체 적층체들(200)이 형성된다.
도시한 바와 같이, 셀 분리 영역(200a)은 절연 패턴(130)의 개구부 영역을 노출시킨다. 즉, 상기 패터닝 공정에 의해 개구부 영역 내에 있던 반도체층(160)이 제거된다. 이에 따라, 복수의 반도체 적층체들(200)은 기판(110)으로부터 모두 절연된다. 한편, 상기 개구부 영역 아래의 기판(110) 표면이 셀 분리 영역(200a)에 노출될 수 있다. 한편, 마스크 영역이 스트라이프 형상인 경우, 셀 분리 영역(200a)은 또한 스트라이프 형상의 마스크 영역을 가로지르도록 형성되어 복수의 반도체 적층체들(200)을 한정한다.
덧붙여, 각 반도체 적층체(200)의 제2 질화물 반도체층(180) 및 활성층(170)이 부분적으로 식각되어 제1 질화물 반도체층(160)의 상부면이 부분적으로 노출된다. 제1 질화물 반도체층(160)의 상부면을 노출시키는 공정은 셀 분리 영역(200a)을 형성하기 전 또는 후에 수행될 수 있다.
도 4(d)를 참조하면, 상기 제2 질화물 반도체층(180) 상에 투명 전극(190)이 형성될 수 있다. 투명 전극(190)은 ITO와 같은 투명 산화물 또는 Ni/Au와 같은 금속층으로 형성될 수 있다.
본 실시예에 있어서, 반도체 적층체(200)를 분리하고 제1 질화물 반도체층(160)의 상부면을 부분적으로 노출한 후에 투명 전극(190)을 형성하는 것으로 설명하지만, 투명 전극(190)은 반도체 적층체(200)를 분리하기 전에 형성될 수도 있으며, 제1 질화물 반도체층(160)의 상부면을 노출시키기 전에 형성될 수도 있다.
한편, 상기 반도체 적층체들(200)의 측면을 덮는 절연층(210)이 형성될 수 있다. 절연층(210)은 또한 노출된 기판(110) 표면을 덮을 수 있으며, 투명 전극(190)의 일부를 덮을 수 있다. 다만, 상기 절연층(210)은 제1 질화물 반도체층(160)의 상부 표면의 적어도 일부 및 투명 전극(190)의 상부 표면의 적어도 일부 노출시키도록 형성된다.
그 후, 도 1에 도시한 바와 같이, 반도체 적층체들(200)을 서로 직렬 연결하는 배선(220)이 형성된다. 배선(220)은 절연층(210) 상에 형성되어 반도체 적층체들(200)의 측면으로부터 절연되며 또한 기판(110)으로부터 절연된다. 배선(220)의 일 단부는 하나의 반도체 적층체(200)의 제1 질화물 반도체층(160)에 전기적으로 연결되고, 타 단부는 다른 하나의 반도체 적층체(200)의 제2 질화물 반도체층(180)에 전기적으로 연결된다.
배선들(220)에 의해, 도 2 및 도 3을 참조하여 설명한 바와 같이, 복수의 반도체 적층체들(200)이 다양하게 연결될 수 있다. 이에 따라, 단일 기판(110) 상에 직렬 연결, 병렬 연결, 역병렬 연결 또는 직병렬 혼합 연결 등 복수의 반도체 적층체들(200)의 다양한 결선이 이루어질 수 있다. 이러한 복수의 반도체 적층체들(200)을 포함하도록 기판(110)을 분할하여 복수의 반도체 적층체들(200)을 갖는 반도체 소자, 예컨대 발광 소자가 제조될 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 소자를 설명하기 위한 단면도이다.
본 실시예에 따른 반도체 소자는 도 1을 참조하여 설명한 반도체 소자와 대체로 유사하나, 절연 패턴(130)의 마스크 영역 상에서 반도체 적층체(200)가 셀 분리 영역(200b)에 의해 추가로 분리된 것에 차이가 있다. 본 실시예에 있어서, 이해를 돕기 위해 스케일을 달리하여 나타내었다.
반도체 적층체들(200)은 절연 패턴(130)의 마스크 영역 상에 위치한다. 도 1의 실시예와 같이, 셀 분리 영역(200a)이 반도체 적층체들(200)을 분리한다. 또한, 각 마스크 영역 상에서 셀 분리 영역(200b)이 반도체 적층체들(200)을 서로 분리한다. 셀 분리 영역(200b)은 마스크 영역의 중앙에 위치할 수 있다.
한편, 배선들(220)은 동일한 마스크 영역 상의 반도체 적층체들(200)을 연결하며, 또한 서로 다른 마스크 영역 상의 반도체 적층체들(200)을 연결할 수 있다.
상기 절연 패턴(130)은 앞의 도 1 내지 3을 참조하여 설명한 바와 같이, 메쉬 패턴, 스트라이프 패턴 또는 아일랜드 패턴일 수 있다. 예를 들어, 상기 절연 패턴(130)이 도 2 또는 도 3과 같은 스트라이프 패턴인 경우, 셀 분리 영역(200b)은 스트라이프 형상의 마스크 영역 상에서 스트라이프의 길이 방향을 따라 형성된다. 이에 따라, 동일 마스크 영역 상에서 스트라이프의 길이 방향을 가로지르는 방향으로 두 개의 반도체 적층체(200)가 배열된다.
한편, 상기 절연 패턴(130)이 아일랜드 패턴인 경우, 하나의 아일랜드 상에 두개의 반도체 적층체(200)가 위치하게 된다.
일반적으로 수평 성장에 의해 반도체층을 성장할 경우, 마스크 영역의 중앙에 결정 결함 밀도가 상대적으로 높아질 수 있다. 본 실시예에 따르면, 셀 분리 영역(200b)에 의해 마스크 영역 상에서 결정 결함 밀도가 높은 반도체층들을 제거함으로써 소자 성능을 향상시킬 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 반도체 소자 제조 방법을 설명하기 위한 단면도들이다.
도 6(a)를 참조하면, 앞서 도 4(a) 및 (b)를 참조하여 설명한 바와 같이, 성장 기판(110)이 준비되고, 성장 기판(110) 상에 절연 패턴(130)이 형성되며,절연 패턴(130)을 덮는 질화갈륨계 반도체 적층체(200)가 성장된다.
도 6(b)를 참조하면, 도 4(c)를 참조하여 설명한 바와 같이, 상기 성장된 반도체 적층체(200)를 패터닝하여 셀 분리 영역(200a)이 형성된다. 이에 더하여, 마스크 영역 상에서 반도체 적층체(200)를 분리하는 셀 분리 영역(200b)이 또한 형성된다. 셀 분리 영역(200b)은 셀 분리 영역(200a)과 함께 동일 공정에 의해 형성될 수 있으나, 이에 한정되는 것은 아니다. 즉, 셀 분리 영역(200b)은 셀 분리 영역(200a)을 형성하기 전 또는 후에 형성될 수도 있다. 셀 분리 영역(200a, 200b)은 사진 및 식각 공정을 사용하여 형성될 수 있다.
셀 분리 영역(200a)에 의해 절연 패턴(130)의 개구부 영역 상에 형성된 결정 결함 밀도가 높은 반도체층들(160, 170, 180)이 제거되고, 셀 분리 영역(200b)에 의해 마스크 영역 상에서 결정 결함 밀도가 높은 반도체층들(160, 170, 180)이 제거된다.
도 6(c)를 참조하면, 도 4(d)를 참조하여 설명한 바와 같이, 투명 전극(190) 및 절연층(210)이 형성된다. 절연층(210)은 노출된 기판(110)을 표면을 덮으며, 또한 노출된 마스크 영역을 덮을 수 있다. 그 후, 도 5에 도시한 바와 같이 배선들(220)이 형성된다. 배선들(220)에 의해 복수의 반도체 적층체들(200)이 다양하게 연결될 수 있다. 이러한 복수의 반도체 적층체들(200)을 포함하도록 기판(110)을 분할하여 도 5에 도시한 바와 같은 복수의 반도체 적층체들(200)을 갖는 반도체 소자, 예컨대 발광 소자가 제조될 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 소자를 설명하기 위한 단면도이다. 앞서 설명한 실시예들은 칩 레벨에서 반도체 적층체(200)와 질화갈륨 기판(110)을 절연하는 기술을 개시한다. 본 실시예에 있어서는, 패키지 레벨 또는 모듈 레벨에서 반도체 칩과 칩 실장 기판을 절연하는 기술이 개시된다.
도 7을 참조하면, 본 실시예에 따른 반도체 소자는, 반도체 칩(300), 칩 실장 기판(310) 및 절연층(330)을 포함하며, 본딩 와이어(350)을 포함할 수 있다.
칩 실장 기판(310)은 리드 프레임, 인쇄회로기판, 예컨대 MC-PCB, 세라믹 기판 등일 수 있다. 칩 실장 기판(310)은 표면에 인쇄회로 또는 금속 반사층과 같은 도전 재료를 가질 수 있다.
반도체 칩(300)은 질화갈륨 기판(110) 및 질화갈륨 기판(110) 상에 성장된 반도체 적층체(200)를 갖는다. 나아가, 반도체 칩(300)은 투명 전극(190) 및 전극 패드들(340a, 340b)을 가질 수 있다. 반도체 적층체(200)는 도 1을 참조하여 설명한 바와 같은 제1 질화물 반도체층(160), 활성층(170) 및 제2 질화물 반도체층(180)을 포함할 수 있다. 다만, 본 실시예에 있어서, 반도체 적층체(200)는 질화갈륨 기판(110)에 접속되어 있으며, 따라서, 반도체 적층체(200)로부터 기판(110)으로 누설 전류가 발생될 수 있다.
한편, 절연층(330)이 반도체 칩(300)과 칩 실장 기판(310) 사이에 개재되어 이들을 절연한다. 절연층(330)은 메쉬 패턴, 아일랜드 패턴 또는 스트라이프 패턴으로 형성될 수 있다. 반도체 칩(300)은 절연층(330) 상에 위치하여 칩 실장 기판(310)으로부터 이격된다.
한편, 본딩 와이어(350)가 반도체 칩들(300)을 전기적으로 연결한다. 본딩 와이어(350)는 도 7에 도시한 바와 같이 반도체 칩들(300)을 직접 연결할 수 있다. 예컨대, 본딩 와이어(350)는 제1 반도체 칩(300)의 투명 전극(19) 상에 위치하는 전극 패드(340a)와 제2 반도체 칩(300)의 제1 질화물 반도체층(160) 상에 위치하는 전극 패드(340b)를 직접 연결할 수 있다. 이와 달리, 하나의 본딩 와이어(350)는 제1 반도체 칩(300)의 전극 패드(340a)와 칩 실장 기판(310) 상에 형성된 본딩 패드(도시하지 않음)를 연결하고, 다른 하나의 본딩 와이어(350)는 제2 반도체 칩(300)의 전극 패드(340b)와 상기 본딩 패드를 연결할 수 있다. 이에 따라, 두개의 반도체 칩들(300)이 서로 직렬 연결될 수 있다.
본 실시예에 있어서, 상기 각 반도체 칩들(300)은 발광 다이오드 칩일 수 있으며, 따라서, 칩 실장 기판(310) 상에서 서로 직렬 연결된 발광 다이오드 칩들(300)의 직렬 어레이가 제공될 수 있다. 그러나 상기 반도체 칩들(300)이 발광 다이오드 칩에 한정되는 것은 아니며 다른 고출력 전자 소자일 수도 있다.
앞에서 다양한 실시예들에 대해 설명하였지만, 본 발명은 특정 실시예에 한정되는 것으로 이해되어서는 안 된다. 또한, 특정 실시예에서 설명된 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한 다른 실시예에도 적용될 수 있다.
110: 성장 기판, 130: 절연 패턴,
160: 제1 질화물 반도체층, 170: 활성층,
180: 제2 질화물 반도체층, 190: 투명 전극,
200: 반도체 적층체, 200a, 300a: 셀 분리 영역,
210: 절연층, 220: 배선,
310: 칩 실장 기판, 350: 본딩 와이어,
230a, 230b, 340a, 340b: 전극 패드
160: 제1 질화물 반도체층, 170: 활성층,
180: 제2 질화물 반도체층, 190: 투명 전극,
200: 반도체 적층체, 200a, 300a: 셀 분리 영역,
210: 절연층, 220: 배선,
310: 칩 실장 기판, 350: 본딩 와이어,
230a, 230b, 340a, 340b: 전극 패드
Claims (20)
- 질화갈륨 기판;
상기 기판 상에 위치하는 복수의 반도체 적층체; 및
상기 기판과 상기 복수의 반도체 적층체 사이에 위치하여, 상기 반도체 적층체들을 상기 기판으로부터 절연시키는 절연 패턴을 포함하는 반도체 소자. - 청구항 1에 있어서,
상기 질화갈륨 기판은 극성, 비극성 또는 반극성인 반도체 소자. - 청구항 1에 있어서,
상기 복수의 반도체 적층체는 상기 질화갈륨 기판 상에서 성장된 질화갈륨계 반도체층들을 포함하는 반도체 소자. - 청구항 1에 있어서, 상기 절연 패턴은 마스크 영역과 개구부 영역을 갖고,
상기 복수의 반도체 적층체들은 상기 마스크 영역 상에 위치하는 반도체 소자. - 청구항 4에 있어서, 상기 복수의 반도체 적층체들을 전기적으로 연결하는 적어도 하나의 배선을 더 포함하는 반도체 소자.
- 청구항 5에 있어서, 상기 절연 패턴은 복수의 마스크 영역을 갖고,
상기 각 마스크 영역 상에 적어도 하나의 반도체 적층체들이 위치하고,
상기 적어도 하나의 배선은 서로 이격된 마스크 영역들 상의 반도체 적층체들을 서로 전기적으로 직렬 연결하는 배선을 포함하는 반도체 소자. - 청구항 6에 있어서, 상기 기판과 상기 배선 사이에 위치하는 절연층을 더 포함하는 반도체 소자.
- 청구항 5에 있어서, 상기 절연 패턴은 복수의 마스크 영역을 갖고,
상기 각 마스크 영역 상에 복수의 반도체 적층체들이 위치하고,
상기 적어도 하나의 배선은 동일한 마스크 영역 상에 위치하는 반도체 적층체들을 전기적으로 직렬 연결하는 배선을 포함하는 반도체 소자. - 청구항 6 내지 청구항 8의 어느 한 항에 있어서, 상기 절연 패턴은 스트라이프 패턴 또는 아일랜드 패턴인 반도체 소자.
- 청구항 1에 있어서,
상기 반도체 소자는 발광 소자인 것을 특징으로 하는 반도체 소자. - 질화갈륨 기판을 준비하고;
질화갈륨 기판 상에 마스크 영역과 개구부 영역을 갖는 절연 패턴을 형성하고;
상기 절연 패턴을 덮는 질화갈륨 계열의 반도체층들을 성장시키고;
상기 반도체층들을 패터닝하여 서로 이격된 복수의 반도체 적층체를 형성하는 것을 포함하되,
상기 복수의 반도체 적층체는 상기 절연 패턴에 의해 상기 기판으로부터 전기적으로 절연된 반도체 소자 제조 방법. - 청구항 11에 있어서, 상기 절연 패턴은 SiO2 또는 SiN으로 형성하는 반도체 소자 제조 방법.
- 청구항 11에 있어서, 상기 반도체층들을 패터닝하는 것은 상기 절연 패턴의 개구부 영역 상부의 반도체층들을 식각하여 제거하는 것을 포함하는 반도체 소자 제조 방법.
- 청구항 13에 있어서, 상기 반도체층들을 패터닝하는 것은 상기 마스크 영역 상의 반도체층들을 식각하여 분리하는 것을 더 포함하는 반도체 소자 제조 방법.
- 청구항 11에 있어서, 상기 복수의 반도체층들을 전기적으로 직렬 연결하는 배선을 형성하는 것을 더 포함하는 반도체 소자 제조 방법.
- 칩 실장 기판;
상기 칩 실장 기판 상에 배열된 복수의 반도체 칩; 및
상기 복수의 반도체 칩과 상기 기판 사이에 개재되어 상기 복수의 반도체 칩을 상기 기판으로부터 절연시키는 절연층을 포함하고,
상기 반도체 칩은,
질화갈륨 기판; 및
상기 기판 상에 위치하는 질화갈륨 계열의 반도체 적층체를 포함하는 반도체 소자. - 청구항 16에 있어서, 상기 질화갈륨 기판은 극성, 비극성 또는 반극성인 반도체 소자.
- 청구항 16에 있어서, 상기 절연층은 메쉬 패턴, 아일랜드 패턴 또는 스트라이프 패턴으로 형성된 반도체 소자.
- 청구항 16에 있어서, 상기 복수의 반도체 칩을 전기적으로 연결하기 위한 본딩 와이어들을 더 포함하는 반도체 소자.
- 청구항 16에 있어서, 상기 반도체 칩들은 발광 다이오드 칩인 반도체 소자.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120114130A KR20140047871A (ko) | 2012-10-15 | 2012-10-15 | 반도체 소자 및 및 그것을 제조하는 방법 |
| PCT/KR2013/009055 WO2014061940A1 (en) | 2012-10-15 | 2013-10-10 | Semiconductor device and method of fabricating the same |
| CN201380053692.XA CN104737310B (zh) | 2012-10-15 | 2013-10-10 | 半导体装置及其制造方法 |
| DE112013004996.1T DE112013004996T5 (de) | 2012-10-15 | 2013-10-10 | Halbleitervorrichtung und Verfahren zu deren Herstellung |
| US14/053,098 US9111840B2 (en) | 2012-10-15 | 2013-10-14 | Semiconductor device and method of fabricating the same |
| TW102137139A TWI636583B (zh) | 2012-10-15 | 2013-10-15 | 半導體裝置及其製造方法 |
| US14/796,421 US9537045B2 (en) | 2012-10-15 | 2015-07-10 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120114130A KR20140047871A (ko) | 2012-10-15 | 2012-10-15 | 반도체 소자 및 및 그것을 제조하는 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140047871A true KR20140047871A (ko) | 2014-04-23 |
Family
ID=50654221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120114130A KR20140047871A (ko) | 2012-10-15 | 2012-10-15 | 반도체 소자 및 및 그것을 제조하는 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20140047871A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016060369A1 (ko) * | 2014-10-17 | 2016-04-21 | 엘지이노텍(주) | 발광 소자, 이 소자를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치 |
| WO2016126053A1 (ko) * | 2015-02-02 | 2016-08-11 | 서울반도체 주식회사 | 발광 장치 |
| KR20180133649A (ko) * | 2017-06-07 | 2018-12-17 | 광주과학기술원 | 마이크로 led 어레이의 제조 방법 |
-
2012
- 2012-10-15 KR KR1020120114130A patent/KR20140047871A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016060369A1 (ko) * | 2014-10-17 | 2016-04-21 | 엘지이노텍(주) | 발광 소자, 이 소자를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치 |
| US10014259B2 (en) | 2014-10-17 | 2018-07-03 | Lg Innotek Co., Ltd. | Light emitting device, light emitting device package comprising light emitting device, and light emitting apparatus comprising light emitting device package |
| WO2016126053A1 (ko) * | 2015-02-02 | 2016-08-11 | 서울반도체 주식회사 | 발광 장치 |
| CN107112404A (zh) * | 2015-02-02 | 2017-08-29 | 首尔半导体株式会社 | 发光装置 |
| KR20180133649A (ko) * | 2017-06-07 | 2018-12-17 | 광주과학기술원 | 마이크로 led 어레이의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9537045B2 (en) | Semiconductor device and method of fabricating the same | |
| KR101891257B1 (ko) | 반도체 발광장치 및 그 제조방법 | |
| KR101978968B1 (ko) | 반도체 발광소자 및 발광장치 | |
| US9166109B2 (en) | Semiconductor light emitting element, and light emitting device having conductive vias of first electrode structure disposed below second pad electrode of second electrode structure | |
| US10283498B2 (en) | LED chip having ESD protection | |
| KR20100079693A (ko) | 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| KR20100079843A (ko) | 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| US20130020554A1 (en) | Semiconductor light emitting device and light emitting apparatus | |
| WO2012091311A2 (en) | High efficiency light emitting diode | |
| KR20210029565A (ko) | 발광 다이오드 및 그것을 갖는 발광 소자 | |
| KR20140047871A (ko) | 반도체 소자 및 및 그것을 제조하는 방법 | |
| KR20110132160A (ko) | 반도체 발광 소자 및 그 제조방법 | |
| KR101411256B1 (ko) | 반도체 발광소자 및 그의 제조방법 | |
| KR101040140B1 (ko) | 반도체 발광 소자 어레이 및 그 제조방법 | |
| US20050127388A1 (en) | Light-emitting device and forming method thereof | |
| KR101910556B1 (ko) | 질화갈륨 기판을 갖는 발광 다이오드 | |
| KR102427637B1 (ko) | 반도체 발광소자 | |
| US11069845B2 (en) | Light emitting device | |
| KR20120002819A (ko) | 반도체 발광소자 및 반도체 발광소자 패키지 | |
| KR100972980B1 (ko) | 반도체 발광 장치 및 그 제조 방법 | |
| KR101205836B1 (ko) | 반도체 발광 소자 어레이 및 그 제조방법 | |
| KR100700531B1 (ko) | 발광 다이오드 및 그 제조 방법 | |
| KR102022658B1 (ko) | 절연 구조체를 갖는 반도체 소자 및 및 그것을 제조하는 방법 | |
| KR102350784B1 (ko) | 자외선 발광소자 및 조명시스템 | |
| KR101599529B1 (ko) | 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |