CN105390580A - 半导体发光器件 - Google Patents

半导体发光器件 Download PDF

Info

Publication number
CN105390580A
CN105390580A CN201510549322.6A CN201510549322A CN105390580A CN 105390580 A CN105390580 A CN 105390580A CN 201510549322 A CN201510549322 A CN 201510549322A CN 105390580 A CN105390580 A CN 105390580A
Authority
CN
China
Prior art keywords
electrode
layer
light emitting
conduction type
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510549322.6A
Other languages
English (en)
Other versions
CN105390580B (zh
Inventor
崔繁在
朴永洙
柳荣浩
朴泰荣
洪镇基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105390580A publication Critical patent/CN105390580A/zh
Application granted granted Critical
Publication of CN105390580B publication Critical patent/CN105390580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供了一种半导体发光器件，其包括层叠式半导体结构，该层叠式半导体结构具有彼此相对的第一表面和第二表面、分别形成第一表面和第二表面的第一导电类型的半导体层和第二导电类型的半导体层、以及有源层。第一电极和第二电极分别设置在层叠式半导体结构的第一表面和第二表面上。连接电极延伸至第一表面以连接至第二电极。支承衬底设置在第二电极上，并且绝缘层使连接电极与有源层和第一导电类型的半导体层绝缘。

Description

半导体发光器件
相关申请的交叉引用
本申请要求于2014年9月2日在韩国知识产权局提交的韩国专利申请No.10-2014-0116461的优先权，该申请的全部公开以引用方式并入本文中。
技术领域
本发明构思涉及一种半导体发光器件。
背景技术
半导体发光二极管(LED)由于其诸如低功耗和高亮度之类的一系列优点而广泛用作光源。具体地说，近来，半导体发光器件在大尺寸液晶显示器(LCD)中已经被用作照明设备和背光装置。这种半导体发光器件可具有这样的结构(例如封装结构)：该结构能够连接至外部电路，以允许将其安装在诸如照明设备之类的各种装置中。
同时，可在半导体发光器件生长之后将用于针对半导体发光器件的外延生长工艺中的衬底(下文中称作‘生长衬底’)去除。由于衬底中产生电连接或光学损耗问题，因此会去除衬底。在这种情况下，会需要支持外延生长的薄膜的另一种方法。例如，可在半导体发光器件中采用具有特定厚度(例如60μm至150μm的厚度)或更厚的电极结构或者包括该电极结构的衬底。
然而，该方法对于消散从有源层发出的热来说可能是不利的，并且具体地说，在大电流操作中产生的热会使装置特性劣化，从而导致可靠性变差。
发明内容
本公开的一方面涉及一种具有新颖电极结构的半导体发光器件，其致力于解决在现有发光器件中存在的问题。
根据示例性实施例，一种半导体发光器件包括：层叠式半导体结构，其具有彼此相对的第一表面和第二表面、分别形成第一表面和第二表面的第一导电类型的半导体层和第二导电类型的半导体层、以及设置在第一导电类型的半导体层与第二导电类型的半导体层之间的有源层。第一电极设置在层叠式半导体结构的第一表面上，并且连接至第一导电类型的半导体层，并且第二电极设置在层叠式半导体结构的第二表面上，并且连接至第二导电类型的半导体层。连接电极连接至第二电极并且延伸至层叠式半导体结构的第一表面。支承衬底设置在第二电极上，并且绝缘层设置为使连接电极与有源层和第一导电类型的半导体层绝缘。
第一导电类型的半导体层可为n型半导体层，并且第二导电类型的半导体层可为p型半导体层。
第二电极可包括透光电极，并且支承衬底可包括透光衬底。
在这种情况下，第二电极可设置在层叠式半导体结构的第二表面的大部分上。第一电极可包括反射电极。
半导体发光器件还可包括分别设置在第一表面上的第一电极的一部分和连接电极的一部分上的第一导电凸块和第二导电凸块。
层叠式半导体结构的第一表面可设为主发光表面，并且第一电极可设置在层叠式半导体结构的第一表面的一部分上。
层叠式半导体结构可包括从第一表面延伸至第二表面以将第二电极的一部分暴露出来的通孔，并且连接电极可连接至第二电极的暴露的部分，设置在通孔的内侧壁上，并且可延伸至层叠式半导体结构的第一表面。
半导体发光器件还可包括设置在第二电极的连接至通孔的部分上的蚀刻停止层。
蚀刻停止层可包括导电材料，并且可设置在第二电极与支承衬底之间。可将第二电极的其上形成有通孔的部分的至少一部分去除，以将蚀刻停止层的一部分暴露出来，并且连接电极可连接至蚀刻停止层的暴露的部分。所述半导体发光器件还可包括连接至蚀刻停止层并且延伸至在第二电极与支承衬底之间的空间中的至少一个指状电极。
作为另外一种选择，蚀刻停止层可包括绝缘材料，并且可布置为包围第二电极的暴露的部分。
半导体发光器件还可包括平坦化层，该平坦化层位于第二电极与支承衬底之间，并且具有接合至支承衬底的平坦化的表面。
绝缘层可设置在通孔的内侧壁上，并且可延伸至层叠式半导体结构的第一表面。在这种情况下，绝缘层可延伸以覆盖第一电极的一部分，并且连接电极可延伸至绝缘层的延伸部分上。
半导体发光器件还可包括包围层叠式半导体结构的侧表面的绝缘构件。连接电极可设置在层叠式半导体结构的侧表面上，并且绝缘层可设置在连接电极与层叠式半导体结构的侧表面之间。
绝缘构件可包括透光粘合剂材料，并且可设置在层叠式半导体结构的第二表面与支承衬底之间，以将层叠式半导体结构接合至支承衬底。绝缘构件可由与支承衬底的材料相同的材料形成。
半导体发光器件还可包括设置在第二电极与支承衬底之间并且被构造为保护第二电极的电极保护层。
支承衬底可由玻璃或聚合物树脂形成。支承衬底可包括荧光物或量子点。
根据示例性实施例，一种半导体发光器件包括：层叠式半导体结构，其包括彼此相对的第一表面和第二表面、分别形成第一表面和第二表面的第一导电类型的半导体层和第二导电类型的半导体层、以及设置在第一导电类型的半导体层与第二导电类型的半导体层之间的有源层。第一电极设置在层叠式半导体结构的第一表面上，并且连接至第一导电类型的半导体层。第二电极设置在层叠式半导体结构的第二表面上，连接至第二导电类型的半导体层，并且由透光电极形成。连接电极连接至第二电极以延伸至层叠式半导体结构的第一表面，并且连接电极的设置在第一表面上的部分被设为焊盘区域。透光衬底设置在第二电极上，并且绝缘层设为使连接电极与有源层和第一导电类型的半导体层绝缘。绝缘层延伸以覆盖第一电极的一部分，并且连接电极的焊盘区域设置在绝缘层的延伸的部分上。
在一个示例中，透光粘合剂层设置在透光衬底与第二电极之间。连接电极可设置在层叠式半导体结构的侧表面上，并且绝缘层可设置在连接电极与层叠式半导体结构的侧表面之间。半导体发光器件还可包括绝缘构件，该绝缘构件包围层叠式半导体结构的侧表面和第一表面，并且由透光粘合剂材料形成以接合至透光衬底。层叠式半导体结构的侧表面可包括朝着第二表面倾斜的表面。
根据示例性实施例，一种半导体发光器件包括：支承衬底，该支承衬底包括被划分为第一区和第二区的上表面，其中第一区设为焊盘区域。层叠式半导体结构包括按次序设置在支承衬底的上表面的第二区中的第二导电类型的半导体层、有源层和第一导电类型的半导体层。第一电极设置在第一导电类型的半导体层上，并且第二电极设置在第二导电类型的半导体层与支承衬底之间，并延伸至第一区。
支承衬底可包括透光衬底。第二电极可包括：设置在第二导电类型的半导体层与支承衬底之间的透光电极；连接至透光电极并且设置在第二区中的金属电极；以及设置在金属电极上的焊盘电极。
金属电极可包括：第一表面，其具有连接至透光电极的一部分；和第二表面，其与第一表面相对。第二表面可埋置在支承衬底中。金属电极可包括延伸至透光电极与支承衬底之间的空间中的至少一个指状电极。
根据另一示例性实施例，一种半导体发光器件包括层叠式半导体结构，该层叠式半导体结构包括按次序堆叠的第二导电类型的半导体层、有源层和第一导电类型的半导体层。第一电极设置在第一导电类型的半导体层上，并且第二电极设置在第二导电类型的半导体层上。绝缘层设置在第二导电类型的半导体层、有源层和第一导电类型的半导体层的按次序的堆叠件的暴露的边缘上。连接电极连接至第二电极，并且在绝缘层上延伸至层叠式半导体的具有第一导电类型的半导体层的表面。
层叠式半导体结构可具有延伸穿过第二导电类型的半导体层、有源层和第一导电类型的半导体层的多个通孔。绝缘层可设置在所述多个通孔的每一个的暴露的边缘上。连接电极可设置在各个通孔的绝缘层上，以从绝缘层延伸至层叠式半导体的具有第一导电类型的半导体层的表面。
半导体发光器件还可包括设置在第二电极上的透光衬底。多个蚀刻停止触点可设置在透光衬底与第二电极之间，并且各自可与所述多个通孔中的对应的通孔对齐。多个指状电极可设置在透光衬底与第二电极之间，并且可从所述多个蚀刻停止触点的每一个延伸。
半导体发光器件可替代性地包括设置在第二导电类型的半导体层与第二电极之间的多个蚀刻停止触点，并且各个蚀刻停止触点可与所述多个通孔中的对应的通孔对齐。通孔和连接电极可延伸穿过蚀刻停止触点。
附图说明
从以下结合附图的详细描述中，将更清楚地理解本公开的以上和其它方面、特征和其它优点，其中：
图1是根据示例性实施例的半导体发光器件的剖视图；
图2A和图2B分别是示出图1所示的半导体发光器件的电极布局的示例的底部平面图和顶部平面图；
图3是示出图1所示的半导体发光器件的电极布局的另一示例的底部平面图；
图4示出了其中图1所示的半导体发光器件被倒装芯片接合至电路衬底的示例；
图5A至图5G是示出制造图1所示的半导体发光器件的方法中的主要工艺步骤的剖视图；
图6是示出根据示例性实施例的倒装芯片接合的半导体发光器件的剖视图；
图7是示出可在图6所示的半导体发光器件中采用的电极布局的示例的底部平面图；
图8A至图8G是示出制造图6所示的半导体发光器件的方法中的主要工艺步骤的剖视图；
图9是示出根据示例性实施例的倒装芯片接合的半导体发光器件的剖视图；
图10A至图10E是示出制造图9所示的半导体发光器件的方法中的主要工艺步骤的剖视图；
图11是示出根据示例性实施例的倒装芯片接合的半导体发光器件的剖视图；
图12A至图12F是示出制造图11所示的半导体发光器件的方法中的主要工艺步骤的剖视图；
图13是示出根据示例性实施例的倒装芯片接合的半导体发光器件的剖视图；
图14A至图14E是示出制造图13所示的半导体发光器件的方法中的主要工艺步骤的剖视图；
图15是示出图13所示的半导体发光器件的改进示例的剖视图；
图16A至图16C是示出根据各个示例性实施例的具有改进的光提取效率的倒装芯片接合的半导体发光器件的剖视图；
图17至图21是示出根据各个示例性实施例的半导体发光器件的剖视图；
图22A至图22F是示出制造根据示例性实施例的半导体发光器件的方法中的主要工艺步骤的剖视图；
图23A至图23D是示出图22A至图22F所示的主要工艺步骤中使用的掩模图案的平面图；
图24A至图24F是示出制造根据示例性实施例的半导体发光器件的方法中的主要工艺步骤的剖视图；
图25A至图25D是示出可在示例性实施例中采用的缓冲器结构的各种示例的剖视图；
图26和图27是示出根据示例性实施例的半导体发光器件封装件的剖视图；
图28是用于描述可在示例性实施例中采用的波长转换材料的CIE1931色度坐标系；
图29和图30示出了其中根据示例性实施例的半导体发光器件应用于背光单元的示例；
图31示出了包括根据示例性实施例的半导体发光器件的照明设备的示例；以及
图32示出了包括根据示例性实施例的半导体发光器件的大灯的示例。
具体实施方式
下文中，将参照附图详细描述本公开的实施例。
然而，本公开可按照许多不同形式例示，而不应理解为限于本文阐述的特定实施例。相反，提供这些实施例以使得本公开将是彻底和完整的，并且将把本公开的范围完全传达给本领域技术人员。在图中，为了清楚起见，可夸大元件的形状和尺寸，并且相同的附图标记将始终用于指代相同或相似的元件。在本公开中，诸如“上部分”、“上表面”、“下部分”、“下表面”或“侧表面”之类的方向性术语指示相对于图中所示的特定取向的位置。这些术语应该参照各个元件的相对位置更广泛地理解，因此会根据其中发光器件被保持或设置的方向或取向而改变。
在本公开中，提供对“一个示例性实施例”或“示例性实施例”的参照以强调特定特征、结构或特性，而不一定指相同的实施例。此外，特定特征、结构或特性在一个或多个实施例中可按照任何合适的方式组合。例如，在特定示例性实施例中描述的上下文除非其被特别描述为与其它实施例中的上下文矛盾或不一致，否则即使在其它实施例中未描述也可用于其它实施例中。
图1是根据本公开的示例性实施例的半导体发光器件的剖视图。
参照图1，根据本公开的示例性实施例的半导体发光器件10可包括层叠式半导体结构L，其具有第一导电类型的半导体层14、第二导电类型的半导体层16、设置在第一导电类型的半导体层14与第二导电类型的半导体层16之间的有源层15。半导体发光器件10还可包括分别连接至第一导电类型的半导体层14和第二导电类型的半导体层16的第一电极17和第二电极18。
在示例性实施例中，第一电极17和第二电极18可设置在层叠式半导体结构L中的彼此相对的第一表面和第二表面上。支承衬底25可设置在第二电极18上，以支承层叠式半导体结构L。
半导体发光器件10还可包括作为与第二电极18相关的电极组件的连接电极28。连接电极28可连接至第二电极18，并且可延伸至层叠式半导体结构L的第一表面。
根据示例性实施例的连接电极28可利用延伸穿过层叠式半导体结构L并且连接层叠式半导体结构L的第一表面和第二表面的通孔H形成。第二电极18的一部分可通过通孔H暴露出来，并且暴露的部分可设为连接至连接电极28的接触区域C。连接电极28可连接至第二电极18的接触区域C，并且形成在通孔H的内侧壁上。连接电极28的设置在层叠式半导体结构L的第一表面上的部分28a可设为焊盘区域。
按照这种方式，设置在层叠式半导体结构L的第二表面上的第二电极18可通过连接电极28拉至与第二表面相对的第一表面，因此将第二电极18连接至外部电路的焊盘区域可设置在层叠式半导体结构L的第一表面上。
在第一导电类型的半导体层14和第二导电类型的半导体层16分别是n型氮化物半导体层和p型氮化物半导体层的情况下，可更有益地应用这种电极结构。由于p型氮化物半导体层比n型氮化物半导体层具有更大程度的接触电阻，因此难以实现欧姆接触。然而，在该示例性实施例中，由于第二电极18设置在层叠式半导体结构L的第二表面上，因此第二电极18与第二导电类型的半导体层16之间的接触区域可扩大，因此可确保与p型氮化物半导体层的欧姆接触。
根据示例性实施例的半导体发光器件10可为其中光主要沿着支承衬底25的方向发射的倒装芯片结构。
第一电极17可包括具有高反射率以及欧姆接触特征的电极材料。例如，第一电极17可包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au等。作为另外一种选择，第一电极17可包括诸如铟锡氧化物(ITO)之类的透明导电氧化物或透明导电氮化物。例如，第一电极17可以以透光电极和反射电极的组合来实现，或以透光电极和诸如SiO2之类的绝缘材料的组合来实现。
第二电极18可包括透光电极，并且支承衬底25可包括透光衬底。第二电极18可为诸如Ni/Au之类的透光金属、诸如ITO之类的透明导电氧化物或透明导电氮化物。支承衬底25可为玻璃衬底或由透光聚合物树脂形成的衬底。
连接电极28可通过绝缘层26与第一导电类型的半导体层14和有源层15电隔离。如图1所示，绝缘层26可形成在通孔H的内侧壁上。绝缘层26可形成在层叠式半导体结构L的侧表面上，并且设为用于半导体发光器件10的钝化层。绝缘层26还可形成为延伸至第一电极17的表面上。绝缘层26可为氧化硅或氮化硅。
在示例性实施例中，第一电极17可具有足够的面积以有效地反射光。同时，设置在层叠式半导体结构L的第一表面上的焊盘区域28a可延伸至第一电极17的上表面的一部分上，以使得连接电极28具有连接至外部电路(或用于与外部电路连接)的足够的焊盘区域。绝缘层26可包括设置在焊盘区域28a与第一电极17之间的额外延伸部分26a(请参见图1中的“I”)，从而焊盘区域28a和第一电极17彼此不电连接。
图2A和图2B示出了可在本公开的示例性实施例中采用的电极布局的特定示例。图2A和图2B示出了分别设置在层叠式半导体结构L的第二表面和第一表面上的电极的布局的示例。
如图2A所示，第二电极18可形成在第二导电类型的半导体层16的一个表面的大部分上。如上所述，由于第二电极18形成在第二导电类型的半导体层16的表面的大部分上，因此可降低接触电阻。第二电极18可通过位于(或邻近于，或接近于)第二电极18的两个角落的两个接触区域C连接至连接电极28。
如图2B所示，由于连接电极28的焊盘区域28a延伸至第一电极17的上表面的一部分，因此可确保相对足够的焊盘区域。绝缘层26也可具有延伸至第一电极17的上表面的所述部分的延伸部分26a，以将第一电极17与连接电极28电隔离。
可在图1所示的半导体发光器件中采用的电极布局可不限于上述示例，并且可按照各种方式修改。例如，电极布局可按照与图3所示的方式相同的方式实现。
如图3所示，接触区域C可按照邻近于或接近于层叠式半导体结构L的边缘的线的形式设置。可通过形成邻近于层叠式半导体结构L的边缘的通孔H和将连接电极28连接至第二电极18的通过通孔H暴露的部分来获得这种接触区域C。
图4示出了其中图1所示的半导体发光器件被倒装芯片接合至电路衬底的示例。
参照图4，示出了包括安装在其上的半导体发光器件10的电路衬底31。
半导体发光器件10可为其中还包括分别布置在第一电极17和设置在第一表面上的连接电极28的焊盘区域28a上的导电凸块34的倒装芯片结构。导电凸块34可为由诸如Au/Sn之类的导电金属形成的凸块。半导体发光器件10可通过导电凸块34电连接至设置在电路衬底31上的第一电路图案32a和第二电路图案32b。在示例性实施例中，如上所述，第二电极18可为诸如ITO之类的透光电极，并且支承衬底25可为诸如玻璃衬底之类的透光衬底，从而光在支承衬底25的方向上发射。
图5A至图5G是示出制造图1所示的半导体发光器件的方法中的主要工艺的剖视图。这里，虽然为了方便和更容易地理解描述，附图中仅示出了对应于两个半导体发光器件的部分，但是所述工艺可理解为晶圆级工艺，并且衬底11可为晶圆的一部分。
如图5A所示，层叠式半导体结构L可形成在生长衬底11上，以形成多个发光器件。
层叠式半导体结构L可包括按次序生长在衬底11的表面上的第一导电类型的半导体层14、有源层15和第二导电类型的半导体层16。生长工艺可包括本领域中已知的诸如金属有机化学气相沉积(MOCVD)、氢化物气相外延(HVPE)或分子束外延(MBE)之类的工艺。
根据需要，可将绝缘衬底、导电衬底或半导体衬底用作生长衬底11。例如，生长衬底11可为蓝宝石、SiC、Si、MgAl2O4、MgO、LiAlO2、LiGaO2或GaN。
层叠式半导体结构L可为氮化物半导体材料。例如，第一导电类型的半导体层14和第二导电类型的半导体层16可为单晶氮化物，其组成为AlxInyGa1-x-yN(0≤x≤1；0≤y≤1并且0≤x+y≤1)，但不限于此。基于AlGaInP的半导体材料或基于AlGaAs的半导体材料可用作第一导电类型的半导体层14和第二导电类型的半导体层16。第一导电类型的半导体层14和第二导电类型的半导体层16可分别包括n型半导体材料和p型半导体材料。有源层15可为其中量子阱层和量子势垒层交替地堆叠的多量子阱(MQW)结构。例如，就氮化物半导体材料而言，有源层15可为GaN/InGaNMQW结构。作为另外一种选择，有源层15可为单量子阱(SQW)结构。
层叠式半导体结构L可形成(例如，生长)在设置在衬底11上的缓冲层12上。可使用缓冲层12以减小由衬底11与将在后续工艺中形成的层叠式半导体结构L之间的晶格常数的失配导致的移位、由热膨胀系数的差异导致的变形以及裂纹产生。在形成层叠式半导体结构L之前，缓冲层12可形成(例如，生长)在衬底11的表面上作为单层或具有多个层的多层。
例如，当硅衬底被用作用于单晶氮化物的生长衬底11时，硅的(111)面可用作用于晶体生长的平面。在这种情况下，缓冲层12可包括由含Al氮化物晶体构成的AlN成核层和晶格缓冲层。将参照图25A至图25D描述缓冲层12的各种示例。
接着，如图5B所示，连接至第二导电类型的半导体层16的第二电极18可形成在层叠式半导体结构L的上表面(也就是说，第二表面)上。
第二电极18可形成为具有与第二导电类型的半导体层16接触的大的面积。在示例性实施例中，第二电极18可形成为覆盖第二导电类型的半导体层16的整个上表面(或实质上整个上表面)。
第二电极18可为透明导电氧化物或氮化物层。例如，透明导电氧化物层可为ITO、掺有锌的铟锡氧化物(ZITO)、锌铟氧化物(ZIO)、镓铟氧化物(GIO)、锌锡氧化物(ZTO)、掺有氟的氧化锡(FTO)、掺有铝的氧化锌(AZO)、掺有镓的氧化锌(GZO)、In4Sn3O12和锌镁氧化物(Zn(1-x)MgxO，0≤x≤1)中的至少一个。在一些实施例中，第二电极18可包括诸如Ni/Au之类的透光金属层或石墨烯。可按照诸如物理气相沉积(PVD)或化学气相沉积(CVD)之类的薄膜形成工艺来执行该工艺。
接着，如图5C所示，可将支承衬底25接合至第二电极18。
支承衬底25可利用粘合剂层21接合至第二电极18。在示例性实施例中，支承衬底25可为诸如玻璃衬底之类的透光衬底。粘合剂层21可为透光粘合剂材料。
例如，可通过以下步骤执行所述工艺：利用诸如旋涂工艺之类的工艺、用诸如苯并环丁烯(BCB)之类的粘合剂材料来涂布第二电极18；随后将玻璃衬底接合至第二电极18；以及随后执行热处理以使粘合剂材料硬化。可在本发明的示例性实施例中采用的粘合剂层21可不限于BCB，并且可包括各种透光粘合剂材料。例如，可使用诸如干膜树脂(DFR)、环氧树脂和硅树脂之类的另一粘合剂层。
粘合剂层21可用作用于保护第二电极18的电极保护层。然而，根据需要，可形成分离的电极保护层，随后可应用利用粘合剂材料粘合支承衬底25的工艺。作为电极保护层，可使用氧化硅或氮化硅。
接着，如图5D所示，可将生长衬底11从层叠式半导体结构L去除。
可利用诸如激光剥离之类的工艺或者诸如机械抛光或化学蚀刻之类的直接去除生长衬底11的工艺来执行生长衬底去除工艺。例如，在生长衬底11由诸如蓝宝石之类的透明材料形成的情况下，可利用其中用激光辐射层叠式半导体结构L与生长衬底11之间的界面的激光剥离工艺来分离蓝宝石衬底。在生长衬底11是具有相对低的硬度的硅衬底的情况下，可利用诸如机械抛光或化学蚀刻之类的直接去除生长衬底的工艺来去除硅衬底。
根据本公开的示例性实施例，当缓冲层12具有高电阻时，可执行去除工艺以将可被电连接的第一导电类型的半导体层14的表面暴露出来。
接着，如图5E所示，通孔H可形成在层叠式半导体结构L中，以将第二电极18的一部分暴露出来。
可通过选择性地去除层叠式半导体结构L来执行该工艺。可利用机械切割、化学蚀刻或利用等离子体的干蚀刻来执行这种选择性去除工艺。该工艺可与器件隔离工艺一起执行。器件隔离沟槽ISO可与通孔H一起形成。作为另外一种选择，通孔H可与器件隔离沟槽ISO按照不同工艺形成。例如，在形成通孔H之后，可执行必要的电极形成工艺，并且随后可执行诸如形成沟槽ISO的工艺之类的器件隔离工艺。
接着，如图5F所示，第一电极17和连接电极28可形成在合适区域上。
通过该工艺，与第一电极17和第二电极18相关的两个焊盘区域可形成在层叠式半导体结构L的第一表面上。更具体地说，在形成第一电极17之后，可形成绝缘层以覆盖层叠式半导体结构L的整个第一表面。接着，可选择性地蚀刻绝缘层以将接触区域C再敞开，并且可形成连接电极28以连接至第二电极18的接触区域C并且延伸至第一表面。接着，可选择性地蚀刻绝缘层以将第一电极17的焊盘区域暴露出来。因此，可获得图5F所示的所得结构。
最终获得的绝缘层26可形成在通孔H的内侧壁上，以使得连接电极28不连接至有源层15和第一导电类型的半导体层14。绝缘层26可包括延伸部分26a，从而连接电极28的设置在第一表面上的部分28a不连接至第一电极17。
第一电极17可包括能够形成欧姆接触的反射电极。例如，第一电极17可包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt或Au。在一些实施例中，第一电极17可为包括反射电极和欧姆接触电极的多层结构。例如，第一电极17可具有Ni/Ag、Zn/Ag、Ni/Al、Zn/Al、Pd/Ag、Pd/Al、Ir/Ag、Ir/Au、Pt/Ag、Pt/Al或Ni/Ag/Pt的结构。连接电极28也可由与第一电极17的材料相似的材料形成。绝缘层26可为氧化硅或氮化硅。
如上所述，在一些实施例中，第一电极17可具有诸如ITO之类的透明导电氧化物或透明导电氮化物与之组合的电极结构。例如，第一电极17可以以透光电极和反射电极的组合或透光电极和诸如SiO2之类的绝缘材料的组合来实现。
接着，如图5G所示，可通过将图5F所示的所得结构分离为单独的器件单元来获得半导体发光器件10。
在示例性实施例中，由于层叠式半导体结构L在先前工艺中已分离为器件单元，因此当支承衬底25是诸如玻璃衬底之类的具有低硬度的衬底时，可容易地执行该工艺。相反，在该工艺中，在未在先前工艺中形成器件隔离沟槽ISO的情况下，可按照支承衬底25与层叠式半导体结构L一起分离的方式执行器件隔离工艺。
可按照各种方式修改上述实施例。例如，可形成蚀刻停止层，以当形成用于连接电极28的通孔H时，有效地控制蚀刻深度。
图6是示出根据本公开的示例性实施例的采用由导电材料形成的蚀刻停止层的倒装芯片半导体发光器件的剖视图。
参照图6，根据本公开的示例性实施例的倒装芯片半导体发光器件40可包括层叠式半导体结构L、第一电极17和第二电极18以及支承衬底45。
在示例性实施例中，与图1所示的发光器件10相似，第一电极17和第二电极18可设置在层叠式半导体结构L中的彼此相对的第一表面和第二表面上。支承衬底45可设置在第二电极18上。连接电极48可通过通孔H电连接至第二电极18，并且延伸至层叠式半导体结构L的第一表面。
按照这种方式，半导体发光器件40可具有在层叠式半导体结构L的第一表面上包括焊盘区域的倒装芯片结构，以将第一电极17和第二电极18连接至外部电路。可为设为焊盘区域的第一电极17和连接电极48中的每一个设置导电凸块34。
如图6所示，半导体发光器件40可利用导电凸块34连接至电路衬底31的第一电路图案32a和第二电路图案32b。
在示例性实施例中，第一电极17可包括具有高反射率以及与第一导电类型的半导体层形成欧姆接触的电极材料。第二电极18可为诸如Ni/Au之类的透光金属、诸如ITO之类的透明导电氧化物或氮化物。支承衬底45可为玻璃衬底或透光聚合物树脂衬底。
与上述示例性实施例相比，根据本公开的示例性实施例的半导体发光器件40可包括设置在第二电极18与支承衬底45之间的蚀刻停止层42。根据示例性实施例的蚀刻停止层42可为导电材料。蚀刻停止层42可设置在第二电极18的一部分上，以直接连接至第二电极18。
如图6所示，蚀刻停止层42的一部分可通过通孔H暴露出来，并且连接电极48可连接至蚀刻停止层42的暴露的部分。因此，连接电极48可通过蚀刻停止层42电连接至第二电极18。连接电极48可通过形成在通孔H的内侧壁上的绝缘层46与第一导电类型的半导体层14和有源层15电隔离。绝缘层46可形成在半导体发光器件40的其它表面上，以被设为钝化层。
蚀刻停止层42可包括具有比第二电极18的蚀刻率更低的蚀刻率的材料。例如，当第二电极18是诸如ITO之类的氧化物时，蚀刻停止层42可为诸如Al、Au、Ag、Ti或TiW之类的金属。
在示例性实施例中，蚀刻停止层42被示为设置在第二电极18与支承衬底45之间。然而，在蚀刻停止层42的组成材料相对于层叠式半导体结构L的组成材料具有足够的蚀刻选择性的情况下，蚀刻停止层42可设置在第二电极18与层叠式半导体结构L之间。
同时，第二电极18被示为在对应于通孔H的区域被完全去除。然而，第二电极18在对应于通孔H的区域中可部分地保留。在一些实施例中，蚀刻停止层42也可部分地去除。
半导体发光器件40还可包括平坦化层43，以容易地被接合至支承衬底45。平坦化层43可形成在其上设有蚀刻停止层42的第二电极18上。当接合表面不平整或粗糙时，由于在接合工艺中产生的空隙等，难以确保牢固的接合。因此，如本公开的示例性实施例中，当蚀刻停止层42设置在第二电极18的所述部分上时，可引入平坦化层43以实现与支承衬底45的牢固接合。
平坦化层43可利用透明绝缘材料提供平坦接合表面。例如，可利用氧化硅、氮化硅或可固化树脂来形成平坦化层43。根据需要，可执行额外的抛光工艺以提供具有更有利的接合表面的平坦化层43。
在示例性实施例中，平坦化层43还可通过利用不与第二电极18反应的稳定材料而用作电极保护层。
支承衬底45可利用粘合剂层41接合至平坦化层43。作为另外一种选择，平坦化层43可由粘合剂材料形成以在没有任何单独的粘合剂层的情况下直接接合至支承衬底45。
同时，当足够确保与第一电极17和第二电极18相关的焊盘区域时，连接电极48可不与第一电极17重叠，如示例性实施例中那样。
可在示例性实施例中采用的电极布局的更具体的示例在图7中所示。图7是根据示例性实施例的设置在层叠式半导体结构L的第二表面上的电极的布局的示例。
如图7所示，第二电极18可形成在第二导电类型的半导体层16的一个表面的大部分上，并且两个蚀刻停止层42可设置在与设置在第二电极18上的两个角落上(或接近于第二电极18上的两个角落)的接触区域C相对应的区域上。第二电极18可通过由导电材料形成的蚀刻停止层42连接至连接电极48。
从蚀刻停止层42延伸的多个指状电极44可形成在第二电极18上。多个指状电极44可将电流遍及第二电极18均匀地分布。这种指状电极44可由与蚀刻停止层42的材料相同的材料形成。
图8A至图8G是示出制造图6所示的半导体发光器件的方法中的主要工艺的步骤的剖视图。可将该工艺理解为晶圆级制造工艺，并且生长衬底11可为晶圆的一部分。
如图8A所示，蚀刻停止层42可形成在设置在层叠式半导体结构L上的第二电极18上。
图8A所示的层叠式半导体结构L可对应于图5B所示的层叠式半导体结构L，并且可参照图5A和图5B以及其相关描述来理解该工艺。蚀刻停止层42可设置在其中将要形成通孔H的第二电极18的区域Ha上。蚀刻停止层42可具有比通过通孔H暴露的面积更大的面积。蚀刻停止层42可由相对于第二电极18具有高蚀刻选择性的材料制成。例如，当第二电极18是诸如ITO之类的透明导电氧化物时，蚀刻停止层42可为诸如Al、Au、Ag、Ti和TiW之类的金属。
在该工艺中，如图7所示，连接至蚀刻停止层42的多个指状电极44可形成在第二电极18上。多个指状电极44可由与蚀刻停止层42的材料相同的材料形成。可在图8A所示的相同工艺步骤中形成多个指状电极44。
接着，如图8B所示，平坦化层43可形成在其上设有蚀刻停止层42的第二电极18上。
平坦化层43可消除通过蚀刻停止层42导致的不平整，并且提供针对后续接合工艺有利的平坦表面。在如示例性实施例中的倒装芯片结构中，平坦化层43可由透光材料(也就是说，多种可固化树脂以及氧化硅或氮化硅中的任一种)形成。例如，四乙基正硅烷(TEOS)、硼磷硅玻璃(BPSG)、旋涂玻璃(SOG)或旋涂介电材料(SOD)可用作平坦化层43。由于这种材料在处理过程中具有流动性，因此可利用自旋工艺或回流工艺来提供具有相对平坦的表面的层。作为替代或与之组合，在形成用于平坦化的材料层之后，可利用抛光工艺(例如，可将表面粗糙度抛光为小于1nm的变化)将其表面平坦化。因此，可形成合适的平坦化层43。
接着，如图8C所示，可将支承衬底45接合至平坦化层43。
在该工艺中，可利用粘合剂层41将支承衬底45接合至平坦化层43。支承衬底45可为诸如玻璃衬底之类的透光材料。粘合剂层41可为透光粘合剂材料。例如，可使用BCB、DFR、环氧树脂或硅树脂。作为另外一种选择，支承衬底45可在没有另一粘合剂层的情况下直接接合至平坦化层43。
接着，如图8D所示，可从层叠式半导体结构L去除生长衬底11。
在去除工艺中，可将具有高电阻的缓冲层12与生长衬底11一起去除。因此，可暴露第一导电类型的半导体层14的可电连接的表面，并且可在层叠式半导体结构L的第一表面上执行形成电极焊盘的工艺。可利用诸如激光剥离工艺之类的将生长衬底11分离的工艺或者诸如机械抛光工艺或化学蚀刻工艺之类的直接去除生长衬底11的工艺来执行衬底去除工艺。
接着，如图8E所示，可在层叠式半导体结构L中形成通孔H。
通孔H可形成为将蚀刻停止层42的一部分暴露出来。虽然第二电极18由透光材料形成，但是透光率可随着透光材料的厚度增大而减小。因此，可限制第二电极18的厚度以确保高透光率。在这种情况下，在层叠式半导体结构L中形成通孔H的同时，第二电极18会容易损坏，并且因此会难以确保与连接电极48的良好接触。
例如，在第二电极18为ITO的情况下，第二电极18的厚度可为至因此，在厚度为2μm至5μm的层叠式半导体结构L中形成通孔的同时，ITO可能被损坏，这将导致接触断裂。
然而，根据示例性实施例，通过采用蚀刻停止层42，可容易地控制蚀刻深度，并且可确保与第二电极18的良好接触。
可根据蚀刻深度将该工艺划分为多个蚀刻工艺。例如，可执行第一蚀刻工艺以去除层叠式半导体结构L，并且随后可执行第二蚀刻工艺，以选择性地去除诸如ITO之类的第二电极18，以暴露出蚀刻停止层42。
在该工艺中，在形成通孔H的同时，也可使器件隔离区暴露以形成器件隔离沟槽ISO。
接着，如图8F所示，连接电极48可形成在通过通孔H暴露的接触区域C中。
通过该工艺，与第一电极17和第二电极18相关的两个焊盘区域可形成在层叠式半导体结构L的第一表面上。绝缘层46可形成在通孔H的内侧壁上，从而连接电极48不连接至有源层15或第一导电类型的半导体层14。绝缘层46可包括延伸至层叠式半导体结构L的第一表面的一部分46a，以使得位于延伸至第一表面的部分46a上的连接电极48的一部分48a不连接至第一导电类型的半导体层14。另外，可为半导体发光器件40的其它表面提供在该工艺中沉积的绝缘层46作为钝化层。
接着，如图8G所示，可通过将图8F所示的所得结构分离为单独的器件单元而获得半导体发光器件40。
可按照各种方式修改在上述实施例中采用的蚀刻停止层。例如，蚀刻停止层的材料和/或位置可改变。
图9是示出根据示例性实施例的包括由绝缘材料形成的蚀刻停止层52的倒装芯片半导体发光器件的剖视图。
参照图9，根据示例性实施例的倒装芯片半导体发光器件50可包括层叠式半导体结构L、第一电极17和第二电极18以及支承衬底55。
在示例性实施例中，倒装芯片半导体发光器件50可具有与上述实施例相似的倒装芯片结构。更具体地说，第一电极17和第二电极18可分别设置在层叠式半导体结构L中的彼此相对的第一表面和第二表面上。支承衬底55可设置在第二电极18上。连接电极58可经通孔H电连接至第二电极18，并且延伸至层叠式半导体结构L的第一表面。
如图9所示，半导体发光器件50可包括分别形成在设为焊盘区域的第一电极17和连接电极58上的导电凸块34。半导体发光器件50可利用导电凸块34连接至电路衬底31的第一电路图案32a和第二电路图案32b。设置在连接电极58上的导电凸块34可不完全填充通过通孔H凹进的部分，如图9所示。
图9所示的半导体发光器件50可包括蚀刻停止层52。然而，根据本公开的示例性实施例的蚀刻停止层52可设置在第二电极18与层叠式半导体结构L之间，并且可由电绝缘材料形成，与图6所示的导电蚀刻停止层42不同。
在示例性实施例中，第二电极18可包括通过通孔H暴露的区域C，并且蚀刻停止层52可设置在暴露的区域C周围。连接电极58可连接至第二电极18的暴露的区域C。连接电极58可通过形成在通孔H的侧表面上的绝缘层56与第一导电类型的半导体层14和有源层15电绝缘。可对半导体发光器件50的另一侧设置绝缘层56作为钝化层。
蚀刻停止层52可包括在特定蚀刻条件下具有比第二电极18的蚀刻率更高的蚀刻率的材料。例如，当第二电极18是诸如ITO之类的透光氧化物时，蚀刻停止层52可为氧化硅或氮化硅。
由于至少部分地去除蚀刻停止层52以提供(或确保)第二电极18的接触区域C，因此蚀刻停止层52可仅在第二电极18的接触区域C周围保留，如图9所示。然而，根据湿蚀刻条件，蚀刻停止层52可在接触区域C中部分地保留，或者被完全去除而不在接触区域C周围保留。与示例性实施例不同，即使在几乎完全去除蚀刻停止层52而在接触区域C周围不保留的情况下，可通过第二电极18的接触区域C是否具有不平整性来确定是否使用蚀刻停止层52。
半导体发光器件50还可包括用于与支承衬底55更容易地接合的平坦化层53。平坦化层53可形成在第二电极18上，以将由蚀刻停止层52导致的不平表面平坦化。
平坦化层53可利用透明绝缘材料提供平整的接合表面。例如，平坦化层53可为氧化硅、氮化硅或可固化树脂。根据需要，可引入额外的抛光工艺，以使平坦化层53更平整，因此提供有利的接合表面。可利用粘合剂层51将支承衬底55接合至平坦化层53。
图10A至图10E是示出制造图9所示的半导体发光器件的方法中的主要工艺的步骤的剖视图。可理解该工艺为晶圆级工艺，并且图10A至图10E所示的衬底11可为晶圆的一部分。
如图10A所示，蚀刻停止层52形成在层叠式半导体结构L的上表面的一部分上，随后第二电极18可形成在层叠式半导体结构L的上表面的大部分上。
在形成第二电极18之前，可在其中将要形成通孔H(图10C)的层叠式半导体结构L的区域Ha上设置蚀刻停止层52。蚀刻停止层52可具有比将通过通孔H暴露的面积更大的面积。蚀刻停止层52可为相对于第二电极18具有高蚀刻选择性的材料。例如，当第二电极18是ITO时，蚀刻停止层52可为SiO2。
接着，如图10B所示，平坦化层53可形成在第二电极18上，并且可利用粘合剂层51将支承衬底55接合至平坦化层53。
平坦化层53可通过将由于蚀刻停止层52导致的第二电极18的不平整表面平坦化来提供有利于后续接合工艺的平坦表面。在如示例性实施例中的倒装芯片结构中，诸如各种可固化树脂之类的透光材料以及氧化硅或氮化硅可用作平坦化层53。根据需要，在形成用于平坦化的材料层之后，可通过执行抛光工艺将材料层的表面平坦化。
另一方面，通过选择能够与支承衬底55接合的材料来作为平坦化层53的组分，支承衬底55可直接接合至平坦化层53，而不需要额外粘合剂层。
接着，如图10C所示，可从层叠式半导体结构L去除生长衬底11，并且可在层叠式半导体结构L中形成通孔H。
在衬底去除工艺中，可将具有高电阻的缓冲层12与衬底11一起去除。在形成通孔H的工艺中，可利用蚀刻停止层52正确控制蚀刻深度，以在没有明显损坏的情况下将第二电极18暴露出来。考虑到层叠式半导体结构L的蚀刻深度的变化，蚀刻停止层52可设有合适的厚度以在蚀刻层叠式半导体结构L的同时保护第二电极18。在蚀刻层叠式半导体结构L之后，可利用后续蚀刻工艺至少部分地去除蚀刻停止层52(用于在蚀刻层叠式半导体结构L的同时保护第二电极18)。例如，当第二电极18和蚀刻停止层52分别由ITO和SiO2形成时，第二电极18、ITO的厚度可为至并且蚀刻停止层52的厚度可为至可利用诸如缓冲氧化蚀刻剂(BOE)蚀刻工艺之类的方法来执行用于去除蚀刻停止层52的后续蚀刻工艺，在缓冲氧化蚀刻剂(BOE)蚀刻工艺中确保了两种材料之间的高蚀刻选择性(例如，1:2)。
在该工艺中，在形成通孔H的同时，也可将用于隔离器件的区暴露出来以形成器件隔离沟槽ISO。
接着，如图10D所示，连接电极58可在通过通孔H暴露的接触区域形成，以连接至第二电极18。
连接电极58可形成为延伸至层叠式半导体结构L的第一表面。位于层叠式半导体结构L的第一表面上的连接电极58的一部分可设为焊盘区域。通过该工艺，与第一电极17和第二电极18相关的两个焊盘区域可形成在层叠式半导体结构L的第一表面上。更具体地说，在该工艺中，绝缘层56可形成在通孔H的内侧壁上，以使得连接电极58不连接至有源层15或第一导电类型的半导体层14。另外，在该工艺中沉积的绝缘层56可设置在半导体发光器件50的另一侧作为钝化层。
接着，如图10E所示，可通过将图10D所示的所得结构分离为单独的器件单元而获得半导体发光器件50。
图11是示出根据本公开的示例性实施例的倒装芯片接合的半导体发光器件的剖视图。
参照图11，根据示例性实施例的倒装芯片半导体发光器件60可包括层叠式半导体结构L、第一电极17和第二电极18以及支承衬底65。
在示例性实施例中，与上述示例性实施例相似，第一电极17和第二电极18可设置在层叠式半导体结构L中的彼此相对的第一表面和第二表面上。连接电极68可通过通孔H电连接至第二电极18，并且延伸至层叠式半导体结构L的第一表面。
按照这种方式，半导体发光器件60可具有在层叠式半导体结构L的第一表面上包括焊盘区域的倒装芯片结构，以将第一电极17和第二电极18连接至外部电路。可分别对设为焊盘区域的第一电极17和连接电极68设置导电凸块34。如图11所示，半导体发光器件60可利用导电凸块34连接至电路衬底31的第一电路图案32a和第二电路图案32b。
在示例性实施例中，第一电极17可包括具有高反射率并且与第一导电类型的半导体层14形成欧姆接触的电极材料。在其它实施例中，第一电极17可具有包括透光电极的结构。第二电极18可为诸如Ni/Au之类的透光金属，或诸如ITO之类的透明导电氧化物或透明导电氮化物。支承衬底65可为玻璃衬底或由透光聚合物树脂形成的衬底。
半导体发光器件60还可包括包围层叠式半导体结构L的侧表面S的绝缘构件63。绝缘构件63可设置在层叠式半导体结构L的第二表面(也就是说，第二电极18)上。根据本公开的示例性实施例的绝缘构件63可包括透光材料。绝缘构件63可包括诸如氧化硅、氮化硅或各种可固化树脂之类的透光材料。例如，绝缘构件63可为TEOS、BPSG、SOG或SOD。可利用自旋工艺或回流工艺形成这种材料，以提供相对平坦的上表面。可执行额外的平坦化工艺以使得绝缘构件63具有与上述平坦化层相似的有利于与支承衬底接合的平坦化的上表面。另外，绝缘构件63可用作用于第二电极18的电极保护层。
绝缘构件63可为可接合至支承衬底65的材料，以将层叠式半导体结构L接合至支承衬底65。例如，绝缘构件63可为诸如BCB、DFR、环氧树脂或硅树脂的之类另一透光粘合剂材料。在一些实施例中，包围层叠式半导体结构L的侧表面的绝缘构件63可由用于形成支承衬底65的材料形成(图13和图15)。
根据示例性实施例的绝缘构件63可设为保护层叠式半导体结构L的钝化层。在后续工艺中，在包括绝缘构件63的实施例中可不需要在层叠式半导体结构L的侧表面上形成额外钝化层的工艺。
为了确保用于将连接电极68连接至外部电路的足够的焊盘区域，设置在层叠式半导体结构L的第一表面上的焊盘区域68a可延伸至第一电极17的上表面的一部分。绝缘层66可具有延伸至延伸焊盘区域68a与第一电极17之间的空间中以使得延伸焊盘区域68a和第一电极17不电连接的部分66a(例如，见图11中的“I”)。
示例性实施例可按照各种方式修改。例如，半导体发光器件60还可包括对应于通孔H的部分上的如参照图6或图9描述的蚀刻停止层。
可在去除生长衬底之前通过将层叠式半导体结构L分离为器件单元和在分离后的部分中形成绝缘构件63来获得图11所示的半导体发光器件60。将参照图12A至图12F描述详细工艺。
如图12A所示，器件隔离沟槽ISO可形成在生长于生长衬底11上的层叠式半导体结构L中。
如以上示例性实施例中的描述那样，缓冲层12可形成在衬底11上，并且层叠式半导体结构L可形成在缓冲层12上。然而，在示例性实施例中，与以上示例性实施例不同，可在去除衬底11之前执行将图12A所示的器件分离的工艺。在该工艺中，器件隔离沟槽ISO可形成在层叠式半导体结构L中，以将层叠式半导体结构L分离为单独的器件单元。可利用机械切割、化学蚀刻或利用等离子体的干蚀刻来执行该工艺。层叠式半导体结构L可根据层叠式半导体结构L的晶体和工艺的种类(例如，蚀刻工艺的种类)具有倾斜的侧表面。例如，当层叠式半导体结构L是氮化物半导体材料时，在利用等离子体的干蚀刻工艺之后获得的层叠式半导体结构L的侧表面可为倾斜的侧壁。
接着，如图12B所示，连接至第二导电类型的半导体层16的第二电极18可形成在层叠式半导体结构L的上表面(也就是说，第二表面)上。
第二电极18可形成为具有与第二导电类型的半导体层16接触的宽的区域。根据示例性实施例，第二电极18可形成为覆盖第二导电类型的半导体层16的整个上表面。第二电极18可为透明导电氧化物或透明导电氮化物。例如，透明导电氧化物层可为ITO、ZITO、ZIO、GIO、ZTO、FTO、AZO、GZO、In4Sn3O12或Zn(1-x)MgxO(0≤x≤1)中的至少一种。在一些实施例中，第二电极18可包括诸如Ni/Au之类的透光金属层或石墨烯。在示例性实施例中，在器件隔离工艺之后执行第二电极形成工艺。然而，可在器件隔离工艺之前执行第二电极形成工艺，并且第二电极18可在器件隔离工艺中分离为器件单元。
如图12C所示，可将绝缘构件63施加到分离为器件单元的层叠式半导体结构L，并且支承衬底65可设置在绝缘构件63上。
绝缘构件63可填充器件隔离沟槽ISO，并且覆盖层叠式半导体结构L的上表面。根据本公开的示例性实施例的绝缘构件63可包括透光材料。绝缘构件63可为诸如氧化硅、氮化硅或者各种可固化树脂之类的透光材料。可利用自旋工艺或回流工艺来执行该工艺。例如，绝缘构件63可为TEOS、BPSG、SOG或SOD。根据需要，可额外执行将绝缘构件63的表面平坦化的工艺。
可利用额外粘合剂层将支承衬底65接合至绝缘构件63。作为另外一种选择，绝缘构件63可为可接合至支承衬底65的材料，以将层叠式半导体结构L接合至支承衬底65。例如，绝缘构件63可为诸如BCB、DFR、环氧树脂和硅树脂之类的另一粘合剂材料。
接着，如图12D所示，可从层叠式半导体结构L去除生长衬底11，并且可在层叠式半导体结构L中形成通孔H。
在该工艺中，可将具有高电阻的缓冲层12与衬底11一起去除。可通过选择性地去除层叠式半导体结构L来执行形成通孔H的工艺。可利用机械切割、化学蚀刻或利用等离子体的干蚀刻来执行选择性的去除工艺。可通过在该工艺中形成的通孔H暴露第二电极18的一部分。第二电极18的暴露的部分可设为接触区域(图12E中的区“C”)。
接着，如图12E所示，连接电极68可形成在通过通孔H暴露的接触区域C中，以连接至第二电极18。
连接电极68可延伸至层叠式半导体结构L的第一表面。连接电极68的设置在第一表面上的部分68a可设为焊盘区域。绝缘层66可形成在通孔H的内侧壁和第一表面的一部分上，以使得连接电极68不连接至有源层15或第一导电类型的半导体层14。通过该处理，与第一电极17和第二电极18相关的两个焊盘区域可形成在层叠式半导体结构L的第一表面上。
在示例性实施例中，连接电极68的焊盘区域68a可延伸至第一电极17的一部分，并且绝缘层66可包括延伸至第一电极17上以使得连接电极68的焊盘区域68a与第一电极17电隔离的部分66a(请见图12E中的区“I”)。另外，在该工艺中沉积的绝缘层66可设置在半导体发光器件60的另一侧，作为钝化层。
接着，如图12F所示，可通过将图12E所示的所得结构分离为单独的器件单元而获得优选的半导体发光器件60。
图13是示出根据本公开的示例性实施例的倒装芯片接合的半导体发光器件的剖视图。
参照图13，根据本公开的示例性实施例的倒装芯片半导体发光器件70可包括层叠式半导体结构L、第一电极17和第二电极18以及支承衬底75。
在示例性实施例中，与上述实施例相似，第一电极17和第二电极18可设置在层叠式半导体结构L中的彼此相对的第一表面和第二表面上。连接电极78可连接至设置在层叠式半导体结构L的第二表面上的第二电极18，以延伸至层叠式半导体结构L的第一电极17。与上述实施例不同，根据示例性实施例的连接电极78可设置在层叠式半导体结构L的侧表面上。连接电极78可划分为设置在层叠式半导体结构L的侧表面和第二表面上的第一连接电极78a和设置在第一表面上并设为焊盘区域的第二连接电极78b。因此，在示例性实施例中，可利用层叠式半导体结构L的侧表面而不利用通孔来形成连接电极78。
为了确保用于将连接电极78连接至外部电路的足够的焊盘区域，设置在层叠式半导体结构L的第一表面上的第二连接电极78b可延伸至第一电极17的上/外表面的一部分。可将绝缘层76划分为设置在半导体材料的侧表面上的第一绝缘层76a和设置在层叠式半导体结构L的第一表面上的第二绝缘层76b。第一绝缘层76a可防止第一连接电极78a与层叠式半导体结构L之间的不期望的连接，并且第二绝缘层76b可防止第二连接电极78b电连接至第一电极17以及第一导电类型的半导体层14(请见图13中的区“I”)。
按照这种方式，在层叠式半导体结构L的第一表面上，半导体发光器件70可具有包括用于将第一电极17和第二电极18连接至外部电路的焊盘区域的倒装芯片结构。可分别为设为焊盘区域的第一电极17和连接电极78提供导电凸块34。如图13所示，半导体发光器件70可利用导电凸块34连接至电路衬底31的第一电路图案32a和第二电路图案32b。
半导体发光器件70还可包括包围层叠式半导体结构L的侧表面S的绝缘构件73。绝缘构件73还可设为覆盖层叠式半导体结构L的第二表面，也就是说，第二电极18。根据示例性实施例的绝缘构件73可与在以上实施例中参照图11描述的绝缘构件63相同或相似。
可参照图14A至图14E描述制造图13所示的半导体发光器件70的方法。
如图14A所示，第一绝缘层76a可形成在分离为器件单元(例如，通过器件隔离沟槽ISO分离)的层叠式半导体结构L的侧表面上。
可理解形成第一绝缘层76a的工艺为在执行层叠式半导体结构L的器件隔离工艺(参照图12A)和第二电极形成工艺(参照图12B)之后执行。第一绝缘层76a可沉积在分离为器件单元的层叠式半导体结构L的整个第一表面上，并且随后将其从第二电极18的上表面和器件隔离区的接触区域C’选择性地去除。
接着，如图14B所示，第一连接电极78a可形成在层叠式半导体结构L的侧表面上。
第一连接电极78a可连接至设置在层叠式半导体结构L的第二表面上的第二电极18，并且在层叠式半导体结构L的侧表面上延伸至设置在层叠式半导体结构L之间的接触区域C’。第一连接电极78a可形成在第一绝缘层76a上以覆盖第一绝缘层76a的至少一部分，如图14B所示。
接着，如图14C所示，绝缘构件73可形成在分离为器件单元的层叠式半导体结构L上，并且支承衬底75可形成在绝缘构件73上。
与上述实施例相似，绝缘构件73可填充器件隔离沟槽ISO，并且覆盖层叠式半导体结构L的上表面。可利用额外的粘合剂层执行接合支承衬底75的工艺。然而，绝缘构件73本身可根据需要由可接合至支承衬底75的材料形成。
接着，如图14D所示，可从层叠式半导体结构L去除生长衬底11，并且第一电极17和第二连接电极78b可形成在层叠式半导体结构L的第一表面上。
在该工艺中，可将具有高电阻的缓冲层12与生长衬底11一起去除，以将层叠式半导体结构L的第一表面(也就是说，第一导电类型的半导体层14)暴露出来。第一电极17可形成在层叠式半导体结构L的第一表面上，以连接至第一导电类型的半导体层14。在根据本公开的示例性实施例的倒装芯片结构中，第一电极17可具有带有高反射率的欧姆接触结构。接着，在形成第一电极17之后，可形成第二绝缘层76b和第二连接电极78b。在去除生长衬底11的同时，位于接触区域C’的第一连接电极78a的一部分可暴露。虽然仅将第一连接电极78a的暴露的部分设为焊盘区域，但是可额外形成第二连接电极78b，以确保足够的焊盘区域，如在示例性实施例中那样。第二连接电极78b可形成在层叠式半导体结构L的第一表面上，以连接至第一连接电极78a的暴露的部分。另外，如在示例性实施例中所示，第二连接电极78b可延伸以与第一电极17的一部分重叠，以额外扩张焊盘区域。
接着，如图14E所示，可通过将图14D所示的所得结构分离为单独的器件单元来获得半导体发光器件70。
图15是示出根据本公开的示例性实施例的倒装芯片接合的半导体发光器件的剖视图。
图15所示的半导体发光器件80可与图13所示的半导体发光器件70具有相同的电极结构。然而，与上述实施例不同，根据示例性实施例的支承衬底可为由含诸如荧光物或量子点之类的波长转换材料P的透光树脂形成的支承件85。作为透光树脂，可使用诸如硅树脂或环氧树脂之类的可固化树脂。在上述实施例中，图14C的工艺可由将与波长转换材料P混合的透光液体树脂应用于层叠式半导体结构L并将其固化的工艺替代，以制造图15所示的半导体发光器件80。根据示例性实施例的支承件85可替代上述实施例中所述的其它支承衬底。这种支承件85可在不用额外粘合剂层的情况下接合至第二电极18。另外，作为如在该示例性实施例中将液体树脂应用于层叠式半导体结构L的替代，支承件85可预先成形，并在固化或半固化状态下应用于层叠式半导体结构L。
支承件85被示为基于聚合物的树脂，然而，可使用诸如玻璃之类的另一透光材料。例如，就玻璃衬底而言，可通过将诸如荧光物之类的波长转换材料P与玻璃组分混合并在低温下将其烧结来制造含有荧光物的玻璃衬底。
可在示例性实施例中采用的荧光物或量子点QD可具有各种组成和波长特征。作为荧光物，可使用诸如氧化物组、硅酸盐组、氮化物组和氟化物组之类的陶瓷荧光物。
-氧化物组：黄色和绿色Y3Al5O12:Ce、Tb3Al5O12:Ce、Lu3Al5O12:Ce
-硅酸盐组：黄色和绿色(Ba,Sr)2SiO4:Eu、黄色和橙色(Ba,Sr)3SiO5:Ce
-氮化物组：绿色β-SiAlON:Eu、黄色La3Si6N11:Ce、橙色α-SiAlON:Eu、红色CaAlSiN3:Eu、Sr2Si5N8:Eu、SrSiAl4N7:Eu、SrLiAl3N4:Eu、Ln4-x(EuzM1-z)xSi12-yAlyO3+x+yN18-x-y(0.5≤x≤3；0＜z＜0.3并且0＜y≤4)(这里，Ln是选自由IIIa族元素和稀土元素组成的组中的至少一个元素，并且M是选自由Ca、Ba、Sr和Mg组成的组中的至少一个元素。)
-氟化物组：基于KSF的红色K2SiF6:Mn4+、K2TiF6:Mn4+、NaYF4:Mn4+、NaGdF4:Mn4+
荧光物的组成可基本上符合化学计算法，并且各个元素可由周期表的对应的族中的另一元素置换。例如，Sr可由碱土(II)族中的Ba、Ca、Mg置换，而Y可由镧族中的Tb、Lu、Sc或Gd置换。另外，根据优选的能级，作为活化剂的Eu可由Ce、Tb、Pr、Er或Yb置换。活化剂可单独应用，或者可额外应用共活化剂等来改变其特性。
另外，量子点可替代荧光物，或者荧光物和量子点可单独使用或作为混合物使用。
量子点可具有包括诸如CdSe或InP之类的核(3nm至10nm)、诸如ZnS或ZnSe之类的壳(0.5nm至2nm)和用于稳定所述核和壳的配体的结构。另外，量子点可根据其大小实现各种颜色。
下表1示出了按照应用列出的在使用UVLED芯片(200nm至440nm)或蓝色LED芯片(440nm至480nm)的白光发射器件的各种荧光物。
[表1]
这样，诸如荧光物或量子点之类的各种波长转换材料可用于转换从有源层发射的光。此外，可利用波长转换材料使最终发射的光实现为白光。示例性实施例被示为实现为芯片，但是可实现为包括芯片的封装级(参照图26和图27)。
图16A至图16C是示出根据本公开的各种示例性实施例的倒装芯片接合的半导体发光器件的剖视图。
图16A至图16C所示的半导体发光器件(10a、10b和10c)是其中将用于提高光提取效率的带纹理结构引入设置在不同位置的接口的示例。可以理解，半导体发光器件的一些构造是从图4所示的半导体发光器件修改而得到的。
图16A所示的半导体发光器件10a可包括具有其上形成有纹理T1的发光表面的支承衬底25’。可在支承衬底25’接合至层叠式半导体结构L之前或之后形成支承衬底25’的纹理T1。
图16B所示的半导体发光器件10b可包括支承衬底25”和与支承衬底25”接合的粘合剂层21’。可将用于改进光提取效率的纹理T2设置在支承衬底25”与粘合剂层21’之间的界面处。也就是说，纹理T2可预先形成在支承衬底25”的接合表面上，随后支承衬底25”在粘合剂层21’固化之前接合至粘合剂层21’。
图16C所示的半导体发光器件10c可包括设为反射电极的第一电极17c与第一导电类型的半导体层14’之间的界面上的纹理T3。可通过在第一导电类型的半导体层14’的表面上形成纹理T3以及在其上沉积第一电极17c来获得这种结构。可在分离生长衬底的工艺中或者在分离生长衬底之后通过额外蚀刻工艺形成第一导电类型的半导体层14’的纹理T3。
除上述实施例中讨论的纹理之外，可将纹理引入具有不同折射率的两层之间的界面。例如，当第二电极18是诸如ITO之类的透光电极时，可将纹理额外引入透光电极的表面(例如，由第二电极18和第二导电类型的半导体层16共享的表面)。
虽然上述示例性实施例描述了倒装芯片半导体发光器件，但是本发明构思可按照其中支承衬底提供安装表面的芯片结构(具有引线接合结构)来实现。图17至图21是示出根据本公开的各个示例性实施例的半导体发光器件的剖视图。
如图17所示，半导体发光器件10’可具有与图1所示的半导体发光器件10相似的结构，不同的是层叠式半导体结构L的第一表面上的电极布置方式不同。根据本公开的示例性实施例的电极布置方式可以被修改以通过第一表面平滑地提取光。第一电极17’可形成在层叠式半导体结构L的第一表面的一部分上，并且设置在第一表面上的连接电极28'的一部分可小于图1所示的连接电极28的焊盘区域。
在示例性实施例中，第二电极18可为诸如ITO之类的透光电极，并且支承衬底25可为诸如玻璃衬底之类的透光衬底。在这种情况下，可从器件的侧表面以及器件的上表面(也就是说，层叠式半导体结构L的第一表面)提取从半导体发光器件10’发射的光。作为另外一种选择，第二电极18可利用具有高反射率电极来构造。例如，第二电极18可包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt或Au。在这种情况下，不透光衬底可用作支承衬底25。
可参照如上所述的图5A至图5G来描述制造根据本公开的示例性实施例的半导体发光器件的方法。然而，可将与第一表面上的电极布置方式(参照图5F)相关的工艺修改为实现图17所示的电极布置方式的工艺。
图18和图19所示的半导体发光器件40'和50'是其中采用了蚀刻停止层的示例，并且具有与图6和图9分别示出的半导体发光器件40和50相似的结构，不同的是层叠式半导体结构L的第一表面上的电极布置方式。
相似地，图20和图21所示的半导体发光器件60'和70'是其中在去除衬底之前应用了器件隔离工艺的示例，并且具有与图11和图13所示的半导体发光器件60和70相似的结构，不同的是层叠式半导体结构L的第一表面上的电极布置方式。
如参照图17在上述实施例中描述的那样，可修改图18至图21所示的半导体发光器件中采用的电极布置方式，以通过第一表面平滑地提取光。第一电极17’可仅形成在层叠式半导体结构L的第一表面的一部分上，并且位于第一表面上的连接电极的一部分可具有相对小的面积。参照图17至图21描述的制造根据示例性实施例的半导体发光器件的工艺可与参照图1、图6、图9、图11和图13描述的制造对应的半导体发光器件的工艺相似，不同的是与第一表面上的电极布置方式相关的工艺。
图22A至图22F是示出制造半导体发光器件的方法中的主要工艺的剖视图，并且图23A至图23D是示出在对应的工艺中使用的掩模图案的平面图。
首先，如图22A所示，金属电极102可形成在设置在层叠式半导体结构L上的第二电极18上。在该工艺中，金属电极102可形成为设置在其中在后续工艺中将要去除层叠式半导体结构L的区域上。金属电极102可为相对于第二电极18具有高蚀刻选择性的材料。例如，第二电极18可为透光电极，例如诸如ITO之类的导电氧化物。金属电极102可为诸如Al、Au、Ag、Ti或TiW之类的金属材料。
图23A所示的掩模M1是可用于电极形成工艺中的掩模的示例。如图23A所示，掩模M1可不仅包括用于金属电极102的图案102’还包括用于从金属电极图案102’延伸的多个指状电极的图案104’。多个指状电极可确保器件中的均匀电流分布。可利用与用于形成金属电极102的材料相同的材料来沉积所述多个指状电极。
接着，如图22B所示，支承衬底105可形成在其上沉积有金属电极102的第二电极18上。
该工艺可包括在第二电极18上形成平坦化层103和将支承衬底105接合至平坦化层103。
如在示例性实施例所示，平坦化层103可消除由于金属电极102导致的不平整，并且提供有利于后续接合工艺的平坦的表面。平坦化层103可为诸如氧化硅、氮化硅或各种可固化树脂之类的透光材料。例如，平坦化层103可为TEOS、BPSG、SOG或SOD。由于这种材料在加工中具有流动性，因此可利用自旋工艺或回流工艺提供相对平坦的表面。作为替代或与之组合，可通过形成用于平坦化的材料层以及利用抛光工艺将其表面平坦化而获得平坦化层103。
在该工艺中，支承衬底105被示为在不用额外粘合剂层的情况下直接接合至平坦化层103。然而，根据需要，支承衬底105可利用额外粘合剂层而接合至平坦化层103。
接着，如图22C所示，可将生长衬底11从层叠式半导体结构L去除，并且可在层叠式半导体结构L的第一表面上形成纹理T。
可利用激光剥离工艺、机械抛光工艺或化学蚀刻工艺执行去除生长衬底11的工艺。在该工艺中，具有高电阻的缓冲层12可与生长衬底11一起去除。通过该去除工艺，层叠式半导体结构L的第一表面，也就是说，第一导电类型的半导体层14的表面可暴露。纹理T可形成在第一导电类型的半导体层14的表面上。
图23B所示的掩模M2是可在纹理形成工艺中使用的掩模的示例。参照图23B以及图22C，掩模M2可包括这样的图案，该图案用于在层叠式半导体结构L的第一表面上形成纹理T之后将纹理从电极形成区域P1和P1’去除。此外，在该工艺中，掩模M2可包括用于将纹理从周边区域P2去除的额外图案。掩模M2可限定电极形成区域P1和P1’，并且电极形成区域P1和P1’可包括焊盘形成区域P1和从其延伸的两个指状电极形成区域P1’。如在示例性实施例中，所述两个指状物形成区域P1’可设为不与图23A所示的指状电极图案104’重叠，以减小电流集聚。
接着，如图22D所示，可形成器件隔离沟槽ISO以将层叠式半导体结构L划分为单独的器件单元。
通过该工艺，可将层叠式半导体结构L的一部分去除，以将金属电极102的一部分暴露出来。也就是说，金属电极102的该部分可暴露，并且金属电极102的另一部分可保持连接至第二电极18(并且与第二电极18直接接触)的状态。金属电极102的一部分可设为焊盘形成区域。图23C所示的掩模M3可具有用于形成器件隔离沟槽ISO的开放区域P2’和在两个角落的接触区域。
在示例性实施例中，由于金属电极102具有相对于第二电极18的低蚀刻率，因此即使第二电极18的厚度小，金属电极102也可稳定和可靠地设置在其中去除了层叠式半导体结构L的区域中。金属电极102的一个表面可具有连接至第二电极的一部分，并且金属电极102的另一表面可处于被埋置在支承衬底(在示例性实施例中，为平坦化层103)中的状态。
接着，如图22E所示，第一电极焊盘107a和第二电极焊盘108可分别形成在第一导电类型的半导体层14的一部分上和设置在其上将形成焊盘的接触区域中(并且暴露)的金属电极102上。
可用于电极焊盘形成工艺中的掩模M4在图23D中示出。掩模M4可具有用于第一电极焊盘107a的图案107a’和用于第二电极焊盘108的图案108’。另外，掩模M4可包括从第一电极焊盘图案107a’延伸的指状电极图案107b’。第一电极焊盘107a和从其延伸的指状电极可利用掩模M4形成在第一导电类型的半导体层14的一些部分上，并且第二电极焊盘108可形成在位于接触区域上的金属电极102的一个区域上。
接着，如图22F所示，可通过将图22E所示的所得结构分离为单独的器件单元来获得优选的半导体发光器件100。
在图22F所示的半导体发光器件100中，支承衬底105的上表面(和/或通过平坦化层103提供的上表面)可划分为提供接触区域C的第一区域和其中层叠式半导体结构L所在的第二区域。第一电极焊盘107a可设置在第一导电类型的半导体层14上。设置在第二导电类型的半导体层16与支承衬底105之间的第二电极18可延伸至第一区域以提供电极焊盘。在示例性实施例中，在第一区域中可去除第二电极18以将金属电极102暴露出来，但不限于此。根据蚀刻工艺的进展，在第一区域中可保留第二电极18的一些部分。
在示例性实施例中，支承衬底105可包括透光衬底，并且第二电极18可包括透光电极。第二电极18可包括设置在第二导电类型的半导体层16与支承衬底105之间的透光电极、设置在第一区域上并且连接至透光电极的金属电极102和设置在金属电极102上的第二电极焊盘108。
本发明不仅可应用于具有倒装芯片结构的半导体发光器件，而且可应用于具有其安装方向与倒装芯片结构相对的结构(也就是说，其中层叠式半导体结构L面朝上的结构)的半导体发光器件。
图24A至图24F是示出制造半导体发光器件的方法中的主要工艺的剖视图，并且图25A至图25D是示出可在本公开的示例性实施例中采用的缓冲器结构的各种示例的剖视图。
如图24A所示，用于多个发光器件的层叠式半导体结构L可形成在生长衬底11上。
层叠式半导体结构L可包括第一导电类型的半导体层14、有源层15和第二导电类型的半导体层16。生长衬底11可为蓝宝石、SiC、Si、MgAl2O4、MgO、LiAlO2、LiGaO2或GaN。层叠式半导体结构L可为氮化物半导体材料。层叠式半导体结构L可形成在设置在衬底11上的缓冲层12上。
接着，如图24B所示，层叠式半导体结构L的上表面(也就是说，第二表面)可接合至临时衬底111，并且可去除生长衬底11。
作为临时衬底111，可使用各种支承件，并且层叠式半导体结构L可利用诸如胶水之类的粘合剂材料接合至临时衬底111。可在被接合至临时衬底111的状态下(例如，在层叠式半导体结构L接合至临时衬底111之后)执行去除生长衬底11的工艺。可使用参照图5D描述的各种去除工艺。
接着，如图24C所示，支承衬底115可接合至层叠式半导体结构L的下表面(也就是说，第一表面)，并且可从层叠式半导体结构L去除临时衬底111。
支承衬底115可为玻璃衬底。如在示例性实施例中，支承衬底可利用粘合剂层113接合。例如，可通过以下步骤来执行接合工艺：利用诸如旋涂工艺之类的方法将诸如BCB之类的粘合剂材料涂布到层叠式半导体结构L的下表面；接合玻璃衬底；以及执行热处理。可使用参照图5C描述的接合工艺的各种形式。根据需要，在提供粘合剂层113之前，可在层叠式半导体结构L的下表面上额外引入平坦化工艺。可在层叠式半导体结构L已经接合至支承衬底115的状态下去除临时衬底111。如上所述，在层叠式半导体结构L利用胶水接合至临时衬底111的情况下，可通过简单热处理工艺将临时衬底111从层叠式半导体结构L去除。
接着，如图24D所示，连接至第二导电类型的半导体层16的第二电极118可形成在层叠式半导体结构L的上表面(也就是说，第二表面)上。
第二电极118可为诸如ITO之类的透光电极。第二电极118可形成在第二导电类型的半导体层16的整个上表面上，以具有与第二导电类型的半导体层16接触的宽区域。
接着，如图24E所示，可将第二导电类型的半导体层16和有源层15的一些部分去除，以将第一导电类型的半导体层14的一部分ME暴露出来。
可通过选择性地去除层叠式半导体结构L的一些部分来执行该工艺。可利用机械切割、化学蚀刻或利用等离子体的干蚀刻来执行选择性去除工艺。
接着，如图24F所示，第一电极焊盘119a和第二电极焊盘119b可分别形成在第一导电类型的半导体层14的暴露的部分ME上和第二导电类型的半导体层16上。
上述实施例中采用的生长衬底可为硅衬底。就硅衬底而言，缓冲层12可具有各种结构。当硅衬底用作用于单晶氮化物的生长衬底11时，硅的(111)面可用作晶体生长面，并且缓冲层12可包括AlN成核层和由含Al的氮化物晶体形成的晶格缓冲层。除缓冲层12之外，可使用额外的应力补偿层来补偿硅衬底与单晶氮化物之间的热膨胀系数的差异导致的应力。
图25A至图25D是示出可在利用硅衬底来生长氮化物半导体材料的工艺中使用的缓冲层和应力补偿层的各种示例的剖视图。
如图25A所示，缓冲层210、应力补偿层220和氮化物层叠式半导体结构L可按次序设置在硅衬底201上。
硅衬底201可为仅由硅材料形成的衬底或部分包括硅材料的衬底。例如，可使用绝缘体上硅(SOI)衬底。硅衬底201的上表面可为(111)面。
缓冲层210可包括设置在硅衬底201上的成核层212和设置在成核层212上的晶格缓冲层214。成核层212可为AlN。可设置成核层212以防止回熔现象。另外，成核层212可提供具有改进的可润湿性以有利于晶体生长的生长面。例如，成核层212可具有几十纳米至几百纳米(例如，10-900nm)的尺寸。
晶格缓冲层214可将穿通位错弯曲以降低缺陷。随着晶格缓冲层214的厚度增大，将在后续工艺中生长的第一氮化物半导体层221中的压应力松弛可降低，并且缺陷也可减少。晶格缓冲层214的厚度可为几百纳米至几微米。
晶格缓冲层214在其整个厚度中可具有单一组成。然而，如图25A所示，晶格缓冲层214可具有AlxInyGa1-x-yN(0≤x，y≤1和x+y≤1)的分级层。根据本公开的示例性实施例的分级结构可包括多个层214-1、214-2、……和214-n，并且所述多个层214-1、214-2、……和214-n可具有其中Al的组成从层214-1至层214-n逐渐减小的阶梯分级结构。在一些实施例中，具有分级结构的晶格缓冲层214可在其中Al组成受控制的三元AlGaN中实现。在其它实施例中，晶格缓冲层214可不具有阶梯分级结构，而是作为替代可具有其中Al的组成在层214的厚度上逐渐(例如，线性地)减少的线性分级结构。
这种晶格缓冲层214可逐渐减小AlN成核层212与第一氮化物半导体层221之间的晶格失配。具体地说，由于晶格缓冲层214在晶粒生长中有效地产生压应力，因此其可减小在冷却过程中产生的拉应力。
应力补偿层220可包括按次序堆叠在晶格缓冲层214上的第一氮化物半导体层221、中间层222和第二氮化物半导体层223。第一氮化物半导体层221可为晶格常数大于晶格缓冲层214的晶格常数的氮化物晶体。第一氮化物半导体层221可包括AlxInyGa1-x-yN(0≤x，y≤1并且x+y＜1)，例如，GaN。第一氮化物半导体层221在与晶格缓冲层214的界面处可受到压应力。
随着第一氮化物半导体层221的厚度增大，压应力可减小。当第一氮化物半导体层221的厚度变得大于阈值(例如，大于约2μm)时，在生长工艺完成之后降低至室温的同时，难以抑制由于衬底201与第一氮化物半导体层221之间的热膨胀系数的差异产生的拉应力，并且甚至可出现裂纹。
中间层222可设置在第一氮化物半导体层221上，以补偿在冷却过程中产生的拉应力。中间层222可为晶格常数小于第一氮化物半导体层221的晶格常数的氮化物晶体。例如，中间层222可为AlxGa1-xN(0.4＜x＜1)。
第二氮化物半导体层223可设置在中间层222上。第二氮化物半导体层223可具有压应力。第二氮化物半导体层223的压应力可补偿施加至第一氮化物半导体层221的相对弱的压应力或拉应力，以抑制裂纹产生。与第一氮化物半导体层221相似，第二氮化物半导体层223可包括AlxInyGa1-x-yN(0≤x，y≤1并且x+y＜1)。例如，第二氮化物半导体层223可为GaN。第一氮化物半导体层221和第二氮化物半导体层223中的至少一个可为(但不限于)未掺杂的氮化物层。氮化物层叠式半导体结构L可为在以上示例性实施例中描述的层叠式半导体结构L。
与图25A相似，参照图25B，示出了按次序设置在硅衬底201上的缓冲层210、应力补偿层220和氮化物层叠式半导体结构L。
与图25A所示的缓冲层210相似，缓冲层210可包括AlN成核层212和晶格缓冲层214’。然而，根据该示例性实施例的晶格缓冲层214’可具有与图25A所示的缓冲层210的晶格缓冲层214的结构不同的结构。
晶格缓冲层214’可具有其中具有不同组成的两个或更多个层214a和214b交替地堆叠的超晶格结构。例如，晶格缓冲层214’可为超晶格层Alx1Iny1Ga1-x1-y1N/Alx2Iny2Ga1-x2-y2N(0≤x1，x2，y1，y2≤1；x1≠x2或y1≠y2；x1+y1≤1并且x2+y2≤1)。如在示例性实施例中，具有超晶格结构的晶格缓冲层214’也可释放硅衬底201与第一氮化物半导体层221之间的应力。
除如参照图25A描述的第一氮化物半导体层221和第二氮化物半导体层223以及介于它们之间的第一中间层222之外，根据本公开的示例性实施例的应力补偿层220还可包括第二中间层224和第三氮化物半导体层225。
第二中间层224和第三氮化物半导体层225可执行与第一中间层222和第二氮化物半导体层223的功能相似的功能。也就是说，第二中间层224可设置在第二氮化物半导体层223上，以在冷却过程中补偿拉应力。第二中间层224可为晶格常数比第二氮化物半导体层223的晶格常数更小的氮化物晶体。例如，与第一中间层222相似，第二中间层224可为AlxGa1-xN(0.4＜x＜1)。
第三氮化物半导体层225可设置在第二中间层224上。第三氮化物半导体层225可具有压应力，并且第三氮化物半导体层225的这种压应力可补偿施加至其下方的第一氮化物半导体层221和第二氮化物半导体层223(尤其是，223)的相对弱的压应力或拉应力，以抑制裂纹产生。
与第二氮化物半导体层223相似，第三氮化物半导体层225可包括AlxInyGa1-x-yN(0≤x，y≤1并且x+y＜1)。例如，第三氮化物半导体层225可为GaN。
参照图25C，与图25A相似，缓冲层210、应力补偿层220和氮化物层叠式半导体结构L按次序设置在硅衬底201上。然而，与图25A所示的示例不同，还可包括掩模层226和形成在掩模层226上的聚结的氮化物层227。
掩模层226可设置在第一氮化物半导体层221上。
第一氮化物半导体层221中的大多数穿通位错可被掩模层226阻挡，并且其余穿通位错可通过后续生长的聚结的氮化物层227弯曲。结果，可明显减小后续生长的聚结的氮化物层227的缺陷密度。聚结的氮化物层227的厚度和缺陷密度可根据生长条件而不同，所述生长条件例如为诸如温度、压强和V/III源的摩尔组成比之类的变量。
掩模层226可由氮化硅(SiNx)或氮化钛(TiN)形成。例如，可利用硅烷(SiH4)和氨气形成SiNx掩模层226。掩模层226可不完全覆盖第一氮化物半导体层221的表面。因此，根据通过掩模层226覆盖第一氮化物半导体层221的程度，可确定第一氮化物半导体层221的暴露的区域，并且其上生长的氮化物晶体的初始岛屿的形态可变得不同。例如，当氮化物半导体层的暴露的区域通过增大SiNx掩模层的区域而减小时，在掩模层226上生长的聚结的氮化物层227的初始岛屿的密度可减小，但是聚结的岛屿的大小可相对增大。因此，聚结的氮化物层227的厚度也可增大。
当还包括掩模层226时，氮化物半导体层之间的应力可通过掩模层226退耦，因此传递至聚结的氮化物层227的压应力可被部分阻挡。另外，在生长的岛屿聚结的同时，可在聚结的氮化物层227中产生相对的拉应力。结果，第一氮化物半导体层221可受到强压应力，并且另一方面，设置在掩模层226上的聚结的氮化物层227可由于应力退耦和岛屿聚结而受到相对弱的压应力或拉应力。由于当具有相对小的压应力的层的厚度超过临界点时在冷却工艺中产生裂纹，因此可合适地选择聚结的氮化物层227的厚度，以满足不产生裂纹并且缺陷密度减小的条件。
参照图25D，示出了按次序设置在硅衬底201上的缓冲层210、应力补偿层220和氮化物层叠式半导体结构L。
根据本公开的示例性实施例的应力补偿层220可包括在彼此不同的生长条件下生长的第一氮化物半导体层220a和第二氮化物半导体层220b。通过在二维模式下生长第一氮化物半导体层220a以控制表面粗糙度的增大，可减小与第二氮化物半导体层220b的界面处的扭转晶粒边界的产生。
可在第一生长条件中形成第一氮化物半导体层220a，以具有相对于缓冲层210的表面粗糙度的3或更小的表面粗糙度比，并且第二氮化物半导体层220b可在第二生长条件中形成在第一氮化物半导体层220a上。这里，第二生长条件与第一生长条件不同，以比第一生长条件具有更大的三维生长模式。也就是说，第二生长条件的温度、压强和V/III源的摩尔组成比中的至少一个可与第一生长条件中的不同。
就温度而言，第一氮化物半导体层220a的生长温度可设为比第二氮化物半导体层220b的生长温度更低。例如，第一氮化物半导体层220a的生长温度可在高于900℃且低于1040℃的范围内，优选地在930℃至1030℃的范围内。在该生长温度条件下，可增大结晶度，并且有效地减小第一氮化物半导体层220a中的扭转晶粒边界。
接着，第二氮化物半导体层220b可在与第一生长条件不同的第二生长条件下生长，以增强三维生长模式。例如，第二生长条件的温度范围可设为高于第一氮化物半导体层220a的第一生长条件的温度范围。如上所述，通过将氮源气体中的氢的体积分数控制为40％或更少，第二氮化物半导体层220b可在1040℃的温度或更低的温度下生长。与第二氮化物半导体层220b的生长条件相似，通过控制氢的体积分数，第一氮化物半导体层220a还可在低于1040℃的温度下生长。
同时，可通过控制压强或V/III源的摩尔组成比来设置第一氮化物半导体层220a的第一生长条件。通常，压强越低，结晶度和压应力会越大。此外，V/III源的摩尔组成比越大，结晶度和压应力会越大。例如，第一生长条件的压强可在20托至500托的范围内。第二生长条件的压强可在50托至300托的范围内。
第一氮化物半导体层220a的厚度可在2nm至1000nm的范围内。随着第一氮化物半导体层220a的厚度增大，第一氮化物半导体层220a与第二氮化物半导体层220b之间的界面处扭转晶粒边界的产生可减少。然而，当第一氮化物半导体层220a薄时，整个薄膜的结晶度可变差。这是因为第一氮化物半导体层220a与第二氮化物半导体层220b相比在相对更低的温度下生长，因此具有更多缺陷。因此，最好减小第一氮化物半导体层220a的厚度和减少扭转晶粒边界的产生。
当扭转晶粒边界减少时，堆叠在第一氮化物半导体层220a上的第二氮化物半导体层220b的缺陷会减少。也就是说，当第一氮化物半导体层220a的厚度为2nm至1000nm并且相对于缓冲层210的表面粗糙度的表面粗糙度比为3或更小时，堆叠在第一氮化物半导体层220a上的第二氮化物半导体层220b的缺陷可减少。因此，由于在小的厚度可获得相同水平的结晶度，因此整个结构可形成为薄的。例如，即使不使用掩模层，缓冲层210和应力补偿层220的整体厚度也可为6μm或更小。因此，用于晶粒生长的处理时间和成本可减少。
第二氮化物半导体层220b可由AlxInyGa1-x-yN(0≤x，y≤1并且x+y＜1)形成。第二氮化物半导体层220b可连续地(或直接)生长在第一氮化物半导体层220a上，而不需要额外生长任何具有不同组成的层。第二氮化物半导体层220b可与第一氮化物半导体层220a具有相同组成。例如，第一氮化物半导体层220a和第二氮化物半导体层220b可为GaN。在一些实施例中，第一氮化物半导体层220a可为未掺杂的GaN，并且第二氮化物半导体层220b可为n型GaN。
上述缓冲层和应力补偿层可在衬底去除工艺期间或在去除衬底之后被一起去除。在一些实施例中，当应力补偿层具有足够的导电性时，可不将其去除，并且可将其设为接触区域。在其它实施例中，缓冲层和应力补偿层可选择性地去除以将第一导电类型的半导体层的接触区域暴露出来。
图26和图27是示出根据本公开的示例性实施例的半导体发光器件封装件的剖视图。
图26所示的半导体发光器件封装件500可包括图26所示的半导体发光器件10、封装体502和一对引线框503。
半导体发光器件10可安装在引线框503上，并且其各个电极可电连接至引线框503。根据需要，半导体发光器件10可安装在除引线框503以外的区域(例如，封装体502)上。另外，封装体502可具有杯(U)形，以提高光的反射率，并且由透光材料形成的包封材料505可形成在反射杯中以包封半导体发光器件10。
除图1所示的半导体发光器件10以外，可用于示例性实施例中的半导体发光器件可有利地采用具有倒装芯片结构的另一半导体发光器件。图26所示的半导体发光器件封装件500中可采用图6、图9、图11、图13、图15和图16A至图16C所示的半导体发光器件(除与电路衬底相关的构造之外)中的任一个。
图27所示的半导体发光器件封装件600可包括图17所示的半导体发光器件10’、安装板610和包封材料603。
半导体发光器件10’可安装在安装板610上并且通过一根或多根导线W电连接至安装板610。
安装板610可包括衬底主体611、一个或多个上电极613、一个或多个下电极614和将一个上电极613连接至一个下电极614的一个或多个穿通电极612。安装板610可为PCB、MCPCB、MPCB、FPCB等，并且安装板610的结构可按照多种形式实现。
包封材料603可具有带凸上表面的圆顶形透镜结构。在一些实施例中，包封材料603可具有凸透镜结构或凹透镜结构，以调整通过包封材料603的上表面发射的光的取向角。
根据需要，可将诸如荧光物或量子点之类的波长转换材料设置在包封材料505和603中或在半导体发光器件10和10’的表面上。
可从上述荧光物和量子点中合适地选择荧光物或量子点。
例如，荧光物可为通过从半导体发光器件10和10'发射的光激发的荧光物中的至少一种，并且可发射与通过器件10和10’发射的光相比具有不同波长的光。通过荧光物，可发射具有各种颜色的光。
当半导体发光器件10和10'发射蓝光时，包括黄色荧光物、绿色荧光物和红色荧光物中的至少一种的发光器件封装件可根据荧光物的混合比而发射具有各种色温的光。作为另外一种选择，包括具有绿色荧光物或红色荧光物的半导体发光器件10和10'的发光器件封装件可发射绿光或红光。通过将发射白光的发光器件封装件和发射绿光或红光的发光器件封装件组合，可控制白光的色温和显色指数(CRI)。另外，发光器件封装件500或600可被构造为包括发射紫光、蓝光、绿光、红光和红外光中的至少一个的发光器件中的至少一个。在这种情况下，可将发光器件封装件500或600或包括发光器件封装件500或600的模块产品控制为具有钠(Na)灯等级(CRI：40)至日光等级(CRI：100)的范围内的CRI水平，并且它们可产生色温在2000K至20000K的范围内的白光。此外，根据需要，发光器件封装件500或600可产生具有紫色、蓝色、绿色、红色、橙色的可见光或红外光以根据周围气氛或心情调整照明颜色。此外，光源设备可产生具有刺激植物生长的特殊波长的光。
参照图28所示的CIE1931色度坐标系，通过将黄色荧光物、绿色荧光物和红色荧光物和/或绿色LED和红色LED与UV或蓝色LED组合而产生的白光可具有两个或更多个峰值波长，并且可位于图28所示的CIE1931色度坐标系的区段连接(x，y)坐标(0.4476，0.4074)、(0.3484，0.3516)、(0.3101，0.3162)、(0.3128，0.3292)和(0.3333，0.3333)。作为另外一种选择，白光可位于由该区段的光谱和黑体辐射光谱包围的区中。白光的色温对应于2000K至20000K。
在一些示例性实施例中，色温为4000K的白光发射器件封装件、色温为3000K的白光发射器件封装件和红光发射器件封装件可设置在白光发射封装模块中。通过将发光器件封装件组合，可将白光发射封装模块的色温控制在2000K至4000K的范围内。另外，可制造CRIRa为85至99的白光发射封装模块。这种光源模块可有利地用于将在图31中示出的灯泡型照明设备中。
在其它实施例中，色温为5000K的白光发射器件封装件和色温为2700K的白光发射器件封装件可设置在白光发射封装模块中。通过将发光器件封装件组合，可将白光发射封装模块的色温控制在2700K至5000K的范围内。另外，可制造CRIRa为85至99的白光发射封装模块。这种光源模块可有利地用于将在图31中示出的灯泡型照明设备中。
发光器件封装件的数量可根据基本色温设置而不同。当基本色温设置在4000K左右时，与4000K的色温相对应的白光发射器件封装件的数量可比与3000K的色温相对应的白光发射器件封装件的数量或红光发射器件封装件的数量更多。
按照这种方式，根据上述示例性实施例的一个或多个半导体发光器件和包括一个或多个这种器件的封装件可有利地用于各种应用中。
图29和图30示出了其中根据本公开的示例性实施例的半导体发光器件并入背光单元中的示例。
参照图29，背光单元1000可包括安装在衬底1002上的光源1001以及设置在光源1001上的一个或多个光学片材1003。光源1001可包括：上述半导体发光器件或包括该半导体发光器件的封装件。
图29所示的背光单元1000中的光源1001朝着设置液晶显示器(LCD)的顶表面发射光。相反，在图30所示的另一背光单元2000中，安装在衬底2002上的光源2001沿着横向发射光，并且发射的光可入射到导光板2003上，并转换为表面光的形式。经过导光板2003的光向上发射，并且反射层2004可设置在导光板2003的底表面上，以提高光提取效率。
图31是示出包括根据本公开的示例性实施例的半导体发光器件的照明设备的分解透视图。
作为一个示例，图31的照明设备3000被示为灯泡型灯，并包括发光模块3003、驱动单元3008和外部连接部分3010。
另外，还可包括诸如外部壳体3006和内部壳体3009以及盖子3007之类的外部结构。发光模块3003可包括光源3001(也就是说，上述半导体发光器件中的一个或多个或包括该半导体发光器件的封装件)以及其上安装有光源3001的电路板3002。例如，半导体发光器件的第一电极和第二电极可电连接至电路板3002的电极图案。在该示例性实施例中，单个光源3001安装在电路板3002上，但是可根据需要安装多个光源3001。
外部壳体3006可用作散热单元，并包括与发光模块3003直接接触以提高散热效果的散热板3004和包围照明设备3000的侧表面的热辐射翅片3005。盖子3007可安装在发光模块3003上，并且具有凸透镜形状。驱动单元3008可安装在内部壳体3009中，并且连接至诸如插孔结构的外部连接部分3010，以从外部电源接收功率。
另外，驱动单元3008可用于将功率转换为能够驱动发光模块3003的光源3001的合适的电流源。例如，驱动单元3008可被构造为AC-DC转换器、整流电路组件等。
图32示出了将根据本公开的示例性实施例的半导体发光器件应用于大灯的示例。
参照图32，用作车辆灯等的大灯4000可包括光源4001、反射单元4005和透镜覆盖单元4004。透镜覆盖单元4004可包括中空型导向件4003和透镜4002。光源4001可包括：上述半导体发光器件或包括该半导体发光器件的封装件。
大灯4000还可包括将光源4001产生的热向外消散的散热单元4012。为了有效地散热，散热单元4012可包括散热片4010和冷却风扇4011。另外，大灯4000还可包括固定地支承散热单元4012和反射单元4005的壳体4009。壳体4009可具有主体4006和形成在其一个表面中的中心孔4008，其中散热单元4012以耦合方式安装。
壳体4009可包括形成在一体地连接至所述一个表面并且沿着直角方向弯曲的另一表面上的前孔4007。前孔4007可固定将被设置在光源4001上方的反射单元4005。因此，壳体4009的前侧可通过反射单元4005敞开。反射单元4005固定至壳体4009，以使得敞开的前侧对应于前孔4007，因此通过反射单元4005反射的光可穿过前孔4007以向外发射。
如上所述，根据本公开的示例性实施例，可利用简单支承衬底而非具有电极结构的支承衬底来设置具有各种结构的板上芯片(COB)式半导体发光器件。具体地说，在倒装芯片结构中，由于半导体发光器件具有不穿过支承衬底的散热通道，因此可提供优秀的散热性能。具体地说，该结构可以有用地应用于利用硅衬底制造氮化物半导体发光器件的工艺。
虽然上面已经示出和描述了示例性实施例，但是本领域技术人员应该理解，在不脱离由所附权利要求限定的本公开的范围的情况下，可作出修改和改变。

Claims (25)

1.一种半导体发光器件，包括：
层叠式半导体结构，其包括彼此相对的第一表面和第二表面、分别形成所述第一表面和所述第二表面的第一导电类型的半导体层和第二导电类型的半导体层、以及设置在所述第一导电类型的半导体层与所述第二导电类型的半导体层之间的有源层；
第一电极，其设置在所述层叠式半导体结构的第一表面上，并且连接至所述第一导电类型的半导体层；
第二电极，其设置在所述层叠式半导体结构的第二表面的大部分上，并且连接至所述第二导电类型的半导体层；
连接电极，其连接至所述第二电极并且延伸至所述层叠式半导体结构的第一表面；
支承衬底，其设置在所述第二电极上；以及
绝缘层，其设置为使所述连接电极与所述有源层和所述第一导电类型的半导体层绝缘。
2.根据权利要求1所述的半导体发光器件，其中，所述第二电极包括透光电极，并且所述支承衬底包括透光衬底。
3.根据权利要求2所述的半导体发光器件，其中，所述第一电极包括反射电极。
4.根据权利要求3所述的半导体发光器件，还包括分别设置在所述第一表面上的所述第一电极的一部分和所述连接电极的一部分上的第一导电凸块和第二导电凸块。
5.根据权利要求1所述的半导体发光器件，其中，所述层叠式半导体结构包括从所述第一表面延伸至所述第二表面的通孔，并且
所述连接电极电连接至所述第二电极，设置在所述通孔的内侧壁上，并且延伸至所述层叠式半导体结构的第一表面。
6.根据权利要求5所述的半导体发光器件，还包括设置在所述第二电极的一部分上并且将所述第二电极连接至所述连接电极的蚀刻停止层。
7.根据权利要求6所述的半导体发光器件，其中，所述蚀刻停止层包括导电材料，并且设置在所述第二电极与所述支承衬底之间。
8.根据权利要求7所述的半导体发光器件，其中，所述第二电极暴露所述蚀刻停止层的一部分，并且所述连接电极连接至所述蚀刻停止层的暴露的部分。
9.根据权利要求7所述的半导体发光器件，还包括至少一个指状电极，所述至少一个指状电极连接至所述蚀刻停止层并且延伸至在所述第二电极与所述支承衬底之间的空间中。
10.根据权利要求5所述的半导体发光器件，其中，所述蚀刻停止层包括绝缘材料，并且布置在所述第二电极的一部分上以包围并暴露所述第二电极的与所述连接电极连接的暴露的部分。
11.根据权利要求6所述的半导体发光器件，还包括平坦化层，该平坦化层位于所述第二电极与所述支承衬底之间，并且具有接合至所述支承衬底的平坦化的表面。
12.根据权利要求5所述的半导体发光器件，其中，所述绝缘层设置在所述通孔的内侧壁上，并且延伸至所述层叠式半导体结构的第一表面。
13.根据权利要求12所述的半导体发光器件，其中，所述绝缘层延伸以覆盖所述第一电极的一部分，并且
所述连接电极延伸至所述绝缘层的延伸部分上。
14.根据权利要求1所述的半导体发光器件，还包括包围所述层叠式半导体结构的侧表面的绝缘构件。
15.根据权利要求14所述的半导体发光器件，其中，所述连接电极设置在所述层叠式半导体结构的侧表面上，并且
所述绝缘层设置在所述连接电极与所述层叠式半导体结构的侧表面之间。
16.根据权利要求14所述的半导体发光器件，其中，所述绝缘构件包括透光粘合剂材料，并且设置在所述层叠式半导体结构的第二表面与所述支承衬底之间，以将所述层叠式半导体结构接合至所述支承衬底。
17.根据权利要求1所述的半导体发光器件，还包括电极保护层，该电极保护层设置在所述第二电极与所述支承衬底之间并且被构造为保护所述第二电极。
18.根据权利要求1所述的半导体发光器件，其中，所述支承衬底由玻璃或聚合物树脂形成。
19.根据权利要求18所述的半导体发光器件，其中，所述支承衬底包括荧光物或量子点。
20.根据权利要求1所述的半导体发光器件，其中，所述第一导电类型的半导体层是n型半导体层，并且所述第二导电类型的半导体层是p型半导体层。
21.一种半导体发光器件，包括：
层叠式半导体结构，其包括彼此相对的第一表面和第二表面、分别形成所述第一表面和所述第二表面的第一导电类型的半导体层和第二导电类型的半导体层、以及设置在所述第一导电类型的半导体层与所述第二导电类型的半导体层之间的有源层；
第一电极，其设置在所述层叠式半导体结构的第一表面上，并且连接至所述第一导电类型的半导体层；
第二电极，其设置在所述层叠式半导体结构的第二表面的大部分上，连接至所述第二导电类型的半导体层，并且由透光电极形成；
连接电极，其连接至所述第二电极以延伸至所述层叠式半导体结构的第一表面，其中所述连接电极的设置在所述第一表面上的部分被设为焊盘区域；
透光衬底，其设置在所述第二电极上；以及
绝缘层，其设为使所述连接电极与所述有源层和所述第一导电类型的半导体层绝缘，
其中，所述绝缘层延伸以覆盖所述第一电极的一部分，并且所述连接电极的焊盘区域设置在所述绝缘层的延伸的部分上。
22.根据权利要求21所述的半导体发光器件，还包括设置在所述透光衬底与所述第二电极之间的透光粘合剂层。
23.根据权利要求21所述的半导体发光器件，其中，所述连接电极设置在所述层叠式半导体结构的侧表面上，并且所述绝缘层设置在所述连接电极与所述层叠式半导体结构的侧表面之间，并且
所述半导体发光器件还包括绝缘构件，该绝缘构件包围所述层叠式半导体结构的侧表面和第一表面，并且由透光粘合剂材料形成以接合至所述透光衬底。
24.根据权利要求23所述的半导体发光器件，其中，所述层叠式半导体结构的侧表面包括朝着所述第二表面倾斜的表面。
25.一种半导体发光器件，包括：
支承衬底，其包括被划分为第一区和第二区的上表面，其中所述第一区被设为焊盘区域；
层叠式半导体结构，其包括按次序设置在所述支承衬底的上表面的第二区中的第二导电类型的半导体层、有源层和第一导电类型的半导体层；
第一电极，其设置在所述第一导电类型的半导体层上；以及
第二电极，其设置在所述第二导电类型的半导体层与所述支承衬底之间，以占据所述第二导电类型的半导体层的表面的大部分，并延伸至所述第一区。
CN201510549322.6A 2014-09-02 2015-08-31 半导体发光器件 Active CN105390580B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0116461 2014-09-02
KR1020140116461A KR102282141B1 (ko) 2014-09-02 2014-09-02 반도체 발광소자

Publications (2)

Publication Number Publication Date
CN105390580A true CN105390580A (zh) 2016-03-09
CN105390580B CN105390580B (zh) 2019-09-24

Family

ID=55312394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510549322.6A Active CN105390580B (zh) 2014-09-02 2015-08-31 半导体发光器件

Country Status (5)

Country Link
US (1) US9450151B2 (zh)
KR (1) KR102282141B1 (zh)
CN (1) CN105390580B (zh)
DE (1) DE102015114446A1 (zh)
TW (1) TWI655793B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920868A (zh) * 2016-11-03 2017-07-04 友达光电股份有限公司 发光装置与其制作方法
CN108183155A (zh) * 2016-12-08 2018-06-19 三星电子株式会社 半导体发光器件
CN108574032A (zh) * 2017-03-10 2018-09-25 英属开曼群岛商錼创科技股份有限公司 发光元件与显示设备
CN109545917A (zh) * 2018-11-30 2019-03-29 扬州乾照光电有限公司 一种四元覆晶式led结构及制作方法
WO2020029943A1 (zh) * 2018-08-06 2020-02-13 厦门乾照光电股份有限公司 倒装发光芯片及其制造方法
CN112490303A (zh) * 2020-10-28 2021-03-12 南昌大学 n面出光为特定几何图形的AlGaInP薄膜LED芯片结构
CN113257971A (zh) * 2021-06-30 2021-08-13 南昌凯捷半导体科技有限公司 一种红光mini-LED芯片及制作方法
CN113921676A (zh) * 2021-09-14 2022-01-11 厦门三安光电有限公司 发光二极管及发光模块

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014088322A1 (ko) * 2012-12-04 2014-06-12 주식회사 세미콘라이트 반도체 발광소자 및 이를 제조하는 방법
US9666779B2 (en) * 2013-11-25 2017-05-30 Yangzhou Zhongke Semiconductor Lighting Co., Ltd. Semiconductor light emitting diode chip with current extension layer and graphical current extension layers
KR102282141B1 (ko) * 2014-09-02 2021-07-28 삼성전자주식회사 반도체 발광소자
JP6365263B2 (ja) * 2014-11-21 2018-08-01 日亜化学工業株式会社 半導体発光素子の製造方法
CN104657707B (zh) * 2015-01-30 2018-03-20 业成光电（深圳）有限公司 指纹识别装置及其制作方法
KR102316325B1 (ko) * 2015-07-06 2021-10-22 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2017013869A1 (ja) * 2015-07-22 2017-01-26 パナソニックＩｐマネジメント株式会社 発光装置及び発光モジュール
KR20170018201A (ko) * 2015-08-06 2017-02-16 삼성전자주식회사 반도체 발광소자 및 제조방법
KR102373677B1 (ko) * 2015-08-24 2022-03-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
KR102412409B1 (ko) * 2015-10-26 2022-06-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
JP2017220478A (ja) * 2016-06-03 2017-12-14 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2017220479A (ja) * 2016-06-03 2017-12-14 株式会社ディスコ 発光ダイオードチップの製造方法
JP7118427B2 (ja) 2016-06-20 2022-08-16 スージョウ レキン セミコンダクター カンパニー リミテッド 半導体素子
JP2018010900A (ja) * 2016-07-11 2018-01-18 株式会社ディスコ 発光ダイオードチップの製造方法
JP2018010901A (ja) * 2016-07-11 2018-01-18 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018014425A (ja) * 2016-07-21 2018-01-25 株式会社ディスコ 発光ダイオードチップの製造方法
DE102016009885A1 (de) * 2016-08-17 2018-02-22 Universität Siegen Lichtemittierendes Bauteil
US10340415B2 (en) 2016-09-01 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package including the same
KR102524303B1 (ko) 2016-09-10 2023-04-24 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
JP7403797B2 (ja) 2016-09-13 2023-12-25 スージョウ レキン セミコンダクター カンパニー リミテッド 半導体素子およびこれを含む半導体素子パッケージ
US10811305B2 (en) * 2016-09-22 2020-10-20 International Business Machines Corporation Wafer level integration including design/co-design, structure process, equipment stress management, and thermal management
US10903395B2 (en) 2016-11-24 2021-01-26 Lg Innotek Co., Ltd. Semiconductor device having varying concentrations of aluminum
KR102652087B1 (ko) 2016-12-16 2024-03-28 삼성전자주식회사 반도체 발광소자
KR102613238B1 (ko) 2017-01-10 2023-12-13 삼성전자주식회사 반도체 발광 소자 및 그 제조 방법
TWI631726B (zh) * 2017-03-10 2018-08-01 錼創科技股份有限公司 發光元件與顯示裝置
JP6928233B2 (ja) * 2017-04-05 2021-09-01 日亜化学工業株式会社 発光装置
WO2018190618A1 (ko) * 2017-04-10 2018-10-18 엘지이노텍 주식회사 반도체 소자
US10312207B2 (en) 2017-07-14 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation scheme for pad openings and trenches
KR102390828B1 (ko) * 2017-08-14 2022-04-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
CN111670488B (zh) * 2018-02-01 2021-08-17 新唐科技日本株式会社 半导体装置
US10784407B2 (en) 2018-04-23 2020-09-22 Asahi Kasei Kabushiki Kaisha Nitride semiconductor light emitting element and nitride semiconductor light emitting device
DE102018117018A1 (de) * 2018-07-13 2020-01-16 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement mit einer silberhaltigen stromaufweitungsstruktur und optoelektronische vorrichtung
US11139342B2 (en) 2018-09-26 2021-10-05 Nitride Semiconductors Co., Ltd. UV-LED and display
JP2020057749A (ja) * 2018-09-26 2020-04-09 ナイトライド・セミコンダクター株式会社 Ｕｖ−ｌｅｄ及びディスプレイ
KR102590229B1 (ko) 2018-10-15 2023-10-17 삼성전자주식회사 Led 소자 및 led 소자의 제조 방법
TWI677117B (zh) 2018-11-05 2019-11-11 友達光電股份有限公司 元件基板
CN113169049B (zh) * 2018-12-10 2022-07-05 株式会社菲尔尼克斯 半导体基板及其制造方法以及半导体元件的制造方法
DE102019113119A1 (de) * 2019-05-17 2020-11-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102020124258A1 (de) * 2020-09-17 2022-03-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
TWI751758B (zh) * 2020-10-27 2022-01-01 錼創顯示科技股份有限公司 微型發光二極體
DE102021202026A1 (de) * 2021-03-03 2022-09-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
TWI830472B (zh) * 2022-08-18 2024-01-21 環球晶圓股份有限公司 發光元件製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100032694A1 (en) * 2006-01-09 2010-02-11 Seoul Opto Device Co., Ltd. Light emitting diode with ito layer and method for fabricating the same
WO2014007479A1 (en) * 2012-07-02 2014-01-09 Seoul Opto Device Co., Ltd. Light emitting diode module for surface mount technology and method of manufacturing the same
CN103682033A (zh) * 2012-08-30 2014-03-26 隆达电子股份有限公司 倒装式发光二极管结构及其制造方法

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1758169A3 (en) 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6784463B2 (en) * 1997-06-03 2004-08-31 Lumileds Lighting U.S., Llc III-Phospide and III-Arsenide flip chip light-emitting devices
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
US6287882B1 (en) 1999-10-04 2001-09-11 Visual Photonics Epitaxy Co., Ltd. Light emitting diode with a metal-coated reflective permanent substrate and the method for manufacturing the same
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
EP1420463A4 (en) 2001-08-22 2008-11-26 Sony Corp NITRID SEMICONDUCTOR ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
TWI222759B (en) 2003-07-03 2004-10-21 Epitech Corp Ltd Light emitting diode and method for manufacturing the same
US7008858B2 (en) 2003-07-04 2006-03-07 Epistar Corporation Light emitting diode having an adhesive layer and a reflective layer and manufacturing method thereof
EP1665397A2 (en) * 2003-09-16 2006-06-07 Matsushita Electric Industrial Co., Ltd. Led lighting source and led lighting apparatus
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
JP4332407B2 (ja) 2003-10-31 2009-09-16 シャープ株式会社 半導体発光素子及びその製造方法
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
US7227192B2 (en) * 2004-03-31 2007-06-05 Tekcove Co., Ltd Light-emitting device and manufacturing process of the light-emitting device
JP4116587B2 (ja) * 2004-04-13 2008-07-09 浜松ホトニクス株式会社 半導体発光素子及びその製造方法
US20050274970A1 (en) 2004-06-14 2005-12-15 Lumileds Lighting U.S., Llc Light emitting device with transparent substrate having backside vias
TWI257714B (en) * 2004-10-20 2006-07-01 Arima Optoelectronics Corp Light-emitting device using multilayer composite metal plated layer as flip-chip electrode
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
US8405106B2 (en) 2006-10-17 2013-03-26 Epistar Corporation Light-emitting device
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100818466B1 (ko) * 2007-02-13 2008-04-02 삼성전기주식회사 반도체 발광소자
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
US7799600B2 (en) 2007-05-31 2010-09-21 Chien-Min Sung Doped diamond LED devices and associated methods
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
US9634191B2 (en) * 2007-11-14 2017-04-25 Cree, Inc. Wire bond free wafer level LED
CN100483762C (zh) 2008-02-25 2009-04-29 鹤山丽得电子实业有限公司 一种发光二极管器件的制造方法
US10147843B2 (en) * 2008-07-24 2018-12-04 Lumileds Llc Semiconductor light emitting device including a window layer and a light-directing structure
US8236582B2 (en) * 2008-07-24 2012-08-07 Philips Lumileds Lighting Company, Llc Controlling edge emission in package-free LED die
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
JP5057398B2 (ja) 2008-08-05 2012-10-24 シャープ株式会社 窒化物半導体発光素子およびその製造方法
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR101007113B1 (ko) 2008-11-25 2011-01-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8211722B2 (en) 2009-07-20 2012-07-03 Lu Lien-Shine Flip-chip GaN LED fabrication method
JP2011119519A (ja) * 2009-12-04 2011-06-16 Showa Denko Kk 半導体発光素子及び半導体発光装置
KR101106151B1 (ko) * 2009-12-31 2012-01-20 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
US8329482B2 (en) 2010-04-30 2012-12-11 Cree, Inc. White-emitting LED chips and method for making same
JP2012023328A (ja) * 2010-06-18 2012-02-02 Citizen Holdings Co Ltd 半導体発光素子及びその製造方法
KR101154320B1 (ko) 2010-12-20 2012-06-13 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 이를 포함하는 조명 장치
CN104066370B (zh) 2011-12-30 2016-10-19 视乐有限公司 用于眼科的集成装置
WO2013154715A1 (en) 2012-04-11 2013-10-17 Toshiba Techno Center, Inc. Light emitting devices having shielded silicon substrates
US9155146B2 (en) * 2012-09-07 2015-10-06 Samsung Electronics Co., Ltd. Light source apparatus and light emitting diode package
KR102188495B1 (ko) * 2014-01-21 2020-12-08 삼성전자주식회사 반도체 발광소자의 제조 방법
KR102282141B1 (ko) * 2014-09-02 2021-07-28 삼성전자주식회사 반도체 발광소자
KR102277127B1 (ko) * 2014-10-17 2021-07-15 삼성전자주식회사 발광소자 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100032694A1 (en) * 2006-01-09 2010-02-11 Seoul Opto Device Co., Ltd. Light emitting diode with ito layer and method for fabricating the same
WO2014007479A1 (en) * 2012-07-02 2014-01-09 Seoul Opto Device Co., Ltd. Light emitting diode module for surface mount technology and method of manufacturing the same
CN103682033A (zh) * 2012-08-30 2014-03-26 隆达电子股份有限公司 倒装式发光二极管结构及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920868A (zh) * 2016-11-03 2017-07-04 友达光电股份有限公司 发光装置与其制作方法
US10325892B2 (en) 2016-11-03 2019-06-18 Au Optronics Corporation Light emitting device and manufacturing method thereof
CN108183155A (zh) * 2016-12-08 2018-06-19 三星电子株式会社 半导体发光器件
CN108574032A (zh) * 2017-03-10 2018-09-25 英属开曼群岛商錼创科技股份有限公司 发光元件与显示设备
WO2020029943A1 (zh) * 2018-08-06 2020-02-13 厦门乾照光电股份有限公司 倒装发光芯片及其制造方法
CN109545917A (zh) * 2018-11-30 2019-03-29 扬州乾照光电有限公司 一种四元覆晶式led结构及制作方法
CN112490303A (zh) * 2020-10-28 2021-03-12 南昌大学 n面出光为特定几何图形的AlGaInP薄膜LED芯片结构
CN113257971A (zh) * 2021-06-30 2021-08-13 南昌凯捷半导体科技有限公司 一种红光mini-LED芯片及制作方法
CN113257971B (zh) * 2021-06-30 2021-10-22 南昌凯捷半导体科技有限公司 一种红光mini-LED芯片的制作方法
CN113921676A (zh) * 2021-09-14 2022-01-11 厦门三安光电有限公司 发光二极管及发光模块

Also Published As

Publication number Publication date
TWI655793B (zh) 2019-04-01
KR102282141B1 (ko) 2021-07-28
DE102015114446A1 (de) 2016-03-03
US9450151B2 (en) 2016-09-20
TW201611357A (zh) 2016-03-16
CN105390580B (zh) 2019-09-24
KR20160028086A (ko) 2016-03-11
US20160064611A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
CN105390580A (zh) 半导体发光器件
US10217914B2 (en) Semiconductor light emitting device
US9543475B2 (en) Light emitting device and method of manufacturing the same
CN102263172B (zh) 半导体芯片、发光器件和制造半导体芯片的方法
KR102075981B1 (ko) 발광다이오드 패키지의 제조방법
KR102122363B1 (ko) 발광장치 및 광원 구동장치
KR102372893B1 (ko) 발광 소자 제조용 화학 기상 증착 장치
US9929320B2 (en) Wavelength conversion film and light emitting device package including the same
KR102255214B1 (ko) 발광 소자
US20160172532A1 (en) Method of manufacturing semiconductor light-emitting device
CN106910812A (zh) 发光二极管封装件
US20170040515A1 (en) Semiconductor light emitting device and method of manufacturing the same
KR20150138479A (ko) 발광 소자 패키지의 제조 방법
US10304990B2 (en) Method of fabricating semiconductor light emitting device
US20150372207A1 (en) Semiconductor light emitting device package
CN104848057A (zh) 制造光源模块的方法
US20170040494A1 (en) Semiconductor light emitting device and method of manufacturing same
US20220216188A1 (en) Light emitting device and light emitting module having the same
US20230093367A1 (en) Light emitting device and light emitting module having the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant