TW201442165A - 半導體裝置及半導體晶圓 - Google Patents

半導體裝置及半導體晶圓 Download PDF

Info

Publication number
TW201442165A
TW201442165A TW103105283A TW103105283A TW201442165A TW 201442165 A TW201442165 A TW 201442165A TW 103105283 A TW103105283 A TW 103105283A TW 103105283 A TW103105283 A TW 103105283A TW 201442165 A TW201442165 A TW 201442165A
Authority
TW
Taiwan
Prior art keywords
outer ring
ring
seal ring
our1
region
Prior art date
Application number
TW103105283A
Other languages
English (en)
Other versions
TWI612623B (zh
Inventor
Yasushi Ishii
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW201442165A publication Critical patent/TW201442165A/zh
Application granted granted Critical
Publication of TWI612623B publication Critical patent/TWI612623B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

〔課題〕一種可提高經過切割製程所獲得之半導體裝置可靠性之技術。〔解決手段〕在環形區域(RR)中之密封環(SR)之外側設置外環(OUR1)，且在該外環(OUR1)之外側設置有外環(OUR2)。經此，例如，在以劃片刀對環形區域(RR)的外側之切割區域(SCR)進行切斷時，可防止裂痕擴到環形區域(RR)中之密封環(SR)。

Description

半導體裝置及半導體晶圓
本發明是有關一種半導體裝置及半導體晶圓，例如，一種適用於具備環形區域之半導體裝置及半導體晶圓之有效的技術，該環形區域係在形成有積體電路之電路區域的外側配置了密封環者。
在日本特開2011-222939號專利公報(專利文獻1)中，記載著在防潮環的外側之防裂窗的正下方區域設置裂痕防護環之半導體裝置。此時，裂痕防護環的上表面是被構成從防裂窗的底面露出。
在日本特開2008-270720號專利公報(專利文獻2)中，記載著在防潮屏蔽環的外側之開口部正下方區域上設置金屬線之半導體裝置。
在日本特開2011-9795號專利公報(專利文獻3)中，記載著在水分遮蔽壁即密封環的外側設有防止氮化矽膜剝離溝，在該密封環和防止氮化矽膜剝離溝之間設有外部密封環之半導體裝置。
〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本特開2011-222939號專利公報
〔專利文獻2〕日本特開2008-270720號專利公報
〔專利文獻3〕日本特開2011-9795號專利公報
例如，在半導體晶圓中，存在有複數個晶片區域，且這些複數個晶片區域是藉由切割區域而被區劃。接著，在半導體裝置的製造工程中，利用沿著切割區域對半導體晶圓切割(切割製程)的方式，個片化複數個晶片區域，便可從半導體晶圓取得複數個半導體晶片。
從提高從切割製程所取得之半導體晶片之可靠性來看，還需進一步改進半導體晶片及半導體晶圓的構造。
其他的課題及新穎的特徵，載明在本說明書之記述及附圖中。
根據本發明之一實施方式，本文中半導體裝置具備：密封環、溝部，係形成於密封環外側、第1外環，係配置在密封環和溝部之間、以及第2外環，係配置 在第1外環外側，且從平面上看前述第2外環與溝部重疊。
根據一實施方式，可提升半導體裝置的可靠性。
1S‧‧‧半導體基板
AF‧‧‧鋁膜
AMP‧‧‧金屬圖案
AMP2‧‧‧金屬圖案
AR‧‧‧區域
CLK1‧‧‧裂痕
CLK2‧‧‧裂痕
CLK3‧‧‧裂痕
CNR‧‧‧角落部
CR‧‧‧晶片區域
DB‧‧‧劃片刀
DIT‧‧‧溝部
DIT1‧‧‧溝
DIT2‧‧‧溝
DMY1‧‧‧虛擬圖案
DMY2‧‧‧虛擬圖案
IL‧‧‧層間絕緣膜
IL1‧‧‧層間絕緣膜
IL2‧‧‧層間絕緣膜
IL7‧‧‧層間絕緣膜
L1‧‧‧距離
L2‧‧‧寬度
L3‧‧‧寬度
LAR‧‧‧鐳射光
LR‧‧‧電路區域
LSS‧‧‧角落補強用圖案
MP1‧‧‧金屬圖案
MP2‧‧‧金屬圖案
MP3‧‧‧金屬圖案
MP4‧‧‧金屬圖案
MP5‧‧‧金屬圖案
OP1‧‧‧開口部
OP2‧‧‧開口部
OUR1‧‧‧外環
OUR2‧‧‧外環
PAS‧‧‧表面保護膜
PD‧‧‧焊墊
PLG1‧‧‧插塞
PLG2‧‧‧插塞
PLG3‧‧‧插塞
PLG4‧‧‧插塞
RR‧‧‧環形區域
SCR‧‧‧切割區域
SR‧‧‧密封環
STI‧‧‧場絕緣膜
TR‧‧‧場效應電晶體
W1‧‧‧寬度
W2‧‧‧寬度
W3‧‧‧寬度
WF‧‧‧半導體晶圓
WL1‧‧‧配線
X1‧‧‧距離
X2‧‧‧距離
Y1‧‧‧距離
Y2‧‧‧距離
〔圖1〕為表示半導體晶圓的布局構成之平面圖。
〔圖2〕為表示放大在圖1所顯示之半導體晶圓的一部分區域之圖。
〔圖3〕為沿著圖2的A-A線切斷之剖視圖。
〔圖4〕為示意地表示切割半導體晶圓的製程之剖視圖。
〔圖5〕為說明相關技術中切割製程的改善餘地之剖視圖。
〔圖6〕為表示利用照射鐳射光到半導體晶圓的切割區域，以對切割區域進行切斷的切割製程之改善餘地之剖視圖。
〔圖7〕為表示放大在圖1所顯示之半導體晶圓的一部分區域之圖。
〔圖8〕為表示放大在圖7所顯示的一部分區域之平面圖，即晶片區域之角落部附近的平面布局構成之圖。
〔圖9〕為沿著圖7的A-A線切斷之剖視圖。
〔圖10〕為表示第1實施方式中切割半導體晶圓的製程之剖視圖。
〔圖11〕為表示第1實施方式中半導體裝置的製造工程之剖視圖。
〔圖12〕為表示接著圖11之半導體裝置的製造工程之剖視圖。
〔圖13〕為表示接著圖12之半導體裝置的製造工程之剖視圖。
〔圖14〕為表示接著圖13之半導體裝置的製造工程之剖視圖。
〔圖15〕為表示接著圖14之半導體裝置的製造工程之剖視圖。
〔圖16〕為表示接著圖15之半導體裝置的製造工程之剖視圖。
〔圖17〕為表示接著圖16之半導體裝置的製造工程之剖視圖。
〔圖18〕為表示接著圖17之半導體裝置的製造工程之剖視圖。
〔圖19〕為表示接著圖18之半導體裝置的製造工程之剖視圖。
〔圖20〕為表示接著圖19之半導體裝置的製造工程之剖視圖。
〔圖21〕為表示接著圖20之半導體裝置的製造工程 之剖視圖。
〔圖22〕為表示接著圖21之半導體裝置的製造工程之剖視圖。
〔圖23〕為表示接著圖22之半導體裝置的製造工程之剖視圖。
〔圖24〕為表示接著圖23之半導體裝置的製造工程之剖視圖。
〔圖25〕為表示接著圖24之半導體裝置的製造工程之剖視圖。
〔圖26〕為表示第2實施方式中半導體裝置的構成之剖視圖。
〔圖27〕為表示第3實施方式中半導體裝置的構成之剖視圖。
〔圖28〕為表示第4實施方式中半導體裝置的構成之剖視圖。
［圖29〕為表示第5實施方式中半導體裝置的構成之剖視圖。
〔圖30〕為表示第6實施方式中半導體裝置的構成之剖視圖。
〔圖31〕為表示第7實施方式的半導體晶圓中，晶片區域的角落部附近之平面布局構成之圖。
〔圖32〕為沿著圖31的A-A線切斷之剖視圖。
〔圖33〕為沿著圖31的B-B線切斷之剖視圖。
〔圖34〕為表示第8實施方式的半導體晶圓中，晶 片區域的角落部附近之平面布局構成之圖。
〔圖35〕為沿著圖34的A-A線切斷之剖視圖。
〔圖36〕為沿著圖34的B-B線切斷之剖視圖。
〔圖37〕為表示第9實施方式的半導體晶圓中，晶片區域的角落部附近之平面布局構成之圖。
〔圖38〕為沿著圖37的A-A線切斷之剖視圖。
〔圖39〕為表示第10實施方式的半導體晶圓中，角落部附近之平面布局構成之圖。
〔圖40〕為沿著圖39的A-A線切斷之剖視圖。
在以下實施方式中，為了方便，在必要時將幾個部分或將實施方式分割說明，除了需要特別說明的以外，這些都不是彼此獨立且無關係的，而是與其他一部分或者全部之變形例、詳細內容及補充說明等相互關聯的。
另外，在以下實施方式中提及要素數等(包括個數、數值、量、範圍等)時，除了特別說明及原理上已經明確限定了特定之數量等除外，其特定數並非指固定之數量，而是特定數以上或以下皆可。
更進一步，在以下實施方式中，除了特別說明的情況及原理上已經明確了是必要的情況之外，其構成要素(也包括要素步驟等)理所當然也並非是必須之要素。
同樣地，在以下實施方式中提及之構成要素 等形狀、位置關係等時，除了特別說明時及原理上已經明確了並非如此的情況，實質上是包括與其形狀等相近或者類似者。同理，有關上述數值及範圍也是同樣的。
而且，在用以說明實施方式的全部圖中，原則上對具有同一構件賦予同一符號，並省略掉其重複的說明。另外，為了讓圖面明顯易懂，即便在平面圖也有賦予剖面線的情況。
(第1實施方式)
圖1為表示半導體晶圓WF的布局構成之平面圖。如圖1所示，半導體晶圓WF為呈略圓盤形狀，且在內部區域具有複數個晶片區域CR。複數個晶片區域CR上分別形成具有MISFET(Metal Insulator Semiconductor Field Effect Transistor，金屬絕緣半導體場效電晶體)等的半導體元件和配線之積體電路，這些複數個晶片區域CR，是藉由切割區域SCR而被區劃。接下來，在半導體裝置的製造工程中，沿著切割區域SCR對半導體晶圓WF進行切割，將複數個晶片區域CR切斷，便可從半導體晶圓WF獲得複數個半導體晶片。
第1實施方式之技術思想，係思及到為了防止在對半導體晶圓WF進行切割時可能出現裂痕而導致半導體裝置(半導體晶片)之可靠性降低。下面對相關技術進行說明，同時還對相關技術所存在之改善餘地進行說明，之後對於對相關技術進行了改善後之第1實施方式之 技術思想進行說明。
(相關技術之說明)
圖2為表示放大在圖1所顯示之半導體晶圓WF的一部分區域之圖。具體地說就是，圖2為表示圖1中以虛線所包圍的區域之放大圖。圖2中示出了4個晶片區域CR，且形成有為了將這些4個晶片區域CR進行區劃之切割區域SCR。接下來，沿著該切割區域SCR對半導體晶圓WF進行切割，便可將圖2所示之4個晶片區域CR個片化成4個獨立之半導體晶片。
圖3為沿著圖2的A-A線切斷之剖視圖。如圖3所示，在晶片區域CR之外側形成有切割區域SCR，該晶片區域CR例如由形成有積體電路之電路區域LR、以及形成於該電路區域LR外側之環形區域RR。此時，以邊界線界定之2個區域中，將遠離各個晶片區域CR中心之區域側定義為“外側”，將離各個晶片區域CR中心近之區域側定義為“內側”。即，在半導體晶片之某個剖面中，將離半導體晶片之剖面即半導體晶片外周近之區域側定義為“外側”，將離半導體晶片外周遠之區域側定義為“內側”。
圖3所示之電路區域LR中，在半導體基板1S上形成有場絕緣膜STI，在由場絕緣膜STI區劃之活性區域中，例如形成有場效應電晶體TR。接著以覆蓋場效應電晶體TR之方式形成有多層層間絕緣膜，在該層間絕 緣膜上形成與場效應電晶體TR連接之插塞PLG1、以及與插塞PLG1電連接之配線WL1。該配線WL1例如由銅配線構成，且還形成有多層層間絕緣膜。在最上層上形成之配線WL1中，例如形成有由鋁膜構成之焊墊PD，且以覆蓋所述焊墊PD之方式形成有表面保護膜PAS。接著在表面保護膜PAS上形成有開口部，焊墊PD之一部分從所述開口部露出。例如，在引線結合製程中，所露出之焊墊PD上與由金屬線構成之引線連接。
接下來在圖3所示之環形區域RR中，以與半導體基板1S連接之方式形成有密封環SR。該密封環SR，例如，是由與半導體基板1S連接之插塞PLG2以及與插塞PLG2連接之金屬圖案MP1所構成。即，環形區域RR中在半導體基板1S上也形成有層間絕緣膜，且該層間絕緣膜上形成有插塞PLG2及多層金屬圖案MP1，且在積層方向上由插塞將相鄰之金屬圖案MP1進行連接。
金屬圖案MP1，例如，利用銅圖案所形成，在最上層之金屬圖案MP1上，例如，形成有利用鋁膜所形成之金屬圖案AMP。如此構成之密封環SR，是利用插塞PLG2、多層金屬圖案MP1、將金屬圖案之間進行連接之插塞、以及金屬圖案AMP所構成，構成了一種防護壁。因此，具有防護壁作用之密封環SR抑制從環形區域RR外部浸入之水分浸入電路區域LR。即，形成於環形區域RR中之密封環SR具有防止水分從外部浸入到電路區域LR之作用。由此，根據相關技術，由於形成於環形區 域RR中之密封環SR可以抑制水分浸入電路區域LR，所以可提高半導體裝置(半導體晶片)之可靠性。
另外，在相關技術中，如圖3所示，在具有密封環SR之層間絕緣膜上形成有表面保護膜PAS，且在該表面保護膜PAS上形成有抵達層間絕緣膜之溝部DIT。即，根據相關技術，圖3中在密封環SR之外側形成有溝部DIT。接下來，在形成有密封環SR及溝部DIT之環形區域RR之外側形成有切割區域SCR。
圖3所示之切割區域SCR中，在半導體基板1S上形成有層間絕緣膜，且在該層間絕緣膜上形成有表面保護膜PAS。切割區域SCR中有時也形成有如TEG圖案。TEG圖案係為了對元件級及IC(Integrated Circuit，積體電路)級中之基本結構、物理屬性、電特性、電路動作、可靠性、成品率等進行評價而製作之實驗樣品構成之圖案。但是，本說明書中，並未列出形成於切割區域SCR中之TEG圖案。
如上所述列出了相關技術中半導體裝置之結構，下面對形成於環形區域RR中溝部DIT之功能進行說明。圖4為示意地表示切割半導體晶圓的製程之剖視圖。在圖4之切割製程中，由劃片刀DB對切割區域SCR進行切斷。
此時係通過使劃片刀DB旋轉對切割區域SCR進行切斷，在旋轉之劃片刀DB劃入半導體晶圓時，對半導體晶圓施加向下之力，在旋轉之劃片刀DB抽離半 導體晶圓時，對半導體晶圓施加一種上提之力。
因此，在使用劃片刀DB對半導體晶圓之切割區域SCR進行切斷時，由於將向半導體晶圓施加力度，所以有可能導致半導體晶圓出現裂痕。
如上所述，如果在切割區域SCR中出現了裂痕，該裂痕將從切割區域SCR擴展到環形區域RR，還有可能抵達形成有環形區域RR之密封環SR。所以有可能導致密封環SR出現破損而使密封環SR遭到破壞，從而導致無法防止水分浸入電路區域LR之結果。因此有可能引起電路區域LR中積體電路之不良。
因此，根據相關技術，在環形區域RR內設置有溝部DIT。具體地說就是，在形成於環形區域RR中之密封環SR之外側設置有溝部DIT。此時，如圖4所示，在切割製程中所產生之裂痕CLK1將以溝部DIT之底部為起點，並延伸到切割區域SCR側。這是由於溝部DIT係通過除去表面保護膜PAS而形成的，所以在溝部DIT中，半導體晶圓之厚度將變薄而容易被割裂。即，在相關技術中，通過在表面保護膜PAS上設置溝部DIT，便可有意形成容易被割裂之部分。由此，在切割製程中發生之裂痕CLK1多以容易被割裂之溝部DIT之底部為起點，此時，如圖4所示，裂痕CLK1並未抵達密封環SR。因此，根據相關技術，可從在切割製程中發生之裂痕CLK1來保護密封環SR。
但是，本案發明人透過對上述相關技術進行 研究，結果證實了還存在明顯之改善餘地。下面對相關技術中存在之改善餘地進行說明。
(相關技術中存在之改善餘地)
圖5為說明相關技術中切割製程的改善餘地之剖視圖。如圖5所示，例如，在通過劃片刀DB對切割區域SCR進行切斷時，將對半導體晶圓施加一定之力。此時，在相關技術中，對此在形成於環形區域RR之密封環SR之外側設置了溝部DIT。
在該情況下，如圖5所示，在切割製程中出現之裂痕CLK2多以有意形成之容易被割裂之溝部DIT之底部為起點。
但是，以溝部DIT之底部為起點之裂痕CLK2不僅向環形區域RR外側之切割區域SCR擴展，而且還朝向配置在溝部DIT內側之密封環SR擴展。即，即使有意設定了容易被割裂之溝部DIT，也無法控制在該溝部DIT底部發生之裂痕CLK2之擴展方向。
因此，如圖4所示，如果發生在溝部DIT底部之裂痕CLK1朝向切割區域SCR擴展，就可以防止裂痕CLK1到達密封環SR。
另一方面，如圖5所示，如果發生在溝部DIT底部之裂痕CLK2向密封環SR擴展時，裂痕CLK2將會到達密封環SR而可能使密封環SR遭到破壞。
而且，如果在切割製程中對半導體晶圓施加 之力(應力)過強，則將如圖5所示，出現裂痕CLK3之起點將不在溝部DIT底部，而有可能發生在劃片刀DB和半導體晶圓之接觸區域。在該情況下，因裂痕CLK3朝向密封環SR擴展並到達密封環SR，從而可能造成密封環SR遭到損壞。
如上所述，相關技術並不能充分防止切割製程中所出現之裂痕到達形成於環形區域RR中之密封環SR，結果也無法確保因密封環SR出現裂痕而導致水分浸入電路區域LR，所以還存在著改善餘地。即，從提高半導體裝置可靠性之觀點考慮，相關技術中還存在著改善餘地。
此時，如圖5所示，可加大密封環SR和溝部DIT之間之距離L1。這是由於，透過加大密封環SR和溝部DIT之間之距離L1，裂痕CLK2之起點便在溝部DIT，所以即使該裂痕CLK2向密封環SR擴展，也可降低裂痕CLK2到達密封環SR之可能性。
更進一步，例如，如圖5所示，即使發生裂痕CLK3之起點不在溝部DIT之底部，而在劃片刀DB和半導體晶圓之接觸區域，由於從裂痕CLK3之起點至密封環SR之距離變大，所以也可降低裂痕CLK3到達密封環SR之可能性。
但是，此時加大密封環SR和溝部DIT之間之 距離L1即加大環形區域RR之尺寸，由於環形區域RR係構成晶片區域CR之一部分，所以加大環形區域RR即意 味著加大晶片區域CR。因此，從1片半導體晶圓所獲得之半導體晶片之數量將減少，因而將增加半導體裝置之製造成本。
如上所述，從減小裂痕CLK2及裂痕CLK3到達密封環SR之可能性方面考慮，加大密封環SR和溝部DIT之間之距離L1係一種有效方法。但是，在裂痕CLK2及裂痕CLK3之尺寸過大時，即使加大密封環SR和溝部DIT之間之距離L1，由於存在對密封環SR造成破壞之電位，所以，從防止對密封環SR造成破壞之觀點考慮，我們認為這並非充分之對策。而且，如上所述，如果採用加大了密封環SR和溝部DIT之間之距離L1之結構，則必然導致包括環形區域RR之晶片區域CR之尺寸增大，由此，從削減半導體裝置之製造成本方面考慮，這也並非有效對策。
另外，在切割製程中，如圖4及圖5所示，除了使用劃片刀DB將半導體晶圓進行切斷之方法外，還可如圖6所示，通過用鐳射LAR對切割區域SCR進行照射來對半導體晶圓進行切斷之技術(鐳射切割)。
圖6為表示利用照射鐳射光LAR到半導體晶圓的切割區域SCR，以對切割區域SCR進行切斷的切割製程之改善餘地之剖視圖。圖6中，被稱為鐳射切割之技術係指將鐳射LAR照射到半導體晶圓上，並利用對照射區域進行加熱使半導體晶圓之照射區域燃燒以切斷之技術。此時，不僅鐳射LAR照射到之區域，由於照射區域 之週邊區域也被加熱，所以週邊區域之膜也被燃燒而消失。此時，因半導體晶圓中形成之膜之種類及加熱分佈不同，膜之易燃程度也不同。因此，如圖6所示，由鐳射切割之切斷面將由於半導體晶圓上形成之膜易燃性不同而成為凹凸形狀。結果，在凹凸性狀之切斷面上容易產生異物(廢棄物)。
近年來為了降低層間絕緣膜之寄生電容，層間絕緣膜中如使用了比以SiOC膜為代表之氧化矽膜介電常數低之介電常數膜。例如，為SiOC膜時，由於膜中含有碳元素，所以易於燃燒。因此，如果層間絕緣膜之一部分使用了低介電常數膜時，由於形成在半導體晶圓上膜之易燃性之顯著不同而導致鐳射切割面上之凹凸形狀也變得很明顯。
如上所述，根據相關技術，從提高經切割製程而獲得之半導體晶片之可靠性方面考慮，半導體晶片及半導體晶圓之結構方面還存在著改善餘地。因此，第1實施方式中，採取了相關技術中上述改善餘地之方法。下面說明採取了改善方法之第1實施方式中之技術思想。
(第1實施方式中半導體裝置之構成)
圖7為表示放大在圖1所顯示之半導體晶圓WF的一部分區域之圖。具體地說就是，圖7為表示圖1中以虛線所包圍的區域之放大圖。圖7中示出了4個晶片區域CR，且形成有為了將這些4個晶片區域CR進行區劃之切 割區域SCR。接下來，沿著該切割區域SCR對半導體晶圓WF進行切割，便可將圖7所示之4個晶片區域CR個片化成4個獨立之半導體晶片。
圖8為表示放大在圖7所顯示的一部分區域AR之平面圖，即晶片區域CR之角落部CNR附近的平面布局構成之圖。如圖8所示，在具有角落部CNR之晶片區域CR上形成有密封環SR。該密封環SR在角落部CNR以外之區域上，以沿著晶片區域CR之外周線延伸之方式配置、且在角落部CNR中，以與角落部CNR隔離之方式配置。即，密封環SR如圖8所示，在角落部CNR以外之區域中晶片區域CR之外周線和密封環SR之間之距離比角落部CNR和密封環SR之間之距離大。
此時，本說明書中，將角落部CNR中之密封環SR之配置結構稱為傾斜圖案。下面對晶片區域CR之角落部CNR中將密封環SR稱為傾斜圖案之理由進行說明。即，與角落部CNR以外之外周區域相比，晶片區域CR之角落部CNR中更容易產生裂痕。特別是從角落部CNR朝向晶片區域CR內部之方向上更容易產生裂痕。在該情況下，如果角落部CNR和密封環SR之間之距離過小，則在角落部CNR產生之裂痕將更容易到達密封環SR。結果，密封環SR將因裂痕而遭到破壞，從而導致密封環SR不再具有水分防護壁之作用。由此，如果水分浸入到密封環SR之內側區域即電路區域，將對在電路區域中形成之積體電路之動作之可靠性帶來不利影響。
如上所述，在第1實施方式之晶片區域CR之角落部CNR中，密封環SR為具有傾斜圖形之構成。在該情況下，由於角落部CNR和密封環SR之間之距離變大，所以在角落部CNR中產生裂痕，即使該裂痕擴展到晶片區域CR之內部方向，也可抑制其擴展到密封環SR。結果，在容易出現裂痕之角落部CNR中，例如即使產生了裂痕，密封環SR也可降低因裂痕而遭破壞之電位。即，即使在角落部CNR中出現了裂痕，由於其具有密封環SR之水分防護壁之作用，所以可防止水分浸入到密封環SR之內側區域即電路區域。由此，可提高在電路區域中形成之積體電路動作之可靠性。
接下來，在第1實施方式中，沿著晶片區域CR之外周線配置有溝部(縫隙)DIT。具體如圖8所示，溝部DIT沿著具有角落部CNR之晶片區域CR之外周線延伸。此時，從平面上看，溝部DIT配置在密封環SR之外側。即，從平面上看，溝部DIT以被晶片區域CR之外周線和密封環SR夾著之方式配置。
接下來，在第1實施方式中，從平面上看溝部DIT和密封環SR之間設置有外環OUR1，且該外環外環OUR1也沿著晶片區域CR之外周線延伸。更進一步，在第1實施方式中，外環OUR1之外側上設置有外環OUR2，且該外環OUR2也沿著晶片區域CR之外周線延伸。特別是，從平面上看，外環OUR2以與溝部DIT重疊之方式配置。
在此，如圖8所示，密封環SR之寬度W1比外環OUR1之寬度W2及外環OUR2之寬度W3都大，而且，外環OUR1之寬度W2與外環OUR2之寬度W3為相同寬度。換言之就是，外環OUR1之寬度W2及外環OUR2之寬度W3比密封環SR之寬度W1小。第1實施方式中，外環OUR1之寬度W2和外環OUR2之寬度W3相同，如果比密封環SR之寬度W1小，則外環OUR1之寬度W2及外環OUR2之寬度W3則可選為最合適之寬度。
另外，在角落部CNR以外之區域中，密封環SR和外環OUR1之間之距離X1比外環OUR1和外環OUR2之間之距離X2大。換言之就是，外環OUR1和外環OUR2之間之距離X2比密封環SR和外環OUR1之間之距離X1小。
同樣地，角落部CNR中，密封環SR和外環OUR1之間之距離Y1比外環OUR1和外環OUR2之間之距離Y2大。換言之就是，外環OUR1和外環OUR2之間之距離Y2比密封環SR和外環OUR1之間之距離Y1小。
此時，密封環SR和外環OUR1之間之距離X1及距離Y1即為密封環SR之外周線和外環OUR1之內周線之間之距離，外環OUR1和外環OUR2之間之距離X2及距離Y2即為外環OUR1之外周線和外環OUR2之內周線之間之距離。
接著，圖9為沿著圖7的A-A線切斷之剖視圖。如圖9所示，在晶片區域CR之外側區域形成有切割 區域SCR，該晶片區域CR例如由形成有積體電路之電路區域LR、以及形成於該電路區域LR外側之環形區域RR。
圖9所示之電路區域LR中，在半導體基板1S上形成有場絕緣膜STI，在由場絕緣膜STI區劃之活性區域中，例如形成有場效應電晶體TR。接著以覆蓋場效應電晶體TR之方式形成有多層層間絕緣膜，在該層間絕緣膜上形成與場效應電晶體TR連接之插塞PLG1、以及與插塞PLG1電連接之配線WL1。該配線WL1例如由銅配線構成，且還形成有多層層間絕緣膜。在最上層上形成之配線WL1中，例如形成有由鋁膜構成之焊墊PD，且以覆蓋該焊墊PD之方式形成有表面保護膜PAS。接著在表面保護膜PAS上形成有開口部，焊墊PD之一部分從該開口部露出。例如，在引線結合製程中，所露出之焊墊PD上與由金屬線構成之引線連接。
接下來在圖9所示之環形區域RR中，以與半導體基板1S連接之方式形成有密封環SR。該密封環SR，例如，是由與半導體基板1S連接之插塞PLG2以及與插塞PLG2連接之金屬圖案MP1所構成。即，環形區域RR中在半導體基板1S上也形成有層間絕緣膜，且該層間絕緣膜上形成有插塞PLG2及多層金屬圖案MP1，且在積層方向上由插塞將相鄰之金屬圖案MP1進行連接。
金屬圖案MP1，例如，利用銅圖案所形成，在最上層之金屬圖案MP1上，例如，形成有利用鋁膜所 形成之金屬圖案AMP。如此構成之密封環SR，是利用插塞PLG2、多層金屬圖案MP1、將金屬圖案之間進行連接之插塞、以及金屬圖案AMP所構成，構成了一種防護壁。因此，具有防護壁作用之密封環SR抑制從環形區域RR外部浸入之水分浸入電路區域LR。即，形成於環形區域RR中之密封環SR具有防止水分從外部浸入到電路區域LR之作用。因此，根據第1實施方式，由於形成於環形區域RR中之密封環SR具有抑制水分從外部浸入電路區域LR之作用，所以可提高半導體裝置(半導體晶片)之可靠性。
更進一步，第1實施方式中，如圖9所示，在具有密封環SR之層間絕緣膜上形成表面保護膜PAS，並在該表面保護膜PAS上形成抵達層間絕緣膜之溝部DIT。即，在第1實施方式中，從半導體基板1S主面側之正上方上看，在密封環SR之外側形成有溝部DIT(請參照圖8)。
另外，在第1實施方式中，如圖9所示，在密封環SR之外側形成有外環OUR1，並在該外環OUR1之外側形成有外環OUR2。具體地說就是，從平面上看，在半導體基板1S主面側正上方之密封環SR和溝部DIT之間配置有外環OUR1，且以與溝部DIT重疊之方式配置有外環OUR2(請參照圖8)。該外環OUR1及外環OUR2如圖9所示配置在場絕緣膜STI之正上方，且與場絕緣膜STI隔開配置。即，外環OUR1及外環OUR2與場絕緣膜 STI不經由插塞連接。
接著，外環OUR1利用金屬圖案MP2所構成。即，在半導體基板1S上形成有場絕緣膜STI，且在該場絕緣膜STI上形成有層間絕緣膜。另外，在該層間絕緣膜上形成有多層金屬圖案MP2，且由插塞將相鄰之金屬圖案MP2進行連接。同樣地，外環OUR2由金屬圖案MP3構成。即，在半導體基板1S上形成有場絕緣膜STI，且在該場絕緣膜STI上形成有層間絕緣膜。另外，在該層間絕緣膜上形成有多層金屬圖案MP3，且由插塞將相鄰之金屬圖案MP3進行連接。如上所述，從平面上看，外環OUR1利用具有複數個金屬圖案MP2和複數個插塞之積層構造體所構成，其中，從平面上看，該複數個金屬圖案MP2以重疊之方式按積層配置，該複數個插塞將積層方向上相鄰之金屬圖案MP2進行連接。同樣地，外環OUR2由具有複數個金屬圖案MP3和複數個插塞之積層結構構成，其中，該複數個金屬圖案MP3從平面上看以重疊之方式配置而成，該複數個插塞在積層方向上將相鄰之金屬圖案MP3進行連接。
接下來，如圖9所示，在形成有密封環SR、溝部DIT、外環OUR1及外環OUR2之環形區域RR之外側上形成有切割區域SCR。
圖9所示之切割區域SCR中，在半導體基板1S上形成場絕緣膜STI，且在該場絕緣膜STI上形成層間絕緣膜。在該層間絕緣膜上形成有表面保護膜PAS。另 外，雖在切割區域SCR中有時形成有TEG圖案，但在第1實施方式中省略了TEG圖案之圖示。
(第1實施方式之特徵)
第1實施方式中半導體晶圓(半導體裝置)具有上述結構，下面說明其特徵。第1實施方式之第1特徵為：在環形區域RR中，在密封環SR之外側設置有外環OUR1，且在該外環OUR1之外側設置有外環OUR2。
經此，例如在通過劃片刀對環形區域RR外側之切割區域SCR進行切斷時，可防止裂痕擴到環形區域RR中之密封環SR。也就是說，第1實施方式中，由於在密封環SR之外側設置有外環OUR1及外環OUR2，所以在裂痕擴展到密封環SR之前，先擴展到外環OUR1及外環OUR2，並因此停止擴展。結果，根據第1實施方式，可防止切割製程中所發生之裂痕擴展到環形區域RR中之密封環SR上。
以下，詳細說明有關該特徵。圖10為表示本第1實施方式中切割半導體晶圓的製程之剖視圖。圖10中，示出了通過劃片刀DB將旋轉之切割區域SCR進行切斷之狀態。
圖10中，例如，在通過劃片刀DB對切割區域SCR進行切斷時，將對半導體晶圓施加一定之力。此時，在第1實施方式之半導體晶圓中，在環形區域RR上形成之密封環SR之外側設置有溝部DIT。在該情況下， 如圖10所示，在切割製程中出現之裂痕CLK2多以有意形成之容易被割裂之溝部DIT之底部為起點。
但是，以溝部DIT之底部為起點之裂痕CLK2不僅向環形區域RR外側之切割區域SCR擴展，而且還朝向配置在溝部DIT內側之密封環SR擴展。即，即使有意設定了容易被割裂之溝部DIT，也無法控制在該溝部DIT底部發生之裂痕CLK2之擴展方向。其結果，如圖10所示，在溝部DIT底部所發生之裂痕CLK2將有可能向密封環SR擴展。
關於該點，在第1實施方式中，在密封環SR和溝部DIT之間設置了外環OUR1。為此，即使如圖10所示，在溝部DIT底部發生之裂痕CLK2向密封環SR擴展時，裂痕CLK2在擴展到密封環SR之前必然先擴展到外環OUR1。即，在第1實施方式中，在比溝部DIT更靠內側之密封環SR側之內側區域上設置外環OUR1。由此，便可使裂痕CLK2擴展到外環OUR1時停止擴展。
也就是說，根據第1實施方式，在以為了易於切割而有意形成之溝部DIT底部為起點之裂痕CLK2擴展到密封環SR側時，在裂痕CLK2擴展到密封環SR之前將在成為障礙壁之外環OUR1處停止擴展。因此，可防止裂痕CLK2對密封環SR造成破壞。
因此，根據第1實施方式，通過在密封環SR和溝部DIT之間設置外環OUR1，便可防止裂痕CLK2對密封環SR造成破壞。其結果，根據本第1實施方式，可 確實防止水分通過遭到裂痕CLK2破壞之密封環SR而浸入電路區域LR，由此，可提高半導體晶圓及通過切割半導體晶圓而獲得之半導體晶片(半導體裝置)之可靠性。
如此，第1實施方式具有：在密封環SR之外側即溝部DIT之內側設置外環OUR1之特徵。例如，即使在密封環SR之外側設置外環OUR1，如果該外環OUR1形成在溝部DIT之外側，對於以溝部DIT之底部為起點並擴展到密封環SR側之裂痕CLK2來說，外環OUR1並不能成為裂痕CKL2之障礙壁。因此，如第1實施方式所述，只需在密封環SR之外側且在溝部DIT之內側形成外環OUR1，外環OUR1便具有防止以溝部DIT之底部為起點之裂痕CLK2向密封環SR側擴展之作用。即，藉由在密封環SR之外側且在溝部DIT之內側設置外環OUR1，便可在裂痕CLK2最初擴展到密封環SR時防止其對密封環SR造成破壞。
接下來，在第1實施方式中，從平面上看以與溝部DIT重疊之方式在外環OUR1之外側設置外環OUR2。由此，可獲得如下效果，亦即，如果在切割製程中對半導體晶圓施加之力(應力)過強，則將如圖10所示，出現裂痕CLK3之起點將不在溝部DIT底部，而有可能發生在劃片刀DB和半導體晶圓之接觸區域。在該情況下，在裂痕CLK3向密封環SR擴展過程中將可能擴展到密封環SR並對密封環SR造成破壞。
對此，在本第1實施方式中，在外環OUR1 之外側設置有外環OUR2。為此，例如，如圖10所示，即使以劃片刀DB和半導體晶圓之接觸區域為起點之裂痕CLK3在擴展到密封環SR之前必先擴展到外環OUR2。即，在本第1實施方式中，外環OUR2配置在比密封環SR更外之外側。由此，便可使裂痕CLK3擴展到外環OUR2時停止擴展。
因此，根據本第1實施方式，利用將外環OUR2設置在密封環SR外側，便可防止密封環SR遭到裂痕CLK3破壞。其結果，根據本第1實施方式，可確實防止水分通過遭到裂痕CLK3破壞之密封環SR而浸入電路區域LR，由此，可提高半導體晶圓及通過切割半導體晶圓而獲得之半導體晶片(半導體裝置)之可靠性。
在此，在密封環SR之外側且在溝部DIT之內側設置外環OUR1之主要理由為：可防止起源於溝部DIT底部並擴展到密封環SR側之裂痕CLK2擴展到密封環SR。更進一步，即使在該外環OUR1上出現了以劃片刀DB和半導體晶圓之接觸區域為起點之裂痕CLK3，該外環OUR1還具有防止裂痕CLK3擴展到密封環SR側之作用。即，也可以說：只要設置了外環OUR1，就無需再設置外環OUR2了。
但是，在本第1實施方式中，在外環OUR1之外側設置有外環OUR2。以下說明其理由。例如，如果在切割製程中對半導體晶圓施加之力(應力)過強，則裂痕CLK3之起點可能不在溝部DIT之底部，而在劃片刀 DB和半導體晶圓之接觸區域。也可以說，以劃片刀DB和半導體晶圓之接觸區域為起點之裂痕CLK3起因多為因存在過強應力(力)。此時，裂痕CLK3將變大，所以在僅設置有外環OUR1之結構中，巨大裂痕CLK3有可能突破外環OUR1而擴展到外環OUR1內側上之密封環SR從而對密封環SR造成破壞。
在此，在本第1實施方式中，在外環OUR1之外側還設置了外環OUR2。在該情況下，以劃片刀DB和半導體晶圓之接觸區域為起點之裂痕CLK3首先從切割區域SCR擴展到環形區域RR，並擴展到外環OUR2。此時，如果裂痕CLK3停止擴展便不會出現問題了，但是根據裂痕CLK3之大小，裂痕CLK3很有可能突破出外環OUR2。但是，在本第1實施方式中，在外環OUR2之內側設置有外環OUR1。其結果，根據本第1實施方式，即使裂痕CLK3突破了外環OUR2，也將在擴展到配置在外環OUR2內側之外環OUR1處停止擴展。亦即，在本第1實施方式中，構成為：可使因較強應力而產生之裂痕CLK3在第1障礙壁即外環OUR2和第2障礙壁即外環OUR1中之任何一個上停止。即，本第1實施方式中，構成為即使因較強應力而導致出現裂痕CLK3，裂痕CLK3也將因外環OUR2和外環OUR1之雙重障礙壁構造而難於到達在外環OUR1之內側形成之密封環SR。因此，在外環OUR1之外側設置外環OUR2之構成，對於防止因較強應力而產生之裂痕CLK3對密封環SR造成破壞方面非常 有效。
由上述理由，在本第1實施方式中，在外環OUR1之外側設置了外環OUR2。而且，從平面上看，該外環OUR2以與溝部DIT重疊之方式配置。
以下，說明其理由。例如，在溝部DIT之外側設置外環OUR2時，在環形區域RR中必須要確保可在溝部DIT之外側配置外環OUR2之空間。這意味著環形區域RR之寬度將變大，因而將導致具有環形區域RR之晶片區域CR之尺寸也將變大。在此，在本第1實施方式中，為了縮小環形區域RR之尺寸，從平面上看，在與溝部DIT重疊之區域設置了外環OUR2。在該情況下，透過設置外環OUR2便可抑制環形區域RR尺寸變大。
另一方面，與外環OUR1一樣，外環OUR2也配置在溝部DIT之內側。也就是說，在密封環SR和溝部DIT之間設置有外環OUR1和外環OUR2。在該情況下，將造成外環OUR2與切割區域SCR和環形區域RR之間境界線之間之距離過大。其結果，例如，如圖10所示，以劃片刀DB和半導體晶圓之接觸區域為起點之裂痕CLK3雖然在到達外環OUR2後停止擴展，但是如上所述，如果境界線和外環OUR2之間之距離過大，即使通過切割製程將晶片區域CR個片化成為半導體晶片後，在半導體晶片內(環形區域RR內)也將殘留有部分裂痕CLK3。半導體晶片雖在之後製程中被封裝，但是因封裝製程中所施加之熱負荷及熱應力，可能使殘留之裂痕 CLK3繼續擴展，並最終擴展到密封環SR而使密封環SR遭到破壞。因此，殘留在半導體晶片內之裂痕CLK3越小越好。所以應該使外環OUR2儘量靠近上述境界線配置。這是由於上述境界線與外環OUR2之間之距離越小，殘留在個片化後之半導體晶片內(環形區域內)之裂痕CLK3將越小，同時殘留之裂痕CLK3和密封環SR之間之距離也將變大之緣故。其結果，即使在之後之封裝製程中施加了熱負荷及熱應力，也可降低裂痕CLK3擴展到密封環SR之可能性。因此，在本第1實施方式中，在外環OUR1之外側設置有外環OUR2，而且，該外環OUR2以從平面上看與溝部DIT重疊之方式配置。
由以上，在本第1實施方式中，通過在密封環SR和溝部DIT之間設置外環OUR1，便可防止裂痕CLK2對密封環SR造成破壞。更進一步，在本第1實施方式中，在外環OUR1外側還以從平面上看與溝部DIT重疊之方式配置有外環OUR2。因此，根據本第1實施方式，可增加因受到較強應力而產生之裂痕CLK3在擴展到第1障礙壁即外環OUR2和第2障礙壁即外環OUR1時在任何一處停止擴展之可能性。經此，根據本第1實施方式，可防止因受到較強應力而產生之裂痕CLK3對密封環SR造成破壞。其結果，本第1實施方式中，可有效防止密封環SR因遭到裂痕CLK2或裂痕CLK3破壞而導致水分浸入到電路區域LR，由此，可提高半導體晶圓及通過切割半導體晶圓而獲得之半導體晶片(半導體裝置)之可 靠性。
更進一步，根據本第1實施方式，由於可防止裂痕CLK2及裂痕CLK3對密封環SR造成破壞，所以可縮小具有環形區域RR之晶片區域CR之尺寸。例如，在沒設置有外環OUR1及外環OUR2之結構中，為了防止以溝部DIT之底部為起點之裂痕CLK2擴展到密封環SR側而導致密封環SR遭到破壞，必須加大圖10所示之距離L1。這就意味著環形區域RR之尺寸也將變大，由於環形區域RR構成晶片區域CR之一部分，所以最終將導致晶片區域CR之尺寸加大。其結果，由於從1個半導體晶圓所獲得之半導體晶片之數量減少，因而將提高半導體裝置之製造成本。
對此，在本第1實施方式中，如圖10所示，在密封環SR和溝部DIT之間設置外環OUR1，且在外環OUR1外側以從平面上看與溝部DIT重疊之方式設置外環OUR2。該外環OUR1及外環OUR2將使裂痕CLK2及裂痕CLK3停止擴展，所以具有防止裂痕CLK2及裂痕CLK3在擴展到密封環SR時對密封環SR造成破壞之作用。即，從防止密封環SR遭到破壞之觀點考慮，期望確保加大密封環SR和溝部DIT之間之距離L1，但在本第1實施方式中，由於設置有外環OUR1及外環OUR2，所以即使縮小圖10所示之距離L1，也可充分確保裂痕CLK2及裂痕CLK3對密封環SR造成破壞。
也就是說，根據本第1實施方式和相關技 術，在密封環SR遭到破壞之概率相同之情況下，由於本第1實施方式中半導體晶圓(或半導體裝置)採用了設置外環OUR1及外環OUR2之結構，所以與相關技術相比，本第1實施方式之結構可縮小上述距離L1。這意味著具有防止裂痕CLK2及裂痕CLK3對密封環SR造成破壞之效果之同時，還可縮小環形區域RR之尺寸，這也意味著可縮小晶片區域CR之尺寸。結果，根據本第1實施方式，可在防止裂痕CLK2及裂痕CLK3對密封環SR造成破壞之同時，還可在1片半導體晶圓上增加所形成之晶片區域CR之數量。即，根據本第1實施方式之技術思想，可獲得如下顯著效果：即在提高半導體晶圓及半導體裝置可靠性之同時還可降低半導體裝置之製造成本。
相反地，本第1實施方式中，如果將密封環SR和溝部DIT之間之距離L1維持為與相關技術中同樣長度時，因擴大了距離L1、以及因外環OUR1及外環OUR2之障礙壁效果之協同效應，將可大幅度降低裂痕CLK2及裂痕CLK3對密封環SR造成破壞之概率。
如上所述，根據本第1實施方式之技術思想，在降低密封環SR之破壞概率之同時，從優先降低半導體裝置製造成本之觀點考慮，可採用密封環SR和溝部DIT之間之距離L1比相關技術中更小之構成。另一方面，從大幅度降低裂痕CLK2及裂痕CLK3對密封環SR造成破壞概率及更能提高半導體裝置可靠性之觀點出發，除了設置外環OUR1及外環OUR2外，還可採用使密封環 SR和溝部DIT之間之距離L1與相關技術中為同等程度之構成。如此，本第1實施方式之技術思想可獲得如下效果，即提高了不同目的之設計自由度之顯著效果。
另外，在本第1實施方式中，密封環SR、外環OUR1及外環OUR2都由具有防護壁作用之積層構造體構成。但是，密封環SR、外環OUR1及外環OUR2原本功能是不同的。
即，密封環SR具有防護壁之作用，即防止水分浸入環形區域RR內側之電路區域LR之作用。因此，從防止水分浸入方面考慮，需要防止裂痕CLK2及裂痕CLK3對密封環SR造成破壞。即，在密封環SR不遭到破壞之前提下進行設置。這是由於如果密封環SR遭到破壞，就不再具有防止水分從環形區域RR浸入電路區域LR之作用，所以可能對形成於電路區域LR中之積體電路之動作帶來不利影響，最終將降低半導體裝置之可靠性。
對此，本第1實施方式中之外環OUR1及外環OUR2具有停止裂痕CLK2及裂痕CLK3擴展之作用。因此，如果本第1實施方式中外環OUR1及外環OUR2可停止裂痕CLK2及裂痕CLK3擴展，即使在外環OUR1本身及外環OUR2本身遭到破壞也不會產生影響。這是由於：如果外環OUR1及外環OUR2可以使裂痕CLK2及裂痕CLK3停止擴展，裂痕CLK2及裂痕CLK3將無法擴展到外環OUR1內側配置之密封環SR，由此可防止密封環SR遭到破壞。
因此，本第1實施方式中，即使外環OUR1及外環OUR2在遭到破壞時也不受影響之結構方面，在使其不被破壞為前提方面與密封環SR不同。如上所述，密封環SR、外環OUR1及外環OUR2由相同積層構造體構成以外，由於上述功能不同，而且還包括外環OUR1及外環OUR2所特有之特徵。以下，說明有關該特徵點。
本第1實施方式中之第2特徵為：外環OUR1上表面之高度比外環OUR2上表面之高度高。具體地說就是，如圖10所示，例如，外環OUR1由積層構造體構成，該積層構造體具有從平面上看以重疊之方式形成之第1層金屬圖案MP2~第6層金屬圖案MP2、以及在積層方向上將彼此相鄰之金屬圖案MP2進行連接之插塞。另一方面，外環OUR2由如下積層構造體構成，該積層構造體具有從平面上看以重疊之方式形成之第1層金屬圖案MP3~第5層金屬圖案MP3、以及在積層方向上將彼此相鄰之金屬圖案MP3進行連接之插塞。因此，外環OUR1之上表面為第6層金屬圖案MP2之上表面，外環OUR2之上表面為第5層金屬圖案MP3之上表面，因此，外環OUR1比外環OUR2之高度高。
在此，說明提高外環OUR1上表面的高度之理由。例如，圖10中表面保護膜PAS上形成有溝部DIT，且發生了以該溝部DIT之底部為起點之裂痕CLK2。此時，如果採用外環OUR1之上表面高度較低之構成時，裂痕CLK2穿過外環OUR1上方且到達密封環 SR之可能性很大。即，如果外環OUR1之上表面高度較低時，溝部DIT和外環OUR1之上表面之間之間隙將較大，而該裂痕CLK將更容易穿過該間隙。換言之，如果外環OUR1上表面高度過低，裂痕CLK2將以溝部DIT之底部為起點且在密封環SR側上更容易擴展。也就是說，如果外環OUR1上表面之高度過低時，則防止在溝部DIT底部產生之裂痕CLK2向密封環SR側擴展之效果將變弱。
因此，在本第1實施方式中，提高了外環OUR1上表面之高度。即，通過將外環OUR1之上表面作為第6層金屬圖案MP2之上表面，便可有效防止在溝部DIT底部所產生之裂痕CLK2向密封環SR側擴展。
此時應考慮到提高外環OUR1上表面之高度時，對於外環OUR1之構成，不僅考慮第6層金屬圖案MP2，還需考慮與金屬圖案AMP之同層金屬圖案。但是，在第1實施方式中，外環OUR1之構成中並不包含與形成於密封環SR最上層之金屬圖案AMP同層之金屬圖案。
其理由如以下所表示。即，第2層金屬圖案MP2~第6層金屬圖案MP2例如為由嵌入式法形成之細微的銅圖案構成。另一方面，形成於密封環SR最上層之金屬圖案AMP如通過對鋁膜進行構圖而形成。接下來，在與密封環SR最上層上形成之金屬圖案AMP之同一層上，形成有在電路區域LR上形成之焊墊PD等、以及形成有 電源配線等尺寸較大之粗糙圖案(rough pattern)之配線。因此，形成於密封環SR最上層之鋁膜圖案比通過鑲嵌法在下層形成之微細銅圖案更加適度之精度來形成。也就是說，形成於密封環SR最上層之金屬圖案AMP之尺寸遠比形成於下層之銅圖案尺寸大。
因此，如外環OUR1之結構為包括與金屬圖案AMP為同層之金屬圖案時，外環OUR1最上層金屬圖案之寬度也遠比第1層金屬圖案MP2~第6層金屬圖案MP2之寬度大。
這就意味著外環OUR1之寬度變大，因此，也意味著圖10所示之密封環SR和溝部DIT之間之距離L1變大。結果，環形區域RR之尺寸變大，由於環形區域RR構成晶片區域CR之一部分，所以最終將導致晶片區域CR之尺寸變大。經此，由於從1個半導體晶圓所獲得之半導體晶片之數量減少，因而將提高半導體裝置之製造成本。因此，第1實施方式中，從抑制環形區域RR尺寸增大方面考慮，外環OUR1之結構中並不包含與形成於密封環SR最上層上之金屬圖案AMP為同層之金屬圖案。
如上所述，在第1實施方式中採用了如下結構，即在可充分防止在溝部DIT底部所發生之裂痕CLK2向密封環SR側擴展，同時還可抑制環形區域RR尺寸增大。具體地說就是，本第1實施方式中外環OUR1由圖10所示之積層構造體結構構成，該積層構造體具有從平面上看以重疊之方式形成之第1層金屬圖案MP2~第6層 金屬圖案MP2、以及在積層方向上將相鄰之金屬圖案MP2進行連接之插塞。換言之就是，本第1實施方式中外環OUR1構成：不與表面保護膜PAS直接接觸。
接下來，在本第1實施方式中，使外環OUR2上表面之高度比外環OUR1上表面之高度低。以下，說明其理由。例如，外環OUR2從平面上看與溝部DIT重疊之方式配置(請參照圖8)。因此，例如在圖10中，如果提高外環OUR2上表面高度，則外環OUR2之上表面有可能從溝部DIT之底面露出。在該情況下，外環OUR2將與溝部DIT直接接觸。
此時，為了在進行切割製程時容易產生以溝部DIT之底部為起點之裂痕CLK2，而設置了溝部DIT。
但是，如為提高外環OUR2上表面高度而使其從溝部DIT底部露出之結構時，裂痕CLK2之起點將不在溝部DIT底部。也就是說，為了使溝部DIT底部成為裂痕CLK2之起點，必須使溝部DIT之底部和外環OUR2之上表面隔離，且在該隔離區域中存在層間絕緣膜。換言之就是，為了使溝部DIT成為裂痕CLK2之起點，必須採用外環OUR2上表面不從溝部DIT底部露出之構成。
特別是，必須使溝部DIT之底面和外環OUR2上表面之間之隔離距離為100nm左右。因此，本第1實施方式中外環OUR2由圖10所示之積層構造體構成，該積層構造體具有從平面上看以重疊之方式形成之第1層金屬圖案MP3~第5層金屬圖案MP3、以及在積層方 向上將相鄰之金屬圖案MP3進行連接之插塞。其結果，本第1實施方式中外環OUR2上表面之高度比外環OUR1上表面之高度低。
接著，本第1實施方式之第3特徵如下，例如，如圖10所示，在環形區域RR中，密封環SR為與半導體基板1S連接之結構，相反地，外環OUR1及外環OUR2配置在在半導體基板1S中形成之場絕緣膜STI上方，且與場絕緣膜STI隔開配置。
具體地說就是，密封環SR中包括插塞PLG2，且該插塞PLG2將密封環SR與半導體基板1S進行連接。下面說明以插塞PLG2將密封環SR和半導體基板1S進行連接之理由。即，由於密封環SR具有防止水分浸入電路區域LR之作用，因此，密封環SR之結構必須為水分無法浸入之無縫隙防護壁之結構。所以，密封環SR上具有插塞PLG2，且通過該插塞PLG2與半導體基板1S連接。因此，從半導體基板1S表面浸入之水分將被構成密封環SR之一部分之插塞PLG2截止。如上所述，本第1實施方式中，為了使密封環SR具有防止水分浸入電路區域LR之效果，而使密封環SR與半導體基板1S進行連接。此時，例如，密封環SR經由插塞PLG2而與半導體基板1S連接之半導體區域上有可能被供給基準電位，此時，密封環SR也有可能被施加了基準電位。
另一方面，如圖10所示，本第1實施方式中外環OUR1及外環OUR2配置在在半導體基板1S上形成 之場絕緣膜STI之上方，而且與場絕緣膜STI隔開配置。
以下，說明其理由。即，本第1實施方式中，設置外環OUR1及外環OUR2之主要目的係防止在切割製程中產生之裂痕CLK2及裂痕CLK3向密封環SR側擴展。也就是說，本第1實施方式中設置外環OUR1及外環OUR2之目的與設置密封環SR之目的不同，主要目的不是防止水分浸入電路區域LR。因此，本第1實施方式中外環OUR1及外環OUR2配置在在半導體基板1S上形成之場絕緣膜STI之上方，而且與場絕緣膜STI隔開配置。但是，特別是從抑制裂痕CLK3向密封環SR側擴展方面來考慮，外環OUR1及外環OUR2例如也可經由插塞而與半導體基板1S連接。
可是，如果為外環OUR1及外環OUR2也與半導體基板1S連接之結構時，在環形區域RR中，從密封環SR下層起至外環OUR1及外環OUR2下層，半導體基板1S之表面將形成為均一平整表面。也就是說，在環形區域RR中，半導體基板1S之表面為平整表面。此時，水分或異物更加容易沿著平整之面浸入，所以從有效防止水分浸入電路區域LR方面考慮，應該避免使外環OUR1及外環OUR2都與半導體基板1S連接之構成。
因此，本第1實施方式中，在環形區域RR中，由於應該避免半導體基板1S之表面為均一的平整表面，所以在採用將密封環SR與半導體基板1S連接之構成時，在外環OUR1及外環OUR2之下層形成有場絕緣膜 STI。此時，由於場絕緣膜STI之表面與半導體基板1S之表面為不同高度，所以可避免在整個環形區域RR上形成為均一平整之面。即，本第1實施方式中，環形區域RR中由於半導體基板1S表面和場絕緣膜STI表面之高度不同，所以其並非為均一平整表面，而係凹凸形狀之表面。因此，根據本第1實施方式，可有效抑制水分或異物浸入電路區域LR。如上所述，本第1實施方式中，在環形區域RR中混合有半導體基板1S之表面和場絕緣膜STI之表面。特別是從有效防止水分或異物從半導體基板1S表面浸入方面考慮，也可設置為在場絕緣膜STI內部露出島嶼狀之半導體基板1S之表面之區域。此時，由於場絕緣膜STI之表面上還形成為凹凸形狀，所以可有效防止水分或異物浸入電路區域LR。本第1實施方式中，以將場絕緣膜STI之表面設置為比半導體基板1S之表面高的方式，便可抑制其形成為平整之表面。但是，並不僅限於此，如也可使場絕緣膜STI之表面比半導體基板1S之表面低，便可抑制形成平整之表面。
此時，本第1實施方式中，從避免形成均一平整表面方面來考慮，需在外環OUR1及外環OUR2下層上形成場絕緣膜STI。對此，以上述條件為前提，特別是從截斷裂痕CLK3向密封環SR側之擴展路徑方面考慮，可採用通過插塞將外環OUR1及外環OUR2與場絕緣膜STI連接之構成。
但是，採用此構成時，例如經由蝕刻技術在 層間絕緣膜上形成接觸孔，並在該接觸空中填入導電材料，便可形成插塞。
此時，例如與形成密封環SR一樣，通過蝕刻技術在半導體基板1S之層間絕緣膜上形成接觸孔時，由於構成層間絕緣膜之絕緣膜(如氧化矽膜)和半導體基板1S(矽)之材料不同，所以可確保蝕刻選擇比。因此，在半導體基板1S上形成接觸孔時，複數個接觸孔之底部將集中在半導體基板1S表面上。結果，便可形成精度良好之插塞PLG2，而該插塞PLG2構成密封環SR之一部分。
對此，如果與外環OUR1及外環OUR2一樣，通過蝕刻技術在場絕緣膜STI之層間絕緣膜上形成接觸孔時，由於構成層間絕緣膜之絕緣膜(如氧化矽膜)和場絕緣膜(氧化矽膜)之材料為同類材料，所以將無法確保蝕刻選擇比。因此，在場絕緣膜STI上形成接觸孔時，複數個接觸孔之底部將到達場絕緣膜STI內部，因而將出現偏差。結果，將外環OUR1及外環OUR2和場絕緣膜STI進行連接之插塞因產品不同而不同，所以將對產品之間之均一性造成損害。因此，在本第1實施方式中，從保證產品間之均一性方面來考慮，所以不採用透過插塞將外環OUR1及外環OUR2與場絕緣膜STI進行連接之構成。
如上所述，在本第1實施方式中，在環形區域RR中，與密封環SR與半導體基板1S連接之構成相反，構成外環OUR1及外環OUR2配置在在半導體基板1S上形成之場絕緣膜STI之上方，且與場絕緣膜STI隔 開配置。
接下來說明本第1實施方式中之第4特徵。即如圖8所示，外環OUR1之寬度W2及外環OUR2之寬度W3比密封環SR之寬度W1小。因此，即使在晶片區域CR內設置有外環OUR1及外環OUR2，也可將晶片區域CR尺寸之增大程度限制在最小範圍內。例如，由於密封環SR具有防止水分及異物浸入電路區域之保護壁之作用，所以密封環SR之寬度W1必須增大到一定程度。因此，外環OUR1及外環OUR2只需為可使向密封環SR側擴展之裂痕停止擴展之程度即可，而不是以防止水分及異物浸入為目的。另外，如果將外環OUR1之寬度W2及外環OUR2之寬度W3加大，也將導致晶片區域CR增大。因此在本第1實施方式中，將外環OUR1之寬度W2及外環OUR2之寬度W3設置為比密封環SR之寬度W1小。具體方面，例如，如圖10所示，密封環SR構成為：包括形成為粗糙圖案之金屬圖案AMP。對此，外環OUR1除了具有作為細微圖案而形成之第1層金屬圖案MP2~第6層金屬圖案MP2之外，並不包括與構成密封環SR一部分之金屬圖案AMP同層之金屬圖案之構成。同樣地，外環OUR2除了具有作為細微圖案而形成之第1層金屬圖案MP3~第5層金屬圖案MP3之外，並不包括與構成密封環SR一部分之金屬圖案AMP同層之金屬圖案之構成。
另外，圖8所示之密封環SR之寬度W1係指構成圖10所示之密封環SR之金屬圖案中寬度最大之金屬 圖案之寬度。例如，在圖10所示之密封環SR中，由於最上層上形成之金屬圖案AMP之寬度最大，所以圖8所示之密封環SR之寬度W1即圖10所示之金屬圖案AMP之寬度。
另一方面，圖8所示之外環OUR1之寬度W2係指構成圖10所示之外環OUR1之金屬圖案中寬度最大之金屬圖案之寬度。例如，在圖10所示之外環OUR1中，由於第1層至第6層金屬圖案MP2之寬度相同，所以圖8所示之外環OUR1之寬度W2就係指構成圖10所示之第1層至第6層中之任何一層之金屬圖案MP2之寬度。
同樣地，圖8中外環OUR2之寬度W3係指構成圖10中外環OUR2之金屬圖案中寬度最大之金屬圖案之寬度。例如，在圖10所示之外環OUR2中，由於從第1層到第5層金屬圖案MP3之寬度相同，所以圖8所示之外環OUR2之寬度W3就係指構成圖10所示之第1層至第5層中之任何一層之金屬圖案MP3之寬度。
接著，本第1實施方式之第5特徵為：與圖8一樣，密封環SR和外環OUR1之間之距離X1比外環OUR1和外環OUR2之間之距離X2大。換言之，本第1實施方式中第5特徵為：外環OUR1和外環OUR2之間之距離X2比密封環SR和外環OUR1之間之距離X1小。而且，由於從平面上看外環OUR2與溝部DIT重疊，所以在第5特徵中，密封環SR和外環OUR1之間之距離X1比 外環OUR1和溝部DIT之間之距離大。另外，如圖8所示，在本第1實施方式中，密封環SR和外環OUR1之間之距離X1比外環OUR1、晶片區域CR之外周線之間之距離大。
這是由於，密封環SR必須具備防止水分及異物浸入電路區域LR以及防止自身遭到裂痕破壞之作用，所以優選配置在儘量遠離晶片區域CR之外周線之電路區域LR附近區域上。而且，由於外環OUR1具有防止裂痕向密封環SR側擴展之功能，所以在出現裂痕之早期便應使裂痕停止擴展。因此，在本第1實施方式中，為了使第5特徵之關係成立而配置了密封環SR、外環OUR1、外環OUR2及溝部DIT。對於上述關係，已對除了晶片區域CR之角落部CNR以外之區域之關係進行了說明，下面對晶片區域CR之角落部CNR中之關係進行說明。
圖8之角落部CNR中，密封環SR和外環OUR1之間之距離Y1也比外環OUR1和外環OUR2之間之距離Y2大。但是，如圖8所示，角落部CNR中之密封環SR和外環OUR1之間之第1空間也遠比角落部CNR以外之密封環SR和外環OUR1之間之第2空間大。
這是由於考慮到在角落部CNR中容易出現裂痕之緣故。即，與角落部CNR以外之外周區域相比，晶片區域CR之角落部CNR中更容易產生裂痕。特別是從角落部CNR朝向晶片區域CR內部之方向上更容易產生裂痕。此時，如果角落部CNR和密封環SR之間之距離Y1 過小，在角落部CNR出現之裂痕就很容易擴展到密封環SR。結果，密封環SR將因裂痕而遭到破壞，從而導致密封環SR不再具有水分防護壁之作用。由此，如果水分浸入到密封環SR之內側區域即電路區域，將對在電路區域中形成之積體電路之動作之可靠性帶來不利影響。
如上所述，在第1實施方式之晶片區域CR之角落部CNR中，密封環SR為具有傾斜圖形之構成。此時，由於角落部CNR和密封環SR之間之距離Y1變大，所以將在角落部CNR中出現裂痕，而且，即使該裂痕向晶片區域CR之內部方向擴展，也可抑制其擴展到密封環SR。結果，在容易出現裂痕之角落部CNR中，例如即使產生了裂痕，密封環SR也可降低因裂痕而遭破壞之電位。即，即使在角落部CNR中出現了裂痕，由於其具有密封環SR之水分防護壁之作用，所以可防止水分浸入到密封環SR之內側區域即電路區域LR。由此，可提高在電路區域LR中形成之積體電路動作之可靠性。
另一方面，在圖8所示之角落部CNR中，外環OUR1及外環OUR2與密封環SR不同，配置在角落部CNR附近。這是由於外環OUR1及外環OUR2具有停止裂痕擴展之作用，而且，即使外環OUR1及外環OUR2遭到破壞後，只需使裂痕停止擴展便不會出現問題。即，為了在角落部CNR出現裂痕之早期便使其停止，所以在角落部CNR中，外環OUR1及外環OUR2被配置在角落部CNR附近。因此，根據本第1實施方式，在角落部CNR 中由於外環OUR1及外環OUR2可在裂痕出現之早期便使其停止擴展，所以可防止裂痕對密封環SR造成破壞。其結果，根據本第1實施方式，可提高半導體晶圓及通過切割半導體晶圓而獲得之半導體晶片(半導體裝置)之可靠性。
另外，在本第1實施方式中，如圖8所示，密封環SR和外環OUR1之間之距離X1係指密封環SR之外周線和外環OUR1之內周線之間之距離。同樣地，外環OUR1和外環OUR2之間之距離X2係指外環OUR1之外周線和外環OUR2之內周線之間之距離。而且，雖然圖8中未示出，外環OUR1和溝部DIT之間之距離係指外環OUR1之外周線和溝部DIT之內周線之間之距離。
(第1實施方式中半導體裝置之製造方法)
接下來，參照附圖對第1實施方式中半導體裝置之製造方法進行說明。首先，如圖11所示，例如，先準備由矽之單結晶構成之半導體基板1S。該半導體基板1S具有圖1所示略呈圓盤形狀之半導體晶圓，且具有複數個晶片區域CR，該複數個晶片區域CR由切割區域SCR進行界定。另外，如圖11所示，晶片區域CR具有電路區域LR和環形區域RR，且在環形區域RR外側形成有切割區域SCR。
接下來，如圖12所示，利用光刻技術及蝕刻技術在半導體基板1S上形成溝DIT1。接著，如圖13所 示，在形成有溝DIT1之半導體基板1S上例如堆積由氧化矽膜構成之絕緣膜，之後，利用CMP(Chemical Mechanical Polishing，化學機械拋光)法對所堆積之絕緣膜進行研磨，並研磨掉無用之絕緣膜。結果，便可形成圖13所示之場絕緣膜STI。此時，半導體基板1S之表面比場絕緣膜STI之表面低，且在半導體基板1S和場絕緣膜STI之間形成段差。
之後，如圖14所示，在電路區域LR形成場效應電晶體TR。具體地說就是，在半導體基板1S上形成如由氧化矽膜、或比氧化矽膜介電常數更高之高介電常數膜構成之閘極絕緣膜，且在該閘極絕緣膜上形成如由多晶矽膜構成之閘極電極。接著利用離子注入法向已經整合了閘極電極之半導體基板1S內導入導電型雜質，以形成源極區域及汲極區域。由此，便可在電路區域LR上形成場效應電晶體TR。
接下來，如圖15所示，在形成了場效應電晶體TR之半導體基板1S上形成層間絕緣膜IL1。該層間絕緣膜IL1形成於整個半導體基板1S之主面上，其中，該半導體基板1S包括晶片區域CR及切割區域SCR。
接下來，如圖16所示，通過光刻技術及蝕刻技術在電路區域LR及環形區域RR上形成接觸孔，且在該接觸孔內填埋有由鎢元素構成之導電材料，以形成插塞PLG1及插塞PLG2。例如，在電路區域LR上形成之插塞PLG1與場效應電晶體TR之源極區域及汲極區域連接， 在環形區域RR上形成之插塞PLG2與半導體基板1S連接。
之後，如圖17所示，在形成有插塞PLG1及插塞PLG2之層間絕緣膜IL1上形成導體膜，並通過光刻技術及蝕刻技術對該導體膜進行圖案化。由此，便可在電路區域LR上形成與插塞PLG1連接之配線WL1。同樣地，在環形區域RR上形成與插塞PLG2連接之金屬圖案MP1之同時，在形成於環形區域RR上之場絕緣膜STI上方形成金屬圖案MP2及金屬圖案MP3。配線WL1及金屬圖案MP1~MP3在同一層上形成。
接下來，如圖18所示，在形成了配線WL1及金屬圖案MP1~MP3之層間絕緣膜IL1上形成層間絕緣膜IL2。接著，如圖19所示，利用光刻技術及蝕刻技術在層間絕緣膜IL2上形成溝DIT2。該溝DIT2形成於電路區域LR及環形區域RR上，且在電路區域LR中，溝DIT2以使配線WL1表面之一部分露出之方式形成。同樣地，在環形區域RR中，溝DIT2也以使金屬圖案MP1~MP3表面之一部分露出之方式形成。
接下來，如圖20所示，在形成了溝DIT2之層間絕緣膜IL2上，例如形成銅膜，並將銅膜填埋入溝DIT2之內部。之後，利用CMP法除去層間絕緣膜IL2表面上形成之多餘之銅膜。由此，便可在電路區域LR中，形成與第1層配線WL1連接之第2層配線WL1。同樣地，可在環形區域RR中形成與第1層金屬圖案MP1連接 之第2層金屬圖案MP1、與第1層金屬圖案MP2連接之第2層金屬圖案MP2、以及與第1層金屬圖案MP3連接之第2層金屬圖案MP3。
之後如圖21所示，經由重複同樣製程，在電路區域LR中之層間絕緣膜IL上形成第1層配線WL1至第6層配線WL1。另一方面，在環形區域RR中形成第1層金屬圖案MP1至第6層金屬圖案MP1。而且，在環形區域RR中形成第1層金屬圖案MP2至第6層金屬圖案MP2，而且還形成由第1層~第6層金屬圖案MP2構成之外環OUR1。同樣地，在環形區域RR中，形成第1層金屬圖案MP3至第6層金屬圖案MP3，且形成由第1層~第5層金屬圖案MP3構成之外環OUR2。
接下來，如圖22所示，在形成層間絕緣膜IL7之後，通過光刻技術及蝕刻技術在形成於電路區域LR上之層間絕緣膜IL7上形成開口部OP1，且在形成於環形區域RR上之層間絕緣膜IL7上形成開口部OP2。開口部OP1以露出第6層配線WL1表面一部分之方式形成，開口部OP2以露出第6層金屬圖案MP1表面之一部分之方式形成。
接下來，如圖23所示，在形成了開口部OP1及開口部OP2之層間絕緣膜IL7上形成如由鋁膜AF構成之導體膜。之後，如圖24所示，經由光刻技術及蝕刻技術對鋁膜AF進行圖案化。由此，便可在電路區域LR中形成與第6層配線WL1連接之焊墊PD、在環形區域RR 中形成與第6層金屬圖案MP1連接之金屬圖案AMP。其結果，在環形區域RR中形成了插塞PLG2、第1層~第6層金屬圖案MP1、以及包括形成於第6層金屬圖案MP1上層之金屬圖案AMP之密封環SR。
之後，如圖25所示，在形成了焊墊PD及金屬圖案AMP之層間絕緣膜IL上形成表面保護膜(鈍化膜)PAS。接下來，如圖9所示，利用光刻技術及蝕刻技術對表面保護膜PAS進行加工，以使焊墊PD表面之一部分從電路區域LR中露出，並在環形區域RR中形成穿透表面保護膜PAS之溝部DIT。該溝部DIT形成於外環OUR1之外側，且形成在從平面上看與外環OUR2重疊之位置上。如上所述，便可製造出本第1實施方式之半導體晶圓。
接下來，利用使用旋轉之劃片刀將形成於半導體晶圓上之切割區域SCR進行切斷，便可個片化複數個晶片區域CR，從而獲得複數個半導體晶片。此時，在本第1實施方式中，通過劃片刀對環形區域RR外側之切割區域SCR進行切斷時，可防止裂痕擴展到環形區域RR中之密封環SR。也就是說，第1實施方式中，由於在密封環SR之外側設置有外環OUR1及外環OUR2，所以在裂痕擴展到密封環SR之前，先擴展到外環OUR1及外環OUR2，並因此停止擴展。結果，根據第1實施方式，可防止切割製程中所發生之裂痕擴展到環形區域RR中之密封環SR上。其結果，根據本第1實施方式，即使在切割 製程中出現了裂痕，也可防止該裂痕對密封環SR造成破壞。由此，根據本第1實施方式，由於密封環SR可防止水分或異物浸入到電路區域LR，所以可提高半導體晶片之可靠性。之後，再經由封裝製程，便可製造出本第1實施方式中之半導體裝置。
(第2實施方式)
下面舉例說明在本第2實施方式中，外環OUR2之寬度比溝部DIT之寬度大，且外環OUR2之外周線比溝部DIT之外周側面更靠內側。
圖26為表示第2實施方式中半導體裝置的構成之剖視圖。圖26中，由於本第2實施方式中之半導體晶圓與圖9所示之第1實施方式中之半導體晶圓為幾乎相同之結構，所以下面重點說明其不同點。
本第2實施方式之特徵係：如圖26所示，外環OUR2之寬度L2比溝部DIT之寬度L3大。此時，外環OUR2之結構為具有第1層~第5層金屬圖案MP3，且該金屬圖案MP3之寬度即為外環OUR2之寬度L2。接著，如圖26所示，在本第2實施方式中，外環OUR2之寬度L2比溝部DIT之寬度L3大，並以此為前提，外環OUR2之外周線配置在比溝部DIT之外周側面更靠內之內側。
由此，例如在切割製程中，可提高以溝部DIT之底部為起點且擴展到密封環SR側之裂痕在擴展到 寬度L2大之外環OUR2時停止擴展之可能性。即，以溝部DIT之底部為起點且擴展到密封環SR側之裂痕雖然很可能在主要配置在溝部DIT內側之外環OUR1上停止擴展，而且在本第2實施方式中，從平面上看，與溝部DIT重疊之外環OUR2將從溝部DIT之內側突出。因此，外環OUR2可使以溝部DIT之底部為起點且擴展到密封環SR側之裂痕停止擴展。也就是說，本第2實施方式之結構中，不僅是外環OUR1，外環OUR2也可使以溝部DIT之底部為起點且擴展到密封環SR側之裂痕停止擴展，所以可有效防止裂痕對密封環SR造成破壞。
而且，在本第2實施方式中，由於加大了構成外環OUR2之第1層~第5層金屬圖案MP3之寬度，所以如可通過複數個插塞將層積方向上相鄰層之金屬圖案MP3之間進行連接。這意味著可提高積層構造體之強度，其中，該積層構造體由第1層~第5層金屬圖案MP3、以及將積層方向上相鄰之金屬圖案MP3之間進行連接之複數個插塞構成。此時，如果在切割製程中對半導體晶圓施加之力(應力)過強，提高了強度之外環OUR2也可使以劃片刀和半導體晶圓之接觸區域為起點之裂痕停止擴展。也就是說，根據本第2實施方式，在提高外環OUR2之結構強度方面、以及外環OUR2和外環OUR1之雙重防護壁結構之增強效應，將可大幅度減少裂痕擴展到密封環SR之概率，因此可有效防止裂痕對密封環SR造成破壞。
(第3實施方式)
在本第3實施方式中，不僅對第1層~第6層金屬圖案MP2、以及在積層方向上將相鄰之層金屬圖案MP2進行連接之插塞，而且還對具有第6層金屬圖案MP2之上層金屬圖案之結構例來對外環OUR1進行說明。
圖27為表示第3實施方式中半導體裝置的構成之剖視圖。圖27中，由於本第3實施方式中之半導體晶圓與圖9所示之第1實施方式中之半導體晶圓為幾乎相同之結構，所以下面重點說明其不同點。
圖27中，本第3實施方式之特徵係構成：外環OUR1也包含金屬圖案AMP2。也就是說，外環OUR1構成為：具有與形成於電路區域LR上之焊墊PD及構成密封環SR最上層之金屬圖案AMP為同層之金屬圖案AMP2。
在該情況下，外環OUR1構成為：藉由金屬圖案AMP2而與表面保護膜PAS直接接觸。接下來，在本第3實施方式中，由於外環OUR1之上表面成為最上層金屬圖案AMP2之上表面，所以外環OUR1之上表面比溝部DIT之底面高。結果，根據本第3實施方式，可大幅提高外環OUR1截止以溝部DIT之底部為起點且擴展到密封環SR側之裂痕之發展及使其停止之概率。
(第4實施方式)
本第4實施方式中，對溝部DIT貫穿了表面保護膜 PAS且在貫穿層間絕緣膜之中途之形成例進行說明。
圖28為表示第4實施方式中半導體裝置的構成之剖視圖。圖28中，由於本第4實施方式中之半導體晶圓與圖9所示之第1實施方式中之半導體晶圓為幾乎相同之結構，所以下面重點說明其不同點。
圖28中，本第4實施方式之特徵係：溝部DIT貫穿表面保護膜PAS，且在貫穿層間絕緣膜之中途形成。結果，在本第4實施方式中，外環OUR1之上表面比溝部DIT之底面高。經此，根據本第4實施方式，可大幅提高外環OUR1截止以溝部DIT之底部為起點且擴展到密封環SR側之裂痕之擴展及使其停止之概率。
此時，本第4實施方式之構成與前述第3實施方式之構成之共同點為外環OUR1之上表面比溝部DIT之底面高，但如果從抑制晶片區域CR増大方面考慮，本第4實施方式之構成比前述第3實施方式之構成更具有優勢。
即，前述第3實施方式中，利用在外環OUR1之最上層上形成金屬圖案AMP2，就可使外環OUR1上表面比溝部DIT之底面高。該金屬圖案AMP2為由與焊墊PD同層之鋁膜構成之大圖案，且以具有該尺寸大小之金屬圖案AMP2之方式形成外環OUR1的話，則必然導致環形區域RR尺寸增大。
對此，在本第4實施方式中，與由細微之第6層金屬圖案MP2來構成外環OUR1之最上層相反，由於 溝部DIT係在層間絕緣膜之中途形成的，所以外環OUR1之上表面比溝部DIT之底面高。如此，本第4實施方式與前述第3實施方式相比，可使外環OUR1寬度變小之同時使外環OUR1之上表面比溝部DIT之底面高。結果，根據本第4實施方式，在抑制具有環形區域RR之晶片區域CR之尺寸增大之同時，還可提高外環OUR1使以溝部DIT之底部為起點切擴展到密封環SR側之裂痕停止之概率。
(第5實施方式)
下面舉例說明本第5實施方式中溝部DIT之深度比前述第4實施方式更深。
圖29為表示第5實施方式中半導體裝置的構成之剖視圖。圖29中，由於本第5實施方式中之半導體晶圓與圖9所示之第1實施方式中之半導體晶圓為幾乎相同之結構，所以下面重點說明其不同點。
圖29中，本第5實施方式之特徵係：溝部DIT之深度比前述第4實施方式中溝部DIT之深度深。具體地說就是，圖28所示之前述第4實施方式中，溝部DIT之底部位於具有第1層~第5層金屬圖案MP3之外環OUR2上方。相對於此，在圖29所示之本第5實施方式中，溝部DIT之底部位於具有第1層~第4層金屬圖案MP3之外環OUR2上方。因此，本第5實施方式中溝部DIT底部之深度大約比前述第4實施方式中溝部DIT底部 在深度多出一層金屬圖案。
在具有這樣的構成之本第5實施方式中，也與前述第4實施方式同樣地，外環OUR1之上表面比溝部DIT之底面高。因此，根據本第5實施方式，即使以溝部DIT之底部為起點之裂痕擴展到密封環SR側，外環OUR1將其截止並使其停止之概率也很大。
在此，在本第5實施方式中，由於溝部DIT之深度比第4實施方式更深，所以容易在溝部DIT之底部產生裂痕。即，在本第5實施方式中溝部DIT之底部比前述第4實施方式中溝部DIT之底部更容易產生裂痕。對此，為了在溝部DIT之底部出現裂痕而有意設置了溝部DIT，但也不必故意提高裂痕之產生概率。也就是說，如果不產生裂痕，就不會存在密封環SR遭到裂痕破壞之可能性，所以不必刻意去提高產生裂痕之概率。即，只需使溝部DIT比其他區域更容易被割裂之程度來界定溝部DIT之深度即可，無需刻意過度加深溝部DIT之深度，從而刻意提高產生裂痕之概率。從這方面來看，與本第5實施方式相比，在降低裂痕之發生概率方面前述第4實施方式更有優勢。
但是，本第5實施方式中，雖然容易產生以溝部DIT之底部為起點之裂痕，但由於外環OUR1之上表面和溝部DIT底面之高度差變大，所以以溝部DIT底部為起點擴展到密封環SR側之裂痕被外環OUR1截止而停止之概率也將變大。
(第6實施方式)
下面說明本第6實施方式中，外環OUR1及外環OUR2與場絕緣膜STI連接之例子。
圖30為表示第6實施方式中半導體裝置的構成之剖視圖。圖30中，由於本第6實施方式中之半導體晶圓與圖9所示之第1實施方式中之半導體晶圓為幾乎相同之結構，所以下面重點說明其不同點。
圖30中，本第6實施方式之特徵係：外環OUR1經由插塞PLG3與場絕緣膜STI連接，且外環OUR2經由插塞PLG4與場絕緣膜STI連接。
此時，藉由外環OUR1及外環OUR2，便可防止水分或異物浸入電路區域LR。也就是說，設置外環OUR1及外環OUR2之主要目的係為了停止裂痕擴展，所以本第6實施方式中，外環OUR1及外環OUR2具有能提高防止水分或異物浸入之效果。特別是，在本第6實施方式中，因下面幾個因素之協同效應，可有效防止水分及異物浸入電路區域LR，即：設置有密封環SR、與密封環SR連接之半導體基板1S之表面、與場絕緣膜STI之表面之間形成有段差、以及外環OUR1及外環OUR2與場絕緣膜STI連接。
但是，如前述第1實施方式所所述，在外環OUR1及外環OUR2分別通過插塞PLG3及插塞PLG4與場絕緣膜STI連接時，因產品不同插塞PLG3及插塞 PLG4之尺寸也不同，所以可能對產品間之均一性造成損害。因此，本第6實施方式之結構雖然多少會損害產品間之均一性，但由於可有效防止水分及異物浸入電路區域LR，所以在重視提高半導體裝置之可靠性方面是一種有效之結構。
另外，在半導體裝置之製造技術中，有一種被稱為SAC(Self Align Contact，自對準接觸)之技術。該SAC技術係指在形成場效應電晶體TR後，以覆蓋場效應電晶體TR之方式形成氮化矽膜，並在其後在該氮化矽膜上形成成為層間絕緣膜之氧化矽膜。因此，在使用被稱為SAC之技術時，圖30中，在環形區域RR之場絕緣膜STI上也形成氮化矽膜和氧化矽膜之積層膜。因此，首先，對層間絕緣膜即氧化矽膜進行蝕刻以形成接觸孔時，下層氮化矽膜將成為蝕刻停止膜。接下來繼續對氮化矽膜進行蝕刻時，由於氮化矽膜下層上之場絕緣膜STI係由氧化矽膜形成的，所以該場絕緣膜STI成為蝕刻停止膜。因此，在使用所謂SAC時，貫穿層間絕緣膜和氮化矽膜之接觸孔將難於對場絕緣膜STI進行蝕刻。這意味著可提高與外環OUR1和場絕緣膜STI連接之插塞PLG3、以及與外環OUR2和場絕緣膜STI連接之插塞PLG4尺寸之均一性。也就是說，使用所謂SAC技術時，將不會損害產品間之均一性，且可通過插塞PLG3將外環OUR1和場絕緣膜STI進行連接、以及通過插塞PLG4將外環OUR2和場絕緣膜STI進行連接。結果，在提高產品間之均一性之同 時，還具有提高防止水分及異物浸入電路區域LR之效果。
(第7實施方式)
下面舉例說明在本第7實施方式中，從平面上看在密封環SR和外環OUR1之間設置有虛擬圖案或角落補強用圖案。
圖31為表示晶片區域CR之角落部CNR附近之平面布局構成之圖。如圖31所示，在具有角落部CNR之晶片區域CR上形成有密封環SR。該密封環SR在角落部CNR以外之區域上，以沿著晶片區域CR之外周線延伸之方式配置、且在角落部CNR中，以與角落部CNR隔離之方式配置。即，密封環SR如圖31所示，在角落部CNR以外之區域中晶片區域CR之外周線和密封環SR之間之距離比角落部CNR和密封環SR之間之距離大。
接下來，在第7實施方式中，沿著晶片區域CR之外周線配置有溝部(縫隙)DIT。具體如圖31所示，溝部DIT沿著具有角落部CNR之晶片區域CR之外周線延伸。此時，從平面上看，溝部DIT配置在密封環SR之外側。即，從平面上看，溝部DIT以被晶片區域CR之外周線和密封環SR夾著之方式配置。
接下來，在第7實施方式中，從平面上看溝部DIT和密封環SR之間設置有外環OUR1，且該外環外環OUR1也沿著晶片區域CR之外周線延伸。更進一步， 在第7實施方式中，外環OUR1之外側上設置有外環OUR2，且該外環OUR2也沿著晶片區域CR之外周線延伸。特別是，從平面上看，外環OUR2以與溝部DIT重疊之方式配置。
此時，本第7實施方式之特徵如圖31所示，在角落部CNR以外之區域中，從平面上看，在密封環SR和外環OUR1之間之第2空間中配置有複數個虛擬圖案DMY2。更進一步，本第7實施方式之特徵係在角落部CNR附近，從平面上看，在密封環SR和外環OUR1之間之第1空間上配置有複數個角落補強用圖案LSS。此時，如圖31所示，第1空間面積比第2空間面積大。而且，從平面上看，配置在第2空間中之虛擬圖案DMY2略呈正方形形狀，且沿著晶片區域CR之外周線排列配置。另一方面，配置在第1空間中之角落補強用圖案LSS之結構為由線段形狀之線段結構構成。配置在第1空間中之複數個線段結構(圖31中為8個)對於角落部CNR之二等分線交叉(垂直相交)之同時，在二等分線之延伸方向上排列形成。
根據上述結構之本第7實施方式，可獲得如下效果。即，由於在角落部CNR中比角落部CNR以外之邊之區域更容易產生裂痕，特別是從角落部CNR朝向晶片區域CR內部擴展之裂痕很有可能給半導體裝置之可靠性帶來不良影響。因此，本第7實施方式中，從平面上看，從角落部CNR朝向晶片區域CR內部擴展之區域(第 1空間)比虛擬圖案DMY2之面積大，而且，以與角落部CNR之二等分線交叉之方式形成由排列配置之線段結構構成之角落補強用圖案LSS。特別是在本第7實施方式中，將由線段結構構成之角落補強用圖案LSS儘量加大形成，便可提高在角落部CNR中之抗裂痕性。另一方面，為了提高角落部CNR以外部分之抗裂痕性(雖然不具備角落部CNR那樣大之抗裂痕性)，在密封環SR和外環OUR1之間之第2空間上也配置有複數個虛擬圖案DMY2。由此，根據本第7實施方式，可以抑制裂痕經由整個晶片區域CR之外周線向內部方向擴展。
圖32為沿著圖31的A-A線切斷之剖視圖。從圖32可知，在密封環SR和外環OUR1之間形成有虛擬圖案DMY2。該虛擬圖案DMY2係由第1層金屬圖案MP4~第6層金屬圖案MP4構成。此時，第1層至第6層金屬圖案MP4由相同寬度之圖案構成，但也可由不同寬度之圖案構成。
如圖32所示，例如以溝部DIT之底部為起點向密封環SR側擴展之裂痕將在外環OUR1處停止擴展。但是，在本第7實施方式中，由於在密封環SR和外環OUR1之間還形成有具備妨礙裂痕擴展功能之虛擬圖案DMY2，所以即使裂痕在外環OUR1不停止擴展，虛擬圖案DMY2也可使裂痕停止擴展。因此，根據本第7實施方式，更能防止裂痕對密封環SR造成破壞。
圖33為沿著圖31的B-B線切斷之剖視圖。 從圖33可知，角落部中在密封環SR和外環OUR1之間排列配置有8個角落補強用圖案LSS。而且，每個角落補強用圖案LSS都由第1層~第6層金屬圖案MP5、以及將在積層方向上相鄰之層金屬圖案MP5之間進行連接之插塞構成。
在上述構成之角落部中，即使在第1障礙壁即外環OUR2上、或在第2障礙壁即外環OUR1中之任何一個上裂痕都不會停止擴展，由於在內側設置有8個角落補強用圖案LSS，而該這些角落補強用圖案LSS都可確保使裂痕停止擴展。其結果，可確實防止最容易在角落部CNR出現之大裂痕對密封環SR造成破壞。由此，在本第7實施方式中，密封環SR可確實防止因遭裂痕破壞而使水分浸入電路區域LR，因此，可提高半導體晶圓及通過切割半導體晶圓而獲得之半導體晶片(半導體裝置)之可靠性。
(第8實施方式)
本第8實施方式中，舉例說明了在角落補強用圖案LSS之外側也配置有複數個虛擬圖案DMY1之例。由於本第8實施方式之結構與第7實施方式幾乎相同，所以下面重點說明其不同點。
圖34為表示晶片區域CR之角落部CNR附近之平面布局構成之圖。圖34中，本第8實施方式之特徵係在角落部CNR中，在密封環SR和外環OUR1之間之第 1空間上，設置有複數個角落補強用圖案LSS，同時在角落補強用圖案LSS和外環OUR1之間也設置有複數個虛擬圖案DMY1。
根據上述結構之本第8實施方式，可獲得如下效果。即，在前述第7實施方式中，雖然可增強整個角落部CNR，但是角落補強用圖案LSS之平面面積比虛擬圖案DMY2大。因此，在角落部CNR之第1空間中，可能難於在晶片區域CR之邊附近形成角落補強用圖案LSS。因此，由於在角落部CNR之第1空間中可保護晶片區域CR之邊附近，且在角落部CNR中也盡可能使裂痕在離開密封環SR之位置上停下來，所以在角落部CNR中，將複數個虛擬圖案DMY2配置在角落補強用圖案LSS之外側。由此，根據本第8實施方式，在角落部CNR中，通過角落補強用圖案LSS和虛擬圖案DMY1之組合，可增強整個角落部CNR，而且還可增強角落部CNR附近之邊。
圖35為沿著圖34的A-A線切斷之剖視圖。從圖35可知，在密封環SR和外環OUR1之間形成有虛擬圖案DMY2。該虛擬圖案DMY2係由第1層金屬圖案MP4~第6層金屬圖案MP4構成。此時，第1層至第6層金屬圖案MP4由相同寬度之圖案構成，但也可由不同寬度之圖案構成。
而且，圖36為沿著圖34的B-B線切斷之剖視圖。從圖36可知，角落部中在密封環SR和外環OUR1 之間排列配置有7個角落補強用圖案LSS。而且，每個角落補強用圖案LSS都由第1層~第6層金屬圖案MP5、以及將在積層方向上相鄰之層金屬圖案MP5之間進行連接之插塞構成。而且，配置在最外側之角落補強用圖案LSS和外環OUR1之間形成有虛擬圖案DMY1。該虛擬圖案DMY1由第1層金屬圖案MP4~第6層金屬圖案MP4構成。此時，第1層至第6層金屬圖案MP4由相同寬度之圖案構成，但也可由不同寬度之圖案構成。
在本第8實施方式中，在設置外環OUR1及外環OUR2之同時，還設置有角落補強用圖案LSS、虛擬圖案DMY1及虛擬圖案DMY2，而且因上述因素之協同效應，可確實防止水分因密封環SR遭到裂痕之破壞而浸入電路區域LR。其結果，根據本第8實施方式，可提高半導體晶圓及通過切割半導體晶圓而獲得之半導體晶片(半導體裝置)之可靠性。
(第9實施方式)
下面舉例說明在本第9實施方式中，設置有外環OUR1而不設置外環OUR2之情況。
圖37為表示晶片區域CR之角落部CNR附近之平面布局構成之圖。如圖37所示，在具有角落部CNR之晶片區域CR上形成有密封環SR。該密封環SR在角落部CNR以外之區域上，以沿著晶片區域CR之外周線延伸之方式配置、且在角落部CNR中，以與角落部CNR隔離 之方式配置。即，密封環SR如圖37所示，在角落部CNR以外之區域中晶片區域CR之外周線和密封環SR之間之距離比角落部CNR和密封環SR之間之距離大。
接著，在第9實施方式中，沿著晶片區域CR之外周線配置有溝部(縫隙)DIT。具體如圖37所示，溝部DIT沿著具有角落部CNR之晶片區域CR之外周線延伸。此時，從平面上看，溝部DIT配置在密封環SR之外側。即，從平面上看，溝部DIT以被晶片區域CR之外周線和密封環SR夾著之方式配置。更進一步，在第9實施方式中，從平面上看溝部DIT和密封環SR之間設置有外環OUR1，且該外環外環OUR1也沿著晶片區域CR之外周線延伸。
圖38為沿著圖37的A-A線切斷之剖視圖。如圖38所示，在本第9實施方式之環形區域RR中，在密封環SR和溝部DIT之間設置有外環OUR1，但是沒設置有與溝部DIT平面上重疊之外環OUR2。
也在本第9實施方式之結構中，如通過劃片刀將環形區域RR外側之切割區域SCR進行切斷時，可防止裂痕到達環形區域RR中之密封環SR。也就是說，由於本第9實施方式中，也在密封環SR之外側設置有外環OUR1，所以裂痕在到達密封環SR之前先到達外環OUR1並停止擴展。其結果，根據本第9實施方式，可防止在切割製程中產生之裂痕到達環形區域RR中之密封環SR。
在此，在密封環SR之外側且在溝部DIT之內 側設置外環OUR1之主要理由為：可防止起源於溝部DIT底部並擴展到密封環SR側之裂痕擴展到密封環SR。更進一步，即使在該外環OUR1上出現了以劃片刀和半導體晶圓之接觸區域為起點之裂痕，該外環OUR1還具有防止裂痕擴展到密封環SR側之作用。因此，如本第9實施方式所述，即使在外環OUR1之外側上沒設置有外環OUR2，外環OUR1也具有防止以溝部DIT之底部為起點之裂痕及以劃片刀和半導體晶圓之接觸區域為起點之裂痕對密封環SR造成破壞。結果，根據本第9實施方式，也可提高半導體晶圓及通過切割半導體晶圓而獲得之半導體晶片(半導體裝置)之可靠性。
(第10實施方式)
下面說明本第10實施方式中，以鐳射切割進行切割製程時之構成。
圖39為表示晶片區域CR之角落部CNR附近之平面布局構成之圖。如圖39所示，在具有角落部CNR之晶片區域CR上形成有密封環SR。該密封環SR在角落部CNR以外之區域上，以沿著晶片區域CR之外周線延伸之方式配置、且在角落部CNR中，以與角落部CNR隔離之方式配置。即，密封環SR如圖39所示，在角落部CNR以外之區域中晶片區域CR之外周線和密封環SR之間之距離比角落部CNR和密封環SR之間之距離大。
接下來，在本第10實施方式中，從平面上 看，在晶片區域CR之外周線和密封環SR之間設置有外環OUR1，且該外環OUR1沿著晶片區域CR之外周線延伸。此時，外環OUR1之寬度比密封環SR之寬度小。
圖40為沿著圖39的A-A線切斷之剖視圖。如圖40所示，在第10實施方式中，在密封環SR和環形區域RR之外周線之間設置有外環OUR1。該外環OUR1儘量配置在離環形區域RR之外周線很近之區域上。具體地說就是，環形區域RR之外周線和外環OUR1之間之距離比外環OUR1和密封環SR之間之距離小。
由此可獲得如下效果。即，在圖40，係利用將鐳射LAR照射在半導體晶圓之切割區域SCR上，以將切割區域SCR進行切斷之切割製程。圖40中，被稱為鐳射切割之技術係指將鐳射LAR照射到半導體晶圓上，並利用對照射區域進行加熱使半導體晶圓之照射區域燃燒以切斷之技術。此時，不僅鐳射LAR照射到之區域，由於照射區域之週邊區域也被加熱，所以週邊區域之膜也被燃燒而消失。此時，例如，因半導體晶圓中形成之膜之種類及加熱分佈不同，膜之易燃程度也不同。
因此，例如，在沒形成有外環OUR1時，因鐳射切割而得到之切斷面因形成於半導體晶圓上之膜之易燃性不同而容易形成凹凸形狀。其結果，在凹凸性狀之切斷面上容易產生異物(廢棄物)(參閱圖6)。
對此，在本第10實施方式中，如圖40所示，將外環OUR1配置在環形區域RR之外周線附近。結 果如圖40所示，在反映出半導體晶圓上形成之膜之易燃性之前，膜便在外環OUR1之外側停止消失。由此，與沒設置有外環OUR1之圖6相比，如圖40所示，鐳射切割之切斷面將成為均一形狀(平整形狀)。因此，根據本第10實施方式，由於切斷面成為平滑形狀，與切斷面為凹凸形狀時相比，可減少異物(廢棄物)產生。
如上所述，在本第10實施方式中，外環OUR1係為了使鐳射切割之切斷面成為平滑狀平面而設置的。換言之就是，進行鐳射切割時，與通過劃片刀進行機械切斷時不同，通過鐳射切割進行切割製程時不會出現裂痕。因此，如圖40所示，進行鐳射切割之前提係在表面保護膜PAS上沒設置有溝部DIT，而且，外環OUR1也盡可能靠近環形區域RR之外周線而形成。這樣的第10實施方式之構成，係為了進行鐳射切割之構成，但此構成也可抑制因產生異物而導致之半導體裝置可靠性降低。
如上所述，與第1至第9實施方式一樣，不僅考慮到通過劃片刀進行機械切斷之情況，還與本第10實施方式一樣，為了滿足進行鐳射切割之條件而在環形區域RR上設置外環OUR1之結構，對提高半導體裝置品質方面是一種有效技術。
以上，根據其實施方式具體地說明瞭本案發明人所作之發明，但是本發明並不限定於前述實施方式，在不超出其要旨的範圍下能夠進行種種變更，是在此無需贅言的。
上述實施方式還包括如下實施方式。
(附記1)
一種半導體裝置，係具備半導體晶片；前述半導體晶片具有：形成於積體電路上之電路區域；以及形成於前述電路區域外側之環形區域；於前述環形區域，形成有：(a)半導體基板；(b)形成於前述半導體基板上之密封環；以及(c)形成於前述密封環外側上之外環；其中，前述密封環與前述半導體基板連接；前述外環被配置在形成於前述半導體基板之場絕緣膜的上方，而且，與前述場絕緣膜隔開而配置。
(附記2)
如附記1中所記載之半導體裝置中，與前述密封環連接之前述半導體基板之表面之高度與位於前述外環下方之前述場絕緣膜表面之高度不同。
(附記3)
如附記1中所記載之半導體裝置中，於前述環形區域，還形成有：(d)形成於前述密封環上之表面保護膜；以及 (e)形成於前述表面保護膜上之溝部，而且前述溝部形成於前述密封環之外側；前述外環形成於前述密封環和前述溝部之間。
(附記4)
如附記1中所記載之半導體裝置中，前述半導體晶片具有角落部；位於前述角落部中之前述密封環和前述外環之間之第1空間，比位於前述前述角落部以外之前述密封環和前述外環之間之第2空間大。
(附記5)
如附記4中所記載之半導體裝置中，前述環形區域之外端部和前述外環之間之距離，比前述外環和前述密封環之間之距離小。
(附記6)
如附記5中所記載之半導體裝置中，前述外環之寬度，比前述密封環之寬度小。
(附記7)
一種半導體晶圓，係包含：複數個晶片區域；以及將前述複數個晶片區域進行區劃之切割區域； 前述複數個晶片區域之每一個都具有：形成有積體電路之電路區域；以及形成於前述電路區域的外側之環形區域；於前述環形區域的外側存在有切割區域；其特徵為：於前述環形區域，形成有：(a)半導體基板；(b)形成於前述半導體基板上之密封環；以及(c)形成於前述密封環外側之外環；前述密封環與前述半導體基板連接；前述外環被配置於在前述半導體基板所形成之場絕緣膜的上方，而且與前述場絕緣膜隔開而配置。
1S‧‧‧半導體基板
AMP‧‧‧金屬圖案
CR‧‧‧晶片區域
DIT‧‧‧溝部
LR‧‧‧電路區域
MP1‧‧‧金屬圖案
MP2‧‧‧金屬圖案
MP3‧‧‧金屬圖案
OUR1‧‧‧外環
OUR2‧‧‧外環
PAS‧‧‧表面保護膜
PD‧‧‧焊墊
PLG1‧‧‧插塞
PLG2‧‧‧插塞
RR‧‧‧環形區域
SCR‧‧‧切割區域
SR‧‧‧密封環
STI‧‧‧場絕緣膜
TR‧‧‧場效應電晶體
WL1‧‧‧配線

Claims (20)

  1. 一種半導體裝置，係具備半導體晶片；前述半導體晶片具有：形成有積體電路之電路區域；以及形成於前述電路區域的外側之環形區域；於前述環形區域，形成有：(a)半導體基板；(b)形成於前述半導體基板上之密封環；(c)形成於前述密封環上之表面保護膜；(d)形成於前述表面保護膜上之溝部，且前述溝部形成於前述密封環之外側；(e)形成於前述密封環和前述溝部之間的第1外環；以及(f)形成於前述第1外環的外側之第2外環，且從平面上看，前述第2外環形成與前述溝部重疊；前述第2外環之上表面，不從前述溝部之底面露出。
  2. 如請求項1之半導體裝置，其中，前述第2外環之上表面與前述溝部之底面之間，具有絕緣膜。
  3. 如請求項1之半導體裝置，其中，前述第1外環之上表面比前述第2外環之上表面高。
  4. 如請求項1之半導體裝置，其中，前述第1外環之上表面與前述表面保護膜直接接觸。
  5. 如請求項4之半導體裝置，其中， 前述第1外環之上表面比前述溝部之底面高。
  6. 如請求項1之半導體裝置，其中，前述第1外環之上表面不與前述表面保護膜接觸。
  7. 如請求項6之半導體裝置，其中，前述第2外環之上表面和前述溝部之底面之間介隔有絕緣膜；前述溝部貫穿前述表面保護膜，且形成貫穿到前述絕緣膜一半。
  8. 如請求項7之半導體裝置，其中，前述第1外環之上表面比前述溝部之底面高。
  9. 如請求項1之半導體裝置，其中，前述第1外環和前述溝部之間之第1距離，比前述密封環和前述第1外環之間之第2距離小。
  10. 如請求項9之半導體裝置，其中，前述第1距離為前述第1外環之外周線和前述溝部之內周側面之間之距離；前述第2距離為前述密封環之外周線和前述第1外環之內周線之間之距離。
  11. 如請求項1之半導體裝置，其中，前述第1外環之寬度及前述第2外環之寬度，比前述密封環之寬度小。
  12. 如請求項1之半導體裝置，其中，前述第2外環之寬度比前述溝部之寬度大，而且，前述第2外環之外周線位於前述溝部之外周側面之內側。
  13. 如請求項1之半導體裝置，其中，前述密封環和前述第1外環之間，配置有複數個虛擬圖案。
  14. 如請求項13之半導體裝置，其中，前述半導體晶片具有角落部；前述角落部中之前述密封環和前述第1外環之間的第1空間，比前述角落部以外之前述密封環和前述第1外環之間的第2空間大；前述第1空間中形成有複數個角落補強用圖案，前述第2空間中形成有前述複數個虛擬圖案。
  15. 如請求項14之半導體裝置，其中，前述複數個角落補強用圖案從平面上看分別構成了具有線段形狀之線段構造體；前述第1空間中，從平面上看，構成前述複數個角落補強用圖案之複數個前述線段構造體與前述角落部之二等分線交叉且與前述二等分線之延伸方向排列而形成。
  16. 如請求項15之半導體裝置，其中，前述第1空間中，在前述複數個角落補強用圖案和前述第1外環之間，還形成有前述複數個虛擬圖案。
  17. 如請求項1之半導體裝置，其中，前述密封環與前述半導體基板連接；前述第1外環及前述第2外環配置在在前述半導體基板上形成之場絕緣膜之上方，而且，與前述場絕緣膜隔開而形成。
  18. 如請求項1之半導體裝置，其中，與前述密封環連接之前述半導體基板之表面高度，與位於前述第1外環及前述第2外環下方之前述場絕緣膜之表面高度不同。
  19. 如請求項1之半導體裝置，其中，前述第1外環及前述第2外環分別由積層構造體構成，該積層構造體具有：從平面上看以重疊之方式層積之複數個金屬圖案；以及在層積方向上將相鄰之金屬圖案彼此連接之複數個插塞。
  20. 一種半導體晶圓，係包含：複數個晶片區域；以及區劃前述複數個晶片區域之切割區域；前述複數個晶片區域分別具有：形成有積體電路之電路區域；以及形成於前述電路區域的外側之環形區域；前述環形區域之外側還形成有切割區域；其特徵為：於前述環形區域，形成有：(a)半導體基板；(b)在前述半導體基板上形成之密封環；(c)在前述密封環上形成之表面保護膜；(d)在前述表面保護膜上形成之溝部，而且，前述溝 部形成於前述密封環的外側；(e)在前述密封環和前述溝部之間形成之第1外環；以及(f)形成於前述第1外環的外側之第2外環，而且，從平面上看，前述第2外環形成與前述溝部重疊；前述第2外環之上表面，不從前述溝部之底面露出。
TW103105283A 2013-02-26 2014-02-18 半導體裝置及半導體晶圓 TWI612623B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-036426 2013-02-26
JP2013036426A JP6061726B2 (ja) 2013-02-26 2013-02-26 半導体装置および半導体ウェハ

Publications (2)

Publication Number Publication Date
TW201442165A true TW201442165A (zh) 2014-11-01
TWI612623B TWI612623B (zh) 2018-01-21

Family

ID=51369622

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103105283A TWI612623B (zh) 2013-02-26 2014-02-18 半導體裝置及半導體晶圓

Country Status (4)

Country Link
US (3) US8970009B2 (zh)
JP (1) JP6061726B2 (zh)
CN (1) CN104009024A (zh)
TW (1) TWI612623B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI696227B (zh) * 2019-07-12 2020-06-11 華邦電子股份有限公司 半導體元件及其製造方法
US11004805B2 (en) 2019-08-16 2021-05-11 Winbond Electronics Corp. Semiconductor device and method of fabricating same including two seal rings
TWI786786B (zh) * 2021-03-26 2022-12-11 台灣積體電路製造股份有限公司 半導體元件及其製造方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107359139B (zh) * 2012-07-19 2019-11-12 瑞萨电子株式会社 半导体装置
JP5968711B2 (ja) * 2012-07-25 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN104218005B (zh) * 2013-06-05 2017-08-25 中芯国际集成电路制造(上海)有限公司 芯片密封圈及包括该密封圈的芯片
JP6344991B2 (ja) * 2014-06-17 2018-06-20 キヤノン株式会社 撮像装置の製造方法
JP6406138B2 (ja) * 2014-07-18 2018-10-17 株式会社デンソー 半導体装置およびその製造方法
CN107073962A (zh) * 2014-10-30 2017-08-18 惠普发展公司，有限责任合伙企业 流体喷射设备
DE102015203393A1 (de) 2015-02-25 2016-08-25 Infineon Technologies Ag Halbleiterelement und Verfahren zu Herstellen von diesem
US9589911B1 (en) 2015-08-27 2017-03-07 Globalfoundries Inc. Integrated circuit structure with metal crack stop and methods of forming same
US9589912B1 (en) 2015-08-27 2017-03-07 Globalfoundries Inc. Integrated circuit structure with crack stop and method of forming same
US20180261467A1 (en) * 2015-10-01 2018-09-13 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
DE112015007070T5 (de) 2015-10-29 2018-09-13 Intel Corporation Metallfreie Rahmengestaltung für Siliziumbrücken für Halbleitergehäuse
FR3050318B1 (fr) * 2016-04-19 2018-05-11 Stmicroelectronics (Rousset) Sas Nouvelle protection contre le claquage premature de dielectriques poreux interlignes au sein d'un circuit integre
KR102541563B1 (ko) * 2016-04-27 2023-06-08 삼성전자주식회사 반도체 장치, 반도체 칩 및 반도체 장치의 제조 방법
KR102611982B1 (ko) * 2016-05-25 2023-12-08 삼성전자주식회사 반도체 장치
US10157856B2 (en) * 2016-05-31 2018-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure and fabrication method therefor
US9837366B1 (en) * 2016-11-28 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor structure and semiconductor manufacturing process thereof
DE102017100827A1 (de) * 2017-01-17 2018-07-19 Infineon Technologies Ag Halbleitervorrichtung mit umlaufender struktur und verfahren zur herstellung
CN107634074B (zh) * 2017-08-16 2020-02-21 上海微阱电子科技有限公司 防止划片损伤的cmos图像传感器结构及其制作方法
US10283548B1 (en) * 2017-11-08 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS sensors and methods of forming the same
CN108109953B (zh) * 2017-12-15 2020-12-25 浙江清华柔性电子技术研究院 用于系统级封装的tsv转接板
CN108109988B (zh) * 2017-12-15 2020-12-22 浙江清华柔性电子技术研究院 用于系统级封装的防静电装置
CN108054156B (zh) * 2017-12-15 2021-09-03 西安科锐盛创新科技有限公司 用于系统级封装的防静电装置
CN109935548B (zh) * 2017-12-19 2020-12-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
JP6559841B1 (ja) * 2018-06-01 2019-08-14 エイブリック株式会社 半導体装置
KR102542621B1 (ko) * 2018-08-17 2023-06-15 삼성전자주식회사 반도체 장치
KR102378837B1 (ko) * 2018-08-24 2022-03-24 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지
JP6643453B2 (ja) * 2018-12-19 2020-02-12 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． 流体吐出デバイス
US10985242B2 (en) * 2019-03-06 2021-04-20 Littelfuse, Inc. Power semiconductor device having guard ring structure, and method of formation
US11088094B2 (en) 2019-05-31 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Air channel formation in packaging process
JP7218678B2 (ja) * 2019-06-18 2023-02-07 株式会社Ｊｖｃケンウッド 半導体ウエハ、及び、半導体チップの製造方法
US11348881B2 (en) * 2019-10-01 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Device crack-stop structure to prevent damage due to dicing crack
US11373962B2 (en) 2020-08-14 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Advanced seal ring structure and method of making the same
CN112164693B (zh) * 2020-09-22 2021-12-28 长江存储科技有限责任公司 三维存储器器件及其制造方法
US20230066360A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Seal Ring Structure with Zigzag Patterns and Method Forming Same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4296769B2 (ja) * 2002-11-06 2009-07-15 株式会社デンソー 半導体装置及びその製造方法
WO2004097916A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法、半導体ウエハおよび半導体装置
JP2005026586A (ja) * 2003-07-04 2005-01-27 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
US7453128B2 (en) * 2003-11-10 2008-11-18 Panasonic Corporation Semiconductor device and method for fabricating the same
JP4776195B2 (ja) * 2004-09-10 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
JP5332200B2 (ja) * 2007-03-22 2013-11-06 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
KR100995558B1 (ko) 2007-03-22 2010-11-22 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP5448304B2 (ja) * 2007-04-19 2014-03-19 パナソニック株式会社 半導体装置
JP2009123733A (ja) * 2007-11-12 2009-06-04 Panasonic Corp 半導体装置及びその製造方法
JP2009123734A (ja) * 2007-11-12 2009-06-04 Renesas Technology Corp 半導体装置及びその製造方法
JP5334459B2 (ja) * 2008-05-30 2013-11-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8168529B2 (en) * 2009-01-26 2012-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Forming seal ring in an integrated circuit die
JP5830843B2 (ja) * 2010-03-24 2015-12-09 富士通セミコンダクター株式会社 半導体ウエハとその製造方法、及び半導体チップ
JP5300814B2 (ja) * 2010-10-14 2013-09-25 ルネサスエレクトロニクス株式会社 半導体装置
JP5558336B2 (ja) * 2010-12-27 2014-07-23 株式会社東芝 半導体装置
JP2012146888A (ja) * 2011-01-14 2012-08-02 Panasonic Corp 半導体ウェハ及び半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI696227B (zh) * 2019-07-12 2020-06-11 華邦電子股份有限公司 半導體元件及其製造方法
US11004805B2 (en) 2019-08-16 2021-05-11 Winbond Electronics Corp. Semiconductor device and method of fabricating same including two seal rings
TWI786786B (zh) * 2021-03-26 2022-12-11 台灣積體電路製造股份有限公司 半導體元件及其製造方法
US11676958B2 (en) 2021-03-26 2023-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including cumulative sealing structures and method and system for making of same

Also Published As

Publication number Publication date
US8970009B2 (en) 2015-03-03
US9230920B2 (en) 2016-01-05
CN104009024A (zh) 2014-08-27
US20160118352A1 (en) 2016-04-28
US20140239455A1 (en) 2014-08-28
JP6061726B2 (ja) 2017-01-18
TWI612623B (zh) 2018-01-21
US20150162284A1 (en) 2015-06-11
JP2014165403A (ja) 2014-09-08

Similar Documents

Publication Publication Date Title
TWI612623B (zh) 半導體裝置及半導體晶圓
JP3962402B2 (ja) 半導体装置
US8334582B2 (en) Protective seal ring for preventing die-saw induced stress
JP5090696B2 (ja) 半導体装置
JP4689244B2 (ja) 半導体装置
US7265436B2 (en) Non-repeated and non-uniform width seal ring structure
TWI262537B (en) Semiconductor device with crack prevention ring and method of manufacture thereof
JP5341087B2 (ja) 半導体デバイスの応力緩和
US8188574B2 (en) Pedestal guard ring having continuous M1 metal barrier connected to crack stop
US20140210056A1 (en) Semiconductor device
US20060278957A1 (en) Fabrication of semiconductor integrated circuit chips
JP2011134893A (ja) 半導体装置
TWI467709B (zh) 晶片密封環結構
JP2004193382A (ja) 半導体ウェーハ及びその製造方法、半導体チップ
JP5609981B2 (ja) 半導体装置の製造方法
JP2009135397A (ja) 半導体装置
JP2005183891A (ja) 双方向ブロック型プレーナデバイスの構造と製法
US10446507B2 (en) Semiconductor devices and semiconductor dice including electrically conductive interconnects between die rings
JP5685060B2 (ja) 半導体装置
US20220262743A1 (en) Semiconductor devices and methods of manufacturing the same
CN102569209A (zh) 防裂结构
CN112885783A (zh) 芯片保护环与集成电路器件
JP2010225763A (ja) 半導体装置
JP2014017437A (ja) 半導体装置およびその製造方法
CN210640219U (zh) 芯片保护环与集成电路器件

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees