JP4296769B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4296769B2 JP4296769B2 JP2002322741A JP2002322741A JP4296769B2 JP 4296769 B2 JP4296769 B2 JP 4296769B2 JP 2002322741 A JP2002322741 A JP 2002322741A JP 2002322741 A JP2002322741 A JP 2002322741A JP 4296769 B2 JP4296769 B2 JP 4296769B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- aln
- capacitor
- wiring
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、多層配線及びキャパシタを有する半導体装置に関するものである。
【０００２】
【従来の技術】
従来、半導体技術におけるキャパシタ（容量素子）は、ＰｏｌｙＳｉ膜／熱酸化膜／ＰｏｌｙＳｉ膜構造のものが主流である（例えば、特許文献１、２参照）。しかしながら、この構造では、製造等の際にＰｏｌｙＳｉ膜が帯電することにより、電圧−容量特性が変動してしまう問題がある。
【０００３】
この対策として、キャパシタをメタル膜／プラズマ酸化膜／メタル膜構造とすることが考えられる。ＰｏｌｙＳｉ膜の代わりにメタル膜を用いることで、製造の際等の帯電を防ぎ、電圧−容量特性の変動を抑制できる。
【０００４】
このキャパシタの構造としては配線構造を利用することができる。そして、このキャパシタの製造方法としては、工程数の増加抑制の観点から、配線と配線との間の層間膜と誘電体膜とを共用させて形成する方法が考えられる。例えば、配線工程において、メタル膜を半導体基板の上に成膜した後、メタル膜の上に層間絶縁膜用のプラズマ酸化膜を成膜し、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法にて平坦化し、さらにこの上にメタル膜を成膜することで、キャパシタを形成する。
【０００５】
【特許文献１】
特開平５−２１１２８４号公報
【０００６】
【特許文献２】
特開平１０−１５０１４８号公報
【０００７】
【発明が解決しようとする課題】
しかし、プラズマ酸化膜をＣＭＰ法にて平坦化したとき、平坦化後の膜厚の目標値との誤差は２０〜３０％であり、膜厚制御性が低いため、容量がばらつくという問題がある。
【０００８】
また、プラズマ酸化膜を層間膜としても機能させるため、酸化膜の膜厚が厚くなり、キャパシタの容量が小さくなってしまう。このため、大容量を稼ぐためにはキャパシタの面積を大きくしなければならないという問題がある。
【０００９】
本発明は上記点に鑑みて、容量ばらつきを低減させることができ、かつ、小さな面積で大容量とすることができるメタル膜／誘電体膜／メタル膜構造のキャパシタを有する半導体装置及びその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明では、多層配線の形成工程にて、半導体基板の上にＡｌ合金膜（１６ｃ）を成膜した後、Ｎ 2 ガス雰囲気下で、Ｔｉをターゲットに用い、半導体基板の温度を１８０℃以上とする反応性スパッタリングを行うことで、Ａｌ合金膜の上にＡｌＮ膜（１６ｅ）を成膜すると共に、ＡｌＮ膜の上にＴｉＮ膜（１６ｄ）を成膜することで、Ａｌ合金膜、ＡｌＮ膜、および反射防止膜を有して構成されたキャパシタを形成することを特徴としている。
【００１２】
本発明では、Ａｌ合金膜を下部電極とし、反射防止膜を上部電極とし、ＡｌＮ膜を誘電体膜として用いるキャパシタを形成している。そして、キャパシタを構成する誘電体膜としてのＡｌＮ膜をスパッタリングにより形成することから、従来技術の欄に記載したように、誘電体膜としてのプラズマ酸化膜をＣＭＰ法により平坦化して形成する場合と比較して、誘電体膜の膜厚ばらつきを低減させることができる。この結果、従来技術の欄に記載したキャパシタよりもキャパシタの容量ばらつきを低減させることができる。
【００１３】
また、キャパシタの容量は一般に次の式により表される。
【００１４】
Ｃ＝εε0Ａ／ｄ（ε0：真空の誘電率、ε：誘電体の比誘電率、ｄ：誘電体の膜厚、Ａ：キャパシタの面積）
酸化膜の比誘電率は３〜４であるのに対し、ＡｌＮ膜の比誘電率は８．８と酸化膜の約２倍である。したがって、本発明によれば、上記した式からわかるように、従来技術の欄に記載したメタル膜／プラズマ酸化膜／メタル膜構造のキャパシタの面積及び誘電体の膜厚が同一のとき、このキャパシタと比較して、容量を増大させることができる。すなわち、メタル膜／プラズマ酸化膜／メタル膜構造のキャパシタよりも小さな面積でキャパシタの容量を大容量とすることができる。
【００１６】
また、本発明では、ＡｌＮ膜とＴｉＮ膜とを同一の工程にて形成するので、ＡｌＮ膜とＴｉＮ膜とを別々の工程にて形成する場合と比較して、工程数を削減することができる。
【００１８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１９】
【発明の実施の形態】
（第１実施形態）
本発明の第１実施形態を適用した半導体装置として、サリサイド構造を有するＣＭＯＳトランジスタを図１に示す。
【００２０】
ＣＭＯＳトランジスタは、ｐ型のシリコン基板１内のｎ-型ウェル領域２に形成されたＰＭＯＳトランジスタと、ｐ-型ウェル領域３に形成されたＮＭＯＳトランジスタとから構成されている。ＰＭＯＳトランジスタとＮＭＯＳトランジスタはシリコン基板１の上部に形成されたＳＴＩ膜４によって素子分離されている。なお、ＰＭＯＳトランジスタとＮＭＯＳトランジスタの構造については、導電型が異なるのみであり、その他の構造については同様であるため、ＰＭＯＳトランジスタの構造についてのみ説明する。
【００２１】
ｎ-型ウェル領域２上には、ゲート酸化膜５を介してゲート電極６が形成されている。このゲート電極６の側面には、側壁酸化膜７が備えられている。また、ゲート電極６の両側にはｐ+型拡散層からなるソース８・ドレイン９が形成されており、これらソース８・ドレイン９間をチャネル領域としている。
【００２２】
なお、ソース８・ドレイン９のチャネル領域側に形成されたｐ型層１０は電界緩和層である。
【００２３】
さらに、ゲート電極６、ソース８・ドレイン９の上部には、コンタクト用のシリサイド膜６ａ、８ａ、９ａが形成されている。これにより、サリサイド構造を有するＰＭＯＳトランジスタが構成されている。
【００２４】
これらＰＭＯＳトランジスタ及びＮＭＯＳトランジスタを含むシリコン基板１上には、多層配線が形成されている。
【００２５】
多層配線は、半導体基板１の上に第１層間絶縁膜１１、第１Ａｌ合金配線１３、第２層間絶縁膜１４、第２Ａｌ合金配線１６、第３層間絶縁膜１７、第３Ａｌ合金配線１９、Ｐ−ＴＥＯＳ膜２０ａとＰ−ＳｉＮ膜２０ｂからなる保護膜２０が順に積層された構造となっている。そして、半導体基板１と第１Ａｌ合金配線１３はコンタクトプラグ１２を介して電気的に接続され、第１Ａｌ合金配線１３と第２Ａｌ合金配線１６、第２Ａｌ合金配線１６と第３Ａｌ合金配線１９は、それぞれ第１ビアプラグ１５、第２ビアプラグ１８によって電気的に接続されている。
【００２６】
第１〜第３層間絶縁膜１１、１４、１７は、ＢＰＳＧ、ＴＥＯＳ膜等から構成されている。コンタクトプラグ１２は、第１層間絶縁膜１１中のコンタクトホールに形成された接着層Ｔｉ１２ａ、バリアメタルＴｉＮ１２ｂを介して、タングステン１２ｃが埋められた構成となっている。なお、第１、第２ビアプラグ１５、１８も同様にＴｉ、ＴｉＮを介してタングステンが埋められた構成となっている。
【００２７】
第１Ａｌ合金配線１３は、例えば、膜厚合計が１２０ｎｍ程度のＴｉ膜１３ａ及びＴｉＮ膜１３ｂ、４５０ｎｍ程度の膜厚のＡｌ−Ｃｕ膜１３ｃ、３０ｎｍ程度の膜厚のＴｉＮ膜からなる反射防止膜１３ｄが順に積層された構成となっている。Ａｌ−Ｃｕ膜１３ｃはＣｕが０．５ｗｔ％含有されたＡｌ合金で構成されている。なお、第３Ａｌ合金配線１９はＡｌ−Ｃｕ膜の膜厚が６００ｎｍ程度である点を除き、第１Ａｌ合金配線１３と同様に、Ｔｉ膜１９ａ、ＴｉＮ膜１９ｂ、Ａｌ−Ｃｕ膜１９ｃ、反射防止膜１９ｄにて構成されている。
【００２８】
第２Ａｌ合金配線１６は、例えば、膜厚合計が１２０ｎｍ程度のＴｉ膜１６ａ及びＴｉＮ膜１６ｂ、６００ｎｍ程度の膜厚のＡｌ−Ｃｕ膜１６ｃ、２〜１２０ｎｍ程度の膜厚のＡｌＮ膜１６ｅ、５０〜８０ｎｍ程度の膜厚のＴｉＮ膜からなる反射防止膜１６ｄが順に積層された構成となっている。つまり、第１Ａｌ合金配線１３に対して、Ａｌ−Ｃｕ膜と反射防止膜との間にＡｌＮ膜が挿入された構成となっている。
【００２９】
なお、本実施形態では、Ａｌ−Ｃｕ膜が特許請求の範囲に記載のＡｌ合金膜に相当する。Ａｌ合金膜としては、Ａｌ−Ｓｉ−Ｃｕ膜等の他の膜を用いることもできる。また、本実施形態では、反射防止膜としてＴｉＮ膜を用いているが、Ｔｉ／ＴｉＮ膜を用いることもできる。、
そして、第２ビアプラグ１８は反射防止膜１６ｄ及びＡｌＮ膜１６ｅを貫通し、Ａｌ−Ｃｕ膜１６ｃに到達している。このようにして、第２Ａｌ合金配線１６と第３Ａｌ合金配線１９とが電気的に接続されている。
【００３０】
本実施形態では、このような構造の多層配線中にキャパシタとして機能するキャパシタ領域２１を有している。図２に図１中のキャパシタ領域２１の拡大図を示す。
【００３１】
この領域２１においても、層間絶縁膜１１、１４、１７を介して第１Ａｌ合金配線１３、第２Ａｌ合金配線１６、第３Ａｌ合金配線１９とが積層された構造となっており、第１Ａｌ合金配線１３と半導体基板１とはコンタクトプラグ１２にて電気的に接続され、第１Ａｌ合金配線１３と第２Ａｌ合金配線１６、第２Ａｌ合金配線１６と第３Ａｌ合金配線１９とはそれぞれ第１、第２ビアプラグ１５、１８により電気的に接続されている。
【００３２】
このキャパシタ領域２１においても、第２Ａｌ合金配線１６は、膜厚合計が１２０ｎｍ程度のＴｉ膜１６ａ及びＴｉＮ膜１６ｂと、膜厚が６００ｎｍ程度のＡｌ−Ｃｕ膜１６ｃと、膜厚が２〜１２０ｎｍのＡｌＮ膜１６ｅと、膜厚が５０〜８０ｎｍのＴｉＮからなる反射防止膜１６ｄとが積層された構造となっている。
【００３３】
そして、第２Ａｌ合金配線１６と第３Ａｌ合金配線１９とを電気的に接続する第２ビアプラグ１８ａは、第２Ａｌ合金配線１６の反射防止膜１６ｄと電気的に接続するように配置されている。第１Ａｌ合金配線１３はソース９と電気的に接続され、接地電位となり、また、第３Ａｌ合金配線１９は電源電位となっている。
【００３４】
このようにして、本実施形態における半導体装置は、第２Ａｌ合金配線１６において、Ａｌ−Ｃｕ膜１６ｃ／ＡｌＮ膜１６ｅ／反射防止膜１６ｄにて構成されたキャパシタを有している。なお、第１、第３Ａｌ合金配線１３、１９、コンタクトプラグ１２、第１ビアプラグ１５、第１〜第３層間絶縁膜１１，１４、１７は他の領域と同じ構成であるので説明を省略する。
【００３５】
本実施形態では、このようにＣＭＯＳトランジスタが構成されている。
【００３６】
次に、上記した構造のＣＭＯＳトランジスタの製造工程を図３〜図５に示す。以下、図３〜図５に基づいてＣＭＯＳトランジスタの製造方法について説明する。
【００３７】
〔図３（ａ）に示す工程〕
ｐ型のシリコン基板１を用意する。次に、シリコン基板１上に熱酸化膜（ＳｉＯ2）４０を形成し、さらに熱酸化膜４０上にシリコン窒化膜（ＳｉＮ）４１を形成する。そして、フォトリソグラフィ工程を経て、素子分離用のＳＴＩ膜４（図１参照）の形成予定領域上におけるシリコン窒化膜４１とその下の熱酸化膜４０を開口させる。その後、開口部からシリコン基板１を所定深さエッチング除去して、素子分離用としてのトレンチ４２を形成する。
【００３８】
〔図３（ｂ）に示す工程〕
トレンチ４２の内壁に熱酸化膜４３を形成して、トレンチ４２内を丸める。その後、シリコン基板１の全面にＴＥＯＳ膜を堆積させ、トレンチ４２にＴＥＯＳ膜を埋め込む。このとき、ＴＥＯＳ膜として、ＨＴＯ−ＴＥＯＳ、ＬＰ−ＴＥＯＳ、Ｏ3−ＴＥＯＳ等を用いる。そして、ＣＭＰ（Chemical Mechanical Polishing）法にて、シリコン窒化膜４１をストッパーとしてＴＥＯＳ膜を全面研削して、平坦化する。これにより、トレンチ４２内にＴＥＯＳ膜を残し、ＳＴＩ膜４を形成する。
【００３９】
〔図３（ｃ）に示す工程〕
シリコン窒化膜４１を除去し、フォトレジスト工程を経てＰＭＯＳトランジスタ形成予定領域にｎ-型ウェル領域２を形成した後、再度フォトリソグラフィ工程を経てＮＭＯＳトランジスタ形成予定領域にｐ-型ウェル領域３を形成する。
【００４０】
ウェットエッチングによって熱酸化膜４０を除去する。そして、ドライブインと同時に犠牲酸化を行う等して、ｎ-型ウェル領域２やｐ-型ウェル領域３の表面状態を良好にした後、熱酸化によってゲート酸化膜を５を形成する。そして、ゲート酸化膜５上に厚さ０．３５μｍ程度のポリシリコン膜を成膜した後、フォトリソグラフィ工程を経て、ゲート電極６をパターニングする。
【００４１】
次に、ＣＶＤ（Chemical Vapor Deposition）法によりウェハ表面全面にＴＥＯＳ膜等の絶縁膜を堆積した後、ＲＩＥ法による異方性エッチングにて絶縁膜をエッチバックし、ゲート電極６の側面に側壁膜７を形成する。
【００４２】
〔図４（ａ）に示す工程〕
熱酸化等によってイオン注入工程用のスルー膜を形成した後、ＮＭＯＳトランジスタ形成予定領域及びＰＭＯＳトランジスタ形成予定領域を順にフォトレジストで覆い、ＰＭＯＳトランジスタ形成予定領域にはｐ型不純物（例えばボロン）を斜めイオン注入し、ＮＭＯＳトランジスタ形成予定領域にはｎ型不純物（例えばリン）を斜めイオン注入する。これにより、ゲート電極６の両側に電界緩和層１０を形成する。
【００４３】
さらに、ＮＭＯＳトランジスタ形成予定領域及びＰＭＯＳトランジスタ形成予定領域を順にフォトレジストで覆い、ＰＭＯＳトランジスタ形成予定領域にはｐ型不純物（例えばボロン）を基板法線方向から高濃度にイオン注入し、ＮＭＯＳトランジスタ形成予定領域にはｎ型不純物（例えばＡｓ）を基板法線方向から高濃度にイオン注入する。これにより、ゲート電極６の両側にソース８・ドレイン９を形成する。このようにして、ＬＤＤ（Lightly Doped Drain）構造が完成する。
【００４４】
そして、スルー膜を除去した後、チタンシリサイド化工程を行う。まず、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜を順にウェハ全面に成膜し、さらにＡｒ雰囲気下で短時間熱処理（ＲＴＡ）を行い、シリサイド化反応を起こさせて、ゲート電極６及びソース８・ドレイン９の露出表面にそれぞれチタンシリサイド膜（ＴｉＳｉ2膜）６ａ、８ａ、９ａを形成する。
【００４５】
そして、アンモニア・過酸化水素水の混合液で選択エッチングを行い、チタン膜及び窒化チタン膜のうちシリサイド化反応を起こさなかった部分を除去する。これにより、チタンシリサイド膜６ａ、８ａ、９ａのみが残る。これにより、サリサイド構造が完成する。その後、８５０℃程度で２度目の短時間熱処理を行い、チタンシリサイド膜６ａ、８ａ、９ａを低抵抗化させる。
【００４６】
〔図４（ｂ）に示す工程〕
この工程以降が配線工程である。ウェハ表面全面にＢＰＳＧ、ＴＥＯＳ膜等からなる絶縁膜１１を全面に堆積した後、ＣＭＰ法により絶縁膜１１を平坦化する。
【００４７】
〔図４（ｃ）に示す工程〕
フォトリソグラフィ工程を経て、絶縁膜１１にコンタクトホールを形成する。そして、このコンタクトホール内に接着層及びバリアメタルとして、Ｔｉ膜１２ａ及びＴｉＮ膜１２ｂを順に積層し、さらにそのＴｉ膜１２ａ及びＴｉＮ膜１２ｂの上にタングステン（Ｗ）１２ｃを積層する。これにより、ソース８・ドレイン９等との電気的接続を行うコンタクトプラグ１２を形成する。
【００４８】
〔図５（ａ）に示す工程〕
この工程は、第１Ａｌ合金配線１３を形成するための工程である。基板１の表面全面にメタル膜を成膜する。具体的には、膜厚合計が１２０ｎｍ程度のＴｉ膜１３ａ及びＴｉＮ膜１３ｂと、４５０ｎｍ程度の膜厚のＡｌ−Ｃｕ膜１３ｃとを順に基板上に積層形成する。なお、Ａｌ−Ｃｕ膜１３ｃの形成は、リフロースパッタリングや、基板温度が１００〜３００℃程度の通常スパッタリングや、基板温度が３５０〜４５０℃程度の高温スパッタリング等で行う。
【００４９】
続いて、例えば、Ｔｉターゲットを用い、Ｎ2雰囲気下で、基板温度を１８０℃よりも低い温度とした反応性スパッタリングにより、Ａｌ−Ｃｕ膜１３ｃの上に反射防止膜１３ｄとして、３０ｎｍ程度の膜厚のＴｉＮ膜を成膜する。
【００５０】
〔図５（ｂ）に示す工程〕
次に、フォトリソグラフィ工程を施し、第１Ａｌ合金配線１３をパターニングする。
【００５１】
具体的には、メタル膜上にフォトレジストを堆積し、このフォトレジストのうち第１Ａｌ合金配線１３として残す部分以外を開口させる。この後、フォトレジストをマスクとしてエッチングを行い、フォトレジスト開口部におけるメタル膜を除去する。これにより、キャパシタ領域２１とそれ以外の他の領域にて第１Ａｌ合金配線１３を形成する。
【００５２】
なお、パターニング後の第１Ａｌ合金配線１３の配置において、隣同士の間隔が広い場合、間隔が広い領域にメタル膜３１を残しておく。この残されたメタル膜３１は配線としては機能しないものであり、以下では、ＣＭＰダミー配線３１と呼ぶ。これにより、次の工程にて行う層間絶縁膜の平坦化において、層間絶縁膜を良好に平坦化させることができる。
【００５３】
〔図５（ｃ）に示す工程〕
第１Ａｌ合金配線１３の上に第２層間絶縁膜１４を形成し、ＣＭＰ法により第２層間絶縁膜１４を平坦化させる。その後、コンタクトプラグ１２の形成と同様に、第２層間絶縁膜１４にビアホールを形成し、ビアホール内にＴｉ膜１５ａ及びＴｉＮ膜１５ｂを順に積層し、さらにその上にタングステン（Ｗ）１５ｃを積層することで、第１ビアプラグ１５を形成する。
【００５４】
続いて、第１ビアプラグ１５及び第２層間絶縁膜１４の上に第２Ａｌ合金配線１６としてのメタル膜を成膜する。第１Ａｌ合金配線１３の形成と同様の方法にて、Ｔｉ膜１６ａ及びＴｉＮ膜１６ｂと、Ａｌ−Ｃｕ膜１６ｃとを順に成膜する。Ａｌ−Ｃｕ膜１６ｃの膜厚は第１Ａｌ合金配線１３と異なり６００ｎｍ程度とする。
【００５５】
その後、Ｔｉをターゲットに用いたＮ2＋Ａｒ雰囲気下での反応性スパッタリングを行うことで、Ａｌ−Ｃｕ膜１６ｃの上にＡｌＮ膜１６ｅを形成すると共に、ＡｌＮ膜１６ｅの上にＴｉＮ膜１６ｄを形成する。このとき、ＤＣパワーを３〜４ｋｗ、雰囲気中のＮ２ガスの割合を５０％（Ｎ2／（Ａｒ＋Ｎ2）×１００）、基板の温度を２３０℃としてスパッタリングを行う。具体的には、以下の原理を利用する。
【００５６】
図７にスパッタリングにてＡｌＮ膜及びＴｉＮ膜を形成するときの様子を示す。Ｔｉをターゲットに用いたＮ2＋Ａｒ雰囲気下での反応性スパッタリングにてＴｉＮ膜を形成するとき、雰囲気中にＮ2ガスが含まれているため、プラズマ中に窒素ラジカル（活性窒素）が発生する。このため、Ａｌ−Ｃｕ膜１６ｃの上にＴｉＮ膜１６ｄを成膜する前に、窒素ラジカルがＡｌ−Ｃｕ膜１６ｃ中のＡｌと反応（以下では、ラジカル窒化反応と呼ぶ）することで、Ａｌ−Ｃｕ膜１６ｃの上にＡｌＮ膜１６ｅが形成される。
【００５７】
ここで、スパッタリングの際の基板の温度について説明する。図８にラジカル窒化反応にて、ＡｌＮ膜、ＴｉＮ膜を成膜したときの成膜温度（半導体基板温度）とＡｌＮ膜の形成量との関係を示す。また、図９にラジカル窒化反応にて、ＡｌＮ膜、ＴｉＮ膜を成膜したときの成膜温度（半導体基板温度）とＡｌＮ膜の組成比との関係を示す。
【００５８】
図８に示すように、成膜温度をおよそ８０℃よりも高くすることで、ＡｌＮ膜をＡｌ−Ｃｕ膜上に形成することができる。また、図９からわかるように、１５０〜２２５℃の範囲ではＴｉＮ膜の成膜温度（基板温度）が高くなるにつれ、ＡｌＮ組成比（Ｎを１としたときのＡｌの比）が小さくなっている。これは、成膜温度が高くなるほど、Ａｌ中に存在するＮ成分が多く、つまり、Ａｌ−Ｃｕ膜上にＡｌＮ膜が良好に形成されていることを示している。
【００５９】
本発明者らの実験結果より、組成比が１．５以下（成膜温度が１８０℃以上）のときであれば、ＡｌＮ膜を良好に形成できることがわかっている。そこで、ＡｌＮ膜を成膜するときでは、本実施形態のように、１８０℃以上の温度にてスパッタリングを行うことが好ましい。
【００６０】
図１０（ａ）に成膜温度を２３０℃としてＡｌＮ膜１６ｅ及びＴｉＮ膜１６ｄを成膜したときのＴｉＮ膜１６ｄとＡｌ−Ｃｕ膜１６ｃとの界面付近をＴＥＭ（Transmission Electron Microscope）にて観察したときの断面図を示し、図１０（ｂ）にＡｌＮ膜１６ｅのＥＤＳ（Energy Dispersive X-ray Spectroscopy）による組成分析結果を示す。図１０（ｂ）に示すように、成膜温度が２３０℃のときでは、ＡｌＮ組成比は１．１５（Ａｌ：Ｎ＝１．１５：１）であり、このときの膜厚は４．５ｎｍであった。このように本実施形態によれば、ＡｌＮ膜１６ｅを良好に形成することができる。
【００６１】
上記した実験結果より、スパッタリングの際の成膜温度は１８０〜４５０℃の範囲内にて行うことが好ましく、ＡｌＮ膜の膜厚は、安定性と電気的特性の観点から３〜１２０ｎｍとすることが好ましい。
【００６２】
なお、通常、Ｔｉをターゲットに用いたＮ2＋Ａｒ雰囲気下での反応性スパッタリングにてＴｉＮ膜を形成する場合では、絶縁体であるＡｌＮ膜が形成されないように、１８０℃以下等の低温にてスパッタリングが行われる。このため、従来の多層配線にて仮にＡｌＮが存在していても、ＡｌＮ組成比は１．５以下となっている。
【００６３】
このようにして、Ａｌ−Ｃｕ膜１６ｃの上にＡｌＮ膜１６ｅ及びＴｉＮ膜１６ｄを成膜する。本実施形態によれば、Ａｌ−Ｃｕ膜１６ｃ、ＡｌＮ膜１６ｅ及びＴｉＮ膜１６ｄを形成するとき、スパッタリング装置内において、半導体基板１をそれぞれの種類のターゲットとされたチャンバ間を移動させることで、これらの膜を連続的に形成することができる。さらに、ＡｌＮ膜１６ｅ及びＴｉＮ膜１６ｄを同一のチャンバ内にて連続して成膜することができる。
【００６４】
続いて、フォトリソグラフィ工程により、メタル膜をパターニングすることで、キャパシタ領域２１とそれ以外の他の領域に第２Ａｌ合金配線１６を形成する。
【００６５】
〔図６に示す工程〕
第２Ａｌ合金配線１６及び第２層間絶縁膜１４の上に第３層間絶縁膜１７を形成し、ＣＭＰ法により平坦化する。その後、フォトリソグラフィ工程により、ビアホールを形成する。このとき、キャパシタ領域２１におけるビアホールのホール径は小さく、キャパシタ領域２１以外のビアホールのホール径は大きくなるようにする。
【００６６】
これにより、それぞれのビアホールを形成するとき、キャパシタ領域２１においては、第２Ａｌ合金配線１６のＡｌＮ膜１６ｅを削らないようにし、キャパシタ領域以外のでは、ＡｌＮ膜１６ｅを突き抜けた構造のビアホールを形成する。
【００６７】
その後、第１ビアプラグ１５の形成と同様に、ビアホール内にＴｉ膜及びＴｉＮ膜を順に積層し、さらにその上にタングステン（Ｗ）を積層することで、キャパシタ領域２１に第２ビアプラグ１８ａを形成し、キャパシタ領域２１以外の領域にも第２第２ビアプラグ１８を形成する。
【００６８】
これにより、第２Ａｌ合金配線１６が形成されている層において、キャパシタ領域２１では、Ａｌ−Ｃｕ膜１６ｃ／ＡｌＮ膜１６ｅ／ＴｉＮ膜１６ｄにて構成されるキャパシタを形成する。一方、キャパシタ領域２１以外の領域では、第２ビアプラグ１８がＡｌＮ膜１６ｅを貫通してＡｌ−Ｃｕ膜１６ｃと電気的に接続しているので、第２Ａｌ合金配線１６を素子と外部電極等を電気的に接続させるための配線として機能させることができる。
【００６９】
本実施形態では、このように、第２ビアプラグ１８をＡｌ−Ｃｕ膜１６ｃと電気的に接続させるように形成することで、キャパシタを構成するために形成されたＡｌ−Ｃｕ膜１６ｃ、ＡｌＮ膜１６ｅ、ＴｉＮ膜１６ｄを配線としても利用することができる。
【００７０】
なお、本実施形態の他に、キャパシタをなすＡｌ合金配線層と配線をなすＡｌ合金配線層とを別々に形成することもできる。しかし、この場合では、従来の多層配線構造に対して、Ａｌ合金配線層を一層余分に形成しなければならない。これに対して、本実施形態によれば、同一の層上に配線とキャパシタとを形成することができることから、従来の多層配線に対して、キャパシタとして機能させるためのＡｌ合金配線層を一層余分に形成しなくても良い。
【００７１】
第２ビアプラグ１８を形成した後、第２ビアプラグ１８及び第３層間絶縁膜１７の上に、第１Ａｌ合金配線１３と同様に、第３Ａｌ合金配線１９を形成し、さらに、ウェハ表面全面にＰ−ＴＥＯＳ膜２０ａとＰ−ＳｉＮ膜２０ｂからなる保護膜２０を成膜することによって、図１に示す半導体装置が完成する。
【００７２】
本実施形態では上述したように、Ａｌ−Ｃｕ膜１６ｃを成膜した後、Ｔｉをターゲットに用いたＮ2ガス雰囲気下での反応性スパッタリングを行うことで、Ａｌ−Ｃｕ膜１６ｃの上にＡｌＮ膜１６ｅを成膜すると共に、ＡｌＮ膜１６ｅの上にＴｉＮ膜１６ｄを成膜している。これにより、半導体基板１の上に、Ａｌ−Ｃｕ膜１６ｃを下部電極とし、ＴｉＮ膜１６ｄを上部電極とし、ＡｌＮ膜１６ｅを誘電体膜としたキャパシタを形成している。
【００７３】
そして、ＡｌＮ膜１６ｅをスパッタリングにより形成することから、従来技術の欄に記載したように、プラズマ酸化膜をＣＭＰ法により平坦化して誘電体膜を形成する場合と比較して、誘電体膜の膜厚ばらつきを低減させることができる。
【００７４】
また、本実施形態では、通常、ＴｉＮ膜を成膜する際に行われるＴｉをターゲットに用いたＮ2ガス雰囲気下での反応性スパッタリングにおいて、成膜温度等の条件を適切に設定するだけで、ＡｌＮ膜１６ｅ及びＴｉＮ膜１６ｄを成膜することができる。このため、製造工程の複雑化及び増加を抑えて、誘電体膜としてのＡｌＮ膜１６ｅを形成することができる。
【００７５】
また、酸化膜の比誘電率は３〜４であるのに対し、ＡｌＮ膜の比誘電率はおよそ８．８であり、酸化膜の約２倍である。キャパシタの容量は一般に次の式により表されるように、比誘電率に比例し、誘電体の膜厚に反比例する。
【００７６】
Ｃ＝εε0Ａ／ｄ（ε0：真空の誘電率、ε：誘電体の比誘電率、ｄ：誘電体の膜厚、Ａ：キャパシタの面積）
したがって、本実施形態によれば、従来技術の欄に記載したキャパシタと面積が同一の場合、従来技術の欄に記載したキャパシタよりも容量を増大させることができる。このため、従来技術の欄に記載したキャパシタよりも小さな面積でキャパシタの容量を大容量とすることができる。
【００７７】
なお、本実施形態では、第２Ａｌ合金配線１６にキャパシタを形成する場合を例として説明したが、他のＡｌ合金配線に対してキャパシタを形成することもできる。例えば、第１Ａｌ合金配線１３をＡｌ−Ｃｕ膜／ＡｌＮ膜／ＴｉＮ膜を有する構成とすることで、第１Ａｌ合金配線１３にキャパシタを形成することもできる。
【００７８】
（第２実施形態）
図１１に第２実施形態における半導体装置の断面図を示す。一般的に、多層配線構造において、層間絶縁膜をＣＭＰ法にて平坦化するとき、良好に平坦化するためにＣＭＰダミー配線３１が形成される（図５（ｂ）、（ｃ）参照）。このＣＭＰダミー配線３１は、配線として機能しないものであり、このＣＭＰダミー配線３１を利用してキャパシタを形成することもできる。なお、本実施形態は、図１中のＣＭＰダミー配線３１をキャパシタとして利用するものであり、他の領域の構造は第１実施形態と同じであるので、説明を省略する。
【００７９】
具体的には、図１１に示すように、ＣＭＰダミー配線３１をＴｉ膜３１ａ／ＴｉＮ膜３１ｂ、Ａｌ−Ｃｕ膜３１ｃ、ＡｌＮ膜３１ｅ及びＴｉＮ膜３１ｄにて構成する。そして、図中の右側半分の領域では、第１ビアプラグ３２をＴｉＮ膜と電気的に接続し、図示しないが、この第１ビアプラグ３２を電源電位とされるＡｌ合金配線と接続する。また、図中の左側の領域では、第２ビアプラグ３３をＡｌ−Ｃｕ膜３１ｃと電気的に接続し、図示しないが、この第２ビアプラグ３３を接地電位とされるＡｌ合金配線と接続する。
【００８０】
ＣＭＰダミー配線をこのような構造とすることで、Ａｌ−Ｃｕ膜３１ｃ／ＡｌＮ膜３１ｅ／ＴｉＮ膜３１ｄにて構成されたキャパシタを形成することもできる。
【００８１】
次にこのような構造のキャパシタの製造方法を説明する。第１実施形態と同様に、Ｔｉ膜３１ａ／ＴｉＮ膜３１ｂ、Ａｌ−Ｃｕ膜３１ｃ、ＡｌＮ膜３１ｅ及びＴｉＮ膜３１ｄからなるメタル膜を形成した後、フォトリソグラフィ工程を行う。これにより、ＣＭＰダミー配線３１における第２ビアプラグ３３の形成予定領域と、素子と外部電極等を接続するための配線として機能するＡｌ合金配線の形成予定領域とにおいて、ＡｌＮ膜３１ｄ及びＴｉＮ膜３１ｅを除去し、Ａｌ−Ｃｕ膜３１ｃを露出させる。
【００８２】
そして、フォトリソグラフィ工程を行い、メタル膜をパターニングする。これにより、同一のメタル配線層にて、ＣＭＰダミー配線３１と、配線として機能するＡｌ合金配線とを形成する。
【００８３】
その後、これらの膜の上に層間絶縁膜３４を形成し、ビアホールを形成する。このとき、キャパシタとなるＣＭＰダミー配線３１では、第１ビアプラグ３２がＴｉＮ膜３１ｄと電気的に接続するように、第２ビアプラグ３３がＡｌ−Ｃｕ膜３１ｃと電気的に接続するように、一方、配線として機能するＡｌ合金配線ではビアプラグがＡｌ−Ｃｕ膜と電気的に接続するように、それぞれのビアホールを形成する。このビアホールにＴｉ膜３２ａ、３３ａ／ＴｉＮ膜３２ｂ、３３ｂ、タングステン３２ｃ、３３ｃを埋め込むことで、第１、第２ビアプラグ３２、３３及びＡｌ合金配線に接続されたビアプラグを形成する。
【００８４】
なお、ビアプラグをＡｌ−Ｃｕ膜と電気的に接続するように形成する方法としては、第１実施形態にて説明したように、ビアプラグの径が第１ビアプラグ３２よりも大きくなるようにビアホールを形成することで、ＴｉＮ膜とＡｌＮ膜とを貫通させ、Ａｌ−Ｃｕ膜と電気的に接続するようにビアプラグを形成する方法を用いることもできる。
【００８５】
このようにして、キャパシタとＡｌ合金配線とを同一のメタル層にて形成することができる。
【００８６】
（他の実施形態）
第１実施形態において、Ｔｉ膜１６ａ／ＴｉＮ膜１６ｂ、Ａｌ−Ｃｕ膜１６ｃ、ＡｌＮ膜１６ｅ及びＴｉＮ膜１６ｄからなるメタル膜を配線として利用するために、ビアプラグの径がキャパシタ領域におけるビアプラグ１８ａよりも大きくなるようにビアホールを形成することで、ＴｉＮ膜１６ｄとＡｌＮ膜１６ｅとを貫通し、Ａｌ−Ｃｕ膜１６ｃと電気的に接続するビアプラグ１８を形成していた。
【００８７】
しかしながら、ビアプラグをＡｌ−Ｃｕ膜と電気的に接続するように形成する方法としては、この方法に限らず、第２実施形態にて説明したように、フォトリソグラフィ工程にて、ＡｌＮ膜及びＴｉＮ膜を除去しＡｌ−Ｃｕ膜を露出させることで、Ａｌ−Ｃｕ膜とビアプラグとを電気的に接続することもできる。なお、この方法では、反射防止膜としてのＴｉＮ膜を除去してしまうので、反射防止膜を除去しない第１実施形態にて説明した方法の方が好ましい。
【００８８】
また、上記した各実施形態では、通常、配線が形成されている領域にキャパシタを形成する場合を例として説明したが、Ａｌ合金膜と反射防止膜とが形成される領域であれば、他の領域にキャパシタを形成することもできる。例えば、配線と同じ材質により、一体的にコンタクトやビアを形成する場合では、このコンタクト又はビアの位置に、Ａｌ−Ｃｕ膜／ＡｌＮ膜／反射防止膜を有して構成されるキャパシタを形成することもできる。
【００８９】
また、上記した各実施形態では、Ｔｉをターゲットに用いたＮ2ガス雰囲気下での反応性スパッタリングによりＡｌＮ膜を形成する場合を例として説明したが、この方法に限らず、以下に説明するように、他のスパッタリングによりＡｌＮ膜を形成することができる。
【００９０】
例えば、Ａｌ−Ｃｕ膜を成膜した後、Ａｌをターゲットに用いたＮ2ガス雰囲気下での反応性スパッタリングを行うこともできる。このとき、Ａｌ−Ｃｕ膜の成膜では、Ａｌをターゲットに用い、ＤＣパワーを６〜７ｋｗとしてスパッタリングを行い、ＡｌＮ膜の成膜では、さらに雰囲気中にＮ2ガスを導入し、Ｎ2ガスの雰囲気中の割合を５０％（Ｎ2／（Ａｒ＋Ｎ2）×１００）としてスパッタリングを行う。これにより、Ａｌ−Ｃｕ膜の上にＡｌＮ膜を形成することができる。その後、ＡｌＮ膜の上にＴｉＮ膜を成膜する。
【００９１】
また、Ａｌ−Ｃｕ膜を成膜した後、ＡｌＮをターゲットに用いたスパッタリングを行うこともできる。ＡｌＮ膜の成膜では、ＡｌＮをターゲットに用いて、ＤＣパワーを６〜７ｋｗとしてスパッタリングを行う。これによっても、Ａｌ−Ｃｕ膜の上にＡｌＮ膜を形成することができる。その後、その後、ＡｌＮ膜の上にＴｉＮ膜を成膜する。
【図面の簡単な説明】
【図１】本発明の第１実施形態における半導体装置の断面図である。
【図２】図１中のキャパシタが形成されている領域の拡大図である。
【図３】第１実施形態における半導体装置の製造工程を説明するための図であり、図１に示す断面図に対応している。
【図４】図３に続く製造工程を説明するための図である。
【図５】図４に続く製造工程を説明するための図である。
【図６】図５に続く製造工程を説明するための図である。
【図７】第１実施形態におけるＡｌＮ膜をスパッタリングにより形成するときの様子を示す図である。
【図８】スパッタリングにてＡｌＮ膜及びＴｉＮ膜を形成したときのＡｌＮ膜及びＴｉＮ膜の成膜温度とＡｌＮ膜の形成量との関係を示す図である。
【図９】スパッタリングにてＡｌＮ膜及びＴｉＮ膜を形成したときのＡｌＮ膜及びＴｉＮ膜の成膜温度とＡｌＮ膜の組成比との関係を示す図である。
【図１０】Ｔｉをターゲットに用い、Ｎ2ガス雰囲気下にて、成膜温度を２３０℃とした反応性スパッタリングによりＡｌＮ膜を形成したときのＴＥＭによる観察結果とＡｌＮ膜のＥＤＳによる組成分析結果を示す図である。
【図１１】第２実施形態におけるキャパシタの断面図である。
【符号の説明】
１…シリコン基板、２…ｎ-型ウェル領域、３…ｐ-型ウェル領域、
４…ＳＴＩ膜、５…ゲート酸化膜、６…ゲート電極、７…側壁酸化膜、
８…ソース、９…ドレイン、１１…第１層間絶縁膜、
１２…コンタクトプラグ、１２ａ…Ｔｉ膜、１２ｂ…ＴｉＮ膜、
１３…第１Ａｌ合金配線、１４…第２層間絶縁膜、１５…第１ビアプラグ、
１６…第２Ａｌ合金配線、１６ａ…Ｔｉ膜、１６ｂ…ＴｉＮ膜、
１６ｃ…Ａｌ−Ｃｕ膜、１６ｄ…ＴｉＮ膜、１６ｅ…ＡｌＮ膜、
１７…第３層間絶縁膜、１８…第２ビアプラグ、１９…第３Ａｌ合金配線、
２０ａ…Ｐ−ＴＥＯＳ膜、２０ｂ…Ｐ−ＳｉＮ膜。
【発明の属する技術分野】
本発明は、多層配線及びキャパシタを有する半導体装置に関するものである。
【０００２】
【従来の技術】
従来、半導体技術におけるキャパシタ（容量素子）は、ＰｏｌｙＳｉ膜／熱酸化膜／ＰｏｌｙＳｉ膜構造のものが主流である（例えば、特許文献１、２参照）。しかしながら、この構造では、製造等の際にＰｏｌｙＳｉ膜が帯電することにより、電圧−容量特性が変動してしまう問題がある。
【０００３】
この対策として、キャパシタをメタル膜／プラズマ酸化膜／メタル膜構造とすることが考えられる。ＰｏｌｙＳｉ膜の代わりにメタル膜を用いることで、製造の際等の帯電を防ぎ、電圧−容量特性の変動を抑制できる。
【０００４】
このキャパシタの構造としては配線構造を利用することができる。そして、このキャパシタの製造方法としては、工程数の増加抑制の観点から、配線と配線との間の層間膜と誘電体膜とを共用させて形成する方法が考えられる。例えば、配線工程において、メタル膜を半導体基板の上に成膜した後、メタル膜の上に層間絶縁膜用のプラズマ酸化膜を成膜し、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法にて平坦化し、さらにこの上にメタル膜を成膜することで、キャパシタを形成する。
【０００５】
【特許文献１】
特開平５−２１１２８４号公報
【０００６】
【特許文献２】
特開平１０−１５０１４８号公報
【０００７】
【発明が解決しようとする課題】
しかし、プラズマ酸化膜をＣＭＰ法にて平坦化したとき、平坦化後の膜厚の目標値との誤差は２０〜３０％であり、膜厚制御性が低いため、容量がばらつくという問題がある。
【０００８】
また、プラズマ酸化膜を層間膜としても機能させるため、酸化膜の膜厚が厚くなり、キャパシタの容量が小さくなってしまう。このため、大容量を稼ぐためにはキャパシタの面積を大きくしなければならないという問題がある。
【０００９】
本発明は上記点に鑑みて、容量ばらつきを低減させることができ、かつ、小さな面積で大容量とすることができるメタル膜／誘電体膜／メタル膜構造のキャパシタを有する半導体装置及びその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明では、多層配線の形成工程にて、半導体基板の上にＡｌ合金膜（１６ｃ）を成膜した後、Ｎ 2 ガス雰囲気下で、Ｔｉをターゲットに用い、半導体基板の温度を１８０℃以上とする反応性スパッタリングを行うことで、Ａｌ合金膜の上にＡｌＮ膜（１６ｅ）を成膜すると共に、ＡｌＮ膜の上にＴｉＮ膜（１６ｄ）を成膜することで、Ａｌ合金膜、ＡｌＮ膜、および反射防止膜を有して構成されたキャパシタを形成することを特徴としている。
【００１２】
本発明では、Ａｌ合金膜を下部電極とし、反射防止膜を上部電極とし、ＡｌＮ膜を誘電体膜として用いるキャパシタを形成している。そして、キャパシタを構成する誘電体膜としてのＡｌＮ膜をスパッタリングにより形成することから、従来技術の欄に記載したように、誘電体膜としてのプラズマ酸化膜をＣＭＰ法により平坦化して形成する場合と比較して、誘電体膜の膜厚ばらつきを低減させることができる。この結果、従来技術の欄に記載したキャパシタよりもキャパシタの容量ばらつきを低減させることができる。
【００１３】
また、キャパシタの容量は一般に次の式により表される。
【００１４】
Ｃ＝εε0Ａ／ｄ（ε0：真空の誘電率、ε：誘電体の比誘電率、ｄ：誘電体の膜厚、Ａ：キャパシタの面積）
酸化膜の比誘電率は３〜４であるのに対し、ＡｌＮ膜の比誘電率は８．８と酸化膜の約２倍である。したがって、本発明によれば、上記した式からわかるように、従来技術の欄に記載したメタル膜／プラズマ酸化膜／メタル膜構造のキャパシタの面積及び誘電体の膜厚が同一のとき、このキャパシタと比較して、容量を増大させることができる。すなわち、メタル膜／プラズマ酸化膜／メタル膜構造のキャパシタよりも小さな面積でキャパシタの容量を大容量とすることができる。
【００１６】
また、本発明では、ＡｌＮ膜とＴｉＮ膜とを同一の工程にて形成するので、ＡｌＮ膜とＴｉＮ膜とを別々の工程にて形成する場合と比較して、工程数を削減することができる。
【００１８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１９】
【発明の実施の形態】
（第１実施形態）
本発明の第１実施形態を適用した半導体装置として、サリサイド構造を有するＣＭＯＳトランジスタを図１に示す。
【００２０】
ＣＭＯＳトランジスタは、ｐ型のシリコン基板１内のｎ-型ウェル領域２に形成されたＰＭＯＳトランジスタと、ｐ-型ウェル領域３に形成されたＮＭＯＳトランジスタとから構成されている。ＰＭＯＳトランジスタとＮＭＯＳトランジスタはシリコン基板１の上部に形成されたＳＴＩ膜４によって素子分離されている。なお、ＰＭＯＳトランジスタとＮＭＯＳトランジスタの構造については、導電型が異なるのみであり、その他の構造については同様であるため、ＰＭＯＳトランジスタの構造についてのみ説明する。
【００２１】
ｎ-型ウェル領域２上には、ゲート酸化膜５を介してゲート電極６が形成されている。このゲート電極６の側面には、側壁酸化膜７が備えられている。また、ゲート電極６の両側にはｐ+型拡散層からなるソース８・ドレイン９が形成されており、これらソース８・ドレイン９間をチャネル領域としている。
【００２２】
なお、ソース８・ドレイン９のチャネル領域側に形成されたｐ型層１０は電界緩和層である。
【００２３】
さらに、ゲート電極６、ソース８・ドレイン９の上部には、コンタクト用のシリサイド膜６ａ、８ａ、９ａが形成されている。これにより、サリサイド構造を有するＰＭＯＳトランジスタが構成されている。
【００２４】
これらＰＭＯＳトランジスタ及びＮＭＯＳトランジスタを含むシリコン基板１上には、多層配線が形成されている。
【００２５】
多層配線は、半導体基板１の上に第１層間絶縁膜１１、第１Ａｌ合金配線１３、第２層間絶縁膜１４、第２Ａｌ合金配線１６、第３層間絶縁膜１７、第３Ａｌ合金配線１９、Ｐ−ＴＥＯＳ膜２０ａとＰ−ＳｉＮ膜２０ｂからなる保護膜２０が順に積層された構造となっている。そして、半導体基板１と第１Ａｌ合金配線１３はコンタクトプラグ１２を介して電気的に接続され、第１Ａｌ合金配線１３と第２Ａｌ合金配線１６、第２Ａｌ合金配線１６と第３Ａｌ合金配線１９は、それぞれ第１ビアプラグ１５、第２ビアプラグ１８によって電気的に接続されている。
【００２６】
第１〜第３層間絶縁膜１１、１４、１７は、ＢＰＳＧ、ＴＥＯＳ膜等から構成されている。コンタクトプラグ１２は、第１層間絶縁膜１１中のコンタクトホールに形成された接着層Ｔｉ１２ａ、バリアメタルＴｉＮ１２ｂを介して、タングステン１２ｃが埋められた構成となっている。なお、第１、第２ビアプラグ１５、１８も同様にＴｉ、ＴｉＮを介してタングステンが埋められた構成となっている。
【００２７】
第１Ａｌ合金配線１３は、例えば、膜厚合計が１２０ｎｍ程度のＴｉ膜１３ａ及びＴｉＮ膜１３ｂ、４５０ｎｍ程度の膜厚のＡｌ−Ｃｕ膜１３ｃ、３０ｎｍ程度の膜厚のＴｉＮ膜からなる反射防止膜１３ｄが順に積層された構成となっている。Ａｌ−Ｃｕ膜１３ｃはＣｕが０．５ｗｔ％含有されたＡｌ合金で構成されている。なお、第３Ａｌ合金配線１９はＡｌ−Ｃｕ膜の膜厚が６００ｎｍ程度である点を除き、第１Ａｌ合金配線１３と同様に、Ｔｉ膜１９ａ、ＴｉＮ膜１９ｂ、Ａｌ−Ｃｕ膜１９ｃ、反射防止膜１９ｄにて構成されている。
【００２８】
第２Ａｌ合金配線１６は、例えば、膜厚合計が１２０ｎｍ程度のＴｉ膜１６ａ及びＴｉＮ膜１６ｂ、６００ｎｍ程度の膜厚のＡｌ−Ｃｕ膜１６ｃ、２〜１２０ｎｍ程度の膜厚のＡｌＮ膜１６ｅ、５０〜８０ｎｍ程度の膜厚のＴｉＮ膜からなる反射防止膜１６ｄが順に積層された構成となっている。つまり、第１Ａｌ合金配線１３に対して、Ａｌ−Ｃｕ膜と反射防止膜との間にＡｌＮ膜が挿入された構成となっている。
【００２９】
なお、本実施形態では、Ａｌ−Ｃｕ膜が特許請求の範囲に記載のＡｌ合金膜に相当する。Ａｌ合金膜としては、Ａｌ−Ｓｉ−Ｃｕ膜等の他の膜を用いることもできる。また、本実施形態では、反射防止膜としてＴｉＮ膜を用いているが、Ｔｉ／ＴｉＮ膜を用いることもできる。、
そして、第２ビアプラグ１８は反射防止膜１６ｄ及びＡｌＮ膜１６ｅを貫通し、Ａｌ−Ｃｕ膜１６ｃに到達している。このようにして、第２Ａｌ合金配線１６と第３Ａｌ合金配線１９とが電気的に接続されている。
【００３０】
本実施形態では、このような構造の多層配線中にキャパシタとして機能するキャパシタ領域２１を有している。図２に図１中のキャパシタ領域２１の拡大図を示す。
【００３１】
この領域２１においても、層間絶縁膜１１、１４、１７を介して第１Ａｌ合金配線１３、第２Ａｌ合金配線１６、第３Ａｌ合金配線１９とが積層された構造となっており、第１Ａｌ合金配線１３と半導体基板１とはコンタクトプラグ１２にて電気的に接続され、第１Ａｌ合金配線１３と第２Ａｌ合金配線１６、第２Ａｌ合金配線１６と第３Ａｌ合金配線１９とはそれぞれ第１、第２ビアプラグ１５、１８により電気的に接続されている。
【００３２】
このキャパシタ領域２１においても、第２Ａｌ合金配線１６は、膜厚合計が１２０ｎｍ程度のＴｉ膜１６ａ及びＴｉＮ膜１６ｂと、膜厚が６００ｎｍ程度のＡｌ−Ｃｕ膜１６ｃと、膜厚が２〜１２０ｎｍのＡｌＮ膜１６ｅと、膜厚が５０〜８０ｎｍのＴｉＮからなる反射防止膜１６ｄとが積層された構造となっている。
【００３３】
そして、第２Ａｌ合金配線１６と第３Ａｌ合金配線１９とを電気的に接続する第２ビアプラグ１８ａは、第２Ａｌ合金配線１６の反射防止膜１６ｄと電気的に接続するように配置されている。第１Ａｌ合金配線１３はソース９と電気的に接続され、接地電位となり、また、第３Ａｌ合金配線１９は電源電位となっている。
【００３４】
このようにして、本実施形態における半導体装置は、第２Ａｌ合金配線１６において、Ａｌ−Ｃｕ膜１６ｃ／ＡｌＮ膜１６ｅ／反射防止膜１６ｄにて構成されたキャパシタを有している。なお、第１、第３Ａｌ合金配線１３、１９、コンタクトプラグ１２、第１ビアプラグ１５、第１〜第３層間絶縁膜１１，１４、１７は他の領域と同じ構成であるので説明を省略する。
【００３５】
本実施形態では、このようにＣＭＯＳトランジスタが構成されている。
【００３６】
次に、上記した構造のＣＭＯＳトランジスタの製造工程を図３〜図５に示す。以下、図３〜図５に基づいてＣＭＯＳトランジスタの製造方法について説明する。
【００３７】
〔図３（ａ）に示す工程〕
ｐ型のシリコン基板１を用意する。次に、シリコン基板１上に熱酸化膜（ＳｉＯ2）４０を形成し、さらに熱酸化膜４０上にシリコン窒化膜（ＳｉＮ）４１を形成する。そして、フォトリソグラフィ工程を経て、素子分離用のＳＴＩ膜４（図１参照）の形成予定領域上におけるシリコン窒化膜４１とその下の熱酸化膜４０を開口させる。その後、開口部からシリコン基板１を所定深さエッチング除去して、素子分離用としてのトレンチ４２を形成する。
【００３８】
〔図３（ｂ）に示す工程〕
トレンチ４２の内壁に熱酸化膜４３を形成して、トレンチ４２内を丸める。その後、シリコン基板１の全面にＴＥＯＳ膜を堆積させ、トレンチ４２にＴＥＯＳ膜を埋め込む。このとき、ＴＥＯＳ膜として、ＨＴＯ−ＴＥＯＳ、ＬＰ−ＴＥＯＳ、Ｏ3−ＴＥＯＳ等を用いる。そして、ＣＭＰ（Chemical Mechanical Polishing）法にて、シリコン窒化膜４１をストッパーとしてＴＥＯＳ膜を全面研削して、平坦化する。これにより、トレンチ４２内にＴＥＯＳ膜を残し、ＳＴＩ膜４を形成する。
【００３９】
〔図３（ｃ）に示す工程〕
シリコン窒化膜４１を除去し、フォトレジスト工程を経てＰＭＯＳトランジスタ形成予定領域にｎ-型ウェル領域２を形成した後、再度フォトリソグラフィ工程を経てＮＭＯＳトランジスタ形成予定領域にｐ-型ウェル領域３を形成する。
【００４０】
ウェットエッチングによって熱酸化膜４０を除去する。そして、ドライブインと同時に犠牲酸化を行う等して、ｎ-型ウェル領域２やｐ-型ウェル領域３の表面状態を良好にした後、熱酸化によってゲート酸化膜を５を形成する。そして、ゲート酸化膜５上に厚さ０．３５μｍ程度のポリシリコン膜を成膜した後、フォトリソグラフィ工程を経て、ゲート電極６をパターニングする。
【００４１】
次に、ＣＶＤ（Chemical Vapor Deposition）法によりウェハ表面全面にＴＥＯＳ膜等の絶縁膜を堆積した後、ＲＩＥ法による異方性エッチングにて絶縁膜をエッチバックし、ゲート電極６の側面に側壁膜７を形成する。
【００４２】
〔図４（ａ）に示す工程〕
熱酸化等によってイオン注入工程用のスルー膜を形成した後、ＮＭＯＳトランジスタ形成予定領域及びＰＭＯＳトランジスタ形成予定領域を順にフォトレジストで覆い、ＰＭＯＳトランジスタ形成予定領域にはｐ型不純物（例えばボロン）を斜めイオン注入し、ＮＭＯＳトランジスタ形成予定領域にはｎ型不純物（例えばリン）を斜めイオン注入する。これにより、ゲート電極６の両側に電界緩和層１０を形成する。
【００４３】
さらに、ＮＭＯＳトランジスタ形成予定領域及びＰＭＯＳトランジスタ形成予定領域を順にフォトレジストで覆い、ＰＭＯＳトランジスタ形成予定領域にはｐ型不純物（例えばボロン）を基板法線方向から高濃度にイオン注入し、ＮＭＯＳトランジスタ形成予定領域にはｎ型不純物（例えばＡｓ）を基板法線方向から高濃度にイオン注入する。これにより、ゲート電極６の両側にソース８・ドレイン９を形成する。このようにして、ＬＤＤ（Lightly Doped Drain）構造が完成する。
【００４４】
そして、スルー膜を除去した後、チタンシリサイド化工程を行う。まず、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜を順にウェハ全面に成膜し、さらにＡｒ雰囲気下で短時間熱処理（ＲＴＡ）を行い、シリサイド化反応を起こさせて、ゲート電極６及びソース８・ドレイン９の露出表面にそれぞれチタンシリサイド膜（ＴｉＳｉ2膜）６ａ、８ａ、９ａを形成する。
【００４５】
そして、アンモニア・過酸化水素水の混合液で選択エッチングを行い、チタン膜及び窒化チタン膜のうちシリサイド化反応を起こさなかった部分を除去する。これにより、チタンシリサイド膜６ａ、８ａ、９ａのみが残る。これにより、サリサイド構造が完成する。その後、８５０℃程度で２度目の短時間熱処理を行い、チタンシリサイド膜６ａ、８ａ、９ａを低抵抗化させる。
【００４６】
〔図４（ｂ）に示す工程〕
この工程以降が配線工程である。ウェハ表面全面にＢＰＳＧ、ＴＥＯＳ膜等からなる絶縁膜１１を全面に堆積した後、ＣＭＰ法により絶縁膜１１を平坦化する。
【００４７】
〔図４（ｃ）に示す工程〕
フォトリソグラフィ工程を経て、絶縁膜１１にコンタクトホールを形成する。そして、このコンタクトホール内に接着層及びバリアメタルとして、Ｔｉ膜１２ａ及びＴｉＮ膜１２ｂを順に積層し、さらにそのＴｉ膜１２ａ及びＴｉＮ膜１２ｂの上にタングステン（Ｗ）１２ｃを積層する。これにより、ソース８・ドレイン９等との電気的接続を行うコンタクトプラグ１２を形成する。
【００４８】
〔図５（ａ）に示す工程〕
この工程は、第１Ａｌ合金配線１３を形成するための工程である。基板１の表面全面にメタル膜を成膜する。具体的には、膜厚合計が１２０ｎｍ程度のＴｉ膜１３ａ及びＴｉＮ膜１３ｂと、４５０ｎｍ程度の膜厚のＡｌ−Ｃｕ膜１３ｃとを順に基板上に積層形成する。なお、Ａｌ−Ｃｕ膜１３ｃの形成は、リフロースパッタリングや、基板温度が１００〜３００℃程度の通常スパッタリングや、基板温度が３５０〜４５０℃程度の高温スパッタリング等で行う。
【００４９】
続いて、例えば、Ｔｉターゲットを用い、Ｎ2雰囲気下で、基板温度を１８０℃よりも低い温度とした反応性スパッタリングにより、Ａｌ−Ｃｕ膜１３ｃの上に反射防止膜１３ｄとして、３０ｎｍ程度の膜厚のＴｉＮ膜を成膜する。
【００５０】
〔図５（ｂ）に示す工程〕
次に、フォトリソグラフィ工程を施し、第１Ａｌ合金配線１３をパターニングする。
【００５１】
具体的には、メタル膜上にフォトレジストを堆積し、このフォトレジストのうち第１Ａｌ合金配線１３として残す部分以外を開口させる。この後、フォトレジストをマスクとしてエッチングを行い、フォトレジスト開口部におけるメタル膜を除去する。これにより、キャパシタ領域２１とそれ以外の他の領域にて第１Ａｌ合金配線１３を形成する。
【００５２】
なお、パターニング後の第１Ａｌ合金配線１３の配置において、隣同士の間隔が広い場合、間隔が広い領域にメタル膜３１を残しておく。この残されたメタル膜３１は配線としては機能しないものであり、以下では、ＣＭＰダミー配線３１と呼ぶ。これにより、次の工程にて行う層間絶縁膜の平坦化において、層間絶縁膜を良好に平坦化させることができる。
【００５３】
〔図５（ｃ）に示す工程〕
第１Ａｌ合金配線１３の上に第２層間絶縁膜１４を形成し、ＣＭＰ法により第２層間絶縁膜１４を平坦化させる。その後、コンタクトプラグ１２の形成と同様に、第２層間絶縁膜１４にビアホールを形成し、ビアホール内にＴｉ膜１５ａ及びＴｉＮ膜１５ｂを順に積層し、さらにその上にタングステン（Ｗ）１５ｃを積層することで、第１ビアプラグ１５を形成する。
【００５４】
続いて、第１ビアプラグ１５及び第２層間絶縁膜１４の上に第２Ａｌ合金配線１６としてのメタル膜を成膜する。第１Ａｌ合金配線１３の形成と同様の方法にて、Ｔｉ膜１６ａ及びＴｉＮ膜１６ｂと、Ａｌ−Ｃｕ膜１６ｃとを順に成膜する。Ａｌ−Ｃｕ膜１６ｃの膜厚は第１Ａｌ合金配線１３と異なり６００ｎｍ程度とする。
【００５５】
その後、Ｔｉをターゲットに用いたＮ2＋Ａｒ雰囲気下での反応性スパッタリングを行うことで、Ａｌ−Ｃｕ膜１６ｃの上にＡｌＮ膜１６ｅを形成すると共に、ＡｌＮ膜１６ｅの上にＴｉＮ膜１６ｄを形成する。このとき、ＤＣパワーを３〜４ｋｗ、雰囲気中のＮ２ガスの割合を５０％（Ｎ2／（Ａｒ＋Ｎ2）×１００）、基板の温度を２３０℃としてスパッタリングを行う。具体的には、以下の原理を利用する。
【００５６】
図７にスパッタリングにてＡｌＮ膜及びＴｉＮ膜を形成するときの様子を示す。Ｔｉをターゲットに用いたＮ2＋Ａｒ雰囲気下での反応性スパッタリングにてＴｉＮ膜を形成するとき、雰囲気中にＮ2ガスが含まれているため、プラズマ中に窒素ラジカル（活性窒素）が発生する。このため、Ａｌ−Ｃｕ膜１６ｃの上にＴｉＮ膜１６ｄを成膜する前に、窒素ラジカルがＡｌ−Ｃｕ膜１６ｃ中のＡｌと反応（以下では、ラジカル窒化反応と呼ぶ）することで、Ａｌ−Ｃｕ膜１６ｃの上にＡｌＮ膜１６ｅが形成される。
【００５７】
ここで、スパッタリングの際の基板の温度について説明する。図８にラジカル窒化反応にて、ＡｌＮ膜、ＴｉＮ膜を成膜したときの成膜温度（半導体基板温度）とＡｌＮ膜の形成量との関係を示す。また、図９にラジカル窒化反応にて、ＡｌＮ膜、ＴｉＮ膜を成膜したときの成膜温度（半導体基板温度）とＡｌＮ膜の組成比との関係を示す。
【００５８】
図８に示すように、成膜温度をおよそ８０℃よりも高くすることで、ＡｌＮ膜をＡｌ−Ｃｕ膜上に形成することができる。また、図９からわかるように、１５０〜２２５℃の範囲ではＴｉＮ膜の成膜温度（基板温度）が高くなるにつれ、ＡｌＮ組成比（Ｎを１としたときのＡｌの比）が小さくなっている。これは、成膜温度が高くなるほど、Ａｌ中に存在するＮ成分が多く、つまり、Ａｌ−Ｃｕ膜上にＡｌＮ膜が良好に形成されていることを示している。
【００５９】
本発明者らの実験結果より、組成比が１．５以下（成膜温度が１８０℃以上）のときであれば、ＡｌＮ膜を良好に形成できることがわかっている。そこで、ＡｌＮ膜を成膜するときでは、本実施形態のように、１８０℃以上の温度にてスパッタリングを行うことが好ましい。
【００６０】
図１０（ａ）に成膜温度を２３０℃としてＡｌＮ膜１６ｅ及びＴｉＮ膜１６ｄを成膜したときのＴｉＮ膜１６ｄとＡｌ−Ｃｕ膜１６ｃとの界面付近をＴＥＭ（Transmission Electron Microscope）にて観察したときの断面図を示し、図１０（ｂ）にＡｌＮ膜１６ｅのＥＤＳ（Energy Dispersive X-ray Spectroscopy）による組成分析結果を示す。図１０（ｂ）に示すように、成膜温度が２３０℃のときでは、ＡｌＮ組成比は１．１５（Ａｌ：Ｎ＝１．１５：１）であり、このときの膜厚は４．５ｎｍであった。このように本実施形態によれば、ＡｌＮ膜１６ｅを良好に形成することができる。
【００６１】
上記した実験結果より、スパッタリングの際の成膜温度は１８０〜４５０℃の範囲内にて行うことが好ましく、ＡｌＮ膜の膜厚は、安定性と電気的特性の観点から３〜１２０ｎｍとすることが好ましい。
【００６２】
なお、通常、Ｔｉをターゲットに用いたＮ2＋Ａｒ雰囲気下での反応性スパッタリングにてＴｉＮ膜を形成する場合では、絶縁体であるＡｌＮ膜が形成されないように、１８０℃以下等の低温にてスパッタリングが行われる。このため、従来の多層配線にて仮にＡｌＮが存在していても、ＡｌＮ組成比は１．５以下となっている。
【００６３】
このようにして、Ａｌ−Ｃｕ膜１６ｃの上にＡｌＮ膜１６ｅ及びＴｉＮ膜１６ｄを成膜する。本実施形態によれば、Ａｌ−Ｃｕ膜１６ｃ、ＡｌＮ膜１６ｅ及びＴｉＮ膜１６ｄを形成するとき、スパッタリング装置内において、半導体基板１をそれぞれの種類のターゲットとされたチャンバ間を移動させることで、これらの膜を連続的に形成することができる。さらに、ＡｌＮ膜１６ｅ及びＴｉＮ膜１６ｄを同一のチャンバ内にて連続して成膜することができる。
【００６４】
続いて、フォトリソグラフィ工程により、メタル膜をパターニングすることで、キャパシタ領域２１とそれ以外の他の領域に第２Ａｌ合金配線１６を形成する。
【００６５】
〔図６に示す工程〕
第２Ａｌ合金配線１６及び第２層間絶縁膜１４の上に第３層間絶縁膜１７を形成し、ＣＭＰ法により平坦化する。その後、フォトリソグラフィ工程により、ビアホールを形成する。このとき、キャパシタ領域２１におけるビアホールのホール径は小さく、キャパシタ領域２１以外のビアホールのホール径は大きくなるようにする。
【００６６】
これにより、それぞれのビアホールを形成するとき、キャパシタ領域２１においては、第２Ａｌ合金配線１６のＡｌＮ膜１６ｅを削らないようにし、キャパシタ領域以外のでは、ＡｌＮ膜１６ｅを突き抜けた構造のビアホールを形成する。
【００６７】
その後、第１ビアプラグ１５の形成と同様に、ビアホール内にＴｉ膜及びＴｉＮ膜を順に積層し、さらにその上にタングステン（Ｗ）を積層することで、キャパシタ領域２１に第２ビアプラグ１８ａを形成し、キャパシタ領域２１以外の領域にも第２第２ビアプラグ１８を形成する。
【００６８】
これにより、第２Ａｌ合金配線１６が形成されている層において、キャパシタ領域２１では、Ａｌ−Ｃｕ膜１６ｃ／ＡｌＮ膜１６ｅ／ＴｉＮ膜１６ｄにて構成されるキャパシタを形成する。一方、キャパシタ領域２１以外の領域では、第２ビアプラグ１８がＡｌＮ膜１６ｅを貫通してＡｌ−Ｃｕ膜１６ｃと電気的に接続しているので、第２Ａｌ合金配線１６を素子と外部電極等を電気的に接続させるための配線として機能させることができる。
【００６９】
本実施形態では、このように、第２ビアプラグ１８をＡｌ−Ｃｕ膜１６ｃと電気的に接続させるように形成することで、キャパシタを構成するために形成されたＡｌ−Ｃｕ膜１６ｃ、ＡｌＮ膜１６ｅ、ＴｉＮ膜１６ｄを配線としても利用することができる。
【００７０】
なお、本実施形態の他に、キャパシタをなすＡｌ合金配線層と配線をなすＡｌ合金配線層とを別々に形成することもできる。しかし、この場合では、従来の多層配線構造に対して、Ａｌ合金配線層を一層余分に形成しなければならない。これに対して、本実施形態によれば、同一の層上に配線とキャパシタとを形成することができることから、従来の多層配線に対して、キャパシタとして機能させるためのＡｌ合金配線層を一層余分に形成しなくても良い。
【００７１】
第２ビアプラグ１８を形成した後、第２ビアプラグ１８及び第３層間絶縁膜１７の上に、第１Ａｌ合金配線１３と同様に、第３Ａｌ合金配線１９を形成し、さらに、ウェハ表面全面にＰ−ＴＥＯＳ膜２０ａとＰ−ＳｉＮ膜２０ｂからなる保護膜２０を成膜することによって、図１に示す半導体装置が完成する。
【００７２】
本実施形態では上述したように、Ａｌ−Ｃｕ膜１６ｃを成膜した後、Ｔｉをターゲットに用いたＮ2ガス雰囲気下での反応性スパッタリングを行うことで、Ａｌ−Ｃｕ膜１６ｃの上にＡｌＮ膜１６ｅを成膜すると共に、ＡｌＮ膜１６ｅの上にＴｉＮ膜１６ｄを成膜している。これにより、半導体基板１の上に、Ａｌ−Ｃｕ膜１６ｃを下部電極とし、ＴｉＮ膜１６ｄを上部電極とし、ＡｌＮ膜１６ｅを誘電体膜としたキャパシタを形成している。
【００７３】
そして、ＡｌＮ膜１６ｅをスパッタリングにより形成することから、従来技術の欄に記載したように、プラズマ酸化膜をＣＭＰ法により平坦化して誘電体膜を形成する場合と比較して、誘電体膜の膜厚ばらつきを低減させることができる。
【００７４】
また、本実施形態では、通常、ＴｉＮ膜を成膜する際に行われるＴｉをターゲットに用いたＮ2ガス雰囲気下での反応性スパッタリングにおいて、成膜温度等の条件を適切に設定するだけで、ＡｌＮ膜１６ｅ及びＴｉＮ膜１６ｄを成膜することができる。このため、製造工程の複雑化及び増加を抑えて、誘電体膜としてのＡｌＮ膜１６ｅを形成することができる。
【００７５】
また、酸化膜の比誘電率は３〜４であるのに対し、ＡｌＮ膜の比誘電率はおよそ８．８であり、酸化膜の約２倍である。キャパシタの容量は一般に次の式により表されるように、比誘電率に比例し、誘電体の膜厚に反比例する。
【００７６】
Ｃ＝εε0Ａ／ｄ（ε0：真空の誘電率、ε：誘電体の比誘電率、ｄ：誘電体の膜厚、Ａ：キャパシタの面積）
したがって、本実施形態によれば、従来技術の欄に記載したキャパシタと面積が同一の場合、従来技術の欄に記載したキャパシタよりも容量を増大させることができる。このため、従来技術の欄に記載したキャパシタよりも小さな面積でキャパシタの容量を大容量とすることができる。
【００７７】
なお、本実施形態では、第２Ａｌ合金配線１６にキャパシタを形成する場合を例として説明したが、他のＡｌ合金配線に対してキャパシタを形成することもできる。例えば、第１Ａｌ合金配線１３をＡｌ−Ｃｕ膜／ＡｌＮ膜／ＴｉＮ膜を有する構成とすることで、第１Ａｌ合金配線１３にキャパシタを形成することもできる。
【００７８】
（第２実施形態）
図１１に第２実施形態における半導体装置の断面図を示す。一般的に、多層配線構造において、層間絶縁膜をＣＭＰ法にて平坦化するとき、良好に平坦化するためにＣＭＰダミー配線３１が形成される（図５（ｂ）、（ｃ）参照）。このＣＭＰダミー配線３１は、配線として機能しないものであり、このＣＭＰダミー配線３１を利用してキャパシタを形成することもできる。なお、本実施形態は、図１中のＣＭＰダミー配線３１をキャパシタとして利用するものであり、他の領域の構造は第１実施形態と同じであるので、説明を省略する。
【００７９】
具体的には、図１１に示すように、ＣＭＰダミー配線３１をＴｉ膜３１ａ／ＴｉＮ膜３１ｂ、Ａｌ−Ｃｕ膜３１ｃ、ＡｌＮ膜３１ｅ及びＴｉＮ膜３１ｄにて構成する。そして、図中の右側半分の領域では、第１ビアプラグ３２をＴｉＮ膜と電気的に接続し、図示しないが、この第１ビアプラグ３２を電源電位とされるＡｌ合金配線と接続する。また、図中の左側の領域では、第２ビアプラグ３３をＡｌ−Ｃｕ膜３１ｃと電気的に接続し、図示しないが、この第２ビアプラグ３３を接地電位とされるＡｌ合金配線と接続する。
【００８０】
ＣＭＰダミー配線をこのような構造とすることで、Ａｌ−Ｃｕ膜３１ｃ／ＡｌＮ膜３１ｅ／ＴｉＮ膜３１ｄにて構成されたキャパシタを形成することもできる。
【００８１】
次にこのような構造のキャパシタの製造方法を説明する。第１実施形態と同様に、Ｔｉ膜３１ａ／ＴｉＮ膜３１ｂ、Ａｌ−Ｃｕ膜３１ｃ、ＡｌＮ膜３１ｅ及びＴｉＮ膜３１ｄからなるメタル膜を形成した後、フォトリソグラフィ工程を行う。これにより、ＣＭＰダミー配線３１における第２ビアプラグ３３の形成予定領域と、素子と外部電極等を接続するための配線として機能するＡｌ合金配線の形成予定領域とにおいて、ＡｌＮ膜３１ｄ及びＴｉＮ膜３１ｅを除去し、Ａｌ−Ｃｕ膜３１ｃを露出させる。
【００８２】
そして、フォトリソグラフィ工程を行い、メタル膜をパターニングする。これにより、同一のメタル配線層にて、ＣＭＰダミー配線３１と、配線として機能するＡｌ合金配線とを形成する。
【００８３】
その後、これらの膜の上に層間絶縁膜３４を形成し、ビアホールを形成する。このとき、キャパシタとなるＣＭＰダミー配線３１では、第１ビアプラグ３２がＴｉＮ膜３１ｄと電気的に接続するように、第２ビアプラグ３３がＡｌ−Ｃｕ膜３１ｃと電気的に接続するように、一方、配線として機能するＡｌ合金配線ではビアプラグがＡｌ−Ｃｕ膜と電気的に接続するように、それぞれのビアホールを形成する。このビアホールにＴｉ膜３２ａ、３３ａ／ＴｉＮ膜３２ｂ、３３ｂ、タングステン３２ｃ、３３ｃを埋め込むことで、第１、第２ビアプラグ３２、３３及びＡｌ合金配線に接続されたビアプラグを形成する。
【００８４】
なお、ビアプラグをＡｌ−Ｃｕ膜と電気的に接続するように形成する方法としては、第１実施形態にて説明したように、ビアプラグの径が第１ビアプラグ３２よりも大きくなるようにビアホールを形成することで、ＴｉＮ膜とＡｌＮ膜とを貫通させ、Ａｌ−Ｃｕ膜と電気的に接続するようにビアプラグを形成する方法を用いることもできる。
【００８５】
このようにして、キャパシタとＡｌ合金配線とを同一のメタル層にて形成することができる。
【００８６】
（他の実施形態）
第１実施形態において、Ｔｉ膜１６ａ／ＴｉＮ膜１６ｂ、Ａｌ−Ｃｕ膜１６ｃ、ＡｌＮ膜１６ｅ及びＴｉＮ膜１６ｄからなるメタル膜を配線として利用するために、ビアプラグの径がキャパシタ領域におけるビアプラグ１８ａよりも大きくなるようにビアホールを形成することで、ＴｉＮ膜１６ｄとＡｌＮ膜１６ｅとを貫通し、Ａｌ−Ｃｕ膜１６ｃと電気的に接続するビアプラグ１８を形成していた。
【００８７】
しかしながら、ビアプラグをＡｌ−Ｃｕ膜と電気的に接続するように形成する方法としては、この方法に限らず、第２実施形態にて説明したように、フォトリソグラフィ工程にて、ＡｌＮ膜及びＴｉＮ膜を除去しＡｌ−Ｃｕ膜を露出させることで、Ａｌ−Ｃｕ膜とビアプラグとを電気的に接続することもできる。なお、この方法では、反射防止膜としてのＴｉＮ膜を除去してしまうので、反射防止膜を除去しない第１実施形態にて説明した方法の方が好ましい。
【００８８】
また、上記した各実施形態では、通常、配線が形成されている領域にキャパシタを形成する場合を例として説明したが、Ａｌ合金膜と反射防止膜とが形成される領域であれば、他の領域にキャパシタを形成することもできる。例えば、配線と同じ材質により、一体的にコンタクトやビアを形成する場合では、このコンタクト又はビアの位置に、Ａｌ−Ｃｕ膜／ＡｌＮ膜／反射防止膜を有して構成されるキャパシタを形成することもできる。
【００８９】
また、上記した各実施形態では、Ｔｉをターゲットに用いたＮ2ガス雰囲気下での反応性スパッタリングによりＡｌＮ膜を形成する場合を例として説明したが、この方法に限らず、以下に説明するように、他のスパッタリングによりＡｌＮ膜を形成することができる。
【００９０】
例えば、Ａｌ−Ｃｕ膜を成膜した後、Ａｌをターゲットに用いたＮ2ガス雰囲気下での反応性スパッタリングを行うこともできる。このとき、Ａｌ−Ｃｕ膜の成膜では、Ａｌをターゲットに用い、ＤＣパワーを６〜７ｋｗとしてスパッタリングを行い、ＡｌＮ膜の成膜では、さらに雰囲気中にＮ2ガスを導入し、Ｎ2ガスの雰囲気中の割合を５０％（Ｎ2／（Ａｒ＋Ｎ2）×１００）としてスパッタリングを行う。これにより、Ａｌ−Ｃｕ膜の上にＡｌＮ膜を形成することができる。その後、ＡｌＮ膜の上にＴｉＮ膜を成膜する。
【００９１】
また、Ａｌ−Ｃｕ膜を成膜した後、ＡｌＮをターゲットに用いたスパッタリングを行うこともできる。ＡｌＮ膜の成膜では、ＡｌＮをターゲットに用いて、ＤＣパワーを６〜７ｋｗとしてスパッタリングを行う。これによっても、Ａｌ−Ｃｕ膜の上にＡｌＮ膜を形成することができる。その後、その後、ＡｌＮ膜の上にＴｉＮ膜を成膜する。
【図面の簡単な説明】
【図１】本発明の第１実施形態における半導体装置の断面図である。
【図２】図１中のキャパシタが形成されている領域の拡大図である。
【図３】第１実施形態における半導体装置の製造工程を説明するための図であり、図１に示す断面図に対応している。
【図４】図３に続く製造工程を説明するための図である。
【図５】図４に続く製造工程を説明するための図である。
【図６】図５に続く製造工程を説明するための図である。
【図７】第１実施形態におけるＡｌＮ膜をスパッタリングにより形成するときの様子を示す図である。
【図８】スパッタリングにてＡｌＮ膜及びＴｉＮ膜を形成したときのＡｌＮ膜及びＴｉＮ膜の成膜温度とＡｌＮ膜の形成量との関係を示す図である。
【図９】スパッタリングにてＡｌＮ膜及びＴｉＮ膜を形成したときのＡｌＮ膜及びＴｉＮ膜の成膜温度とＡｌＮ膜の組成比との関係を示す図である。
【図１０】Ｔｉをターゲットに用い、Ｎ2ガス雰囲気下にて、成膜温度を２３０℃とした反応性スパッタリングによりＡｌＮ膜を形成したときのＴＥＭによる観察結果とＡｌＮ膜のＥＤＳによる組成分析結果を示す図である。
【図１１】第２実施形態におけるキャパシタの断面図である。
【符号の説明】
１…シリコン基板、２…ｎ-型ウェル領域、３…ｐ-型ウェル領域、
４…ＳＴＩ膜、５…ゲート酸化膜、６…ゲート電極、７…側壁酸化膜、
８…ソース、９…ドレイン、１１…第１層間絶縁膜、
１２…コンタクトプラグ、１２ａ…Ｔｉ膜、１２ｂ…ＴｉＮ膜、
１３…第１Ａｌ合金配線、１４…第２層間絶縁膜、１５…第１ビアプラグ、
１６…第２Ａｌ合金配線、１６ａ…Ｔｉ膜、１６ｂ…ＴｉＮ膜、
１６ｃ…Ａｌ−Ｃｕ膜、１６ｄ…ＴｉＮ膜、１６ｅ…ＡｌＮ膜、
１７…第３層間絶縁膜、１８…第２ビアプラグ、１９…第３Ａｌ合金配線、
２０ａ…Ｐ−ＴＥＯＳ膜、２０ｂ…Ｐ−ＳｉＮ膜。
Claims (1)
- 半導体基板（１）の上にＡｌ合金膜（１６ｃ）及びＴｉＮを含む反射防止膜（１６ｄ）を備える多層配線の形成工程を有する半導体装置の製造方法において、
前記多層配線の形成工程にて、前記半導体基板の上に前記Ａｌ合金膜（１６ｃ）を成膜した後、Ｎ 2 ガス雰囲気下で、Ｔｉをターゲットに用い、前記半導体基板の温度を１８０℃以上とする反応性スパッタリングを行うことで、前記Ａｌ合金膜の上に前記ＡｌＮ膜（１６ｅ）を成膜すると共に、前記ＡｌＮ膜の上に前記ＴｉＮ膜（１６ｄ）を成膜して、前記Ａｌ合金膜、前記ＡｌＮ膜、および前記反射防止膜を有して構成されたキャパシタを形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002322741A JP4296769B2 (ja) | 2002-11-06 | 2002-11-06 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002322741A JP4296769B2 (ja) | 2002-11-06 | 2002-11-06 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004158638A JP2004158638A (ja) | 2004-06-03 |
| JP4296769B2 true JP4296769B2 (ja) | 2009-07-15 |
Family
ID=32802838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002322741A Expired - Fee Related JP4296769B2 (ja) | 2002-11-06 | 2002-11-06 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4296769B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI467702B (zh) * | 2005-03-28 | 2015-01-01 | Semiconductor Energy Lab | 記憶裝置和其製造方法 |
| JP5135711B2 (ja) * | 2006-05-22 | 2013-02-06 | 富士通株式会社 | 電子装置及びその製造方法 |
| JP5532725B2 (ja) * | 2009-07-31 | 2014-06-25 | 富士通セミコンダクター株式会社 | 半導体装置 |
| JP6061726B2 (ja) * | 2013-02-26 | 2017-01-18 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体ウェハ |
-
2002
- 2002-11-06 JP JP2002322741A patent/JP4296769B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004158638A (ja) | 2004-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6872627B2 (en) | Selective formation of metal gate for dual gate oxide application | |
| KR101319982B1 (ko) | 낮은 접촉저항을 갖는 ｃｍｏｓ 회로 및 그 제조를 위한 방법 | |
| US6406956B1 (en) | Poly resistor structure for damascene metal gate | |
| KR100296004B1 (ko) | 반도체장치및그제조방법 | |
| US6908801B2 (en) | Method of manufacturing semiconductor device | |
| US5723893A (en) | Method for fabricating double silicide gate electrode structures on CMOS-field effect transistors | |
| EP1168430B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3669919B2 (ja) | 半導体装置の製造方法 | |
| US6340833B1 (en) | Integrated circuit polysilicon resistor having a silicide extension to achieve 100 % metal shielding from hydrogen intrusion | |
| US6001726A (en) | Method for using a conductive tungsten nitride etch stop layer to form conductive interconnects and tungsten nitride contact structure | |
| US20070096212A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2009545162A (ja) | Ｓｏｉデバイスおよびその製造方法 | |
| US20010017417A1 (en) | Semiconductor device with a condductive metal layer engaging not less than fifty percent of a source\drain region | |
| JP2004152995A (ja) | 半導体装置の製造方法 | |
| JPH11243180A (ja) | 半導体装置の製造方法 | |
| JPH06151736A (ja) | 半導体集積回路装置及びその製造方法 | |
| US20090039440A1 (en) | Semiconductor device and method of fabricating the same | |
| JP4639524B2 (ja) | 半導体装置の製造方法 | |
| US20080128819A1 (en) | Lateral mos transistor and method for manufacturing thereof | |
| JP4296769B2 (ja) | 半導体装置及びその製造方法 | |
| US6534393B1 (en) | Method for fabricating local metal interconnections with low contact resistance and gate electrodes with improved electrical conductivity | |
| JP3394914B2 (ja) | 半導体装置およびその製造方法 | |
| JP2008108897A (ja) | 半導体装置及びその製造方法 | |
| JPH11345966A (ja) | 半導体装置及びその製造方法 | |
| JPH08274187A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090324 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090406 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |