DE102017100827A1 - Halbleitervorrichtung mit umlaufender struktur und verfahren zur herstellung - Google Patents

Halbleitervorrichtung mit umlaufender struktur und verfahren zur herstellung Download PDF

Info

Publication number
DE102017100827A1
DE102017100827A1 DE102017100827.6A DE102017100827A DE102017100827A1 DE 102017100827 A1 DE102017100827 A1 DE 102017100827A1 DE 102017100827 A DE102017100827 A DE 102017100827A DE 102017100827 A1 DE102017100827 A1 DE 102017100827A1
Authority
DE
Germany
Prior art keywords
semiconductor
polycrystalline
area
embedded structure
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017100827.6A
Other languages
English (en)
Inventor
Franco Mariani
Adolf Koller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102017100827.6A priority Critical patent/DE102017100827A1/de
Priority to US15/872,322 priority patent/US10522478B2/en
Priority to CN201810044533.8A priority patent/CN108335975B/zh
Publication of DE102017100827A1 publication Critical patent/DE102017100827A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dicing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Eine umlaufende eingebettete Struktur wird durch Laserbestrahlung in einem Halbleitersubstrat ausgebildet, welches aus einem Halbleitermaterial besteht. Die eingebettete Struktur umfasst eine polykristalline Struktur des Halbleitermaterials und umgibt einen zentralen Bereich eines Halbleiterdie. Das Halbleiterdie, das die eingebettete Struktur enthält, wird von dem Halbleitersubstrat getrennt.

Description

  • HINTERGRUND
  • Elektrische Elemente integrierter Schaltungen werden in einer Reihe von Prozessen gebildet, die auf einen Halbleiterwafer angewendet werden. Nach Abschluss einer Herstellung auf Waferebene wird der Halbleiterwafer in einzelne Halbleiterdies getrennt. Eine Die-Trennung, auch „Zerteilen“ genannt, kann ein Anbringen eines Trägersubstrats an einer Seite des Halbleiterwafers einschließen. Das Trägersubstrat hält den Wafer an Ort und Stelle während eines Zerteilens, was beispielsweise ein Ritzen, Sägen und/oder Ätzen einschließen kann. Herkömmliche Verfahren zum Zerteilen mittels Laser nutzen Laserlicht bei einer Wellenlänge, die von dem Halbleitermaterial des Halbleiterwafers absorbiert wird. Stealth-Zerteilen nutzt Laserlicht mit einer Wellenlänge, bei der das Halbleitersubstrat hochtransparent ist, so dass der Laserstrahl innerhalb des Halbleiterwafers fokussiert werden kann. Um den Brennpunkt herum schmelzt der Laserstrahl das Halbleitermaterial, welches in polykristalliner Form mit Versetzungen hoher Dichte rekristallisiert, die eine signifikante mechanische Beanspruchung zur Folge haben. Die mechanische Beanspruchung bewirkt, dass sich senkrechte Risse in Richtung der vorderen und rückwärtigen Oberfläche des Wafers entwickeln. Auf diese Weise erleichtert die Spannung, die durch lokale Transformation des einkristallinen Halbleitermaterials in polykristallines Halbleitermaterial induziert wird, eine Die-Trennung durch Anwenden einer externen Kraft in einer geeigneten Weise.
  • Ein mechanisches Zerteilen ist einfach zu verwirklichen und erlaubt einen hohen Durchsatz, neigt aber dazu, Risse zu erzeugen, die sich in die Halbleitervorrichtungen fortpflanzen können. Die Risse sind kaum zu detektieren, können aber eine signifikante Auswirkung auf die Zuverlässigkeit einer Vorrichtung haben. Es besteht ein Bedarf an einem Verfahren für eine Die-Trennung mit einem verbesserten Kompromiss zwischen Kosten und Zuverlässigkeit der Vorrichtung.
  • ZUSAMMENFASSUNG
  • Die vorliegende Offenbarung betrifft ein Verfahren zum Herstellen von Halbleitervorrichtungen. Das Verfahren umfasst ein Ausbilden, durch Laserbestrahlung, einer umlaufenden eingebetteten Struktur in einem Halbleitersubstrat eines Halbleitermaterials. Die eingebettete Struktur umfasst eine polykristalline Struktur des Halbleitermaterials und umgibt einen zentralen Bereich eines Halbleiterdie. Das Halbleiterdie wird von dem Halbleitersubstrat getrennt, wobei das Halbleiterdie die eingebettete Struktur enthält.
  • Die vorliegende Offenbarung bezieht sich ferner auf eine Halbleitervorrichtung, die funktionale Elemente in einem aktiven Gebiet eines einkristallinen Halbleiterkörpers eines Halbleitermaterials enthält. Die Halbleitervorrichtung enthält ferner eine umlaufende eingebettete Struktur, die eine polykristalline Struktur des Halbleitermaterials in dem Halbleiterkörper umfasst. Die eingebettete Struktur umgibt zumindest einen zentralen Bereich des aktiven Gebiets.
  • Weitere Ausführungsformen sind in den abhängigen Ansprüchen definiert. Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden Detailbeschreibung und beim Betrachten der beiliegenden Zeichnungen erkennen.
  • Figurenliste
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der vorliegenden Ausführungsformen zu liefern, und sie sind in diese Beschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die vorliegenden Ausführungsformen und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Ausführungsformen. Ferner werden Ausführungsformen und beabsichtigte Vorteile sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
    • 1 ist ein vereinfachtes Flussdiagramm eines Verfahrens zum Herstellen von Halbleitervorrichtungen, das ein Ausbilden einer umlaufenden eingebetteten Struktur durch Laserbestrahlung einschließt, gemäß einer Ausführungsform.
    • 2A ist eine schematische horizontale Querschnittsansicht eines Bereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen gemäß einer Ausführungsform, nach einem Ausbilden funktionaler Elemente in einem aktiven Gebiet.
    • 2B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 2A entlang einer Linie B-B.
    • 3A ist eine schematische horizontale Querschnittsansicht des Halbleitersubstratbereichs von 2A, nach einem Ausbilden einer umlaufenden eingebetteten Struktur.
    • 3B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 3A entlang einer Linie B-B.
    • 4A ist eine schematische horizontale Querschnittsansicht des Bereichs des Halbleitersubstratbereichs von 3A, nach einer Die-Trennung.
    • 4B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 4A entlang einer Linie B-B.
    • 5A ist eine schematische horizontale Querschnittsansicht eines Bereichs eines Halbleitersubstrats zum Veranschaulichen von Effekten der Ausführungsformen, am Beginn eines Sägeprozesses unter Verwendung einer Zerteilungssäge.
    • 5B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von FIG. 5A während eines Zerteilens.
    • 6 ist eine schematische vertikale Querschnittsansicht eines Bereichs eines anderen Halbleitersubstrats zum Veranschaulichen von Effekten der Ausführungsformen.
    • 7A ist eine vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats in einer Ebene parallel zu einer horizontalen longitudinalen Ausdehnung einer eingebetteten Struktur mit einer Vielzahl getrennter polykristalliner Strukturen, gemäß einer Ausführungsform.
    • 7B ist eine vertikale Querschnittsansicht des Halbleitersubstratbereichs von 7A in einer Ebene senkrecht zu der horizontalen longitudinalen Ausdehnung der eingebetteten Struktur.
    • 7C ist eine vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats in einer Ebene parallel zu einer horizontalen longitudinalen Ausdehnung einer eingebetteten Struktur mit einer durchgehenden polykristallinen Struktur gemäß einer weiteren Ausführungsform.
    • 7D ist eine vertikale Querschnittsansicht des Halbleitersubstratbereichs von 7C in einer Ebene senkrecht zu der horizontalen longitudinalen Ausdehnung der eingebetteten Struktur.
    • 8A ist eine schematische vertikale Querschnittsansicht entlang einer horizontalen longitudinalen Richtung einer eingebetteten Struktur, die zwei vertikal getrennte Bereiche umfasst, gemäß einer weiteren Ausführungsform.
    • 8B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 8A in einer Ebene senkrecht zu der horizontalen longitudinalen Ausdehnung der eingebetteten Struktur.
    • 9A ist eine schematische vertikale Querschnittsansicht einer Halbleitervorrichtung, die eine umlaufende eingebettete Struktur enthält, die durch Laserbestrahlung ausgebildet wurde, gemäß einer Ausführungsform.
    • 9B ist eine schematische horizontale Querschnittsansicht der Halbleitervorrichtung von 9A entlang einer Linie B-B.
    • 10 ist eine schematische vertikale Querschnittsansicht einer Halbleiterdiode, die eine umlaufende eingebettete Struktur enthält, die durch Laserbestrahlung gebildet wurde, gemäß einer Ausführungsform.
    • 11 ist eine schematische vertikale Querschnittsansicht eines Leistungs-IGFET (Feldeffekttransistors mit isoliertem Gate), der eine umlaufende eingebettete Struktur enthält, die durch Laserbestrahlung gebildet wurde, gemäß einer anderen Ausführungsform.
    • 12 ist eine schematische vertikale Querschnittsansicht eines IGBT (Bipolartransistors mit isoliertem Gate), der eine umlaufende eingebettete Struktur enthält, die durch Laserbestrahlung gebildet wurde, gemäß einer weiteren Ausführungsform.
    • 13 ist eine schematische vertikale Querschnittsansicht einer integrierten Schaltung, die eine umlaufende eingebettete Struktur enthält, die durch Laserbestrahlung gebildet wurde, gemäß einer anderen Ausführungsform.
    • 14 ist eine schematische vertikale Querschnittsansicht einer Leistungshalbleitervorrichtung, die logische Schaltungen und eine umlaufende eingebettete Struktur enthält, die durch Laserbestrahlung gebildet wurde, gemäß einer weiteren Ausführungsform.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen die Ausführungsformen ausgestaltet werden können. Es ist zu verstehen, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Offenbarung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Entsprechende Elemente sind mit den gleichen Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls der Zusammenhang nicht klar etwas anderes angibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen, oder eine niederohmige Verbindung über ein Metall und/oder ein hochdotiertes Halbleitermaterial. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können; beispielsweise Elemente, die steuerbar sind, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen aufweisen.
  • 1 betrifft ein Verfahren, das Laserstrahlung einer Wellenlänge, bei der ein betreffendes Halbleitersubstrat hochtransparent ist, nutzt, um eingebettete Strukturen auszubilden, welche als Rissstopp während eines mechanischen Zerteilens und/oder als Gebiete mit erhöhter Dichte von Getter-Stellen für Verunreinigungsatome oder Rekombinationszentren für mobile Ladungsträger effektiv sein können. Das Verfahren umfasst ein Ausbilden einer umlaufenden eingebetteten Struktur (402) in dem Halbleitersubstrat durch Laserbestrahlung, wobei die eingebettete Struktur eine polykristalline Struktur eines Halbleitermaterials des Halbleitersubstrats umfasst und einen zentralen Bereich eines Halbleiterdie umgibt.
  • Das Halbleitermaterial des Halbleitersubstrats kann z.B. Silizium (Si), Germanium (Ge), Siliziumgermanium (SiGe), Siliziumcarbid (SiC) oder ein AIIIBV-Halbleiter sein. Das Halbleitersubstrat kann ein homogenes Substrat eines einzigen Halbleitermaterials, z.B. eines Siliziumwafers, bilden oder kann eine Substratschicht auf einer Substratbasis eines weiteren Halbleitermaterials oder eines Isolatormaterials bilden.
  • Das Halbleitersubstrat umfasst eine Vielzahl von regelmäßig angeordneten Vorrichtungsgebieten von Halbleiterdies, wobei die Vorrichtungsgebiete durch orthogonale Schnittfugenstraßen getrennt sind, welche ein gitterförmiges Schnittfugengebiet bilden. Jedes Vorrichtungsgebiet enthält ein zentrales aktives Gebiet und kann ein peripheres Abschlussgebiet umfassen, das das aktive Gebiet umgibt und das aktive Gebiet von den Schnittfugenstraßen trennt.
  • Jedes Vorrichtungsgebiet ist einem individuellen Halbleiterdie zugeordnet, wobei bei einer Bearbeitung auf Waferebene das Halbleitersubstrat ein Komposit aus einer Vielzahl von Halbleiterdies bildet.
  • Die Laserwellenlänge wird so ausgewählt, dass der Kristall im Fokusgebiet des Laserstrahls lokal geschädigt wird, aber zwischen der Oberfläche und dem Fokusgebiet nahezu unbeschädigt bleibt. Beispielsweise wird die Laserwellenlänge so ausgewählt, dass eine Transmission des Halbleitermaterials bei der Laserwellenlänge zumindest 50 %, z.B. zumindest 80 %, beträgt. Der Laserstrahl wird auf eine der Basisoberflächen des Halbleitersubstrats, z.B. die rückseitige Oberfläche des Halbleitersubstrats, gerichtet und wird im Halbleitersubstrat bei einer Brennweite von zumindest 20 µm zur Basisoberfläche fokussiert. Die Laserbestrahlung kann gepulst sein, wobei Dauer und Energie der Laserpulse so ausgewählt werden, dass in einem Gebiet um den Brennpunkt herum sich das einkristalline Halbleitermaterial in eine polykristalline Struktur transformiert.
  • Eine geeignete relative Bewegung zwischen dem Halbleitersubstrat und dem Laserstrahl bildet eingebettete Strukturen, die polykristalline Strukturen umfassen und die zumindest zentrale Bereiche der Halbleiterdies umgeben.
  • Eine volumetrische Expansion, die die lokalisierte Polykristallisierung begleitet, erzeugt eine signifikante lokale Druckspannung. Eine signifikante Zugspannung ist in Bereichen des einkristallinen Halbleitersubstrats in der vertikalen Projektion der polykristallinen Strukturen sowohl in der Richtung der Hauptoberfläche als auch in Richtung der rückseitigen Oberfläche effektiv. Die unter Zugspannung stehenden Bereiche können Kristalldefekte, z.B. Versetzungen, planare Defekte von Kristalloberflächen und/oder Mikrorisse, die sich hauptsächlich entlang der vertikalen Projektion fortpflanzen, enthalten.
  • Die polykristalline Struktur und unter Zugspannung stehenden Bereiche des Halbleitersubstrats nahe der polykristallinen Struktur und in deren vertikaler Richtung ergänzen einander zu einer umlaufenden eingebetteten Struktur, die zumindest einen zentralen Bereich des Halbleiterdie, das komplette aktive Gebiet oder das komplette Vorrichtungsgebiet umgibt.
  • Ferner umfasst das Verfahren, nach Ausbildung der umlaufenden eingebetteten Struktur, ein Trennen der individuellen Halbleiterdies von dem Halbleitersubstrat (404), wobei jedes Halbleiterdie typischerweise die komplette eingebettete Struktur enthält.
  • Während einer Die-Trennung ist die eingebettete Struktur als eine Rissstoppstruktur wirksam, die eine Fortpflanzung von Rissen, die von einer während des Trennprozesses freigelegten seitlichen Oberfläche stammen, in den einkristallinen zentralen Bereich unterdrückt, der von der eingebetteten Struktur umgeben ist.
  • Beispielsweise kann eine durch eine Zerteilungssäge beaufschlagte mechanische Beanspruchung Risse zur Folge haben, die sich von einem durch die Zerteilungssäge gebildeten Zerteilungsgraben in Richtung des zentralen Bereichs des Halbleiterdie fortpflanzen. Die eingebettete Rissstoppstruktur in einer geeigneten Distanz zu der Hauptoberfläche und/oder zu der rückseitigen Oberfläche sowie zu der seitlichen Oberfläche, die durch den Zerteilungsgraben freigelegt wird, unterdrückt effektiv eine Fortpflanzung der Risse in den zentralen Bereich des Halbleiterdie, der den Großteil der funktionalen Elemente enthält. Der eingebettete Rissstopp kann bei Bedarf für bestehende Layouts verwendet werden. Die eingebettete Rissstoppstruktur reduziert nicht eine Flächeneffizienz, da keine Chipfläche für die Rissstoppstruktur an der Vorderseite reserviert werden muss. Eine effektive Rissstoppstruktur ermöglicht ferner eine Erhöhung des Vorschubs einer Zerteilungssäge.
  • Nach einer Die-Trennung können die Korngrenzen und Kristalldefekte der eingebetteten Struktur als Getter-Stellen für Verunreinigungsatome wirksam sein. Für Leistungshalbleitervorrichtungen können die Korngrenzen und Kristalldefekte der eingebetteten Struktur auch als Rekombinationszentren effektiv sein, die eine Lebensdauer von Ladungsträgern selektiv im Abschlussgebiet reduzieren.
  • Gemäß einer Ausführungsform kann das Verfahren ferner, vor einer Die-Trennung, ein Ausbilden funktionaler Elemente der Halbleitervorrichtung in den aktiven Gebieten des Halbleitersubstrats einschließen. Die funktionalen Elemente können vor einer Ausbildung der eingebetteten Struktur gebildet werden.
  • Alle funktionalen Elemente, welche die Funktionalität der fertiggestellten Halbleitervorrichtung definieren, werden in dem aktiven Gebiet eines individuellen Vorrichtungsgebiets ausgebildet. Die funktionalen Elemente können aktive elektronische Elemente mit einer nichtlinearen Charakteristik wie etwa pn-Dioden, Schottky-Dioden, Bipolartransistoren, Feldeffekttransistoren und Speicherzellen und/oder passive elektronische Elemente wie etwa Widerstände und Kondensatoren sowie mikro-elektromechanische Strukturen umfassen.
  • Die funktionalen Elemente können vorwiegend durch eine vorderseitige Bearbeitung, die lithografische Prozesse, Ätzprozesse, Implantationsprozesse und Abscheidungsprozesse einschließt, die an der Vorderseite durchgeführt werden, ausgebildet werden. Ein Ausbilden funktionaler Elemente kann auch eine Anzahl von Prozessschritten einschließen, die auf eine der Hauptoberfläche gegenüberliegende rückseitige Oberfläche oder durch diese hindurch angewendet werden, zum Beispiel eine oder mehrere Implantationen von Dotierstoffen und eine Aktivierung implantierter Dotierstoffe mittels eines Laser-Ausheilens.
  • 2A bis 4B zeigen eine Ausbildung funktionaler Elemente 190 und eine Ausbildung umlaufender eingebetteter Strukturen 800 in einem einkristallinen Halbleitersubstrat 700 gemäß dem unter Bezugnahme auf 1 beschriebenen Verfahren.
  • Ein Halbleitermaterial des Halbleitersubstrats 700 kann z.B. Si, Ge, SiGe, SiC oder ein AIIIBV-Halbleiter sein. Das Halbleitersubstrat 700 kann eine flache zylindrische Halbleiterscheibe sein, die erhalten wird, indem ein Kristall-Ingot gesägt wird, z.B. ein Siliziumwafer mit einem Durchmesser von 100 mm, 150 mm, 200 mm, 300 mm oder mehr und einer zwischen einer Hauptoberfläche 701 und einer gegenüberliegenden rückseitigen Oberfläche 702 gemessenen Dicke, die größer als 100 µm, z.B. größer als 750 µm, ist. Das Halbleitersubstrat 700 kann hochohmig, ein n-Typ oder ein p-Typ, sein.
  • Die Normale zur Hauptoberfläche 701 definiert eine vertikale Richtung, und Richtungen parallel zur Hauptoberfläche 701 sind horizontale Richtungen.
  • Wie in 2A gezeigt ist, enthält das Halbleitersubstrat 700 eine Vielzahl regelmäßig beabstandeter Vorrichtungsgebiete 600, die in Zeilen und Spalten angeordnet sind. Eine horizontale Querschnittsfläche eines Vorrichtungsgebiets 600 kann ein Rechteck mit einer Kantenlänge in einem Bereich von 100 µm bis mehrere Millimeter sein. Jedes Vorrichtungsgebiet 600 enthält ein zentrales aktives Gebiet 610 und kann ein peripheres Abschlussgebiet 690 enthalten, das das aktive Gebiet 610 mit einer annähernd einheitlichen Breite umgibt.
  • Das aktive Gebiet 610 umfasst einen zentralen Bereich 611 und einen peripheren Bereich 612, der den zentralen Bereich 611 mit einer annähernd einheitlichen Breite umgibt. Eine Breite w2 des peripheren Bereichs 612 kann beispielsweise höchstens 5 %, z.B. höchstens 2 %, der kleineren Kantenlänge l1 des aktiven Gebiets 610 betragen.
  • In dem aktiven Gebiet 610 werden alle funktionalen Elemente 190 ausgebildet, die die Zielfunktionalität der fertiggestellten Halbleitervorrichtung definieren. Beispielsweise sind, falls die fertiggestellte Halbleitervorrichtung ein Controller ist, alle, zu der Funktionalität des Controllers beitragenden funktionalen Elemente 190 in dem aktiven Gebiet 610 ausgebildet. Falls die Halbleitervorrichtung eine logische Vorrichtung verkörpert, sind alle logischen Schaltungen innerhalb des aktiven Gebiets ausgebildet. In einer Leistungshalbleitervorrichtung, die eine Vielzahl von elektrisch parallel verbundenen Transistorzellen enthält, sind alle funktionalen Transistorzellen innerhalb des aktiven Gebiets ausgebildet und im Fall einer Leistungshalbleitervorrichtung, die logische Schaltungen enthält, sind sowohl die logischen Schaltungen als auch alle funktionalen Transistorzellen innerhalb des aktiven Gebiets ausgebildet. Im Fall einer Leistungshalbleiterdiode ist zumindest eines des Anodengebiets und des Kathodengebiets ausschließlich innerhalb des aktiven Gebiets ausgebildet.
  • Die funktionalen Elemente 190 können aktive elektronische Elemente wie etwa pn-Dioden, Schottky-Dioden, Bipolartransistoren, Feldeffekttransistoren, Speicherzellen und passive elektronische Elemente wie etwa Widerstände und Kondensatoren sowie mikro-elektromechanische Strukturen umfassen.
  • Das Abschlussgebiet 690 ist frei von funktionalen Elementen 190 und kann eine Randkonstruktion 695 enthalten, die darauf abzielt, die funktionalen Elemente 190 in dem aktiven Gebiet 610 gegen externe Einflüsse zu schützen oder die funktionalen Elemente 190 von Effekten zu entkoppeln, die am Rand des Halbleiterdie auftreten, das das Vorrichtungsgebiet 600 enthält. Die Randkonstruktion 695 kann beispielsweise einen Schutzring, einen Dichtungsring und/oder einen umlaufenden Graben umfassen, der mit einem dielektrischen Material gefüllt ist.
  • Ein gitterförmiges Schnittfugengebiet 900 umfasst orthogonale Schnittfugenstraßen, die benachbarte Vorrichtungsgebiete 600 trennen. Das Schnittfugengebiet 900 enthält ein zentrales Ziel-Zerteilungsgebiet 950, welches von einem perfekt eingestellten Zerteilungsprozess verbraucht wird, und ein Sicherheitsmargengebiet 940 zwischen den Ziel-Zerteilungsgebiet 950 und den Vorrichtungsgebieten 600, wobei eine Breite des Sicherheitsmargengebiets 940 gleich einer maximalen tolerablen lateralen Abweichung des Zerteilungsprozesses oder größer als eine solche ist.
  • 3A und 3B betreffen die Ausbildung einer umlaufenden eingebetteten Struktur 800 durch Laserbestrahlung.
  • 3B zeigt einen Laserstrahl 890, der auf eine zugängliche Basisoberfläche des Halbleitersubstrats 700 gerichtet ist. Falls die eingebettete Struktur 800 gebildet wird, nachdem solche Strukturen, die für den Laserstrahl 890 weniger transparent oder nahezu opak sind, z.B. Metallpads oder Metallverbindungsleitungen, an der Vorderseite ausgebildet worden sind, wird der Laserstrahl 890 auf die rückseitige Oberfläche 702 gerichtet. Falls die eingebettete Struktur 800 gebildet wird, bevor opake Strukturen an der Vorderseite ausgebildet werden, oder falls zumindest das Schnittfugengebiet 900 für den Laserstrahl 890 zugänglich bleibt, nachdem eine vorderseitige Bearbeitung abgeschlossen ist, kann der Laserstrahl 890 auf die Hauptoberfläche 701 gerichtet werden.
  • Eine Laserwellenlänge des Laserstrahls 890 wird so ausgewählt, dass eine Transmission des Halbleitermaterials zumindest 50 %, zumindest 80 %, z.B. größer als 90 %, ist. Ein optisches System 892 fokussiert den Laserstrahl 890 im Halbleitersubstrat 700 bei einer Brennweite von zumindest 20 µm, z.B. zumindest 30 µm, zu der rückseitigen Oberfläche 702.
  • Für ein Halbleitersubstrat aus Silizium kann beispielsweise die Laserwellenlänge zumindest 1000 nm, zum Beispiel 1064 nm, betragen, kann eine Pulsdauer in einem Bereich von 10 ns bis 500 ns, z.B. 100 ns bis 200 nm, liegen, und eine Pulsenergie kann in einem Bereich von 2,0 µJ bis 20 µJ, z.B. von 4 µJ bis 5 µJ, liegen.
  • Der Laserstrahl 890 kann das einkristalline Halbleitermaterial lokal schmelzen, das in eine polykristalline Form rekristallisiert. Eine geeignete relative Bewegung zwischen dem Halbleitersubstrat 700 und dem Laserstrahl 890 bildet umlaufende eingebettete Strukturen 800, die polykristalline Strukturen 850 enthalten und die zumindest die zentralen Bereiche 611 der aktiven Gebiete 610 umgeben.
  • Die polykristallinen Strukturen 850 können durchgehende polykristalline Bänder oder durchgehende Reihen getrennter polykristalliner Säulen 852 bilden, wobei die durchgehenden Bänder oder die durchgehenden Reihen sich über das komplette nutzbare Gebiet des Halbleitersubstrats 700 erstrecken und die Schnittfugenstraßen zwischen den Vorrichtungsgebieten 600 kreuzen und wobei Abschnitte von zwei orthogonalen Paaren benachbarter Bänder oder Reihen eine individuelle umlaufende eingebettete Struktur 800 für ein individuelles Vorrichtungsgebiet 600 bilden.
  • Gemäß der in 3A veranschaulichten Ausführungsform wird eine Laserbestrahlung in zumindest Bereichen der Schnittfugenstraßen unterdrückt, so dass die Laserbestrahlung eine Vielzahl getrennter umlaufender eingebetteter Strukturen 800 bildet. Jede eingebettete Struktur 800 kann vier gerade Reihen getrennter, z.B. gleich beabstandeter, polykristalliner Säulen 852 umfassen, wobei die vier Reihen getrennter polykristalliner Säulen 852 einen Rissstopprahmen um zumindest einen zentralen Bereich 611 des aktiven Gebiets 610 bilden. In der veranschaulichten Ausführungsform sind die Rissstopprahmen in dem Schnittfugengebiet 900 ausgebildet und umgeben individuelle Vorrichtungsgebiete 600.
  • Eine volumetrische Expansion, die die lokalisierte Polykristallisierung begleitet, erzeugt eine signifikante lokale Druckspannung. Eine signifikante Zugspannung ist in unter Zugspannung stehenden Bereichen 853 des einkristallinen Halbleitersubstrats 700 in der vertikalen Projektion der polykristallinen Struktur 800 sowohl in der Richtung der Hauptoberfläche 701 als auch in Richtung der rückseitigen Oberfläche 702 wirksam. Die unter Zugspannung stehenden Bereiche 853 können planare Kristalldefekte, z.B. versetzte Kristallflächen und/oder Mikrorisse, die sich vorwiegend entlang der vertikalen Projektion fortpflanzen, enthalten.
  • Die polykristalline Struktur 850 und unter Zugspannung stehenden Bereiche 853 des Halbleitersubstrats 700 nahe der polykristallinen Struktur 850 und in deren vertikaler Richtung sind Bereiche der umlaufenden eingebetteten Struktur 800, die den zentralen Bereich 611 des aktiven Gebiets 610 oder das komplette aktive Gebiet 610 oder das komplette Vorrichtungsgebiet 600 umgeben.
  • 4A und 4B zeigen die Trennung der Halbleiterdies 590 von dem Halbleitersubstrat 700 nach Ausbildung der funktionalen Elemente 190 und nach Ausbildung der umlaufenden eingebetteten Struktur 800, wobei jedes Halbleiterdie 590 zumindest ein individuelles Vorrichtungsgebiet 600 enthält.
  • Eine Die-Trennung kann ein Anbringen eines Trägersubstrats, zum Beispiel eines Aufnahmebandes oder einer Platte, an der Vorderseite des Halbleitersubstrats 700 und ein Ausbilden von Zerteilungsgräben 960 entlang den Schnittfugenstraßen einschließen, wobei sich die Zerteilungsgräben 960 durch das Halbleitersubstrat 700 erstrecken.
  • Ein durch den Trennprozess erhaltenes Halbleiterdie 590 enthält zumindest ein individuelles Vorrichtungsgebiet 600 und kann ferner ein ungenutztes Gebiet 699 enthalten, das von einem Restbereich des Schnittfugengebiets 900 zwischen dem Vorrichtungsgebiet 600 und dem tatsächlichen Zerteilungsgraben 960 stammt.
  • Das Zerteilen legt eine seitliche Oberfläche 103 des Halbleiterdie 590 frei, und die eingebettete Struktur 800 ist als Rissstoppstruktur wirksam, die verhindert, dass sich Risse, welche an der seitlichen Oberfläche 103 entstehen, in den von der eingebetteten Struktur 800 umgebenen einkristallinen Bereich fortpflanzen.
  • Eine durch eine Zerteilungssäge beaufschlagte mechanische Beanspruchung kann Risse zur Folge haben, die sich von dem Zerteilungsgraben 960 in Richtung des aktiven Gebiets 610 fortpflanzen. Eine eingebettete Rissstoppstruktur in einer geeigneten Distanz zu der Hauptoberfläche 701 und/oder zu der rückseitigen Oberfläche 702 sowie zu dem Zerteilungsgraben 960 unterdrückt effektiv eine Fortpflanzung der Risse in das aktive Gebiet 610. Eine effektive Rissstoppstruktur ermöglicht ferner ein Erhöhen des Vorschubs einer Zerteilungssäge.
  • Nach einer Die-Trennung können Korngrenzen und Kristalldefekte der eingebetteten Struktur 800 als Getter-Stellen für Verunreinigungsatome wirksam sein. Für Leistungshalbleitervorrichtungen können die Korngrenzen und Kristalldefekte der eingebetteten Struktur 800 als Rekombinationszentren effektiv sein, die eine Lebensdauer von Ladungsträgern selektiv im Abschlussgebiet reduzieren.
  • 5A und 5B veranschaulichen den Effekt der eingebetteten Struktur 800 als Rissstoppstruktur.
  • 5A zeigt ein Halbleitersubstrat 700 mit einer vorderseitigen Metallisierung 305, die mehrere Verdrahtungsschichten 311, 312 und Kontakt-Durchgangslöcher enthält, die die Verdrahtungsschichten 311, 312 miteinander und mit dotierten Gebieten in Vorrichtungsgebieten 600 des Halbleitersubstrats 700 verbinden. Eine Passivierungsstruktur 210, welche eine Polyimidschicht umfassen kann, kann die oberste Verdrahtungsschicht 311 vollständig bedecken oder kann zumindest Seitenwände der vorderseitigen Metallisierung 305 bedecken.
  • Die vorderseitige Metallisierung 305 und die Passivierungsstruktur 210 können eine gitterförmige Öffnung 390 aufweisen, wo die vorderseitige Metallisierung 305 und die Passivierungsstruktur 210 fehlen. Die Öffnung 390 kann zumindest einen Bereich eines Schnittfugengebiets 900 freilegen, das benachbarte Vorrichtungsgebiete 600 trennt. Beispielsweise kann ein äußerer Rand der Passivierungsstruktur 210 innerhalb eines Abschlussgebiets 690 des Vorrichtungsgebiets 600 oder innerhalb eines peripheren Bereichs 612 eines aktiven Gebiets 610 des Vorrichtungsgebiets 600 liegen.
  • In einer vertikalen Projektion der Öffnungen 390 enthält das Halbleitersubstrat 700 umlaufende eingebettete Strukturen 800. In der veranschaulichten Ausführungsform umfasst jede eingebettete Struktur 800 zwei vertikal getrennte Substrukturen 810, 820, wobei jede der Substrukturen 810, 820 eine polykristalline Struktur 850 sowie unter Zugspannung stehende Bereiche 853 des einkristallinen Halbleitersubstrats 700 umfasst. Eine vertikale Distanz zwischen den polykristallinen Strukturen 850 der beiden vertikal getrennten Substrukturen 810, 820 beträgt zumindest 60 µm, z.B. zumindest 100 µm.
  • Ein Aufnahmeband 990 kann an dem Halbleitersubstrat 700 an der Vorderseite, z.B. auf der Passivierungsstruktur 210, angebracht werden.
  • 5B zeigt das Halbleitersubstrat 700 während einer Die-Trennung unter Verwendung einer Zerteilungssäge 992, die einen Bereich des Halbleitersubstrats 700 innerhalb des Schnittfugengebiets 900 und zwischen benachbarten umlaufenden eingebetteten Strukturen 800 entfernt.
  • Die rotierende Zerteilungssäge 992 tendiert dazu, Risse 999 zu induzieren, die entlang einer durch die rotierende Zerteilungssäge 992 freigelegten seitlichen Oberfläche 103 und in Gebieten der Hauptoberfläche 701 und der rückseitigen Oberfläche 702 nahe der rotierenden Zerteilungssäge 992 entstehen. Gitterdefekte wie etwa Korngrenzen in den unter Zugspannung stehenden Bereichen 853 und in der polykristallinen Struktur 850 stoppen die Fortpflanzung der Risse 999 in zentrale Bereiche der Vorrichtungsgebiete 600.
  • 6 zeigt ein Zerteilen mittels einer Zerteilungssäge 992 für ein Halbleitersubstrat 700, das eine Leistungs-Metallisierung 325 auf einem Stapel von Verdrahtungsschichten 311, 312 enthält, wobei dielektrische Schichten 202 die Verdrahtungsschichten 311, 312 voneinander und von dem Halbleitersubstrat 700 trennen und wobei eine dielektrische Trennschicht 205 die Leistungs-Metallisierung 325 von der obersten Verdrahtungsschicht 311 trennt.
  • Eine Distanz d4 zwischen einer vertikalen Mittelachse der polykristallinen Struktur 850 und einer Seitenwand 203 einer Passivierungsstruktur 210, die zumindest eine Seitenwand der Leistungs-Metallisierung 325 bedeckt, beträgt annähernd die Hälfte der Distanz d5 zwischen der Seitenwand 203 der Passivierungsstruktur 210 und einer perfekt ausgerichteten Zerteilungssäge 992.
  • Die eingebetteten Strukturen 800 unterdrücken die Fortpflanzung von Rissen 999, die durch die Zerteilungssäge 992 entlang einer seitlichen Oberfläche 103 erzeugt werden, die durch den Zerteilungsprozess allmählich freigelegt wird.
  • 7A und 7B zeigen Details einer einlagigen umlaufenden eingebetteten Struktur 800, die eine polykristalline Struktur 850 mit einer Vielzahl getrennter polykristalliner Säulen 852 umfasst, die in Reihen angeordnet sind.
  • Die polykristallinen Säulen 852 können um eine vertikale Mittelachse annähernd rotationssymmetrisch sein, wobei ein Durchmesser der polykristallinen Säulen 852 entlang der vertikalen Ausdehnung variieren kann. Ein mittlerer maximaler lateraler Durchmesser md1 kann in einem Bereich von 1,5 µm bis 8 µm, zum Beispiel in einem Bereich von 2,5 µm bis 3,5 µm, liegen. Eine mittlere laterale Distanz von Mitte zu Mitte p1 zwischen benachbarten polykristallinen Säulen 852 kann zumindest 120 % des mittleren maximalen lateralen Durchmessers md1 betragen. Eine vertikale Ausdehnung v1 der polykristallinen Säulen 852 kann zumindest ein Vierfaches, z.B. zumindest ein Fünffaches, des mittleren maximalen lateralen Durchmessers sein.
  • Die eingebettete Struktur 800 enthält ferner einkristalline Bereiche 851 des Halbleitersubstrats 700 direkt zwischen benachbarten polykristallinen Säulen 852 sowie unter Zugspannung stehende Bereiche 853 des Halbleitersubstrats 700 in den vertikalen Projektionen der polykristallinen Säulen 852 in Richtung der Hauptoberfläche 701 und in Richtung der rückseitigen Oberfläche 702. Eine Zugspannung in den unter Zugspannung stehenden Bereichen 853 kann zumindest -10E8 dyn/cm2, z.B. zumindest -20E8 dyn/cm2, betragen.
  • Eine erste Distanz d1 zwischen der polykristallinen Struktur 850 und der rückseitigen Oberfläche 702 kann zumindest 20 µm, z.B. zumindest 30 µm, betragen. Eine zweite Distanz d2 zwischen der polykristallinen Struktur 850 und der Hauptoberfläche 701 kann zumindest 20 µm, z.B. zumindest 30 µm, betragen.
  • 7C und 7D beziehen sich auf eine eingebettete Struktur 800, die eine durchgehende polykristalline Struktur 850 umfasst. In einem Querschnitt orthogonal zu einer lateralen longitudinalen Ausdehnung kann die durchgehende polykristalline Struktur 850 eine mittlere maximale laterale Breite w1 in einem Bereich von 1,5 µm bis 8 µm, zum Beispiel in einem Bereich von 2,5 µm bis 3,5 µm, aufweisen. Die weiteren Abmessungen können denjenigen entsprechen, die unter Bezugnahme auf 7A bis 7B erwähnt wurden.
  • 8A und 8B beziehen sich auf Ausführungsformen mit der eingebetteten Struktur 800, die zumindest zwei, z.B. zwei, drei oder mehr, vertikal getrennte Substrukturen 810, 820 umfasst. Eine minimale Distanz vd1 zwischen vertikal benachbarten Substrukturen 810, 820 kann 100 µm betragen. Die vertikal getrennten Substrukturen 810, 820 können vertikal ausgerichtet sein oder können, z.B. um zumindest 5 µm, lateral gegeneinander versetzt sein. Die weiteren Abmessungen von jeder der Substrukturen 810, 820 können denjenigen entsprechen, die unter Bezugnahme auf 7A bis 7D erwähnt wurden.
  • 9A und 9B beziehen sich auf eine Halbleitervorrichtung 500, welche durch das Verfahren, wie es oben beschrieben wurde, erhalten werden kann. Die Halbleitervorrichtung 500 kann eine integrierte Schaltung, eine Leistungshalbleitervorrichtung, ein mikro-elektromechanisches System, eine Speicherschaltung, eine Controller-Schaltung oder eine logische Schaltung, z.B. eine CMOS-Schaltung, sein.
  • Die Halbleitervorrichtung 500 enthält einen vorwiegend einkristallinen Halbleiterkörper 100 eines Halbleitermaterials, z.B. aus Si, Ge, SiGe, SiC oder einem AIIIBV-Halbleiter. Der Halbleiterkörper 100 weist eine erste Oberfläche 101 an einer Vorderseite und eine der ersten Oberfläche 101 gegenüberliegende zweite Oberfläche 102, die zur ersten Oberfläche 101 parallel ist, auf der Rückseite auf. Eine seitliche Oberfläche 103 verbindet die ersten und zweiten Oberflächen 101, 102. Ein Normale zu der ersten Oberfläche 101 definiert eine vertikale Richtung, und Richtungen parallel zu der ersten Oberfläche 101 sind horizontale Richtungen. Eine horizontale Querschnittsfläche des Halbleiterkörpers 100 kann annähernd rechteckig sein.
  • Ein zentrales aktives Gebiet 610 des Halbleiterkörpers 100 enthält alle funktionalen Elemente 190, die die Zielfunktionalität der Halbleitervorrichtung 500 definieren. Die funktionalen Elemente 190 können entlang der ersten Oberfläche 101 ausgebildet sein. Gemäß einer Ausführungsform können sich zumindest einige der funktionalen Elemente 190 zur zweiten Oberfläche 102 erstrecken. Die funktionalen Elemente 190 können aktive elektronische Elemente mit nichtlinearer Charakteristik wie etwa pn-Dioden, Schottky-Dioden, Bipolartransistoren, Feldeffekttransistoren, Übergangstransistoren und Speicherzellen und/oder passive elektronische Elemente wie etwa Widerstände und Kondensatoren sowie mikro-elektromechanische Strukturen umfassen.
  • Eine Passivierungsstruktur 210, die Metallstrukturen zumindest teilweise bedecken kann, kann an der Vorderseite in zumindest dem aktiven Gebiet 610 ausgebildet sein.
  • Eine umlaufende eingebettete Struktur 800 umfasst eine polykristalline Struktur 850 des Halbleitermaterials des einkristallinen Halbleiterkörpers 100. Die eingebettete Struktur 800 umgibt zumindest einen zentralen Bereich 611 des aktiven Gebiets 610, wobei der zentrale Bereich 611 zumindest 90 %, z.B. 95 %, des gesamten aktiven Gebiets 610 umfasst.
  • Gemäß einer Ausführungsform liegt die polykristalline Struktur 850 in einem peripheren Bereich 612 des aktiven Gebiets 610 und umgibt den zentralen Bereich 611, wobei eine Breite w2 des peripheren Bereichs 612 beispielsweise höchstens 5 %, z.B. höchstens 2 %, der kleineren Kantenlänge l2 des aktiven Gebiets 610 betragen kann.
  • Gemäß einer anderen Ausführungsform liegt die polykristalline Struktur 850 in einem Abschlussgebiet 690, das das aktive Gebiet 610 umgibt und das frei von funktionalen Elementen 190 ist, wobei das Abschlussgebiet 690 eine Randkonstruktion, z.B. einen Dichtungsring, einen Schutzring oder eine umlaufende dielektrische Struktur, umfassen kann, die sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 erstreckt.
  • Gemäß einer weiteren Ausführungsform liegt die polykristalline Struktur 850 in einem ungenutzten Gebiet 699, das das Abschlussgebiet 690 umgeben kann und das von Resten eines Schnittfugengebiets gebildet werden kann.
  • Beispielsweise ist die polykristalline Struktur 850 zwischen einer Seitenwand 203 der Passivierungsstruktur 210 und der seitlichen Oberfläche 103 ausgebildet.
  • Was Details der eingebetteten Struktur 800 anbetrifft, wird auf die obige detaillierte Beschreibung verwiesen.
  • 10 bezieht sich auf eine Leistungshalbleiterdiode 501 mit einem Durchlassstromfluss von einer ersten Oberfläche 101 zu einer zweiten Oberfläche 102 eines Halbleiterkörpers 100 oder umgekehrt. Eine metallische erste Lastelektrode 310 grenzt direkt an einen Bereich der ersten Oberfläche 101, und eine metallische zweite Lastelektrode 320 grenzt direkt an die zweite Oberfläche 102.
  • Der Halbleiterkörper 100 kann ein dotiertes Anoden-/Bodygebiet 120 und eine schwachdotierte Driftzone 131 umfassen, die einen ersten pn-Übergang pn1 mit den Anoden-/Bodygebiet 120 bildet. Das Anoden-/Bodygebiet 120 bildet einen niederohmigen Kontakt mit der ersten Lastelektrode 310. Ein hochdotierter Kontaktbereich 139 kann einen unipolaren Übergang mit der Driftzone 131 und einen niederohmigen Kontakt mit der zweiten Lastelektrode 320 bilden. Eine dielektrische Struktur 206 kann die erste Lastelektrode 310 von Bereichen der Driftzone 131 trennen, um eine Randkonstruktion 695, die eine Feldplatte enthält, auszubilden. Eine laterale Ausdehnung des Anoden-/Bodygebiets 120 definiert ein aktives Gebiet 610 der Halbleiterdiode 501.
  • Eine umlaufende eingebettete Struktur 800, wie sie oben beschrieben wurde, z.B. eine eingebettete Struktur 800 mit zwei vertikal getrennten Substrukturen 810, 820 wie unter Bezugnahme auf 8A und 8B beschrieben, umgibt das aktive Gebiet 610. Die eingebettete Struktur 800 kann als Rissstopp während eines mechanischen Zerteilens, als ein Gebiet mit einer erhöhten Dichte von Getter-Stellen für Verunreinigungsatome und als ein Gebiet mit einer erhöhten Rekombinationsrate für mobile Ladungsträger wirksam sein, wobei die erhöhte Rekombinationsrate eine Entfernung mobiler Ladungsträger aus dem Abschlussgebiet 690 im Fall eines Polaritätswechsels über die ersten und zweiten Lastelektroden 310, 320 verbessert.
  • 11 zeigt einen IGFET 502 mit einer Vielzahl von Transistorzellen TC, die elektrisch parallel verbunden sind. Ein gemeinsames Anoden-/Bodygebiet 120 bildet einen ersten pn-Übergang pn1 mit der Driftzone 131. Die erste Lastelektrode 310 kann einen Sourceanschluss S bilden oder kann mit einem solchen elektrisch verbunden sein. Die zweite Lastelektrode 320 kann einen Drainanschluss D bilden oder kann mit einem solchen elektrisch verbunden sein. Die eingebettete Struktur 800 kann als Rissstopp wirksam sein und kann die Rekombinationsrate in einem Abschlussgebiet lokal erhöhen, um eine Entfernung mobiler Ladungsträger aus dem Abschlussgebiet zu beschleunigen, falls die Polarität einer Spannung über eine Bodydiode, die durch den ersten pn-Übergang pn1 gebildet wird, von einer Durchlassspannung zu einer Reverse- bzw. Sperrvorspannung wechselt.
  • In dem IGBT 503 von 12 bildet der Kontaktbereich 139 einen weiteren pn-Übergang px mit der Driftzone 131 oder mit einer Pufferzone des Leitfähigkeitstyps der Driftzone 131, wobei die Pufferzone direkt zwischen (sandwichartig zwischen) der Driftzone 131 und dem Kontaktbereich 139 liegt. Die erste Lastelektrode 310 kann einen Emitteranschluss E bilden oder kann mit einem solchen elektrisch verbunden sein. Die zweite Lastelektrode 320 kann einen Kathodenanschluss C bilden oder kann mit einem solchen elektrisch verbunden sein. Die eingebettete Struktur 800 kann als Rissstopp und als ein Gebiet mit erhöhter Rekombinationsrate für mobile Ladungsträger wirksam sein, wobei die erhöhte Rekombinationsrate eine Entfernung mobiler Ladungsträger aus dem Abschlussgebiet 690 im Fall eines Wechsels von dem Ein-Zustand in den Aus-Zustand verbessern kann.
  • Die integrierte Schaltung 504 von 13 kann ein Controller, eine Speichervorrichtung, eine logische Schaltung, z.B. eine CMOS-Vorrichtung, sein und enthält eine oder mehrere Verdrahtungsschichten 311, 312 an einer Vorderseite. Eine Passivierungsstruktur 210 bedeckt zumindest Bereiche der Verdrahtungsschichten 311, 312. Eine Seitenwand 203 der Passivierungsstruktur 210 ist in einer Distanz zu einer seitlichen Oberfläche 103 des Halbleiterkörpers 100 ausgebildet. Funktionale Elemente 190 der integrierten Schaltung 504 sind innerhalb der vertikalen Projektion der Passivierungsstruktur 210 ausgebildet.
  • Eine eingebettete Struktur 800, wie sie oben beschrieben wurde, kann zwischen der seitlichen Oberfläche 103 und der vertikalen Projektion der Seitenwand 203 der Passivierungsstruktur 210 ausgebildet sein und kann als Rissstopp während eines mechanischen Zerteilens und als ein Gebiet mit erhöhter Dichte von Getter-Stellen für Verunreinigungsatome wirksam sein.
  • Eine weitere integrierte Schaltung 505 kombiniert einen Leistungshalbleiterbereich, z.B. einen IGFET, der über eine erste Lastelektrode 310 zugänglich ist, mit einem logischen Bereich mit Zwischenverbindungen in einer oder mehreren Verdrahtungsschichten 311, 312. Eine Passivierungsstruktur 210 kann die Verdrahtungsschichten 311, 312 und Seitenwände der ersten Lastelektrode 310 bedecken. Eine eingebettete Struktur 800 kann zwischen einer seitlichen Oberfläche 103 des Halbleiterkörpers 100 und einer Seitenwand 203 der Passivierungsstruktur ausgebildet sein.
  • Obwohl spezifische Ausführungsformen hierin veranschaulicht und beschrieben worden sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen herangezogen werden kann, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Veränderungen der hierin diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (25)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ausbilden, durch Laserbestrahlung, einer eingebetteten Struktur in einem Halbleitersubstrat eines Halbleitermaterials, wobei die eingebettete Struktur eine polykristalline Struktur des Halbleitermaterials umfasst und einen zentralen Bereich eines Halbleiterdie umgibt; und Trennen des Halbleiterdie mit der eingebetteten Struktur von dem Halbleitersubstrat.
  2. Verfahren nach Anspruch 1, ferner umfassend: Ausbilden funktionaler Elemente der Halbleitervorrichtung in einem aktiven Gebiet des Halbleiterdie.
  3. Verfahren nach Anspruch 2, wobei die eingebettete Struktur außerhalb des aktiven Gebiets ausgebildet wird.
  4. Verfahren nach einem der Ansprüche 2 und 3, wobei die eingebettete Struktur in einem Abschlussgebiet des Halbleiterdie ausgebildet wird, wobei das Abschlussgebiet das aktive Gebiet umgibt und eine Randkonstruktion aufweist.
  5. Verfahren nach einem der Ansprüche 2 und 3, wobei die eingebettete Struktur in einem ungenutzten Gebiet des Halbleiterdie ausgebildet wird, wobei das ungenutzte Gebiet außerhalb eines Vorrichtungsgebiets, das das aktive Gebiet und ein Abschlussgebiet aufweist, liegt, und das Abschlussgebiet das aktive Gebiet umgibt und eine Randkonstruktion aufweist.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei eine Wellenlänge des Laserstrahls zumindest 1000 nm beträgt.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei eine Laserbestrahlung eine gepulste Bestrahlung einschließt.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei ein Trennen des Halbleiterdie ein Zerteilen des Halbleitersubstrats in einer lateralen Distanz zur eingebetteten Struktur umfasst.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei eine erste Brennweite zwischen einer Brennebene des Laserstrahls in dem Halbleitersubstrat und der rückseitigen Oberfläche zumindest 20 µm beträgt.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei ein Ausbilden der eingebetteten Struktur ein Ausbilden, durch die Laserbestrahlung, einer Vielzahl lateral getrennter polykristalliner Säulen umfasst und die eingebettete Struktur die Vielzahl lateral getrennter polykristalliner Säulen und einkristalliner Bereiche des Halbleitersubstrats zwischen benachbarten polykristallinen Säulen umfasst.
  11. Verfahren nach Anspruch 10, wobei die polykristallinen Säulen mit einem mittleren maximalen lateralen Durchmesser in einem Bereich von 1,5 µm bis 10 µm und einer mittleren lateralen Distanz von Mitte zu Mitte von zumindest 120 % des mittleren maximalen lateralen Durchmessers ausgebildet werden.
  12. Verfahren nach einem der Ansprüche 1 bis 10, wobei ein Ausbilden der eingebetteten Struktur ein Ausbilden, durch die Laserbestrahlung, einer durchgehenden umlaufenden polykristallinen Struktur umfasst.
  13. Verfahren nach einem der Ansprüche 1 bis 12, wobei ein Ausbilden der eingebetteten Struktur ein Ausbilden von zumindest zwei vertikal getrennten Substrukturen umfasst, wobei eine vertikale Distanz zwischen den beiden vertikal getrennten Substrukturen zumindest 60 µm beträgt.
  14. Verfahren nach einem der Ansprüche 1 bis 13, wobei das Halbleitersubstrat aus einkristallinem Silizium besteht.
  15. Verfahren nach einem der Ansprüche 1 bis 14, wobei eine vertikale Ausdehnung der polykristallinen Struktur zumindest ein 5-faches einer mittleren maximalen lateralen Breite ist.
  16. Halbleitervorrichtung, umfassend: funktionale Elemente in einem aktiven Gebiet eines Halbleiterkörpers eines Halbleitermaterials; und eine umlaufende eingebettete Struktur mit einer polykristallinen Struktur des Halbleitermaterials, wobei in dem Halbleiterkörper die eingebettete Struktur zumindest einen zentralen Bereich des aktiven Gebiets umgibt.
  17. Halbleitervorrichtung nach Anspruch 16, wobei die polykristalline Struktur außerhalb des aktiven Gebiets liegt.
  18. Halbleitervorrichtung nach einem der Ansprüche 16 und 17, wobei die polykristalline Struktur in einem Abschlussgebiet der Halbleitervorrichtung liegt, wobei das Abschlussgebiet das aktive Gebiet umgibt und eine Randkonstruktion aufweist.
  19. Halbleitervorrichtung nach einem der Ansprüche 16 und 17, wobei die polykristalline Struktur in einem ungenutzten Gebiet der Halbleitervorrichtung liegt, wobei das ungenutzte Gebiet außerhalb eines Vorrichtungsgebiets liegt, das ferner ein Abschlussgebiet umfasst, wobei das Abschlussgebiet das aktive Gebiet umgibt und eine Randkonstruktion aufweist.
  20. Halbleitervorrichtung nach einem der Ansprüche 16 bis 19, wobei eine erste Distanz zwischen der polykristallinen Struktur und einer nächstgelegenen einer ersten Oberfläche und einer zweiten Oberfläche des Halbleiterkörpers zumindest 20 µm beträgt.
  21. Halbleitervorrichtung nach einem der Ansprüche 16 bis 20, wobei die eingebettete Struktur eine Vielzahl lateral getrennter polykristalliner Säulen und einkristalliner Bereiche des Halbleiterkörpers umfasst, die benachbarte polykristalline Säulen trennen.
  22. Halbleitervorrichtung nach Anspruch 21, wobei die polykristallinen Säulen einen mittleren lateralen Durchmesser in einem Bereich von 1,5 µm bis 10 µm und eine mittlere laterale Distanz von Mitte zu Mitte von zumindest 120 % des mittleren maximalen lateralen Durchmessers aufweisen.
  23. Halbleitervorrichtung nach einem der Ansprüche 16 bis 20, wobei die eingebettete Struktur eine durchgehende umlaufende polykristalline Struktur umfasst.
  24. Halbleitervorrichtung nach einem der Ansprüche 16 bis 23, wobei die eingebettete Struktur zumindest zwei vertikal getrennte Substrukturen umfasst und eine vertikale Distanz zwischen zwei benachbarten vertikal getrennten Substrukturen zumindest 60 µm beträgt.
  25. Halbleitervorrichtung nach einem der Ansprüche 16 bis 24, wobei die Halbleitervorrichtung eine einer Gruppe ist, die integrierte Schaltungen, Leistungshalbleitervorrichtungen, mikro-elektromechanische Systeme, Speicherschaltungen, Controller-Schaltungen und CMOS-Schaltungen umfasst.
DE102017100827.6A 2017-01-17 2017-01-17 Halbleitervorrichtung mit umlaufender struktur und verfahren zur herstellung Pending DE102017100827A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102017100827.6A DE102017100827A1 (de) 2017-01-17 2017-01-17 Halbleitervorrichtung mit umlaufender struktur und verfahren zur herstellung
US15/872,322 US10522478B2 (en) 2017-01-17 2018-01-16 Semiconductor device with circumferential structure and method of manufacturing
CN201810044533.8A CN108335975B (zh) 2017-01-17 2018-01-17 具有圆周结构的半导体器件以及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017100827.6A DE102017100827A1 (de) 2017-01-17 2017-01-17 Halbleitervorrichtung mit umlaufender struktur und verfahren zur herstellung

Publications (1)

Publication Number Publication Date
DE102017100827A1 true DE102017100827A1 (de) 2018-07-19

Family

ID=62716261

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017100827.6A Pending DE102017100827A1 (de) 2017-01-17 2017-01-17 Halbleitervorrichtung mit umlaufender struktur und verfahren zur herstellung

Country Status (3)

Country Link
US (1) US10522478B2 (de)
CN (1) CN108335975B (de)
DE (1) DE102017100827A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020150224A (ja) * 2019-03-15 2020-09-17 キオクシア株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050035100A1 (en) 2003-08-12 2005-02-17 Satoshi Genda Method of dividing a plate-like workpiece
US20140179083A1 (en) 2012-12-20 2014-06-26 Nxp B.V. High die strength semiconductor wafer processing method and system
US20160158880A1 (en) 2013-07-23 2016-06-09 3D-Micromac Ag Method and device for separating a flat workpiece into a plurality of sections

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1227176A3 (de) * 2001-01-29 2006-07-05 Matsushita Electric Industrial Co., Ltd. Verfahren zur Herstellung einer Verbindungshalbleiter-Scheibe
US7112470B2 (en) * 2004-09-15 2006-09-26 International Business Machines Corporation Chip dicing
JP4424302B2 (ja) * 2005-11-16 2010-03-03 株式会社デンソー 半導体チップの製造方法
JP2011210915A (ja) * 2010-03-30 2011-10-20 Shindengen Electric Mfg Co Ltd 単結晶基板の切断装置、および単結晶基板の切断方法
US9023737B2 (en) * 2012-07-11 2015-05-05 Asm Ip Holding B.V. Method for forming conformal, homogeneous dielectric film by cyclic deposition and heat treatment
CN104508815B (zh) * 2012-07-31 2018-02-13 索泰克公司 使用激光剥离过程制造半导体结构的方法和相关的半导体结构
JP6061726B2 (ja) * 2013-02-26 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置および半導体ウェハ
US9787723B2 (en) * 2014-07-18 2017-10-10 Ping Identify Corporation Devices and methods for threat-based authentication for access to computing resources
US9601437B2 (en) * 2014-09-09 2017-03-21 Nxp B.V. Plasma etching and stealth dicing laser process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050035100A1 (en) 2003-08-12 2005-02-17 Satoshi Genda Method of dividing a plate-like workpiece
US20140179083A1 (en) 2012-12-20 2014-06-26 Nxp B.V. High die strength semiconductor wafer processing method and system
US20160158880A1 (en) 2013-07-23 2016-06-09 3D-Micromac Ag Method and device for separating a flat workpiece into a plurality of sections

Also Published As

Publication number Publication date
CN108335975B (zh) 2022-11-01
US10522478B2 (en) 2019-12-31
CN108335975A (zh) 2018-07-27
US20180204808A1 (en) 2018-07-19

Similar Documents

Publication Publication Date Title
DE112016001611B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE112014007266B4 (de) Halbleitervorrichtung
DE112011103506T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102017102127B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
DE102005038152A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102014117538A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
DE112013002213T5 (de) Halbleitereinrichtung
DE102005038260B3 (de) Halbleiterbauteil sowie Verfahren zu dessen Herstellung
DE112019003976T5 (de) KRISTALLSCHNEIDEVERFAHREN, VERFAHREN ZUR HERSTELLUNG VON SiC- HALBLEITERVORRICHTUNGEN, UND SiC-HALBLEITERVORRICHTUNGEN
DE102011052605A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE10047152B4 (de) Hochvolt-Diode und Verfahren zu deren Herstellung
DE102017219159A1 (de) Halbleitervorrichtung und Fertigungsverfahren dafür
EP1969644B1 (de) Verfahren zur herstellung einer solarzelle oder eines strahlungsdeterktors und solarzelle oder strahlungsdetektor
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE112021002169T5 (de) Halbleitervorrichtung
DE102007005347A1 (de) Halbleitervorrichtung
DE102018107417B4 (de) Nadelzellengraben-MOSFET und Verfahren zur Herstellung desselben
DE102017123846B4 (de) Leistungshalbleiter-Die und Halbleiterwafer umfassend einen Oxid-Peeling Stopper und Verfahren zum Verarbeiten eines Halbleiterwafers
DE102017100827A1 (de) Halbleitervorrichtung mit umlaufender struktur und verfahren zur herstellung
DE102018123439B4 (de) Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors
DE112020002222T5 (de) Siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumkarbid-halbleitervorrichtung
DE102008038342B4 (de) Halbleiterbauelement mit Randbereich, in dem eine Zone aus porösem Material ausgebildet ist und Verfahren zu dessen Herstellung und Halbleiterscheibe
DE102018106689B4 (de) Siliziumcarbid-Halbleitervorrichtung mit einer Graben-Gatestruktur und horizontal angeordneten Kanal- und Stromausbreitungsgebieten
DE102005061210B4 (de) Halbleiterbauelement mit einem vorderseitigen und einem rückseitigen pn-Übergang sowie zugehöriges Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication