TW201225195A - Method of inspecting semiconductor device - Google Patents

Method of inspecting semiconductor device Download PDF

Info

Publication number
TW201225195A
TW201225195A TW100133834A TW100133834A TW201225195A TW 201225195 A TW201225195 A TW 201225195A TW 100133834 A TW100133834 A TW 100133834A TW 100133834 A TW100133834 A TW 100133834A TW 201225195 A TW201225195 A TW 201225195A
Authority
TW
Taiwan
Prior art keywords
semiconductor device
flatness
inspecting
wiring board
bending
Prior art date
Application number
TW100133834A
Other languages
English (en)
Other versions
TWI464815B (zh
Inventor
Satoshi Yamada
Takashi Karashima
Kenya Hironaga
Masatoshi Yasunaga
Yuji Fujimoto
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW201225195A publication Critical patent/TW201225195A/zh
Application granted granted Critical
Publication of TWI464815B publication Critical patent/TWI464815B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95684—Patterns showing highly reflecting parts, e.g. metallic elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/30—Measuring arrangements characterised by the use of optical techniques for measuring roughness or irregularity of surfaces
    • G01B11/306—Measuring arrangements characterised by the use of optical techniques for measuring roughness or irregularity of surfaces for measuring evenness
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/93—Detection standards; Calibrating baseline adjustment, drift correction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

201225195 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體裝置之檢查技術，特別係關於 適用於基板型之半導體裝置之有效技術。 【先前技術】 例如曰本特開2005-229137號公報（專利文獻1)中記載有 一種將球狀晶格陣列半導體裝置之基板之中央部朝半導體 晶片之搭載面之相反側的面方向凸起彎曲、且將安裝基板 上之電極與焊料凸塊電性連接之技術。 又’例如曰本特開2009-277971號公報（專利文獻2)中記 載有一種求得表示附凸塊之零件之彎曲變形狀態之彎曲變 形量’藉由該彎曲變形量與預先設定之臨限值之比較而判 定附凸塊之零件之彎曲變形狀態之良否的技術。 [先行技術文獻] [專利文獻] [專利文獻1]曰本特開2005-229137號公報 [專利文獻2]曰本特開2009-277971號公報 【發明内容】 [發明所欲解決之問題] 搭載有半導體晶片之半導體裝置在結構上大致分為兩種 類型。 一種係於導線架之突起部（晶片搭載部）上搭載半導體晶 片，於突起部之兩側之面上形成由樹脂構成之密封體之層 壓結構者，另一種係於配線基板上搭載半導體晶片，僅在 I58848.doc 201225195 配線基板之半導體晶片之搭載面側形成由樹脂構成之密封 體之雙金屬結構者。即’於突起部之兩面側形成密封體之 層壓結構、與僅於基板等之搭載有半導體晶片之—方之面 側形成密封體之雙金屬結構。 且，該等之結構之半導體裝置在對安裝基板等之安裝 上’外部端子（例如外部引線或焊料球等）之平坦度非常重 要匕處外。P端子之平坦度，成為須形成可與用以將安 裝基板與外部端子電性連接之焊料接觸，實施外部端子之 表面活性使焊料濕狀面，加熱基板時受熱而引起各外部 端子(例如焊料球)之溫度上昇之均一化等之原因，而使其 必要性上昇。 其結果，作為半導體裝置之平坦度檢查常溫時之外部 端子之平坦度或加熱時之封裝彎曲之舉動較為重要。 且’上述層壓結構之半導體裝置中，由於包含半導體曰 片之突起部之正背兩面側形成有樹脂製之密封體，即使: 封體與導線架之熱膨脹係數⑷不同，但係利用相同之孰 膨脹係數之密封禮爽著導線架之結構，故加熱時之封裝本 體之彎曲度極小，不至於造成安裝上之問題。 然而’上述雙金屬結構之半導體裝置，由於密封體與包 含半導體晶片之配線基板之熱膨脹係數不同，且鄰接之構 件係以各自之熱膨脹係數伸縮，故加熱時封裝本體會產生 用 因此，作為雙金屬結構之-例，本發明者就外部端子採 焊料球之BGA(BaU Grid Array:焊料球），bga之配線基 158848.doc 201225195 板之彎曲、焊料球之平坦度、及安裝之焊料橋接之發生進 行了討論。 圖17及圖18係顯示常溫下之比較例之平坦度測定方法的 圖，圖17係顯示使配線基板2其球面向下、基板中央向上 方彎曲之狀態（以下，將該方向之彎曲稱作「上凸」 (CONVEX··凸狀））下之球平坦度之測定方法，圖18係顯示 使配線基板2其球面向下、基板中央向下方彎曲之狀態（以 下’將該方向之彎曲稱作「下凸」（c〇NCave:凹狀）下之 球平坦度之測定方法。 於此，如圖17所示，使配線基板2之下表面帅 凸，以配線基板2彎曲時朝向凸側之方向為㈩方向 線基板2之下表面2b朝下而下凸， 下而上 ’使配 凸側之方向為（-)方向時 以配線基板2彎曲時朝向 圖17及圖18之任一彎曲狀態下， |MAX球间度球高度丨表示。 球南度-Min球高度之絕對值表示 不反映在已測定之球平坦度上。 先刖之常溫下之平坦度測定中， 球平坦度均以球平坦度 即’球平坦度係以MAX ’脊曲之（+)、（-)方向並 ^----八乂双个民Λ之溫 與彎曲之關係（加埶彎曲之與 舉動），且顯示A、B為安裝良 (彎曲為下凸），C、η炎& ^ 為女裝不良品(彎曲為上凸)之情形< 從圖19可知，安梦自σ,Λ 裝良α°(Α、Β)中，彎曲形狀相對溫声 化而反轉，結果可知， h皿度 A B、C、D之加熱彎曲之塞 示與從常溫值移位之資料大致相同之舉動。 動丨 158848.doc 201225195 品，然C、D在E部所示之部位封裝彎曲大，致使發生焊料 橋接而出現不良品。 此處’圖20係顯示比較例之a、b、c、d之安裝評估之 結果，彎曲係下凸之A、B，在〗：^^〜24〇t：之全部之溫度 下皆合格（οκ)，與此相對，彎曲係上凸之〇：、1)在23〇。〇與 240 C時會發生焊料橋接，以致判定為不良品。 如上所述，本發明者有新發現，即在封裝彎曲特別為上 凸之形態之製品中，即便以常溫之球平坦度測定（根據 JEDEC規格··固態技術協會之規格）判定為良品者，仍會在 安裝於安裝基板等時之加熱時發生焊料橋接之問題。 因此，亦會引起半導體裝置之可靠性降低之問題。 且，上述專利文獻丨（日本特開2〇〇5_229137號公報）及上 述專利文獻2(曰本特開2009-277971號公報）中，揭示有一 種例示封裝彎曲之安裝問題之技術。 本發明係鑒於上述問題而完成者，其目的在於提供一種 可謀求半導體裝置之可靠性提高之技術。 又，本發明之另一目的係提供一種可謀求半導體裝置之 女裝不良之減少化之技術。 本發明之上述及其另一目的之新穎特徽可由本說明書之 記述及添加圖面明瞭。 [解決問題之技術手段] 本申請案所揭示之發明中，若對具代表性者之概要進行 簡單說明，如下所述。 具代表性之實施形態之半導體裝置之檢查方法係於配線 158848.doc 201225195 基板上搭載半導體晶片而成之半導體裝置之檢查方法，其 G 3 (a)準備於上述配線基板之搭載有上述半導體晶片之 上表面之相對側之下表面設置有複數個外部端子之上述半 導體裝置之步驟；與（b)實行測定上述複數之外部端子之平 坦度，判定上述半導體裝置之良品/不良品之檢查之步 驟。且，上述（b)之步驟中，使上述配線基板之上述下表面 朝下而上凸，以上述配線基板彎曲時之朝向凸側之方向為 ()方向，使上述配線基板之上述下表面朝下而下凸以 上述配線基板彎曲時之朝向凸側之方向為㈠方向時，形成 上述平坦度之上述（+ )方向之容許範圍小於上述平坦度之 ^述（_)方向之容許範圍之平坦度規格，用上述平坦度規格 實施上述半導體裝置之檢查。 [發明之效果] 本申請案所揭示之發明中，若對根據具代表性者而獲得 之效果進行簡單說明，如下所述。 " 本發明可減少半導體裝置上產生熱應力時之封装彎曲而 起之安裝不良，可謀求半導體裝置之可靠性之提高。 【實施方式】 同一或同樣之部 以下之實施形態除特別必要時以外，以 份之說明為原則，且不予以重複。 下之實施形態中’為方便而有必要時，對複數之 1或貫施形態進行分別說明，但，除了特利示之情形 以外’該等部份並非相互間無關係者，而係 之一部分或全部之變形例、㈣、補充說明等之關係 158848.d〇c 201225195 又，以下之實施形態，提及要件之數目等（包含個數、 數值、量及範圍等）之情形，除了特別明示之情形及原理 上明確限定為特定數目之情形等以外，並不限定於其特定 之數目，亦可取特定之數目以上或以下者。 又，以下之貫施形態，其結構要件（亦包含要件步驟等） 除了特別明示之情形及認為必須原理上予以明確之情形等 以外，不言而喻，並非必須者。 又’以下之實施形態中，關於構成要件等，提及「由A 構成」、「以A構成」、「具有A」及「包含a」時，除了特別 明示僅為該要件之情形等以外，不言而喻，並非排除其以 外之要件。同樣，以下之實施形態中，言及構成要件等之 形狀、位置關係等時，除特別明示之情形及認為原理上明 確並非如此之情形等以外，均視為包含實質上近似或類似 於該形狀專者。該情況關於上述數值及範圍亦同樣。 以下’基於圖面詳細說明本發明之實施形態。另，為說 明實施形態，在全圖中，對具有同一功能之構件附註同一 符號，且省略其重複說明。 (實施形態）圖1係顯示利用本發明實施形態之半導體裝 置之檢查方法所檢查之半導體裝置之結構之—例的剖面 圖’圖2係顯示圖1所示之半導體裝置之安裝結構之一例的 部份剖面圖’圖3係顯示圖1所示之半導體裝置之背面側之 結構之一例的背面圖，圖4係顯示圖1所示之半導體裝置之 彎曲狀態（上凸）之一例的側視圖，圖5係顯示圖1所示之事 導體裝置之彎曲狀態（下凸）之一例的側視圖。 158848.doc
S 201225195 本實施形態之半導體裝置係於配線基板上搭載有半導體 晶片，且於配線基板之半導體晶片搭載側之面上形成有密 封體，且於半導體晶片搭載側之面之相反面上設置有複數 之外部端子之雙金屬結構者。即，本實施形態之半導體裝 置係僅於配線基板之上下表面中之一側之面上形成有密封 體，因此，上述半導體裝置係僅於配線基板之一方之面側 形成有密封體之樹脂密封型者。另，本實施形態，作為上 述半導體裝置之一例，採用外部端子為焊料球之BGA1進 行說明* 對圖1所示之BGA1之結構進行說明，其於具有配線導線 之配線基板（稱作BGA基板或封裝基板等）2之上表面2a上， 具有介以黏晶材而搭載之半導體晶片4，且形成於半導體 晶片4之主面4a之表面電極之電極墊4c、與配線基板2之上 表面2a之焊接導線2c係經由複數之導線5電性連接。 即，由於BGA1係引線接合型，故半導體晶片4係使其主 面4a朝向上方而以面朝上安裝搭載於配線基板2上。因 此，配線基板2之上表面2a與半導體晶片4之背面4b係介以 點晶材而接合。 又，半導體晶片4與複數之導線5係於配線基板2之上表 面2a上，利用包含密封用樹脂之密封體3樹脂密封。即， BGA1係雙金屬結構，故僅於配線基板2之上下表面中之一 面之上表面2a側形成有密封體3。 另一方面，如圖3所示，於配線基板2之下表面沘側上， 以栅狀（格狀）排列方式設置有作為外部端子之複數之焊料 158848.doc 201225195 球6。 此處’配線基板2，例如配線部及焊接導線2c等之導體 部以外之部位為包含樹脂之樹脂基板。且，包含焊接導線 2c之配線部，例如包含銅合金。 又’形成於配線基板2之上表面2a上之密封體3包含密封 用樹脂，例如，包含環氧系樹脂。 因此’配線基板2係樹脂基板，但因含有配線部或焊接 導線2c等之銅合金部份，故在配線基板2之熱膨脹係數（以) 與密封體3之熱膨脹係數（α)上兩者相異，密封體3之熱膨 脹係數（c〇較大。 藉此’ BGA1之加熱之際（因回焊等bgaI上產生熱之 際），雙金屬結構之BGA1，密封體3側相較配線基板2會更 大延伸’故易成為如圖4所示之上凸之封裝彎曲狀體。 即，BGA1易引起以下表面2b(焊料球面側）朝下之狀態上凸 之封裝彎曲。 又，圖2係顯示BGA1之安裝結構，B(}A1係焊料安裝於 安裝基板7上。即，BGA1係藉由焊料8而安裝於安裝基板7 上，且與安裝基板7之端子7a電性連接。 其次，對本實施形態之半導體裝置之檢查方法進行說 明。 首先，準備如圖1所示之BGA1，其於配線基板2之搭載 有半導體晶片4之上表面2a之相對侧之下表面2]?上設置有 複數之外部端子之焊料球6。 其後，實施測定設置於BGA1之下表面2b之複數之焊料 158848.doc •10- 201225195 球6之平坦度，判定bgaI之良品/不良品之檢查。 上述檢查中，首先，使配線基板2之下表面孔朝下而 凸，以配線基板2彎曲時（參照圖4)朝向凸側之方向為卜）方 向’使配線基板2之下表面2b朝下而下凸，以配線基板2 = 曲時（參照圖5)朝向凸侧之方向為㈠方向。此時，形成平 坦度之上述（+)方向之容許範圍小於平坦度之上述㈠方。 之容許範圍之平坦度規格。 於此’對上述平坦度規格之形成方法進行說明。 圖6係顯示本發明實施形態之半導體裝置之檢查的常田 平坦度之規格形成方法之一例的流程圖，圖7係顯示圖6所 示之流程之平坦度之測定方法之一例的剖面圖，圖8係顯 示圖7所示之平坦度之測定方法之雷射之檢測方法之一例 的概念圖，圖9係顯示圖6所示之流程之平坦度之測定方法 之一例的剖面圖，圖1〇係顯示圖6所示之流程之平坦度之 測定方法之一例的剖面圖。 首先，實施根據圖6所示之常溫平坦度之形成方法之步 驟S1之平坦度測定。本實施形態之平坦度（常溫）之測定之 特徽在於共面性之判定_具有（+)(_)之方向性。 且’關於（+)(-)之方向性，係依據jEDEC規格。即，如 圖4所示，使配線基板2之下表面（球面）2t>朝下而上凸 (CONVEX :上凸），以配線基板2弯曲時自球面側朝向凸側 之方向為（+)方向《於此相對’如圖5所示，使配線基板2 之下表面（球面）2b朝下而下凸（CONCAVE :下凸），以配線 基板2彎曲時自球面之相對之面側朝向凸側之方向為㈠方 158848.doc •11· 201225195 向。 此時’（+)方向與㈠方向之判定，係依據BGA12焊料球 6之高度中，MAX高度之焊料球6之位置與MIN高度之焊料 球6之位置而判定。例如，以被圖3之2點鏈線F包圍之四角 形之外側之區域為第丨區域（外周部）2d，以被2點鏈線F包 圍之四角形之内側之區域為第2區域（中央部）2e，根據平坦 度測疋，在MAX鬲度之焊料球6之位置係存在於第丨區域2d 中，且MIN高度之焊料球6之位置係存在於第2區域2e中之 情形下，為如圖4所示之彎曲方向，即成為上凸之方向。 另一方面，根據平坦度測定，在MAX高度之焊料球6之 位置係存在於第2區域。中，且min高度之焊料球6之位置 係存在於第1區域2<1之情形下，為如圖5所示之彎曲方向， 即成為下凸之方向。 且㈠之方向之判定中使用之位置球（焊料球6)之數 例如可為1個，但為實施更高精度之測定，宜使用複 數之位置球進行判定。 其人，用圓7〜圖10對平坦度之具體之測定方法進行說 明。 ； 對作為一例之雷射式之平坦度之測定方法進行說 明。 其時，對全部之焊料球6各者照射雷射i〇a測定平坦度。 古 士圖7所不，測定BGA1之全部之焊料球6之頂點之 又具體而s，利用吸附塊9吸附保持BGA1之密封體3 之表面’使吸附塊9左右（或前後等）移動，對全部之焊料球 158848.doc
S -12· 201225195 6照射雷射l〇a而測定全部之焊料球6之頂點之高度。雷射 此係由雷射㈣部Η)引起振逢’如圖8所示般，被照射於 焊料球6之後，由雷射受光部丨丨接受反射回來之雷射i〇a。 此時，藉由檢測經反射之雷射1〇a之偏差量p來測定各焊 料球6之高度。 其後，如9所示，算出作為平坦度測定之基準面之基 準平面Q。於此，依據全部之焊料球6之頂點的高度之測定 資料，算出最小2平方平面尺，與最下點球U之頂點重合。 即，以使算出之最小2平方平面尺接觸於最下點球。之頂點 之方式使其平行移動，將此作為基準平面（基準面）Q。 其後，算出圖10所示之平坦度B。於此，算出基準平面 Q與最上點球v之頂點s之距離，該距離為平坦度B，即， 常溫平坦度資料B。 且，本實施形態中，使圖7〜圖10所示之常溫（初期）之平 坦度B之測定中含有圖3〜圖5所示之（+)(_)之方向。 其後，實施圖6之步驟S2所示之球削除。於此，去除 BGA1之全部之焊料球6。 其後，實施步驟S3所示之加熱彎曲測定。 此處’圖11係顯示圖6所示之流程之加熱彎曲測定之方 法之一例的概念圖，圖12係顯示圖6所示之流程之加熱峰 值之規格值-測定值之求法之一例的概念圖，圖13係顯示 圖6所示之流程之加熱峰值之規格值_測定值之求法之一例 的概念圖。且，圖14係顯示用圖13之概念圖求得各個回焊 溫度之平坦度規格之一例的資料圖，圖15係顯示圖6所示 158848.doc • 13· 201225195 之常溫平坦度之規程形成方法之利 f 實，对之平坦度規格之 心成方法之-例的概賴，圖16係顯示圖崎示之常 規格形成方法之根據撕錢袼之平坦度規格之形 成方法之一例的概念圖。 在上述加熱脊曲測定令，取得（測定）去除輝料球6之 m封裝料資料（常溫）c與封裝f曲資料（峰值溫 又）之各育料。即，測定常溫(初期)與峰值溫度下各封裝 •變曲。且，如圖11所示，常溫下之封裝f曲資料c與以步、 驟以之平坦度測定所測定之常溫平坦度資料3之數值相 同。圖”中，夺值溫度之封裝響曲資料為適合麵c規格 時之加熱彎曲之舉動的資料，其舉動係由規格值移 D)者。 步驟S3之封裝料之敎方法，宜使關如如圖7〜圖10 所示之與雷射方式同樣地依據雷射變位計之測定方法，或 使用圖像之等高線觀察測定方法等。#，在敎加熱樣本 之情形下，為極力抑制熱之影響而須以非接觸進行測定， 因此’宜採用以雷射變位計進行測定之方法、或利用幹擾 條紋（圖像）之等高線觀察測定方法（條紋方式）等。 —其後，實施圖6之步驟S4所示之加熱峰值之規格值八_測 疋值。例如，圖u中，計算[加熱彎曲jedec規格之峰值 (規格值）A]-[峰值溫度之平坦度之測定值d](a_d)。 其後，實施步驟S5所示之常溫平坦度之規格決定。於 此’計算常溫平坦度資料B+(加熱彎曲JEDEC規格之峰值 (規格值）A-峰值（測定值）D)(B + (AD))。然而，因常溫平坦 158848.doc
S •14- 201225195 度資料B係與常溫下之封裝彎曲資料c之數值相同，故即 使什算常溫下之封裝彎曲資料C+(加熱彎曲JEdeC規格之 峰值（規格值）A-峰值（測定值）D)，仍為同樣之結果（(：+ (八_ D))。 如圖11所示’該B+(A-D)係本實施形態中採用之新平坦 度之規格之容許範圍T之（+)方向的上限值。 因此，本實施形態中採用之新平坦度之規格之容許範圍 T，係下限為JEDEC規格之平坦度規格之下限值，上限值 為B + (A-D)。即，新平坦度之規格之容許範圍τ,其下限與 JEDEC規格相同，另一方面，成為使上限小於JEDEc;規格 之範圍。 換言之，為平坦度之（+)方向之容許範圍小於㈠方向之 容許範圍之平坦度規格。 採用該新形成之常溫之平坦度規格實施bga1之檢查， 進行良品/不良品之判定。 以下，用圖12及圖13，說明根據焊料橋接（橋接）發生之 安裝不良品之實測資料計算峰值溫度之封裝彎曲資料之情
形。如圖20所不，焊料橋接係發生於溫度為230°C與240°C 之部位。因此，用顯示共面規格内之加熱彎曲，且測定安 裝后出現安裝不良（發生焊料橋接）之安裝不良品而得出之 圖12所不之封裝彎曲資料J，可知調查23〇t下之封裝彎曲 為 0.32 mm。 且，圖12係以常溫下之JEDEC規格之共面規格之土〇.2 mm為基礎分配上述封裝彎曲資料j之資料。 158848.doc -15- 201225195 又’圖13係用上述封裝彎曲資料j，在各回焊溫度 (220 C、230°C及240°C )下以使封裝彎曲資料之峰值成為 0.32 mm之方式而移位封裝彎曲資料j之資料，藉此，算出 共面規格之一例時，成為圖14所示之資料（使JEDEC規格 之平坦度（共面規格）為±0.2 mm)。 即’當回焊溫度為220°C MAX時，共面規格（平坦度規格 T)為-200 μηι(-0·2 mm)以上+150 μηι(0·15 mm)以下。 同樣，當回焊溫度為230°c MAX時，共面規格（平坦度規 格T)為-200 μιη(-〇.2 mm)以上+ 1〇〇 μη^ο」mm)以下；當回 焊溫度為240°C MAX時，共面規格（平坦度規格丁）為_2〇〇 μηι(-0.2 mm)以上 +50 μηι(0.05 mm)以下。 以下，對本實施形態之半導體裝置之檢查之常溫的平坦 度規格（平坦度規定）T之決定方法，用具體例進行說明。 另，檢查條件為，例如，JEDEC規格之共面規格（平坦 度規格）為士2〇0 μιη(〇.2 mm)，被檢查物之BGA1i突起間 距為1 mm，BGA1之大小為35 mmx35 mm等。又，作為焊 料球6用焊料係使用共晶焊料，但在使用無鉛焊料之情形 中，JEDEC規格之共面規格為比士2〇〇 μπι之範圍更狹窄之 範圍。 圖15係顯示實測之平坦度規格（平坦度規定）τ，依據安 裝不良品J之資料，回焊溫度23(rc之情形下之發生橋接之 封裝彎曲值（峰值：A)為0.32 mm。 又，依據被檢查物k之資料，常溫平坦度之測定值B為_ 〇.〇7 mm，且，被檢查物k之封裝彎曲資料（峰值溫度：d) 158848.doc •16· 201225195 為 0.15 mm。
It 此，若計算 B + (A-D)，則為 B+(A-D)=-〇.〇7 mm+(0.32 mm-0.15 mm)=0.1 mm 0 因此，由於JEDEC規格之平坦度規格為±200 μιη(0.2 mm)，故根據2：30°C MAX之實測之常溫之平坦度規格τ為 T=-0.2rmn&i+0.1mmWT。 又，圖16係顯示根據加熱彎曲規格之平坦度規格（平坦 度規定）T ’ JEITA規格之加熱彎曲規格之峰值a為〇,22 mm ° 又，依據被檢查物L之資料，常溫平坦度之測定值b為 -0.07 mm ,且，被檢查物L之封裝彎曲資料（峰值溫度：D) 為 0.15 mm。 藉此’若計算B+(A-D)’ 則為b+(A-D)=-〇.〇7 mm+(0.22 mm-0.15 mm)=0 〇 因此，由於JEDEC規格之平坦度規格為±2〇〇 2 mm)，故根據230°C MAX之加熱彎曲規格之常溫之平坦度 規格T為T=-0.2 mm以上0以下。 圖15及圖16之兩方之具體例皆為平坦度之（+)方向之容 許範圍小於（-)方向之容許範圍之平坦度規格τ。 根據本實施形態之半導體裝置之檢查方法，藉由用平坦 度之（+)方向之容許範圍小於（_)方向之容許範圍之常溫之 平坦度規格T實施BGA1之平坦度檢查（測定），可減少在 BGA1上施有熱應力時（加熱時）因封裝彎曲引起之安裝不 良0 158848.doc •17- 201225195 即，在BGA1出貨後，即使使用者等將其往安裝基板7安 裝時產生熱應力時，仍可減少因封裝彎曲而發生安裝不 良。 其結果可謀求BGA 1之可靠性之提高。 且，藉由採用本實施形態之平坦度規格丁實施B(JA1之檢 查’可實施進而考慮安裝狀態之BGA1之平坦度管理。 又，決定平坦度規格T時之常溫平坦度之測定中，實施 (+)方向與（-)方向之判定時，進行基板之區域區分根據 MAX南度之焊料球6之位置與MIN高度之焊料球6之位置進 行判疋，藉此可容易地判定出為（+)方向之彎曲還是㈠方 向之彎曲》 又’藉由採用本實施形態之平坦度規格T實施bga 1之檢 查’即使在配線基板2以其下表面2b朝下而上凸之方式彎 曲之情形下’仍可以常溫之平坦度測定高精度地區分良品/ 不良品’可使BGA 1之安裝可靠性得以提高。 又’藉由採用本實施形態之平坦度規格T實施BGA1之檢 查’即使為配線基板2之上表面2a上形成有樹脂製之密封 體3之雙金屬結構之BGA1，仍可減少封裝彎曲引起之 BGA1之安裝不良。 又，藉由採用本實施形態之平坦度規格T實施BGA1之檢 查’即使為配線基板2之熱膨脹係數（α)與密封體3之熱膨 脹係數（α)相異之結構之BGA 1，仍可與上述相同地減少封 裝彎曲引起之BGA1之安裝不良。 又’藉由採用本實施形態之平坦度規格T實施BGA1之檢 -18 · 15S848.doc
S 201225195 查’即使在焊料球6上使用無鉛焊料使焊料溶點進—步升 高之情形下，仍可與上述相同地減少封裝彎曲弓丨起之 BGA1之安裝不良。 以上，基於發明之實施形態對本發明者所完成之發明進 行了具體說明，但，本發明並非局限於上述發明之實施形 態’在未脫離其要旨之範圍内’不言而喻可實施種種變 更。 例如，上述實施形態中’半導體裝置係以BGA1之情形 作為一例進行說明’但只要上述半導體裝置為於配線基板 2上搭載有半導體晶片4之結構之半導體裝置，無論封裝尺 寸或針腳數目，亦可為其他之半導體裝置。 又，上述實施形態中，說明了在其常溫平坦度之規格決 定之常溫平坦度之測定（步驟S1)中，實施封裝彎曲方向為 (+)方向或是（-)方向之判定時，將配線基板2之下表面沘之 外周部作為第1區域2d，將中央部作為第2區域。之情形， 仁，亦可將中央部作為第1區域2d，將外周部作為第2區域 2e ° [產業上之可利用性] 本發明可較好適用於具有基板之電子裝置之檢查。 【圖式簡單說明】 ~ 圖1係顯示利用纟發明實施形態之半導體裳置之檢查方 法檢查之半導體裝置之結構之一例的剖面圖。 圓2係顯示圖1所示之半導體裝置之安裝結構之一例的部 份剖面圖。 158848.doc -19· 201225195 圖3係顯示圖1所示之半導體裝置之背面側之結構之一例 的背面圖。 圖4係顯示圖丨所示之半導體裝置之彎曲狀態（上凸）之/ 例的側視圖。 圖5係顯示圖丨所示之半導體裝置之彎曲狀態（下凸）之/ 例的側視圖。 圖ό係顯示本發明實施形態之半導體裝置之檢查之常溫 平坦度的規格形成方法之一例的流程圖。 圖7係顯示圖6所示之流程之平坦度之測定方法之一例的 剖面圖。 圖8係顯示圖7所示之平坦度之測定方法之雷射之檢測方 法之一例的概念圖。 圖9係顯示圖6所示之流程之平坦度之測定方法之一例的 剖面圖。 圖1 〇係顯示圖6所示之流程之平坦度之測定方法之一例 的剖面圖。 圖11係顯示圖6所示之流程之加熱彎曲測定之方法之一 例的概念圖。 圖12係顯示圖6所示之流程之加熱峰值之規格值·測定值 之求法之一例的概念圖。 圖13係顯示圖6所示之流程之加熱峰值之規格值-測定值 之求法之一例的概念圖。 圖14係顯示用圖13之概念圖求得每一回焊溫度之平坦度 規格之一例的貢料圖。 158848.doc -20- 201225195 圖15係顯示圖6所示之常溫平坦度之規格形成方法之實 測之平坦度規格之形成方法之一例的概念圖。 圖16係顯示圖6所示之常溫平坦度之規格形成方法之 JEITA規格之平坦度規格之形成方法之一例的概念圖。 圖17係顯示比較例之常溫之平坦度測定方法（上凸之彎 曲）的側視圖。 圖18係顯示比較例之常溫之平坦度測定方法（下凸之彎 曲）的側視圖。 圖19係顯示比較例之測試產品（安裝良品與安裝不良。） 之溫度與彎曲之關係（加熱彎曲之舉動）的概念圖。 圖20係顯示圖19所示之比較例之測試產品之安裝評估之 結果的資料圖。 【主要元件符號說明】 1 BGA(半導體裝置） 2 配線基板 2a 上表面 2b 下表面 2c 焊接導線 2d 第一區域（外周部） 2e 第2區域（中央部） 3 密封體 4 半導體晶片 4a 主面 4b 背面 158848.doc -21 · 201225195 4c 5 6 7 7a 8 9 10 10a 11 電極墊 導線 焊料球（外部端子） 安裝基板 端子 焊料 吸附塊 雷射振盪部 雷射 雷射受光部 158848.doc -22-
S

Claims (1)

  1. 201225195 七、申請專利範圍： 1.種半導體裝置之檢查方法，其特徵為其係在配線基板 上搭載有半導體晶片而成之半導體裝置之檢查方法，其 包含： (a) 準備於上述配線基板之搭載有上述半導體晶片之上 表面與相反側之下表面上設置有複數之外部端子之上述 半導體裝置之步驟；及 (b) 實施測定上述複數之外部端子之平坦度而判定上述 半導體裝置之良品/不良品之檢查之步驟； 且’在上述（b)步驟中’在使上述配線基板之上述下表 面朝下而上凸’以上述配線基板彎曲時朝向凸側之方向 為（）方向’使上述配線基板之上述下表面朝下而下凸， 以上述配線基板彎曲時朝向凸側之方向為（-)方向之際， 形成上述平坦度之上述（+)方向之容許範圍小於上述平坦 度之上述（-)方向之容許範圍之平坦度規格，且使用上述 平坦度規格實施上述半導體裝置之檢查。 2. 如請求項1之半導體裝置之檢查方法，其中上述（b)步驟 中’對上述複數之外部端子各者照射雷射而測定上述平 坦度。 3. 如請求項2之半導體裝置之檢查方法，其中上述外部端 子為焊料球。 4. 如請求項3之半導體裝置之檢查方法，其中上述（+)方向 與上述（-)方向之判定，係根據MAX高度之上述焊料球之 位置與MIN高度之上述焊料球之位置進行判定。 158848.doc 201225195 5.如請求項4之半導體裝置之檢查方法，其將上述配線基 板之上述下表面分為中央部與上述中央部之外側之外周 部，檢測於各部位存在有上述ΜΑχ高度之上述焊料球與 上述MIN间度之上述焊料球之何者，並依據該檢測結 果’判定上述配線基板之f曲方向為上述上凸還是上述 下凸。 6. 如請求項4之半導體裝置之檢查方法，纟中上述配線基 板為樹脂基板β 7. 如請求項6之半導體裝置之檢查方法，其中上述配線基 板係以使上述下表面朝下而成上述上凸之方式彎曲。 8. 如請求項7之半導體裝置之檢查方法，其中上述（+)方向 之上述平坦度之上述容許範圍之上限值，若設上述半導 體裝置之常溫下之上述平坦度之測定值為Β，設上述半 導體裝置之峰值溫度下之上述平坦度之測定值為D，設 上述半導體裝置之加熱峰值之規格值為A，則以B + (A-D) 表示。 9. 如請求項8之半導體裝置之檢查方法，其中上述配線基 板之上述上表面形成有樹脂製之密封體。 10. 如請求項9之半導體裝置之檢查方法，其中上述密封體 係由核氧系樹脂形成。 11. 如請求項10之半導體裝置之檢查方法，其中上述配線基 板之熱膨脹係數與上述密封體之熱膨脹係數相異。 158848.doc 2- S
TW100133834A 2010-10-04 2011-09-20 Inspection method of semiconductor device TWI464815B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010224927A JP5487066B2 (ja) 2010-10-04 2010-10-04 半導体装置の検査方法

Publications (2)

Publication Number Publication Date
TW201225195A true TW201225195A (en) 2012-06-16
TWI464815B TWI464815B (zh) 2014-12-11

Family

ID=45889559

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100133834A TWI464815B (zh) 2010-10-04 2011-09-20 Inspection method of semiconductor device

Country Status (5)

Country Link
US (1) US8605277B2 (zh)
JP (1) JP5487066B2 (zh)
KR (1) KR101774592B1 (zh)
CN (1) CN102446785B (zh)
TW (1) TWI464815B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI719184B (zh) * 2016-03-31 2021-02-21 日商日鐵化學材料股份有限公司 聚醯亞胺樹脂層疊體與其製造方法以及帶有功能層的聚醯亞胺膜

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9279673B2 (en) 2013-03-18 2016-03-08 Stats Chippac, Ltd. Semiconductor device and method of calibrating warpage testing system to accurately measure semiconductor package warpage
JP5576543B1 (ja) * 2013-09-12 2014-08-20 太陽誘電株式会社 回路モジュール
CN103575721B (zh) * 2013-11-07 2016-04-13 无锡英普林纳米科技有限公司 一种多层结构表面增强拉曼散射基底及其制备方法
CN105719981B (zh) * 2014-12-04 2018-09-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP6719113B2 (ja) * 2016-06-27 2020-07-08 株式会社 コアーズ 平坦基準面の測定方法及び平坦度測定装置
JP6306230B1 (ja) * 2017-02-09 2018-04-04 Ckd株式会社 半田印刷検査装置、半田印刷検査方法、及び、基板の製造方法
CN106839956A (zh) * 2017-03-21 2017-06-13 杭州市特种设备检测研究院 起重机主梁腹板局部翘曲度检测装置
US11127612B2 (en) * 2018-04-25 2021-09-21 Micron Technology, Inc. Testing semiconductor devices based on warpage and associated methods
CN109285807B (zh) * 2018-09-28 2023-01-20 上海微松工业自动化有限公司 一种晶圆平整固定设备
CN109300809B (zh) * 2018-09-28 2021-10-26 上海微松工业自动化有限公司 一种晶圆植球封装系统
KR102620864B1 (ko) * 2018-11-23 2024-01-04 에스케이하이닉스 주식회사 반도체 패키지 및 제조 방법
US10971409B2 (en) * 2018-12-27 2021-04-06 Micron Technology, Inc. Methods and systems for measuring semiconductor devices
JP6781969B1 (ja) * 2019-08-18 2020-11-11 進 中谷 測定装置及び測定方法
JP6781963B1 (ja) * 2019-11-14 2020-11-11 進 中谷 測定装置及び測定方法
KR102228802B1 (ko) * 2019-11-22 2021-03-17 (주)제이스텍 디스플레이 패널 pcb 본딩 공정 시 간섭무늬를 이용한 본딩불량 검사 방법
JP6903243B2 (ja) * 2020-09-07 2021-07-14 進 中谷 測定装置及び測定方法
CN214407428U (zh) * 2021-01-27 2021-10-15 京东方科技集团股份有限公司 平面度检测设备及系统
CN112964183B (zh) * 2021-03-12 2022-04-12 四川涪盛科技有限公司 弧高测量方法
CN113945188B (zh) * 2021-09-18 2023-08-08 番禺得意精密电子工业有限公司 分析连接器焊接面在回流焊过程中翘曲的方法及系统

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07117400B2 (ja) * 1989-12-08 1995-12-18 株式会社セルテックシステムズ 板の平坦度測定装置
JP2870142B2 (ja) * 1990-07-17 1999-03-10 日本電気株式会社 コプラナリティ測定方法及びその装置
US5309223A (en) * 1991-06-25 1994-05-03 Cyberoptics Corporation Laser-based semiconductor lead measurement system
US5452080A (en) * 1993-06-04 1995-09-19 Sony Corporation Image inspection apparatus and method
US5563703A (en) * 1994-06-20 1996-10-08 Motorola, Inc. Lead coplanarity inspection apparatus and method thereof
JPH10125847A (ja) * 1996-10-23 1998-05-15 Ricoh Co Ltd 半導体装置及び半導体装置実装基板
US5991434A (en) * 1996-11-12 1999-11-23 St. Onge; James W. IC lead inspection system configurable for different camera positions
JP4191295B2 (ja) * 1998-12-01 2008-12-03 クボテック株式会社 半導体パッケージの検査装置
JP2001056346A (ja) * 1999-08-19 2001-02-27 Fujitsu Ltd プローブカード及び複数の半導体装置が形成されたウエハの試験方法
JP4315536B2 (ja) * 1999-08-24 2009-08-19 Ｊｕｋｉ株式会社 電子部品実装方法及び装置
JP2002139453A (ja) * 2000-11-06 2002-05-17 Matsushita Electric Ind Co Ltd 実装検査装置および実装検査方法
JP4803568B2 (ja) * 2001-03-30 2011-10-26 ルネサスエレクトロニクス株式会社 半導体集積回路の検査装置および検査方法
JP4557471B2 (ja) * 2001-08-24 2010-10-06 株式会社リコー 半導体装置実装体の平坦度検査方法及び装置
JP2003100815A (ja) * 2001-09-26 2003-04-04 Seiko Epson Corp 半導体チップの実装構造における合金接合部の評価方法およびこれを用いた半導体チップの実装方法
JP3745329B2 (ja) * 2002-10-15 2006-02-15 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3794498B2 (ja) * 2005-05-06 2006-07-05 株式会社ルネサステクノロジ 半導体装置の実装方法
JP4817892B2 (ja) * 2005-06-28 2011-11-16 富士通セミコンダクター株式会社 半導体装置
JP2007042762A (ja) * 2005-08-02 2007-02-15 Matsushita Electric Ind Co Ltd 半導体装置およびその実装体
JP2007221074A (ja) * 2006-02-20 2007-08-30 Juki Corp 部品実装装置のコプラナリティ検査装置
JP5050995B2 (ja) * 2008-05-16 2012-10-17 パナソニック株式会社 バンプ付き電子部品の実装装置および実装方法
JP2010141010A (ja) * 2008-12-10 2010-06-24 Renesas Technology Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI719184B (zh) * 2016-03-31 2021-02-21 日商日鐵化學材料股份有限公司 聚醯亞胺樹脂層疊體與其製造方法以及帶有功能層的聚醯亞胺膜

Also Published As

Publication number Publication date
US8605277B2 (en) 2013-12-10
CN102446785A (zh) 2012-05-09
TWI464815B (zh) 2014-12-11
US20120081702A1 (en) 2012-04-05
CN102446785B (zh) 2015-06-17
JP5487066B2 (ja) 2014-05-07
JP2012078248A (ja) 2012-04-19
KR101774592B1 (ko) 2017-09-04
KR20120035115A (ko) 2012-04-13

Similar Documents

Publication Publication Date Title
TW201225195A (en) Method of inspecting semiconductor device
US10393646B2 (en) Method of measuring an adhesive force of interlayer adhesive layer in tensile mode for stacked semiconductor device and apparatus for measuring the same
KR101390140B1 (ko) 저항 측정 구조를 갖는 3차원 집적 회로 및 이의 이용 방법
JP6408431B2 (ja) リードフレーム、リードフレームの製造方法、および半導体装置
US20170011935A1 (en) Semiconductor module radiator plate fabrication method, radiator plate, and semiconductor module using the same
JP5092054B2 (ja) 実装基板及び故障予測方法
WO2012025532A1 (en) Method for measuring adhesion energy and associated substrates
US20100052711A1 (en) Probe card and manufacturing method of the same
JP2000097833A (ja) 半導体装置用機械荷重試験方法
JP2008028274A (ja) 半導体装置の製造方法
US9506823B2 (en) Bonding stress testing arrangement and method of determining stress
JP4179234B2 (ja) 半導体装置
US8344521B2 (en) Semiconductor device, semiconductor package and wiring structure
JP3303162B2 (ja) 半導体装置及びその製造方法
JP2008140800A (ja) プリント基板のはんだ部の歪または温度の測定方法及びプリント基板
KR20090069851A (ko) 웨이퍼 범핑 공정에서 열영상을 이용하여 솔더 범프 형성및 전이 상태를 검사하는 장치 및 방법
TWI297190B (en) Inspection method for package carrier and apparatus thereof
JP7474964B2 (ja) デバイス製造装置の検査方法及びデバイス製造装置
JP2023006657A (ja) 力学量測定装置
JP2008311318A (ja) 組立耐性評価用ｔｅｇ装置および組立耐性評価方法
JP3753023B2 (ja) ボンディングダメージの計測用バンプ付きチップ
Pustan et al. Combination of modern test methods for thermo-mechanical deformation analysis in flip-chip-assemblies
JP2022029624A (ja) デバイス製造装置の検査方法及びデバイス製造装置
JP2011149746A (ja) 電子装置の評価方法及び出荷方法
CN113745122A (zh) 设备的制造方法、设备制造装置以及安装构造体