JP2003100815A - 半導体チップの実装構造における合金接合部の評価方法およびこれを用いた半導体チップの実装方法 - Google Patents

半導体チップの実装構造における合金接合部の評価方法およびこれを用いた半導体チップの実装方法

Info

Publication number
JP2003100815A
JP2003100815A JP2001294277A JP2001294277A JP2003100815A JP 2003100815 A JP2003100815 A JP 2003100815A JP 2001294277 A JP2001294277 A JP 2001294277A JP 2001294277 A JP2001294277 A JP 2001294277A JP 2003100815 A JP2003100815 A JP 2003100815A
Authority
JP
Japan
Prior art keywords
semiconductor chip
alloy
joining
wiring
characteristic value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001294277A
Other languages
English (en)
Inventor
Atsushi Saito
淳 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001294277A priority Critical patent/JP2003100815A/ja
Publication of JP2003100815A publication Critical patent/JP2003100815A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップの実装構造における合金接合部
の接合状態を定量的に評価する方法、および半導体チッ
プの実装工程における接合条件を最適化する方法を提供
する。 【解決手段】 半導体チップ1が実装された配線基板か
ら樹脂フィルム4を除去した後、シェアテスターを用い
てリード3を厚さ方向に一定寸法おきに剪断する操作を
繰り返す。そして、各剪断操作毎に検出されるシェア強
度と剪断位置との相関曲線を求め、相関曲線におけるリ
ードの厚さ分の積分値を接合特性値とし、この接合特性
値をもって合金接合部の接合状態を定量的に評価する。
さらに、接合特性値と信頼性試験値との相関関係と、合
金接合作業時の接合条件と接合特性値との相関関係とか
ら、所望の信頼性試験値に対応する接合特性値を求めた
後、ここで求めた接合特性値に対応する接合条件を求め
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップの実
装構造における合金接合部の評価方法およびこれを用い
た半導体チップの実装方法に関し、特に半導体チップの
実装構造における合金接合部の接合状態を定量的に評価
する方法に関するものである。
【0002】
【従来の技術】各種電子機器の分野においては、機器の
小型化に伴い、内蔵する配線基板への半導体部品等の高
密度実装化が進められている。そこで、近年、プラスチ
ック、セラミック等の従来のパッケージ型の半導体部品
に代えて、BGA(Ball GridArray)、フリップチップ
等に代表される高密度実装に対応し得る小型の半導体部
品が多く用いられている。これらの半導体部品の実装工
程においては、各接合部の接合面積や体積が非常に小さ
く、これら接合部の信頼性を確実に評価することが重要
になっている。
【0003】従来、半導体部品の端子部と配線基板との
接合強度を評価する方法としては、ハンダボール等のボ
ンディング部材に対してシェアテストもしくはプルテス
トを行い、その強度を測定するのが一般的であった。シ
ェアテストは、例えば特開昭61−168235号公報
に開示されており、図5に示すように、シェアテスター
のツールの尖端5が移動することにより基板10上のリ
ード11に接続されていたハンダボール等のボンディン
グ部材12に対して水平方向の力が加わるようになって
おり、ボンディング部材12とリード11の接合が壊れ
た時のツールにかかる荷重を荷重センサーにより測定す
るというものである。従来から、この種の評価方法は、
ボールボンディングのみならず、ワイヤーボンディング
を用いた実装構造にも適用されている。
【0004】
【発明が解決しようとする課題】ところが、ボールボン
ディングやワイヤーボンディングの接合強度の評価方法
が従来から確立されていたのに対し、上記のような高密
度実装に対応する実装構造、例えばフレキシブルプリン
ト配線板にフリップチップを直接接合するようなCOF
(Chip on Film)実装、TAB(Tape Automated Bondi
ng)実装などの際に用いられる、配線基板上のリード
(配線)と半導体チップのバンプ電極を合金接合する構
造においては、その接合強度を定量的に評価する方法は
未だ確立されていなかった。
【0005】この種の合金接合において、例えば実装工
程において良否検査を行う場合には半導体チップをリー
ドから機械的に引き剥がし、合金接続部で壊れれば不良
品、合金接続部が壊れずにリード切れが起これば良品と
いった判定がなされてきた。しかしながら、この方法で
は、リードの太さなどの条件によってその判定結果が変
わってしまうという問題があった。また、この方法では
良否判定が行えるだけであって、接合強度の定量化がで
きないため、実装工程における接合条件が適正であるか
どうかという点にフィードバックをかけるのは困難であ
った。
【0006】本発明は、上記の課題を解決するためにな
されたものであって、半導体チップの実装構造における
合金接合部の接合状態を定量的に評価する方法を提供す
ることを目的とする。また、上記の評価方法を利用する
ことにより、半導体チップの実装工程における接合条件
を最適に決定することのできる半導体チップの実装方法
を提供することを目的とする。
【0007】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体チップの実装構造における合金接
合部の評価方法は、配線基板上への半導体チップの実装
構造において、配線基板上の配線と半導体チップのバン
プ電極とを合金接合してなる合金接合部の接合状態の評
価方法であって、半導体チップが実装された配線基板か
ら配線基板の基板本体を除去することにより、半導体チ
ップと半導体チップのバンプ電極に接続された配線とを
残した状態とし、シェアテスターを用いて配線を半導体
チップと反対側から厚さ方向に一定寸法おきに剪断する
操作を繰り返し、各剪断操作毎に検出される配線の剪断
力と厚さ方向の剪断位置とから配線の剪断力と剪断位置
との相関曲線を求め、この相関曲線における配線の厚さ
分の積分値を接合特性値と決定し、この接合特性値に基
づいて合金接合部の接合状態を定量的に評価することを
特徴とする。ここで言う「配線基板上の配線」とは、例
えばプリント配線板上に形成されたリード(配線パター
ン)のような配線のことである。
【0008】一般に配線基板上の配線と半導体チップの
バンプ電極とを合金接合する場合、所定温度、所定荷重
による加熱加圧処理によって接合を行うが、この際、バ
ンプ電極がわずかに軟化して配線がバンプ電極の内部に
若干もぐり込むようになるとともに、配線表面のメッキ
金属とバンプ電極の構成金属との間でいわゆるフィレッ
トと呼ばれるような帯状の合金部が接合部分の周囲に形
成されることによって配線とバンプ電極とが接合され
る。したがって、合金接合部の接合の信頼性は、2種の
金属の純粋な接合強度だけで決まるわけではなく、配線
のもぐり込み量やフィレットのでき具合などによっても
左右されることになる。
【0009】なお、具体的な材料を考えると、配線基板
上の配線には銅(Cu)などが広く用いられ、その表面
には錫(Sn)メッキ、金(Au)メッキなどが施され
る一方、バンプ電極には金(Au)が用いられることが
多い。この場合、合金接合部はSn−Au合金で形成さ
れるか、もしくはAu単独(Au−Au)で形成される
かのいずれかである。したがって、本明細書における
「合金接合」、「合金接合部」等の「合金」という語句
は、異なる2種類の金属からなる合金という本来の意味
だけでなく、同種の金属からなり、配線表面のメッキ金
属とバンプ電極の構成金属とから一体に形成されるもの
も含む概念とする。
【0010】本発明者は、シェアテスターの従来の使用
方法は、はんだボールなどの評価対象に対して水平方向
に力を加え、接合が壊れた際の荷重を測定するというも
のであるのに対し、本発明が評価対象とする配線とバン
プ電極との合金接合部に対してシェアテスターを適用す
ると、シェアテスターのツールの尖端が刃物状となって
いるためにリードとその周囲のフィレットを剪断するこ
とができ、その時の剪断力が測定できることに着目し
た。そこで、シェアテスターを用いて配線を半導体チッ
プと反対側から厚さ方向に一定寸法おきに剪断する操作
を繰り返すと、各剪断操作毎に配線の剪断力が検出され
るが、剪断位置(ツールの尖端の高さ)によって配線の
もぐり具合やフィレットの厚さが異なるため、その剪断
力の値は剪断位置(ツールの尖端の高さ)によって変化
する。
【0011】よって、各剪断操作毎に検出される配線の
剪断力と厚さ方向の剪断位置とから配線の剪断力と剪断
位置との相関曲線を求め、相関曲線を配線の厚さ分(配
線部分を剪断している間)で積分すると、その積分値に
よって配線の厚さ、配線のもぐり具合、フィレットので
き具合などを含む、いわゆる「配線とバンプ電極との接
合状態」が総合的に表されることになり、これを接合特
性値とすることができる。本発明によれば、このように
して得られた接合特性値によって配線とバンプ電極との
合金接合部の接合状態を定量的に評価することができ
る。
【0012】本発明の半導体チップの実装方法は、配線
基板上の配線と半導体チップのバンプ電極との合金接合
を用いる配線基板上への半導体チップの実装方法であっ
て、種々の試料において、請求項1に記載の半導体チッ
プの実装構造における合金接合部の評価方法により得ら
れる前記接合特性値と信頼性試験値との第1の相関関係
を求めるとともに、合金接合作業時の接合条件と前記接
合特性値との第2の相関関係を求め、所望の信頼性試験
値に対応する前記接合特性値を前記第1の相関関係に基
づいて求めた後、ここで求めた前記接合特性値に対応す
る前記接合条件を前記第2の相関関係に基づいて求める
ことによって、所望の信頼性試験値を得るための接合条
件を決定することを特徴とする。
【0013】従来は配線基板上への半導体チップの実装
に際して、合金接合部の接合状態自体が定量的に把握で
きなかったので、合金接合の作業時の接合条件を最適化
することが困難であった。これに対して、本発明の半導
体チップの実装方法においては、上記本発明の合金接合
部の評価方法を用いることで合金接合部の接合状態を接
合特性値として定量的に表現できるようになったため、
これを用いて所望の信頼性試験値を得るための接合条件
を決定することが可能となる。
【0014】すなわち、上記の接合特性値をパラメータ
として、種々の試料において、接合特性値と信頼性試験
値との関係を示す第1の相関関係を求める一方、合金接
合作業時の接合条件と接合特性値との関係を示す第2の
相関関係を求めておく。このような相関データを準備す
れば、所望の信頼性試験値に対応する接合特性値を第1
の相関関係に基づいて求めた後、ここで求めた接合特性
値に対応する接合条件を第2の相関関係に基づいて求め
ることによって、所望の信頼性試験値を得るための接合
条件を決定することができる。
【0015】前記接合条件としては、合金接続時の温度
条件や荷重条件を決定することが可能である。この構成
によれば、合金接続時の温度や荷重などの作業条件を最
適化することができ、実装工程における歩留まりの向
上、信頼性の向上を図ることができる。
【0016】
【発明の実施の形態】以下、本発明の一実施の形態を図
1〜図4を参照して説明する。図1は本実施の形態の半
導体チップの実装構造における合金接合部の評価方法の
手順を説明するための工程図であり、図1(a)〜
(c)は半導体チップ全体を示す図、図1(d)〜
(f)は合金接続部のみを拡大視した図である。
【0017】本実施の形態において合金接合部を評価す
る対象は、例えば図1(a)に示すように、樹脂フィル
ム4(基板本体)上にリード3(配線)が形成されたフ
レキシブルプリント配線板6(配線基板)上にバンプ電
極2を有する半導体チップ1が直接実装されたフリップ
チップ実装構造のものである。リード3は、例えば銅
(Cu)からなる配線パターンの表面に錫(Sn)、金
(Au)等のメッキが施されたものである。また、バン
プ電極2は金(Au)等で形成されている。よって、合
金接合部においては、加熱加圧処理によってバンプ電極
2がわずかに軟化し、リード3がバンプ電極2の内部に
若干もぐり込む状態になるとともに、Sn−Au、Au
−Au等からなるフィレットが接合部分の周囲に形成さ
れることによってリード3とバンプ電極2とが接合され
ている。
【0018】寸法の一例として、バンプ電極2の径が3
0μm程度、その厚みが25μm程度、リード3の幅が
10〜15μm程度、その厚みが12μm程度である。
【0019】まず最初に、図1(a)に示した形態のも
のから、研磨等の方法により樹脂フィルム4のみを除去
し、図1(b)に示すように、リード3のみをバンプ電
極2に接続されたままの状態で残す。この際、樹脂フィ
ルム4が確実に除去され、リード3が確実に残る方法で
あれば、研磨に限らず、任意の薬品を用いて樹脂フィル
ムのみを溶解させる等の方法を用いてもよい。
【0020】次に、図1(c)に示すように、リード3
を上側に向けた状態でシェアテスターを用いてリード3
をその厚さ方向に一定寸法おきに剪断する操作を繰り返
す。この際、シェアテスターのツールの尖端5を、図1
(d)に示すように、半導体チップ1の能動面1aを基
準として適当な高さ、例えばバンプ電極2の厚みとリー
ド3の厚みHの合計分の高さに位置させて水平方向に移
動させる動作を、ツールの尖端5を一定寸法ずつ降下さ
せながら複数回繰り返す。より具体的には、バンプ電極
2の厚みが25μm、リード3の厚みが12μmであれ
ば、半導体チップ1の能動面1aの上方37μmの高さ
から、ツールの尖端5を例えば2μmずつ降下させなが
ら剪断操作を繰り返す。ツールの尖端5を降下させる間
隔は1〜3μm程度とすることが望ましい。
【0021】このような剪断操作を繰り返すうち、図1
(e)に示すように、リード3およびその周囲のフィレ
ットがツールの尖端5によって剪断されていき、ついに
は図1(f)に示すように、リード3が全て剪断されて
しまい、半導体チップ1上にバンプ電極2の一部だけが
残った状態となる。
【0022】ここで、複数回行う各剪断操作毎にシェア
テスターによって検出されるリード3のシェア強度(剪
断力)とチップ能動面1aからの距離(剪断位置)との
相関曲線を作成する。その一例を図2に示す。図2にお
いては、縦軸がシェア強度、横軸がチップ能動面からの
距離を示す。ただし、横軸についてはグラフの原点側が
ツールの尖端5の位置が高い側、右側が低い側を示して
おり、よって、ツールの尖端5を下げながら剪断操作を
行う場合、測定順はグラフの横軸の左側から右側に進む
方向となる。
【0023】例えば上記の数値例でバンプ電極2の厚み
が25μm、リード3の厚みが12μmで半導体チップ
1の能動面1aから37μmの高さから剪断操作を開始
した場合、実際には図1(d)に示したように、バンプ
電極2の内部にリード3が若干もぐり込んでおり、リー
ド3の上面は37μmよりも低い位置にあるため、最初
の剪断操作ではツールの尖端5がリード3の上面に接触
しない。よって、ツールの尖端5が最も高い点ではシェ
ア強度は0となる。その後、ツールの尖端5がリード3
の上面に接触した時点からシェア強度は有限の値を示
す。
【0024】その後、図1(e)に示すように、リード
3の厚み方向の途中を剪断している段階では、ツールの
尖端5を下げる程、バンプ電極2に強固に固定されたリ
ード3の下側を剪断することになるので、シェア強度は
増大する傾向を示し、図1(f)に示すようにリード3
を全て剪断し終わると、後はバンプ電極2を剪断するの
みであるから、シェア強度はほぼ一定の値を示す。この
ことから、逆にシェア強度がほぼ一定となることによっ
てリード3を全て剪断し終わったと判断することができ
る。
【0025】そして、相関曲線をリード3の厚さ分、す
なわちリード3を剪断している間の領域で積分する。図
2において、斜線で示した領域の面積がその積分値とな
る。リード3を剪断している間の領域を規定する際に
は、上述したように、シェア強度が一定となった点をリ
ード3を全て剪断し終わった点と判断し、ここから逆に
リード3の厚み分の寸法を図2における左方向にとる
か、もしくはシェア強度が有限の値を取り始めた点をリ
ード3を剪断し始めた点と判断し、ここからリード3の
厚み分の寸法を図2における右方向にとるか、のいずれ
かの方法を採ればよい。
【0026】この積分値は、リード3の厚さ、リード3
のもぐり具合、フィレットのでき具合などを含む「リー
ド3とバンプ電極2との接合状態」を総合的に表わして
おり、これを接合特性値とすることができる。本発明に
よれば、このようにして得られた接合特性値によってリ
ード3とバンプ電極2との合金接合部の接合状態を定量
的に評価することができる。具体的には、合金接合部の
接合状態が総合的に強固なものほどシェア強度が相対的
に上昇するため、接合特性値が大きい値をとることにな
る。
【0027】次に、半導体チップ1の実装にあたって合
金接合時の接合条件を決定する方法について説明する。
種々の試料の測定を通じて、上記の合金接合部の評価方
法によって得られる接合特性値と信頼性試験値との相関
曲線(第1の相関関係)を作成する。その一例を図3に
示す。図3において、横軸は接合特性値比、縦軸は信頼
性試験値の一つである温度サイクル寿命比である。接合
特性値比が大きい、すなわち接合状態が強固なものほど
温度サイクル寿命が長くなるため、この相関曲線は右上
がりの傾斜を示す。なお、縦軸は温度サイクル寿命比に
限らず、衝撃落下寿命比等の所望の応力信頼性試験値を
適宜選択すればよい。
【0028】一方、種々の試料の測定を通じて、上記の
合金接合部の評価方法によって得られる接合特性値と接
合条件との相関曲線(第2の相関関係)を作成する。そ
の一例を図4に示す。図4において、横軸は接合条件
比、縦軸は接合特性値比である。接合条件とは、具体的
には合金接合時の温度、荷重などの条件のことである。
【0029】このような2つの相関曲線を作成したら、
所望の信頼性試験値に対応する接合特性値を図3から求
めた後、その接合特性値に対応する接合条件を図4から
求めることによって、所望の信頼性試験値を得るための
接合条件を決定することができる。すなわち、具体的に
は、温度サイクル寿命比の目標値を2.8以上とした場
合、図3から温度サイクル寿命比2.8を得るための接
合特性値比は1.6となる。そして、接合特性値比1.
6を得るためには、図4から接合条件比は1.1とな
る。したがって、温度、荷重等の接合条件比を1.1以
上(図4の斜線で示した範囲)に設定して合金接合を行
えば、温度サイクル寿命比2.8以上を実現することが
できる。
【0030】このようにして、本実施の形態の半導体チ
ップの実装方法によれば、合金接合時の接合条件を最適
化した上で合金接合作業を行うことができるので、実装
工程における歩留まりの向上、信頼性の向上を図ること
ができる。
【0031】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えばシェアテスターのツールの尖端の初期状態の位置や
降下させる間隔等については上記実施の形態に限らず、
適宜変更が可能である。また、上記実施の形態における
バンプ電極、リード等の構成材料や寸法、図1(a)に
示した実装構造等の具体的な記載はほんの一例に過ぎ
ず、本発明はこれらに限定されるものではない。
【0032】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、配線基板上の配線と半導体チップのバンプ電極
とを合金接合した合金接合部を有する実装構造におい
て、合金接合部の接合状態を定量的に評価することがで
きる。また、本発明の評価方法を利用することにより、
半導体チップの実装工程における接合条件を最適化する
ことができ、歩留まりや信頼性の向上に寄与することが
できる。
【図面の簡単な説明】
【図1】 本発明の一実施の形態の半導体チップの実装
構造における合金接合部の評価方法の手順を説明するた
めの工程図であり、図1(a)〜(c)は半導体チップ
全体を示す図、図1(d)〜(f)は合金接続部のみを
拡大視した図である。
【図2】 半導体チップ能動面からの距離とシェア強度
との相関関係の一例を示すグラフである。
【図3】 接合特性値比と温度サイクル寿命比との相関
関係の一例を示すグラフである。
【図4】 接合条件比と接合特性値比との相関関係の一
例を示すグラフである。
【図5】 従来一般のシェアテスターの使用方法を説明
するための図である。
【符号の説明】
1 半導体チップ 2 バンプ電極 3 リード(配線) 4 樹脂フィルム(基板本体) 5 (シェアテスターの)ツールの尖端 6 フレキシブルプリント配線板(配線基板)

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 配線基板上への半導体チップの実装構造
    において、前記配線基板上の配線と前記半導体チップの
    バンプ電極とを合金接合してなる合金接合部の接合状態
    の評価方法であって、 前記半導体チップが実装された配線基板から該配線基板
    の基板本体を除去することにより、前記半導体チップと
    該半導体チップのバンプ電極に接続された配線とを残し
    た状態とし、 シェアテスターを用いて前記配線を前記半導体チップと
    反対側から厚さ方向に一定寸法おきに剪断する操作を繰
    り返し、 各剪断操作毎に検出される前記配線の剪断力と厚さ方向
    の剪断位置とから前記配線の剪断力と剪断位置との相関
    曲線を求め、 該相関曲線における前記配線の厚さ分の積分値を接合特
    性値と決定し、該接合特性値に基づいて合金接合部の接
    合状態を定量的に評価することを特徴とする半導体チッ
    プの実装構造における合金接合部の評価方法。
  2. 【請求項2】 配線基板上の配線と半導体チップのバン
    プ電極との合金接合を用いる配線基板上への半導体チッ
    プの実装方法であって、 種々の試料において、請求項1に記載の半導体チップの
    実装構造における合金接合部の評価方法により得られる
    前記接合特性値と信頼性試験値との第1の相関関係を求
    めるとともに、合金接合作業時の接合条件と前記接合特
    性値との第2の相関関係を求め、所望の信頼性試験値に
    対応する前記接合特性値を前記第1の相関関係に基づい
    て求めた後、ここで求めた前記接合特性値に対応する前
    記接合条件を前記第2の相関関係に基づいて求めること
    によって、所望の信頼性試験値を得るための接合条件を
    決定することを特徴とする半導体チップの実装方法。
  3. 【請求項3】 前記接合条件として合金接続時の温度条
    件を決定することを特徴とする請求項2に記載の半導体
    チップの実装方法。
  4. 【請求項4】 前記接合条件として合金接続時の荷重条
    件を決定することを特徴とする請求項2に記載の半導体
    チップの実装方法。
JP2001294277A 2001-09-26 2001-09-26 半導体チップの実装構造における合金接合部の評価方法およびこれを用いた半導体チップの実装方法 Pending JP2003100815A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001294277A JP2003100815A (ja) 2001-09-26 2001-09-26 半導体チップの実装構造における合金接合部の評価方法およびこれを用いた半導体チップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001294277A JP2003100815A (ja) 2001-09-26 2001-09-26 半導体チップの実装構造における合金接合部の評価方法およびこれを用いた半導体チップの実装方法

Publications (1)

Publication Number Publication Date
JP2003100815A true JP2003100815A (ja) 2003-04-04

Family

ID=19115914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001294277A Pending JP2003100815A (ja) 2001-09-26 2001-09-26 半導体チップの実装構造における合金接合部の評価方法およびこれを用いた半導体チップの実装方法

Country Status (1)

Country Link
JP (1) JP2003100815A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446785A (zh) * 2010-10-04 2012-05-09 瑞萨电子株式会社 检查半导体器件的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446785A (zh) * 2010-10-04 2012-05-09 瑞萨电子株式会社 检查半导体器件的方法

Similar Documents

Publication Publication Date Title
US7161250B2 (en) Projected contact structures for engaging bumped semiconductor devices and methods of making the same
US6767219B2 (en) Contactor, method for manufacturing such contactor, and testing method using such contactor
JP4136641B2 (ja) 半導体装置の接続条件の算出方法
US6784556B2 (en) Design of interconnection pads with separated probing and wire bonding regions
Lau Cost analysis: solder bumped flip chip versus wire bonding
US20040072396A1 (en) Semiconductor electronic device and method of manufacturing thereof
JP2008098500A (ja) 樹脂外囲器付きリードフレームとその製造方法
JP2008026336A (ja) コンタクタ
JP2003100815A (ja) 半導体チップの実装構造における合金接合部の評価方法およびこれを用いた半導体チップの実装方法
Park et al. Isothermal low cycle fatigue tests of Sn/3.5 Ag/0.75 Cu and 63Sn/37Pb solder joints under mixed-mode loading cases
Harman Acoustic-emission-monitored tests for TAB inner lead bond quality
JP2976947B2 (ja) バンプ形成方法
McCann et al. Package characterization and development of a flip chip QFN package: fcMLF
JP2006013074A (ja) 半導体実装装置、半導体実装方法
Hung et al. The comparison of solder joint reliability between BCC++ and QFN
JPH1123656A (ja) フリップチップicの検査方法及び検査用基板
Luthra Process challenges and solutions for embedding Chip-On-Board into mainstream SMT assembly
Mohammed et al. Design Features of Compliant Packages and Their Impact on Reliability
TW202348127A (zh) 打線接合系統、檢查裝置、打線接合方法以及程式
KR100747392B1 (ko) 금도금 빔리드를 반도체 소자에 접합하는 방법
Wei et al. Gold to gold thermosonic flip chip bonding on ceramic substrate
JPH07122562A (ja) バンプ形成方法及びワイヤボンディング方法並びにバンプ構造及びワイヤボンディング構造
JP3675374B2 (ja) 半導体装置
JPH11288960A (ja) ワイヤーボンド接続方法及びボンディング表面残渣除去用ツール
JP2002093864A (ja) ウェッジ接合部信頼性評価装置および評価方法