KR101774592B1

KR101774592B1 - 반도체 장치의 검사 방법

Info

Publication number: KR101774592B1
Application number: KR1020110099418A
Authority: KR
Inventors: 사또시 야마다; 다까시 가라시마; 겐야 히로나가; 마사또시 야스나가; 유지 후지모또
Original assignee: 르네사스 일렉트로닉스 가부시키가이샤
Priority date: 2010-10-04
Filing date: 2011-09-29
Publication date: 2017-09-04
Also published as: US20120081702A1; TWI464815B; CN102446785B; TW201225195A; US8605277B2; CN102446785A; JP5487066B2; JP2012078248A; KR20120035115A

Abstract

반도체 장치의 신뢰성의 향상을 도모한다. BGA(반도체 장치)의 평탄도 검사에서, 상온에서의 평탄도의 (+) 방향의 허용 범위가 (-) 방향의 허용 범위에 비해 작은 평탄도 규격을 형성하고, 상기 평탄도 규격을 이용하여 상온에서의 반도체 장치의 평탄도 검사를 행하여 실장 양품/실장 불량품을 판정함으로써, 리플로우 실장 등의 시의 가열 시의 패키지 휨에 기인하는 실장 불량을 저감하여 BGA의 신뢰성의 향상을 도모함과 함께, 보다 실장 상태를 고려한 기판 타입의 반도체 장치의 평탄도 관리를 행한다.

Description

반도체 장치의 검사 방법{METHOD OF INSPECTING SEMICONDUCTOR DEVICE}

본 발명은, 반도체 장치의 검사 기술에 관한 것으로, 특히, 기판 타입의 반도체 장치에 적용하기에 유효한 기술에 관한 것이다.

볼 그리드 어레이 반도체 장치의 기판의 중앙부를, 반도체 칩을 탑재한 면과 반대측의 면 방향으로 볼록하게 휘어지게 하여 실장 기판 상의 전극과 땜납 범프를 전기적으로 접속하는 기술이, 예를 들면, 일본 특개 2005-229137호 공보(특허 문헌 1)에 기재되어 있다.

또한, 범프를 가진 부품의 휨 변형 상태를 나타내는 휨 변형량을 구하고, 이 휨 변형량을 미리 설정된 임계값과 비교함으로써, 범프를 가진 부품의 휨 변형 상태의 양부 판정을 행하는 기술이, 예를 들면, 일본 특개 2009-277971호 공보(특허 문헌 2)에 기재되어 있다.

[특허 문헌 1] 일본 특개 2005-229137호 공보 [특허 문헌 2] 일본 특개 2009-277971호 공보

반도체 칩을 탑재한 반도체 장치는, 구조상, 크게 2개의 타입으로 나누어진다.

하나는, 리드 프레임의 탭(칩 탑재부) 상에 반도체 칩이 탑재되고, 탭의 양측의 면에 수지로 이루어지는 밀봉체가 형성되는 라미네이트 구조의 것이고, 다른 하나는, 배선 기판 상에 반도체 칩이 탑재되고, 배선 기판의 반도체 칩이 탑재된 면측에만 수지로 이루어지는 밀봉체가 형성되는 바이메탈 구조의 것이다. 즉, 탭의 양면측에 밀봉체가 형성되는 라미네이트 구조와, 기판 등의 반도체 칩이 탑재된 한쪽의 면측에만 밀봉체가 형성되는 바이메탈 구조이다.

또한, 이들 구조의 반도체 장치에서는, 실장 기판 등에의 실장상, 외부 단자(예를 들면, 아우터 리드나 땜납 볼 등)의 평탄도가 매우 중요하게 된다. 여기서, 외부 단자의 평탄도는, 실장 기판과 외부 단자를 전기적으로 접속하기 위한 땜납과의 접촉, 외부 단자의 표면 활성을 행하여 땜납을 축축하게 할 수 있는 면을 형성해야만 하고, 기판이 가열되었을 때의 받는 열(receiving heat)에 의한 각 외부 단자(예를 들면, 땜납 볼)의 온도 상승의 균일화 등이 이유로 되어 필요성이 높아지고 있다.

그 결과, 반도체 장치의 평탄도 검사로서는, 상온 시의 외부 단자의 평탄도나 가열 시의 패키지 휨 거동이 중요하게 된다.

또한, 상기 라미네이트 구조의 반도체 장치에서는, 반도체 칩을 포함하는 탭의 표리 양면측에 수지제의 밀봉체가 형성되어 있기 때문에, 밀봉체와 리드 프레임에서 열팽창 계수(α)는 상이하지만, 동일한 열팽창 계수의 밀봉체에 의해 리드 프레임이 사이에 끼워진 구조이기 때문에, 가열 시의 패키지 본체의 휨은 매우 작아, 실장상 문제에는 이르지 않는다.

그러나, 상기 바이메탈 구조의 반도체 장치에서는, 밀봉체와 반도체 칩을 포함하는 배선 기판에서 열팽창 계수가 상이하고, 또한 인접한 부재가 각각의 열팽창 계수로 신축하기 때문에, 가열 시에 패키지 본체에서 휨이 발생한다.

따라서, 본 발명자는, 바이메탈 구조의 일례로서, 외부 단자가 땜납 볼인 BGA(Ball Grid Array)를 예로 들어, BGA에서의 배선 기판의 휨과, 땜납 볼의 평탄도와, 실장에서의 땜납 브릿지의 발생에 대하여 검토를 행하였다.

도 17 및 도 18은, 상온에서의 비교예의 평탄도 측정 방법을 도시하는 도면이며, 도 17은 배선 기판(2)이 그 볼면을 아래로 향하게 하고 기판 중앙이 상방을 향하여 휜 상태(이후, 이 방향의 휨을 「위로 볼록」이라고 부름(CONVEX))에서의 볼 평탄도의 측정 방법을 도시하는 것이고, 도 18은 배선 기판(2)이 그 볼면을 아래로 향하게 하고 기판 중앙이 하방을 향하여 휜 상태(이후, 이 방향의 휨을 「아래로 볼록」이라고 부름(CONCAVE))에서의 볼 평탄도의 측정 방법을 도시하는 것이다.

여기서, 도 17에 도시한 바와 같이, 배선 기판(2)의 하면(2b)을 아래로 향하게 하고 위로 볼록하게 되도록 배선 기판(2)이 휘는 경우의 볼록부측을 향하는 방향을 (+) 방향으로 하고, 배선 기판(2)의 하면(2b)을 아래로 향하게 하고 아래로 볼록하게 되도록 배선 기판(2)이 휘는 경우의 볼록부측을 향하는 방향을 (-) 방향으로 하면, 종래의 상온에서의 평탄도 측정에서는, 도 17 및 도 18 중 어느 휨 상태에서도, 볼 평탄도는, 볼 평탄도=|MAX 볼 높이-Min 볼 높이|에 의해 나타내어진다. 즉, 볼 평탄도는, MAX 볼 높이-Min 볼 높이의 절대값에 의해 나타내어져 있고, 휨의 (+), (-)의 방향은 측정된 볼 평탄도에 반영되어 있지 않다.

또한, 도 19는, 비교예의 실장 양품과 실장 불량품에서의 온도와 휨의 관계(가열 휨의 거동)를 도시한 것이고, A, B는 실장 양품(휨이 아래로 볼록), C, D는 실장 불량품(휨이 위로 볼록)의 경우를 나타내고 있다.

도 19로부터 알 수 있는 바와 같이, 실장 양품(A, B)에서는, 온도 변화에 대하여 휨 형상이 반전되어 있고, 결과적으로 A, B, C, D 모두 가열 휨의 거동은, 상온값으로부터 시프트시킨 데이터와 대략 동일한 거동을 나타내고 있는 것을 알 수 있다.

또한, A, B, C, D는 볼 평탄도의 판정에서는 모두 양품으로 판정된 것이지만, C, D는, E부에 나타내는 개소에서 패키지 휨이 커서 땜납 브릿지를 발생시켜 불량품에 이른 것이다.

따라서, 도 20은, 비교예의 A, B, C, D의 실장 평가의 결과를 도시하는 것이며, 휨이 아래로 볼록의 A, B에서는, 170℃∼240℃ 모든 온도에서 OK인 것에 대하여, 휨이 위로 볼록의 C, D에서는, 230℃와 240℃일 때에 땜납 브릿지가 발생하여 불량품이라고 하는 판정에 이르렀다.

이상과 같이 본 발명자는, 패키지 휨이, 특히 위로 볼록의 형태의 제품에서는, 상온의 볼 평탄도 측정(JEDEC 규격에 의한)에서 양품으로 판정된 것이라도, 실장 기판 등에의 실장 시의 가열 시에 땜납 브릿지가 발생한다고 하는 과제를 새롭게 발견하였다.

이에 의해, 반도체 장치의 신뢰성이 저하된다고 하는 과제도 발생한다.

또한, 상기 특허 문헌 1(일본 특개 2005-229137호 공보) 및 상기 특허 문헌 2(일본 특개 2009-277971호 공보)에는, 패키지 휨에 의한 실장 문제를 든 기술이 개시되어 있다.

본 발명은, 상기 과제를 감안하여 이루어진 것이며, 그 목적은, 반도체 장치의 신뢰성의 향상을 도모할 수 있는 기술을 제공하는 것에 있다.

또한, 본 발명의 다른 목적은, 반도체 장치의 실장 불량의 저감화를 도모할 수 있는 기술을 제공하는 것에 있다.

본 발명의 상기 및 그 밖의 목적과 신규 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명백하게 될 것이다.

본원에서 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면, 이하와 같다.

대표적인 실시 형태에 따른 반도체 장치의 검사 방법은, 배선 기판 상에 반도체 칩이 탑재되어 이루어지는 반도체 장치의 검사 방법이며, (a) 상기 배선 기판의 상기 반도체 칩이 탑재된 상면과 반대측의 하면에 복수의 외부 단자가 설치된 상기 반도체 장치를 준비하는 공정과, (b) 상기 복수의 외부 단자의 평탄도를 측정하여 상기 반도체 장치의 양품/불량품을 판정하는 검사를 행하는 공정을 갖고 있다. 또한, 상기 (b) 공정에서는, 상기 배선 기판의 상기 하면을 아래로 향하게 하고 위로 볼록하게 되도록 상기 배선 기판이 휘는 경우의 볼록부측으로의 방향을 (+) 방향으로 하고, 상기 배선 기판의 상기 하면을 아래로 향하게 하고 아래로 볼록하게 되도록 상기 배선 기판이 휘는 경우의 볼록부측으로의 방향을 (-) 방향으로 하였을 때에, 상기 평탄도의 상기 (+) 방향의 허용 범위가 상기 평탄도의 상기 (-) 방향의 허용 범위에 비해 작은 평탄도 규격을 형성하고, 상기 평탄도 규격을 이용하여 상기 반도체 장치의 검사를 행한다.

본원에서 개시되는 발명 중, 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면, 이하와 같다.

반도체 장치에 열응력이 가해졌을 때의 패키지 휨에 기인하는 실장 불량을 저감할 수 있어, 반도체 장치의 신뢰성의 향상을 도모할 수 있다.

도 1은 본 발명의 실시 형태의 반도체 장치의 검사 방법에 의해 검사되는 반도체 장치의 구조의 일례를 도시하는 단면도.
도 2는 도 1에 도시하는 반도체 장치의 실장 구조의 일례를 도시하는 부분 단면도.
도 3은 도 1에 도시하는 반도체 장치의 이면측의 구조의 일례를 도시하는 이면도.
도 4는 도 1에 도시하는 반도체 장치의 휨 상태(위로 볼록)의 일례를 도시하는 측면도.
도 5는 도 1에 도시하는 반도체 장치의 휨 상태(아래로 볼록)의 일례를 도시하는 측면도.
도 6은 본 발명의 실시 형태의 반도체 장치의 검사에서의 상온 평탄도의 규격 형성 방법의 일례를 설명하는 플로우도.
도 7은 도 6에 도시하는 플로우의 평탄도의 측정 방법의 일례를 도시하는 단면도.
도 8은 도 7에 도시하는 평탄도의 측정 방법에서의 레이저의 검지 방법의 일례를 도시하는 개념도.
도 9는 도 6에 도시하는 플로우의 평탄도의 측정 방법의 일례를 도시하는 단면도.
도 10은 도 6에 도시하는 플로우의 평탄도의 측정 방법의 일례를 도시하는 단면도.
도 11은 도 6에 도시하는 플로우의 가열 휨 측정의 방법의 일례를 도시하는 개념도.
도 12는 도 6에 도시하는 플로우의 가열 피크에서의 규격값-측정값을 구하는 방법의 일례를 도시하는 개념도.
도 13은 도 6에 도시하는 플로우의 가열 피크에서의 규격값-측정값을 구하는 방법의 일례를 도시하는 개념도.
도 14는 도 13의 개념도를 이용하여 리플로우 온도마다 구한 평탄도 규격의 일례를 도시하는 데이터도.
도 15는 도 6에 도시하는 상온 평탄도의 규격 형성 방법에서의 실측에 의한 평탄도 규격의 형성 방법의 일례를 도시하는 개념도.
도 16은 도 6에 도시하는 상온 평탄도의 규격 형성 방법에서의 JEITA 규격에 의한 평탄도 규격의 형성 방법의 일례를 도시하는 개념도.
도 17은 비교예의 상온에서의 평탄도 측정 방법(위로 볼록하게 휨)을 도시하는 측면도.
도 18은 비교예의 상온에서의 평탄도 측정 방법(아래로 볼록하게 휨)을 도시하는 측면도.
도 19는 비교예의 테스트품(실장 양품과 실장 불량품)에서의 온도와 휨의 관계(가열 휨의 거동)를 도시한 개념도.
도 20은 도 19에 도시하는 비교예의 테스트품에서의 실장 평가의 결과를 도시하는 데이터도.

이하의 실시 형태에서는 특별히 필요한 때 이외는 동일 또는 마찬가지의 부분의 설명을 원칙적으로 반복하지 않는다.

또한, 이하의 실시 형태에서는 편의상 그 필요가 있을 때는, 복수의 섹션 또는 실시 형태로 분할하여 설명하지만, 특별히 명시한 경우를 제외하고, 그들은 서로 무관한 것이 아니라, 한쪽은 다른 쪽의 일부 또는 전부의 변형예, 상세, 보충 설명 등의 관계에 있다.

또한, 이하의 실시 형태에서, 요소의 수 등(개수, 수치, 양, 범위 등을 포함함)에 언급하는 경우, 특별히 명시한 경우 및 원리적으로 명백하게 특정한 수로 한정되는 경우 등을 제외하고, 그 특정한 수에 한정되는 것이 아니라, 특정한 수 이상이라도 이하라도 되는 것으로 한다.

또한, 이하의 실시 형태에서, 그 구성 요소(요소 스텝 등도 포함함)는, 특별히 명시한 경우 및 원리적으로 명백하게 필수라고 생각되는 경우 등을 제외하고, 반드시 필수의 것이 아닌 것은 물론이다.

또한, 이하의 실시 형태에서, 구성 요소 등에 대하여, 「A로 이루어진다(comprising A)」, 「A로 이루어진다(comprises A)」, 「A를 갖는다」, 「A를 포함한다」라고 할 때는, 특별히 그 요소만이라고 하는 취지를 명시한 경우 등을 제외하고, 그 이외의 요소를 배제하는 것이 아닌 것은 물론이다. 마찬가지로, 이하의 실시 형태에서, 구성 요소 등의 형상, 위치 관계 등에 언급할 때는, 특별히 명시한 경우 및 원리적으로 명백하게 그렇지 않다고 생각되는 경우 등을 제외하고, 실질적으로 그 형상 등에 근사 또는 유사한 것 등을 포함하는 것으로 한다. 이것은, 상기 수치 및 범위에 대해서도 마찬가지이다.

이하, 본 발명의 실시 형태를 도면에 기초하여 상세하게 설명한다. 또한, 실시 형태를 설명하기 위한 전체 도면에서, 동일한 기능을 갖는 부재에는 동일한 부호를 붙이고, 그 반복 설명은 생략한다.

(실시 형태)

도 1은 본 발명의 실시 형태의 반도체 장치의 검사 방법에 의해 검사되는 반도체 장치의 구조의 일례를 도시하는 단면도, 도 2는 도 1에 도시하는 반도체 장치의 실장 구조의 일례를 도시하는 부분 단면도, 도 3은 도 1에 도시하는 반도체 장치의 이면측의 구조의 일례를 도시하는 이면도, 도 4는 도 1에 도시하는 반도체 장치의 휨 상태(위로 볼록)의 일례를 도시하는 측면도, 도 5는 도 1에 도시하는 반도체 장치의 휨 상태(아래로 볼록)의 일례를 도시하는 측면도이다.

본 실시 형태의 반도체 장치는, 배선 기판 상에 반도체 칩이 탑재되고, 또한 배선 기판의 반도체 칩 탑재측의 면에 밀봉체가 형성됨과 함께, 반도체 칩 탑재측의 면과 반대측의 면에 복수의 외부 단자가 설치된 바이메탈 구조의 것이다. 즉, 본 실시 형태의 반도체 장치에서는, 배선 기판의 상하면 중 한쪽의 면에만 밀봉체가 형성되어 있고, 따라서, 상기 반도체 장치는 배선 기판의 한쪽의 면측에만 밀봉체가 형성된 수지 밀봉형의 것이다. 또한, 본 실시 형태에서는, 상기 반도체 장치의 일례로서 외부 단자가 땜납 볼인 BGA(1)를 예로 들어 설명한다.

도 1에 도시한 BGA(1)의 구조에 대하여 설명하면, 배선 리드를 갖는 배선 기판(BGA 기판 혹은 패키지 기판 등이라고도 함)(2)의 상면(2a) 상에 다이 본드재를 통하여 탑재된 반도체 칩(4)을 갖는 것이며, 반도체 칩(4)의 주면(4a)에 형성된 표면 전극인 전극 패드(4c)와 배선 기판(2)의 상면(2a)의 본딩 리드(2c)가 복수의 와이어(5)에 의해 전기적으로 접속되어 있다.

즉, BGA(1)는 와이어 본딩 타입이기도 하기 때문에, 반도체 칩(4)은 그 주면(4a)을 상방으로 향하게 하여 페이스 업 실장으로 배선 기판(2) 상에 탑재되어 있다. 따라서, 배선 기판(2)의 상면(2a)과 반도체 칩(4)의 이면(4b)이 다이 본드재를 통하여 접합되어 있다.

또한, 반도체 칩(4)과 복수의 와이어(5)가 배선 기판(2)의 상면(2a) 상에서 밀봉용 수지로 이루어지는 밀봉체(3)에 의해 수지 밀봉되어 있다. 즉, BGA(1)는, 바이메탈 구조이기 때문에, 배선 기판(2)의 상하면 중 한쪽의 상면(2a)측에만 밀봉체(3)가 형성되어 있다.

한편, 도 3에 도시한 바와 같이, 배선 기판(2)의 하면(2b)측에는, 외부 단자로 되는 복수의 땜납 볼(6)이 그리드 형상(격자 형상)으로 배열되어 형성되어 있다.

여기서, 배선 기판(2)은, 예를 들면, 배선부나 본딩 리드(2c) 등의 도체부 이외의 개소는, 수지로 이루어지는 수지 기판이다. 또한, 본딩 리드(2c)를 포함하는 배선부는, 예를 들면, 구리 합금으로 이루어진다.

또한, 배선 기판(2)의 상면(2a) 상에 형성된 밀봉체(3)는, 밀봉용 수지로 이루어지고, 예를 들면, 에폭시계 수지로 이루어진다.

따라서, 배선 기판(2)은 수지 기판이지만, 배선부나 본딩 리드(2c) 등의 구리 합금 부분을 갖고 있기 때문에, 배선 기판(2)의 열팽창 계수(α)와 밀봉체(3)의 열팽창 계수(α)에서 양자는 상이하고, 밀봉체(3)의 열팽창 계수(α) 쪽이 크다.

이에 의해, BGA(1)의 가열 시(리플로우 등에서 BGA(1)에 열이 가해졌을 때)에는, 바이메탈 구조인 BGA(1)에서는, 밀봉체(3)측쪽이 배선 기판(2)보다도 크게 신장하려고 하기 때문에, 도 4에 도시한 바와 같은 위로 볼록의 패키지 휨 상태로 되기 쉽다. 즉, BGA(1)에서는, 하면(2b)(땜납 볼면측)을 아래로 향하게 한 상태에서 위로 볼록하게 되도록 패키지 휨이 일어나기 쉽다.

또한, 도 2는 BGA(1)의 실장 구조를 도시하고 있고, BGA(1)가 실장 기판(7)상에 땜납 실장되어 있다. 즉, BGA(1)가 땜납(8)을 통하여 실장 기판(7) 상에 실장되어, 실장 기판(7)의 단자(7a)와 전기적으로 접속되어 있다.

다음으로, 본 실시 형태의 반도체 장치의 검사 방법에 대하여 설명한다.

우선, 배선 기판(2)의 반도체 칩(4)이 탑재된 상면(2a)과 반대측의 하면(2b)에 복수의 외부 단자인 땜납 볼(6)이 형성된 도 1에 도시한 BGA(1)를 준비한다.

그 후, BGA(1)의 하면(2b)에 형성된 복수의 땜납 볼(6)의 평탄도를 측정하여 BGA(1)의 양품/불량품을 판정하는 검사를 행한다.

상기 검사에서는, 우선, 배선 기판(2)의 하면(2b)을 아래로 향하게 하고 위로 볼록하게 되도록 배선 기판(2)이 휘어져 있는 경우(도 4 참조)의 볼록부측으로의 방향을 (+) 방향으로 하고, 배선 기판(2)의 하면(2b)을 아래로 향하게 하고 아래로 볼록하게 되도록 배선 기판(2)이 휘어져 있는 경우(도 5 참조)의 볼록부측으로의 방향을 (-) 방향으로 한다. 그때, 평탄도의 상기 (+) 방향의 허용 범위가 평탄도의 상기 (-) 방향의 허용 범위에 비해 작은 평탄도 규격을 형성한다.

여기서, 상기 평탄도 규격의 형성 방법에 대하여 설명한다.

도 6은 본 발명의 실시 형태의 반도체 장치의 검사에서의 상온 평탄도의 규격 형성 방법의 일례를 설명하는 플로우도, 도 7은 도 6에 도시하는 플로우의 평탄도의 측정 방법의 일례를 도시하는 단면도, 도 8은 도 7에 도시하는 평탄도의 측정 방법에서의 레이저의 검지 방법의 일례를 도시하는 개념도, 도 9는 도 6에 도시하는 플로우의 평탄도의 측정 방법의 일례를 도시하는 단면도, 도 10은 도 6에 도시하는 플로우의 평탄도의 측정 방법의 일례를 도시하는 단면도이다.

우선, 도 6에 도시한 상온 평탄도의 형성 방법에서의 스텝 S1의 평탄도 측정을 행한다. 본 실시 형태의 평탄도(상온)의 측정에서는, 코플래너리티(coplanarity)의 판정에 (+) (-)의 방향성을 갖게 한 것이 특징이다.

또한, (+) (-)의 방향에 관해서는, JEDEC 규격에 준거하는 것으로 한다. 즉, 도 4에 도시한 바와 같이, 배선 기판(2)의 하면(볼면)(2b)을 아래로 향하게 하고 위로 볼록(CONVEX)하게 되도록 배선 기판(2)이 휘어져 있는 경우의 볼면측으로부터 볼록부측을 향하는 방향을 (+) 방향으로 한다. 이에 대하여, 도 5에 도시한 바와 같이, 배선 기판(2)의 하면(볼면)(2b)을 아래로 향하게 하고 아래로 볼록(CONCAVE)하게 되도록 배선 기판(2)이 휘어져 있는 경우의 볼면과 반대의 면측으로부터 볼록부측을 향하는 방향을 (-) 방향으로 한다.

그때, (+) 방향과 (-) 방향의 판정은, BGA(1)의 땜납 볼(6)의 높이 중, MAX 높이의 땜납 볼(6)의 위치와 MIN 높이의 땜납 볼(6)의 위치에 의해 판정한다. 예를 들면, 도 3의 2점쇄선 F에 의해 둘러싸인 사각형의 외측의 영역을 제1 에리어(외주부)(2d)로 하고, 2점쇄선 F에 의해 둘러싸인 사각형의 내측의 영역을 제2 에리어(중앙부)(2e)로 하여, 평탄도 측정에 의해, MAX 높이의 땜납 볼(6)의 위치가 제1 에리어(2d)이고, 또한 MIN 높이의 땜납 볼(6)의 위치가 제2 에리어(2e)에 존재하고 있는 경우에는, 도 4에 도시한 휨 방향, 즉, 위로 볼록의 방향으로 된다.

한편, 평탄도 측정에 의해, MAX 높이의 땜납 볼(6)의 위치가 제2 에리어(2e)이고, 또한 MIN 높이의 땜납 볼(6)의 위치가 제1 에리어(2d)에 존재하고 있는 경우에는, 도 5에 도시한 휨 방향, 즉, 아래로 볼록의 방향으로 된다.

또한, (+) (-)의 방향의 판정에서 사용하는 위치 볼(땜납 볼(6))의 수는, 예를 들면, 1개이어도 되지만, 보다 고정밀도의 측정을 행하기 위해서는, 복수의 위치 볼을 이용하여 판정하는 것이 바람직하다.

다음으로, 도 7∼도 10을 이용하여 평탄도의 구체적인 측정 방법에 대하여 설명한다.

여기서는, 일례로서 레이저식에 의한 평탄도의 측정 방법에 대하여 설명한다.

그때, 모든 땜납 볼(6)의 각각에 레이저(10a)를 조사하여 평탄도를 측정한다. 우선, 도 7에 도시한 바와 같이 BGA(1)에서의 모든 땜납 볼(6)의 정점의 높이를 측정한다. 구체적으로는, BGA(1)의 밀봉체(3)의 표면을 흡착 블록(9)에 의해 흡착 유지하고, 흡착 블록(9)을 좌우(혹은 전후 등)로 이동시켜 모든 땜납 볼(6)에 레이저(10a)를 조사하여 모든 땜납 볼(6)의 정점의 높이를 측정한다. 레이저(10a)는, 레이저 발진부(10)로부터 발진되어, 도 8에 도시한 바와 같이 땜납 볼(6)에 조사된 후, 반사되어 되돌아온 레이저(10a)를 레이저 수광부(11)에서 수광한다.

이때, 반사된 레이저(10a)의 어긋남량 P를 검지함으로써 각 땜납 볼(6)의 높이를 측정한다.

그 후, 도 9에 도시한 바와 같이 평탄도 측정의 기준면으로 되는 데이텀 평면 Q를 산출한다. 여기서는, 모든 땜납 볼(6)의 정점의 높이의 측정 데이터로부터 최소 제곱 평면 R을 산출하여 최하점 볼 U의 정점에 맞춘다. 즉, 산출한 최소 제곱 평면 R을 최하점 볼 U의 정점에 접하도록 평행 이동하고 이것을 데이텀 평면(기준면) Q로 한다.

그 후, 도 10에 도시한 평탄도 B를 산출한다. 여기서는, 데이텀 평면 Q와 최상점 볼 V의 정점 S와의 거리를 산출하고, 이 거리가 평탄도 B, 즉, 상온 평탄도 데이터 B로 된다.

또한, 본 실시 형태에서는, 도 7∼도 10에 도시한 상온(초기)의 평탄도 B의 측정에, 도 3∼도 5에 도시한 (+) (-)의 방향을 갖게 하고 있다.

그 후, 도 6의 스텝 S2에 나타내는 볼 삭제를 행한다. 여기서는, BGA(1)의 모든 땜납 볼(6)을 제거한다.

그 후, 스텝 S3에 나타내는 가열 휨 측정을 행한다.

여기서, 도 11은 도 6에 도시하는 플로우의 가열 휨 측정의 방법의 일례를 도시하는 개념도, 도 12는 도 6에 도시하는 플로우의 가열 피크에서의 규격값-측정값을 구하는 방법의 일례를 도시하는 개념도, 도 13은 도 6에 도시하는 플로우의 가열 피크에서의 규격값-측정값을 구하는 방법의 일례를 도시하는 개념도이다. 또한, 도 14는 도 13의 개념도를 이용하여 리플로우 온도마다 구한 평탄도 규격의 일례를 도시하는 데이터도, 도 15는 도 6에 도시하는 상온 평탄도의 규격 형성 방법에서의 실측에 의한 평탄도 규격의 형성 방법의 일례를 도시하는 개념도, 도 16은 도 6에 도시하는 상온 평탄도의 규격 형성 방법에서의 JEITA 규격에 의한 평탄도 규격의 형성 방법의 일례를 도시하는 개념도이다.

상기 가열 휨 측정에서는, 땜납 볼(6)을 제거한 BGA(1)에서의 패키지 휨 데이터(상온) C와 패키지 휨 데이터(피크 온도) D의 각각의 데이터를 취득(측정)한다. 즉, 상온(초기)과 피크 온도 각각에서의 패키지 휨을 측정한다. 또한, 도 11에 도시한 바와 같이, 상온에서의 패키지 휨 데이터 C는, 스텝 S1의 평탄도 측정에서 측정한 상온 평탄도 데이터 B와 동일한 수치이다. 도 11은, 피크 온도의 패키지 휨 데이터를 JEDEC 규격에 맞추는 경우의 가열 휨의 거동의 데이터이고, 그 거동은, 규격값으로부터 (A-D)를 시프트한 것으로 된다.

스텝 S3의 패키지 휨의 측정 방법은, 예를 들면, 도 7∼도 10에 도시한 레이저 방식과 마찬가지로 레이저 변위계에 의한 측정 방법, 혹은 화상을 사용한 등고선 관찰 측정 방법 등을 이용하는 것이 바람직하다. 즉, 가열 샘플을 측정하는 경우는, 열의 영향을 극력 억제하기 위해서 비접촉으로 측정하는 것이 필요하고, 따라서, 레이저 변위계에 의해 측정하는 방법이나, 간섭 줄무늬(화상)에 의한 등고선 관찰 측정 방법(므와레 방식) 등을 채용하는 것이 바람직하다.

그 후, 도 6의 스텝 S4에 나타내는 가열 피크에서의 규격값 A-측정값을 행한다. 예를 들면, 도 11에서, 〔가열 휨 JEDEC 규격의 피크값(규격값) A〕-〔피크 온도의 평탄도의 측정값 D〕를 계산한다(A-D).

그 후, 스텝 S5에 나타내는 상온 평탄도의 규격 결정을 행한다. 여기서는, 상온 평탄도 데이터 B+(가열 휨 JEDEC 규격의 피크값(규격값) A-피크값(측정값) D)를 계산한다(B+(A-D)). 단, 상온 평탄도 데이터 B는, 상온에서의 패키지 휨 데이터 C와 동일한 수치이기 때문에, 상온에서의 패키지 휨 데이터 C+(가열 휨 JEDEC 규격의 피크값(규격값) A-피크값(측정값) D)를 계산해도 마찬가지의 결과로 된다(C+(A-D)).

도 11에 도시한 바와 같이, 이 B+(A-D)가 본 실시 형태에서 채용하는 새로운 평탄도의 규격의 허용 범위 T에서의 (+) 방향의 상한값이다.

따라서, 본 실시 형태에서 채용하는 새로운 평탄도의 규격의 허용 범위 T는, 하한이 JEDEC 규격의 평탄도 규격의 하한값이고, 상한값이 B+(A-D)로 된다. 즉, 새로운 평탄도의 규격의 허용 범위 T는, 하한은 JEDEC 규격과 동일하고, 한편, 상한을 JEDEC 규격보다 좁게 한 범위로 되어 있다.

다시 말하면, 평탄도의 (+) 방향의 허용 범위가 (-) 방향의 허용 범위에 비해 작은 평탄도 규격이다.

이 새롭게 형성한 상온의 평탄도 규격을 이용하여 BGA(1)의 검사를 행하여, 양품/불량품의 판정을 행한다.

다음으로, 도 12 및 도 13을 이용하여, 피크 온도의 패키지 휨 데이터를, 땜납 브릿지(브릿지) 발생의 실장 불량품에 의한 실측 데이터로부터 산출하는 경우에 대하여 설명한다. 도 20에 도시한 바와 같이, 땜납 브릿지는 온도가 230℃와 240℃의 부분에서 발생하고 있다. 따라서, 코플래너리티 규격 내에서의 가열 휨을 나타내고, 또한 실장 후에 실장 불량(땜납 브릿지 발생)에 이른 실장 불량품을 측정하여 얻은 도 12에 도시한 패키지 휨 데이터 J를 이용하여, 230℃에서의 패키지 휨을 조사하면 0.32㎜인 것을 알 수 있다.

또한, 도 12는, 상온에서의 JEDEC 규격의 코플래너리티 규격의 ±0.2㎜를 기초로 상기 패키지 휨 데이터 J를 분류한 데이터이다.

또한, 도 13은, 상기 패키지 휨 데이터 J를 이용하여 각 리플로우 온도(220℃, 230℃, 240℃)마다 패키지 휨 데이터의 피크값이 0.32㎜로 되도록 패키지 휨 데이터 J를 시프트시킨 데이터이고, 이것에 의해, 코플래너리티 규격의 일례를 산출하면, 도 14에 도시한 데이터로 된다(JEDEC 규격의 평탄도(코플래너리티 규격)를 ±0.2㎜로 하여).

즉, 리플로우 온도가 220℃ MAX일 때에, 코플래너리티 규격(평탄도 규격 T)은, -200㎛(-0.2㎜) 이상 +150㎛(0.15㎜) 이하로 된다.

마찬가지로, 리플로우 온도가 230℃ MAX일 때에, 코플래너리티 규격(평탄도 규격 T)은, -200㎛(-0.2㎜) 이상 +100㎛(0.1㎜) 이하, 리플로우 온도가 240℃ MAX일 때에, 코플래너리티 규격(평탄도 규격 T)은, -200㎛(-0.2㎜) 이상 +50㎛(0.05㎜) 이하로 된다.

다음으로, 본 실시 형태의 반도체 장치의 검사에서의 상온의 평탄도 규격(평탄도 규정) T의 결정 방법에 대하여, 구체예를 이용하여 설명한다.

또한, 검사 조건은, 예를 들면, JEDEC 규격의 코플래너리티 규격(평탄도 규격)은 ±200㎛(0.2㎜), 피검사물인 BGA(1)의 범프 피치가 1㎜, BGA(1)의 크기가 35㎜×35㎜ 등이다. 또한, 땜납 볼(6)용 땜납으로서 공정 땜납을 이용한 경우이지만, Pb 프리 땜납을 이용한 경우에는, JEDEC 규격의 코플래너리티 규격은 ±200㎛의 범위보다 좁은 범위로 된다.

도 15는 실측에 의한 평탄도 규격(평탄도 규정) T를 나타내고 있고, 실장 불량품 J의 데이터에 의해 리플로우 온도 230℃의 경우의 브릿지 발생에 이르는 패키지 휨값(피크값 : A)은, 0.32㎜이다.

또한, 피검사물 k의 데이터에 의해 상온 평탄도의 측정값 B는, -0.07㎜이고, 또한, 피검사물 k의 패키지 휨 데이터(피크 온도 : D)는 0.15㎜이다.

이에 의해, B+(A-D)를 계산하면, B+(A-D)=-0.07㎜+(0.32㎜-0.15㎜)=0.1㎜로 된다.

따라서, JEDEC 규격의 평탄도 규격이 ±200㎛(0.2㎜)이기 때문에, 230℃ MAX에서의 실측에 의한 상온의 평탄도 규격 T는, T=-0.2㎜ 이상 +0.1㎜ 이하로 된다.

또한, 도 16은 가열 휨 규격에 의한 평탄도 규격(평탄도 규정) T를 나타내고 있고, JEITA 규격의 가열 휨 규격의 피크값 A는 0.22㎜이다.

또한, 피검사물 L의 데이터에 의해 상온 평탄도의 측정값 B는, -0.07㎜이고, 또한, 피검사물 L의 패키지 휨 데이터(피크 온도 : D)는 0.15㎜이다.

이에 의해, B+(A-D)를 계산하면, B+(A-D)=-0.07㎜+(0.22㎜-0.15㎜)=0으로 된다.

따라서, JEDEC 규격의 평탄도 규격이 ±200㎛(0.2㎜)이기 때문에, 230℃ MAX에서의 가열 휨 규격에 의한 상온의 평탄도 규격 T는, T=-0.2㎜ 이상 0 이하로 된다.

도 15 및 도 16의 양방의 구체예 모두, 평탄도의 (+) 방향의 허용 범위가 (-) 방향의 허용 범위에 비해 작은 평탄도 규격 T로 되어 있다.

본 실시 형태의 반도체 장치의 검사 방법에 의하면, 평탄도의 (+) 방향의 허용 범위가 (-) 방향의 허용 범위에 비해 작은 상온의 평탄도 규격 T를 이용하여 BGA(1)의 평탄도 검사(측정)를 행함으로써, BGA(1)에 열응력이 가해졌을 때(가열 시)의 패키지 휨에 기인하는 실장 불량을 저감할 수 있다.

즉, BGA(1)의 출하 후, 유저 등에 의한 실장 기판(7)에의 실장 시에 열응력이 가해졌을 때에도 패키지 휨에 의한 실장 불량의 발생을 저감할 수 있다.

그 결과, BGA(1)의 신뢰성의 향상을 도모할 수 있다.

또한, 본 실시 형태의 평탄도 규격 T를 이용하여 BGA(1)의 검사를 행함으로써, 보다 실장의 상태를 고려한 BGA(1)의 평탄도 관리를 행할 수 있다.

또한, 평탄도 규격 T를 결정할 때의 상온 평탄도의 측정에서, (+) 방향과 (-) 방향의 판정을 행할 때에, 기판의 에리어 나눔을 행하여, MAX 높이의 땜납 볼(6)의 위치와 MIN 높이의 땜납 볼(6)의 위치에 의해 판정함으로써, (+) 방향의 휨인지, (-) 방향의 휨인지를 용이하게 판정할 수 있다.

또한, 본 실시 형태의 평탄도 규격 T를 이용하여 BGA(1)의 검사를 행함으로써, 배선 기판(2)이 그 하면(2b)을 아래로 향하게 하고 위로 볼록하게 되도록 휘어져 있는 경우라도, 상온의 평탄도 측정에서 높은 정밀도로 양품/불량품을 분류할 수 있어, BGA(1)의 실장 신뢰성을 향상시킬 수 있다.

또한, 본 실시 형태의 평탄도 규격 T를 이용하여 BGA(1)의 검사를 행함으로써, 배선 기판(2)의 상면(2a)에 수지제의 밀봉체(3)가 형성되어 있는 바이메탈 구조의 BGA(1)라도, 패키지 휨에 기인하는 BGA(1)의 실장 불량을 저감할 수 있다.

또한, 본 실시 형태의 평탄도 규격 T를 이용하여 BGA(1)의 검사를 행함으로써, 배선 기판(2)의 열팽창 계수(α)와 밀봉체(3)의 열팽창 계수(α)가 상이한 구조의 BGA(1)라도, 상기 마찬가지로 패키지 휨에 기인하는 BGA(1)의 실장 불량을 저감할 수 있다.

또한, 본 실시 형태의 평탄도 규격 T를 이용하여 BGA(1)의 검사를 행함으로써, 땜납 볼(6)에 Pb 프리 땜납을 이용하여 땜납 융점이 더욱 높아진 경우에서도, 상기 마찬가지로 패키지 휨에 기인하는 BGA(1)의 실장 불량을 저감할 수 있다.

이상, 본 발명자에 의해 이루어진 발명을 발명의 실시 형태에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 발명의 실시 형태에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능한 것은 물론이다.

예를 들면, 상기 실시 형태에서는, 반도체 장치가 BGA(1)의 경우를 일례로 하여 설명하였지만, 상기 반도체 장치는, 배선 기판(2) 상에 반도체 칩(4)이 탑재된 구조의 반도체 장치이면, 패키지 사이즈나 핀수에 관계없이 다른 반도체 장치 이어도 된다.

또한, 상기 실시 형태에서는, 그 상온 평탄도의 규격 결정의 상온 평탄도의 측정(스텝 S1)에서, 패키지 휨 방향이 (+) 방향인지, 혹은 (-) 방향인지의 판정을 행할 때에, 배선 기판(2)의 하면(2b)의 외주부를 제1 에리어(2d)로 하고, 중앙부를 제2 에리어(2e)로 하는 경우를 설명하였지만, 중앙부를 제1 에리어(2d)로 하고, 외주부를 제2 에리어(2e)로 해도 된다.

본 발명은 기판을 갖는 전자 장치의 검사에 적합하다.

1 : BGA(반도체 장치)
2 : 배선 기판
2a : 상면
2b : 하면
2c : 본딩 리드
2d : 제1 에리어(외주부)
2e : 제2 에리어(중앙부)
3 : 밀봉체
4 : 반도체 칩
4a : 주면
4b : 이면
4c : 전극 패드
5 : 와이어
6 : 땜납 볼(외부 단자)
7 : 실장 기판
7a : 단자
8 : 땜납
9 : 흡착 블록
10 : 레이저 발진부
10a : 레이저
11 : 레이저 수광부

Claims

배선 기판 상에 반도체 칩이 탑재되어 이루어지는 반도체 장치의 검사 방법으로서,
(a) 상기 배선 기판의 상기 반도체 칩이 탑재된 상면과 반대측의 하면에 복수의 외부 단자가 설치된 상기 반도체 장치를 준비하는 공정과,
(b) 상기 복수의 외부 단자의 평탄도를 측정하여 상기 반도체 장치의 양품/불량품을 판정하는 검사를 행하는 공정
을 갖고,
상기 (b) 공정에서는, 상기 배선 기판의 상기 하면을 아래로 향하게 하고 위로 볼록하게 되도록 상기 배선 기판이 휘는 경우의 볼록부측으로의 방향을 (+) 방향으로 하고, 상기 배선 기판의 상기 하면을 아래로 향하게 하고 아래로 볼록하게 되도록 상기 배선 기판이 휘는 경우의 볼록부측으로의 방향을 (-) 방향으로 하였을 때에, 상기 평탄도의 상기 (+) 방향의 허용 범위가 상기 평탄도의 상기 (-) 방향의 허용 범위에 비해 작은 평탄도 규격을 형성하고, 상기 평탄도 규격을 이용하여 상기 반도체 장치의 검사를 행하는 것을 특징으로 하는 반도체 장치의 검사 방법.
제1항에 있어서,
상기 (b) 공정에서는, 상기 복수의 외부 단자의 각각에 레이저를 조사하여 상기 평탄도를 측정하는 것을 특징으로 하는 반도체 장치의 검사 방법.
제2항에 있어서,
상기 외부 단자는, 땜납 볼인 것을 특징으로 하는 반도체 장치의 검사 방법.
제3항에 있어서,
상기 (+) 방향과 상기 (-) 방향의 판정은, MAX 높이의 상기 땜납 볼의 위치와 MIN 높이의 상기 땜납 볼의 위치에 의해 판정하는 것을 특징으로 하는 반도체 장치의 검사 방법.
제4항에 있어서,
상기 배선 기판의 상기 하면을 중앙부와 상기 중앙부의 외측의 외주부로 나누어, 각각의 개소에서 상기 MAX 높이의 상기 땜납 볼과 상기 MIN 높이의 상기 땜납 볼 중 어느 쪽이 존재하고 있는지를 검지하고, 이 검지 결과에 의해 상기 배선 기판의 휨 방향이 상기 위로 볼록인지 상기 아래로 볼록인지를 판정하는 것을 특징으로 하는 반도체 장치의 검사 방법.
제4항에 있어서,
상기 배선 기판은, 수지 기판인 것을 특징으로 하는 반도체 장치의 검사 방법.
제6항에 있어서,
상기 배선 기판은, 상기 하면을 아래로 향하게 하고 상기 위로 볼록하게 되도록 휘어져 있는 것을 특징으로 하는 반도체 장치의 검사 방법.
제7항에 있어서,
상기 (+) 방향의 상기 평탄도의 상기 허용 범위의 상한값은, 상기 반도체 장치의 상온에서의 상기 평탄도의 측정값을 B로 하고, 상기 반도체 장치의 피크 온도에서의 상기 평탄도의 측정값을 D로 하고, 상기 반도체 장치의 가열 피크에서의 규격값을 A로 하면, B+(A-D)로 나타내어지는 것을 특징으로 하는 반도체 장치의 검사 방법.
제8항에 있어서,
상기 배선 기판의 상기 상면에 수지제의 밀봉체가 형성되어 있는 것을 특징으로 하는 반도체 장치의 검사 방법.
제9항에 있어서,
상기 밀봉체는, 에폭시계 수지로 이루어지는 것을 특징으로 하는 반도체 장치의 검사 방법.
제10항에 있어서,
상기 배선 기판의 열팽창 계수와 상기 밀봉체의 열팽창 계수는 상이한 것을 특징으로 하는 반도체 장치의 검사 방법.