TWI689070B - 電子封裝結構 - Google Patents

電子封裝結構 Download PDF

Info

Publication number
TWI689070B
TWI689070B TW107134662A TW107134662A TWI689070B TW I689070 B TWI689070 B TW I689070B TW 107134662 A TW107134662 A TW 107134662A TW 107134662 A TW107134662 A TW 107134662A TW I689070 B TWI689070 B TW I689070B
Authority
TW
Taiwan
Prior art keywords
substrate
die pad
wire
encapsulant
providing
Prior art date
Application number
TW107134662A
Other languages
English (en)
Other versions
TW201906113A (zh
Inventor
黃泰坤
宋銀蘇
康文君
金即俊
Original Assignee
美商艾馬克科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商艾馬克科技公司 filed Critical 美商艾馬克科技公司
Publication of TW201906113A publication Critical patent/TW201906113A/zh
Application granted granted Critical
Publication of TWI689070B publication Critical patent/TWI689070B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

電子封裝包括導線框結構，其具有一或更多個結構特色而建構成改善板層次可靠度。於一實施例，結構特色包括導線框突出部，其從電子封裝往外延伸，並且建構成側向接合用於將電子封裝附接於組合件之次一層次的焊料結構。於另一實施例，在次一層次的組合過程之前，導電凸塊先附接到導線框的暴露部分。於進一步實施例，導線框包括側向分開的接觸點，其用於附接電子晶粒以及用於將電子封裝附接於組合件的次一層次。

Description

電子封裝結構
本發明一般而言關於電子器材，更特別而言關於半導體封裝、其結構和形成半導體封裝的方法。
例如半導體晶粒的電子裝置習用而言乃包在封裝結構中，其保護半導體晶粒免於不良環境，並且能夠在半導體晶粒和組合件的次一層次(例如印刷電路板(printed circuit board，PCB)或主機板)之間做到電互連。典型封裝結構的元件包括：導線框或基板；積體電路或半導體晶粒；導電結構，例如接合線或焊球，其將半導體晶粒上的襯墊電連接到導線框或基板的單獨導線；以及硬塑性囊封劑材料，其覆蓋其他構件，並且形成半導體封裝的外部(通常稱為封裝本體)。部分的單獨導線乃建構成將封裝結構電連接到次一層次組合件。
在過去，特定的可靠度議題已經折磨了封裝電子裝置，特別是在晶片尺度的封裝電子裝置，其在小佔地面積的封裝中具有高密度互連。此種可靠度議題舉例而言已經包括在封裝電子裝置和用於將封裝電子裝置連接到次一層次組合件的焊料之間的接合不良以及其他應力誘發的失效。
據此，想要具有一結構和一形成封裝電子裝置的方法，其減少可靠度問題的發生，例如前面所述者。進一步想要有成本效益和可製造的結構和方法。
除了其他特色以外，本敘述尤其包括電子封裝結構，其包括基 板。基板包括導線框，其建構有一或更多個結構特色，該結構特色建構成改善電子封裝的板層次可靠度。於一實施例，導線框包括突出部，其從電子封裝的表面往外延伸。突出部乃建構成側向接合導電連接結構，例如焊球。於另一實施例，在將電子封裝結構附接於組合件的次一層次之前，導電凸塊先附接到導線框的暴露部分。於進一步實施例，導線框乃建構有不同的接觸點，其用於將電子晶粒附接於導線框並且用於將導線框附接於組合件的次一層次。更特別而言，接觸點彼此側向分開以尤其減少電子封裝結構中之應力區域的垂直集中。
於一實施例，電子封裝結構包括基板。基板包括晶粒襯墊，其具有晶粒襯墊頂面和相對的晶粒襯墊底面，其中晶粒襯墊包括導電材料。多條導線與晶粒襯墊側向隔開，並且基板囊封劑插在晶粒襯墊和多條導線之間，其中基板囊封劑具有基板頂面和相對的基板底面，並且其中晶粒襯墊和多條導線從基板底面往外突出。電子晶粒電耦合於晶粒襯墊和多條導線，並且封裝本體囊封電子晶粒和基板頂面，其中基板底面暴露到外面。
於另一實施例，電子封裝包括基板。基板包括晶粒襯墊，其具有晶粒襯墊頂面和相對的晶粒襯墊底面，其中晶粒襯墊包括導電材料。多條導線與晶粒襯墊側向隔開，而每條導線具有導線頂面和相對的導線底面。基板囊封劑插在晶粒襯墊和多條導線之間，其中基板囊封劑具有基板頂面和相對的基板底面。導電凸塊配置在晶粒襯墊底面和導線底面上。電子晶粒電耦合於晶粒襯墊和多條導線，並且封裝本體囊封電子晶粒和基板頂面，其中基板底面暴露到外面。於一實施例，晶粒襯墊底面和導線底面可以與基板底面實質共平面。
於更進一步實施例，電子封裝結構包括基板，其包括晶粒襯墊以及與晶粒襯墊隔開的多條導線。電子晶粒電連接到晶粒襯墊和多條導線。囊封劑結構囊封基板和電子晶粒，其中晶粒襯墊的底面和多條導線的底面暴露到外面，其中電子晶粒附接到多條導線的第一部分以界定第一連接點，並且其中多 條導線包括附接到第一部分的第二部分，其中第二部分乃建構成界定第二連接點，其用於附接到組合件的次一層次，並且其中第一連接點和第二連接點側向分開。
於更進一步實施例，電子封裝結構包括：基板，其包括晶粒襯墊，該晶粒襯墊具有晶粒襯墊頂面和相對的晶粒襯墊底面，其中晶粒襯墊包括導電材料；多條導線，其與晶粒襯墊側向隔開，而每條導線具有導線頂面和相對的導線底面；以及基板囊封劑，其插在晶粒襯墊和多條導線之間，其中基板囊封劑具有基板頂面和相對的基板底面。電子晶粒電耦合於晶粒襯墊和多條導線，並且封裝本體囊封電子晶粒和基板頂面，其中基板底面暴露到外面。基板進一步包括一或更多個結構特色，其建構成改善板層次可靠度，而一或更多個特色包括以下一或更多者：晶粒襯墊和多條導線建構成從基板底面往外突出，使得晶粒襯墊的側表面和多條導線的側表面暴露到外面；導電凸塊配置在晶粒襯墊底面和導線底面上；以及/或者至少一條導線包括第一導線部分(其暴露到基板底面的外面，並且界定第一連接點以將電子封裝結構附接於組合件的次一層次)和第二導線部分(其側向延伸朝向晶粒襯墊，並且具有由基板囊封劑所囊封的凹陷底面)，該第二導線部分界定第二連接點，其用於附接到電子晶粒，其中第一連接點與第二連接點側向分開。
10:電路板、組合件
11:電路圖案
20:焊球、導電連接結構
100:電子封裝、電子封裝結構、半導體封裝
110:導線框
111:晶粒襯墊
111a:晶粒襯墊突出部
111b:晶粒襯墊頂面
111c:晶粒襯墊底面
112:導線
112a:導線突出部
112b:導線頂面
112c:導線底面
120:電子晶粒、半導體晶粒
120a:第一表面
120b:第二表面
120c:周邊表面
121:導電襯墊
122:導電凸塊
130:囊封劑結構
131:基板囊封劑、第一囊封劑
131a:基板頂面
131b:基板底面
132:封裝本體、第二囊封劑
200:電子封裝、電子封裝結構、半導體封裝
210:導線框
211:晶粒襯墊
211a:晶粒襯墊頂面
211b:晶粒襯墊底面
211c:襯墊部分
212:導線
212a:導線頂面
212b:導線底面
213:導電凸塊
300:電子封裝、電子封裝結構、半導體封裝
310:導線框
311:晶粒襯墊
311a:晶粒襯墊頂面
311b:晶粒襯墊底面
312:導線
312a:第一導線部分
312b:第二導線部分
312c:導線底面
312d:導線頂面
d1:晶粒襯墊突出部或導線突出部的厚度
d2、d3:焊球的厚度
P1:第一連接點
P2:第二連接點
圖1A示範依據本發明的實施例之電子封裝的截面圖；圖1B示範依據本發明的實施例之圖1A電子封裝的截面圖，其附接到組合件的次一層次；圖2A示範依據本發明的另一實施例的電子封裝的截面圖；圖2B示範依據本發明的實施例之圖2A電子封裝的截面圖，其附接到組合件的次一層次； 圖3A示範依據本發明的進一步實施例之電子封裝的平面圖；以及圖3B示範依據本發明的實施例之圖3A電子封裝沿著參考線1-1’的部分截面圖，其附接到組合件的次一層次。
為了簡化和清楚示範，圖中的元件未必依比例繪製，並且不同圖中的相同參考數字大致是指相同的元件。如在此所用，「和/或」一詞包括所列關聯項目中之一或更多者的任一和所有的組合。附帶而言，在此所用的辭彙祇是為了描述特殊的實施例，並且不打算限制本揭示。如在此所用，單數形式打算也包括複數形式，除非上下文另有明確所指。將進一步了解「包括」、「包含」、「含有」和/或「涵括」等詞當用於本說明書時指定存在了所述的特色、數目、步驟、操作、元件和/或構件，但不排除存再或添加了一或更多個其他的特色數目、步驟、操作、元件、構件和/或其群組。將了解雖然可以在此使用第一、第二......等詞來描述多樣的構件、元件、區域、層和/或區段，但是這些構件、元件、區域、層和/或區段不應受限於這些詞。這些詞祇是用於區分某一構件、元件、區域、層和/或區段與另一者。因此，舉例而言，下面討論的第一構件、第一元件、第一區域、第一層和/或第一區段或可稱為第二構件、第二元件、第二區域、第二層和/或第二區段，而不偏離本揭示的教導。附帶而言，為了敘述的簡潔而省略了熟知之步驟和元件的敘述和細節。熟於此技藝者將體會如在此所用而關於電路操作的「於......期間」、「在與......的同時」、「當......時」等詞不是意謂動作立即發生在起始動作時的精確語詞，而是在由起始動作所起始的反應之間可以有某種小但合理的延遲，例如傳遞延遲。附帶而言，「在與......的同時」一詞意謂至少在起始動作的某部分持續時間裡發生特定的動作。使用「約」、「差不多」或「實質」等詞意謂元件的數值預期是靠近所述的數值或位置。然而，如此技藝所熟知，總有次要的變異而使數值或位置不是恰為所述者。除非另有指定，如在此所用的「在......之上」或「在......上」等詞包括指定之元件所可以直接或間接 實體接觸的指向、放置或關係。除非另有指定，如在此所用的「重疊」一詞包括指定之元件所可以至少部分重合或對齊於相同或不同平面的指向、放置或關係。要進一步了解下文所適當示範和描述的實施例可以具有實施例以及/或者可以在沒有在此未特定揭示的任何元件下來實施。
本敘述的多樣方面可以具體化為不同的形式，並且不應解讀成受限於在此所列的範例性實施例。本揭示提供的這些範例性實施例反而是要將本揭示的多樣方面傳遞給此技藝中的一般技術者。
圖1A示範依據第一實施例之電子封裝100或電子封裝結構100(例如半導體封裝100)的截面圖。圖1B示範半導體封裝100的截面圖，其附接到組合件的次一層次，例如電路板或印刷電路板(PCB)。依據本實施例，半導體封裝100包括基板(例如導線框110)、基板囊封劑131、電子晶粒120(例如半導體晶粒120)和封裝本體132。於一實施例，基板囊封劑131和封裝本體132乃建構成囊封劑結構130。於一實施例，半導體晶粒120可以是積體電路裝置，例如類比裝置、邏輯裝置、混合訊號裝置、電力裝置、離散裝置、感測器裝置、光學裝置和/或如熟於此技藝者所知的類似裝置。
於一實施例，導線框110包括晶粒襯墊111，其具有晶粒襯墊頂面111b和相對的晶粒襯墊底面111c。於一實施例，晶粒襯墊底面111c包括連續和實質平坦的表面。換另一種方式來說，晶粒襯墊底面111c形成為無、缺乏或沒有故意形成的凹陷部分或故意形成的蝕刻部分。於一實施例，晶粒襯墊111包括導電材料，例如銅、銅合金、鍍覆材料、其組合或如熟於此技藝者所知的其他材料。於一實施例，晶粒襯墊111包括實質矩形板狀，其具有四側和四個角，該等角可以圓化。要了解也可以使用其他形狀。於某些實施例，晶粒襯墊111的外周厚度可以使用例如蝕刻或打印技術而減少。
於一實施例，導線框110進一步包括多條導線112，其與晶粒襯墊111隔開。每條導線112包括導線頂面112b和相對的導線底面112c。於一實施例，基板囊封劑131囊封、覆蓋或包住例如導線框110的側部，但是從半導體封裝100往外突出的部分則例外，如下文所述。基板囊封劑131包括基板頂面131a和相對的基板底面131b。半導體晶粒120則電連接到晶粒襯墊111和多條導線112。
依據本實施例，半導體封裝100乃建構成具有晶粒襯墊突出部111a，其從基板底面131b或囊封劑130的底面突出或延伸到外面。晶粒襯墊突出部111a乃建構成比較好便於將半導體封裝100附接於電路板10。更特別而言，晶粒襯墊突出部111a同時提供垂直表面和水平表面以接合附接結構，例如焊球20，舉例而言如圖1B所示範。於某些實施例，晶粒襯墊突出部111a可以具有高達約10微米的厚度d1，特別是如果半導體封裝100的高度有所限制的話。於封裝高度或厚度不受限的其他實施例，厚度d1可以小於約25微米。依據本實施例，當半導體封裝100附接到印刷電路板10時，晶粒襯墊突出部111a乃建構成便於焊球20不僅包圍晶粒襯墊突出部111a的水平表面，還包圍其側向表面或垂直表面，這允許半導體封裝100更穩定和可靠的連接到電路板10或其他組合件結構。
於一實施例，多條導線112與晶粒襯墊111的周邊區段(譬如四側)隔開，並且導線可以安排在垂直於周邊區段的方向上。每條導線112進一步與其他導線112隔開，如此則某些實施例的導線彼此電斷連。要了解於某些實施例，某些導線112可以彼此電連接，此視系統應用而定。依據本實施例，每條導線112包括導線突出部112a，其從基板底面131b或囊封劑130的底面突出或延伸到外面。於一實施例，至少某些導線突出部112a形成為具有類似晶粒襯墊突出部111a的形狀。導線突出部112a突出到多條導線112之每一者的下部，並且突出到半導體封裝100的外面，如圖1A所大致示範。依據本實施例，導線突出部112a乃建構成比較好便於將半導體封裝100附接於電路板10。更特別而言，導線突出部112a 同時提供垂直表面和水平表面以接合附接結構，例如焊球20，舉例而言如圖1B所示範。於某些實施例，導線突出部112a可以具有小於約10微米的厚度d1，特別是如果半導體封裝100的高度有所受限的話。於封裝高度不受限的其他實施例，厚度d1可以大於約10微米。依據本實施例，當半導體封裝100附接到電路板10時，導線突出部112a乃建構成便於焊球20不僅包圍導線突出部112a的水平表面，還包圍其垂直表面或側向表面，這允許半導體封裝100更穩定和可靠的連接到印刷電路板10或其他組合件結構。
於某些實施例，半導體晶粒120具有類似板子的形狀，並且具有第一表面120a和相對於第一表面120a的第二表面120b。半導體晶粒120包括多個導電襯墊121，其形成在第一表面120a上。於某些實施例，半導體晶粒120可以包括保護層(未顯示)，其形成為覆蓋半導體晶粒120的第一表面120a但讓多個導電襯墊121暴露到外面。多個導電襯墊121可以包括鋁、鋁合金、銅或如熟於此技藝者所知的其他材料。
依據本實施例，半導體晶粒120安裝在導線框110上，使得第一表面120a和多個導電襯墊121面對導線框110的頂面或基板頂面131a。舉例來說，導電襯墊121可以使用多個導電凸塊122而附接或連接到導線框110。於某些實施例，半導體晶粒120的寬度可以大於晶粒襯墊111的寬度，使得至少部分的第一表面120a重疊至少部分的導線112。於一實施例，多於一個的導電凸塊122將半導體晶粒120連接到晶粒襯墊111，舉例而言如圖1A和1B所示範。
囊封劑130囊封導線框110和半導體晶粒120，以便保護導線框110和半導體晶粒120的暴露部分免於外部環境。依據本實施例，囊封劑130包括囊封導線框110的第一囊封劑131或基板囊封劑131以及囊封半導體晶粒120的第二囊封劑132或封裝本體132。囊封劑130可以建構成使得第一囊封劑131和第二囊封劑132乃一體成形。
基板囊封劑131囊封導線框110的側向表面，並且形成或提供成將導線框110的頂面和底面暴露到外面。附帶而言，基板囊封劑131形成或提供成暴露導線框110的晶粒襯墊突出部111a和導線突出部112a。依據本實施例，晶粒襯墊突出部111a和導線突出部112a形成為往外突出，使得導線底面112c和晶粒襯墊底面111c落在不同於基板底面131b的平面。封裝本體132囊封相鄰於基板頂面112b的半導體晶粒120。於某些實施例，基板囊封劑131的側表面和封裝本體132的側表面實質共平面。
參考圖1B，半導體封裝100可以安裝或附接到組合件10(例如電路板10)的次一層次。於一實施例，電路板10包括電路圖案11，其使用導電連接結構20(例如焊球20)而電連接到半導體封裝100的導線框110。於一實施例，焊球20連接在電路圖案11和導線框110的晶粒襯墊突出部111a之間，以及連接在電路圖案11和導線突出部112a之間。依據本實施例，焊球20連接到電路圖案11，如此以包圍晶粒襯墊突出部111a和導線突出部112a的側向表面或垂直表面。這些屬性便於半導體封裝100更穩定的連接到電路板10，藉此改善組合件結構的可靠度。於一實施例，第一焊料結構將晶粒襯墊底面111c電連接到電路圖案11的第一部分，並且第二焊料結構將導線112電連接到電路圖案11的第二部分，其中第一焊料結構具有大於第二焊料結構的寬度，舉例而言如圖1B所示範。於一實施例，第一焊料結構整個延伸跨越晶粒襯墊底面111c，舉例而言如圖1B所大致示範。於進一步實施例，第一焊料結構包圍從基板底面突出之晶粒襯墊的側向表面，並且第二焊料結構包圍從基板底面突出之多條導線中的一者的側向表面。
於某些實施例，將半導體封裝100連接到電路板10的焊球20具有約150微米或更小的厚度d2。於某些實施例，焊球20可以由導電材料所做成，例如錫/鉛、無鉛錫和如熟於此技藝者所知的其他類似的材料。
總而言之，根據本實施例的半導體封裝100包括晶粒襯墊突出部 111a和導線突出部112a，其突出到半導體封裝100的外面。這些突出部比較好便於使用導電結構(例如焊球20)以將半導體封裝100電連接到組合件的次一層次，例如電路板10。依據本實施例，導電結構包圍晶粒襯墊突出部111a和導線突出部112a的側向表面，以在半導體封裝100和電路板10之間提供更穩定的實體和電連接，藉此改善組裝結構的可靠度(亦即板層次可靠度)。
圖2A示範依據另一實施例之電子封裝200或電子封裝結構200(例如半導體封裝200)的截面圖。圖2B示範電子封裝200的截面圖，其附接到組合件的次一層次，例如電路板10。於某些實施例，半導體封裝200包括基板(例如導線框210)、基板囊封劑131、電子晶粒120(例如半導體晶粒120)和封裝本體132。於一實施例，基板囊封劑131和封裝本體132乃建構成囊封劑結構130。於一實施例，基板囊封劑131囊封、覆蓋或包住例如導線框210的側部。基板囊封劑131包括基板頂面131a和相對的基板底面131b。半導體封裝200類似於圖1A和1B所示範的半導體封裝100。因此，以下敘述將更集中在半導體封裝100和半導體封裝200之間的差異。
於一實施例，導線框210包括：晶粒襯墊211，其具有晶粒襯墊頂面211a和相對的晶粒襯墊底面211b；多條導線212，每條具有導線頂面212a和相對的導線底面212b；以及多個導電凸塊213，其配置在晶粒襯墊底面211b和導線底面212b上。於一實施例，部分的晶粒襯墊底面211b形成為具有多個襯墊部分211c，其由一或更多個凹陷所分開。換另一種方式來說，晶粒襯墊底面211b故意形成有多個凹陷部分，使得相較於晶粒襯墊底面111c(舉例而言如圖1A所示範)，晶粒襯墊底面211b不是連續或實質平坦的表面。依據本實施例，襯墊部分211c之間的凹陷是由基板囊封劑131所囊封。於一實施例，部分的晶粒襯墊底面211b和導線底面212b與基板囊封劑底面131b或囊封劑130的底面實質共平面，舉例而言如圖2A所示範。
依據本實施例，襯墊部分211c暴露到半導體封裝200的外面，並且導電凸塊213配置在襯墊部分211c之暴露的晶粒襯墊底面211b上或相鄰之。於一實施例，導電凸塊213配置在晶粒襯墊211的每個襯墊部分211c上。換另一種方式來說，晶粒襯墊211包括多個導電凸塊213，其沿著晶粒襯墊底面211b而配置。於某些實施例，導電凸塊213可以是焊料或其他類似的材料。依據本實施例，導電凸塊213乃形成為焊料在襯墊上(solder-on-pad，SOP)型的組態。於一實施例，晶粒襯墊211包括導電材料，例如銅、銅合金、鍍覆材料、其組合或如熟於此技藝者所知的其他材料。
於一實施例，晶粒襯墊211包括實質矩形板狀，其具有四側和四個角，該等角可以圓化。要了解也可以使用其他形狀。於某些實施例，晶粒襯墊211的外周厚度可以使用例如蝕刻或打印技術而減少。依據本實施例，半導體晶粒120使用例如導電凸塊122而電連接到晶粒襯墊211和多條導線212。於一實施例，使用多於一個的導電凸塊122來將半導體晶粒120電連接到晶粒襯墊211。
於一實施例，多條導線212與晶粒襯墊211的周邊區段(譬如四側)隔開，並且導線可以安排在垂直於周邊區段的方向上。每條導線212進一步與其他導線212隔開，如此則某些實施例的導線彼此電斷連。要了解於其他實施例，某些導線212可以依據特殊系統應用的需求而彼此電連接。依據本實施例，每條導線底面212b暴露到半導體封裝200的外面，並且包括配置在暴露之導線底面212b上的導電凸塊213，舉例而言如圖2A所示範。
依據本實施例，在半導體封裝200以焊球20附接到電路板10之前，導電凸塊213先放置到導線框210上，如此則焊球20不像先前的封裝結構那樣直接附接到導線框210。於一實施例，導電凸塊213和焊球20較佳而言包括相同的材料。於其他實施例，導電凸塊213和焊球20可以包括不同的材料。依據本實施例，藉由在附接半導體封裝200到組合件的次一層次之前先將導電凸塊213 放置到導線框210上，則半導體封裝200可以更容易和牢固的附接或連接到電路板10。這屬性提供更穩定的組裝結構，其進一步改善可靠度。於替代性實施例，在半導體封裝200附接於組合件的次一層次之前，焊球20可以有利而言先附接到導電凸塊213。於某些實施例，焊球20可以具有約200微米或更小的厚度d3。
圖3A示範依據進一步實施例之電子封裝300或電子封裝結構300(例如半導體封裝300)的平面圖。圖3B示範半導體封裝300沿著圖3A之參考線1-1’的部分截面圖。如圖3B所示範，半導體封裝300可以附接於例如組合件的次一層次，例如電路板10。依據本實施例，半導體封裝300包括基板(例如導線框310)、基板囊封劑131、半導體晶粒120和封裝本體132。於一實施例，基板囊封劑131和封裝本體132乃建構成囊封劑結構130。半導體封裝300類似於半導體封裝100和半導體封裝200，並且以下敘述將更集中在半導體封裝300和半導體封裝100、半導體封裝200之間的差異。
導線框310包括晶粒襯墊311，其具有晶粒襯墊頂面311a和相對的晶粒襯墊底面311b。於一實施例，晶粒襯墊311包括實質矩形板狀，其具有四側和四個角，該等角可以圓化。要了解也可以使用其他形狀。於某些實施例，晶粒襯墊311的外周厚度可以使用例如蝕刻或打印技術而減少。於一實施例，晶粒襯墊311包括導電材料，例如銅、銅合金、鍍覆材料、其組合或如熟於此技藝者所知的其他材料。
導線框310進一步包括多條導線312，其與晶粒襯墊311隔開。於一實施例，多條導線312與晶粒襯墊311的周邊區段(譬如四側)隔開，並且導線可以安排在垂直於周邊區段的方向上。於某些實施例，每條導線312進一步與其他導線312隔開，如此則導線彼此電斷連。要了解於其他實施例，某些導線312可以彼此電連接，此視特定系統應用的需求而定。依據本實施例，每條導線312包括第一導線部分312a和從第一導線部分312a側向延伸離開的第二導線部分 312b。依據本實施例，第二導線部分312b具有厚度減少的下部。於一實施例，第二導線部分312b的下部被半蝕刻。依據本實施例，第一導線部分312a包括導線底面312c，其暴露到半導體封裝300的外面；並且第二導線部分312b包括導線頂面312d，其建構成附接或電連接著半導體晶粒120。於一實施例，第一導線部分312a定位在導線框310的最外面部分，並且第一導線部分312a的導線底面312c暴露到半導體封裝300的外面。於一實施例，當半導體封裝300組裝或附接到電路板10時，第一導線部分312a的導線底面312c是建構成連接到導電結構20或焊球20的部分或表面。
第二導線部分312b形成為從第一導線部分312a延伸朝向晶粒襯墊311。由於每個第二導線部分312b的下部厚度有所減少，並且由囊封劑130(例如基板囊封劑131)所填充、囊封或覆蓋，故第二導線部分312b不暴露到半導體封裝300的外面。換另一種方式來說，每個第二導線部分312b的下部是由基板囊封劑131或囊封劑結構130所囊封。依據本實施例，半導體晶粒120附接到第二導線部分312b的導線頂面312d。於一實施例，半導體晶粒120上的導電襯墊121以導電凸塊122而電連接到第二導線部分312b和晶粒襯墊頂面311a。依據本實施例，半導體晶粒120定位成重疊第二導線部分312b但不重疊第一導線部分312a。換另一種方式來說，雖然半導體晶粒120的周邊表面120c定位在第二導線部分312b上，但是周邊表面120c不重疊第一導線部分312a。
依據本實施例，第一連接點P1(多條導線312的每一者和電路板10在此彼此連接)定位在第一導線部分312a的導線底面312c上，並且第二連接點P2(多條導線312的每一者和半導體晶粒120在此彼此連接)定位在每個第二導線部分312b的導線頂面312d上。換另一種方式來說，第一連接點P1和第二連接點P2定位成彼此側向分開。如之前所述，第一連接點P1(多條導線312的每一者和電路板10在此彼此連接)和第二連接點P2(多條導線312的每一者和半導體晶粒 120在此彼此連接)定位成致使彼此不重疊，藉此達到組裝結構可靠度測試中的改善結果。
舉例而言，在習用的半導體封裝之情形，第一連接點P1和第二連接點P2彼此重疊，而習用的半導體封裝在板層次可靠度測試期間展現598次循環的溫度循環耐久性。然而，在根據本實施例的半導體封裝300之情形，第一連接點P1和第二連接點P2彼此不重疊，而半導體封裝300展現1104次循環的溫度循環耐久性，這是習用封裝之溫度循環耐久性的大約二倍。
半導體封裝結構的溫度循環耐久性乃測試如下：將半導體封裝放置在包住的腔室中，並且在以規律間隔而將腔室溫度升高到最高溫度或將腔室溫度降低到最低溫度的同時來調查半導體封裝是否扭曲。附帶而言，循環典型而言對應於腔室內部溫度從參考溫度(譬如室溫)上升到最高溫度、下降到最低溫度、然後上升到參考溫度這期間的測量時間。
於一實施例，第二導線部分312b相對於第一導線部分312a而呈角度，如圖3A所示範，以便在半導體晶粒120上容納I/O襯墊布局組態。附帶而言，於一實施例，一或更多個第二導線部分312b相較於其他第二導線部分312b而有不同的尺寸或側向寬度，如圖3A所示範，以便在半導體晶粒120上容納多於一個的I/O襯墊。
總而言之，於半導體封裝300，第一連接點P1(多條導線312的每一者和電路板10在此彼此連接)和第二連接點P1(多條導線312的每一者和半導體晶粒120在此彼此連接)定位成致使彼此不重疊，藉此改善半導體封裝300的板層次可靠度。
要了解半導體封裝300的特色可以應用到之前所述的半導體封裝100和200。而且，半導體封裝100的特色可以應用到半導體封裝200或300，或者特色可以組合在一個半導體封裝中。
鑒於以上所有內容，明顯的是揭示了新穎的結構和方法。除了其他特色以外，尤其包括的是突出部結構、導電凸塊結構和/或連接點結構，其建構成改善板層次或組裝結構可靠度。更特別而言，在此單獨或以多樣組合所述的特色減少了源自溫度循環耐久測試以及其他的板層次失效。
雖然本發明已經參考其範例性實施例而特別示範和描述，不過此技藝中的一般技術者將了解當中可以做出許多形式和細節上的改變，而不偏離本發明如以下請求項所界定的精神和範圍。舉例來說，半導體封裝可以建構成多晶片封裝。本實施例因此想要在所有方面視為示範性的而非限制性的，而要參考所附申請專利範圍而非前面的敘述以指出本發明的範圍。
如下文的申請專利範圍所反映，發明面向可以少於前面揭示之單一實施例的全部特色。因此，下文所表達的申請專利範圍在此明確併入【實施方式】，而每個請求項各自代表本發明分開的實施例。此外，雖然在此所述的某些實施例包括由其他實施例所包括的某些而非其他的特色，不過不同實施例的特色組合意謂是在本發明的範圍裡，並且意謂形成不同的實施例，如熟於此技藝者所會理解。
100:電子封裝、電子封裝結構、半導體封裝
110:導線框
111:晶粒襯墊
111a:晶粒襯墊突出部
111b:晶粒襯墊頂面
111c:晶粒襯墊底面
112:導線
112a:導線突出部
112b:導線頂面
112c:導線底面
120:電子晶粒、半導體晶粒
120a:第一表面
120b:第二表面
120c:周邊表面
121:導電襯墊
122:導電凸塊
130:囊封劑結構
131:基板囊封劑、第一囊封劑
131a:基板頂面
131b:基板底面
132:封裝本體、第二囊封劑
d1:晶粒襯墊突出部或導線突出部的厚度

Claims (15)

  1. 一種提供電子封裝結構的方法，其包括：提供基板，所述基板包括：晶粒襯墊，其具有晶粒襯墊頂面和相對的晶粒襯墊底面，其中所述晶粒襯墊包括導電材料；導線，其與所述晶粒襯墊側向隔開；以及基板囊封劑，其插在所述晶粒襯墊和所述導線之間，其中所述基板囊封劑具有基板囊封劑頂面和相對的基板囊封劑底面，並且其中所述晶粒襯墊和所述導線從所述基板囊封劑底面往外突出；在提供具有所述晶粒襯墊、所述導線和所述基板囊封劑的所述基板之後：提供電子裝置，所述電子裝置具有第一主要表面、與所述第一主要表面相對的第二主要表面以及在截面圖中的一對相對的外邊緣；將所述電子裝置連接到所述基板，以使得所述電子裝置的所述第一主要表面是與所述晶粒襯墊頂面和所述導線的上表面隔開，並且所述外邊緣在所述截面圖中與所述導線中相對的一對導線重疊；以及提供封裝本體，其囊封所述電子裝置和所述基板囊封劑頂面，以使得所述基板囊封劑底面暴露到所述封裝本體之外。
  2. 如申請專利範圍第1項的方法，其中：提供所述基板包括：提供所述晶粒襯墊，所述晶粒襯墊包括從所述晶粒襯墊底面向內延伸的襯墊部分，其中所述襯墊部分由凹陷所分開；以及提供被設置在所述凹陷內的所述基板囊封劑。
  3. 如申請專利範圍第1項的方法，進一步包括：提供電路板，其具有形成在上面的電路圖案；以及 使用導電結構將所述基板連接到所述電路圖案。
  4. 如申請專利範圍第3項的方法，其中：提供所述基板包括提供包括連續和實質平坦的表面的所述晶粒襯墊底面；以及將所述基板連接到所述電路圖案包括：以第一導電結構將所述晶粒襯墊底面連接到所述電路圖案的第一部分；以及以第二導電結構將導線連接到所述電路圖案的第二部分，其中所述第一導電結構具有大於所述第二導電結構的寬度。
  5. 如申請專利範圍第4項的方法，其中：連接所述晶粒襯墊底面包括提供整個延伸跨越所述晶粒襯墊底面的所述第一導電結構。
  6. 如申請專利範圍第3項的方法，其中：將所述基板連接到所述電路圖案包括：提供第一導電結構，其包圍從所述基板底面突出的所述晶粒襯墊的垂直側表面；以及提供第二導電結構，其包圍從所述基板底面突出的所述導線中之一者的垂直側表面。
  7. 如申請專利範圍第3項的方法，其中：提供所述基板包括提供具有第一導線部分以及第二導線部分的第一導線，所述第一導線部分暴露到所述基板底面的外面，並且所述第二導線部分側向延伸朝向所述晶粒襯墊，並且具有由所述基板囊封劑所囊封的凹陷底面；提供所述電子裝置包括提供與所述第一主要表面相鄰的導電襯墊；將所述電子裝置連接到所述基板包括將所述導電襯墊連接到所述第二導線 部分作為第一連接點；以及將所述基板連接到所述電路圖案包括在第二連接點將所述第一導線連接到所述電路圖案，其中所述第一連接點和所述第二連接點側向分開，並且其中所述電子裝置重疊所述第一連接點但不重疊所述第二連接點。
  8. 如申請專利範圍第1項的方法，其中：提供所述電子裝置包括提供與所述第一主要表面相鄰的導電襯墊；以及將所述電子裝置連接到所述基板包括以導電凸塊將所述導電襯墊連接到所述導線和所述晶粒襯墊，以使得多於一個的導電凸塊將所述電子裝置連接到所述晶粒襯墊。
  9. 一種提供電子封裝結構的方法，其包括：提供基板，所述基板包括晶粒襯墊、與所述晶粒襯墊隔開的導線和插在所述晶粒襯墊和所述導線之間的基板囊封劑，其中所述導線各自包括第一部分和與所述第一部分一體成形的第二部分，以及其中所述基板囊封劑包括基板囊封劑頂面和相對的基板囊封劑底面，並且其中所述基板囊封劑覆蓋所述第一部分的側向表面和所述第二部分的側向表面的至少部分；在提供包括所述晶粒襯墊、所述導線和所述基板囊封劑的所述基板之後：提供電子裝置；以導電凸塊將所述電子裝置連接到所述導線的所述第一部分，以界定第一連接點；以及提供封裝本體，其囊封所述電子裝置和所述基板囊封劑頂面，以使得所述基板囊封劑底面暴露到所述封裝本體之外，其中：所述導線的所述第二部分被配置以界定第二連接點，用以將所述電子封裝結構附接至組合件的次一層次；所述第一連接點和所述第二連接點彼此側向分開；以及 所述電子裝置具有側向插入在第一導線上的所述第一連接點之一者和所述第一導線上的所述第二連接點之一者之間的邊緣。
  10. 如申請專利範圍第9項的方法，其中：提供所述基板包括相對於所述導線的所述第二部分而呈角度提供所述導線的所述第一部分，其中至少一第一部分具有大於另一第一部分的寬度。
  11. 如申請專利範圍第9項的方法，其中：提供所述基板囊封劑包括將所述晶粒襯墊和所述導線暴露於所述基板囊封劑底面。
  12. 如申請專利範圍第11項的方法，其中提供所述基板囊封劑包括：提供所述基板囊封劑，以使得所述晶粒襯墊和所述導線的其他部分從所述基板囊封劑底面往外突出以使所述晶粒襯墊和所述導線具有暴露的側向表面部分，所述暴露的側向表面部分被配置以接合焊料結構。
  13. 如申請專利範圍第9項的方法，其中提供所述基板包括提供所述晶粒襯墊，所述晶粒襯墊包括從所述晶粒襯墊底面向內延伸的襯墊部分，其中所述襯墊部分由凹陷所分開；以及提供被設置在所述凹陷內的所述基板囊封劑。
  14. 一種電子封裝結構，其包括：基板，其包括：晶粒襯墊，其具有晶粒襯墊頂面和相對的晶粒襯墊底面，其中所述晶粒襯墊包括導電材料，以及其中所述晶粒襯墊包括從所述晶粒襯墊底面向內延伸且由凹陷所分開的襯墊部分；多個導線，其與所述晶粒襯墊側向隔開；以及基板囊封劑，其插在所述晶粒襯墊和所述多個導線之間，其中所述基板囊封劑具有基板囊封劑頂面和相對的基板囊封劑底面，以及其中所述基 板囊封劑被設置在所述凹陷內，並且其中所述晶粒襯墊和所述多個導線從所述基板囊封劑底面往外突出；以及電子晶粒，其具有第一主要表面、與所述第一主要表面相對的第二主要表面以及在截面圖中的一對相對的外邊緣，其中所述電子晶粒的所述第一主要表面是與所述晶粒襯墊頂面和所述多個導線的上表面隔開，並且其中所述外邊緣在所述截面圖中與一對導線重疊，並且其中所述電子晶粒電耦合於所述晶粒襯墊和所述多個導線。
  15. 如申請專利範圍第14項的電子封裝結構，進一步包括：封裝本體，其囊封所述電子晶粒和所述基板頂面，其中所述基板底面暴露到外面。
TW107134662A 2015-03-03 2016-01-20 電子封裝結構 TWI689070B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2015-0029706 2015-03-03
KR1020150029706A KR101647587B1 (ko) 2015-03-03 2015-03-03 반도체 패키지
??10-2015-0029706 2015-03-03
US14/984,554 US9929075B2 (en) 2015-03-03 2015-12-30 Chip-scale electronic package structure with conductive connective element having increased surface area and laterally spaced connection points for improved connectivity
US14/984,554 2015-12-30

Publications (2)

Publication Number Publication Date
TW201906113A TW201906113A (zh) 2019-02-01
TWI689070B true TWI689070B (zh) 2020-03-21

Family

ID=56713636

Family Applications (5)

Application Number Title Priority Date Filing Date
TW109106523A TWI761773B (zh) 2015-03-03 2016-01-20 電子封裝結構
TW111110213A TWI829115B (zh) 2015-03-03 2016-01-20 電子封裝結構
TW107134662A TWI689070B (zh) 2015-03-03 2016-01-20 電子封裝結構
TW112149753A TW202416485A (zh) 2015-03-03 2016-01-20 電子封裝結構
TW105101689A TWI646645B (zh) 2015-03-03 2016-01-20 電子封裝結構

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW109106523A TWI761773B (zh) 2015-03-03 2016-01-20 電子封裝結構
TW111110213A TWI829115B (zh) 2015-03-03 2016-01-20 電子封裝結構

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW112149753A TW202416485A (zh) 2015-03-03 2016-01-20 電子封裝結構
TW105101689A TWI646645B (zh) 2015-03-03 2016-01-20 電子封裝結構

Country Status (3)

Country Link
US (3) US9929075B2 (zh)
KR (1) KR101647587B1 (zh)
TW (5) TWI761773B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017147272A (ja) * 2016-02-15 2017-08-24 ローム株式会社 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体
US20180130761A1 (en) * 2016-11-09 2018-05-10 Samsung Electro-Mechanics Co., Ltd. Semiconductor package, manufacturing method thereof, and electronic element module using the same
US11444048B2 (en) * 2017-10-05 2022-09-13 Texas Instruments Incorporated Shaped interconnect bumps in semiconductor devices
US11062980B2 (en) * 2017-12-29 2021-07-13 Texas Instruments Incorporated Integrated circuit packages with wettable flanks and methods of manufacturing the same
US10886201B2 (en) * 2018-02-15 2021-01-05 Epistar Corporation Power device having a substrate with metal layers exposed at surfaces of an insulation layer and manufacturing method thereof
US10847483B2 (en) * 2018-08-29 2020-11-24 Texas Instruments Incorporated Integrated circuits with conductive bumps having a profile with a wave pattern
US20200135632A1 (en) * 2018-10-24 2020-04-30 Texas Instruments Incorporated Die isolation on a substrate
US11177195B2 (en) 2019-04-25 2021-11-16 Texas Instruments Incorporated Multi-lead adapter
DE102019127791B4 (de) * 2019-10-15 2022-09-01 Infineon Technologies Ag Package mit separaten Substratabschnitten und Verfahren zum Herstellen eines Packages
US11610834B2 (en) * 2019-10-16 2023-03-21 Advanced Semiconductor Engineering, Inc. Leadframe including conductive pillar over land of conductive layer
JP2022078697A (ja) * 2020-11-13 2022-05-25 ローム株式会社 半導体装置
CN113782453B (zh) * 2021-11-12 2022-02-08 深圳中科四合科技有限公司 一种引线框架的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030001252A1 (en) * 2000-03-25 2003-01-02 Ku Jae Hun Semiconductor package including stacked chips
US20030102543A1 (en) * 2001-11-30 2003-06-05 Noritaka Anzai Resin-molded semiconductor device
TW201306142A (zh) * 2011-07-25 2013-02-01 Advanced Semiconductor Eng 具有保護層的半導體封裝及其製作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025640A (en) * 1997-07-16 2000-02-15 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP3645197B2 (ja) * 2001-06-12 2005-05-11 日東電工株式会社 半導体装置およびそれに用いる半導体封止用エポキシ樹脂組成物
US20030006055A1 (en) * 2001-07-05 2003-01-09 Walsin Advanced Electronics Ltd Semiconductor package for fixed surface mounting
TWI233172B (en) * 2003-04-02 2005-05-21 Siliconware Precision Industries Co Ltd Non-leaded semiconductor package and method of fabricating the same
US7135357B2 (en) * 2003-10-06 2006-11-14 E. I. Du Pont De Nemours And Company Process for making an organic electronic device having a roughened surface heat sink
KR100642748B1 (ko) * 2004-07-24 2006-11-10 삼성전자주식회사 리드 프레임과 패키지 기판 및 이들을 이용한 패키지
WO2007005263A2 (en) * 2005-06-30 2007-01-11 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
US8698294B2 (en) * 2006-01-24 2014-04-15 Stats Chippac Ltd. Integrated circuit package system including wide flange leadframe
US7893545B2 (en) * 2007-07-18 2011-02-22 Infineon Technologies Ag Semiconductor device
US20090127682A1 (en) * 2007-11-16 2009-05-21 Advanced Semiconductor Engineering, Inc. Chip package structure and method of fabricating the same
US8067821B1 (en) * 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US20110014746A1 (en) * 2009-07-17 2011-01-20 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Conductive TSV in Peripheral Region of Die Prior to Wafer Singulaton
US7994615B2 (en) * 2009-08-28 2011-08-09 International Rectifier Corporation Direct contact leadless package for high current devices
KR20120031681A (ko) * 2010-09-27 2012-04-04 삼성테크윈 주식회사 반도체 패키지 및 그 제조 방법
US9472427B2 (en) * 2011-03-22 2016-10-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming leadframe with notched fingers for stacking semiconductor die
KR101546572B1 (ko) 2013-07-16 2015-08-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
TWI593067B (zh) * 2014-02-26 2017-07-21 林朋科技股份有限公司 半導體封裝結構

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030001252A1 (en) * 2000-03-25 2003-01-02 Ku Jae Hun Semiconductor package including stacked chips
US20030102543A1 (en) * 2001-11-30 2003-06-05 Noritaka Anzai Resin-molded semiconductor device
TW201306142A (zh) * 2011-07-25 2013-02-01 Advanced Semiconductor Eng 具有保護層的半導體封裝及其製作方法

Also Published As

Publication number Publication date
TWI829115B (zh) 2024-01-11
US20160260656A1 (en) 2016-09-08
US11011455B2 (en) 2021-05-18
TW201906113A (zh) 2019-02-01
US20180166365A1 (en) 2018-06-14
TW202226500A (zh) 2022-07-01
TW202416485A (zh) 2024-04-16
TWI646645B (zh) 2019-01-01
TW201705415A (zh) 2017-02-01
KR101647587B1 (ko) 2016-08-10
TWI761773B (zh) 2022-04-21
TW202025422A (zh) 2020-07-01
US20210265244A1 (en) 2021-08-26
US9929075B2 (en) 2018-03-27

Similar Documents

Publication Publication Date Title
TWI689070B (zh) 電子封裝結構
US7339278B2 (en) Cavity chip package
US8253232B2 (en) Package on package having a conductive post with height lower than an upper surface of an encapsulation layer to prevent circuit pattern lift defect and method of fabricating the same
TWI499032B (zh) 積體電路層疊封裝件堆疊系統
TWI495082B (zh) 多層半導體封裝
US10361177B2 (en) Semiconductor package having a molding layer including a molding cavity and method of fabricating the same
US20120020040A1 (en) Package-to-package stacking by using interposer with traces, and or standoffs and solder balls
US20110074037A1 (en) Semiconductor device
US9533878B2 (en) Low stress compact device packages
TWI420630B (zh) 半導體封裝結構與半導體封裝製程
US20070164411A1 (en) Semiconductor package structure and fabrication method thereof
US20200105640A1 (en) Semiconductor device
US20220013487A1 (en) Semiconductor package
US6166435A (en) Flip-chip ball grid array package with a heat slug
TWI395280B (zh) 用於晶圓級半導體測試之測試座及測試板
US20050133913A1 (en) Stress distribution package
US8039941B2 (en) Circuit board, lead frame, semiconductor device, and method for fabricating the same
US11694950B2 (en) Semiconductor package
US20060108681A1 (en) Semiconductor component package
JP2006086150A (ja) 半導体装置
US20230187303A1 (en) Semiconductor package
KR20080084075A (ko) 적층 반도체 패키지
KR100813621B1 (ko) 적층형 반도체 소자 패키지
KR20080001398A (ko) 반도체 패키지 및 그 제조 방법
JP2008053614A (ja) Ｂｇａ型パッケージ