CN105719981B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN105719981B
CN105719981B CN201410736249.9A CN201410736249A CN105719981B CN 105719981 B CN105719981 B CN 105719981B CN 201410736249 A CN201410736249 A CN 201410736249A CN 105719981 B CN105719981 B CN 105719981B
Authority
CN
China
Prior art keywords
layer
detection light
auxiliary layer
wavelength
optics auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410736249.9A
Other languages
English (en)
Other versions
CN105719981A (zh
Inventor
胡华勇
丁丽华
何伟明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410736249.9A priority Critical patent/CN105719981B/zh
Priority to US14/947,673 priority patent/US9640446B2/en
Publication of CN105719981A publication Critical patent/CN105719981A/zh
Application granted granted Critical
Publication of CN105719981B publication Critical patent/CN105719981B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023—Aligning or positioning in direction perpendicular to substrate surface
    • G03F9/7034—Leveling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

一种半导体结构及其形成方法，其中，所述半导体结构的形成方法，包括：半导体衬底，所述半导体衬底上形成有半导体器件；形成覆盖所述半导体衬底和半导体器件的介质层；在所述介质层上形成光学辅助层，所述光学辅助层用于在进行平整度检测时，反射入射的平整度检测光并吸收穿过光学辅助层的平整度检测光；在所述光学辅助层上形成光刻胶层；检测半导体衬底的平整度，对所述光刻胶层进行曝光。本发明的方法，提高了平整度检测的可靠性和准确性。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制作领域，特别涉及一种半导体结构及其形成方法。
背景技术
光刻作为半导体制造过程中的一道非常重要的工序，它是将掩模板上的图形通过曝光转移到晶圆上的工艺过程，被认为是大规模集成电路制造中的核心步骤。半导体制造中一系列复杂而耗时的光刻工艺主要是由相应的曝光机来完成。而光刻技术的发展或者说曝光机技术的进步主要是围绕着线宽、套刻(overlay)精度和产量这三大指标展开的。
在半导体制作中，曝光过程主要包括三大步骤：更换载物台(stage)上晶圆的步骤；对载物台上的晶圆进行对准的步骤；进行曝光，将掩模板上的图案转移到晶圆上的步骤。其中对载物台上的晶圆进行对准的步骤包括：平整度检测步骤和检测对准标记的步骤，平整度检测步骤是对晶圆进行平整度的测量，检测对准标记的步骤是检测晶圆上形成的对准标记，从而建立晶圆载物台、晶圆和掩膜版之间的位置关系。
晶圆的平整度检测一般在对准标记检测步骤和曝光步骤之前，平整度检测采用非接触的测量，常用的非接触式的测量方法有三种：光学测量法、电容测量法、气压测量法。
在现今的扫描投影曝光装置中，多采用光刻测量法来实现对晶圆的平整度检测，平整度检测是通过曝光装置中的平整度检测单元实现的，所述平整度检测单元包括光发射单元和光接收单元，所述光发射单元用于产生检测光，所述光接收单元用于接收半导体衬底反射的检测光，具体过程请参考图1，首先提供半导体衬底100，所述半导体衬底100上形成有介质层101，在所述介质层上101形成填充层102，在所述填充层102上形成光刻胶层103；然后将所述半导体衬底100置于曝光装置的载物台上；在进行曝光之前，进行平整度检测的步骤，平整度检测单元中的光发射单元11发射检测光，所述检测光在半导体衬底100上，半导体衬底100反射检测光，同时光接收单元12接收半导体衬底100反射的检测光，在平整度的测量过程中，所述平整度检测单元沿与半导体衬底100的表面平行的扫描方向13扫描。
但是，上述测量平整度的测量方法的精度有限。
发明内容
本发明解决的问题是提高平整度测量的精度。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：半导体衬底，所述半导体衬底上形成有半导体器件；形成覆盖所述半导体衬底和半导体器件的介质层；在所述介质层上形成光学辅助层，所述光学辅助层用于在进行平整度检测时，反射入射的平整度检测光并吸收穿过光学辅助层的平整度检测光；在所述光学辅助层上形成光刻胶层；检测半导体衬底的平整度，对所述光刻胶层进行曝光。
可选的，所述平整度检测和曝光过程在曝光设备内进行，所述曝光设备包括平整度检测单元，所述平整度检测单元包括光发射单元和光接收单元，所述光发射单元用于产生平整度检测光，并使平整度检测光照射半导体衬底，所述光接收单元用于接收光学辅助层反射的平整度检测光。
可选的，所述平整度检测光为使用波长在200-700nm范围内的单一波长检测光，且该波长条件下光学辅助层的吸光系数大于0.1。
可选的，所述平整度检测光为使用波长在200-700nm范围内的具有一定波长范围的宽波，且该宽波波长条件下光学辅助层吸光系数大于0.1。
可选的，所述曝光装置还包括对准标记检测单元，用于检测半导体衬底上的对准标记，在进行对准标记检测时，所述对准标记检测单元发射晶圆对准检测光照射对准标记。
可选的，所述晶圆对准检测光的使用波长不同与平整度检测管的使用波长。
可选的，所述晶圆对准检测光为使用波长在400-1200nm范围内的单一波长检测光，且该波长条件下光学辅助层的吸光系数小于0.1。
可选的，所述晶圆对准检测光为使用波长在400-1200nm范围内的具有一定波长范围的宽波，且该宽波波长条件下光学辅助层吸光系数小于0.1
可选的，所述光学辅助层的材料为SiON、SiOC、无定形碳、有机旋涂材料。
可选的，所述有机旋涂材料中含有能吸收平整度检测光的染料。
可选的，所述染料为苯骈三氮唑，苯甲酮，蒽，萘及其衍生物中的一种或几种。
可选的，所述有机旋涂材料中包括树脂，所述树脂为聚酯树脂、丙烯酸树脂、纤维素树脂、聚烯烃树脂、聚氯乙烯树脂、聚碳酸酯、聚氨酯、丙烯腈树脂。
可选的，所述介质层中存在凹陷，在形成光学辅助层之前，在所述介质层上形成填充层，所述填充层填充凹陷。
可选的，在所述填充层上形成氧化硅层；在氧化硅层上形成光学辅助层；在光学辅助层上形成底部抗反射涂层；在底部抗反射涂层上形成光刻胶层。
可选的，在填充层上形成光学辅助层；在光学辅助层上形成氧化硅层；在氧化硅层上形成底部抗反射涂层；在底部抗反射涂层上形成光刻胶层。
可选的，在填充层上形成光学辅助层；在光学辅助层上形成含硅的底部抗反射涂层；在含硅的底部抗反射涂层上形成光刻胶层。
本发明实施例还提供了一种半导体结构，包括：半导体衬底，所述半导体衬底上形成有半导体器件；覆盖所述半导体衬底和半导体器件的介质层；位于介质层上的光学辅助层，所述光学辅助层用于在进行平整度检测时，反射入射的平整度检测光并吸收穿过光学辅助层的平整度检测光；位于所述光学辅助层上的光刻胶层。
可选的，所述平整度检测光的使用波长在200-700nm波长范围内,且在该平整度检测光的波长条件下光学辅助层在的吸光系数大于0.1。
可选的，所述半导体衬底上形成有对准标记，在进行对准标记检测时，曝光装置中的对准标记检测单元发射晶圆对准检测光照射对准标记，所述晶圆对准检测光的使用波长不同于平整度检测光的使用波长。
可选的，所述晶圆对准检测光的使用波长在400-1200nm波长范围内,且在该晶圆对准检测光条件下光学辅助层在的吸光系数小于0.1。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的半导体结构的形成方法，在半导体衬底上形成介质层后，在介质层上形成光学辅助层，并且光学辅助层在进行平整度检测时反射入射的平整度检测光并吸收穿过光学辅助层的平整度检测光，光学辅助层形成在介质层上，使得形成的光学辅助层的表面平坦度可以较高，因而在进行平整度的检测时，光学辅助层表面反射的平整度检测光的分布较为均匀，通过接收反射的平整度检测光可以实现较精确的平整度检测，并且平整度检测光照射光学辅助层时，平整度检测光不会透过光学辅助层向下传输，从而减少了光学辅助层底部的其他结构反射平整度检测光带来的噪声，提高了平整度检测的精度。
进一步，所述平整度检测光为使用波长在200-700nm范围内的单一波长检测光或者具有一定波长范围的宽波，且该波长条件下光学辅助层的吸光系数大于0.1，所述晶圆对准检测光为使用波长在400-1200nm范围内的单一波长检测光或具有一定波长范围的宽波，且该波长条件下光学辅助层的吸光系数小于0.1，在进行平整度检测时，光学辅助层对使用波长在200-700nm波长范围内的平整度检测光的吸收能力大，使得透过光学辅助层的平整度检测光尽可能的被光学辅助层吸收，使得平整度检测光不会透过光学辅助层向下传输，从而减少了光学辅助层底部半导体衬底表面以及金属互连线等反射平整度检测光带来的噪声，提高了平整度检测的精度，同时，光学辅助层对使用波长在400-1200nm波长范围内晶圆对准检测光的吸收能力小，晶圆对准检测光透过光学辅助层向下传输，晶圆对准的过程不会受到影响。
进一步，所述晶圆对准检测光的波长大于平整度检测光的波长，在进行对准标记检测时，晶圆对准检测光能透过光学辅助层向下传输，照亮对准标记，实现对转标记的检测步骤。
本发明的半导体结构，介质层上形成有光学辅助层，光学辅助层上形成有光刻胶层，光学辅助层在进行平整度检测时反射入射的平整度检测光并吸收穿过光学辅助层的平整度检测光，光学辅助层形成在介质层上，使得形成的光学辅助层的表面平坦度可以较高，因而在进行平整度的检测时，光学辅助层表面反射的平整度检测光的分布较为均匀，通过接收反射的平整度检测光可以实现较精确的平整度检测。
附图说明
图1为现有技术进行平整度检测时的结构示意图；
图2～图7为本发明实施例半导体结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所言，现有技术平整度的测量方法的精度有限。
请参考图1，研究发现，在半导体的制作工艺中，半导体衬底100上会形成半导体器件，比如晶体管等，介质层101中会形成与半导体器件连接的金属互连结构，比如金属插塞和金属互连线等，金属插塞和金属互连线的材料为金属，介质层的材料为氧化硅等，在进行平整度的检测时，检测光，在进行平整度的检测时，入射的检测光会经过光刻胶层103、填充层102和介质层101向下传输，在半导体衬底100表面发生反射，但是在平整度检测的过程中平整度检测单元沿扫描方向13进行扫描时，光发射单元11发射的检测光也会沿扫描方向运行，如图1中所示，光发射单元11和光接收单元12为实线时表示平整度检测单元位于第一位置，光发射单元11和光接收单元12为虚线时表示平整度检测单元沿扫描方向13运行到第二位置，在扫描过程中光发射单元11发射的部分检测光会被金属互连结构的表面反射，反射后的检测光被光接收单元12接收，由于金属互连结构的表面与半导体衬底100表面的高度不相同，因而光接收单元12接收的反射检测光存在较大的噪音，使得平整度的检测精度降低。
为此本发明提供了一种半导体结构及其形成方法，在半导体衬底上形成介质层后，在介质层上形成光学辅助层，并且光学辅助层在进行平整度检测时反射入射的平整度检测光并吸收穿过光学辅助层的平整度检测光，光学辅助层形成在介质层上，使得形成的光学辅助层的表面平坦度可以较高，因而在进行平整度的检测时，光学辅助层表面反射的平整度检测光的分布较为均匀，通过接收反射的平整度检测光可以实现较精确的平整度检测，并且平整度检测光照射光学辅助层时，平整度检测光不会透过光学辅助层向下传输，从而减少了光学辅助层底部的其他结构反射平整度检测光带来的噪声，提高了平整度检测的精度。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图2～图7为本发明实施例半导体结构的形成过程的剖面结构示意图。
请参考图2，半导体衬底200，所述半导体衬底200上形成有半导体器件；形成覆盖所述半导体衬底200和半导体器件的介质层201。
所述半导体衬底200的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。
所述半导体衬底200上形成有半导体器件，比如晶体管等，所述晶体管包括位于半导体衬底200表面上的栅极结构以及位于栅极结构两侧的半导体衬底200的源区和漏区，所述栅极结构包括位于半导体衬底200上的栅介质层、位于栅介质层上的栅电极，所述介质层201内形成有与晶体管的源区、漏区或栅电极电连接的金属插塞以及与金属插塞电连接的金属互连层。
所述介质层201可以为单层或多层(≥2层)堆叠结构，介质层201为多层堆叠结构时，每一层介质层中形成相应的金属插塞和与金属插塞连接的金属互连层。
在形成金属插塞和金属互连层的过程中，化学机械平坦化工艺会使得部分所述介质层201的表面会存在凹陷，为了保证后续形成光学辅助层具有平坦的表面，以利于平整度的检测，本实施例中，在形成光学辅助层之前，还包括：在介质层201上形成填充层202，所述填充层202填充介质层201表面的凹陷。需要说明的是，介质层201中凹陷的形成可以是其他原因造成，比如：在介质层沉积工艺过程形成的表面凹陷。
所述填充层202的材料为有机材料，形成工艺为旋涂工艺。所述有机材料可以为含碳元素的有机材料。
参考图3，在所述介质层201上形成光学辅助层203，所述光学辅助层203用于在进行平整度检测时，反射入射的平整度检测光并吸收穿过光学辅助层203的平整度检测光。
本实施例中，所述光学辅助层203形成在介质层201上的填充层202表面上。
本实施例中，后续在光学辅助层203上形成光刻胶层，在对光刻胶层进行曝光之前，需要检测半导体衬底200的平整度，以实现对光刻胶层的精准曝光。
后续进行的平整度检测和曝光过程均是在曝光设备内进行，所述曝光设备包括平整度检测单元，所述平整度检测单元包括光发射单元和光接收单元，所述光发射单元用于产生平整度检测光，并使平整度检测光照射半导体衬底，所述光接收单元用于接收光学辅助层反射的平整度检测光。
所述曝光装置还包括对准标记检测单元，用于检测半导体衬底上的对准标记，在进行对准标记检测时，所述对准标记检测单元发射晶圆对准检测光照射对准标记。
作为一个实施例，对准标记检测单元包括：光源(例如卤素灯)、固定的检测基准标记、光学成像系统及摄像元件(CCD)等，对比标记的检测过程中，所述光源发射晶圆对准检测光，对半导体衬底上的对准标记进行照明，摄像元件(CCD)接收并将来自对准标记的反射光，使对准标记和检测基准标记同时成像在CCD的拍摄面上，通过对CCD上的图像信号进行信号处理，获得对准标记的以检测基准标记作为原点的位置坐标。
所述对准标记形成在光学辅助层203底部的介质层201中或者半导体衬底200表面上。
平整度检测可以在对准标记检测之前或之后进行。
所述平整度检测光的使用波长与晶圆对准检测光不同，所述平整度检测光的使用波长为200-700nm，可以为200nm、300nm、400nm、500nm、600nm、700nm，晶圆对准检测光的使用波长为400-1200nm，可以为400nm、500nm、600nm、700nm、800nm、900nm、1000nm、1100nm、1200nm。在一具体的实施例中，比如，所述平整度检测光的使用波长为500nm时，晶圆对准检测光的使用波长可以400或800nm。
在一实施例中，所述平整度检测光为使用波长在200-700nm范围内的单一波长检测光，且该波长条件下光学辅助层的吸光系数大于0.1。
在另一实施例中，所述平整度检测光为使用波长在200-700nm范围内的单一波长检测光，且该波长条件下光学辅助层的吸光系数大于0.3。
在一实施例中，所述平整度检测光为使用波长在200-700nm范围内的具有一定波长范围的宽波，且该宽波波长条件下光学辅助层吸光系数大于0.1。
在另一实施例中，所述平整度检测光为使用波长在200-700nm范围内的具有一定波长范围的宽波，且该宽波波长条件下光学辅助层吸光系数大于0.3。
在一实施例中，所述晶圆对准检测光可以为用波长为400～1200nm范围内的单一波长检测光或者有一定波长宽度的宽波，且在该单一波长检测光或者有一定波长宽度的宽波条件下，光学辅助层吸光系数小于0.1。
在进行平整度检测和对准标记检测时，为了使得透过光学辅助层203的平整度检测光尽可能的被光学辅助层203吸收，同时晶圆对准检测光不会受到影响，可以穿过光学辅助层203向下传输，所述光学辅助层203在平整度检测光的使用波长在200-700nm波长范围内的某一段波长范围的吸光系数大于0.1，所述光学辅助层203在晶圆对准检测光的使用波长在400-1200nm波长范围内的吸光系数小于0.1。
所述光学辅助层203的材料为SiON、SiOC、无定形碳、有机旋涂材料。
在一实施例中，光学辅助层203的材料为SiON、SiOC、无定形碳时，通过调节光学辅助层的密度，调节光学辅助层的吸光系数。
在一实施例中，光学辅助层203的材料为有机旋涂材料时，所述有机旋涂材料中含有能吸收平整度检测光的染料，通过调节染料的含量和种类调节光学辅助层的吸光系数，所述染料为所述染料为苯骈三氮唑，苯甲酮，蒽，萘及其衍生物中的一种或几种。
所述有机旋涂材料中还包括树脂，所述树脂为聚酯树脂、丙烯酸树脂、纤维素树脂、聚烯烃树脂、聚氯乙烯树脂、聚碳酸酯、聚氨酯、丙烯腈树脂。
所述光学辅助层203的厚度为50～200纳米。
参考图4，在所述光学辅助层203上形成光刻胶层206。
本实施例中，在形成光刻胶层206之前，还包括：在光学辅助层203上形成氧化硅层204；在氧化硅层204上形成底部抗反射涂层205；在底部抗反射涂层205上形成光刻胶层206。
所述氧化硅层204作为底部抗反射涂层205和填充层202之间的隔离层，并可以作为后续刻蚀介质层时的掩膜层，提高介质层材料相对于掩膜材料的刻蚀选择比。
在另一实施例中，请参考图5，在形成填充层202后，在所述填充层202上形成氧化硅层204；在氧化硅层204上形成光学辅助层203；在光学辅助层203上形成底部抗反射涂层205；在底部抗反射涂层205上形成光刻胶层206。
在另一实施例中，请参考图6，在形成填充层202后，在填充层202上形成光学辅助层203；在光学辅助层203上形成含硅的底部抗反射涂层207；在含硅的底部抗反射涂层207上形成光刻胶层206。
请参考图7，检测半导体衬底200的平整度，对所述光刻胶层206进行曝光。
在对光刻胶层206进行曝光之前，需要检测半导体衬底200的平整度检测，从而在曝光过程中能进行正确的焦平面位置补偿，以使光刻胶层206中形成的光刻图形具有较高的保真度。
所述曝光设备包括平整度检测单元，所述平整度检测单元包括光发射单元11和光接收单元12，所述光发射单元11用于产生平整度检测光，并使平整度检测光照射半导体衬底200，所述光接收单元12用于接收光学辅助层203反射的平整度检测光。
在进行平整度的检测时，光发射单元11发射平整度检测光，平整度检测光照射半导体衬底200，并在光学辅助层203表面反射被光接收单元12接收，所述光接收单元12将光信号转化为电信号，并对电信号进行处理，获得半导体衬底200的平整度，在检测过程中，所述平整度检测单元沿扫描方向13进行扫描检测。
本实施中，形成有光学辅助层203，在进行平整度的检测时，平整度检测光照射半导体衬底200，部分平整度检测光在光学辅助层203表面发生反射，部分平整度检测光透过光学辅助层203向下传输时被光学辅助层203吸收，因而在进行平整度检测的过程中，平整度检测光不会透过光学辅助层203向下传输，从而减少了光学辅助层203底部半导体衬底200表面以及金属互连线等反射平整度检测光带来的噪声，提高了平整度检测的精度，而影响平整度检测的精度，即使有部分平整度检测光透过光学辅助层203向下传输在半导体衬底200表面以及金属互连线表面反射产生反射光，反射光在向上传输通过光学辅助层203时也会被光学辅助层203吸收，另外，由于光学辅助层203形成填充层202上，填充层202具有较高的表面平坦度，使得形成的光学辅助层的表面平坦度可以较高，因而在进行平整度的检测时，光学辅助层表面反射的平整度检测光的分布较为均匀，通过接收反射的平整度检测光可以实现较精确的平整度检测。
对准标记检测的步骤位于平整度检测步骤之后或者之前进行，本实施例中该，所述晶圆对准检测光的使用波长不同于平整度检测光的使用波长，所述平整度检测光为使用波长在200-700nm范围内的单一波长检测光或者具有一定波长范围的宽波，且该波长条件下光学辅助层的吸光系数大于0.1，所述晶圆对准检测光为使用波长在400-1200nm范围内的单一波长检测光或具有一定波长范围的宽波，且该波长条件下光学辅助层的吸光系数小于0.1，在进行平整度检测时，所述光学辅助层203能吸收穿过光学辅助层203向下传输的平整度检测光，使得平整度检测光不会透过光学辅助层向下传输，从而减少了光学辅助层底部半导体衬底表面以及金属互连线等反射平整度检测光带来的噪声，提高了平整度检测的精度，同时进行对准标记检测时，光学辅助层203不会吸收(或者吸收很少)穿过光学辅助层203向下传输的晶圆对准检测光，晶圆对准的过程不会受到影响。
进行平整度检测步骤和对准标记检测步骤之后，进行曝光步骤，对光刻胶层206进行曝光，然后进行显影步骤，对曝光后的光刻胶层206进行显影，在光刻胶层206中形成光刻图形。
后续，还包括步骤：以所述光刻胶层206为掩膜，依次刻蚀所述底部抗反射涂层205、氧化硅层204、光学辅助层203、填充层202和介质层201，将光刻胶层206中的光刻图形转移到介质层201中。
本发明实施例还提供了一种半导体结构，请参考图4，包括：
半导体衬底200，所述半导体衬底200上形成有半导体器件；
覆盖所述半导体衬底200和半导体器件的介质层201；
位于所述介质层201上的光学辅助层203，所述光学辅助层203用于在进行平整度检测时，反射入射的平整度检测光并吸收穿过光学辅助层的平整度检测光；
位于所述光学辅助层203上的光刻胶层206。
本实施例中，所述光学辅助层203和介质层201之间具有填充层202；所述光刻胶层206和光学辅助层203之间还具有氧化硅层204和位于氧化硅层204上的底部抗反射涂层。
所述半导体衬底200上形成有对准标记，在进行对准标记检测时，曝光装置中的对准标记检测单元发射晶圆对准检测光照射对准标记，所述晶圆对准检测光的使用波长不同于平整度检测光的使用波长。
平整度检测光的使用波长为200-700nm，,且在该平整度检测光的波长条件下光学辅助层在的吸光系数大于0.1，所述晶圆对准检测光的使用波长为400-1200nm，且在该晶圆对准检测光条件下光学辅助层在的吸光系数小于0.1。
需要说明的是，本实施例中关于半导体结构的其他限定和描述请参考前述半导体结构的形成方法部分的限定和描述，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
半导体衬底，所述半导体衬底上形成有半导体器件；
形成覆盖所述半导体衬底和半导体器件的介质层；
在所述介质层上形成光学辅助层，所述光学辅助层用于在进行平整度检测时，反射入射的平整度检测光并吸收穿过光学辅助层的平整度检测光；
在所述光学辅助层上形成光刻胶层；
检测半导体衬底的平整度，对所述光刻胶层进行曝光。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述平整度检测和曝光过程在曝光设备内进行，所述曝光设备包括平整度检测单元，所述平整度检测单元包括光发射单元和光接收单元，所述光发射单元用于产生平整度检测光，并使平整度检测光照射半导体衬底，所述光接收单元用于接收光学辅助层反射的平整度检测光。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述平整度检测光为使用波长在200-700nm范围内的单一波长检测光，且该波长条件下光学辅助层的吸光系数大于0.1。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，所述平整度检测光为使用波长在200-700nm范围内的具有一定波长范围的宽波，且该宽波波长条件下光学辅助层吸光系数大于0.1。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述曝光设备还包括对准标记检测单元，用于检测半导体衬底上的对准标记，在进行对准标记检测时，所述对准标记检测单元发射晶圆对准检测光照射对准标记。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述晶圆对准检测光的使用波长不同于平整度检测光的使用波长。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述晶圆对准检测光为使用波长在400-1200nm范围内的单一波长检测光，且该波长条件下光学辅助层的吸光系数小于0.1。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述晶圆对准检测光为使用波长在400-1200nm范围内的具有一定波长范围的宽波，且该宽波波长条件下光学辅助层吸光系数小于0.1。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述光学辅助层的材料为SiON、SiOC、无定形碳、有机旋涂材料。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述有机旋涂材料中含有能吸收平整度检测光的染料。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述染料为苯骈三氮唑，苯甲酮，蒽，萘及其衍生物中的一种或几种。
12.如权利要求9所述的半导体结构的形成方法，其特征在于，所述有机旋涂材料中包括树脂，所述树脂为聚酯树脂、丙烯酸树脂、纤维素树脂、聚烯烃树脂、聚氯乙烯树脂、聚碳酸酯、聚氨酯、丙烯腈树脂。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层中存在凹陷，在形成光学辅助层之前，在所述介质层上形成填充层，所述填充层填充凹陷。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，在所述填充层上形成氧化硅层；在氧化硅层上形成光学辅助层；在光学辅助层上形成底部抗反射涂层；在底部抗反射涂层上形成光刻胶层。
15.如权利要求13所述的半导体结构的形成方法，其特征在于，在填充层上形成光学辅助层；在光学辅助层上形成氧化硅层；在氧化硅层上形成底部抗反射涂层；在底部抗反射涂层上形成光刻胶层。
16.如权利要求13所述的半导体结构的形成方法，其特征在于，在填充层上形成光学辅助层；在光学辅助层上形成含硅的底部抗反射涂层；在含硅的底部抗反射涂层上形成光刻胶层。
17.一种半导体结构，其特征在于，包括：
半导体衬底，所述半导体衬底上形成有半导体器件；
覆盖所述半导体衬底和半导体器件的介质层；
位于介质层上的光学辅助层，所述光学辅助层用于在进行平整度检测时，反射入射的平整度检测光并吸收穿过光学辅助层的平整度检测光；
位于所述光学辅助层上的光刻胶层。
18.如权利要求17所述的半导体结构，其特征在于，所述平整度检测光的使用波长在200-700nm波长范围内,且在该平整度检测光的波长条件下光学辅助层在的吸光系数大于0.1。
19.如权利要求17所述的半导体结构，其特征在于，所述半导体衬底上形成有对准标记，在进行对准标记检测时，曝光装置中的对准标记检测单元发射晶圆对准检测光照射对准标记，所述晶圆对准检测光的使用波长不同于平整度检测光的使用波长。
20.如权利要求19所述的半导体结构，其特征在于，所述晶圆对准检测光的使用波长在400-1200nm波长范围内,且在该晶圆对准检测光条件下光学辅助层在的吸光系数小于0.1。
CN201410736249.9A 2014-12-04 2014-12-04 半导体结构及其形成方法 Active CN105719981B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410736249.9A CN105719981B (zh) 2014-12-04 2014-12-04 半导体结构及其形成方法
US14/947,673 US9640446B2 (en) 2014-12-04 2015-11-20 Semiconductor structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410736249.9A CN105719981B (zh) 2014-12-04 2014-12-04 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN105719981A CN105719981A (zh) 2016-06-29
CN105719981B true CN105719981B (zh) 2018-09-07

Family

ID=56094981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410736249.9A Active CN105719981B (zh) 2014-12-04 2014-12-04 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US9640446B2 (zh)
CN (1) CN105719981B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106548930B (zh) * 2016-10-24 2019-07-23 上海华力微电子有限公司 一种减少曝光焦距误差的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446785A (zh) * 2010-10-04 2012-05-09 瑞萨电子株式会社 检查半导体器件的方法
CN102788769A (zh) * 2011-05-18 2012-11-21 联景光电股份有限公司 晶圆检测装置及使用其的晶圆检测方法
CN103913960A (zh) * 2013-01-02 2014-07-09 台湾积体电路制造股份有限公司 用于光刻对准的系统和方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018779B2 (en) * 2003-01-07 2006-03-28 International Business Machines Corporation Apparatus and method to improve resist line roughness in semiconductor wafer processing
US7538026B1 (en) * 2005-04-04 2009-05-26 Advanced Micro Devices, Inc. Multilayer low reflectivity hard mask and process therefor
KR101001466B1 (ko) * 2007-03-06 2010-12-14 주식회사 하이닉스반도체 비휘발성 메모리 소자의 제조 방법
US9304396B2 (en) * 2013-02-25 2016-04-05 Lam Research Corporation PECVD films for EUV lithography
JP6339807B2 (ja) * 2014-01-16 2018-06-06 株式会社ニューフレアテクノロジー 露光用マスクの製造方法、露光用マスクの製造システム、及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446785A (zh) * 2010-10-04 2012-05-09 瑞萨电子株式会社 检查半导体器件的方法
CN102788769A (zh) * 2011-05-18 2012-11-21 联景光电股份有限公司 晶圆检测装置及使用其的晶圆检测方法
CN103913960A (zh) * 2013-01-02 2014-07-09 台湾积体电路制造股份有限公司 用于光刻对准的系统和方法

Also Published As

Publication number Publication date
US20160163605A1 (en) 2016-06-09
CN105719981A (zh) 2016-06-29
US9640446B2 (en) 2017-05-02

Similar Documents

Publication Publication Date Title
US8848185B2 (en) Optical system and method for measuring in three-dimensional structures
CN107966453B (zh) 一种芯片缺陷检测装置及检测方法
US9746428B2 (en) Inline inspection of the contact between conductive traces and substrate for hidden defects using white light interferometer with tilted objective lens
CN108206142B (zh) 一种键合对准精度的检测方法和半导体器件
US20070229829A1 (en) Apparatus and methods for detecting overlay errors using scatterometry
US8420411B2 (en) Method for aligning wafer stack
JP2000200751A (ja) 露光装置にウェ―ハを整列するための整列マ―クを含む半導体ウェ―ハ、この整列マ―クから整列信号を発生する整列システム及び整列マ―クからウェ―ハの整列状態を決定する方法
US20130148877A1 (en) System and method for measurement of through silicon structures
CN110326094B (zh) 用于测量三维半导体晶片上的掩埋缺陷的三维校准结构及方法
KR102496148B1 (ko) 반도체 웨이퍼 검사를 위한 방법 및 그 시스템
US20120094401A1 (en) Methods of processing and inspecting semiconductor substrates
CN105719981B (zh) 半导体结构及其形成方法
US20140113526A1 (en) Wafer process control
JP2011191285A (ja) 光が透過可能な材料の段差構造測定方法
US8797524B2 (en) Mask inspection method and mask inspection apparatus
TWI585550B (zh) Pre-alignment measuring devices and methods
US10482593B2 (en) Inspection method, inspection system, and method of manufacturing semiconductor package using the same
US10203198B2 (en) Measurement of surface topography of a work-piece
US20150168132A1 (en) Method and system for use in optical measurements in deep three-dimensional structures
WO2015103395A1 (en) Optical antennas for advanced integrated circuit testing
Alapati et al. TSV metrology and inspection challenges
Allen et al. Metrology for 3D integration
Fujimori et al. New methodology for through silicon via array macroinspection
Ku et al. 3D interconnect metrology in CMS/ITRI
IL227510A (en) Optical method for measuring in 3D structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant