JP2008311318A - 組立耐性評価用teg装置および組立耐性評価方法 - Google Patents
組立耐性評価用teg装置および組立耐性評価方法 Download PDFInfo
- Publication number
- JP2008311318A JP2008311318A JP2007155779A JP2007155779A JP2008311318A JP 2008311318 A JP2008311318 A JP 2008311318A JP 2007155779 A JP2007155779 A JP 2007155779A JP 2007155779 A JP2007155779 A JP 2007155779A JP 2008311318 A JP2008311318 A JP 2008311318A
- Authority
- JP
- Japan
- Prior art keywords
- teg
- resistance evaluation
- sensor
- assembly
- assembly resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】組立工程作業において生じるダメージの位置を特定できるようになし、以って、半導体装置の改良・改善を速やかに行うことが出来るようにすることである。特に、マルチチップパッケージのプロセス・材料・構造の設計に活かすことが出来るようにすることである。
【解決手段】 半導体装置の組立工程において掛かる負荷を電気的な特性値として測定できる複数のセンサTEGを備えてなり、
前記複数のセンサTEGが三次元的に配置されてなる組立耐性評価用TEG装置。
【選択図】図4
【解決手段】 半導体装置の組立工程において掛かる負荷を電気的な特性値として測定できる複数のセンサTEGを備えてなり、
前記複数のセンサTEGが三次元的に配置されてなる組立耐性評価用TEG装置。
【選択図】図4
Description
本発明は、半導体パッケージ、特に、マルチチップパッケージ(MCP)の組立工程におけるダメージを評価する技術に関する。
半導体チップを収納して半導体製品とする為のパッケージ組立工程においては、半導体チップが特性的なダメージを受けないようにしなければならない。このダメージを引き起こす工程は、組立工程そのもので特性不良が生じるものだけでは無く、或る組立工程において多少の損傷が生じ、これが厳しい使用条件に晒されることによって顕在化するダメージも含まれる。
これまで、半導体チップは、シングルチップとして、1個が一つのパッケージに収納されていた。しかしながら、特性的なメリットや小型化のメリットを追求した結果、一つのパッケージに複数個の半導体チップを搭載するようになって来た。
さて、シングルチップの場合には、必要な組立工程を経た半導体製品の電気的な特性を計り、環境を模した温度や湿度下での環境試験によって、ダメージの判定が可能であった。
ところが、マルチチップになると、ダメージの原因が一つとは限らない。かつ、現象が複雑化し、ダメージ原因を特定する為にも、負荷の掛かる工程における負荷の分布や負荷強度を調べることが出来ないので、ダメージの解析が難しい。
特開2004−228510号公報
図1にチップをスタックしたマルチチップパッケージ(MCP)を示す。尚、図1(a)に示すのは上段のチップが下段のチップより小さい亀の子型MCP、図1(b)に示すのは上段のチップが下段のチップより大きいオーバーハング型MCP、図1(c)に示すのは同じサイズのチップをクロス状に積み上げた積層型MCPである。この種のMCPの作製は、MCPの構造によって多少の相違はあるが、複数のチップを高さ方向で積層・接着し、積層したチップをリードフレーム或いは樹脂基板にワイヤーボンディングし、封止樹脂で封止する方法によって作製できる。そして、MCPにおいては、チップを積層の為にダイボンドする為、通常、ダイアタッチフィルムが使用される。
尚、MCPにおいて、チップの厚みは、MCPの仕様や積層数等から決められるが、半導体製品として、薄型化が求められる為、チップを積層した時に全体の厚みを薄くする必要がある。そして、チップの薄型化が進行しており、シリコンのような機械的強度が高いと考えられて来た材料であっても、薄型化でウェハが変形するような20μmの厚みも想定される。又、チップの高速動作を可能にする為、配線絶縁層には低誘電率の材料、所謂、Low-k材を用いることが予想されるが、誘電率が2.5以下の絶縁層はポーラス状でなければ実現できないと謂われており、配線絶縁層の機械的強度の低下は避けられない。
尚、MCPにおいて、チップの厚みは、MCPの仕様や積層数等から決められるが、半導体製品として、薄型化が求められる為、チップを積層した時に全体の厚みを薄くする必要がある。そして、チップの薄型化が進行しており、シリコンのような機械的強度が高いと考えられて来た材料であっても、薄型化でウェハが変形するような20μmの厚みも想定される。又、チップの高速動作を可能にする為、配線絶縁層には低誘電率の材料、所謂、Low-k材を用いることが予想されるが、誘電率が2.5以下の絶縁層はポーラス状でなければ実現できないと謂われており、配線絶縁層の機械的強度の低下は避けられない。
従って、このような薄型のチップを積層して組立を行う場合のダメージ評価を行い、プロセス設計や材料設計の指針とすることは非常に重要である。そして、これを実現する為のTEG(Test Element Group)を如何に構成しておくかが重要なことになる。
例えば、特開2004−228510号公報には、ダイシングしてチップとするデバイスの外周部に在るスクライブ領域に電気特性を評価する為のTEGを設けることが開示されており、このTEGを検証することによりプロセスにおけるダメージの検証が出来ると言った点では或る程度の効果が期待できる。
しかしながら、特開2004−228510号公報に開示の技術では、ダメージの定量化が出来ない。すなわち、ダメージがどの部分(位置)で生じたのか、そのダメージの真の原因は何かを示唆する記録をTEG上ないしは特性値として残すことが難しい。すなわち、ダメージが有ったことはチップの電気的な特性不良で検出できるが、その結果を、プロセス・材料・構造の設計にフィードバック出来ず、より一層の改良を進めることが出来ない。
従って、本発明が解決しようとする課題は、上記の問題点を解決することである。すなわち、組立工程作業において生じるダメージの位置を特定できるようになし、以って、半導体装置の改良・改善を速やかに行うことが出来るようにすることである。特に、マルチチップパッケージのプロセス・材料・構造の設計に活かすことが出来るようにすることである。
前記の課題は、半導体装置の組立工程において掛かる負荷を電気的な特性値として測定できる複数のセンサTEGを備えてなり、
前記複数のセンサTEGが三次元的に配置されてなる
ことを特徴とする組立耐性評価用TEG装置によって解決される。
前記複数のセンサTEGが三次元的に配置されてなる
ことを特徴とする組立耐性評価用TEG装置によって解決される。
又、上記の組立耐性評価用TEG装置であって、三次元的に配置されたセンサTEGによって水平方向で作用する負荷および垂直方向で作用する負荷が検出されるよう構成されてなることを特徴とする組立耐性評価用TEG装置によって解決される。
又、上記の組立耐性評価用TEG装置であって、三次元的に配置されたセンサTEGは、その水平方向および垂直方向の位置が特定されてなることを特徴とする組立耐性評価用TEG装置によって解決される。
又、上記の組立耐性評価用TEG装置であって、センサTEGは配線抵抗および/または層間容量を測定できる機能を有するものであることを特徴とする組立耐性評価用TEG装置によって解決される。
又、上記の組立耐性評価用TEG装置であって、センサTEGは誘電率が2.5以下の絶縁材料を用いて構成されてなることを特徴とする組立耐性評価用TEG装置によって解決される。
又、上記の組立耐性評価用TEG装置であって、センサTEGは厚みが100μm以下のものであることを特徴とする組立耐性評価用TEG装置によって解決される。
又、上記の組立耐性評価用TEG装置であって、水平方向において格子状のリード線が設けられ、この格子状リード線の交点位置における複数の箇所にセンサTEGが各々設けられてなり、前記リード線の端子に設けられたパッドに電気的接続することによって前記センサTEGが測定できるよう構成されてなることを特徴とする組立耐性評価用TEG装置によって解決される。
又、上記の組立耐性評価用TEG装置を用いて組立工程で生ずるダメージを評価する半導体装置における組立耐性評価方法であって、
三次元的に配置されてなる複数のセンサTEGを測定する
ことを特徴とする半導体装置における組立耐性評価方法によって解決される。
三次元的に配置されてなる複数のセンサTEGを測定する
ことを特徴とする半導体装置における組立耐性評価方法によって解決される。
本発明によれば、TEGを三次元的(立体的)に複数配置して、場所の記録性を持たせるという基本構成に基づき、プロセスの前後でTEGの特性を測定することにより、或いはプロセスと同時にTEGにより電気特性変化を捉えることにより、ダメージのあったTEGの位置を特定することが出来、従ってこの時のプロセス条件・材料・構造との相関を取ることが出来る。この相関関係を検討することにより、影響を受けるプロセス・材料・構造などの各々の特性因子にフィードバックすることが出来、半導体装置の改良・改善を速やかに行うことが出来る。特に、マルチチップパッケージのプロセス・材料・構造の設計に活かすことが出来る。
本発明の組立耐性評価用TEG装置は、半導体装置の組立工程において掛かる負荷を電気的な特性値として測定できる複数のセンサTEGを備えたものである。そして、複数のセンサTEGが三次元的に配置されている。特に、三次元的に配置されたセンサTEGによって水平方向で作用する負荷および垂直方向で作用する負荷が検出されるよう構成されている。そして、三次元的に配置されたセンサTEGは、その水平方向および垂直方向の位置が特定されている。センサTEGは、例えば配線抵抗および/または層間容量を測定できる機能を有するものである。そして、誘電率が2.5以下の絶縁材料を用いて構成されている。又、厚みが100μm以下のものである。又、前記装置は、水平方向において格子状のリード線が設けられ、この格子状リード線の交点位置における複数の箇所にセンサTEGが各々設けられてなり、前記リード線の端子に設けられたパッドに電気的接続することによって前記センサTEGが測定できるよう構成されている。
本発明の組立耐性評価方法は、上記の組立耐性評価用TEG装置を用いて組立工程で生ずるダメージを評価する半導体装置における組立耐性評価方法である。特に、上記装置において三次元的に配置されてなる複数のセンサTEGを測定し、評価するものである。
以下、更に詳しく説明する。
本発明の効果的な実施の形態を、MCP(Multi-Chip-Package)の一形態であるスタックタイプの場合で説明する。
本発明の効果的な実施の形態を、MCP(Multi-Chip-Package)の一形態であるスタックタイプの場合で説明する。
MCPのチップ積層形態の中、特にオーバーハング(若しくはクロス)型の場合、ワイヤーボンディング等の工程で上のチップに機械的な荷重が掛かると、チップは恰も梁の先端に荷重が掛かったような状態となる。そして、付け根に該当する箇所には大きな負荷が加わる。特に、上のチップにはチップ表面に引張応力が掛かり、配線破断などの障害を生じる恐れが有る。この傾向は、チップの厚みが薄くなる程、影響が大きくなる。従って、1チップの厚みは任意に選択できるが、TEGチップとして特に有効に機能するのは〜100μmの薄型の場合である。変形の影響が特に大きくなる〜50μmの薄い場合には本発明は非常に効果的である。
上記TEGチップには、センサTEGが平面的(水平面的)ばかりで無く、厚み(垂直)方向に対しても、立体的に、規則正しく配置されている。そして、組立プロセスにおいてダメージが有った場合、配線の変形による抵抗値の変化を利用したもの、層間の変形による静電容量を利用したのものとか、ピエゾ素子のような機能を持った素子で、ダメージの発生する瞬間を記録するばかりでなく、そのダメージによる変形、応力を保持し、ダメージを掛けた時以降も電気特性の変化として捉えられるような記録性を持たせることが出来る。
例えば、センサTEGとして、負荷によりセンサTEG自身が塑性変形を引き起こすようなものがある。塑性変形を引き起こす要因は、構造的なものでも、TEGを構成する材料的なものでも良く、又、その双方が組み合わさったものでも良い。図2にセンサTEGの断面構造の模式図を示す。図2では、構造的な要因によって配線容量や層間容量が変化し、これに基づいた記録性を持たせる例を示している。図2(a)では、櫛形の配線を対向させることにより、ダメージによる変形で、平面的な櫛形の構造に対して相対的な距離が変化した結果、その容量が変化するので、ダメージが記録されることになる。図2(b)では、同じく、厚み方向に櫛形の構造を配し、層間容量を測定することで、厚み方向のダメージによる変形が記録されることになる。これら配線容量や層間容量を測定する構造をセンサTEGに持たせておけば、二次元方向(水平方向)や厚み方向(垂直方向)のダメージ(変形)を同時に捉えることが可能である。
又、電気抵抗を測定する構造では、容量の場合と同じように、配線材料の塑性変形による抵抗変化を利用できる。そして、ダメージ(変形)による断線を検出するのであれば、ビアチェーンを多数連結し、ビアチェーンの構造を、例えば配線自体の幅を局部的に細くすることによって破壊を起こし易くして、感度を上げるようにしても良い。
上記のセンサTEGを或る規則に則って配置したTEGチップでは、負荷によるダメージの結果として、寸法の変化を測定しても良いが、その変形量は微小であることから、検出が難しい。これに対して、物理量を電気的な値に変換できるものであれば、測定が容易に出来ることから、非常に好ましい。
従って、TEGチップには、電気的測定用の端子を出しておくことが好ましい。これは、ペリフェラルに引き回しても、各センサTEGの近傍直上に作製してもよい。格子(マトリックス)状の配線網を作製し、格子状配線の両端に端子を設け、かつ、交点にセンサTEGを接続した構造例を図3に示す。配線をマトリックス状にすることによって、電気特性を測定する時、X,Yの一方を固定し、他方を一つずつスキャンすることによって、ダメージによって変化が起きたTEGを簡便に発見することが可能である。
又、これらの端子を用いて電気特性を測定する時、端子にプローブを当て、ダメージが発生する工程の前後で電気特性を測定して、その変化を検出することによって、リアルタイムに工程を通して電気特性を測定することも可能である。
センサTEGの配置は、測定および結果の纏めの便宜の為に、規則的な配置を前提としたが、ここで、規則的とは、必ずしも、等間隔にセンサTEGが配置されている場合に限られるものでは無い。或る規則に則って配置されていれば良い。例えば、負荷の掛かる部分が集中している場合には、その部分の間隔を密に、離れた位置では間隔を疎にしても、測定精度に影響を与えない場合も有るからによる。
TEGチップ上に形成されたセンサTEGの数は、測定目的に応じて加減できる。尚、ダメージの位置情報を特定する目的から、余り少ない数では測定精度が十分でないことから、ダメージ位置を特定する為には、0.1〜0.2mm間隔で配置されることが好ましい。
尚、本発明は、ダメージの位置情報に注目しているが、定量的な解析を行うのであれば、負荷の量とセンサTEGで観測される電気量の変化との間でキャリブレーションを行っておくことで定量的な測定も可能である。
以下、更に具体的に本発明を述べる。
[実施例1]
平面的には、配線容量(L/S=110/110 対向長100mm)の櫛形構造、深さ方向には、配線層のメタルM1とメタルM2の間の層間容量(層間距離210nm)の櫛形構造を有する三次元的センサTEGを、チップサイズ8.6mm□のTEGチップ内(チップ厚75μm、20μm厚のAF付)に0.2mm間隔で配置したTEGチップを作製した。このTEGチップに配置されたセンサTEGは二次元の格子状の引き回し線を用いてペリフェラルに配置したパッドによって電気特性が測定できるように構成されている。本例では、平面(水平)方向と深さ(垂直)方向とのダメージを分ける為、各々の引き回し配線を別々に分けた。
[実施例1]
平面的には、配線容量(L/S=110/110 対向長100mm)の櫛形構造、深さ方向には、配線層のメタルM1とメタルM2の間の層間容量(層間距離210nm)の櫛形構造を有する三次元的センサTEGを、チップサイズ8.6mm□のTEGチップ内(チップ厚75μm、20μm厚のAF付)に0.2mm間隔で配置したTEGチップを作製した。このTEGチップに配置されたセンサTEGは二次元の格子状の引き回し線を用いてペリフェラルに配置したパッドによって電気特性が測定できるように構成されている。本例では、平面(水平)方向と深さ(垂直)方向とのダメージを分ける為、各々の引き回し配線を別々に分けた。
このチップに使用した絶縁層材料には、MSQ系のポーラス膜を用いており、その絶縁層のダメージも含めた測定が出来るようにしてある。そして、このTEGチップを8.6×5.4mmのチップ(チップ厚75μm)上にダイボンダーを用いて、オーバーハング状態にダイボンディングして積層した。
このダイボンディングの前後にマニュアルプローバーにて上記センサTEG全ての電気的特性を測定した結果を比較した。
その結果、オーバーハングしている庇の根元の部分の1mm以内のセンサTEGの配線容量および層間容量に大きな変化が有ることが判った。そして、変化の分布、即ち、ダメージの掛かり方が、比較的、広域に及んでいることが判った。このセンサTEGでは深さ方向に二層分の容量しか測定できないが、これを多層にすることで深さ方向のダメージ分布が判ることは明らかである。従って、この庇の部分における変化量を小さくするようなMCPのチップの積層方法、使用する絶縁層材料やダイボンドテープ材料などパッケージ形態や材料の選択を最適化する検討が可能となった。
その結果、オーバーハングしている庇の根元の部分の1mm以内のセンサTEGの配線容量および層間容量に大きな変化が有ることが判った。そして、変化の分布、即ち、ダメージの掛かり方が、比較的、広域に及んでいることが判った。このセンサTEGでは深さ方向に二層分の容量しか測定できないが、これを多層にすることで深さ方向のダメージ分布が判ることは明らかである。従って、この庇の部分における変化量を小さくするようなMCPのチップの積層方法、使用する絶縁層材料やダイボンドテープ材料などパッケージ形態や材料の選択を最適化する検討が可能となった。
[実施例2]
実施例1と同じセンサTEGを用いて、オーバーハングした状態の上段のチップの測定用のパッドにワイヤーボンディングした。用いるパッドは測定用のパッドに限らず、他に設けたダミーのパッドを用いても良く、実際にワイヤボンドするのでは無く、ワイヤボンド時に掛かる荷重を模した荷重を負荷しても良い。測定用パッドにワイヤーボンディングを行った場合、オーバーハングした部分が撓ったが、ワイヤーボンディングは可能だった。この時、オーバーハングの根元の部分に掛かった荷重による容量変化を実施例1と同様な方法で比較することで、変化のあったセンサTEGでダメージ分布が取れた。これにより、ダメージの有った部分を特定できた為、最大の負荷量や負荷の軽減策を積層方法や、使用する材料などの適切な選択を可能になり、MCP設計に役立てることが出来た。
実施例1と同じセンサTEGを用いて、オーバーハングした状態の上段のチップの測定用のパッドにワイヤーボンディングした。用いるパッドは測定用のパッドに限らず、他に設けたダミーのパッドを用いても良く、実際にワイヤボンドするのでは無く、ワイヤボンド時に掛かる荷重を模した荷重を負荷しても良い。測定用パッドにワイヤーボンディングを行った場合、オーバーハングした部分が撓ったが、ワイヤーボンディングは可能だった。この時、オーバーハングの根元の部分に掛かった荷重による容量変化を実施例1と同様な方法で比較することで、変化のあったセンサTEGでダメージ分布が取れた。これにより、ダメージの有った部分を特定できた為、最大の負荷量や負荷の軽減策を積層方法や、使用する材料などの適切な選択を可能になり、MCP設計に役立てることが出来た。
[実施例3]
二層配線間におけるつづらビアチェーン抵抗(ビア径110nm ビア数1M個 長さ500mm)を有する3次元的センサTEGを、チップサイズ8.6mm□のTEGチップ内(チップ厚75μm、20μm厚のDAF付)に0.2mm間隔で配置したTEGチップを作製した。このTEGチップに配置されたセンサTEGは二次元の格子状の引き回し線を用いてペリフェラルに配置したパッドによって電気特性を測定できるように構成している。
二層配線間におけるつづらビアチェーン抵抗(ビア径110nm ビア数1M個 長さ500mm)を有する3次元的センサTEGを、チップサイズ8.6mm□のTEGチップ内(チップ厚75μm、20μm厚のDAF付)に0.2mm間隔で配置したTEGチップを作製した。このTEGチップに配置されたセンサTEGは二次元の格子状の引き回し線を用いてペリフェラルに配置したパッドによって電気特性を測定できるように構成している。
このチップに使用した絶縁層材料には、MSQ系のポーラス膜を用いており、その絶縁層のダメージも含めた測定が出来るようにしてある。
そして、このTEGチップを8.6×5.4mmのチップ(チップ厚75μm)上にダイボンダーを用いて、オーバーハング状態にダイボンディングして積層した。
このダイボンディングの前後に、マニュアルプローバーにて上記センサTEG全ての電気的特性を測定した結果を比較した。
その結果、オーバーハングしている庇の根元の部分の1.2mm以内のセンサTEGの配線容量および層間容量に大きな変化があることが判った。変化の分布、即ち、ダメージの掛かり方が、比較的、広域に及んでいることが判った。このセンサTEGでは深さ方向に二層分の容量しか測定できないが、これを多層にすることで深さ方向のダメージ分布が判ることは明らかである。従って、この庇の部分における変化量を小さくするようなMCPのチップの積層方法、使用する絶縁層材料やダイボンドテープ材料などパッケージ形態や材料の選択を最適化する検討が可能となった。
その結果、オーバーハングしている庇の根元の部分の1.2mm以内のセンサTEGの配線容量および層間容量に大きな変化があることが判った。変化の分布、即ち、ダメージの掛かり方が、比較的、広域に及んでいることが判った。このセンサTEGでは深さ方向に二層分の容量しか測定できないが、これを多層にすることで深さ方向のダメージ分布が判ることは明らかである。従って、この庇の部分における変化量を小さくするようなMCPのチップの積層方法、使用する絶縁層材料やダイボンドテープ材料などパッケージ形態や材料の選択を最適化する検討が可能となった。
Claims (8)
- 半導体装置の組立工程において掛かる負荷を電気的な特性値として測定できる複数のセンサTEGを備えてなり、
前記複数のセンサTEGが三次元的に配置されてなる
ことを特徴とする組立耐性評価用TEG装置。 - 三次元的に配置されたセンサTEGによって水平方向で作用する負荷および垂直方向で作用する負荷が検出されるよう構成されてなることを特徴とする請求項1の組立耐性評価用TEG装置。
- 三次元的に配置されたセンサTEGは、その水平方向および垂直方向の位置が特定されてなることを特徴とする請求項1又は請求項2の組立耐性評価用TEG装置。
- センサTEGは配線抵抗および/または層間容量を測定できる機能を有するものであることを特徴とする請求項1〜請求項3いずれかの組立耐性評価用TEG装置。
- センサTEGは誘電率が2.5以下の絶縁材料を用いて構成されてなることを特徴とする請求項1〜請求項4いずれかの組立耐性評価用TEG装置。
- センサTEGは厚みが100μm以下のものであることを特徴とする請求項1〜請求項5いずれかの組立耐性評価用TEG装置。
- 水平方向において格子状のリード線が設けられ、この格子状リード線の交点位置における複数の箇所にセンサTEGが各々設けられてなり、前記リード線の端子に設けられたパッドに電気的接続することによって前記センサTEGが測定できるよう構成されてなることを特徴とする請求項1〜請求項6いずれかの組立耐性評価用TEG装置。
- 請求項1〜請求項7いずれかの組立耐性評価用TEG装置を用いて組立工程で生ずるダメージを評価する半導体装置における組立耐性評価方法であって、
三次元的に配置されてなる複数のセンサTEGを測定する
ことを特徴とする半導体装置における組立耐性評価方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007155779A JP2008311318A (ja) | 2007-06-12 | 2007-06-12 | 組立耐性評価用teg装置および組立耐性評価方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007155779A JP2008311318A (ja) | 2007-06-12 | 2007-06-12 | 組立耐性評価用teg装置および組立耐性評価方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008311318A true JP2008311318A (ja) | 2008-12-25 |
Family
ID=40238693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007155779A Pending JP2008311318A (ja) | 2007-06-12 | 2007-06-12 | 組立耐性評価用teg装置および組立耐性評価方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008311318A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010056427A (ja) * | 2008-08-29 | 2010-03-11 | Fukuoka Pref Gov Sangyo Kagaku Gijutsu Shinko Zaidan | 耐性評価用ウェハ及び耐性評価方法 |
JP2011002259A (ja) * | 2009-06-16 | 2011-01-06 | Fukuoka Univ | 応力測定方法、応力測定用センサ、及び残留応力評価用デバイス |
-
2007
- 2007-06-12 JP JP2007155779A patent/JP2008311318A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010056427A (ja) * | 2008-08-29 | 2010-03-11 | Fukuoka Pref Gov Sangyo Kagaku Gijutsu Shinko Zaidan | 耐性評価用ウェハ及び耐性評価方法 |
JP2011002259A (ja) * | 2009-06-16 | 2011-01-06 | Fukuoka Univ | 応力測定方法、応力測定用センサ、及び残留応力評価用デバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090321734A1 (en) | Capacitor-based method for determining and characterizing scribe seal integrity and integrity loss | |
US8502224B2 (en) | Measuring apparatus that includes a chip having a through silicon via, a heater, and a stress sensor | |
KR20110138789A (ko) | 적층형 반도체 패키지 | |
TW201225195A (en) | Method of inspecting semiconductor device | |
CN101499511A (zh) | 具温度感测组件的发光二极管芯片及其制造方法 | |
JP4717523B2 (ja) | 半導体装置及びその製造方法 | |
US8994397B2 (en) | Thermal pad shorts test for wire bonded strip testing | |
CN101409268A (zh) | 用于微线距焊线连接的焊垫设计 | |
JP2008311318A (ja) | 組立耐性評価用teg装置および組立耐性評価方法 | |
JPH02220454A (ja) | 薄膜配線のためのプロセス・モニタを有する装置および方法 | |
US8717059B2 (en) | Die having wire bond alignment sensing structures | |
CN104459504B (zh) | 用于测试电导体的装置和方法 | |
JP5154275B2 (ja) | 磁気センサパッケージ | |
JP2007225581A5 (ja) | ||
JP2008028274A (ja) | 半導体装置の製造方法 | |
JP2007194531A (ja) | 耐性評価可能装置 | |
JP2007194530A (ja) | 耐性評価可能装置 | |
JP4917902B2 (ja) | 半導体回路のパッケージ評価用ウェハ | |
TWI841243B (zh) | 測試元件組 | |
JP6259254B2 (ja) | 検査装置および検査方法 | |
JP5334023B2 (ja) | 応力測定方法、応力測定用センサ、及び残留応力評価用デバイス | |
CN113866590B (zh) | 检测件与芯片的检测方法 | |
Ueta et al. | Measurement of local residual stress of a flip chip structure using a stress sensing chip | |
US11145574B2 (en) | Semiconductor device packages with electrical routing improvements and related methods | |
JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ |