TW200529308A - Method for dicing semiconductor wafer into chips - Google Patents

Method for dicing semiconductor wafer into chips Download PDF

Info

Publication number
TW200529308A
TW200529308A TW094115586A TW94115586A TW200529308A TW 200529308 A TW200529308 A TW 200529308A TW 094115586 A TW094115586 A TW 094115586A TW 94115586 A TW94115586 A TW 94115586A TW 200529308 A TW200529308 A TW 200529308A
Authority
TW
Taiwan
Prior art keywords
groove
division
semiconductor wafer
semiconductor
dividing
Prior art date
Application number
TW094115586A
Other languages
English (en)
Other versions
TWI295075B (zh
Inventor
Masaki Hashimura
Takao Sato
Koichi Ota
Original Assignee
Toyoda Gosei Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000099896A external-priority patent/JP2001284293A/ja
Priority claimed from JP2000099895A external-priority patent/JP2001284290A/ja
Application filed by Toyoda Gosei Kk filed Critical Toyoda Gosei Kk
Publication of TW200529308A publication Critical patent/TW200529308A/zh
Application granted granted Critical
Publication of TWI295075B publication Critical patent/TWI295075B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3046—Mechanical treatment, e.g. grinding, polishing, cutting using blasting, e.g. sand-blasting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Led Devices (AREA)

Description

200529308 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種基板上形成半導體層所成之半導體晶 圓分割成多數的半導體晶片之方法者。 【先前技術】 關於分割半導體之方法，對晶圓切片法而形成槽溝，或 用刻劃而形成劃線之後，以前述槽溝或劃線作為起點之同 時沿著該等而用斷裂法來分割晶圓之一般所使用之方法。 B 所謂切片法（d i c i n g )係將切片機（切割鋸）之旋轉刃部與晶 圓予以相對移動而對晶圓形成切片槽溝的方法。所謂刻劃 法（s c r i b e )係使刻劃器之前銳刃部與晶圓予以相對移動而 在晶圓上形成劃線之方法。所謂斷裂法（b r e a k i n g )係用按 壓刃部或按壓輥按壓晶圓實行三點彎曲來分割晶圓的方 法。 在使用以高硬度材料（例如藍寶石，G a N等）所成之基板之 I 半導體晶圓中，僅僅形成淺的切片槽溝或劃線，則難以用 斷裂來分割晶圓的關係，必需要加深切片，或把基板之厚 度大幅予以薄化之後實行刻劃等之後才可分割。例如，關 於在藍寶石基板之表面上有疊層氮化鎵基化合物半導體之 晶圓分割成晶片之方法，有下述之各種方法為眾所周知。 (1 )日本專利第2 7 6 5 6 4 4號公報所記載之方法有包含下 述之步驟。 ① 用切片機切其深度大於氮化鎵基化合物半導體層厚 度的槽溝的切片步驟 326\總檔\90\90105930\丁？948017 6 200529308 ② 藉研磨來磨薄藍寶石基板厚度之研磨步驟 ③ 從以切片步驟所形成之槽溝上用刻劃器對藍寶石基 板劃線的刻劃步驟 ^ ④ 刻劃步驟之後，將晶圓分割成晶片狀之分割步驟 (2 )曰本專利第2 9 1 4 0 1 4號公報所記載之方法有包含下 述之步驟。 ① 磨薄藍寶石基板之第1之步驟 ② 將ρ型層（氮化鎵基化合物半導體）蝕刻至η型層，露 ® 出η型層之平面之第2之步驟 ③ 將η型層之平面予以蝕刻或切片而露出藍寶石基板 之平面之第3之步驟 ④ 薄化之藍寶石基板予以切片或刻劃，在第3之步驟中 在所露出之藍寶石基板之平面，斷裂晶圓之第4之步驟。 (3 )日本專利第2 7 8 0 6 1 8號公報所記載之方法包含下述 之步驟。 ^ ① 從氮化鎵基化合物半導體層側，按所希望之晶片形 狀蝕刻成線狀而形成第一之分割槽溝之同時，在第一之分 割槽溝之一部分形成可形成電極之平面之步驟 ② 從晶圓之藍寶石基板側起，在與第一之分割槽溝之 線一致的位置，成形其線的寬幅小於第一分割槽溝之第二 « 分割槽溝（以刻劃線為宜）的步驟 > ③ 沿著第一及第二之分割槽溝，將晶圓分割成晶片狀 的步驟 (4 )曰本專利第2 8 6 1 9 9 1號公報所記載之方法包含下述 326\總檔\90\90105930\TF948017 7 200529308 之步驟。 ① 從晶圓之氮化鎵基化合物半導體層側，按所希望之 晶片形狀蝕刻成線狀（用蝕刻法）而形成第一之分割槽溝之 ^ 同時，將該第一之分割槽溝貫穿氮化鎵基化合物半導體層 形成到藍寶石基板之一部分以外之深部為止之步驟 ② 從晶圓之藍寶石基板側起，在與第一之分割槽溝之 線一致的位置，成形其線的寬幅小於第一分割槽溝之第二 分割槽溝（以刻劃線為宜）的步驟 • ③ 沿著第一及第二之分割槽溝，將晶圓分割成晶片狀 的步驟 如上述（1 )及（2 )所述，併用切片與刻劃的方法為，首先， 有在切片時容易使基板及半導體層發生龜裂或剝落，生產 率不良的問題存在。又，切片槽溝及刻劃線係必需要在晶 圓上形成複數條，然而，現狀是均要一條一條地形成的關 係，加工時間長，效率不佳。再者，切片用之旋轉刃片的 價格高，且其壽命不長。 再者，如以上（1 )所述，用切片法形成從半導體層形成側 至基板之槽溝，再用刻劃器在其槽溝底部形成刻劃線的方 法為，需要加大其槽溝之寬幅以便能夠使刻劃刃進入。 另一方面，如以上（3 )，（ 4 )所述，併用蝕刻與刻劃之方 法為，首先要當心蝕刻對半導體層之損傷。在上述（3 )之曰 ’ 本專利第2 7 8 0 6 1 8號公報中，認為「蝕刻最不容易損傷氮化 物半導體表面，側面」，並舉有反應性離子蝕刻法，離子 銑削法，聚焦光蝕刻法，E C R蝕刻法等之乾式蝕刻法，以及 8 3 2 6\ 總檔\90\90105930\TF948017 200529308 酸之濕式钮刻法。 數條之槽溝，然而 該等蝕刻之裝置， 本也高。 )，（4 )所述，欲使 線寬幅大於從藍寶 理由是欲防止從第 斜方向發生但不致 在公報之實施例中 。如此加寬形成在 的問題是，分割的 減低其發光亮度； 少半導體晶片之分 的，在於提供一種 效率，可減低裝置 割方法者。 的，在於提供一種 體晶片中之半導體 體晶片之分割數量 片分割方法者。 本發明為關於在基 割成多數的半導體 晶圓之表面上，留 硫酸與磷酸之混合 時形成複數條或多 效率不彰。再者， 非常昂貴，加工成 再者，如以上（3 第一之分割槽溝之 割槽溝之線寬幅的 之斷裂線為雖然向 的關係，因此，該 線幅加寬為80微米 之寬幅時，所發生 體層之面積減少而 積減少，則會有減 【發明内容】 本發明之第一目 生產效率良好，高 導體晶圓之晶片分 本發明之第二目 增加所分割之半導 亮度，及增加半導 之半導體晶圓之晶 從第一之觀點， 成之半導體晶圓分 形成在前述半導體 該等之蝕刻雖然可同 ，其加工時間並不短， 尤其是乾式蝕刻裝置 從半導體層形成側之 石基板側之第二之分 二之分割槽溝所發生 於使其達到半導體層 把第一之分割槽溝之 半導體形成側之槽溝 半導體晶片中之半導 又，如果欲避免其面 割量的問題存在。 可以解決上述問題， 成本及加工成本之半 可以解決上述問題， 層之面積以提高發光 之同時，也容易分割 板上形成半導體層而 晶片之方法，係包含 下格子狀露出部之圖 326\總檔\90\90105930\丁？948017 9 200529308 案之财°寅砂罩幕之步驟’及對前述半導體晶圓嘴射微粒子 噴砂材，在前述格子狀露出部形成到達前述基板之預定深 度之分割用槽溝之步驟。
在此，所謂喷砂係將半導體晶圓及如噴嘴等之噴射裝 置，沿著半導體晶圓之面方向相對地進給之同時，把微粒 子喷砂材擴開成可包涵格子狀露出部之複數條之格子線之 程度而噴砂，藉以同時形成複數條之分割用槽溝為宜。其 理由在於能夠正確地向半導體晶圓之厚度方向挖進分割用 槽溝之同時，提高分割用槽溝之形成效率者。 該時，半導體晶圓與噴嘴之距離並無特別限定，但以1 〇 至1 5 0微米為宜。該距離過近時對罩幕之損傷變大，而該距 離過遠時加工速度變低，拖延加工的時間。 又，進給速度並無特別限定，但以5至2 0 0 m m /秒為宜。如 果進給速度過慢時，因發熱等而對罩幕之損傷大，進給速 度過快時加工部豎立面之垂直度不良。 又，前述邊進給邊實行之喷砂重複實行預定之通過次數 之結果，也可增加分割用槽溝之深度。該通過次數並無特 別限定，但以通過3至2 0次為宜。 分割用槽溝之寬度並無特別限定，但以1 0至5 0 0 n m為宜。 如果該寬度過小時無法得到充分的深度之同時，難以選擇 微粒子喷砂材；而該寬度過大時半導體晶片之採取量減少。 分割用槽溝在基板之深度，並無特別限定，但以1至1 0 0 微米為宜，而以5至5 0 0微米更宜。如果該深度淺時，會減 弱減少留在槽溝下之基板厚度而分割的作用，而如果該深 326\總檔\90\90105930\TF948017 10 200529308 度過深時會拖延喷砂的時間。 微粒子喷砂材之材料並無特別限定，但基板為藍寶石或 G a N所成時，微粒子噴砂材係維氏硬度1 2 0以上之材料所成 者為宜。具體而言，例如選自氧化铭，碳化梦，氮化删， 碳化硼或金剛石中之至少一種為宜。
微粒子喷砂材之平均粒子徑係只要是小於分割用槽溝之 寬度則並無特別限定，然而，如果用對分割用槽溝寬幅之 比率來表示時，以1 / 2至1 / 2 0為宜，用數值表示則以1至3 0 微米為宜，而以5至1 5微米為更宜。該平均粒子徑過小時運 動能量變小，而該平均粒子徑過大時會降低分割用槽溝之 平滑性。 微粒子噴砂材之喷射量並無特別限定，但以3 0至1 0 0 g / 秒為宜。喷砂量過少時加工速度慢，而噴砂量過多時對罩 幕之損傷變大。 微粒子喷砂材之喷射壓力並無特別限定，但以0 . 2至 0 . 8 Μ P a為宜。噴砂壓力過低時加工速度慢，而喷砂壓力過 高時對罩幕之損傷變大。 分割用槽溝係也可以形成在半導體晶圓之半導體形成側 之表面上，也可以形成在兩側之表面。 本發明係除了前述步驟之外，也可包含在分割用槽溝之 底部或與分割用槽溝相反側之半導體晶圓之表面予以刻劃 而形成刻劃線之步驟；再者，也可包含將半導體晶圓以刻 劃線為起點予以分割而分割成半導體晶片之步驟。 再者，從第二之觀點，本發明為關於在基板上形成半導 326\總檔\90\90105930\TF948017 11 200529308 體層而成之半導體晶圓分割成多數的半導體晶片之方法 中，包含在半導體晶圓之半導體層形成側之表面，用切片， 蝕刻或喷砂法等形成槽溝寬幅相對地較狹窄的第一分割用 槽溝的步驟，在半導體晶圓之非形成半導層側之表面且對 應於第一分割用槽溝之位置，用切片法形成槽溝寬幅相對 地較寬之第二分割用槽溝之步驟。所謂相對地狹窄或較寬 係當然是第一分割用槽溝之槽溝幅度與第二分割用槽溝之 槽溝幅度之相對關係者。 ί 在此所謂「切片」係例如有黏接金剛石磨粒之旋轉刃所 實行之通常的方法則可。 關於「蝕刻」，可舉反應性離子蝕刻法，離子銑削法， 聚焦光蝕刻法，ECR蝕刻法等之乾式蝕刻法，以及硫酸與磷 酸之混合酸之濕式蝕刻法聚光蝕刻法等為例；在蝕刻之 前，形成在半導體晶圓之表面留下格子狀露出部之圖案之 則' 餘刻用罩幕。 g 所謂「噴砂」為，採用如同前述者。 也可以增加在第二分割用槽溝之溝底，可用切片法形成 其互相關係為，第一分割用槽溝之溝幅S第三分割用槽溝 之溝幅 < 第二分割用槽溝之溝幅之關係的第三分割用槽溝 之步驟。 將第二分割用槽溝之溝剖面形狀形成為寬幅方向之中央 部為最深的略U字形狀或略V字形狀也可以。 第一分割用槽溝之溝幅為（只要是在滿足前述相對關係 之範圍内），以1 0至5 0微米為宜，而以2 0至4 0微米為更宜。 326\總檔\90\90105930\丁？948017 12 200529308 如果該槽溝幅小時，難以形成第一分割用槽溝，而該溝幅 大時半導體層之面積或晶片之採取量明顯地減少。 第二分割用槽溝之溝幅為（只要是在滿足前述相對關係 之範圍内），以1 5至1 0 0微米為宜，而以2 0至5 0微米為更宜。 如果該槽溝幅小時，切片機之旋轉刃之壽命變短（有旋轉刃 之厚度愈薄其舞命愈短的傾向）’而該溝幅大時半導體晶片 中之基板之底面積變小而使其機械之穩定性不良。 第一分割用槽溝之深度及第二分割用槽溝之深度係並無 B 特別限定，但第一分割用槽溝之深度為相對地小，而第二 分割用槽溝之深度係相對地大為宜。因為第一分割用槽溝 之溝幅為相對地狹窄，而小切片機之旋轉刃需要使用其壽 命較短的薄形旋轉刃的關係，第一分割用槽溝之深度係不 要太深為宜的關係。又，第二分割用槽溝之溝幅相對地寬， 可使用其壽命較長的較厚的切片機之旋轉刃，容易加深第 二分割用槽溝的關係。 _ 然後，留在第一分割用槽溝與第二分割用槽溝之間之基 板之殘存部之厚度設定為20至100微米為宜，而以20至50 微米為更宜。本發明因為在半導體晶圓之有形成半道體側 與非形成半導體側之兩側形成分割用溝的關係可容易分 割，然而，該殘存部之厚度設定成前述範圍内之結果，可 使其最容易分割。 再者，用切片可形成第二分割用槽溝或第三分割用槽 溝，使其可到達第一分割用槽溝。其結果，可把半導體晶 圓直接分割成半導體晶片而不發生上述殘存部。換言之， 326\n^fA90\90105930\TF948017 13 200529308 以殘存部作為起點分割半導體晶圓，可省略將其分割成半 導體晶片的步驟。 從上述第一及第二雙方之觀點之本發明為，並非由基板 之構成材料有所限定，然而，當基板為以莫氏硬度8以上之 高硬度材料所成時特別有效。例如，基板以藍寶石或GaN 所成，而半導體為由氮化鎵基化合物半導體所成之半導體 晶圓之分割尤為有效。 【實施方式】 圖1至圖3係顯示有關本發明第一實施形態之半導體晶圓 之晶片分割方法。首先，要分割之半導體晶圓1說明如下。 該晶體1係由基板2及形成在其表面上之構成發光元件（發 光二極體，雷射二極體等）之半導體層3所成，該層3係主要 層1 1至1 6及電極（省略圖示）所成。 基板2係由藍寶石所構成，其平面尺寸形狀為例如2英寸 (約5公分）之正方形，厚度為3 5 0微米，形成半導體層之表 面為a面{ 1 1 - 2 0丨者。但，基板並非限定於此，可適當地變 更材料（例如使用以G a N所成之基板等），平面尺寸形狀，厚 度，及結晶面等。 主要層1 1至1 6係均為以有機金屬氣相成長法所形成之氮 化鎵基化合物半導體（緩衝層係A 1 N但G a N也可以），首先， 在基板2之上面形成A 1 N緩衝層1 1，該層1 1之上面有形成S i 摻雜η型G a N接觸層1 2，該層1 2上面有形成η型G a N包層1 3， 該層13之上面有形成有GaN障壁層與InGaN井形成交互疊層 之多重量子井形構造之發光層14，在該層14之上面有形成
3 26\總檔\90\90105930VTF948017 14
200529308 M g摻雜p型A 1 G a N包層1 5，在該層1 5之J： 型GaN接觸層16。主要層11至16全體之乂 但例如為2至1 5微米。 但，主要層並非限定於該構成，變更 光層例如變更成單一量子井形構造，或 時，省略緩衝層1 1，或雷射二極體時貝1j 可適當地變更。 欲將該半導體晶圓1分割成半導體晶 實行之。 (1)如圖1(A)及圖2(A)所示，在半導 體層形成側之表面上，形成留下格子狀 噴砂罩幕5。耐噴砂罩幕5之形成方法並 本例中則使用照相平版印刷術。換言之 塗有感光性光致抗蝕劑（罩幕劑）之薄膜 用弱鹼溶液顯影，經乾燥之後，前述圖 則附著於半導體晶圓1上。 要分割的晶片之平面尺寸及形狀係其 正方形，因此，袼子狀露出部6之互相鄰 為，X方向及y方向均為350微米（參考圖 又，要形成之分割用槽溝7之寬度係約. 微米，因此，格子狀露出部6之各格子線 或5 0微米。 (2 )將該半導體晶圓1，支持於可向】 (省略圖示）上。移動該平台而將半導體！ 326\總檔\90\90105930\丁？948017 15 -面有形成Mg摻雜p ?·度並無特別限定， .各層之組成，將發 ，以G a N做為基板2 I設置共振構造等， 片時，按下述之製程 體晶圓1之例如半導 露出部6之圖案之耐 .無特別限定，但在 ’半導體晶圓1黏貼 ，用紫外線曝光， 案之耐喷砂罩幕5 一邊約3 5 0微米之 接之格子線之間距 1(A)及圖 1(B))。 為 20， 30， 40或 50 之寬度約為20， 30, y方向移動的平台 晶圓1向其面方向之 200529308 x _ y方向進給之同時，如圖2 ( A )所示，從噴砂裝置之噴嘴2 0 向半導體晶圓1將微粒子噴砂材2 1予以擴散成涵蓋格子狀 露出部6之複數條之格子線之程度來噴砂之結果，在格子狀 露出部6同時地形成其深度到達基板2之預定深度之複數條 之分割用溝7。以高速喷射之微粒子噴砂材2 1所具有之運動 能量為，以微米單位削除出現在格子狀露出部6之半導體層 3及基板2之一部分。 半導體晶圓1及噴嘴2 0之距離係約為5 0 n in，進給速度為 5 0 m m /秒。微粒子噴砂材之材料為碳化矽，其平均粒子徑係 8微米（# 2 0 0 0網格）或1 3微米（# 1 2 0 0網格），噴砂量為 6 0〜9 0 g /秒，噴砂壓力係約為0 . 4 Μ P a。 如此進給之同時實行的噴砂實行一趟時，對半導體層3 可形成深度約0 . 5微米之分割用槽溝。然後，如果使用平均 粒子徑為8微米時則重複實行1 5趟的該喷砂，而使用平均粒 子徑為1 3微米時則重複實行8趟的該喷砂來增加分割用槽 溝之深度，最後則如圖2 ( B )所示，除去半導體層3之全厚度 部分，進一步在基板2上形成其深度約5微米之分割用槽溝 7。如本例所示，對約2英寸四方之半導體晶圓1欲形成間距 3 5 0微米之分割用槽溝7時，一趟噴砂所需時間約為一分 鐘，因此，1 5趟時則需要約1 5分鐘，而8趟時則需要約8分 鐘來完成。 再著，由於該噴砂，耐喷砂罩幕5也逐漸地消耗，尤其是 平面四方形中之角部係全厚部分容易消耗的關係，如圖1 ( B) 所示，連由耐喷砂罩幕5所保護的半導體層3也在其角部容
326\總檔\90\90105930\丁卩948017 16 200529308 易發生小的圓弧。 (3 )如圖2 ( C )所示，用化學方法除去耐喷砂罩幕5。 (4 )如圖3 ( A )所示，用磨床研磨厚度3 5 0微米之基板2之 非形成半導體層側之表面之結果，使該基板2予以均勻地薄 化成其厚度1 0 0微米左右。 (5 )如圖1 ( B )及圖3 ( B )所示，用刻劃刃刻劃分割用槽溝7 之槽溝底部而形成刻劃線8。 (6 )如圖3 ( C )所示，以刻畫1線8為起點之同時沿著刻劃線 > 8分割半導體晶圓1，分割成多數之半導體晶片1 0。 根據本實施形態之晶片分割方法，可得到下述之效果。 ① 用噴砂形成分割用槽溝7時，異於切片法（d i c i n g )，在 基板2及半導體層3不會發生龜裂及屑，又，異於蝕刻，半 導體層3不會受到損傷的關係，其生產率良好。例如相較於 切片法，可改善1 0 %以上的生產率。 ② 用噴砂可同時地形成複數條之分割用槽溝7，因此，如
前述，在本例之半導體晶圓1中，以8至1 5分鐘之短時間内 W 可形成全部的分割用槽溝7。如果用切片法實行同樣作業 時，需要1 2 0分鐘左右。因此，可大幅度地縮短加工時間， 可提高效率。 ③ 噴砂裝置及微粒子噴砂材2 1 (尤其是碳化矽）為，相較於 蝕刻裝置，其價格低廉，又，微粒子喷砂材2 1係可循環地 重複使用，因此可減低裝置成本及加工成本。 在圖4 ( A )至圖4 ( C )中模式顯示之實施例1群係在半導體 晶圓1之形成半導體層側之表面，用喷砂法形成分割用槽溝 326\總檔\90\90105930\丁？948017 17 200529308 7之例予以綜合者。 圖4 ( A )所示之實施例1 - 1係相當於前述第一實施形態之 例者。 圖4 ( B )所示之實施例1 - 2係在半導體晶圓1之形成有半導 體側之表面形成分割用槽溝7之後，研磨基板2之非形成半 導體層側之後新出現之平滑面予以刻劃而形成刻劃線8之 例者。 圖4 ( C )所示之實施例1 - 3係在前述第一實施形態之外，磨 , 光基板2之非形成半導體層側之後新出現之平滑面予以刻 劃而形成刻劃線8之例者。 在圖4 ( D )至圖4 ( F )中模式顯示之實施例2群係在半導體 晶圓1之非形成半導體層側之表面，用喷砂法形成分割用槽 溝7之例予以綜合者。 圖4 ( D )所示之實施例2 - 1係在其厚度1 0 0微米左右之基板 2之非形成半導體層側，用前述喷砂法形成分割用槽溝7之 _ 後，在其槽溝底部形成刻劃線8之例者。 圖4 ( E )所示之實施例2 _ 2係在其厚度1 0 0微米左右之基板 2之非形成半導體層側，用前述噴砂法形成分割用槽溝7之 後，在形成半導體層側形成刻劃線8之例者。 圖4 ( F )所示之實施例2 - 3係在其厚度1 0 0微米左右之基板 2之非形成半導體層側，用前述噴砂法形成分割用槽溝7之 後，在其槽溝底部形成刻劃線8之同時，在形成半導體側形 成刻劃線8之例者。 各實施例均為以刻劃線8作為起點，用切割法切割半導體 326\總檔\90\90105930\TF948017 18 200529308 晶圓1，分割成多數之半導體晶片者。 又，本發明並非限定於前述實施形態，例如分割用槽溝7 形成為深（例如在基板2中，形成其深度在5 0微米以上），以 便省略刻劃時也可切割者。 其次，在圖5及圖6中顯示有關本發明之第二實施形態之 半導體晶圓之晶片分割方法。所要分割的半導體晶圓1係如 圖5(A)所示，具有與圖1(A)及圖1(B)所示之半導體晶圓1 同樣的基本構成。換言之，由基板2及構成形成在其表面上 > 之發光元件（發光二極體，雷射二極體等）之半導體3所成， 該層3係由主要層1 1至1 6及電極（省略圖示）所成。基板2， 主要層11至16係可與圖1(A)及圖1(B)所示之半導體晶圓1 同樣者。 圖6係顯示上述半導體晶圓1之晶片分割方法之第二實施 形態，以下述之步驟實行之。 (1)如圖5(B)及圖6(A)所示，在半導體晶圓1之形成有半 g 導體側之表面上，用切片法，蝕刻法或喷砂法形成其槽溝 寬幅W 1為例如約2 5微米之第一分割用槽溝2 5。所分割之半 導體晶片之平面尺寸及形狀係其一邊約為3 5 0微米之正方 形，因此，第一分割用槽溝2 5係以間距3 5 0微米之平面格子 狀排列形成之。又，第一分割用槽溝2 5之深度為，除去半 導體層3之全厚度部分，再者，要到達基板2中之深度例如 約1 5微米處者。 (2 )如圖6 ( B )所示，用磨床研磨其厚度3 5 0微米之基板2 之非形成半導體層側之表面，使該基板2均勻地薄形化成 326\總檔\90\90105930VTF948017 19 200529308 1 0 0微米左右之厚度。 (3 )如圖5 ( Β )及圖6 ( C )所示，在半導體晶圓1之非形成有 半導體側之表面且對應前述第一分割用槽溝2 5之位置，用 切片法形成其槽溝寬幅W 2為例如約5 0微米之第二分割用槽 溝2 6。第一分割用槽溝2 5及第二分割用槽溝2 6係該等之槽 溝寬幅在一部分重疊則可，但以第一分割用槽溝2 5容納於 第二分割用槽溝2 6之槽溝寬幅之範圍内為宜，而該等之槽 溝寬幅方向之中央部以上下略一致者為更宜。第二分割用 > 槽溝2 6之深度係例如約為4 5微米，因此，留在第一分割用 槽溝2 5與第二分割用槽溝2 6之間之基板2之殘存部2 a之厚 度係約為40微米。 (4)如圖6(D)所示，將半導體晶圓1在基板2之殘存部2a 用斷裂法分割，以分割成多數的半導體晶片1 0。 根據本實施形態之晶片分割方法，可得到下述之效果。 ’ ①形成在基板2之有形成半導體側之第一分割用槽溝2 5 g 之槽溝寬幅W 1小於形成在非形成有半導體側之第二分割用 槽溝2 6之槽溝寬幅W 2的關係，增加所分割之半導體晶片1 0 中之半導體層3之面積而可提高發光亮度，不增加其面積時 則可增加半導體晶片1 0之採取數量。 ②使基板2之非形成有半導體層側之第二分割用槽溝2 6 之寬幅W 2大於形成在有形成半導體側之第一分割用槽溝2 5 之槽溝寬幅W 1的關係，可使用其使用壽命較長之較厚旋轉 刃作為形成第二分割用槽溝2 6之切割鋸之旋轉刃。藉此， 加大第二分割用槽溝2 6之深度，薄化殘存部2 a之厚度而可 326\總檔\90\90105930\丁？948017 20 200529308 容易斷裂。又，可加長旋轉刃之更換週期，可 時間，可減低旋轉刃成本。 圖7 ( A )所示之第三實施形態之晶片分割方法 實施形態中於第二分割用槽溝2 6之形成後而在 在該第二分割用槽溝2 6之槽溝底部，加上用切 滿足第一分割用槽溝2 5之寬幅$第三分割用槽 <第二分割用槽溝2 6之寬幅之關係之第三分割 步驟點為只有與第二實施形態不同之點。圖示 > 割用槽溝2 7係其槽溝寬幅W 3為約2 5微米（與第-溝2 5之溝幅W 1略相同），深度為從第二分割用槽 量起例如約2 0微米。因此，基板2之殘存部2 a之 微米。 根據第三實施形態，基板2之殘存部2 a之厚度 係，可更容易斷裂之同時，斷裂時所發生之龜I 分割用槽溝2 6之溝幅）為可容納於第三分割用才， g 幅之範圍内，有避免其極端地向斜方向裂開之 圖7 ( B )所示之第四實施形態之晶片分割方法 實施形態中形成第二分割用槽溝2 6之際，將該 槽溝2 6之槽溝剖面形狀形成為寬幅方向之中央 的略U字形狀之點為不同於第二實施形態。同才i 所示之第五實施形態之晶片分割方法係將該第 溝2 6之槽溝剖面形狀形成為寬幅方向之中央部 略V字形狀之點為不同於第二實施形態。 根據第四，第五實施形態，因基板2之殘存畜 削減更換之 為，在第二 斷裂之前， 片法形成可 溝2 7之寬幅 用槽溝2 7之 例之第三分 -分割用槽 溝2 6之溝底 厚度約為20 為更薄的關 ί (小於第二 I溝2 7之溝 效果。 為，在第二 第二分割用 部為呈最深 ί在圖7(C) 二分割用槽 為呈最深的 5 2a之厚度 326\總檔\90\90105930\TF948017 21 200529308 為，在第二分割用槽溝2 6之寬幅方向之中央部變最薄 係，可得到斷裂時之龜裂為容易在該中央部發生的效 再者，圖8(A)至圖8(C)顯示上述之自第三實施形態 五實施形態之變形例。在該等之變形例中，要形成第 割用槽溝2 6或第三分割用槽溝2 7之際，實行可到達第 割用槽溝之切片法。其結果，可以直接把半導體晶圓 成半導體晶片而不發生上述殘存部。換言之，可以省 半導體晶圓以殘存部為起點予以斷裂而分割成半導體 I 之步驟。該第二分割用槽溝2 6之切片法係如圖6 ( C )中 線所示，在第二實施形態之晶片分割方法中也可實行 該時，不需要實行圖6 ( D )之步驟。 又，本發明並非限定於前述實施形態。半導體晶片 限定於發光元件，例如可為是受光元件及F E T等之電子 等者。 (產業上之可利用性） g 如以上之詳述，根據有關本發明之半導體晶圓之晶 割方法，可以減少對半導體層之損傷而提高生產力， 短加工時間而可提高效率，再者，能夠發揮減低裝置 及加工成本等之優良效果。 再者，根據有關本發明之半導體晶圓之晶片分割方 可增加所要分割之半導體晶片中之半導體層之面積以 發光亮度，及增加半導體晶片之採取數量之同時，可 容易斷裂的優良效果。 【圖式簡單說明】 的關 果。 至第 二分 一分 分割 略將 晶片 用虛 之。 並非 裝置 片分 又縮 成本 法， 提兩 發揮 3 2 6\總檔\90\90105 930\TF9480 Π 22 200529308 圖1 ( A )及（B )係顯示有關本發明之第一實施形態之半導 體晶圓之晶片分割方法之斜視圖。 圖2 ( A )至（C )係顯示該晶片分割方法之前半段步驟之剖 視圖。 圖3 ( A )至（C )係顯示該晶片分割方法之後半段步驟之剖 視圖。 圖4 ( A )至（F )係顯示該晶片分割方法之實施例之剖視圖。 圖5 ( A )係顯示以有關本發明之第二實施形態之半導體晶 > 圓之晶片分割方法所分割之半導體晶圓之剖視圖，圖5 ( B ) 係對該半導體晶圓形成分割用溝時之平視圖。 圖6 ( A )至（D )係顯示第二實施形態之晶片分割方法之剖 視圖。 圖7 ( A )係顯示第三實施形態之晶片分割方法之要點剖視 圖，（B)係顯示第四實施形態之晶片分割方法之要點剖視 圖，（C )係顯示第五實施形態之晶片分割方法之要點剖視 圖〇 圖8 ( A )至（C )係顯示在自第三實施形態至第五實施形態 之各晶片分割方法中，用切片法形成第二分割用槽溝或第 三分割用溝，使其可到達第一分割用槽溝之晶片分割方法 要點之剖視圖。 【主要元件符號說明】 1 半導體晶圖 2 基板 2 3 基板之殘存部 326\總檔\90\90105930\丁？948017 23 200529308 3 半 導 體 層 5 耐 噴 砂 罩 幕 6 格 子 狀 露 出 部 7 分 割 用 槽 溝 8 刻 劃 線 10 半 導 體 晶 片 11 A1 N緩衝層 12 Si 摻 雜 η型G aN接 13 η型G a N 包 層 14 發 光 層 15 Mg摻 雜 ρ型A 1 G aN 16 Mg摻 雜 p型G aN接. (1 1 至 1 6 主要層） 20 噴 嘴 21 微 粒 子 喷 砂 材 25 第 一 分 割 用 槽 溝 26 第 二 分 割 用 槽 溝 27 第 二 分 割 用 槽 溝 326\總檔\90\90105930\TF948017 24

Claims (1)

  1. 200529308 十、申請專利範圍： 1 . 一種半導體晶圓之晶片分割方法’係在基板上形成半 導體層而成之半導體晶圓分割成多數的半導體晶片之方法 中，其特徵為包含： 在前述半導體晶圓之形成有半導體層側之表面，用切 片，蝕刻或噴砂法之任何或至少一種形成槽溝寬幅相對地 較狹窄的第一分割用槽溝的步驟， 在前述半導體晶圓之非形成半導體層側之表面且對應於 第一分割用槽溝之位置，用切片法形成槽溝寬幅相對地較 寬之第二分割用槽溝之步驟者。 2 .如申請專利範圍第1項之半導體晶圓之晶片分割方 法，其中更包含在前述第二分割用槽溝之溝底，可用切片 法形成其互相關係為，第一分割用槽溝之溝幅$第三分割 用槽溝之溝幅 < 第二分割用槽溝之溝幅，之關係的第三分 割用槽溝之步驟者。 3 .如申請專利範圍第1項之半導體晶圓之晶片分割方 法，其中前述第二分割用槽溝之溝剖面形狀形成為寬幅方 向之中央部為最深的略U字形狀或略V字形狀者。 4. 如申請專利範圍第1項之半導體晶圓之晶片分割方 法，其中前述第一分割用槽溝之溝幅為1 0至5 0微米者。 5. 如申請專利範圍第1項之半導體晶圓之晶片分割方 法，其中前述第二分割用槽溝之溝幅為1 5至1 0 0微米者。 6 .如申請專利範圍第1項之半導體晶圓之晶片分割方 法，其中前述第一分割用槽溝之深度係相對地小，前述第 326\總檔\90\90105930\丁？948017 25 200529308 二分割用槽溝之深度係相對地大者。 7 .如申請專利範圍第1項之半導體晶圓之晶片分： 法，其中殘留在前述第一分割用槽溝與第二分割用 間之基板之殘存部之厚度為2 0至1 0 0微米者。 8 .如申請專利範圍第1項之半導體晶圓之晶片分彳 法，其中前述基板係以莫氏硬度8以上之高硬度材ί 者。 9 .如申請專利範圍第1項之半導體晶圓之晶片分1 法，其中前述基板以藍寶石或GaN所成，而前述半導 由氮化鎵基化合物半導體所成者。 I 0 .如申請專利範圍第1項之半導體晶圓之晶片分 法，其中用切片法形成前述第二分割用槽溝之步驟 前述第二分割用槽溝形成使其能夠到達前述第一分 溝者。 II .如申請專利範圍第2項之半導體晶圓之晶片分 法，其中用切片法形成前述第三分割用槽溝之步驟 前述第三分割用槽溝形成使其能夠到達前述第一分 溝者。 丨J方 槽溝之 J方 所成 J方 體層為 割方 中，將 割用槽 割方 中，將 割用槽 326\總檔\90\90105930\TF948017 26
TW094115586A 2000-03-31 2001-03-14 Method for dicing semiconductor wafer into chips TW200529308A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000099896A JP2001284293A (ja) 2000-03-31 2000-03-31 半導体ウエハーのチップ分割方法
JP2000099895A JP2001284290A (ja) 2000-03-31 2000-03-31 半導体ウエハーのチップ分割方法

Publications (2)

Publication Number Publication Date
TW200529308A true TW200529308A (en) 2005-09-01
TWI295075B TWI295075B (zh) 2008-03-21

Family

ID=26589285

Family Applications (2)

Application Number Title Priority Date Filing Date
TW094115586A TW200529308A (en) 2000-03-31 2001-03-14 Method for dicing semiconductor wafer into chips
TW090105930A TWI257711B (en) 2000-03-31 2001-03-14 Method for dicing semiconductor wafer into chips

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW090105930A TWI257711B (en) 2000-03-31 2001-03-14 Method for dicing semiconductor wafer into chips

Country Status (4)

Country Link
US (1) US7121925B2 (zh)
AU (1) AU2001241136A1 (zh)
TW (2) TW200529308A (zh)
WO (1) WO2001075954A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105308724A (zh) * 2013-07-01 2016-02-03 富士施乐株式会社 切割部件的末端形状的设计方法、半导体芯片制造方法、电路板及电子装置
US9627259B2 (en) 2014-11-14 2017-04-18 Kabushiki Kaisha Toshiba Device manufacturing method and device
US9633903B2 (en) 2015-01-28 2017-04-25 Kabushiki Kaisha Toshiba Device manufacturing method of processing cut portions of semiconductor substrate using carbon dioxide particles
US9947571B2 (en) 2014-11-14 2018-04-17 Kabushiki Kaisha Toshiba Processing apparatus, nozzle, and dicing apparatus
US10332759B2 (en) 2015-04-10 2019-06-25 Kabushiki Kaisha Toshiba Processing apparatus

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004168584A (ja) * 2002-11-19 2004-06-17 Thk Co Ltd ガラス基板材の切断方法
US6825559B2 (en) 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
JP2005064231A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
US7915085B2 (en) 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
US7041579B2 (en) * 2003-10-22 2006-05-09 Northrop Grumman Corporation Hard substrate wafer sawing process
CN100524855C (zh) * 2004-03-31 2009-08-05 日亚化学工业株式会社 氮化物半导体发光元件
JP4653447B2 (ja) * 2004-09-09 2011-03-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US7217583B2 (en) 2004-09-21 2007-05-15 Cree, Inc. Methods of coating semiconductor light emitting elements by evaporating solvent from a suspension
US9070850B2 (en) 2007-10-31 2015-06-30 Cree, Inc. Light emitting diode package and method for fabricating same
DE112006001847B4 (de) * 2005-07-11 2011-02-17 Cree, Inc. Ausrichtung von Laserdioden auf fehlgeschnittenen Substraten
JP4731241B2 (ja) * 2005-08-02 2011-07-20 株式会社ディスコ ウエーハの分割方法
KR100868593B1 (ko) * 2005-12-06 2008-11-13 야마하 가부시키가이샤 반도체 장치 및 그 제조 방법과 반도체 장치에 사용되는 덮개 부재와 반도체 장치를 제조하기 위한 반도체 유닛
JP2007165789A (ja) * 2005-12-16 2007-06-28 Olympus Corp 半導体装置の製造方法
EP1963743B1 (en) 2005-12-21 2016-09-07 Cree, Inc. Lighting device
US8969908B2 (en) 2006-04-04 2015-03-03 Cree, Inc. Uniform emission LED package
US7943952B2 (en) 2006-07-31 2011-05-17 Cree, Inc. Method of uniform phosphor chip coating and LED package fabricated using method
US10295147B2 (en) 2006-11-09 2019-05-21 Cree, Inc. LED array and method for fabricating same
US7666689B2 (en) * 2006-12-12 2010-02-23 International Business Machines Corporation Method to remove circuit patterns from a wafer
JP4345808B2 (ja) * 2006-12-15 2009-10-14 エルピーダメモリ株式会社 半導体装置の製造方法
US8232564B2 (en) 2007-01-22 2012-07-31 Cree, Inc. Wafer level phosphor coating technique for warm light emitting diodes
US9024349B2 (en) 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9711703B2 (en) 2007-02-12 2017-07-18 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
US20080280146A1 (en) * 2007-05-11 2008-11-13 Atomic Energy Council - Institute Of Nuclear Energy Research Pre-cut wafer structure with heat stress effect suppressed
US10505083B2 (en) 2007-07-11 2019-12-10 Cree, Inc. Coating method utilizing phosphor containment structure and devices fabricated using same
US8167674B2 (en) 2007-12-14 2012-05-01 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
US8637883B2 (en) 2008-03-19 2014-01-28 Cree, Inc. Low index spacer layer in LED devices
US20090241329A1 (en) * 2008-03-28 2009-10-01 Utac Thai Limited Side rail remover
US8240875B2 (en) 2008-06-25 2012-08-14 Cree, Inc. Solid state linear array modules for general illumination
US8368112B2 (en) 2009-01-14 2013-02-05 Cree Huizhou Opto Limited Aligned multiple emitter package
WO2011013363A1 (ja) * 2009-07-30 2011-02-03 キヤノン株式会社 微細構造の製造方法
JP2012009767A (ja) * 2009-11-27 2012-01-12 Kyocera Corp 多数個取り配線基板およびその製造方法、ならびに配線基板およびその製造方法
TWI438160B (zh) * 2010-07-14 2014-05-21 Hon Hai Prec Ind Co Ltd 玻璃加工設備
US10546846B2 (en) 2010-07-23 2020-01-28 Cree, Inc. Light transmission control for masking appearance of solid state light sources
TWI438161B (zh) * 2010-10-12 2014-05-21 Hon Hai Prec Ind Co Ltd 玻璃加工設備
CN103000768A (zh) * 2011-09-09 2013-03-27 展晶科技(深圳)有限公司 发光二极管封装结构的制造方法
US8697463B2 (en) * 2012-01-26 2014-04-15 Epistar Corporation Manufacturing method of a light-emitting device
US9368404B2 (en) * 2012-09-28 2016-06-14 Plasma-Therm Llc Method for dicing a substrate with back metal
US10211175B2 (en) * 2012-11-30 2019-02-19 International Business Machines Corporation Stress-resilient chip structure and dicing process
JP5637332B1 (ja) 2013-07-01 2014-12-10 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
JP2015088512A (ja) * 2013-10-28 2015-05-07 三菱電機株式会社 半導体装置の製造方法
EP3063794B1 (en) 2013-10-29 2021-05-05 Lumileds LLC Separating a wafer of light emitting devices
US9601670B2 (en) 2014-07-11 2017-03-21 Cree, Inc. Method to form primary optic with variable shapes and/or geometries without a substrate
US10622522B2 (en) 2014-09-05 2020-04-14 Theodore Lowes LED packages with chips having insulated surfaces
JP2016096321A (ja) * 2014-11-10 2016-05-26 富士ゼロックス株式会社 半導体片の製造条件の設定方法、半導体片の製造方法および製造システム
CN104465901B (zh) * 2014-12-11 2017-03-01 北京工业大学 一种蓝光激光器腔面或led腔面的制备方法
US10163709B2 (en) 2015-02-13 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10535554B2 (en) * 2016-12-14 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor die having edge with multiple gradients and method for forming the same
TWI790473B (zh) * 2020-08-28 2023-01-21 態金材料科技股份有限公司 以金屬玻璃粒子束切割之方法
CN112630048B (zh) * 2020-11-20 2023-04-18 长江存储科技有限责任公司 强度测量方法和样品
CN113345838B (zh) * 2021-08-05 2021-11-12 度亘激光技术（苏州）有限公司 半导体器件解理方法
US11780054B2 (en) * 2021-08-18 2023-10-10 Taichi Metal Material Technology Co., Ltd. Cutting method by using particle beam of metallic glass

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5488767A (en) * 1977-12-24 1979-07-14 Nec Home Electronics Ltd Manufacture for semiconductor element
JPS5583236A (en) * 1978-12-20 1980-06-23 Hitachi Ltd Cutting method for semiconductor wafer
JPS5648148A (en) * 1979-09-27 1981-05-01 Nec Home Electronics Ltd Manufacture of semiconductor device
JP2683811B2 (ja) * 1988-08-04 1997-12-03 日本インター株式会社 マスキングテープ及びこれを使用した半導体素子の製造方法
US5197234A (en) * 1990-02-27 1993-03-30 Gillenwater R Lee Abrasive engraving process
US5989689A (en) * 1991-12-11 1999-11-23 The Chromaline Corporation Sandblast mask laminate with blastable pressure sensitive adhesive
JP2859478B2 (ja) 1991-12-12 1999-02-17 日亜化学工業 株式会社 発光デバイス用の窒化ガリウム系化合物半導体ウエハーの切断方法
JP2765644B2 (ja) 1992-05-09 1998-06-18 日亜化学工業株式会社 窒化ガリウム系化合物半導体ウエハーの切断方法
JP2914014B2 (ja) 1992-06-05 1999-06-28 日亜化学工業株式会社 窒化ガリウム系化合物半導体チップの製造方法
JP2780618B2 (ja) 1993-11-06 1998-07-30 日亜化学工業株式会社 窒化ガリウム系化合物半導体チップの製造方法
EP0658944B1 (en) * 1993-12-14 2009-04-15 Spectrolab, Inc. Thin semiconductor device and method of fabrication
BE1007894A3 (nl) * 1993-12-20 1995-11-14 Philips Electronics Nv Werkwijze voor het vervaardigen van een plaat van niet-metallisch materiaal met een patroon van gaten en/of holten.
TW242695B (en) 1994-08-18 1995-03-11 Jong-Chuan Hwang Manufacturing method for silicon wafer
TW293135B (en) 1995-11-23 1996-12-11 Ind Tech Res Inst Process of fabricating field emission display spacer
JP3239774B2 (ja) * 1996-09-20 2001-12-17 豊田合成株式会社 ３族窒化物半導体発光素子の基板分離方法
JP2861991B2 (ja) 1997-10-20 1999-02-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体チップの製造方法
JP3395620B2 (ja) * 1997-12-16 2003-04-14 日亜化学工業株式会社 半導体発光素子及びその製造方法
JP3723347B2 (ja) * 1998-06-04 2005-12-07 ローム株式会社 半導体発光素子の製法
JP3702700B2 (ja) * 1999-03-31 2005-10-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
US6528393B2 (en) * 2000-06-13 2003-03-04 Advanced Semiconductor Engineering, Inc. Method of making a semiconductor package by dicing a wafer from the backside surface thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105308724A (zh) * 2013-07-01 2016-02-03 富士施乐株式会社 切割部件的末端形状的设计方法、半导体芯片制造方法、电路板及电子装置
CN105308724B (zh) * 2013-07-01 2018-01-12 富士施乐株式会社 切割部件的末端形状的设计方法、半导体芯片制造方法、电路板及电子装置
US9627259B2 (en) 2014-11-14 2017-04-18 Kabushiki Kaisha Toshiba Device manufacturing method and device
US9947571B2 (en) 2014-11-14 2018-04-17 Kabushiki Kaisha Toshiba Processing apparatus, nozzle, and dicing apparatus
US9633903B2 (en) 2015-01-28 2017-04-25 Kabushiki Kaisha Toshiba Device manufacturing method of processing cut portions of semiconductor substrate using carbon dioxide particles
US10332759B2 (en) 2015-04-10 2019-06-25 Kabushiki Kaisha Toshiba Processing apparatus

Also Published As

Publication number Publication date
US7121925B2 (en) 2006-10-17
TWI295075B (zh) 2008-03-21
TWI257711B (en) 2006-07-01
AU2001241136A1 (en) 2001-10-15
WO2001075954A1 (fr) 2001-10-11
US20030121511A1 (en) 2003-07-03

Similar Documents

Publication Publication Date Title
TW200529308A (en) Method for dicing semiconductor wafer into chips
TWI327340B (en) Production method for semiconductor device
CN101015070B (zh) 制造半导体发光器件的方法以及采用该方法制造的器件
JP2001284293A (ja) 半導体ウエハーのチップ分割方法
US5627109A (en) Method of manufacturing a semiconductor device that uses a sapphire substrate
JP5119463B2 (ja) 発光素子及びその製造方法
JP2780618B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
JP2001284292A (ja) 半導体ウエハーのチップ分割方法
JP2010161422A (ja) 化合物半導体素子ウェハーの製造方法
JP2006135309A (ja) 半導体素子の製造方法
JP2008198845A (ja) 化合物半導体素子の製造方法および化合物半導体素子
KR100789200B1 (ko) 반도체 칩 제조 방법 및 반도체 칩
JP2861991B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
JP4639520B2 (ja) 窒化物半導体チップの製造方法
JP4710148B2 (ja) 窒化物半導体チップの製造方法
JP2003151921A (ja) 化合物半導体とその製造方法
JP2001284291A (ja) 半導体ウエハーのチップ分割方法
JPH07169715A (ja) 窒化ガリウム系化合物半導体チップの製造方法
JP3227287B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法と窒化ガリウム系化合物半導体素子
JP2001284290A (ja) 半導体ウエハーのチップ分割方法
JP4594707B2 (ja) 半導体チップ製造方法
JP2007109822A (ja) 半導体素子の製造方法、及びそれにより得られる半導体素子
JPH06283758A (ja) 窒化ガリウム系化合物半導体ウエハーの切断方法
JP2006203251A (ja) 半導体素子の製造方法
JPH07273069A (ja) 窒化ガリウム系化合物半導体チップの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees