JP2001284290A - 半導体ウエハーのチップ分割方法 - Google Patents

Abstract

(57)【要約】 【課題】 歩留まりが良く、効率が高く、装置コスト及
び加工コストを低減できる半導体ウエハーのチップ分割
方法を提供する。 【解決手段】 基板２上に半導体層３が形成されてなる
半導体ウエハー１を多数の半導体チップに分割する方法
であって、半導体ウエハー１の表面に格子状露出部６を
残すパターンの耐ブラストマスク５を形成する工程と、
ノズル２０から微粒子ブラスト材２１をブラストして格
子状露出部６に基板２の所定深さにまで至る分割用溝７
を形成する工程とを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板上に半導体層
が形成されてなる半導体ウエハーを多数の半導体チップ
に分割する方法に関するものである。

【０００２】

【従来の技術】半導体ウエハーを分割する方法として
は、ウエハーにダイシングにより溝を形成したり又はス
クライブによりスクライブラインを形成したりした後、
ブレーキングにより前記溝又はスクライブラインを起点
とすると共にそれらに沿ってウエハーを割る方法が一般
的である。ダイシングとは、ダイサー（ダイシングソ
ー）の回転刃とウエハーとを相対移動させてウエハーに
ダイシング溝を形成する方法である。スクライブとは、
スクライバーの先鋭刃とウエハーとを相対移動させてウ
エハーにスクライブラインを形成する方法である。ブレ
ーキングとは、押圧刃や押圧ローラでウエハーを押圧し
て三点曲げを行うことによりウエハーを割る方法であ
る。

【０００３】高硬度材料（例えばサファイア、ＧａＮ
等）よりなる基板を用いた半導体ウエハーにおいては、
浅いダイシング溝又はスクライブラインを形成しただけ
では、ブレーキングによりウエハーを割ることが困難な
ため、深くダイシングしたり、基板を大幅に薄肉化して
からスクライブしたりする等の工夫を加えた後に、ブレ
ーキングする必要があった。例えば、サファイア基板の
表面上に窒化ガリウム系化合物半導体が積層されたウエ
ハーをチップ状に分割する方法としては、次の各方法が
知られている。

【０００４】（１）特許第２７６５６４４号公報に記載
された方法は次の工程を含む。 ダイサーにより窒化ガリウム系化合物半導体層の厚
さよりも深く溝を切り込むダイシング工程 サファイア基板の厚さを研磨により薄くする研磨工
程 ダイシング工程で形成された溝の上からスクライバ
ーによりサファイア基板にスクライブラインを入れるス
クライブ工程 スクライブ工程の後、ウエハーをチップ状に分割す
る分割工程

【０００５】（２）特許第２９１４０１４号公報に記載
された方法は次の工程を含む。 サファイア基板を研磨して薄くする第１の工程 ｐ型層（窒化ガリウム系化合物半導体）をｎ型層ま
でエッチングして、ｎ型層の平面を露出させる第２の工
程 ｎ型層の平面をエッチングまたはダイシングしてサ
ファイア基板の平面を露出させる第３の工程 薄くしたサファイア基板をダイシングまたはスクラ
イビングして、第３の工程において露出したサファイア
基板の平面で、ウエハーを切断する第４の工程

【０００６】（３）特許第２７８０６１８号公報に記載
された方法は次の工程を含む。 窒化ガリウム系化合物半導体層側から第一の割り溝
を所望のチップ形状で線状にエッチングにより形成する
と共に、第一の割り溝の一部に電極が形成できる平面を
形成する工程 ウエハーのサファイア基板側から第一の割り溝の線
と合致する位置で、第一の割り溝の線幅よりも細い線幅
を有する第二の割り溝（スクライブが好ましい）を形成
する工程 第一の割り溝および第二の割り溝に沿って、ウエハ
ーをチップ状に分割する工程

【０００７】（４）特許第２８６１９９１号公報に記載
された方法は次の工程を含む。 ウエハーの窒化ガリウム系化合物半導体層側から第
一の割り溝を所望のチップ形状で線状に（エッチングに
より）形成すると共に、この第一の割り溝を窒化ガリウ
ム系化合物半導体層を貫通してサファイア基板の一部を
除く深さまで形成する工程 ウエハーのサファイア基板側から第一の割り溝の線
と合致する位置で、第一の割り溝の線幅よりも細い線幅
を有する第二の割り溝（スクライブが好ましい）を形成
する工程 第一の割り溝および第二の割り溝に沿って、ウエハ
ーをチップ状に分割する工程

【０００８】

【発明が解決しようとする課題】上記（１）（２）のよ
うにダイシングとスクライブとを併用する方法は、ま
ず、ダイシング時に基板及び半導体層にクラックやチッ
ピングが発生しやすく、歩留まりが良くないという問題
があった。また、ダイシング溝もスクライブラインもウ
エハーに多数本を形成する必要があるが、現状ではいず
れも一本ずつ形成しなければならないため、加工時間が
長く、効率が悪かった。さらに、ダイシング用の回転刃
は高価であり、寿命があまり長くなかった。

【０００９】上記（３）（４）のようにエッチングとス
クライブとを併用する方法は、まず、エッチングによる
半導体層へのダメージが懸念される。上記（３）の特許
第２７８０６１８号公報には、「エッチングが最も窒化
物半導体表面、側面を傷めにくい」とされ、反応性イオ
ンエッチング、イオンミリング、集束ビームエッチン
グ、ＥＣＲエッチング等のドライエッチングと、硫酸と
リン酸の混酸によるウエットエッチングとが挙げられて
いる。しかし、これらのエッチングは、同時に複数本又
は多数本の溝を形成することができるものの、加工時間
は決して短くなく、効率が悪かった。さらに、これらの
エッチングの装置、特にドライエッチング装置は非常に
高価であり、加工コストもかさんでいた。

【００１０】本発明の目的は、上記課題を解決し、歩留
まりが良く、効率が高く、装置コスト及び加工コストを
低減できる半導体ウエハーのチップ分割方法を提供する
ことにある。

【００１１】

【課題を解決するための手段】本発明は、基板上に半導
体層が形成されてなる半導体ウエハーを多数の半導体チ
ップに分割する方法であって、前記半導体ウエハーの表
面に格子状露出部を残すパターンの耐ブラストマスクを
形成する工程と、ノズルから前記半導体ウエハーに微粒
子ブラスト材をブラストして前記格子状露出部に前記基
板の所定深さにまで至る分割用溝を形成する工程を含
む。

【００１２】ここで、ブラストは、半導体ウエハーとノ
ズルとを半導体ウエハーの面方向に相対的に送りなが
ら、微粒子ブラスト材を格子状露出部の複数本の格子線
に及ぶ程度に拡げてブラストすることにより行い、もっ
て複数本の分割用溝を同時に形成することが好ましい。
分割用溝が正しく半導体ウエハーの厚さ方向に掘られる
ようにするとともに、分割用溝の形成効率を高めるため
である。

【００１３】この場合、半導体ウエハーとノズルとの距
離は、特に限定されないが、１０〜１５０ｍｍが好まし
い。この距離が近すぎるとマスクへのダメージが大とな
り、この距離が遠すぎると加工速度が低くなり、加工時
間が長くなる。

【００１４】また、送り速度は、特に限定されないが、
５〜２００ｍｍ／秒が好ましい。送り速度が低すぎると
発熱等によりマストへのダメージが大となり、送り速度
が高すぎると加工部立ち面の垂直度が悪くなる。

【００１５】また、前記送りながら行うブラストを所定
のパス回数だけ繰り返すことにより、分割用溝の深さを
増加させることもできる。このパス回数は、特に限定さ
れないが、３〜２０パスが好ましい。

【００１６】分割用溝の幅は、特に限定されないが、１
０〜５００μｍが好ましい。この幅が小さすぎると十分
な深さが得られなくなるとともに微粒子ブラスト材の選
択が難しくなり、この幅が大きすぎると半導体チップの
取れ数が減少する。

【００１７】分割用溝の基板における深さは、特に限定
されないが、１〜１００μｍが好ましく、５〜５０μｍ
がさらに好ましい。この深さが浅いと溝下に残る基板厚
を減じて分割しやすくする作用が弱くなり、この深さが
深いとブラストに時間がかかりすぎる。

【００１８】本発明は、基板の構成材料により限定され
るものではないが、基板がモース硬度８以上の高硬度材
料よりなるものである場合に特に有効である。例えば、
基板がサファイア又はＧａＮよりなり、半導体層が窒化
ガリウム系化合物半導体よりなる半導体ウエハーの分割
に特に有効である。

【００１９】微粒子ブラスト材の材料は、特に限定され
ないが、基板がサファイア又はＧａＮよりなる場合、微
粒子ブラスト材はビッカース硬度２０００以上の材料よ
りなるものが好ましい。具体的には、例えばアルミナ、
炭化珪素、ボロン又はダイヤから選ばれる少なくとも一
種が好ましい。

【００２０】微粒子ブラスト材の平均粒子径は、分割用
溝の幅より小さければ特に限定されないが、分割用溝の
幅に対する比率で表すと１／２〜１／２０が好ましく、
数値で表すと１〜３０μｍが好ましく、５〜１５μｍが
さらに好ましい。この平均粒子径が小さすぎると運動エ
ネルギが小さくなり、この平均粒子径が大きすぎると分
割用溝の平滑性が低下する。

【００２１】微粒子ブラスト材のブラスト量は、特に限
定されないが、３０〜１００ｇ／秒が好ましい。ブラス
ト量が少なすぎると加工速度が低くなり、ブラスト量が
多すぎるとマスクへのダメージが大となる。

【００２２】微粒子ブラスト材のブラスト圧力は、特に
限定されないが、０．２〜０．８ＭＰａが好ましい。ブ
ラスト圧力が低すぎると加工速度が低くなり、ブラスト
圧力が高すぎるとマスクへのダメージが大となる。

【００２３】分割用溝は、半導体ウエハーの半導体層形
成側の表面に形成することもできるし、半導体ウエハー
の半導体層非形成側の表面に形成することもできし、両
側の表面に形成することもできる。

【００２４】本発明は前記工程に加え、分割用溝の溝底
又は分割用溝とは反対側の半導体ウエハーの表面にスク
ライブしてスクライブラインを形成する工程を含むこと
ができ、さらに、半導体ウエハーをスクライブラインを
起点にブレーキングして半導体チップに分割する工程を
含むことができる。

【００２５】

【発明の実施の形態】図１〜図３は、本発明の実施形態
に係る半導体ウエハーのチップ分割方法を示している。
まず、分割する半導体ウエハー１について説明すると、
同ウエハー１は、基板２とその表面上に形成された発光
素子（発光ダイオード、レーザーダイオード等）を構成
する半導体層３とからなり、同層３は主要層１１〜１６
と電極（図示略）とからなる。

【００２６】基板２は、サファイアよりなり、平面寸法
形状が例えば２インチ（約５ｃｍ）の正方形、厚さが３
５０μｍ、半導体層を形成する表面がａ面｛１１−２
０｝のものである。但し、基板はこれに限定されず、材
料（例えばＧａＮよりなる基板を用いる等）、平面寸法
形状、厚さ、結晶面等を適宜変更できる。

【００２７】主要層１１〜１６は、いずれも有機金属気
相成長法により形成された窒化ガリウム系化合物半導体
（バッファ層はＡｌＮであるがＧａＮでもよい）であ
り、まず基板２の上にＡｌＮバッファ層１１が形成さ
れ、同層１１の上にＳｉドープｎ型ＧａＮコンタクト層
１２が形成され、同層１２の上にｎ型ＧａＮクラッド層
１３が形成され、同層１３の上にＧａＮ障壁層とＩｎＧ
ａＮ井戸層とが交互に積層された多重量子井戸構造の発
光層１４が形成され、同層１４の上にＭｇドープｐ型Ａ
ｌＧａＮクラッド層１５が形成され、同層１５の上にＭ
ｇドープｐ型ＧａＮコンタクト層１６が形成されてい
る。主要層１１〜１６全体の厚さは、特に限定されない
が、例えば２〜１５μｍである。

【００２８】但し、主要層はこの構成に限定されず、各
層の組成を変更したり、発光層を例えば単一量子井戸構
造に変更したり、基板２をＧａＮにする場合にはバッフ
ァ層１１を省いたり、レーザーダイオードの場合には共
振構造を設けたりする等、適宜変更できる。

【００２９】さて、この半導体ウエハー１を多数の半導
体チップに分割するには、次の工程により行う。 （１）図１（ａ）及び図２（ａ）に示すように、半導体
ウエハー１の例えば半導体層形成側の表面に、格子状露
出部６を残すパターンの耐ブラストマスク５を形成す
る。耐ブラストマスク５の形成方法は、特に限定されな
いが、ここではフォトリソグラフィを採用する。すなわ
ち、半導体ウエハー１に感光性レジスト剤（マスク剤）
の付いたフィルムを貼り付け、紫外線にて露光し、弱ア
ルカリ溶液にて現像し、乾燥すれば前記パターンの耐ブ
ラストマスク５が半導体ウエハー１上に付着する。

【００３０】分割するチップの平面寸法形状は１辺約３
５０μｍの正方形であり、従って、格子状露出部６の隣
り合う格子線のピッチはｘ方向もｙ方向も３５０μｍで
ある（図１参照）。また、形成する分割用溝７の幅は約
２０、３０、４０又は５０μｍであり、従って、格子状
露出部６の各格子線の幅は約２０、３０、４０又は５０
μｍである

【００３１】（２）この半導体ウエハー１をｘ−ｙ方向
に移動可能なテーブル（図示略）に支持する。このテー
ブルを移動させて半導体ウエハー１をその面方向である
ｘ−ｙ方向に送りながら、図２（ａ）に示すように、ブ
ラスト装置のノズル２０から半導体ウエハー１に微粒子
ブラスト材２１を格子状露出部６の複数本の格子線に及
ぶ程度に拡げてブラストすることにより、格子状露出部
６に基板２の所定深さにまで至る複数本の分割用溝７を
同時に形成する。高速でブラストされた微粒子ブラスト
材２１の持つ運動エネルギーが、格子状露出部６に現れ
た半導体層３乃至基板２の一部をミクロ的に削り取る作
用による。

【００３２】半導体ウエハー１とノズル２０との距離は
約５０ｍｍとし、送り速度は５０ｍｍ／秒とする。微粒
子ブラスト材の材料は炭化珪素とし、その平均粒子径は
８μｍ（＃２０００メッシュ）又は１３μｍ（＃１２０
０メッシュ）とし、ブラスト量は６０〜９０ｇ／秒と
し、ブラスト圧力は約０．４ＭＰａとする。

【００３３】このように送りながら行うブラストを１パ
ス行うと、半導体層３に深さ約０．５μｍの分割用溝が
形成される。そして、同ブラストを平均粒子径８μｍの
場合は１５パス、平均粒子径１３μｍの場合は８パス繰
り返すことにより分割用溝の深さを増加させていき、最
終的には図２（ｂ）に示すように、半導体層３は全厚分
除去し、さらに基板２における約５μｍ深さに至る分割
用溝７を形成する。本例のように約２インチ角の半導体
ウエハー１に３５０μｍピッチの分割用溝７を形成する
際、１パスに要する時間は約１分であり、従って１５パ
スの場合は全約１５分、８パスの場合は全約８分で終え
ることができる。

【００３４】なお、このブラストにより耐ブラストマス
ク５も少しずつ消耗し、特に平面四角形における角部は
全厚分消耗しやすいので、図１（ｂ）に示すように、耐
ブラストマスク５で保護された半導体層３でもその角部
には小さいアールが付きやすい。

【００３５】（３）図２（ｃ）に示すように、耐ブラス
トマスク５を化学的に取り除く。

【００３６】（４）図３（ａ）に示すように、厚さ３５
０μｍの基板２の半導体層非形成側の表面を研磨盤によ
り研磨することにより、該基板２を一様に厚さ１００μ
ｍ程度にまで薄肉化する。

【００３７】（５）図１（ｂ）及び図３（ｂ）に示すよ
うに、分割用溝７の溝底にスクライブ刃によりスクライ
ブしてスクライブライン８を形成する。

【００３８】（６）図３（ｃ）に示すように、ブレーキ
ングによりスクライブライン８を起点とすると共にスク
ライブライン８に沿って半導体ウエハー１を割り、多数
の半導体チップ１０に分割する。

【００３９】本実施形態のチップ分割方法によれば、次
のような効果が得られる。 ブラストにより分割用溝７を形成するときに、ダイ
シングと異なり基板２及び半導体層３にクラックやチッ
ピングが発生することはなく、またエッチングと異なり
半導体層３がダメージを受けることもないため、歩留ま
りが良い。例えばダイシングと比べると、歩留まりが１
０％以上改善される。 ブラストにより複数本の分割用溝７を同時に形成す
ることができるので、前記の通り本例の半導体ウエハー
１では８〜１５分という短時間で全ての分割用溝７を形
成することができる。これを例えばダイシングにて行う
と、１２０分程度かかる。従って、大幅な加工時間の短
縮となり、効率が高まる。 ブラスト装置や微粒子ブラスト材２１（特に炭化珪
素）はエッチング装置と比べると安価であり、また微粒
子ブラスト材２１は循環させて繰り返し使用できるの
で、装置コスト及び加工コストを低減することができ
る。

【００４０】

【実施例】［実施例１群］図４（ａ）〜（ｃ）に模式的
に示す実施例１群は、半導体ウエハー１の半導体層形成
側の表面にブラストにて分割用溝７を形成する例をまと
めたものである。同図（ａ）に示す実施例１−１は、前
記実施形態に相当する例である。同図（ｂ）に示す実施
例１−２は、半導体ウエハー１の半導体層形成側の表面
に分割用溝７を形成した後、基板２の半導体層非形成側
の研磨にて新しく現れた平滑面にスクライブしてスクラ
イブライン８を形成した例である。同図（ｃ）に示す実
施例１−３は、前記実施形態に加え、基板２の半導体層
非形成側の研磨にて新しく現れた平滑面にスクライブし
てスクライブライン８を形成した例である。

【００４１】［実施例２群］図４（ｄ）〜（ｆ）に模式
的に示す実施例２群は、半導体ウエハー１の半導体層非
形成側の表面にブラストにて分割用溝７を形成する例を
まとめたものである。同図（ｄ）に示す実施例２−１
は、厚さ１００μｍ程度の基板２の半導体層非形成側に
前記ブラストにて分割用溝７を形成した後、その溝底に
スクライブライン８を形成した例である。同図（ｅ）に
示す実施例２−２は、厚さ１００μｍ程度の基板２の半
導体層非形成側に前記ブラストにて分割用溝７を形成し
た後、半導体層形成側にスクライブライン８を形成した
例である。同図（ｆ）に示す実施例２−３は、厚さ１０
０μｍ程度の基板２の半導体層非形成側に前記ブラスト
にて分割用溝７を形成した後、その溝底にスクライブラ
イン８を形成するとともに、半導体層形成側にスクライ
ブライン８を形成した例である。

【００４２】各実施例とも、ブレーキングによりスクラ
イブライン８を起点として半導体ウエハー１を割り、多
数の半導体チップに分割する。

【００４３】なお、本発明は前記実施形態に限定される
ものではなく、例えば以下のように、発明の趣旨から逸
脱しない範囲で適宜変更して具体化することもできる。 （１）分割用溝７を深く（例えば基板２において深さ５
０μｍ以上）形成して、スクライブを省略してもブレー
キングできるようにすること。 （２）半導体チップは発光素子に限定されず、例えば受
光素子やＦＥＴ等の電子デバイスでもよい。

【００４４】

【発明の効果】以上詳述した通り、本発明に係る半導体
ウエハーのチップ分割方法によれば、半導体層へのダメ
ージを少なくして歩留まりを上げることができ、また加
工時間を短縮して効率を高めることができ、さらに装置
コスト及び加工コストを低減することができる、という
優れた効果を奏する。

【図面の簡単な説明】

【図１】本発明の実施形態に係る半導体ウエハーのチッ
プ分割方法を示す斜視図である。

【図２】同チップ分割方法の前半の工程を示す断面図で
ある。

【図３】同チップ分割方法の後半の工程を示す断面図で
ある。

【図４】同チップ分割方法の実施例を示す断面図であ
る。

【符号の説明】

１ 半導体ウエハー ２ 基板 ３ 半導体層 ５ 耐ブラストマスク ６ 格子状露出部 ７ 分割用溝 ８ スクライブライン １０ 半導体チップ ２０ ノズル ２１ 微粒子ブラスト材

Claims (16)

【特許請求の範囲】
1. 【請求項１】 基板上に半導体層が形成されてなる半導
   体ウエハーを多数の半導体チップに分割する方法であっ
   て、前記半導体ウエハーの表面に格子状露出部を残すパ
   ターンの耐ブラストマスクを形成する工程と、ノズルか
   ら前記半導体ウエハーに微粒子ブラスト材をブラストし
   て前記格子状露出部に前記基板の所定深さにまで至る分
   割用溝を形成する工程を含む半導体ウエハーのチップ分
   割方法。
2. 【請求項２】 前記ブラストは、半導体ウエハーとノズ
   ルとを半導体ウエハーの面方向に相対的に送りながら、
   微粒子ブラスト材を格子状露出部の複数本の格子線に及
   ぶ程度に拡げてブラストすることにより行い、もって複
   数本の分割用溝を同時に形成する請求項１記載の半導体
   ウエハーのチップ分割方法。
3. 【請求項３】 前記半導体ウエハーとノズルとの距離
   が、１０〜１５０ｍｍである請求項２記載の半導体ウエ
   ハーのチップ分割方法。
4. 【請求項４】 前記送り速度が、５〜２０ｍｍ／秒であ
   る請求項２又は３のいずれか一項に記載の半導体ウエハ
   ーのチップ分割方法。
5. 【請求項５】 前記送りながら行うブラストを所定のパ
   ス回数だけ繰り返すことにより、分割用溝の深さを増加
   させる請求項２〜４のいずれか一項に記載の半導体ウエ
   ハーのチップ分割方法。
6. 【請求項６】 前記パス回数が、３〜２０パスである請
   求項５記載の半導体ウエハーのチップ分割方法。
7. 【請求項７】 前記分割用溝の幅が、１０〜５００μｍ
   である請求項１〜６のいずれか一項に記載の半導体ウエ
   ハーのチップ分割方法。
8. 【請求項８】 前記分割用溝の基板における深さが、１
   〜１００μｍである請求項１〜７のいずれか一項に記載
   の半導体ウエハーのチップ分割方法。
9. 【請求項９】 前記基板が、モース硬度８以上の高硬度
   材料よりなる請求項１〜８のいずれか一項に記載の半導
   体ウエハーのチップ分割方法。
10. 【請求項１０】 前記基板がサファイア又はＧａＮより
    なり、前記半導体層が窒化ガリウム系化合物半導体より
    なる請求項１〜９のいずれか一項に記載の半導体ウエハ
    ーのチップ分割方法。
11. 【請求項１１】 前記微粒子ブラスト材が、ビッカース
    硬度２０００以上の材料よりなる請求項１〜１０のいず
    れか一項に記載の半導体ウエハーのチップ分割方法。
12. 【請求項１２】 前記材料が、アルミナ、炭化珪素、ボ
    ロン又はダイヤから選ばれる少なくとも一種である請求
    項１〜１０のいずれか一項に記載の半導体ウエハーのチ
    ップ分割方法。
13. 【請求項１３】 前記半導体ウエハーの半導体層形成側
    の表面に前記分割用溝を形成する請求項１〜１２のいず
    れか一項に記載の半導体ウエハーのチップ分割方法。
14. 【請求項１４】 前記半導体ウエハーの半導体層非形成
    側の表面に前記分割用溝を形成する請求項１〜１２のい
    ずれか一項に記載の半導体ウエハーのチップ分割方法。
15. 【請求項１５】 前記分割用溝の溝底又は前記分割用溝
    とは反対側の半導体ウエハーの表面にスクライブしてス
    クライブラインを形成する工程を含む請求項１〜１４の
    いずれか一項に記載の半導体ウエハーのチップ分割方
    法。
16. 【請求項１６】 前記半導体ウエハーを前記スクライブ
    ラインを起点にブレーキングして半導体チップに分割す
    る工程を含む請求項１５記載の半導体ウエハーのチップ
    分割方法。