TW200302967A - Semiconductor integrated circuit and method of manufacturing of semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit and method of manufacturing of semiconductor integrated circuit Download PDF

Info

Publication number
TW200302967A
TW200302967A TW092101379A TW92101379A TW200302967A TW 200302967 A TW200302967 A TW 200302967A TW 092101379 A TW092101379 A TW 092101379A TW 92101379 A TW92101379 A TW 92101379A TW 200302967 A TW200302967 A TW 200302967A
Authority
TW
Taiwan
Prior art keywords
circuit
volatile memory
item
scope
semiconductor integrated
Prior art date
Application number
TW092101379A
Other languages
English (en)
Inventor
Toshio Sasaki
Toshio Yamada
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of TW200302967A publication Critical patent/TW200302967A/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/802Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout by encoding redundancy signals
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1208Error catch memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402Internal storage of test result, quality data, chip identification, repair information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

(1) (1)200302967 玖、發明說明 【發明所屬之技術領域】 本發明係關於使用非揮發性記憶體單元以記憶對於上 述多數的電路模組的缺陷補救、電路特性的修整或者機能 切換用的控制資訊的半導體積體電路,進而在該非揮發性 記憶體單元寫入控制資訊而製造半導體積體電路之方法’ 例如,關於有效適用在搭載邏輯電路和ram之微電腦或 者系統L S I之技術。 【先前技術】 關於將用於晶片內記憶體的缺陷補救和邏輯電路的特 性調整之補救資訊等保持在如快閃記憶體單元之非揮發性 記憶體單兀的技術,在日本專利特開2 0 0 0 - 1 4 9 5 8 8 (對應 美國專利2002/ 1 63 840 )有記載。如依據該記載,在晶片 內構裝有 CPU(Central Process Unit:中央處理單兀)和 RAM和快閃記憶體的半導體積體電路中,將對於RAM之 缺陷的補救資訊儲存在快閃記憶體,當作電源啓動等之起 始化動作的一環,將快閃記憶體保持的補救資訊等讀出於 泛用匯流排,把讀出的補救資訊等載入RAM等所固有的 暫存器。被載入暫存器的補救資訊等在對應的RAM中, 被提供給缺陷位址的判定電路、將缺陷位址切換爲補救用 位址之切換電路等。 【發明內容】 -6- (2) (2)200302967 [發明所欲解決之課題] 本發明者就對於晶片內電路模組的缺陷補救、電路特 性的修整或者機能切換用的控制資訊進行檢討。 第1 ··對於該控制資訊,要求資訊記憶有高可靠度。 該控制資訊即使有少許錯誤,電路模組固定產生誤動作, 或者產生非所期望的性能降低。此時,如援用在LSI實際 動作中被廣泛使用的快閃記憶體於控制資訊的保持時,對 於控制資訊只能獲得與對於一般資料的可靠度相同的可靠 度。 第2 :在利用泛用匯流排以進行控制資訊的起始設定 時,需要設置切換在實際動作也被使用的泛用匯流排和電 路模組的連接形態或者電路模組內部的連接目的地之切換 電路和其之控制邏輯。並且也需要在利用共同匯流排以在 電路模組載入控制資訊上,進行載入目的地的暫存器選擇 或者位址指定等之控制。總之,電路構造變得比較複雜。 第3 :需要該種控制資訊不容易進行重寫。因此,需 要進行系統的位址管理以便於對於在實際動作可以利用的 快閃記憶體的上述控制資訊儲存區域,只有在特權模式或 者使用者不公開模式才可重寫。 第4 :在進行藉由控制資訊的動作確認時,如每次需 要在快閃記憶體寫入控制資訊,爲了動作確認,重寫頻度 增加,因而有導致非揮發性記憶體特性劣化之虞。 本發明之目的在於提供:對於多數的晶片內電路模組 的缺陷補救、電路特性的修整或者機能切換用而所被發訊 (3) (3)200302967 之控制資訊,可以保證高可靠度的半導體積體電路。 本發明之別的目的在於提供:可以簡化對於缺陷補救 、電路特性的修整或者機能切換用之控制資訊的發訊所必 要的電路構造之半導體積體電路。 本發明另外別的目的在於提供:對於缺陷補救、電路 特性的修整或者機能切換用的控制資訊,被非所期望重寫 操作之虞少的半導體積體電路。 本發明另外別的目的在於提供:可以使爲了進行藉由 缺陷補救、電路特性的修整或者機能切換用的控制資訊的 動作確認,而重寫非揮發性記憶體單元之頻度極度減少的 半導體積體電路。 本發明之其他的目的在於提供:製造依據缺陷補救、 電路特性的修整或者機能切換用的控制資訊之動作可靠度 高的半導體積體電路之方法。 由本詳細說明書的記載以及所附圖面,本發明之上述 以及其他目的和新的特徵應會變得很淸楚。 [解決課題用之手段] 如簡單說明本申請案所揭示的發明中的代表性者的槪 要,則如下述: [1]關於本發明之半導體積體電路,具有連接在共同 匯流排等第1配線的多數電路模組,且具備多數的非揮發 性記憶體單元用以記憶對於上述多數電路模組的缺陷補救 、電路特性的修整或者機能切換用的控制資訊’並具備可 -8- (4) (4)200302967 以電性讀出記憶資訊的熔絲電路。在個別對應上述電路模 組而記憶上述控制資訊上,採用具備多數揮發性記憶體單 元的多數暫存器手段,以專用於上述控制資訊的傳達的第 2配線予以連接上述熔絲電路和上述多數暫存器手段。具 備進行:形成對能使由上述熔絲電路讀出記憶資訊的非揮 發性記憶體單元之電壓施加狀態的控制、介由上述第2配 線將由上述熔絲電路所讀出的控制資訊傳達給上述暫存器 手段的控制、以及在由熔絲電路讀出於第2配線後,解除 能使由上述非揮發性記憶體單元讀出記憶資訊的電壓施加 狀態的控制之控制手段。 在關於本發明之半導體積體電路的更詳細形態之一中 ,設置具備保持由上述熔絲電路所讀出的控制資訊之多數 的揮發性記憶體單元的第1暫存器手段,以專用於上述控 制資訊的傳達之第2配線予以連接上述第1暫存器手段和 上述多數的第2暫存器手段。此時,控制手段係進行:形 成對能使由上述熔絲電路的非揮發性記憶體單元讀出記憶 資訊的電壓施加狀態的控制、介由上述第2配線將由上述 非揮發性記憶體單元讀出於第1暫存器手段的控制資訊傳 達給上述第2暫存器手段的控制、以及在讀出於第1暫存 器手段後,解除能使由上述非揮發性記憶體單元讀記憶資 訊的電壓施加狀態的控制。 如依據上述手段,將不共有如共同排流排之第1配線 的熔絲電路的非發揮性記憶體單元用於控制資訊的記憶。 因此,可以抑制在將被廣泛使用的快閃記憶體用於控制資 -9 - (5) (5)200302967 訊的記憶時有資訊記憶的可靠性顯著降低之虞。總之’可 以使用具有比泛用記憶體所保證的資訊記憶的可靠性高的 非揮發性記憶體單元。 用於控制資訊的傳達之第2配線是其專用的配線’所 以不需要進行與電路模組中被利用於實際動作的電路部份 的連接切換和其之控制。因此,可以簡化發訊控制資訊用 的電路構造。 由上述熔絲電路讀出控制資訊於暫存器手段(第2暫 存器手段)後,解除可使由上述非揮發性記憶體單元讀出 記憶資訊的電壓施加狀態,所以即使之後在半導體積體電 路的實際動作期間,並不對熔絲電路的非揮發性記憶體單 元施以電氣應力。此點也能提升控制資訊的記憶可靠性。 本發明之期望的形態之一,其中上述熔絲電路可以集 中配置在上述半導體基板的一個地方。能將記憶資訊的寫 入所必要的高電位動作電路集中配置在一個地方,所以可 將與低耐壓電路部份的分離或者隔離用的空間抑制在最小 限度。 本發明之期望的形態之一,其中藉由上述控制手段的 動作,可以回應半導體積體電路的起始化指示而開始。進 行對於電路模組之缺陷補救、電路特性的修整或者機能切 換,設在實際動作開始前是合理的。例如,如係微電腦的 話,可以配合電源開啓重置或者系統重置而進行。 本發明之期望的形態之一,其中上述第2配線可以在 上述電路模組串聯連接個別的暫存器手段。藉由以時脈同 -10- (6) (6)200302967 步的移位暫存器動作而依序串列傳送控制資訊,可以將控 制資訊發訊給多數暫存器手段。更具體爲上述第1暫存器 手段係保持由熔絲電路所並聯輸出的控制資訊而予以串聯 輸出的移位暫存器。上述第2暫存器手段爲具有串聯輸入 端子連接在第2配線的上流側,串聯輸出端子連接在第2 配線的下流側,而連接在對應的電路模組的並聯輸出端子 的移位暫存器。 本發明之期望的形態之一,可以具有將上述第2配線 的資訊輸出半導體基板的外部,而且可使由外部將資料輸 入第2配線的測試用外部介面手段。可以將外部來之測試 用控制資訊直接載入暫存器手段。可以極力減少爲了進行 缺陷補救、電路特性的修整或者機能切換用的控制資訊的 動作確認而重寫非揮發性記憶體單元之頻度,藉由此,可 以減少非揮發性記憶體單元的特性劣化。 本發明之期望的形態之一,其中上述熔絲電路具有分 配用於儲存顯示是否進行控制資訊寫入上述非揮發性記憶 體的符號位之非揮發性記憶體單元。容易分辨控制資訊是 否寫入完畢,可以防患由於錯誤覆寫所致之元件特性的劣 化和資訊記憶的不穩定於未然。 上述熔絲電路所記憶的控制資訊可設爲將有缺陷的電 路模組置換爲預備的電路模組用之資訊,和補救電路模組 內的部份缺陷用的控制資訊中的其中一方的資訊或者雙方 之資訊。如設爲雙方之資訊時,便利於對於電路模組階層 性進行缺陷補救。將電路模組置換爲預備的電路模組的手 -11 - (7) (7)200302967 法’則被使用在多數個排列構成電路的機能單位的電路模 組以構成機能單元時。 [2]本發明之期望的形態之一,係上述非揮發性記憶 體單元採用在讀出動作中’可以不對非揮發性記憶體元件 通以通道電流,而且可以不須施加大的字元線電壓的構造 ,使其不產生起因於充電增益等的資料反轉。即上述非揮 發性記憶體單元可以包含:具第1源極、第1汲極、浮置 閘極以及控制閘極,能夠具有不同臨界値電壓的非揮發性 記憶元件;和具第2源極以及第2汲極,以上述浮置閘極 爲閘極,因應上述非揮發性記憶元件所具有的臨界値電壓 而可以具有相互不同的電導(或者開關狀態)的讀出電晶 體元件;和將上述讀出電晶體元件連接於讀出訊號線的選 擇電晶體而構成。 例如,在將上述非揮發性記憶元件的一個臨界値電壓 設爲相對高的臨界値電壓(電子被注入浮置閘極的寫入狀 態的臨界値電壓)、將其他的臨界値電壓設爲低臨界値電 壓(電子由浮置閘極被放出的消除狀態的臨界値電壓)時 ,在高臨界値電壓狀態中,上述電晶體元件被設爲截止狀 態,在低臨界値電壓狀態中,電晶體元件被設爲導通狀態 (依據電晶體元件的導電型,當然也有相反之情形)。非 揮發性記憶元件的消除狀態例如可將非揮發性記憶元件的 第1汲極和控制閘極設爲電路的接地電壓之〇v ’將非揮 發性記憶元件的第1源極設爲6V,由浮置閘極以通道電 流將電子拉往第1源極而達成。上述寫入狀態例如可將非 -12- (8) (8)200302967 揮發性記憶元件的第1汲極和控制閘極設爲5V ’將非揮 發性記憶元件的第1源極設爲電路的接地電壓之0V,將 在第1汲極產生的熱電子注入浮置閘極而達成。 非揮發性記憶元件的浮置閘極變成上述讀出電晶體元 件的聞極,所以讀出電晶體兀件爲採用因應浮置聞極的電 子注入狀態、電子放出狀態,換言之,寫入狀態、消除狀 態之開關狀態或者相互電導。因此,即使不對控制閘極賦 予選擇位準,也可以將因應該開關狀態或者相互電導狀態 的電流流通於上述傳達手段。不對控制閘極賦予選擇位準 ,所以在確保必要的讀出訊號量之意義上,上述讀出電晶 體元件可以採用空乏型的MOS電晶體。 另一方面,在上述讀出電晶體元件採用強化型之MOS 電晶體時,在確保必要的讀出訊號量之意義上,即使在讀 出動作中,也期望對控制閘極賦予選擇位準。在此形式中 ,讀出電晶體元件因應浮置閘極的電子注入狀態、電子放 出狀態,換言之,寫入狀態、消除狀態而具有不同臨界値 電壓也是可以理解的。 由上述,在讀出動作中,因應臨界値電壓可以不需要 對非揮發性記憶元件流通通道電流。在讀出動作時,可將 非揮發性記憶元件的源極以及汲極分別設爲0V之電路的 接地電位。因此,不會產生由第1汲極對浮置閘極注入弱 熱電子。此時在控制閘極也被設爲電路的接地電位時,也 不產生通道電流。假如即使對控制閘極施加選擇位準,也 不會在第1汲極和浮置閘極之間產生通道電流。雖有在與 -13- 200302967 Ο) 讀出電晶體元件的第2汲極電極之間產生弱通道電流之虞 ,但是控制閘極的選擇位準如低,實質上可認爲不會有問 題。如此在讀出動作中,不會產生由於充電增益所致的資 料反轉的問題。因此,可以提升長期之資料保持性能’可 以降低讀出不良率。 上述非揮發性記憶元件係具有:在作用爲控制閘極的 第1半導體區域上介由絕緣層而設置有電容電極的MOS 電容元件;和具有形成在第2半導體區域的第1源極以及 第1汲極和閘極的MOS電晶體,上述電容電極可以採用 共同連接在上述閘極,而作用爲浮置閘極之構造。 [3]對於採行以上述非揮發性記憶元件和讀出電晶體 的成對構造的充電增益對策之資訊記憶單元,在進而進行 資料保持對策以改善讀出不良率上,可以採用以下的構造 第1 :分別具有一對的上述非揮發性記憶元件和讀出 電晶體元件,一方的非揮發性記憶元件的浮置閘極爲一方 的讀出電晶體元件所共有,另一方的非揮發性記憶元件的 浮置閘極爲另一方的讀出電晶體元件所共有,將上述一對 的讀出電晶體元件串聯連接於上述選擇電晶體元件。在此 構造中,一對的非揮發性記憶元件都被程式化爲寫入狀態 或者消除狀態。在雙方的非揮發性記憶元件的寫入狀態中 ,雙方的讀出電晶體元件成爲非導通狀態。由於某種原因 ,保持電荷由寫入狀態的非揮發性記憶元件洩漏之可能性 雖然機率上不爲0,但是保持電荷即使由一方的非揮發性 -14- (10) (10)200302967 記憶元件洩漏,上述讀出電晶體元件的串聯路徑係維持在 截止狀態下,保持電荷由雙方的非揮發性記憶元件一齊洩 漏的機率極低,藉由此,得以改善資料保持期間,可以更 降低讀出不良率。 第2 ··分別具有一對的上述非揮發性記億元件和讀出 電晶體元件,一方的非揮發性記憶元件的浮置閘極爲一方 的讀出電晶體元件所共有,另一方的非揮發性記憶元件的 浮置閘極爲另一方的讀出電晶體所共有’將上述一對的讀 出電晶體元件並聯連接於上述選擇電晶體元件。在此構造 中,也與上述相同,一對的非揮發性記憶元件都被程式化 爲寫入狀態或者消除狀態。第2例爲假定上述讀出電晶體 元件的導電型與上述不同,所以在非揮發性記憶元件被設 爲寫入狀態時,雙方的讀出電晶體元件成爲導通狀態。此 時,由於某種原因,保持電荷由寫入狀態的非揮發性記憶 元件洩漏的可能性機率上雖不爲〇 ’但是保持電荷即使由 一方的非揮發性記憶元件洩漏,上述讀出電晶體元件的並 聯路徑維持爲導通狀態,保持電荷由雙方的非揮發性記憶 元件一齊洩漏的機率極低,藉由此,得以改善資料保持期 間,可以更降低讀出不良率。 [4]關於本發明之半導體積體電路的製造方法’是在 製造具有··多數的電路模組;和具備設爲可以寫入對於上 述多數電路模組的缺陷補救、電路特性的修整或者機能切 換用的控制資訊的多數的非揮發性記憶元件’而可以電氣 讀出記憶資訊的熔絲電路;和可將上述熔絲電路的記憶資 -15- (11) (11)200302967 訊發訊於電路模組的專用配線;和將上述專用配線的資訊 輸出於半導體基板的外部,而且,可由外部輸入資料於上 述專用配線的測試用外部介面手段的半導體積體電路時, t 包含:介由專用配線由上述測試用外部介面手段對電路模 組給予控制資訊的第1處理;和在取得上述控制資訊之狀 態下,確認電路模組的動作的第2處理;和因應上述第2 處理的確認結果,對上述熔絲電路寫入控制資料的第3處 理。 φ 藉由上述,在進行控制資訊的動作確認時,不需要每 次對非揮發性記憶單元寫入控制資訊,所以不需要爲了動 作確認而重寫非揮發性記憶單元,因此,可以降低非揮發 性記憶單元的特性劣化。 【實施方式】 [發明的實施形態] 第1圖係顯示本發明的半導體積體電路的一例。同圖 所示的半導體積體電路1爲具有代表性顯示的3個電路模 組2、3、4,其等共同連接在第1配線之一例的內部匯流 排5。並且設置有具備記憶對於上述多數的電路模組2、3 的缺陷補救、電路特性的修整或者機能切換用的控制資訊 之多數的非揮發性記憶單元6,被設爲可以電氣寫入記憶 資訊的熔絲電路7。在此例中,熔絲電路7爲並聯輸出非 揮發性記憶單元6的記憶資訊。具有移位暫存器8以當作 具備保持此被並聯輸出的控制資訊的多數的揮發性記憶體 -16- (12) (12)200302967 單元的第1暫存器手段。此移位暫存器8並無特別限制, 將並聯輸入之控制資訊與時脈訊號0 1同步而予以串列輸 出。該串列輸出被傳達於專用化爲控制資訊的傳達之第2 配線的串列式匯流排9。在串列式匯流排9依序串聯連接 當成第2暫存器手段的移位暫存器1〇、11。移位暫存器 1 0、1 1爲個別對應上述電路模組2、3,具備記憶上述控 制資訊的多數的揮發性記憶體單元,具有:連接在串列式 匯流排9的上流側之串列輸入端子、連接在串列式匯流排 的下流側的串列輸出端子、以及連接在對應電路模組2、 3之並聯輸出端子。上述移位暫存器10、11係與時脈訊 號0 2同步而進彳了串列移位動作。 電路模組4爲系統控制器,輸入由外部所給予之重置 訊號RES和模式訊號MD0〜MD2等,依據由這些所給予的 指示以控制半導體積體電路內部的狀態或者動作模式。 第1圖中,測試銲墊15爲構成寫入熔絲電路7用的 外部介面用端子’測試婷塾1 6爲構成可由外部對上述串 列式匯流排9進行輸入輸出用的外部介面用端子。雖無特 別圖示出,但是不用說測試銲墊1 5、1 6可以介由適當的 外部介面控制電路而連接於外部。測試銲墊1 5、1 6可被 設爲測試專用,不連接於封裝的外部端子,或者其輸入端 子結合在封裝的電源電壓端子或者電路的接地電壓端子以 固定其輸入狀態,此並無特別限制。藉由此,在半導體積 體電路的實際動作中,對於熔絲電路7之寫入或者串列式 匯流排9的外部介面被設爲不可之狀態。設測試銲墊1 5 •17- (13) (13)200302967 之一爲爲了對於非揮發性記憶體單元6的寫Λ而施加高電 位Vpp之端子。 第1圖中以1 7所示的控制邏輯係控制由上述熔絲電 路7之讀出,和移位暫存器8、10、1 1的移位動作等。例 如,此控制邏輯17係進行:形成可使由上述熔絲電路7 的非揮發性記憶體單元6讀出記憶資訊的電壓施加狀態的 控制(讀出控制)、介由上述串列式匯流排9將由上述非 揮發性記憶體單元6讀出於移位暫存器8之控制資訊傳達 給上述移位暫存器9、10之控制(發訊控制)、在對移位 暫存器8讀出控制資訊後,解除可使由上述非揮發性記憶 體單元6讀出記憶資訊的電壓施加狀態的控制(電源切斷 控制)等。此控制動作並無特別限制,可回應重置訊號 RES的起始化指示,由系統控制器4以訊號res做指示。 上述讀出控制的讀出動作是由控制邏輯1 7以訊號frd做 指示。上述發訊控制的串列傳送動作的開始是由控制邏輯 17以訊號ftr做指示。 第2圖係例示上述時脈訊號0 1、0 2。第3圖係例 示控制資訊的串列發訊動作的樣子。控制邏輯1 7輸出相 互錯開1 / 2週期的時脈訊號0 1、0 2。時脈訊號0 1、 0 2的時脈脈衝數是依據串列傳送的控制資訊的位元數而 預先決定。在第3圖的例子中,全部的移位暫存器丨〇、 1 1的位元數爲η位元,因應此,所必要的控制資訊也變 成D1〜Dn的η位元。此時,時脈訊號0 1、0 2係η次變 化時脈。此時脈變化的控制是在上述控制邏輯1 7由非揮 -18- (14) (14)200302967 發性記憶體單元6讀出η位元的控制資料D 1〜Dn後,並 聯傳送給移位暫存器8後開始。 在半導體積體電路1中如依據發訊控制資訊的上述構 造,則將不共有共同匯流排之內部匯流排5的熔絲電路7 的非揮發性記憶體單元6用於控制資訊的記憶。因此,可 以抑制在被廣份利用的快閃記憶體儲存控制資訊時,控制 資訊之記憶可靠性顯著降低。用於控制資訊之傳達的串列 式匯流排9爲其專用的配線,所以不需要進行與在電路模 組2、3中被利用於實際動作的電路部份的連接切換和其 之控制。藉由此,可以簡化發訊控制資訊用的電路構造。 第4圖係例示上述熔絲電路7的電源切斷控制的樣子 。Vdd爲外部電源,Fvdd爲熔絲電路的動作電源。藉由來 自系統控制器4的訊號res的指示,由控制邏輯17所輸 出的發訊訊號ftr 一被活化,即開始時脈訊號0 1、0 2 的時脈變化,例如,在傳送位元數以η位元所規定時,控 制邏輯17在使之進行η次脈衝變化後,將訊號ftr變爲非 活化。接受此變化的熔絲電路7則關閉動作電源Fvdd的 供給開關。 關閉動作電源Fvdd的供給開關的別的方法,也可以 使計數器電路的脈衝計數値成爲原來數値。另外,由熔絲 電路7往移位暫存器8之資訊傳送,也可以1時脈進行傳 送閂鎖,之後,關閉動作電源Fvdd的供給開關。 藉由上述電源切斷控制,在由上述熔絲電路7讀出控 制資訊而閂鎖於移位暫存器8後,切斷上述熔絲電路7的 -19- (15) (15)200302967 動作電源Fvdd,使能由非揮發性記憶體單元6讀出記憶 資訊的電壓施加狀態被解除之故,以後即使在半導體積體 電路的實際動作期間,也不對熔絲電路7的非揮發性記憶 體7施加電氣應力。此點也能提升控制資訊的資訊記憶可 靠性。 第5圖係顯示上述電源切斷控制的別的例子。熔絲電 路7的動作電源Fvdd是透過開關電路18供給。開關電路 1 8的開關控制訊號係邏輯値“ 1 “時,使開關導通,邏輯 値“ 0 “時,使開關關閉。在半導體積體電路的重置動作 中,上述開關控制訊號的節點被強制爲邏輯値“ 0 “。在 同圖中,在非揮發性記憶體7的記憶體單元6記憶邏輯値 “ 〇 “的開關控制位元Dsw,將開關控制位元Dsw配置在 控制資訊D 1〜Dn的前端而使之進行串列傳送。在熔絲電 路7的讀出動作之前,移位暫存器8、1 0、1 1的各位元被 起始化爲邏輯値“ 1 “,對熔絲電路7供應動作電源Fvdd 。在串列傳送中,開關控制位元Dsw由最終段的移位暫 存器1 1溢流而供應給開關電路1 8。溢流之開關控制位元 Dsw被設爲開關電路1 8的開關控制訊號,開關電路1 8以 開關控制訊號的邏輯値“ 〇 “而切斷電源電壓Vdd,停止 對熔絲電路7供給動作電源Fvdd。 另外,雖然未圖示出’但是在將移位暫存器8、10、 1 1的各位元起始化爲邏輯値“ 1 “時,係由控制邏輯1 7 對移位暫存器8、1 0、11供給重置控制訊號而實現,或者 由測試銲墊1 6經過串列式匯流排9而對移位暫存器10、 (16) (16)200302967 11的各位元移位輸入邏輯値“ 1 “亦可。 第6圖係例示採用在熔絲電路的非揮發性記憶體單元 6的後段具有閂鎖電路20的熔絲電路7A ’將閂鎖電路20 的輸出供應移位暫存器8之串列發訊的構造。其他構造與 第1圖相同,所以省略詳細說明。 第7圖係例示組合第1圖的電路6和8的機能,定位 爲熔絲電路7B之串列發訊的構造。在利用稱爲IP(智慧財 產權)之電路模組以構成熔絲電路7B以及電路模組2、3 時,當作IP模組以外的電路模組而應準備的電路比第1 圖以及第6圖的構造還少1個移位暫存器。此時,也可使 同圖的移位暫存器8保持熔絲電路7的非揮發性記憶體單 元6的寫入用資料,所以可使具有發訊用和寫入用的雙方 向性機能,即雙方向輸入輸出機能。 第8圖係顯示第1圖的更具體例。在同圖中,缺陷補 救、電路特性的修整、或者機能切換對象的電路模組(電 路區塊、電路單元、電路部)係具備:A/D · D/A轉換電 路22、CPU23、構成CPU23的加速器的邏輯電路(LOGIC )24、SRAM(Static Random Access Memory··靜態隨機存 取記憶體)25、DRAM(Dynamic Random Access Memory··動 態隨機存取記憶體)26、R〇M(Read Only Memory :唯讀記 憶體)27、電源電路28、以及輸入輸出埠(ΙΟ ) 29。爲了 方便,在圖面上,如那些電路爲將控制資訊用於缺陷補救 之構造時,附記“(補救)“一詞,如用於電路特性的修 整之構造時,附記“(修整)“ 一詞。32〜39爲分配給 -21 - (17) (17)200302967 各電路模組之移位暫存器。上述電路模組2 2〜2 9爲連接 在內部匯流排5。 在第8圖中,雖無特別限制,係將依據用於裝置測試 等之JTAG(Join Test Action Grope:聯合測試行動群)的測 試介面電路40用爲對於熔絲電路的寫入處理等之外部介 面。在由外部對串列式匯流排9之直接資料輸入或者輸出 上,也利用上述測試介面電路40。在由外部對串列式匯 流排9的直接資料輸入之際,對於移位暫存器32〜39的 時脈控制雖時特別圖示,但是可以經由測試介面電路40 而輸入,或者使測試機之探針端子與設置在上述時脈訊號 0 2的供給路徑的銲墊電極接觸而供給。 第9圖係顯示對於由相同的小規模電路區塊集合所構 成的大規模電路模組的補救手法之一例。在同圖中,例示 將8圖的SRAM以16K字節之小規模的記憶體區塊匯集 1 6個而大容量化時的小規模記憶體區塊單位的補救手法 。此處,SRAM25係具有接受控制資訊的移位暫存器35, 閂鎖在移位暫存器35的控制資訊則供應給SRAM25之整 體的控制電路41等。SRAM25爲具備16個正規記憶體區 塊42,2個補救用記憶體區塊(冗長記憶體區塊)43。有 不良之正規記憶體區塊(不良記憶體區塊)42 ( F )則由 冗長記憶體區塊43所取代。指示此取代的資訊(冗長程 式資訊)則利用閂鎖在移位暫存器35的特定控制資訊。 其取代的控制則由移位暫存器35接受控制資訊等之上述 控制電路4 1所進行。 -22- (18) (18)200302967 記憶體區塊42、43係分別利用以相同IP模組而提供 的設計零件所設計。記憶體區塊42、43係由:記憶體陣 列45、由位址解碼器和感測放大器等之記憶體陣列45所 固有的控制電路形成的區域控制部46、以及接受控制電 路4 1等之全體的控制資訊,以控制該記憶體區塊42、43 的動作之全域控制部47所構成。 如第10圖所例示的,記憶體區塊42、43可以具有由 與外部的介面如時脈同步或者非同步般可以選擇的介面形 式選擇一個介面形式而當成通用介面部48。 第1 1圖係例示取代不良記憶體區塊之構造。記憶體 區塊42、43之各全域控制部47係具有分配給自己的區塊 ID號碼。對於正規記憶體區塊42分配1〜η之ID號碼, 對於冗長記憶體區塊43分配η+ α之ID號碼。在記憶體 存取動作中,由控制電路41對記憶體區塊供給記憶體區 塊選擇資訊SBL和記憶體區塊內的存取位址訊號(省略 圖示)。此處,上述記憶體區塊選擇資訊S BL係被設爲 想要選擇動作的記憶體區塊的ID號碼。各記憶體區塊42 、43具有比較記憶體區塊選擇資訊SBL和固有ID號碼之 比較電路47A。在藉由比較電路47A的比較結果爲一致時 ,一致之全域控制部47藉由區塊選擇訊號BS而將區域控 制部46啓動,使對於記憶體區塊內位址訊號的記憶體單 元的選擇動作、對於所選擇的記憶體單元的資料寫入或者 讀出動作等成爲可能。在比較結果不一致之記憶體區塊中 ,不一致的全域控制部47使區域控制部46不動作,另外 -23- (19) (19)200302967 ,使記憶體區塊45的電源開關47B成爲截止狀態,該記 憶體區塊的記憶體動作受到抑制。此時,上述控制部4 1 在依據介由內部匯流排5而由CPU等所給予的存取位址 訊號’而產生記憶體區塊選擇資訊SBL時,參考被定位 爲移位暫存器3 5之一部份的ID表格3 5 A之補救資訊,產 生記憶體區塊選擇資訊SBL以使不良記憶體區塊由冗長 記憶體區塊所取代。即在ID表格35A保持有當作補救資 訊的不良記憶體區塊的ID號碼資訊和取代其之冗長記憶 體區塊的ID號碼資訊之成對資訊。控制部4 1檢索由CPU 等所給予之存取位址訊號所指定的記憶體區塊的ID號碼 是否與登錄在ID表格35A之不良ID號碼一致,如不一致 時,將以存取位址訊號所指定的記憶體區塊的ID號碼原 樣加以輸出,如一致時,輸出和不良ID號碼成對的冗長 ID號碼資訊。藉由此,以記憶體區塊單位可將不良記憶 體區塊由冗長記憶體區塊所取代,以進行不良記憶體區塊 的補救。 構成移位暫存器3 5的一部份之區塊內補救資訊暫存 器35B〜3 5F係保持個別補救對應的記憶體區塊45內的不 良之補救資訊。此補救資訊係以X位址資訊或者γ位址 資訊界定以字元線單位或者位元線單位補救不良記憶體單 元用的不良位址之資訊。關於此補救用的構造,可以適用 記憶體LS內部的不良補救之周知的技術,此處省略其之 詳細說明。上述記憶體區塊單位的取代係以在記憶體區塊 內具有不能補救的不良之記憶體區塊爲對象。對於電路模 -24 - (20) (20)200302967 組可以階層地進行缺陷補救。 第1 2圖係例示取代不良記憶體區塊的別的構造。與 第11圖不同的是記憶體區塊42、43的ID號碼可變。即 不對不良記憶體區塊給予有意義的ID號碼,而是給予無 效號碼,例如値“ 0 “。記憶體區塊4 2、4 3具有可以變更 設定ID號碼之ID控制區塊47C。此ID控制區塊47C具 有+1之增量計數器50,由端子(A)輸入前段來之計數値 ,以開關51選擇使輸入的計數値旁通(bypass )或者以 增量計數器50加以增量,旁通計數値或者藉由增量計數 器50之增量値透過開關53而由端子(B )送往下一段。 選擇閘54在開關52關閉狀態時,將增量計數器50的計 數値當成ID號碼而供應給比較電路47A,在開關52爲導 通狀態時,輸出ID之無效號碼。開關51、52、53是以由 端子(C)所輸入的控制訊號而被開關控制,在第1 2圖的 第1開關狀態中,使由前段來之ID號碼資訊旁通而送往 下一段,對比較電路47A給予無效號碼。在與上述第1開 關狀態相反的第2開關狀態下,增量由前段來的ID號碼 資訊而給予下一段以及比較電路47A。供應給ID控制區 塊47C之控制訊號係依據每一 ID控制區塊47C而被個別 化,由閂鎖在上述移位暫存器35的一部份之ID表格35a 之控制資訊所賦予。由端子(A )供應給初段的ID控制區 塊47 C之起始値是由閂鎖在上述ID表格3 5a之控制資訊 所賦予。因此,對於不良之記憶體區塊42,如將ID控制 區塊47C控制爲第2開關狀態,便不對該不良記憶體區塊 -25- (21) (21)200302967 42分配有意義的ID號碼,而被排除在藉由記憶體區塊選 擇資訊S BL之動作選擇對象外。總之,將對於記憶體區 塊42、43的ID號碼的分配控制爲可以改變。例如’將供 應給初段的ID控制區塊47C的端子(A )之起始値設爲 “ i- Γ,則初段記憶體區塊42的ID號碼設爲“ i “。此時 ,對於初段記憶體區塊的ID控制區塊47C ’如選擇第1 開關狀態,該記憶體區塊的ID號碼便成爲“ i+ 1”。另一 方面,對於初段記憶體區塊的ID控制區塊47C ’如選擇 第2開關狀態,則該記憶體區塊的ID號碼即成爲無效。 對於其下一個的記憶體區塊的ID控制區塊47C ’如選擇 第1開關狀態,則該記憶體區塊的ID號碼便成爲“ i+ Γ 〇 另外,第1 2圖係省略構成第1 1圖中說明的移位暫存 器35的一部份的區塊內補救資訊暫存器35 B〜3 5F之圖示 。也可以不設置區塊內補救資訊暫存器35B〜3 5F,不對於 電路模組階層地進行缺陷補救。 第1 3圖係例示上述控制資訊等之資訊格式。在前端 設置符號位SIG,在其後連接上述之控制資訊,最後附加 管理資訊。 設符號位SIG爲顯示對於上述熔絲電路7有無寫入補 救資訊等的控制資訊、是否經過補救之良否晶片等資訊。 藉由將此符號位SIG讀出晶片外部,可以判別晶片之補救 有無等。在以1位元表現此符號位SIG時,以1位元顯示 良品和補救良品之判別時,以“ 1 “表示寫入補救資訊的 -26- (22) (22)200302967 良品,以“ 0 “顯示沒有寫入補救資訊的良品,不良品則 以別的辨識元表示。在使用2位元時,1位元顯示寫入之 有無,其他1位元則表示良否。藉由使用符號位SIG ’對 於一度寫入資訊的裝置,可以防止再度寫入。另外’可以 防止在對熔絲電路寫入資料之際,對於實施P檢查(探針 檢查)至中途的晶圓,由於某種原因而被中斷’對相同晶 片再度寫入之覆寫所導致的記憶體單元的特性劣化。 上述控制資訊例如爲包含:上述ID表格25A、35a之 資訊、區塊內補救資訊暫存器35 B〜3 5F之資訊 '機能設定 資訊、以及修整資訊。上述ID表格25A、35a之資訊係如 上述。上述區塊內補救資訊暫存器35 B〜3 5F之資訊則爲記 憶體的補救啓動位元REB、應補救記憶體的X位址Xadd 、應補救記憶體的Y位址Yadd等。機能設定資訊則爲上 述輸入輸出埠29的外部介面的訊號規格(CMOS等級介 面、TTL等級介面)之選擇資訊等。修整資訊例如爲A/D • D/A轉換電路22和電源電路28的電阻分壓電路的電阻 値修整資訊等。 上述管理資訊設爲半導體積體電路的製造批次號碼( L〇T_No.)、晶圓上的晶片位址、以及M0S電晶體的臨界 値電壓Vth和源極、汲極間電流Isd等之元件特性的資訊 〇 第1 4圖係例示半導體積體電路的製造過程中對熔絲 電路的寫入和檢驗之處理流程。 同圖例如以適用於對SRAM25之記憶體測試時爲例。 (23) (23)200302967 首先,在晶圓狀態下,以探針測試對於半導體積體電路的 晶片進行AC、DC、以及功率之各種測試(S 1 )。依據測 試結果判定良否(S2 )。對於不良品,由機能、DC特性 等之方面判定補救可能性(S 3 )。設不能補救的晶片爲不 良品。對於可以補救的晶片,將補救資料設定在該晶片的 移位暫存器3 5 ( S4 )。設定操作如上述,以第1 3圖所例 示的格式由測試機介由測試銲墊1 6供應給串列式匯流排 9而進行。此時,對於移位暫存器35等之時脈控制(移 位控制),可介由探針由測試機對上述時脈訊號0 2的訊 號銲墊供給時脈訊號而進行。在將補救資訊設定餘移位暫 存器35等之狀態下,使SRAM25等動作,檢驗該記憶體 動作是否正常(S5 )。雖無特別圖示出,但是步驟S4之 移位暫存器設定處理和步驟S5的記憶體測試動作,也有 改變對移位暫存器的設定値而以不同的條件分成幾次進行 。即使在此種情形下,只要對移位暫存器進行資料載入即 可,並不需要重寫非揮發性記憶體單元的記憶資訊。 在步驟S 5的記憶體測試中,最終記憶體動作如異常 ,該晶片被設爲不良品。對於通過記憶體測試的晶片,此 時檢驗熔絲電路7的測試是否正常(S 6 )。熔絲電路7如 異常,該晶片即爲不良。熔絲電路如正常,對於熔絲電路 7寫入符號位、補救資訊等之控制資料、以及上述管理資 訊(S7 )。進而在此處設定對於熔絲電路7的記憶資訊的 ECC機能(S8 )。總之,產生對於在步驟S7所寫入的控 制資訊以及管理資訊等的1位元的錯誤訂正碼,在熔絲電 -28- (24) (24)200302967 路7追加此錯誤訂正碼,可對於由熔絲電路7所讀出的資 訊進行錯誤檢測、訂正。最後,全部結束對於熔絲電路7 之設定後,以利用熔絲電路7的記憶資訊的實際動作使半 導體積體電路的晶片動作,進行測試,如正常,將該半導 體積體電路當成經過補救的良品晶片’如異常,則當成不 良晶片。 第1 5圖係例示晶片上的熔絲電路的配置。熔絲電路 7是被集中配置在晶片上的一個地方而非分散配置。熔絲 電路7由於利用高電位於寫入之故,所以形成在高電位區 域(高耐壓區域)60。除了進行與外部的介面之一部份的 電路,例如1029外的其他電路模組2、3,例如CPU23、 SRAM25、DRAM26等不需要高耐壓,以高速動作爲優先 ,所以形成在低電位區域(低耐壓區域)61。第1 5圖係 例示形成在高電位區域60至低電位區域6 1的一部份的區 域之CMOS反相器的平面圖和縱剖面圖。上述高耐壓區域 6 0和低耐壓區域61之間必須分開爲分離區域。如將局耐 壓區域60集中配置在一個地方,與分散配置時相比,整 體上,可以容易使必要的分離區域的面積變小。 接著,說明使用在熔絲電路7的非揮發性記憶體單元 〇 第1 6圖爲例示熔絲電路7所採用的非揮發性記憶體 單元。此非揮發性記憶體單元6是由含··具第1源極Ts 1 、第1汲極Tdl、浮置閘極Tf以及控制閘極Tc,可以具 有不同的臨界値電壓的一對非揮發性記憶元件PM 1、PM2 (25) (25)200302967 ;和具有第2源極Ts2以及第2汲極Td2,以上述浮置閘 極Tf爲閘極,因應上述非揮發性記憶元件PM 1、PM2所 具有的臨界値電壓而可具有相互不同電導(或者開關狀態 )的串聯讀出用MOS電晶體DM1、DM2 ;和將上述MOS 電晶體DM1、DM2連接於讀出訊號線RDL之選擇MOS電 晶體SM而成。上述非揮發性記憶元件PM 1、PM2之控制 閘極Tc是共同連接在寫入字元線PWL。上述非揮發性記 憶元件PM1、PM2的共同源極Tsl是串聯連接在讀出用 MOS電晶體DM1、DM2。上述非揮發性記憶元件PM1、 PM2的共同汲極Tdl是共同連接在寫入資料線PDL。 上述非揮發性記憶元件PM 1、PM2的高臨界値電壓( 電子被注入浮置閘極的寫入狀態的臨界値電壓)狀態中, 上述MOS電晶體DM 1、DM2爲截止狀態,上述非揮發性 記憶元件PM 1、PM2的低臨界値電壓狀態(電子由浮置閘 極被放出的消除狀態的臨界値電壓)中,MOS電晶體 DM1、DM2爲導通狀態。非揮發性記憶元件PM1、PM2的 消除狀態例如可將非揮發性記憶元件PM 1、PM2的第1汲 極Td 1和控制閘極Tc設爲電路的接地電壓的〇V,設非揮 發性記憶元件的第1源極Ts 1爲6V,由浮置閘極Tf以通 道電流將電子拉至第1源極Ts 1而達成。上述寫入狀態例 如可將非揮發性記憶元件PM1、PM2的第1汲極Tdl和控 制閘極Tc設爲5 V,設非揮發性記憶元件的第1源極Ts 1 爲電路的接地電壓之0V,將在第1汲極Td 1所產生的熱 電子注入浮置閘極Tf而達成。 -30- (26) (26)200302967 非揮發性記憶元件PM 1、PM2的浮置閘極Tf變成上 述讀出MOS電晶體DM1、DM2的閘極,所以讀出MOS電 晶體DM 1、DM2爲採用因應浮置閘極Tf的電子注入狀態 、電子放出狀態,換言之,寫入狀態、消除狀態之開關狀 態或者相互電導。因此,即使不對控制閘極Tc賦予選擇 位準,也可以將因應該開關狀態或者相互電導狀態的電流 介由上述開關SM而流通讀出資料線RDL。不對控制閘極 Tc賦予選擇位準之故,在確保必要的讀出訊號量之意義 上’上述讀出MOS電晶體DM 1、DM2可以採用空乏型的 MOS電晶體。 另一方面,在上述讀出MOS電晶體DM 1、DM2採用 強化型之MOS電晶體時,在確保必要的讀出訊號量之意 義上,即使在讀出動作中,也期望對控制閘極Tc賦予選 擇位準。 由上述,在讀出動作中,不需要因應臨界値電壓而對 非揮發性記憶元件PM 1、PM2流通通道電流。在讀出動作 時,可以將非揮發性記憶元件PM 1、PM2之源極Ts 1以及 汲極Tdl分別設爲0V之電路的接地電位。因此,不會產 生由第1汲極Tdl對浮置閘極Tf注入弱熱電子。此時, 在控制閘極Tc也被設爲電路的接地電位時,也不產生通 道電流。假如即使對控制閘極Tc施加選擇位準,也不會 在第1汲極Td 1和浮置閘極Tf之間產生通道電流。在與 讀出MOS電晶體DM1、DM2的第2汲極Td2之間雖有產 生弱通道電流等之虞,但是控制閘極Tc的選擇位準如低 -31 - (27) (27)200302967 的話,可認爲實質上不會有問題。如此在讀出動作中’不 會產生由於充電增益所致的資料反轉的問題。藉由此,可 以提升長時間的資料保持性能,能夠降低讀出不良率。 特別是在第1 6圖的例子中,其中一方的非揮發性記 憶元件PM1的浮置閘極Tf爲一方的讀出MOS電晶體DM1 所共有,另一方的非揮發性記憶兀件P Μ 2的浮置聞極爲 另一方的讀出MOS電晶體DM2所共有,將上述一對的讀 出MOS電晶體DM 1、DM2串聯連接於上述選擇電晶體元 件SM。在此構造中,一對的非揮發性記憶元件PM 1、 PM2都被程式化爲寫入狀態或者消除狀態。在雙方的非揮 發性記憶元件PM1、PM2的寫入狀態中,雙方的讀出MOS 電晶體DM 1、DM2成爲關閉狀態。由於某種原因,保持 電荷由寫入狀態的非揮發性記憶元件PM 1、PM2洩漏之可 能性雖然機率不爲〇,但是即使保持電荷由一方的非揮發 性記憶元件PM1或者PM2洩漏,由於上述讀出MOS電晶 體DM 1、DM2的串聯路徑維持爲截止狀態,保持電荷由 雙方的非揮發性記憶元件PM 1以及PM2洩漏的機率極爲 低,藉由此,資料保持期間得到改善,可以更降低讀出不 良率。 第1 7圖係顯示非揮發性記憶體單元的別的例子。同 圖所示的記憶體單元6A爲分別具有一對的上述非揮發性 記憶元件PM1、PM2和p通道型的讀出m〇S電晶體EM1 、EM2,一方的非揮發性記憶元件pm 1的浮置閘極Tf爲 一方的讀出MOS電晶體EM 1所共有,另一方的非揮發性 -32- (28) (28)200302967 記憶兀件Ρ Μ 2的浮置聞極τ f爲另一方的讀出μ 0 S電晶體 EM2所共有,將上述一對的讀出MOS電晶體EMI、EM2 並聯連接於上述選擇M0S電晶體SM。在此構造中,也與 上述相同’一對的非揮發性記憶元件PM 1、PM2都被程式 化爲寫入狀態或者消除狀態。此例由於假定上述讀出M0S 電晶體EM 1、EM2的導電型和第16圖不同,所以在非揮 發性記憶元件PM 1、PM2被設爲寫入狀態時,雙方的讀出 MOS電晶體EMI、EM2成爲導通狀態。此時,由於某種 原因,保持電荷由寫入狀態的非揮發性記憶元件PM 1、 PM2洩漏的可能性雖然機率上不爲0,但是即使保持電荷 由一方的非揮發性記憶元件PM 1、PM2洩漏,由於上述讀 出MOS電晶體EMI、EM2的串聯路徑維持爲導通狀態, 保持電荷由雙方的非揮發性記憶元件PM 1、PM2洩漏的機 率極爲低,藉由此,資料保持期間得到改善,可以更降低 讀出不良率。 第1 8圖係例示上述非揮發性記憶元件PM 1、PM2的 裝置構造剖面。上述非揮發性記憶元件PM 1、PM2爲具有 :在作用爲控制閘極的第1半導體區域(Nwell )上介由 絕緣層而設置有電容電極的MOS電容元件PMb ;和具有 形成在第2半導體區域(Pwell)之第1源極以及第1汲 極的MOS電晶體PMa,上述電容電極爲共同連接在上述 閘極而作用爲浮置閘極(FG ) ° 非揮發性記憶元件是利用CM0S形成製程而形成。因 此,不需要C Μ 0 S形成製程以外之附加製程’所以可以抑 -33 - (29) (29)200302967 制含非揮發性記憶元件的半導體裝置的製造成本。 第1 9圖係顯示第1 6圖之非揮發性記憶體單元6的更 詳細的別的例子。非揮發性記憶元件PM 1、PM2係具有: 在作用爲控制閘極的第1半導體區域上介由絕緣層而設置 有電容電極的MOS電容元件PMlb、PM2b ;和具有形成在 第2半導體區域之第1源極以及第1汲極和閘極的MOS 電晶體PMla、PM2a。總之,MOS電容元件PMlb、PM2b 是由分別共同連接源極、汲極、以及背閘極的MOS電晶 體電容構成。M0S電容元件MPlb、MP2b的電容電極爲共 同連接在上述M0S電晶體PMla、PM2a閘極,作用爲上 述浮置閘極Tf。讀出M0S電晶體DM1、DM2以加強型構 成。對於此讀出M0S電晶體DM 1、DM2的控制閘極電壓 eg的電壓-電流特性,依據對應的非揮發性記憶元件的 寫入狀態和消除狀態而不同。 讀出M0S電晶體DM2的汲極爲介由η通道型的M0S 電晶體TR3、TR4而結合於控制節點pu,電晶體TR3和 T R 4的結合節點的電位設爲輸出r 1。上述Μ 0 S電晶體 PMla、PM2a分別介由η通道型m〇S電晶體TR1、TR2而 結合於控制節點wl。電晶體TR1〜TR4的閘極以電源電壓 所偏壓。eg相當於控制閘極,s丨相當於源極線。 槪略說明第1 9圖的非揮發性記憶體單元的動作。在 資料寫入時’設端子s 1、c g爲5 V,端子w 1爲0 V,使非 撺發性記憶元件PM 1、PM2導通,由端子s 1側對浮置閘 極進行熱電子注入。消除動作爲只在端子s 1施加5 V,藉 -34- (30) (30)200302967 由通道放出,電子由浮置閘極被放出。在讀出動作中’設 端子pu爲1.5V’ w而子eg爲1.5V’將以因應浮置鬧極上 的儲存電荷之電晶體DM1、DM2的開關狀態或者相互電 導狀態所決定的端子rl的電位閂鎖在後段的閂鎖電路。 在讀出動作中,非揮發性記憶元件PM 1 a、PM2a的源極( s 1 )以及汲極(w 1 )側都被固定爲0V。因此’在讀出時 ,不會有弱熱電子由電晶體ΡΜ1 a、PM2a注入浮置閘極。 此劑,雖然弱熱電子想要由讀出MOS電晶體DM 1、DM2 注入浮置閘極,但是TR4、TR3、DM1、DM2被縱型堆疊 之故,讀出MOS電晶體DM1、DM2的汲極電壓變成在pu 以下的電壓,另外,也比讀出時的eg的控制位準低,所 以那種熱電子注入實質上小至可以加以忽視。因此,非揮 發性記憶元件PM 1、PM2本身的讀出不良率降低。 以上雖依具實施形態而具體說明由本發明者所完成的 發明,但是本發明並不限定於此,在不脫離其要旨之範圍 內,不用說可以有種種變更之可能。 例如非揮發性記憶體單元的構造並不限定於第16圖 至第1 9圖中說明的構造。令媛,該資料記憶形式也不限 定於上述形式,也可以使用高介電質記憶形式的記憶體單 元。另外非揮發性記憶體單元也不限定於以成對利用非揮 發性記憶元件的OR形式或者AND形式,也可以爲分別使 用1個非揮發性記憶元件和讀出用MOS電晶體之電路形 式。另外,在控制資訊的發訊上,也可以使用並聯匯流排 以取代依序串列連接移位暫存器之串列式匯流排。另外, -35- (31) (31)200302967 接受控制資訊的暫存器手段並不限定於移位暫存器,也可 以爲並聯輸入-並聯輸出形式的暫存器。只要採用適合資 料傳送形式的形態即可。本發明可以廣泛適用在包含CPU , 和RAM之微電腦、微處理器或者資料處理器等半導體積 體電路,另外也可以廣泛適用在稱爲系統單晶片LSI或者 系統LSI之大規模的半導體積體電路等。 [發明效果] Φ 如簡單說明由本申請案所揭示發明中的代表性者所獲 得的效果,則如下述: 即關於本發明之半導體積體電路,在電路模組的缺陷 補救、電路特性的修整或者機能切換用的控制資訊的記憶 上,使用連接在專用訊號線的熔絲電路的非揮發性記憶體 單元而不使用連接在共同匯流排之類的第1配線而被廣泛 使用的快閃記憶體等非揮發性記憶體。因此,對於控制資 訊之資訊記憶的可靠性不受限於泛用快閃記憶體等的非揮 ® 發性記憶體的資訊記憶性能,可以容易提升對於控制資訊 的資訊記憶的可靠性。 使用在控制資訊的傳達之第2配線是其專用的配線之 · 故,所以不需要進行與在電路模組中利用於實際動作的電 路部份的連接切換和其之控制。因此’可以簡化發訊控制 資訊用的電路構造。 在由上述熔絲電路讀出控制資訊後,便解除使能由上 述非揮發性記憶體單元讀出記憶資訊的電壓施加狀態’所 -36- (32) (32)200302967 以在那之後,即使爲半導體積體電路的實際動作期間’也 不對熔絲電路的非揮發性記憶體單元施加電氣應力。關於 此點,也能提升對於控制資訊的資訊記憶可靠性。 藉由將上述熔絲電路集中配置在上述半導體基板的一 個地方,可以不必分散記憶資訊的寫入所必要的商電位動 作電路,能夠將與低耐壓電路部份的分離或者隔離用的空 間抑制在最小限度。 在與半導體積體電路的外部之間採用可以輸入輸出上 述第2配線的資訊之測試用外部介面手段,可以極力減少 爲了進行上述控制資訊的動作確認而重寫非揮發性記憶體 單元的頻度,藉由此,可以降低非揮發性記憶體單元的特 性劣化之顧慮。 上述非揮發性記憶體單元係採用:在讀出動作時,可 以不對非揮發性記憶元件流通通道電流,而且可以不施加 大的字元線電壓的構造,可以不使產生起因於充電增益等 之資料反轉。 將非揮發性記憶元件的浮置閘極當成讀出電晶體元件 的閘極,所以讀出電晶體元件採用因應浮置閘極的電子注 入狀態、電子放出狀態,換言之,寫入狀態、消除狀態之 開關狀態或者相互電導。因此,即使不對浮置閘極賦予選 擇位準,也可以將因應該開關狀態或者相互電導狀態的電 流流通於上述傳達手段。 由上述,在讀出動作中,因應臨界値電壓可以不需要 對非揮發性記憶元件流通通道電流。在讀出動作時,可將 -37- (33) (33)200302967 非揮發性記憶元件的源極以及汲極分別設爲〇v之電路的 接地電位。因此,不會產生由第1汲極對浮置閘極注入弱 熱電子。如此在讀出動作中’不會產生由於充電增益所致 的資料反轉的問題。因此,可以提升長期之資料保持性能 ,可以降低讀出不良率。 分別具有一對的上述非揮發性記憶元件和讀出電晶體 元件,一方的非揮發性記憶元件的浮置閘極爲一方的讀出 電晶體元件所共有,另一方的非揮發性記憶元件的浮置閘 極爲另一方的讀出電晶體元件所共有’將上述一對的讀出 電晶體元件串聯連接或者並聯連接於上述選擇電晶體元件 。在此構造中,一對的非揮發性記憶元件都被程式化爲寫 入狀態或者消除狀態。在雙方的非揮發性記憶元件的寫入 狀態中,雙方的讀出電晶體元件成爲非導通狀態。由於某 種原因,保持電荷由寫入狀態的非揮發性記憶元件洩漏之 可能性雖然機率上不爲〇,但是保持電荷即使由一方的非 揮發性記憶元件洩漏,上述讀出電晶體元件的串聯路徑係 維持在截止狀態下,而且,上述讀出電晶體元件的並聯路 徑的一方維持爲導通狀態,保持電荷由雙方的非揮發性記 憶元件一齊洩漏的機率極低,藉由此,得以改善資料保持 期間,可以更降低讀出不良率。 關於本發明之半導體積體電路之製造方法,是依據由 外部所賦予的控制資訊以確認電路模組的動作,因應該確 認結果,對上述熔絲電路寫入控制資料’所以在進行控制 資訊的動作確認時,不需要每次對非揮發性記憶體單元寫 -38- (34) (34)200302967 入控制資訊。因此’不需要爲了動作確認而重寫非揮發性 記憶體單元,藉由此’可以降低非揮發性記憶體單元的特 性劣化。 【圖式簡單說明】 第1圖係顯示本發明之半導體積體電路的一例之區塊 圖。 第2圖係例示移位暫存器的時脈訊號波形的說明圖。 第3圖係例示控制資訊的串列發訊動作的樣子之說明 圖。 第4圖係例示熔絲電路的電源切斷控制樣子的時序圖 〇 第5圖係顯示電源切斷控制的別的例子的區塊圖。 第6圖係例示採用在熔絲電路的非揮發性記憶體單元 的後段具有閂鎖電路的熔絲電路,將閂鎖電路的輸出供應 給移位暫存器的串列發訊構造的槪略區塊圖。 第7圖係例示組合第1圖的電路6和8的機能而定位 爲熔絲電路的串列發訊構造的槪略區塊圖。 第8圖係顯示第1圖之更具體例的區塊圖。 第9圖係顯示對於由相同小規模電路區塊的集合所構 成的大規模電路模組的濟濟手法之一例的區塊圖。 第1 0圖係顯示擴大記憶體區塊的別的例子之區塊圖 〇 第1 1圖係例示取代不良記憶體區塊的構造之槪略區 -39- (35) (35)200302967 塊圖。 第1 2圖係例示取代不良記憶體區塊的別的構造的槪 略區塊圖。 - 第1 3圖係例示控制資訊等之資訊格式的說明圖。 第1 4圖係例示半導體積體電路的製造過程對於熔絲 電路的寫入和檢驗的處理流程的流程圖。 第1 5圖係例示晶片上的熔絲電路配置的說明圖。 第1 6圖係例示熔絲電路所採用的非揮發性記憶體單 鲁 元的電路圖。 第1 7圖係顯示非揮發性記憶體單元的別的例子的電 路圖。 第1 8圖係例非揮發性記憶元件的裝置構造剖面的縱 剖面圖。 第1 9圖係顯示第1 6圖的非揮發性記憶體單元的更詳 細的別的例子之電路圖。 [圖號說明] 1、 1A:半導體積體電路 2、 3 :電路模組 . 4 :系統控制器 5 :內部匯流排 6、6A :非揮發性記憶體單元 7 :熔絲電路 8 :移位暫存器 -40- (36) (36)200302967 9 :串列式匯流排 1 0、1 1 :移位暫存器 1 5 :測試銲墊 f 1 6 :測試銲墊 _ 1 7 :控制邏輯 RES :重置訊號 MD0〜MD2 :模式訊號 0 1、0 2 :時脈訊號0 # 2 2〜2 9 :電路模組 32〜39:移位暫存器 35A : ID表格 35a : ID表格 SBL :記憶體區塊選擇資訊 BS :區塊選擇訊號 40 :測試介面電路 4 1 :控制電路 ® 42 :記憶體區塊 43 :冗長記憶體區塊 45 :記憶體陣列 · 46 :區域控制部 47 :全域控制部 47A :比較電路 47C : ID控制區塊 60:高電位區域(高耐壓區域) -41 - (37)200302967 61 :低電位區域(低耐壓區域)
-42-

Claims (1)

  1. (1) (1)200302967 拾、申請專利範圍 1. 一種半導體積體電路,其特徵爲:形成在半導體 基板上,該半導體基板包含: 多數的電路模組;和 連接上述多數的電路模組的第1配線;和 具備多數的非揮發性記憶體單元以記憶對於上述多數 的電路模組的缺陷補救、電路特性的修整或可讀出具備有 記憶切換功能優點之控制資訊的非揮發性記憶體單元的電 子資訊的熔絲電路;和 對應上述多數的電路模組之每一個電路模組而設,用 以記憶上述控制資訊的揮發性之多數的暫存器電路;和 連接上述熔絲電路和上述多數的暫存器電路,用於傳 達上述控制資訊的第2配線;和 爲了使能由上述熔絲電路讀出記憶資訊,控制對非揮 發性記憶體單元施加動作電壓,及控制將由上述熔絲電路 所讀出的控制資訊介由上述第2配線予以傳達給上述暫存 器電路,以及在由熔絲電路將控制資訊讀出第2配線後, 控制解除對上述非揮發性記憶體單元施加上述動作電壓的 控制電路。 2. —種半導體積體電路,其特徵爲:形成在半導體 基板上,該半導體基板包含: 多數的電路模組;和 連接上述多數的電路模組的第1配線;和 具備多數的非揮發性記憶體單元以記憶對於上述多數 -43- (2) (2)200302967 的電路模組的缺陷補救、電路特性的修整或可讀出具備有 記憶切換功能優點之控制資訊的非揮發性記憶體單元的電 子資訊的熔絲電路;和 — 保持由上述熔絲電路所讀出的控制資訊於揮發性的第 1暫存器電路;和 對應上述多數的電路模組之每一個電路模組而設,用 以記憶上述控制資訊的揮發性之多數的第2暫存器電路; 和 # 連接上述第1暫存器電路和上述多數的第2暫存器電 路,用於傳達上述控制資訊的第2配線;和 控制對非揮發性記憶體單元施加使能由上述熔絲電路 的非揮發性記憶體單元讀出記憶資訊的電壓,及控制將由 上述非揮發性記憶體單元讀出第1暫存器電路的控制資訊 介由上述第2配線予以傳達給上述第2暫存器電路,以及 在讀出第1暫存器電路後,控制解除對上述非揮發性記憶 體單元施加能使由上述非揮發性記憶體單元讀出記憶資訊 # 的電壓的控制電路。 3. 如申請專利範圍第1項記載之半導體積體電路, 其中,上述熔絲電路是被集中配置在上述半導體基板的一 · 個地方。 4. 如申請專利範圍第1項記載之半導體積體電路, 其中,藉由上述控制電路的動作,是開始於回應半導體積 體電路的初始化指示。 5. 如申請專利範圍第1項記載之半導體積體電路, -44 - (3) (3)200302967 其中,上述多數的暫存器電路是藉由上述第2配線而串聯 連接。 6. 如申請專利範圍第5項記載之半導體積體電路, 其中,上述第1暫存器電路是保持由熔絲電路所並聯輸出 的控制資訊而予以串列輸出的移位暫存器。 7. 如申請專利範圍第6項記載之半導體積體電路, 其中,上述第2暫存器電路是具有:串列輸入端子連接在 第2配線之上流側,串列輸出端子連接在第2配線的下流 側,及連接在對應的電路模組的並聯輸出端子的移位暫存 器。 8. 如申請專利範圍第1項記載之半導體積體電路, 其中,具有:將上述第2配線的資訊輸出半導體基板的外 部,而且,可由外部將資料輸入第2配線的測試用外部介 面手段。 9. 如申請專利範圍第1項記載之半導體積體電路, 其中,上述熔絲電路係具有分配用於儲存顯示是否對於上 述非揮發性記憶體單元寫入控制資訊之符號位的非揮發性 記憶體單元。 1 〇·如申請專利範圍第1項記載之半導體積體電路, 其中,上述熔絲電路所記憶的控制資訊爲以預備的電路模 組取代有缺陷的電路模組用的資訊,和補救電路模組內的 部份缺陷用的控制資訊中的其中一方的資訊或者雙方的資 訊。 11.如申請專利範圍第1項記載之半導體積體電路, -45- (4) (4)200302967 其中,上述非揮發性記憶體單元包含: 具有第1源極、第1汲極、浮置閘極以及控制閘極, 而可以具有不同臨界値電壓的非揮發性記憶元件;和 - 具有第2源極以及第2汲極,以上述浮置閘極爲閘極 ,因應上述非揮發性記憶元件所具有的臨界値電壓而可以 具有不同的相互電導之讀出電晶體元件;和 將上述讀出電晶體元件連接於讀出訊號線的選擇電晶 體。 # 1 2.如申請專利範圍第1項記載之半導體積體電路, 其中,上述非揮發性記憶體單元包含: 具有第1源極、第1汲極、浮置閘極以及控制閘極, 而可以具有不同臨界値電壓的非揮發性記憶元件;和 具有第2源極以及第2汲極,以上述浮置閘極爲閘極 ,因應上述非揮發性記憶元件所具有的臨界値電壓而可以 具有不同開關狀態之讀出電晶體元件;和 將上述讀出電晶體元件連接於讀出訊號線的選擇電晶 ® 體。 1 3.如申請專利範圍第1 1項或第1 2項記載之半導體 積體電路,其中,上述非揮發性記憶元件含有:在作用爲 · 控制閘極之第1半導體區域上介由絕緣層而設置有電容電 極的MOS電容元件;和具有形成在第2半導體區域的第1 源極及第1汲極和閘極的MOS電晶體,上述電容電極是 共同連接在上述閘極,而作用爲浮置閘極。 14.如申請專利範圍第11項或第12項記載之半導體 -46- (5) (5)200302967 積體電路,其中,分別具有一對的上述非揮發性記憶元件 和讀出電晶體元件,一方的非揮發性記憶元件的浮置閘極 爲一方的讀出電晶體元件所共有,另一方的非揮發性記憶 元件的浮置閘極爲另一方的讀出電晶體元件所共有’ 上述一對的讀出電晶體元件爲串聯連接於上述選擇電 晶體元件。 1 5.如申請專利範圍第1 1項或第1 2項記載之半導體 積體電路,其中,分別具有一對的上述非揮發性記憶元件 和讀出電晶體元件,一邊爲非揮發性記憶元件的浮置閘極 爲一邊爲讀出電晶體元件所共有,另一方的非揮發性記憶 元件的浮置閘極爲另一方的讀出電晶體元件所共有, 上述一對的讀出電晶體元件爲並聯連接於上述選擇電 晶體元件。 16. —種半導體積體電路之製造方法,其特徵爲: 在製造具有:多數的電路模組;和 具備多數的非揮發性記憶體單元以使能寫入對於上述 多數的電路模組的缺陷補救、電路特性的修整或者機能切 換用的控制資訊,使能電氣讀出記憶資訊的熔絲電路;和 使能將上述熔絲電路的記憶資訊傳達給電路模組的專 用配線;和 將上述專用配線的資訊輸出半導體基板的外部,而且 使可由外部對上述專用配線進行資料輸入的測試用外部介 面手段的半導體積體電路之際,包含: 由上述測試用外部介面手段介由專用配線對電路模組 -47- (6) (6)200302967 給予控制資訊的第1處理;和 以可以獲得所給予的上述控制資訊的狀態下,確認電 路模組的動作的第2處理;和 * 因應由上述第2處理的確認結果,對上述熔絲電路寫 入控制資料的第3處理。 1 7.如申請專利範圍第2項記載之半導體積體電路, 其中,上述熔絲電路是被集中配置在上述半導體基板的一 個地方。 0 1 8·如申請專利範圍第2項記載之半導體積體電路, 其中,藉由上述控制電路的動作,是回應半導體積體電路 的起始化指示而開始。 19·如申請專利範圍第2項記載之半導體積體電路, 其中,上述第1暫存器電路以及多數的第2暫存器電路是 藉由上述第2配線而串聯連接。 20.如申請專利範圍第1 9項記載之半導體積體電路 ,其中,上述第1暫存器電路是保持由熔絲電路所並聯輸 ® 出的控制資訊而予以串列輸出的移位暫存器。 2 1 ·如申請專利範圍第20項記載之半導體積體電路 ,其中,上述第2暫存器電路是具有:串列輸入端子連接 - 在第2配線之上流側,串列輸出端子連接在第2配線的下 流側,及連接在對應的電路模組的並聯輸出端子的移位暫 存器。 22.如申請專利範圍第2項記載之半導體積體電路, 其中,具有:將上述第2配線的資訊輸出半導體基板的外 -48- (7) (7)200302967 部,而且,可由外部將資料輸入第2配線的測試用外部介 面手段。 23. 如申請專利範圍第2項記載之半導體積體電路, 其中,上述熔絲電路係具有分配用於儲存顯示是否對於上 述非揮發性記憶體單元寫入控制資訊之符號位的非揮發性 記憶體單元。 24. 如申請專利範圍第2項記載之半導體積體電路, 其中,上述熔絲電路所記憶的控制資訊爲以預備的電路模 組取代有缺陷的電路模組用的資訊,和補救電路模組內的 部份缺陷用的控制資訊中的其中一方的資訊或者雙方的資 訊。 25. 如申請專利範圍第2項記載之半導體積體電路, 其中,上述非揮發性記憶體單元包含: 具有第1源極、第1汲極、浮置閘極以及控制閘極, 而可以具有不同臨界値電壓的非揮發性記憶元件;和 具有第2源極以及第2汲極,以上述浮置閘極爲閘極 ,因應上述非揮發性記憶元件所具有的臨界値電壓而可以 具有不同的相互電導之讀出電晶體元件;和 將上述讀出電晶體元件連接於讀出訊號線的選擇電晶 體。 2 6.如申請專利範圍第2項記載之半導體積體電路, 其中,上述非揮發性記憶體單元包含: 具有第1源極、第1汲極、浮置閘極以及控制閘極, 而可以具有不同臨界値電壓的非揮發性記憶元件;和 -49- (8) (8)200302967 具有第2源極以及第2汲極,以上述浮置閘極爲閘極 ,因應上述非揮發性記憶元件所具有的臨界値電壓而可以 具有不同開關狀態之讀出電晶體元件;和 將上述讀出電晶體元件連接於讀出訊號線的選擇電晶 27. 如申請專利範圍第25項或第26項記載之半導體 積體電路,其中,上述非揮發性記憶元件含有:在作用爲 控制閘極之第1半導體區域上介由絕緣層而設置有電容電 極的MOS電容元件;和具有形成在第2半導體區域的第1 源極及第1汲極和閘極的MOS電晶體,上述電容電極是 共同連接在上述閘極,而作用爲浮置閘極。 28. 如申請專利範圍第25項或第26項記載之半導體 積體電路,其中,分別具有一對的上述非揮發性記憶元件 和讀出電晶體元件,一邊爲非揮發性記憶元件的浮置閘極 爲一邊爲讀出電晶體元件所共有,另一方的非揮發性記憶 元件的浮置閘極爲另一方的讀出電晶體元件所共有, 上述一對的讀出電晶體元件爲串聯連接於上述選擇電 晶體元件。 29. 如申請專利範圍第25項或第26項記載之半導體 積體電路,其中,分別具有一對的上述非揮發性記憶元件 和讀出電晶體元件,一邊爲非揮發性記憶元件的浮置閘極 爲一邊爲δ賣出電晶體元件所共有,另一方的非揮發性g己憶 元件的浮置閘極爲另一方的讀出電晶體元件所共有, 上述一對的讀出電晶體元件爲並聯連接於上述選擇電 -50- (9) (9)200302967 晶體元件。 3〇. 一種半導體裝置,其特徵爲具有: 第1電路部;和 第2電路部;和 含有多數的非揮發性記億體單兀的熔絲電路;和 對應上述第1電路部而設的第1暫存器電路;和 對應上述第2電路部而設的第2暫存器電路;和 將保持在上述熔絲電路的記憶資訊傳送給上述第1暫 存器以及第2暫存器的配線。 3 1.如申請專利範圍第3 0項記載之半導體裝置,其 中,上述第1電路部爲邏輯電路; 上述第2電路部爲動態隨機存取記憶體(DRAM )。 32.如申請專利範圍第30項記載之半導體裝置,其 中’上述第1電路部爲邏輯電路; 上述第2電路部爲靜態隨機存取記憶體(SRAM )。 3 3·如申請專利範圍第30項記載之半導體裝置,其 中,上述第1電路部爲動態隨機存取記憶體(DRAM ); 上述第2電路部爲靜態隨機存取記憶體(SR AM )。 34·如申請專利範圍第30項記載之半導體裝置,其 中’上述第1電路部爲電源電路; 上述第2電路部爲記憶體。 3 5·如申請專利範圍第30項記載之半導體裝置,其 中’上述第1電路部爲中央處理單元(CPU ); 上述第2電路部爲記憶體。 -51 - (10) (10)200302967 3 6.如申請專利範圍第34項或第35項記載之半導體 裝置,其中,上述記憶體爲動態隨機存取記憶體(DRAM )° 37.如申請專利範圍第30項記載之半導體裝置,其 中,保持在上述熔絲電路的上述記憶資訊,爲對於上述第 1以及第2電路部的缺陷補救、電路特性的修整或者機能 切換用的資訊。 3 8.如申請專利範圍第30項記載之半導體裝置,其 中,上述熔絲電路爲被集中配置在半導體基板的一個地方 〇 39·如申請專利範圍第30項記載之半導體裝置,其 中,上述第1暫存器電路爲連接在上述熔絲電路; 上述第2暫存器電路爲連接在上述第1暫存器。 40·如申請專利範圍第30項記載之半導體裝置,其 中’上述第1暫存器電路以及上述第2暫存器是藉由上述 配線而以串聯形態連接在上述熔絲電路。 4 1 ·如申請專利範圍第3 0項記載之半導體裝置,其 中’上述多數的非揮發性記憶體單元是以CMOS形成製程 所形成。 -52-
TW092101379A 2002-02-07 2003-01-22 Semiconductor integrated circuit and method of manufacturing of semiconductor integrated circuit TW200302967A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002030189A JP2003233999A (ja) 2002-02-07 2002-02-07 半導体集積回路及び半導体集積回路の製造方法

Publications (1)

Publication Number Publication Date
TW200302967A true TW200302967A (en) 2003-08-16

Family

ID=27654728

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092101379A TW200302967A (en) 2002-02-07 2003-01-22 Semiconductor integrated circuit and method of manufacturing of semiconductor integrated circuit

Country Status (4)

Country Link
US (2) US6762969B2 (zh)
JP (1) JP2003233999A (zh)
KR (1) KR20030067520A (zh)
TW (1) TW200302967A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI392880B (zh) * 2005-08-18 2013-04-11 Advantest Corp 元件識別方法、元件製造方法以及電子元件
TWI840019B (zh) * 2022-12-15 2024-04-21 新唐科技股份有限公司 修整裝置、具有該修整裝置的電子裝置及同時對多個待測裝置進行修整的修整方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4351819B2 (ja) * 2001-12-19 2009-10-28 株式会社東芝 半導体装置及び不揮発性半導体記憶装置
JP2003233999A (ja) * 2002-02-07 2003-08-22 Hitachi Ltd 半導体集積回路及び半導体集積回路の製造方法
DE102004039831B4 (de) * 2003-08-25 2016-05-12 Infineon Technologies Ag Multi-Chip-Package
JP3898682B2 (ja) 2003-10-03 2007-03-28 株式会社東芝 半導体集積回路
JP4284154B2 (ja) * 2003-10-30 2009-06-24 株式会社東芝 マルチチップパッケージ型メモリシステム
JP2005174533A (ja) * 2003-11-19 2005-06-30 Semiconductor Energy Lab Co Ltd 半導体装置、電子機器、icカード及び半導体装置の駆動方法
KR100634439B1 (ko) * 2004-10-26 2006-10-16 삼성전자주식회사 퓨즈프리 회로, 퓨즈프리 반도체 집적회로 및 퓨즈프리불휘발성 메모리 장치, 그리고 퓨즈프리 방법
DE602004032455D1 (de) * 2004-12-15 2011-06-09 St Microelectronics Srl Ein nichtflüchtiger Speicher mit Unterstützung von hochparallelem Test auf Waferebene
JP4791733B2 (ja) * 2005-01-14 2011-10-12 株式会社東芝 半導体集積回路装置
JP4327113B2 (ja) * 2005-02-25 2009-09-09 Okiセミコンダクタ株式会社 異電源間インターフェースおよび半導体集積回路
JP2006277872A (ja) 2005-03-30 2006-10-12 Elpida Memory Inc 半導体記憶装置及びそのテスト方法
JP2006331571A (ja) * 2005-05-27 2006-12-07 Matsushita Electric Ind Co Ltd 半導体装置
US7215586B2 (en) * 2005-06-29 2007-05-08 Micron Technology, Inc. Apparatus and method for repairing a semiconductor memory
KR100712596B1 (ko) 2005-07-25 2007-04-30 삼성전자주식회사 플래시 메모리 장치의 리페어 및 트리밍 방법 및 장치
KR100757411B1 (ko) * 2006-02-03 2007-09-11 삼성전자주식회사 옵션 퓨즈 회로를 이용한 반도체 메모리 장치의 전압재설정 회로 및 그 방법
JP2007250125A (ja) * 2006-03-17 2007-09-27 Toshiba Corp ヒューズラッチ回路及び半導体装置
JP2007265557A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 半導体記憶装置
JP2007323726A (ja) * 2006-05-31 2007-12-13 Matsushita Electric Ind Co Ltd 半導体装置
US20070285105A1 (en) * 2006-06-02 2007-12-13 Steven Wayne Bergstedt Methods and Apparatuses for Trimming Circuits
TW200807425A (en) * 2006-06-05 2008-02-01 Renesas Tech Corp Semiconductor device, unique ID of semiconductor device and method for verifying unique ID
JP2007328853A (ja) * 2006-06-07 2007-12-20 Internatl Business Mach Corp <Ibm> 多重テスト・ステージからテスト・データを連続的に保存するために単一のeFuseバンクを使用するための装置および方法
JP2008097785A (ja) * 2006-10-16 2008-04-24 Toshiba Corp 不揮発性半導体記憶装置
US7721163B2 (en) * 2007-04-23 2010-05-18 Micron Technology, Inc. JTAG controlled self-repair after packaging
US7573762B2 (en) * 2007-06-06 2009-08-11 Freescale Semiconductor, Inc. One time programmable element system in an integrated circuit
US7815059B2 (en) * 2007-06-27 2010-10-19 John Francis Mulholland Display rack and method for supporting containerized plants
TWI348163B (en) * 2007-10-09 2011-09-01 Phison Electronics Corp Wear leveling method and controller using the same
US20090144678A1 (en) * 2007-11-30 2009-06-04 International Business Machines Corporation Method and on-chip control apparatus for enhancing process reliability and process variability through 3d integration
US8679861B2 (en) 2007-11-29 2014-03-25 International Business Machines Corporation Semiconductor chip repair by stacking of a base semiconductor chip and a repair semiconductor chip
US8484407B2 (en) 2007-12-21 2013-07-09 Rambus Inc. Flash memory timing pre-characterization
JP2010176277A (ja) * 2009-01-28 2010-08-12 Sanyo Electric Co Ltd データ転送システム
JP5511489B2 (ja) * 2010-04-27 2014-06-04 ラピスセミコンダクタ株式会社 半導体不揮発性記憶装置
KR101113790B1 (ko) * 2010-10-15 2012-02-27 주식회사 하이닉스반도체 퓨즈 회로 및 이를 포함하는 메모리장치
KR101212748B1 (ko) 2010-10-29 2012-12-14 에스케이하이닉스 주식회사 반도체 메모리, 메모리 시스템 및 그 프로그래밍 방법
JP5743055B2 (ja) * 2010-12-16 2015-07-01 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体装置
US8391091B2 (en) * 2011-07-21 2013-03-05 Elite Semiconductor Memory Technology Inc. Anti-fuse circuit and method for anti-fuse programming and test thereof
US8867286B2 (en) * 2011-12-20 2014-10-21 Industrial Technology Research Institute Repairable multi-layer memory chip stack and method thereof
JP2012230398A (ja) * 2012-06-25 2012-11-22 Renesas Electronics Corp 液晶表示駆動用半導体集積回路
WO2015037195A1 (ja) * 2013-09-13 2015-03-19 パナソニックIpマネジメント株式会社 半導体集積回路、およびそれを備えたデバイス検知システム
JP6158154B2 (ja) * 2014-09-19 2017-07-05 株式会社東芝 プロセッサシステム、メモリ制御回路およびメモリシステム
CN108255429B (zh) * 2018-01-10 2021-07-02 郑州云海信息技术有限公司 一种写操作控制方法、系统、装置及计算机可读存储介质
US10910081B2 (en) * 2018-12-17 2021-02-02 Micron Technology, Inc. Management of test resources to perform reliability testing of memory components
US11101015B2 (en) 2018-12-17 2021-08-24 Micron Technology, Inc. Multi-dimensional usage space testing of memory components
KR102608306B1 (ko) * 2019-05-10 2023-12-01 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 메모리 장치
WO2024165935A1 (en) * 2023-02-06 2024-08-15 Zinite Corporation System for and method of improving the yield of integrated circuits

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4162536A (en) * 1976-01-02 1979-07-24 Gould Inc., Modicon Div. Digital input/output system and method
US4398248A (en) * 1980-10-20 1983-08-09 Mcdonnell Douglas Corporation Adaptive WSI/MNOS solid state memory system
JP3083547B2 (ja) 1990-07-12 2000-09-04 株式会社日立製作所 半導体集積回路装置
JP3565762B2 (ja) 1990-07-12 2004-09-15 株式会社ルネサステクノロジ トリミング方法と半導体集積回路装置
JPH04132243A (ja) 1990-09-21 1992-05-06 Hitachi Ltd 半導体集積回路装置とその品種展開方式
US5313424A (en) 1992-03-17 1994-05-17 International Business Machines Corporation Module level electronic redundancy
JPH0712903A (ja) 1993-06-21 1995-01-17 Matsushita Electron Corp 半導体集積回路装置及びその検査方法
JPH07211868A (ja) 1994-01-26 1995-08-11 Hitachi Ltd 半導体装置
JPH0823016A (ja) 1994-07-07 1996-01-23 Mitsubishi Electric Corp 半導体メモリのテスト方法
DE59500712D1 (de) 1994-11-03 1997-10-30 Bayer Ag Verfahren zur Herstellung von 4,6-Diaminoresorcin
JPH0935493A (ja) * 1995-07-15 1997-02-07 Toshiba Corp 半導体メモリ装置、マイクロコントローラ及び半導体メモリ装置の製造方法
JPH09231788A (ja) * 1995-12-19 1997-09-05 Fujitsu Ltd シフトレジスタ及びプログラマブル論理回路並びにプログラマブル論理回路システム
JPH09274592A (ja) * 1996-04-08 1997-10-21 Matsushita Electric Ind Co Ltd メモリテスト回路およびメモリテスト方法
JPH10125742A (ja) 1996-10-22 1998-05-15 Mitsubishi Electric Corp 半導体集積回路の良否判定方法及び半導体集積回路
US6081911A (en) * 1997-05-30 2000-06-27 Stmicroelectronics S.R.L. Method and circuit architecture for testing a non-volatile memory device
JPH1144731A (ja) * 1997-07-25 1999-02-16 Ando Electric Co Ltd Ic試験装置
JP3184156B2 (ja) 1998-09-02 2001-07-09 日本電気アイシーマイコンシステム株式会社 半導体集積回路およびその製品仕様制御方法
JP4587500B2 (ja) 1998-11-11 2010-11-24 ルネサスエレクトロニクス株式会社 半導体集積回路、メモリモジュール、記憶媒体、及び半導体集積回路の救済方法
US6324103B2 (en) 1998-11-11 2001-11-27 Hitachi, Ltd. Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrated circuit device
JP3848004B2 (ja) * 1999-03-11 2006-11-22 株式会社東芝 半導体メモリ装置及び半導体メモリ装置搭載システム
JP3805973B2 (ja) * 2000-11-21 2006-08-09 株式会社東芝 半導体記憶装置
JP4413406B2 (ja) * 2000-10-03 2010-02-10 株式会社東芝 不揮発性半導体メモリ及びそのテスト方法
JP2002184948A (ja) * 2000-12-12 2002-06-28 Hitachi Ltd 半導体集積回路装置の製造方法
US6597595B1 (en) * 2001-08-03 2003-07-22 Netlogic Microsystems, Inc. Content addressable memory with error detection signaling
JP2003233999A (ja) * 2002-02-07 2003-08-22 Hitachi Ltd 半導体集積回路及び半導体集積回路の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI392880B (zh) * 2005-08-18 2013-04-11 Advantest Corp 元件識別方法、元件製造方法以及電子元件
TWI840019B (zh) * 2022-12-15 2024-04-21 新唐科技股份有限公司 修整裝置、具有該修整裝置的電子裝置及同時對多個待測裝置進行修整的修整方法

Also Published As

Publication number Publication date
US20040165467A1 (en) 2004-08-26
US6762969B2 (en) 2004-07-13
KR20030067520A (ko) 2003-08-14
JP2003233999A (ja) 2003-08-22
US20030146454A1 (en) 2003-08-07
US6967881B2 (en) 2005-11-22

Similar Documents

Publication Publication Date Title
TW200302967A (en) Semiconductor integrated circuit and method of manufacturing of semiconductor integrated circuit
US7080270B2 (en) Multi-threshold-voltage integrated circuit having a non-volatile data storage circuit
US7031217B2 (en) Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrated circuit device
US9778976B2 (en) Semiconductor device and driving method thereof
TW506135B (en) Semiconductor integrated circuit device
CN105261387B (zh) 使用新兴非易失性存储器元件及快闪存储器
US6201733B1 (en) Semiconductor integrated circuit device, memory module and storage device
US5847577A (en) DRAM memory cell for programmable logic devices
US5859544A (en) Dynamic configurable elements for programmable logic devices
US5392245A (en) Redundancy elements using thin film transistors (TFTs)
TW490842B (en) Semiconductor integrated circuit apparatus
JP2645417B2 (ja) 不揮発性メモリ装置
US7466596B2 (en) Memory circuit, drive circuit for a memory and method for writing write data into a memory
JP2006527897A (ja) 不揮発性スタティックメモリセル
US20150153409A1 (en) Circuit for testing power supplies in multiple power modes
JP2533221B2 (ja) ダイナミック型ランダムアクセスメモリ
JP2579792B2 (ja) 冗長構成半導体メモリ
US20240105261A1 (en) Non-volatile storage circuit
US7079430B2 (en) Memory device with built-in error-correction capabilities
EP0427260A2 (en) Non-volatile memory devices
EP0408233A2 (en) A non-volatile RAM bit cell
CN105577144A (zh) 一种基于相变存储单元的非易失性触发器电路
JP2695278B2 (ja) 単一チップ型マイクロコンピュータ
EP0797144B1 (en) Circuit for detecting the coincidence between a binary information unit stored therein and an external datum
US20060221716A1 (en) Semiconductor integrated circuit