JP2695278B2 - 単一チップ型マイクロコンピュータ - Google Patents
単一チップ型マイクロコンピュータInfo
- Publication number
- JP2695278B2 JP2695278B2 JP22038990A JP22038990A JP2695278B2 JP 2695278 B2 JP2695278 B2 JP 2695278B2 JP 22038990 A JP22038990 A JP 22038990A JP 22038990 A JP22038990 A JP 22038990A JP 2695278 B2 JP2695278 B2 JP 2695278B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- voltage
- volatile memory
- memory
- chip microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 claims description 65
- 230000035882 stress Effects 0.000 description 9
- 230000032683 aging Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は単一チップ型マイクロコンピュータに関す
る。
る。
［従来の技術］ 近年、単一のLSI（大規模集積回路）上にCPU（中央処
理装置）、記憶装置、入出力ポート等を集積した単一チ
ップ型マイクロコンピュータ、いわゆるワンチップマイ
クロコンピユータにおいて、記憶装置にEPROM（消去及
びプログラム可能な読み出し専用メモリ）、EEPROM（電
気的に消去及びプログラム可能な読み出し専用メモリ）
に代表される不揮発性のメモリを用いたものが数多く製
品化され、広い分野に使用されるようになってきてい
る。
理装置）、記憶装置、入出力ポート等を集積した単一チ
ップ型マイクロコンピュータ、いわゆるワンチップマイ
クロコンピユータにおいて、記憶装置にEPROM（消去及
びプログラム可能な読み出し専用メモリ）、EEPROM（電
気的に消去及びプログラム可能な読み出し専用メモリ）
に代表される不揮発性のメモリを用いたものが数多く製
品化され、広い分野に使用されるようになってきてい
る。
第２図にFLOTOX（フローティングゲート・トンネル・
オキサイド）型のEEPROMのメモリセルの断面図を示す。
同図に示すようにメモリセルはP-型基板10上に夫々形成
されたN+型のビット線11、GND（接地）線12、トンネル
酸化膜13、及び導電材料からなるワード線14、フローテ
ィングゲート15、コントロールゲート16から構成され
る。
オキサイド）型のEEPROMのメモリセルの断面図を示す。
同図に示すようにメモリセルはP-型基板10上に夫々形成
されたN+型のビット線11、GND（接地）線12、トンネル
酸化膜13、及び導電材料からなるワード線14、フローテ
ィングゲート15、コントロールゲート16から構成され
る。
第３図はフローティングゲート15に電子が蓄積されて
いる状態及び電子が蓄積されていない状態におけるコン
トロールゲートに印加される電圧ＶGSとメモリセルから
流れ出る電流ＩDSとの関係を示す図である。
いる状態及び電子が蓄積されていない状態におけるコン
トロールゲートに印加される電圧ＶGSとメモリセルから
流れ出る電流ＩDSとの関係を示す図である。
電子が蓄積されていない状態のしきい値電圧Vth1と電
子が蓄積されている状態のしきい値電圧Vth2の中間の電
圧Vmをコントロールゲートに印加したときにメモリセル
から流れる電流をセンスアンプにより検知することによ
りメモリセルに書き込まれているデータが“1"であるか
又は“0"であるかが判定される。
子が蓄積されている状態のしきい値電圧Vth2の中間の電
圧Vmをコントロールゲートに印加したときにメモリセル
から流れる電流をセンスアンプにより検知することによ
りメモリセルに書き込まれているデータが“1"であるか
又は“0"であるかが判定される。
［発明が解決しようとする課題］ しかしながら上記のEEPROMに代表される不揮発性メモ
リにおいては、電圧ストレス、温度ストレス、あるいは
経年変化等により、トンネル酸化膜に電子がトラップさ
れ、上記しきい値電圧Vth1とVth2との差が小さくなるの
で、データ読み出し不良に至る場合がある。これは、使
用状況によりある一定の確率で発生するものであり、製
品出荷時の検査でこれを完全に防ぐことは不可能であ
る。
リにおいては、電圧ストレス、温度ストレス、あるいは
経年変化等により、トンネル酸化膜に電子がトラップさ
れ、上記しきい値電圧Vth1とVth2との差が小さくなるの
で、データ読み出し不良に至る場合がある。これは、使
用状況によりある一定の確率で発生するものであり、製
品出荷時の検査でこれを完全に防ぐことは不可能であ
る。
尚、不揮発性メモリは、上記のストレスや経年変化等
により、電子が蓄積されていない状態のしきい値電圧Vt
h1は上昇し、電子が蓄積されている状態のしきい値電圧
VHt2は低下する方向に変化する。従って、電源電圧が低
い場合には電子の蓄積されていないメモリセルのデータ
の読み出しが不良となり、電源電圧が高い場合には電子
の蓄積されたメモリセルのデータの読み出しが不良とな
りやすい。
により、電子が蓄積されていない状態のしきい値電圧Vt
h1は上昇し、電子が蓄積されている状態のしきい値電圧
VHt2は低下する方向に変化する。従って、電源電圧が低
い場合には電子の蓄積されていないメモリセルのデータ
の読み出しが不良となり、電源電圧が高い場合には電子
の蓄積されたメモリセルのデータの読み出しが不良とな
りやすい。
本発明は上記従来のマイクロコンピュータの問題に鑑
みなされたものであり、電圧ストレス、温度ストレス、
あるいは経年変化等によるデータ読みだし不良の発生を
未然に防ぎ、広範囲の電源電圧に対し書き込みデータを
保証し得る単一チップ型マイクロコンピュータを提供す
ることにある。
みなされたものであり、電圧ストレス、温度ストレス、
あるいは経年変化等によるデータ読みだし不良の発生を
未然に防ぎ、広範囲の電源電圧に対し書き込みデータを
保証し得る単一チップ型マイクロコンピュータを提供す
ることにある。
［課題を解決するための手段］ 本発明の目的は、CPU、不揮発性メモリ及び揮発性メ
モリを内蔵した単一チップ型マイクロコンピュータであ
って、記憶すべきデータを前記不揮発性メモリ及び揮発
性メモリに書き込む手段と、前記不揮発性メモリに第１
及び第２の動作電圧の一方を選択的に供給する手段と、
前記第１の動作電圧の供給されている前記不揮発性メモ
リから読み出されたデータ及び前記第２の動作電圧の供
給されている前記不揮発性メモリから読み出されたデー
タを前記揮発性メモリから読み出されたデータと夫々比
較する手段とを備えたことを特徴とする単一チップ型マ
イクロコンピュータを提供することにある。
モリを内蔵した単一チップ型マイクロコンピュータであ
って、記憶すべきデータを前記不揮発性メモリ及び揮発
性メモリに書き込む手段と、前記不揮発性メモリに第１
及び第２の動作電圧の一方を選択的に供給する手段と、
前記第１の動作電圧の供給されている前記不揮発性メモ
リから読み出されたデータ及び前記第２の動作電圧の供
給されている前記不揮発性メモリから読み出されたデー
タを前記揮発性メモリから読み出されたデータと夫々比
較する手段とを備えたことを特徴とする単一チップ型マ
イクロコンピュータを提供することにある。
［作用］ データの書き込み時、記憶すべきデータが不揮発性の
メモリに書き込まれ、同時に他のメモリにも書き込まれ
る。不揮発性のメモリに通常の動作電圧より小さい第１
の電圧を供給した状態で該メモリからデータを読み出
し、これを前記他のメモリに記憶されてるいるデータと
比較し、これらが一致するかどうか調べる。
メモリに書き込まれ、同時に他のメモリにも書き込まれ
る。不揮発性のメモリに通常の動作電圧より小さい第１
の電圧を供給した状態で該メモリからデータを読み出
し、これを前記他のメモリに記憶されてるいるデータと
比較し、これらが一致するかどうか調べる。
同様に、不揮発性のメモリに通常の動作電圧より大き
い第２の電圧を供給した状態で該メモリからデータを読
み出し、これを前記他のメモリに記憶されているデータ
と比較し、これらが一致するかどうか調べる。
い第２の電圧を供給した状態で該メモリからデータを読
み出し、これを前記他のメモリに記憶されているデータ
と比較し、これらが一致するかどうか調べる。
上記いずれの場合にもデータが完全に一致することを
確認しておくことにより、電源電圧の変動に伴って発生
するデータ読み出し不良を未然に防止する。不揮発性メ
モリと他のメモリに同一データを記憶して、これらのメ
モリから読み出したデータを比較しているので、比較結
果の信頼性が極めて高い。たとえ、一方あるいは両方の
メモリのデータが変質したとしても比較結果が一致しな
いので、データの異常を必ず検知することができる。
確認しておくことにより、電源電圧の変動に伴って発生
するデータ読み出し不良を未然に防止する。不揮発性メ
モリと他のメモリに同一データを記憶して、これらのメ
モリから読み出したデータを比較しているので、比較結
果の信頼性が極めて高い。たとえ、一方あるいは両方の
メモリのデータが変質したとしても比較結果が一致しな
いので、データの異常を必ず検知することができる。
［実施例］ 以下に本発明の単一チップ型マイクロコンピュータの
一実施例を図面を参照しつつ説明する。
一実施例を図面を参照しつつ説明する。
第１図は本発明に係る単一チップ型マイクロコンピュ
ータの構成を示すブロック図である。
ータの構成を示すブロック図である。
同図において、20はCPUであり、該CPUにはデータバス
を介して不揮発性メモリ21、SRAM（スタティックラム）
22が接続されている。23はSRAM22及び不揮発性メモリ21
に書き込まれたデータを互いに較するための比較器であ
る。
を介して不揮発性メモリ21、SRAM（スタティックラム）
22が接続されている。23はSRAM22及び不揮発性メモリ21
に書き込まれたデータを互いに較するための比較器であ
る。
24は不揮発性メモリ21に書き込まれたデータを確認す
る際、該不揮発性メモリ21に供給する動作電圧を生成す
るための電圧発生回路、25は通常の使用状態において不
揮発性メモリに供給される定格動作電圧Vdd及びデータ
の確認時に電圧発生回路24により生成される電圧のいず
れか一方を選択するためのスイッチである。
る際、該不揮発性メモリ21に供給する動作電圧を生成す
るための電圧発生回路、25は通常の使用状態において不
揮発性メモリに供給される定格動作電圧Vdd及びデータ
の確認時に電圧発生回路24により生成される電圧のいず
れか一方を選択するためのスイッチである。
不揮発性メモリ21へのデータの書き込みは従来の不揮
発性メモリの書き込みと同様にして行われるが、本実施
例の場合、不揮発性メモリ21への書き込みと同時にSRAM
22にも同一のデータが書き込まれるという点が従来のマ
イクロコンピュータと異なっている。
発性メモリの書き込みと同様にして行われるが、本実施
例の場合、不揮発性メモリ21への書き込みと同時にSRAM
22にも同一のデータが書き込まれるという点が従来のマ
イクロコンピュータと異なっている。
データの書き込み完了後、以下に記載する手順によ
り、書き込まれたデータの確認を行う。
り、書き込まれたデータの確認を行う。
まず、電圧発生回路24により、定格動作電圧Vddより
小さい電圧Vminを発生し、スイッチ25を電圧発生回路側
に切り替えて不揮発性メモリ21に電圧Vminを供給する。
この状態でCPUが不揮発性メモリ21及びSRAM22からデー
タを読みだし、比較器23により比較する。比較の結果こ
れらのデータが完全に一致していれば、フローティング
ゲートに電子がない状態における各メモリセルのしきい
値電圧Vth1は充分に小さく、電源電圧が低下してもフロ
ーティングゲートに電子がない状態のメモリセルのデー
タを正しく読み取ることが可能であることが確認され
る。
小さい電圧Vminを発生し、スイッチ25を電圧発生回路側
に切り替えて不揮発性メモリ21に電圧Vminを供給する。
この状態でCPUが不揮発性メモリ21及びSRAM22からデー
タを読みだし、比較器23により比較する。比較の結果こ
れらのデータが完全に一致していれば、フローティング
ゲートに電子がない状態における各メモリセルのしきい
値電圧Vth1は充分に小さく、電源電圧が低下してもフロ
ーティングゲートに電子がない状態のメモリセルのデー
タを正しく読み取ることが可能であることが確認され
る。
次に、電圧発生回路24により、定格動作電圧Vddより
大きい電圧Vmaxを発生し、スイッチ25を電圧発生回路側
に切り替えて不揮発性メモリ21に電圧Vmaxを供給する。
この状態でCPUが不揮発性メモリ21及びSRAM22からデー
タを読みだし、比較器23により比較する。
大きい電圧Vmaxを発生し、スイッチ25を電圧発生回路側
に切り替えて不揮発性メモリ21に電圧Vmaxを供給する。
この状態でCPUが不揮発性メモリ21及びSRAM22からデー
タを読みだし、比較器23により比較する。
比較の結果これらのデータが完全に一致していれば、
フローティングゲートに電子が蓄積されている状態にお
ける各メモリセルのしきい値電圧Vth2は充分に大きく、
電源電圧が上昇してもフローティングゲートに電子が蓄
積されている状態のメモリセルのデータを正しく読み取
ることが可能であることが確認される。
フローティングゲートに電子が蓄積されている状態にお
ける各メモリセルのしきい値電圧Vth2は充分に大きく、
電源電圧が上昇してもフローティングゲートに電子が蓄
積されている状態のメモリセルのデータを正しく読み取
ることが可能であることが確認される。
上記の手順中、読み出したデータが一致しないことが
判明した場合には、電圧ストレス、温度ストレス、ある
いは経年変化等によりトンネル酸化膜に電子がトラップ
され、しきい値電圧Vth1とVth2との差が小さくなること
により、電源電圧が変動した場合、データ読み出し不良
が発生する恐れがあると判断され、適切な処置が施され
る。
判明した場合には、電圧ストレス、温度ストレス、ある
いは経年変化等によりトンネル酸化膜に電子がトラップ
され、しきい値電圧Vth1とVth2との差が小さくなること
により、電源電圧が変動した場合、データ読み出し不良
が発生する恐れがあると判断され、適切な処置が施され
る。
［発明の効果］ 上述したように、本発明の単一チップ型マイクロコン
ピュータは内蔵の不揮発性メモリにデータを書き込んだ
後に、該メモリから読み出したデータが正しいかどうか
を該メモリに供給される電圧を変えながら確認するため
の構成を有しているので、電圧ストレス、温度ストレ
ス、あるいは経年変化等により、トンネル酸化膜に電子
がトラップされることにより、電源電圧の変動の際に発
生するデータ読み出し不良を未然に防ぐことができる。
不揮発性メモリと他のメモリに同一データを記憶して、
これらから読み出したデータを比較しているので、比較
結果の信頼性が極めて高い。たとえ、一方あるいは両方
のメモリのデータが変質したとしても比較結果が一致し
ないので、データの異常を必ず検知することができる。
ピュータは内蔵の不揮発性メモリにデータを書き込んだ
後に、該メモリから読み出したデータが正しいかどうか
を該メモリに供給される電圧を変えながら確認するため
の構成を有しているので、電圧ストレス、温度ストレ
ス、あるいは経年変化等により、トンネル酸化膜に電子
がトラップされることにより、電源電圧の変動の際に発
生するデータ読み出し不良を未然に防ぐことができる。
不揮発性メモリと他のメモリに同一データを記憶して、
これらから読み出したデータを比較しているので、比較
結果の信頼性が極めて高い。たとえ、一方あるいは両方
のメモリのデータが変質したとしても比較結果が一致し
ないので、データの異常を必ず検知することができる。
また、本発明の単一チップ型マイクロコンピュータ
は、例えば、通常3.5ボルトのリチウム電池で動作し、
データ交換のために大型の機器に接続された場合には５
ボルトで動作するといった広範囲の電圧で動作すること
が要求されるハンディカムの機器にも適用し得る。
は、例えば、通常3.5ボルトのリチウム電池で動作し、
データ交換のために大型の機器に接続された場合には５
ボルトで動作するといった広範囲の電圧で動作すること
が要求されるハンディカムの機器にも適用し得る。
第１図は本発明の単一チップ型マイクロコンピュータの
ブロック図、第２図はEEPROMメモリセルの断面図、第３
図はEEPROMメモリセルの電圧−電流特性図である。 10……基板、11……ビット線、12……接地線、13……ト
ンネル酸化膜、14……ワード線、15……フローティング
ゲート、16……コントロールゲート、20……CPU、21…
…不揮発性メモリ、22……SRAM、23……比較器、24……
電圧発生回路、25……スイッチ。
ブロック図、第２図はEEPROMメモリセルの断面図、第３
図はEEPROMメモリセルの電圧−電流特性図である。 10……基板、11……ビット線、12……接地線、13……ト
ンネル酸化膜、14……ワード線、15……フローティング
ゲート、16……コントロールゲート、20……CPU、21…
…不揮発性メモリ、22……SRAM、23……比較器、24……
電圧発生回路、25……スイッチ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−105393（ＪＰ，Ａ) 特開 昭64−17300（ＪＰ，Ａ) 特開 昭63−268200（ＪＰ，Ａ) 特開 昭62−212738（ＪＰ，Ａ)
Claims (1)
- 【請求項１】CPU、不揮発性メモリ及び揮発性メモリを
内蔵した単一チップ型マイクロコンピュータであって、
記憶すべきデータを前記不揮発性メモリ及び揮発性メモ
リに書き込む手段と、前記不揮発性メモリに第１及び第
２の動作電圧の一方を選択的に供給する手段と、前記第
１の動作電圧の供給されている前記不揮発性メモリから
読み出されたデータ及び前記第２の動作電圧の供給され
ている前記不揮発性メモリから読み出されたデータを前
記揮発性メモリから読み出されたデータと夫々比較する
手段とを備えたことを特徴とする単一チップ型マイクロ
コンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22038990A JP2695278B2 (ja) | 1990-08-22 | 1990-08-22 | 単一チップ型マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22038990A JP2695278B2 (ja) | 1990-08-22 | 1990-08-22 | 単一チップ型マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04103096A JPH04103096A (ja) | 1992-04-06 |
| JP2695278B2 true JP2695278B2 (ja) | 1997-12-24 |
Family
ID=16750356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22038990A Expired - Fee Related JP2695278B2 (ja) | 1990-08-22 | 1990-08-22 | 単一チップ型マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2695278B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714393A (ja) * | 1993-06-16 | 1995-01-17 | Sharp Corp | Ｐｒｏｍ内蔵マイクロコンピュータ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6417300A (en) * | 1987-07-09 | 1989-01-20 | Nippon Electric Ic Microcomput | Semiconductor storage device |
| JPH02105393A (ja) * | 1988-10-13 | 1990-04-17 | Nec Corp | プログラマブル・リードオンリ・メモリ |
-
1990
- 1990-08-22 JP JP22038990A patent/JP2695278B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04103096A (ja) | 1992-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3672954B2 (ja) | 半導体記憶装置 | |
| US4967415A (en) | EEPROM system with bit error detecting function | |
| US4958352A (en) | Semiconductor memory device with error check and correcting function | |
| US7031217B2 (en) | Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrated circuit device | |
| US6216251B1 (en) | On-chip error detection and correction system for an embedded non-volatile memory array and method of operation | |
| US5172339A (en) | Semiconductor memory device having error checking and correcting circuit and operating method therefor | |
| US4901320A (en) | Self-correcting semiconductor memory device and microcomputer incorporating the same | |
| US6201731B1 (en) | Electronic memory with disturb prevention function | |
| US6822890B2 (en) | Methods for storing data in non-volatile memories | |
| EP0463580B1 (en) | Non-volatile semiconductor memory device | |
| EP0525680B1 (en) | Data latch circuit having non-volatile memory cell | |
| US5097449A (en) | Non-volatile memory structure | |
| US20020191438A1 (en) | Semiconductor device with improved latch arrangement | |
| US6108236A (en) | Smart card comprising integrated circuitry including EPROM and error check and correction system | |
| US20080184065A1 (en) | Methods and apparatus for employing redundant arrays to configure non-volatile memory | |
| US5671180A (en) | Semiconductor memory device with function of preventing loss of information due to leak of charges or disturbing | |
| JP2003524279A (ja) | フラッシュメモリ読み出しモード用のワード線ドライバ | |
| JPH03108196A (ja) | 電気的消去・書込み可能型不揮発性半導体記憶装置 | |
| US6097618A (en) | Apparatus and method for correcting data in a non-volatile random access memory | |
| US5347486A (en) | Nonvolatile memory device having self-refresh function | |
| US20080184057A1 (en) | Methods and apparatus for employing redundant arrays to configure non-volatile memory | |
| KR0164222B1 (ko) | Eeprom의 에러정정회로 | |
| JP2695278B2 (ja) | 単一チップ型マイクロコンピュータ | |
| US5339271A (en) | Semiconductor memory circuit | |
| JP2006311579A (ja) | 検知回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |