MXPA03001605A - Semiconductores alargado impurificados, desarrollo de tales semiconductores, dispositivos que los incluyen y fabricacion de dichos dispositivos. - Google Patents

Semiconductores alargado impurificados, desarrollo de tales semiconductores, dispositivos que los incluyen y fabricacion de dichos dispositivos.

Info

Publication number
MXPA03001605A
MXPA03001605A MXPA03001605A MXPA03001605A MXPA03001605A MX PA03001605 A MXPA03001605 A MX PA03001605A MX PA03001605 A MXPA03001605 A MX PA03001605A MX PA03001605 A MXPA03001605 A MX PA03001605A MX PA03001605 A MXPA03001605 A MX PA03001605A
Authority
MX
Mexico
Prior art keywords
semiconductor
further characterized
nanometers
less
doped
Prior art date
Application number
MXPA03001605A
Other languages
English (en)
Inventor
Yung-Sheng Huang
Original Assignee
Harvard College
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harvard College filed Critical Harvard College
Publication of MXPA03001605A publication Critical patent/MXPA03001605A/es

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J23/00—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00
    • B01J23/38—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals
    • B01J23/48—Silver or gold
    • B01J23/50—Silver
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J23/00—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00
    • B01J23/38—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals
    • B01J23/48—Silver or gold
    • B01J23/52—Gold
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J23/00—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00
    • B01J23/70—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of the iron group metals or copper
    • B01J23/72—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J35/00—Catalysts, in general, characterised by their form or physical properties
    • B01J35/40—Catalysts, in general, characterised by their form or physical properties characterised by dimensions, e.g. grain size
    • B01J35/45—Nanoparticles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J37/00—Processes, in general, for preparing catalysts; Processes, in general, for activation of catalysts
    • B01J37/34—Irradiation by, or application of, electric, magnetic or wave energy, e.g. ultrasonic waves ; Ionic sputtering; Flame or plasma spraying; Particle radiation
    • B01J37/349—Irradiation by, or application of, electric, magnetic or wave energy, e.g. ultrasonic waves ; Ionic sputtering; Flame or plasma spraying; Particle radiation making use of flames, plasmas or lasers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0019—Flexible or deformable structures not provided for in groups B81C1/00142 - B81C1/00182
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00206—Processes for functionalising a surface, e.g. provide the surface with specific mechanical, chemical or biological properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/005—Growth of whiskers or needles
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/605—Products containing multiple oriented crystallites, e.g. columnar crystallites
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4146—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS involving nanosized elements, e.g. nanotubes, nanowires
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/48—Biological material, e.g. blood, urine; Haemocytometers
    • G01N33/50—Chemical analysis of biological material, e.g. blood, urine; Testing involving biospecific ligand binding methods; Immunological testing
    • G01N33/53—Immunoassay; Biospecific binding assay; Materials therefor
    • G01N33/543—Immunoassay; Biospecific binding assay; Materials therefor with an insoluble carrier for immobilising immunochemicals
    • G01N33/54366—Apparatus specially adapted for solid-phase testing
    • G01N33/54373—Apparatus specially adapted for solid-phase testing involving physiochemical end-point determination, e.g. wave-guides, FETS, gratings
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0019—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising bio-molecules
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/18—Selenium or tellurium only, apart from doping materials or other impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J35/00—Catalysts, in general, characterised by their form or physical properties
    • B01J35/20—Catalysts, in general, characterised by their form or physical properties characterised by their non-solid state
    • B01J35/23—Catalysts, in general, characterised by their form or physical properties characterised by their non-solid state in a colloidal state
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y15/00—Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/04—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/81—Array wherein the array conductors, e.g. word lines, bit lines, are made of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/962—Quantum dots and lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/842—Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes
    • Y10S977/847—Surface modifications, e.g. functionalization, coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/849—Manufacture, treatment, or detection of nanostructure with scanning probe
    • Y10S977/855—Manufacture, treatment, or detection of nanostructure with scanning probe for manufacture of nanostructure
    • Y10S977/858—Manufacture, treatment, or detection of nanostructure with scanning probe for manufacture of nanostructure including positioning/mounting nanostructure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/882—Assembling of separate components, e.g. by attaching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/882—Assembling of separate components, e.g. by attaching
    • Y10S977/883—Fluidic self-assembly, FSA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
    • Y10S977/892—Liquid phase deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Immunology (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Metallurgy (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Hematology (AREA)
  • Urology & Nephrology (AREA)
  • Pathology (AREA)
  • Biomedical Technology (AREA)
  • Mathematical Physics (AREA)
  • Toxicology (AREA)
  • Theoretical Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Biotechnology (AREA)
  • Cell Biology (AREA)
  • Electrochemistry (AREA)
  • Microbiology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Food Science & Technology (AREA)
  • Medicinal Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)

Abstract

Un semiconductor impurificado en masa que es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimension transversal mayor de menos de 500 nanometros, y un semiconductor autonomo e impurificado en masa con al menos una porcion que tiene una anchura menor de menos de 500 nanometros; dicho semiconductor puede comprender un nucleo interno que comprende un primer semiconductor, y una cubierta externa que comprende un material diferente del primer semiconductor; dicho semiconductor puede ser alargado y puede tener, en cualquier punto a lo largo de una seccion longitudinal de dicho semiconductor, una relacion entre la longitud de la seccion y una anchura mas grande, que es mayor de 4:1, o mayor de 10:1, o mayor de 100:1, o incluso mayor de 1000:1; por lo menos una porcion de dicho semiconductor tiene una anchura menor de menos de 200 nanometros, o menos de 150 nanometros, o menos de 100 nanometros, o menos de 80 nanometros, o menos de 70 nanometros, o menos de 60 nanometros, o menos de 40 nanometros, o menos de 20 nanometros, o menos de 10 nanometros, o incluso de menos de 5 nanometros; dicho semiconductor puede ser un monocristal y puede ser autonomo: puede ser ligeramente n-impurificado, fuertemente n-impurificado, ligeramente p-impurificado o fuertemente p-impurificado; dicho semiconductor puede ser impurificado durante su desarrollo; puede ser parte de un dispositivo que puede incluir cualquiera de una variedad de dispositivos y combinaciones de dispositivos, y se puede usar una variedad de tecnicas de ensamble para fabricar dispositivos de dicho semiconductor; se pueden combinar dos o mas de estos semiconductores, incluyendo un arreglo de tales semiconductores, para formar dispositivos, por ejemplo para formar una union cruzada p-n de un dispositivo; dichos dispositivos en ciertos tamanos pueden exhibir confinamiento cuantico y otros fenomenos cuanticos, y la longitud de onda de luz emitida de uno o mas de estos semiconductores puede ser controlada seleccionando una anchura de tales semiconductores; estos semiconductores y dispositivos hechos de los mismos se pueden usar para una variedad de aplicaciones.

Description

SEMICONDUCTORES ALARGADOS IMPURIFICADOS, DESARROLLO DE TALES SEMICONDUCTORES, DISPOSITIVOS QUE LOS INCLUYEN Y FABRICACION DE DICHOS DISPOSITIVOS SOLICITUDES RELACIONADAS Esta solicitud reclama prioridad bajo 35 U.S.C. § 119(e) de las solicitudes de patente provisionales copendientes de E.U.A. de propiedad común, Serie No. 60/226,835, titulada "Semiconductor Nanowires", presentada el 22 de agosto de 2000; Serie No. 60/292,121 , titulada "Semiconductor Nanowires", presentada el 18 de mayo de 2001 ; Serie No. 60/254,745, titulada "Nanowire and Nanotube Nanosensors", presentada el 11 de diciembre de 2000; Serie No. 60/292,035, titulada "Nanowire and Nanotube Nanosensors", presentada el 18 de mayo de 2001; Serie No. 60/292,045, titulada "Nanowire Electronic Devices Including Memory and Switching Devices", presentada el 18 de mayo de 2001; y Serie No. 60/291 ,896, titulada "Nanowire Devices Including Emissive Elements and Sensors", presentada el 18 de mayo de 2001 , cada una de las cuales se incorpora aquí en su totalidad como referencia.
CAMPO DE LA INVENCION En términos generales, la presente invención se refiere a dispositivos semiconductores sub-microelectrónicos, y más particularmente a artículos semiconductores de escala de nanómetros, por ejemplo nanoalambres, impurificados para proveer conductividad de tipo n y de tipo p, el desarrollo de tales artículos, y la disposición de dichos artículos para fabricar dispositivos.
ANTECEDENTES DE LA INVENCION La tecnología electrónica de escala pequeña se basa en gran medida en la impurificación de varios materiales. Es bien conocida en la técnica la impurificación de materiales semiconductores para formar regiones semiconductoras de tipo n y de tipo p para hacer una variedad de dispositivos tales como transistores de efecto de campo, transistores bipolares, inversores complementarios, diodos de túnel, y similares. Las instalaciones modernas típicas de fabricación de semiconductores implican un costo relativamente alto y requieren un cuarto limpio y el uso de agentes químicos tóxicos tales como fluoruro de hidrógeno. Aunque la tecnología de semiconductores y microfabricación está bien desarrollada, existe la necesidad continua de mejoramientos que incluyen preferiblemente la fabricación ambientalmente compatible, en escala más pequeña, a menor costo.
BREVE DESCRIPCION DE LA INVENCION En una modalidad, se provee un semiconductor autónomo impurificado en masa que comprende por lo menos una porción que tiene una anchura menor de menos de 500 nanómetros. En otro aspecto de esta modalidad, el semiconductor comprende: un núcleo interno que comprende un primer semiconductor; y una cubierta extema que comprende un material diferente del primer semiconductor. En otro aspecto de esta modalidad, el semiconductor es alargado. En varias características adicionales de este aspecto, en cualquier punto a lo largo de una sección longitudinal del semiconductor, una relación entre la longitud de la sección y una anchura más grande, es mayor de 4:1, o mayor de 10:1 , o mayor de 100:1 , o incluso mayor de 1000:1. En varios aspectos de esta modalidad, por lo menos una porción del semiconductor tiene una anchura menor de menos de 200 nanómetros, o menos de 150 nanómetros, o menos de 100 nanómetros, o menos de 80 nanómetros, o menos de 70 nanómetros, o menos de 60 nanómetros, o menos de 40 nanómetros, o menos de 20 nanómetros, o menos de 10 nanómetros, o incluso de menos de 5 nanómetros. En varios aspectos de esta modalidad, el semiconductor comprende un semiconductor de un grupo que consiste de: Si, Ge, Sn, Se, Te, B, diamante, P, B-C, B-P (BP6), B-Si, Si-C, Si-Ge, Si-Sn y Ge-Sn, SiC, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/InSb, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnSb, ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe, GeS, GeSe, GeTe, SnS, SnSe, SnTe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCI, CuBr, Cul, AgF, AgCI, AgBr, Agl, BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuS¡2P3, (Cu, Ag)(AI, Ga, In, TI, Fe)(S, Se, Te)2, SÍ3N4, Ge3N4, AI203, (Al, Ga, ln)2(S, Se, Te)3, A12C0, y una combinación apropiada de dos o más de estos semiconductores. En varios aspectos de esta modalidad, el semiconductor comprende un impurificante del grupo que consiste de: un impurificante de tipo p del Grupo III de la tabla periódica; un impurificante de tipo n del Grupo V de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: B, Al y In; un impurificante de tipo n seleccionado de un grupo que consiste de: P, As y Sb; un impurificante de tipo p del grupo II de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: Mg, Zn, Cd y Hg; un impurificante de tipo p del grupo IV de la tabla periódica; un impurificante de tipo p de un grupo que consiste de: C y Si; o un impurificante de tipo n seleccionado de un grupo que consiste de: Si, Ge, Sn, S, Se y Te. En otro aspecto de esta modalidad, el semiconductor es parte de un dispositivo. En otro aspecto de esta modalidad, el semiconductor está n-impurificado. En varias características opcionales de este aspecto, el semiconductor está o ligeramente /7-impurificado, o fuertemente n-impurificado. En otro aspecto de esta modalidad, el semiconductor está p-impurificado. En varias modalidades características opcionales de este aspecto, el semiconductor está o ligeramente p-impurificado o fuertemente p-impurificado. En otro aspecto de esta modalidad, el semiconductor es un cristal simple. En varios aspectos adicionales de esta modalidad, el semiconductor es magnético; el semiconductor comprende un impurificante que hace magnético el semiconductor; el semiconductor es ferromagnético; el semiconductor comprende un impurificante que hace ferromagnético el semiconductor; y/o el semiconductor comprnede manganeso. En otra modalidad se provee un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión mayor de sección transversal de menos de 500 nanómetros. En un aspecto de esta modalidad, el semiconductor es autónomo. En otro aspecto de esta modalidad, el semiconductor comprende: un núcleo interno que comprende un primer semiconductor; y una cubierta externa que comprende un material diferente del primer semiconductor.
En varios aspectos de esta modalidad, en cualquier punto a lo largo del eje longitudinal del semiconductor, una relación entre la longitud de la sección y una anchura más grande, es mayor de 4:1 , o mayor de 10:1 , o mayor de 100:1 , o incluso mayor de 1000:1. En varios aspectos de esta modalidad, por lo menos una sección longitudinal del semiconductor tiene una anchura menor de menos de 200 nanómetros, o menos de 150 nanómetros, o menos de 100 nanómetros, o menos de 80 nanómetros, o menos de 70 nanómetros, o menos de 60 nanómetros, o menos de 40 nanómetros, o menos de 20 nanómetros, o menos de 10 nanómetros, o incluso menos de 5 nanómetros. En varios aspectos de esta modalidad, por lo menos una sección longitudinal del semiconductor tiene una anchura mayor de menos de 200 nanómetros, o menos de 50 nanómetros, o menos de 100 nanómetros, o menos de 80 nanómetros, o menos de 70 nanómetros, o menos de 60 nanómetros, o menos de 40 nanómetros, o menos de 20 nanómetros, o menos de 10 nanómetros, o incluso menos de 5 nanómetros. En varios aspectos de esta modalidad, el semiconductor comprende un semiconductor de un grupo que consiste de: Si, Ge, Sn, Se, Te, B, diamante, P, B-C, B-P(BP6), B-Si, Si-C, Si-Ge, Si-Sn y Ge-Sn, SiC, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/InP/lnAs/InSb, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/InP/InSb, ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe, GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCI, CuBr, Cul, AgF, AgCI, AgBr, Agl, BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, (Cu, Ag)(AI, Ga, In, Tl, Fe)(S, Se, Te)2, SÍ3N4, Ge3N4, AI203, (Al, Ga, ln)2(S, Se, Te)3, AI2C0, y una combinación apropiada de dos o más de estos semiconductores. En varios aspectos de esta modalidad, el semiconductor comprende un impurificante de un grupo que consiste de: un impurificante de tipo p del Grupo III de la tabla periódica; un impurificante de tipo n del Grupo V de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: B, Al y In; un impurificante de tipo n seleccionado de un grupo que consiste de: P, As y Sb; un impurificante de tipo p del grupo II de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: Mg, Zn, Cd y Hg; un impurificante de tipo p del grupo IV de la tabla periódica; un impurificante de tipo p de un grupo que consiste de: C y Si; o un impurificante de tipo n seleccionado de un grupo que consiste de: Si, Ge, Sn, S, Se y Te. En otro aspecto de esta modalidad, el semiconductor es parte de un dispositivo. En otro aspecto de esta modalidad, el semiconductor está n-impurificado. En varias características opcionales de este aspecto, el semiconductor está o ligeramente n-impurificado, o fuertemente n-impurificado. En otro aspecto de esta modalidad, el semiconductor está p-impurificado. En varias modalidades características opcionales de este aspecto, el semiconductor está, o ligeramente p-impurificado o fuertemente p-impurificado. En otro aspecto de esta modalidad, el semiconductor es un cristal simple. En otra modalidad, se provee un semiconductor impurificado que comprende un cristal simple. En un aspecto de esta modalidad, el semiconductor está impurificado en masa. En un aspecto de esta modalidad, el semiconductor es alargado. En varias características opcionales de este aspecto, en cualquier punto a lo largo de una sección longitudinal del semiconductor, una relación entre la longitud de la sección y una anchura más grande, es mayor de 4:1, o mayor de 10:1 , o mayor de 100:1 , o incluso mayor de 1000:1. En varios aspectos de esta modalidad, por lo menos una porción del semiconductor tiene una anchura menor de menos de 200 nanómetros, o menos de 150 nanómetros, o menos de 100 nanómetros, o menos de 80 nanómetros, o menos de 70 nanómetros, o menos de 60 nanómetros, o menos de 40 nanómetros, o menos de 20 nanómetros, o menos de 10 nanómetros, o incluso menos de 5 nanómetros. En varios aspectos de esta modalidad, el semiconductor comprende un semiconductor de un grupo que consiste de: Si, Ge, Sn, Se, Te, B, diamante, P, B-C, B-P(BP6), B-Si, Si-C, Si-Ge, Si-Sn y Ge-Sn, SiC, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/lnSb, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnSb, ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe, GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCI, CuBr, Cul, AgF, AgCI, AgBr, Agl, BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, (Cu, Ag)(AI, Ga, ln, Tl, Fe)(S, Se, Te)2, SÍ3N4, Ge3N4, AI203, (Al, Ga, ln)2(S, Se, Te)3, A12CO, y una combinación apropiada de dos o más de estos semiconductores. En varios aspectos de esta modalidad, el semiconductor comprende un impurificante de un grupo que consiste de: un impurificante de tipo p del Grupo III de la tabla periódica; un impurificante de tipo n del Grupo V de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: B, Al y In; un impurificante de tipo n seleccionado de un grupo que consiste de: P, As y Sb; un impurificante de tipo p del grupo II de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: Mg, Zn, Cd y Hg; un impurificante de tipo p del grupo IV de la tabla periódica; un impurificante de tipo p de un grupo que consiste de: C y Si; o un impurificante de tipo n seleccionado de un grupo que consiste de: Si, Ge, Sn, S, Se y Te. En otra modalidad particular, se provee un semiconductor impurificado que es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros; un semiconductor autónomo e impurificado en masa con por lo menos una porción que tiene una anchura menor de menos de 500 nanómetros, en donde un fenómeno producido por una sección del semiconductor impurificado en masa exhibe un confinamiento cuántico ocasionado por la dimensión de la sección. En otro aspecto de esta modalidad, la sección longitudinal es capaz de emitir luz en respuesta a excitación, en donde una longitud de onda de la luz emitida está relacionada con la anchura. En características opcionales de este aspecto: la longitud de onda de la luz emitida es una función de ia anchura; la sección longitudinal es capaz de transportar portadores eléctricos sin dispersión; la sección longitudinal es capaz de transportar portadores eléctricos de modo que los portadores eléctricos pasan a través de la sección longitudinal balísticamente; la sección longitudinal es capaz de transportar portadores eléctricos de tal modo que los portadores eléctricos pasan a través de la sección longitudinal coherentemente; la sección longitudinal es capaz de transportar portadores eléctricos de modo que los portadores eléctricos son polarizados en espín; y/o la sección longitudinal es capaz de transportar portadores eléctricos de modo que los portadores eléctricos polarizados en espín pasan a través de la sección longitudinal sin perder la información del espín. En otra modalidad, se provee una solución que comprende uno o más semiconductores impurificados, en donde por lo menos uno de los semiconductores es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanometros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanometros. En un aspecto de esta modalidad, el semiconductor (por lo menos uno) es alargado. En varias características opcionales de este aspecto, en cualquier punto a lo largo de una sección longitudinal del semiconductor, una relación entre la longitud de la sección y una anchura más grande, es mayor de 4:1 , o mayor de 10:1, o mayor de 100:1, o incluso mayor de 1000:1. En varios aspectos de esta modalidad, por lo menos una porción del semiconductor (al menos uno) tiene una anchura menor de menos de 200 nanometros, o menos de 150 nanometros, o menos de 100 nanometros, o menos de 80 nanometros, o menos de 70 nanometros, o menos de 60 nanometros, o menos de 40 nanometros, o menos de 20 nanometros, o menos de 10 nanometros, o incluso menos de 5 nanometros. En varios aspectos de esta modalidad, el semiconductor (por lo menos uno) comprende un semiconductor de un grupo que consiste de: Si, Ge, Sn, Se, Te, B, diamante, P, B-C, B-P (BP6), B-Si, Si-C, Si-Ge, Si-Sn y Ge-Sn, SiC, BN/BP/BAs, Al N/AIP/AI As/Al Sb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/InSb, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/InSb, ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe, GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCI, CuBr, Cul, AgF, AgCI, AgBr, Agl, BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, (Cu, Ag)(AI, Ga, In, TI, Fe)(S, Se, Te)2, SÍ3N4, Ge3N4, AI203, (Al, Ga, ln)2(S, Se, Te)3, AI2C0, y una combinación apropiada de dos o más de estos semiconductores. En varios aspectos de esta modalidad, el semiconductor (por lo menos uno) comprende un impurificante del grupo que consiste de: un impurificante de tipo p del grupo III de la tabla periódica; un impurificante de tipo n del grupo V de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: B, Al y In; un impurificante de tipo n seleccionado de un grupo que consiste de: P, As y Sb; un impurificante de tipo p del grupo II de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: Mg, Zn, Cd y Hg; un impurificante de tipo p del grupo IV de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: C y Si; o un impurificante de tipo n seleccionado de un grupo que consiste de: Si, Ge, Sn, S, Se y Te. En otra modalidad, se provee un dispositivo que comprende uno o más semiconductores impurificados, en donde por lo menos uno de los semiconductores es al menos uno de los siguientes: un cristal simple, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros.
En un aspecto de esta modalidad, el dispositivo comprende por lo menos dos semiconductores impurificados, en donde los dos semiconductores impurificados (por lo menos dos) son al menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros, y en donde un primer semiconductor de los dos semiconductores impurificados (por lo menos dos) exhibe confinamiento cuántico, y un segundo semiconductor de los dos semiconductores impurificados (por lo menos dos) manipula el confinamiento cuántico del primero. En otro aspecto de esta modalidad, el dispositivo comprende por lo menos dos semiconductores impurificados, en donde los dos semiconductores impurificados (por lo menos dos) son al menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros. En varias características opcionales de esta modalidad: los dos semiconductores impurificados en masa (por lo menos dos) están en contacto físico uno con otro; un primero de los dos semiconductores impurificados en masa (por lo menos dos) es de un primer tipo de conductividad, y un segundo de los dos semiconductores impurificados en masa (por lo menos dos) es de un segundo tipo de conductividad; el primer tipo de conductividad es de tipo n, y el segundo tipo de conductividad es de tipo p; y/o los dos semiconductores impurificados en masa (por lo menos dos) forman una unión p-n. En varios aspectos de esta modalidad, el dispositivo comprende uno o más de los siguientes: un conmutador; un diodo; un diodo emisor de luz; un diodo de túnel; un diodo Schottky; un transistor de unión bipolar; un transistor de efecto de campo; un inversor; un inversor complementario; un sensor óptico; un sensor para un analito (por ejemplo ADN); un dispositivo de memoria; un dispositivo de memoria dinámico; un dispositivo de memoria estático; un láser; una compuerta lógica; una compuerta Y; una compuerta NY; una compuerta Y Exclusiva; una compuerta O; una compuerta NO; una compuerta O Exclusiva; un enganchador; un registrador; circuitería de reloj; una red de lógica; una máquina de estado; un circuito programable; un amplificador; un transformador; un procesador de señal; un circuito digital; un circuito analógico; una fuente de emisión de luz; un dispositivo fotoluminiscente; un dispositivo electroluminiscente; un rectificador; un fotodiodo; una celda solar p-n; un fototransistor; un transistor de un solo electrón; un emisor de un solo fotón; un detector de un solo fotón; un dispositivo espintrónico; una punta ultra-puntiaguda para microscopio de fuerza atómica; un microscopio de túnel de exploración; un dispositivo de emisión de campo; una marca de fotoluminiscencia; un dispositivo fotovoltaico; materiales de separación de banda fotónica; puntas de microscopio óptico de exploración de campo cercano; y un circuito que tiene componentes digitales y analógicos. En varios aspectos de esta modalidad, para un dispositivo que incluye uno o más de los componentes de dispositivo listados en el párrafo anterior, uno de los componentes de dispositivo puede incluir el semiconductor (por lo menos uno). En una característica opcional de este aspecto, una pluralidad de los componentes del dispositivo puede incluir por lo menos un semiconductor, en donde, para cada componente del dispositivo, el semiconductor (por io menos uno), es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción teniendo una anchura menor de menos de 500 nanómetros. En un aspecto de esta modalidad, el semiconductor (por lo menos uno) es alargado. En varias características opcionales de este aspecto, en cualquier punto a lo largo de una sección longitudinal del semiconductor, una relación entre la longitud de la sección y una anchura más grande, es mayor de 4:1 , o mayor de 10:1, o mayor de 100:1 , o incluso mayor de 1000:1. En varios aspectos de esta modalidad, por lo menos una porción del semiconductor (por lo menos uno) tiene una anchura menor de menos de 200 nanómetros, o menos de 150 nanómetros, o menos de 100 nanómetros, o menos de 80 nanómetros, o menos de 70 nanómetros, o menos de 60 nanómetros, o menos de 40 nanómetros, o menos de 20 nanómetros, o menos de 10 nanómetros, o incluso de menos de 5 nanómetros. En varios aspectos de esta modalidad, el semiconductor (por lo menos uno) comprende un semiconductor de un grupo que consiste de: Si, Ge, Sn, Se, Te, B, diamante, P, B-C, B-P (BP6), B-Si, Si-C, Si-Ge, Si-Sn y Ge-Sn, SiC, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/InSb, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/InSb, ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe, GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCI, CuBr, Cul, AgF, AgCI, AgBr, Agí, BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, (Cu, Ag)(AI, Ga, In, TI, Fe)(S, Se, Te)2, SÍ3N4, Ge3N4, AI203, (Al, Ga, ln)2(S, Se, Te)3, AI2CO, y una combinación apropiada de dos o más de estos semiconductores. En varios aspectos de esta modalidad, el semiconductor (por lo menos uno) comprende un impurificante de un grupo que consiste de: un impurificante de tipo p del grupo III de la tabla periódica; un impurificante de tipo n del grupo V de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: B, Al y In; un impurificante de tipo n seleccionado de un grupo que consiste de: P, As y Sb; un impurificante de tipo p del grupo II de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: Mg, Zn, Cd y Hg; un impurificante de tipo p del grupo IV de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: C y Si; o un impurificante de tipo n seleccionado de un grupo que consiste de: Si, Ge, Sn, S, Se y Te. En otro aspecto de esta modalidad, el dispositivo comprende otro semiconductor que está acoplado eléctricamente al semiconductor impurificado en masa (por lo menos uno). En otro aspecto de esta modalidad, el dispositivo comprende otro semiconductor que está acoplado ópticamente al semiconductor impurificado en masa (por lo menos uno). En otro aspecto de esta modalidad, el dispositivo comprende otro semiconductor que está acoplado magnéticamente al semiconductor impurificado en masa (por lo menos uno). En otro aspecto de esta modalidad, el dispositivo comprende otro semiconductor que hace contacto físicamente con el semiconductor impurificado en masa (por lo menos uno). En varios aspectos de esta modalidad, el semiconductor (por lo menos uno) está acoplado a uno o más de: un contacto eléctrico, un contacto óptico, o un contacto magnético. En otro aspecto de esta modalidad, una conductividad del semiconductor (por lo menos uno) es controlable en respuesta a una señal. En varias características opcionales de este aspecto, la conductividad del semiconductor (por lo menos uno) es controlable para tener cualquier valor dentro de una escala de valores; el semiconductor (por lo menos uno) es conmutable entre dos o más estados; el semiconductor (por lo menos uno) es conmutable entre un estado conductor y un estado aislante por medio de la señal; se pueden mantener dos o más estados del semiconductor (por lo menos uno) sin una señal aplicada; la conductividad del semiconductor (por lo menos uno) es controlable en respuesta a una señal eléctrica; la conductividad del semiconductor (por lo menos uno) es controlable en respuesta a una señal óptica; la conductividad del semiconductor (por lo menos uno) es controlable en respuesta a una señal magnética; y/o la conductividad del semiconductor (por lo menos uno) es controlable en respuesta a una señal de una terminal de compuerta. En otro aspecto de esta modalidad, por lo menos dos de los semiconductores están dispuestos en un arreglo, y por lo menos uno de los semiconductores dispuestos en el arreglo es un semiconductor impurificado en masa que comprende por lo menos una porción que tiene una anchura menor de menos de 500 nanómetros. En una característica opcional de este aspecto, el arreglo es un arreglo ordenado. En otra característica opcional de esta modalidad, el arreglo no es un arreglo ordenado. En otro aspecto de esta modalidad, el dispositivo comprende dos o más circuitos separados e ¡nterconectados, por lo menos uno de los circuitos no comprendiendo un semiconductor impurificado en masa que comprende por lo menos una porción que tiene una anchura menor de menos de 500 nanómetros. En otro aspecto de esta modalidad, el dispositivo está en la forma de una lasquilla que tiene una o más asignaciones de alfileres. En una característica opcional de esta modalidad, la lasquilla comprende circuitos separados e ¡nterconectados, por lo menos uno de los circuitos no comprendiendo un semiconductor impurificado en masa que comprende por lo menos una porción que tiene una anchura menor de menos de 500 nanómetros. En otra modalidad, se provee una colección de reactivos para desarrollar un semiconductor impurificado en masa que comprende por lo menos una porción que tiene una anchura menor de menos de 500 nanómetros", la colección comprendiendo un reactivo semiconductor y un reactivo impurificante. En un aspecto de esta modalidad, el semiconductor (por lo menos uno) es alargado. En varias características opcionales de este aspecto, en cualquier punto á lo largo de una sección longitudinal del semiconductor, una relación entre la longitud de la sección y la anchura más grande, es mayor de 4:1, o mayor de 10:1, o mayor de 100:1 , o incluso mayor de 1000:1. En varios aspectos de esta modalidad, por lo menos una porción del semiconductor (por lo menos uno) tiene una anchura menor de menos de 200 nanómetros, o menos de 150 nanómetros, o menos de 100 nanómetros, o menos de 80 nanómetros, o menos de 70 nanómetros, o menos de 60 nanómetros, o menos de 40 nanómetros, o menos de 20 nanómetros, o menos de 10 nanómetros, o incluso menos de 5 nanómetros. En varios aspectos de esta modalidad, el semiconductor (por lo menos uno) comprende un semiconductor de un grupo que consiste de: Si, Ge, Sn, Se, Te, B, diamante, P, B-C, B-P (BP6), B-Si, Si-C, Si-Ge, Si-Sn y Ge-Sn, SiC, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/InSb, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/InSb, ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe, GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCI, CuBr, Cul, AgF, AgCI, AgBr, Agí, BeS¡N2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, (Cu, Ag)(AI, Ga, In, TI, Fe)(S, Se, Te)2, S¡3N4, Ge3N4, AI203, (Al, Ga, ln)2(S, Se, Te)3, AI2CO, y una combinación apropiada de dos o más de estos semiconductores. En varios aspectos de esta modalidad, el semiconductor (por lo menos uno) comprende un impurificante de un grupo que consiste de: , un impurificante de tipo p del grupo III de la tabla periódica; un impurificante de tipo n del grupo V de la tabla periódica; un impurificante de tipo p seleccionado de un grupo, que consiste de: B, Al y In; un impurificante de tipo n seleccionado de un grupo que consiste de: P, As y Sb; un impurificante de tipo p del grupo II de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: Mg, Zn, Cd y Hg; un impurificante de tipo p del grupo IV de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: C y Si; o un impurificante de tipo n seleccionado de un grupo que consiste de: Si, Ge, Sn, S, Se y Te. En otra modalidad, un semiconductor es impurificado durante el desarrollo del semiconductor.
En varios aspectos de esta modalidad: el semiconductor es autónomo; el semiconductor tiene una anchura menor de no más de 100 nanometros; se controla una extensión de la impurificación; el semiconductor impurificado se desarrolla aplicando energía a un conjunto de moléculas, el conjunto de moléculas comprendiendo moléculas del semiconductor y moléculas de un impurificante; se controla una extensión de la impurificación; se controla una relación entre una cantidad de las moléculas de semiconductor y una cantidad de las moléculas de impurificante; las moléculas son vaporizadas usando un láser para formar moléculas vaporizadas; el semiconductor es desarrollado de las moléculas vaporizadas;, las moléculas vaporizadas se condensan en un grupo o racimo líquido; el semiconductor se desarrolla del racimo líquido; el desarrollo del semiconductor se realiza usando desarrollo catalítico asistido por lasen; el conjunto de moléculas comprende un grupo o racimo de moléculas de un material catalizador; se controla la anchura del semiconductor; y/o se controla la anchura del semiconductor controlando la anchura del racimo de catalizador. En aspectos adicionales de esta modalidad: la acción de impurificación incluye realizar deposición de vapor químico sobre las moléculas por lo menos; el semiconductor desarrollado tiene por lo menos una porción que tiene una anchura menor de menos de 20 nanometros; el semiconductor desarrollado tiene por lo menos una porción que tiene una anchura menor de menos de 10 nanometros; y/o el semiconductor desarrollado tiene por lo menos una porción que tiene una anchura menor de menos de 5 nanómetros. En otros aspectos adicionales de esta modalidad: el semiconductor desarrollado es magnético; el semiconductor se impurifica con un material que hace magnético el semiconductor desarrollado; el semiconductor desarrollado es ferromagnético; el semiconductor se impurifica con un material que hace ferromagnético el semiconductor; el semiconductor se impurifica con manganeso. En otro aspecto de esta modalidad, el semiconductor (por lo menos uno) es alargado. En varias características opcionales de este aspecto, en cualquier punto a lo largo de una sección longitudinal del semiconductor, una relación entre la longitud de la sección y una anchura más grande, es mayor de 4:1 , o mayor de 10:1 , o mayor de 100:1, o incluso mayor de 1000:1. En varios aspectos de esta modalidad, por lo menos una porción del semiconductor (por lo menos uno) tiene una anchura menor de menos de 200 nanómetros, o menos de 150 nanómetros, o menos de 100 nanómetros, o menos de 80 nanómetros, o menos de 70 nanómetros, o menos de 60 nanómetros, o menos de 40 nanómetros, o menos de 20 nanómetros, o menos de 10 nanómetros, o incluso menos de 5 nanómetros. En varios aspectos de esta modalidad, el semiconductor (por lo menos uno) comprende un semiconductor de un grupo que consiste de: Si, Ge, Sn, Se, Te, B, diamante, P, B-C, B-P (BP6), B-Si, Si-C, Si-Ge, Si-Sn y Ge- Sn, SiC, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/InSb, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnSb. ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/ gS/MgSe, GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCI, CuBr, Cul, AgF, AgCi, AgBr, Agl, BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, (Cu, Ag)(AI, Ga, In, Tl, Fe)(S, Se, Te)2, S¡3N4, Ge3N4, AI203, (Al, Ga, ln)2(S, Se, Te)3, AI2CO, y una combinación apropiada de dos o más de estos semiconductores. En varios aspectos de esta modalidad, el semiconductor (por lo menos uno) comprende un impurificante de un grupo que consiste de: un impurificante de tipo p del grupo III de la tabla periódica; un impurificante de tipo n del grupo V de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: B, Al y In; un impurificante de tipo n seleccionado de un grupo que consiste de: P, As y Sb; un impurificante de tipo p del grupo II de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: Mg, Zn, Cd y Hg; un impurificante de tipo p del grupo IV de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: C y Si; o un impurificante de tipo n seleccionado de un grupo que consiste de: Si, Ge, Sn, S, Se y Te. En otra modalidad se fabrica un dispositivo. Uno o más semiconductores se ponen en contacto con una superficie, en donde por lo menos uno de los semiconductores es al menos uno de los siguientes: un cristal simple, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal de menos de 500 nanometros, y un semiconductor autónomo e impurificado en masa con al menos una porción teniendo una anchura menor de menos de 500 nanometros. En varios aspectos de esta modalidad: la superficie es un substrato; antes de poner en contacto la superficie, se desarrolla al menos uno de los semiconductores aplicando energía a las moléculas de un semiconductor y las moléculas de un impurificante; se pone en contacto con la superficie una solución que comprende los semiconductores (uno o más); uno o más de los semiconductores se alinean sobre la superficie usando un campo eléctrico; se genera un campo eléctrico por lo menos entre dos electrodos, y uno o más de los semiconductores se coloca entre los electrodos; otra solución que comprende uno o más semiconductores diferentes se pone en contacto con la superficie, en donde al menos uno de los otros semiconductores es un semiconductor impurificado en masa que comprende por lo menos una porción que tiene una anchura menor de menos de 500 nanometros; la superficie está acondicionada para unir los semiconductores (uno o más) en contacto con la superficie; se forman canales sobre la superficie; se forman patrones sobre la superficie; uno o más de los semiconductores se alinean sobre la superficie usando un campo eléctrico; el semiconductor (por lo menos uno) está alargado. En varias características opcionales de este aspecto, en cualquier punto a lo largo de una sección longitudinal del semiconductor, una relación de la longitud de la sección a una anchura más grande, es mayor de 4:1 , o mayor de 10:1 , o mayor de 100:1 , o incluso mayor de 1000:1. En varios aspectos de esta modalidad, por lo menos una porción del semiconductor (por lo menos uno) tiene una anchura menor de menos de 200 nanómetros, o menos de 150 nanómetros, o menos de 100 nanómetros, o menos de 80 nanómetros, o menos de 70 nanómetros, o menos de 60 nanómetros, o menos de 40 nanómetros, o menos de 20 nanómetros, o menos de 10 nanómetros, o incluso menos de 5 nanómetros. En varios aspectos de esta modalidad, el semiconductor (por lo menos uno) comprende un semiconductor de un grupo que consiste de: Si, Ge, Sn, Se, Te, B, diamante, P, B-C, B-P (BP6), B-Si, Si-C, Si-Ge, Si-Sn y Ge-Sn, SiC, BN/BP/BAs, AIN/AIP/AIAs/AlSb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/InSb, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/InSb, ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe, GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCI, CuBr, Cul, AgF, AgCI, AgBr, Agí, BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, (Cu, Ag)(AI, Ga, ln, TI, Fe)(S, Se, Te)2, SÍ3N4, Ge3N4, AI203, (Al, Ga, ln)2(S, Se, Te)3, A12CO, y una combinación apropiada de dos o más de estos semiconductores. En varios aspectos de esta modalidad, el semiconductor (por lo menos uno) comprende un impurificante de un grupo que consiste de: un impurificante de tipo p del grupo III de la tabla periódica; un impurificante de tipo n del grupo V de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: B, Al y ln; un impurificante de tipo n seleccionado de un grupo que consiste de: P, As y Sb; un impurificante de tipo p del grupo II de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: Mg, Zn, Cd y Hg; un impurificante de tipo p del grupo IV de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: C y Si; o un impurificante de tipo n seleccionado de'un grupo que consiste de: Si, Ge, Sn, S, Se y Te. En otra modalidad, se genera luz aplicando energía a uno o más semiconductores, haciendo que los semiconductores (uno o más) emitan luz, en donde por lo menos uno de los semiconductores es por lo menos uno de los siguientes: un cristal simple; un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros; y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros. ... En un aspecto de esta modalidad, el semiconductor (por lo menos uno) es alargado. En varias características opcionales de este aspecto, en cualquier punto a lo largo de una sección longitudinal del semiconductor, una relación entre la longitud de la sección y una anchura más grande, es mayor de 4:1 , o mayor de 10:1 , o mayor de 100:1 , o incluso mayor de 1000:1. En varios aspectos de esta modalidad, por lo menos una porción del semiconductor (por lo menos uno) tiene una anchura menor de menos de 200 nanómetros, o menos de 150 nanómetros, o menos de 100 nanómetros, o menos de 80 nanómetros, o menos de 70 nanómetros, o menos de 60 nanómetros, o menos de 40 nanómetros, o menos de 20 nanómetros, o menos de 10 nanómetros, o incluso menos de 5 nanómetros. En varios aspectos de esta modalidad, el semiconductor (por lo menos uno) comprende un semiconductor de un grupo que consiste de: Si, Ge, Sn, Se, Te, B, diamante, P, B-C, B-P (BP6), B-Si, Si-C, Si-Ge, Si-Sn y Ge-Sn, SiC, BN/BP/BAs, AlN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/InSb, BN/BP/BAs, AlN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/InSb, ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe, GéS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCI, CuBr, Cul, AgF, AgCI, AgBr, Agí, BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, (Cu, Ag)(AI, Ga, In, TI, Fe)(S, Se, Te)2, SÍ3N4, Ge3N4, AI203, (Al, Ga, ln)2(S, Se, Te)3, AI2CO, y una combinación apropiada de dos o más de estos semiconductores. En varios aspectos de esta modalidad, el semiconductor (por lo menos uno) comprende un impurificante de un grupo que consiste de: un impurificante de tipo p del grupo III de la tabla periódica; un impurificante de tipo n del grupo V de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: B, Al y In; un impurificante de tipo n seleccionado de un grupo que consiste de: P, As y Sb; un impurificante de tipo p del grupo II de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: Mg, Zn, Cd y Hg; un impurificante de tipo p del grupo IV de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: C y Si; o un impurificante de tipo n seleccionado de un grupo que consiste de: Si, Ge, Sn, S, Se y Te. En varios aspectos de esta modalidad: el semiconductor (por lo menos uno) es impurificado en masa; el semiconductor comprende un semiconductor de espacio de banda directa; se aplica un voltaje a través de una unión de dos semiconductores cruzados, teniendo cada semiconductor una anchura menor de 500 nanometros; cada semiconductor tiene una anchura menor de menos de 100 nanometros; se controla una longitud de onda de la luz emitida controlando una dimensión del semiconductor (por lo menos uno) que tiene una anchura menor de menos de 100 nanometros; el semiconductor es alargado y se controla una anchura del semiconductor alargado; el semiconductor tiene una propiedad tal que una masa del semiconductor emite luz a una primera longitud de onda si la masa tiene una dimensión mínima más corta, y la dimensión controlada del semiconductor es menor que la dimensión mínima más corta. En otra modalidad se fabrica un dispositivo que tiene por lo menos un componente semiconductor impurificado y uno o más de otros componentes. Un semiconductor se impurifica durante su desarrollo para producir el componente semiconductor impurificado, y el componente semiconductor impurificado está unido a por lo menos uno de los otros componentes (uno o más). En un aspecto de esta modalidad, el semiconductor impurificado es al menos uno de los siguientes: un monocristal; un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal más grande de menos de 500 nanómetros; y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros. En varios aspectos de esta modalidad: el componente semiconductor es por lo menos parte de un nanoalambre; el semiconductor es impurificado durante el desarrollo del semiconductor. En otra modalidad se provee un procedimiento para ensamblar de manera controlada un dispositivo semiconductor que tiene elementos alargados con una dimensión característica en una dirección transversal del elemento en una escala de nanómetros, el procedimiento comprendiendo: producir por lo menos unos primeros elementos de un primer tipo de impurificante; orientar dicho primer elemento en una primera dirección; y conectar dicho primer elemento por lo menos con un primer contacto para permitir que una corriente eléctrica fluya a través del primer elemento. En varios aspectos de esta modalidad: el procedimiento también comprende producir por lo menos unos segundos elementos de un segundo tipo impurificante; orientar dicho segundo elemento en una segunda dirección diferente de la primera dirección; habilitar un contacto eléctrico entre el primer elemento y el segundo elemento, y conectar dicho segundo elemento a por lo menos un segundo contacto para permitir que una corriente eléctrica fluya entre el primero y el segundo elemento; el procedimiento también comprende conectar dicho primer elemento con contactos separados y disponer un electrodo de compuerta próximo al primer elemento entre los contactos separados, formando con ello un FET; el primer tipo de impurificante es uno de tipo n o de tipo p; el segundo tipo de impurificante es de tipo n si el primero es de tipo p, y es de tipo p si el primer impurificante es de tipo n; el primer elemento es orientado aplicando por lo menos uno de un campo eléctrico o un flujo de fluido; el primer elemento es suspendido en el flujo de fluido; el primer elemento es orientado aplicando una herramienta mecánica; el segundo elemento es orientado aplicando por lo menos uno de un campo eléctrico o un flujo de fluido; el segundo elemento es suspendido en el flujo de fluido; el segundo elemento es orientado aplicando una herramienta mecánica: En otra modalidad, se provee un dispositivo semiconductor, que comprende: un substrato de silicio que tiene un arreglo de contactos de metal; un elemento de conmutación de barras cruzadas formado en comunicación eléctrica con^ el arreglo y teniendo una primera barra formada de un nanoalambre semiconductor de tipo p, y una segunda barra formada de un nanoalambre semiconductor de tipo n, y estando separado de la primera barra y estando dispuesto transversalmente a la misma. En un aspecto de esta modalidad, la segunda barra está separada entre 1- 0 nm de la primera barra. En otra modalidad se provee un método para fabricar un dispositivo semiconductor de nanoalambre, que comprende colocar un primer nanoalambre entre dos puntos de contacto aplicando un potencial entre los puntos de contacto; colocar un segundo nanoalambre entre otros dos puntos de contacto. En otra modalidad, se provee un método de fabricación de un dispositivo semiconductor de nanoalambre, que comprende formar una superficie con una o más regiones que atraen nanoalambres selectivamente. En otra modalidad, se provee un método de fabricación de un diodo emisor de luz a partir de nanoalambres, teniendo el diodo una longitud de onda de emisión determinada por una dimensión de una unión p-n entre dos nanoalambres impurificados. En otra modalidad, se provee un método para fabricar una unión de semiconductor cruzando un nanoalambre de tipo p y un nanoalambre de tipo n. En otra modalidad, se provee un método para ensamblar una o más estructuras alargadas sobre una superficie, en donde el método comprende los pasos de: hacer fluir un fluido que comprende las estructuras alargadas (una o más) sobre la superficie; y alinear las estructuras alargadas (una o más) sobre la superficie para formar un arreglo de las estructuras alargadas. En varias modalidades de este método: el flujo comprende hacer fluir el fluido en una primera dirección y la alineación comprende alinear las estructuras alargadas (una o más) conforme el fluido fluye en la primera dirección para formar una primera capa de estructuras ordenadas, y el método comprende además cambiar una dirección del flujo de la primera dirección a una segunda dirección, y repetir los pasos de flujo y alineación; por lo menos una primera estructura alargada de la primera capa hace hace contacto con al menos una segunda estructura alargada del segundo arreglo; una de la primera o la segunda estructura alargada es semiconductor impurificado de un primer tipo de conductividad, y otra de la primera o la segunda estructura alargada es un semiconductor impurificado de un segundo tipo de conductividad; el primer tipo de conductividad es de tipo p y el segundo tipo de conductividad es de tipo n, y en donde la primera y la segunda estructuras alargadas forman una unión p-n; la superficie es una superficie de un substrato; el método comprende además transferir el arreglo de estructuras alargadas desde la superficie del substrato hasta una superficie de otro substrato; transferir comprende estampar; las estructuras alargadas (una o más) son alineadas sobre la superficie mientras están comprendidas aún en el fluido; acondicionar la superficie con una o más funcionalidades que atraen las estructuras alargadas (una o más) a posiciones particulares sobre la superficie, y la acción de alinear comprende atraer las estructuras alargadas (una o más) a las posiciones particulares usando las funcionalidades (una o más); la acción de acondicionar comprende acondicionar la superficie con una o más moléculas; la acción de acondicionar comprende acondicionar la superficie con una o más cargas; la acción de acondicionar comprende acondicionar la superficie con uno o más magnetos; la acción de acondicionar comprende acondicionar la superficie con una o más intensidades de luz; acondicionar la superficie con una o más funcionalidades que atraen las estructuras alargadas (una o más) a posiciones particulares sobre la superficie usando fuerza química; la acción de acondicionar comprende acondicionar la superficie con una o más funcionalidades que atraen las estructuras alargadas (una o más) a posiciones particulares sobre la superficie usando fuerza óptica; la acción de acondicionar comprende acondicionar la superficie con una o más funcionalidades que atraen las estructuras alargadas (una o más) a posiciones particulares sobre la superficie usando fuerza electrostática; la acción de acondicionar comprende acondicionar la superficie con una o más funcionalidades que atraen las estructuras alargadas (una o más) a posiciones particulares sobre la superficie usando fuerza magnética; el método comprende además modelar la superficie para recibir las estructuras alargadas (una o más) en posiciones particulares sobre la superficie; la acción de modelar comprende crear patrones físicos sobre la superficie; los patrones físicos son fosos; los patrones físicos son escalones; la superficie es una superficie de_un substrato, y la creación de patrones físicos comprende usar los escalones de red cristalina del substrato; la superficie es una superficie de substrato, y la creación de patrones físicos sobre la superficie comprende usar tiras de polímero de dibloques autoensambladas; crear patrones físicos sobre la superficie comprende el uso de patrones; la creación de patrones físicos sobre la superficie comprende usar patrones impresos; y/o la acción de hacer fluir comprende controlar el flujo del fluido usando un canal. En aspectos adicionales de esta modalidad: por lo menos una de las estructuras alargadas es un semiconductor; por lo menos una de las estructuras alargadas es un semiconductor impurificado; por lo menos una de las estructuras alargadas es un semiconductor impurificado en masa; por lo menos una de las estructuras es un semiconductor de monocristal impurificado; por lo menos una de las estructuras es un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros; por lo menos una de las estructuras es un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; por lo menos una de las estructuras es un semiconductor impurificado que es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en, masa que, en cualquier punto a lo largo de su eje longitudinal tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una cnhura menor de menos de 500 nanómetros; el semiconductor impurificado comprende un semiconductor seleccionado de un grupo que consiste de: Si, Ge, Sn, Se, Te, B, diamante, P, B-C, B-P(BP6), B-Si, Si-C, Si-Ge, Si-Sn y Ge-Sn, SiC, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/InSb, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/InSb, ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe, GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCI, CuBr, Cul, AgF, AgCI, AgBr, Agí, BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, (Cu, Ag)(AI, Ga, In, TI, Fe)(S, Se, Te)2, SÍ3N4, Ge3N4, AI203, (Al, Ga, ln)2(S, Se, Te)3, AI2C0; el semiconductor impurificado comprende un impurificante seleccionado de un grupo que consiste de: un impurificante de tipo p del grupo III de la tabla periódica; un impurificante de tipo n del grupo V de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: B, Al y In; un impurificante de tipo n seleccionado de un grupo que consiste de: P, As y Sb; un impurificante de tipo p del grupo II de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: Mg, Zn, Cd y Hg; un impurificante de tipo p del grupo IV de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: C y Si; y un impurificante de tipo n seleccionado de un grupo que consiste de: Si, Ge, Sn, S, Se y Te; el semiconductor impurificado es impurificado durante el desarrollo del semiconductor. En otra modalidad, se describe un método de ensamble de una o más estructuras alargadas sobre una superficie, en donde una o más de las estructuras alargadas es por lo menos una de las siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros, y en donde el método comprende las acciones de acondicionar la superficie con una o más funcionalidades que atraen las estructuras alargadas (una o más) a posiciones particulares sobre la superficie, y alinear las estructuras alargadas (una o más) atrayendo las estructuras alargadas (una o más) a las posiciones particulares usando las funcionalidades (una o más). En varios aspectos de esta modalidad: la acción de acondicionar comprende acondicionar la superficie con una o más moléculas; la acción de acondicionar comprende acondicionar la superficie con una o más cargas; la acción de acondicionar comprende acondicionar la superficie con uno o más magnetos; la acción de acondicionar comprende acondicionar la superficie con una o más intensidades de luz; acondicionar la superficie con una o más funcionalidades que atraen las estructuras alargadas (una o más) a posiciones particulares sobre la superficie usando fuerza química; la acción de acondicionar comprende acondicionar la superficie con una o más funcionalidades que atraen las estructuras alargadas (una o más) a posiciones particulares sobre la superficie usando fuerza óptica; la acción de acondicionar comprende acondicionar la superficie con una o más funcionalidades que atraen las estructuras alargadas (una o más) a posiciones particulares sobre la superficie usando fuerza electrostática; y/o la acción de acondicionar comprende acondicionar la superficie con una o más funcionalidades que atraen las estructuras alargadas (una o más) a posiciones particulares sobre la superficie usando fuerza magnética. En aspectos adicionales de esta modalidad: por lo menos una de las estructuras alargadas es un semiconductor; por lo menos una de las estructuras alargadas es un semiconductor impurificado; por lo menos una de las estructuras alargadas es un semiconductor impurificado en masa; por lo menos una de las estructuras es un semiconductor monocristalino impurificado; por lo menos una de las estructuras es un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros; por lo menos una de las estructuras es un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; por lo menos una de las estructuras es un semiconductor impurificado que es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; el semiconductor impurificado comprende un semiconductor seleccionado de un grupo que consiste de: Si, Ge, Sn, Se, Te, B, diamante, P, B-C, B-P(BP6), B-Si, Si-C, Si-Ge, Si-Sn y Ge-Sn, SiC, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/InSb, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/InSb, ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe, GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCI, CuBr, Cul, AgF, AgCI, AgBr, Agí, BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, (Cu, Ag)(AI, Ga, In, TI, Fe)(S, Se, Te)2, SÍ3N4, Ge3N4, AI203, (Al, Ga, ln)2(S, Se, Te)3, AI2CO; el semiconductor impurificado comprende un impurificante seleccionado de un grupo que consiste de: un impurificante de tipo p del grupo III de la tabla periódica; un impurificante de tipo n del grupo V de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: B, Al y In; un impurificante de tipo n seleccionado de un grupo que consiste de: P, As y Sb; un impurificante de tipo p del grupo 11 de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: Mg, Zn, Cd y Hg; un impurificante de tipo p del grupo IV de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: C y Si; y un impurificante de tipo n seleccionado de un grupo que consiste de: Si, Ge, Sn, S, Se y Te; el semiconductor impurificado es impurificado durante el desarrollo del semiconductor. En otra modalidad, se describe un método de ensamble de una pluralidad de estructuras alargadas sobre una superficie, en donde una o más de las estructuras alargadas es por lo menos una de las siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros, y en donde el método comprende las acciones de: depositar la pluralidad de estructuras alargadas sobre la superficie; y cargar eléctricamente la superficie para producir fuerzas electrostáticas entre dos o más de las estructuras alargadas de la pluralidad.
En varias modalidades de este aspecto: las fuerzas electrostáticas ocasionan que las estructuras alargadas (dos o más) se pongan en línea por sí solas; las fuerzas electrostáticas ocasionan que las dos o más estructuras alargadas se pongan en línea por sí solas en uno o más patrones; y/o los patrones (uno o más) comprenden un arreglo paralelo. En aspectos adicionales de esta modalidad: por lo menos una de las estructuras alargadas es un semiconductor; por lo menos una de las estructuras alargadas es un semiconductor impurificado; por lo menos una de las estructuras alargadas es un semiconductor impurificado en masa; por lo menos una de las estructuras alargadas es un semiconductor monocristalino impurificado; por lo menos una de las estructuras es un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros; por lo mneos una de las estructuras es un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; por lo menos una de las estructuras es un semiconductor impurificado que es poor lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; el semiconductor impurificado comprende un semiconductor seleccionado de un grupo que consiste de: Si, Ge, Sn, Se, Te, B, diamante, P, B-C, B-P(BP6), B-Si, Si-C, Si-Ge, Si-Sn y Ge-Sn, SiC, BN/BP/BAs, AlN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/InSb, BN/BP/BAs, AlN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/InP/InSb, ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe, GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCI, CuBr, Cul, AgF, AgCI, AgBr, Agí, BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, (Cu, Ag)(AI, Ga, In, Tl, Fe)(S, Se, Te)2, SÍ3N4, Ge3N4, AI203, (Al, Ga, ln)2(S, Se, Te)3, AI2CO; el semiconductor impurificado comprende un impurificante seleccionado de un grupo que consiste de: un impurificante de tipo p del grupo III de la tabla periódica; un impurificante de tipo n del grupo V de la tabla periódica;^ un impurificante de tipo p seleccionado de un grupo que consiste de: B, Al y In; un impurificante de tipo n seleccionado de un grupo que consiste de: P, As y Sb; un impurificante de tipo p del grupo II de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: Mg, Zn, Cd y Hg; un impurificante de tipo p del grupo IV de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: C y Si; y un impurificante de tipo n seleccionado de un grupo que consiste de: Si, Ge, Sn, S, Se y Te; el semiconductor impurificado es impurificado durante el desarrollo del semiconductor. En otra modalidad, se provee un método de ensamble de una pluralidad de estructuras alargadas sobre una superficie, en donde una o más de las estructuras alargadas es por lo menos una de las siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros, y en donde el método comprende las acciones de: dispersar las estructuras alargadas (una o más) sobre una superficie de una fase líquida para formar una película de Langmuir-Blodgett; comprimir la película de Langmuir-Blodgett; y transferir a una superficie la película de Langmuir-Blodgett comprimida. En un aspecto de esta modalidad: la superficie es la superficie de un substrato. En aspectos adicionales de esta modalidad: por lo menos una de las estructuras alargadas es un semiconductor; por lo menos una de las estructuras alargadas es un semiconductor impurificado; por lo menos una de las estructuras alargadas es un semiconductor impurificado en masa; por. lo menos una de las estructuras es un semiconductor monocristalino impurificado; por lo menos una de las estructuras es un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros; por lo menos una de las estructuras es un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; por lo menos una de las estructuras es un semiconductor impurificado que es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanometros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanometros; el semiconductor impurificado comprende un semiconductor seleccionado de un grupo que consiste de: Si, Ge, Sn, Se, Te, B, diamante, P, B-C, B-P(BP6), B-Si, Si-C, Si-Ge, Si-Sn y Ge-Sn, SiC, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/InSb, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/InSb, ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe, GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCI, CuBr, Cul, AgF, AgCI, AgBr, Agí, BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, (Cu, Ag)(AI, Ga, In, TI, Fe)(S, Se, Te)2, SÍ3N4, Ge3N4, AI203, (Al, Ga, ln)2(S, Se, Te)3, AI2CO; el semiconductor impurificado comprende un impurificante seleccionado de un grupo que consiste de: un impurificante de tipo p del grupo III de la tabla periódica; un impurificante de tipo n del grupo V de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: B, Al y In; un impurificante de tipo n seleccionado de un grupo que consiste de: P, As y Sb; un impurificante de tipo p del grupo II de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: Mg, Zn, Cd y Hg; un impurificante de tipo p del grupo IV de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: C y Si; y un impurificante de tipo n seleccionado de un grupo que consiste de: Si, Ge, Sn, S, Se y Te; el semiconductor impurificado es impurificado durante el desarrollo del semiconductor. En otra modalidad, se provee un método de ensamble de una pluralidad de una o más estructuras alargadas sobre una superficie, en donde por lo menos una de las estructuras alargadas es por lo menos una de las siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanometros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanometros, y en donde el método comprende las acciones de: dispersar la estructura alargada (una o más) en una matriz flexible; extender la matriz flexible en una dirección para producir una fuerza de corte sobre la estructura alargada (una o más) que ocasiona que la estructura alargada (una o más) se alinee en la dirección; remover la matriz flexible; y transferir la estructura alargada alineada (por lo menos una) a una superficie. En varios aspectos de esta modalidad: la dirección es paralela a un plano de la superficie; la acción de extender comprende extender la matriz flexible con una fuerza inducida eléctricamente; la acción de extender comprende extender la matriz flexible con una fuerza inducida ópticamente; la acción de extender comprende extender la matriz flexible con una fuerza inducida mecánicamente; la acción de extender comprende extender la matriz flexible con una fuerza inducida magnéticamente; la superficie es una superficie de un substrato; la matriz flexible es un polímero. En aspectos adicionales de esta modalidad: por lo menos una de las estructuras alargadas es un semiconductor; por lo menos una de las estructuras alargadas es un semiconductor impurificado; por lo menos una de las estructuras alargadas es un semiconductor impurificado en masa; por lo menos una de las estructuras es un semiconductor monocristalino impurificado; por lo menos una de las estructuras es un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros; por lo menos una de las estructuras es un semiconductor autónomo e impurificado en masa, con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; por lo menos una de las estructuras es un semiconductor impurificado que es por lo menos uno de los siguientes: Si, Ge, Sn, Se, Te, B, diamante, P, B-C, B-P(BP6), B-Si, Si-C, Si-Ge, Si-Sn y Ge-Sn, SiC, BN/BP/BAs, AlN/AlP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/InSb, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/InSb, ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe, GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCI, CuBr, Cul, AgF, AgCI, AgBr, Agí, BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, (Cu, Ag)(AI, Ga, In, TI, Fe)(S, Se, Te)2, SÍ3N4, Ge3N4, AI203, (Al, Ga, ln)2(S, Se, Te)3, AI2CO; el semiconductor impurificado comprende un impurificante seleccionado de un grupo que consiste de: un impurificante de tipo p del grupo III de la tabla periódica; un impurificante de tipo n del grupo V de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: B, Al y In; un impurificante de tipo n seleccionado de un grupo que consiste de: P, As y Sb; un impurificante de tipo p del grupo II de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: Mg, Zn, Cd y Hg; un impurificante de tipo p del grupo IV de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: C y Si; y un impurificante de tipo n seleccionado de un grupo que consiste de: Si, Ge, Sn, S, Se y Te; el semiconductor impurificado es impurificado durante el desarrollo del semiconductor. En otra modalidad, se provee un sistema para desarrollar un semiconductor impurificado, el sistema comprendiendo: medios para proveer moléculas de semiconductor y moléculas de impurificante; y medios para impurificar las -moléculas del semiconductor con las moléculas del impurificante durante el desarrollo del semiconductor para producir el semiconductor impurificado. En aspectos adicionales de esta modalidad: por lo menos una de las estructuras alargadas es un semiconductor; por lo menos una de las estructuras alargadas es un semiconductor impurificado; por lo menos una de las estructuras alargadas es un semiconductor impurificado en masa; por lo menos una de las estructuras es un semiconductor monocristalino impurificado; por lo menos una de las estructuras es un semiconductor alargado T impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros; por lo menos una de las estructuras es un semiconductor autónomo e impurificado en masa, con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; por lo menos una de las estructuras es un semiconductor impurificado que es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; el semiconductor impurificado comprende un semiconductor seleccionado de un grupo que consiste de: Si, Ge, Sn, Se, Te, B, diamante, P, B-C, B-P(BP6), B-Si, Si-C, Si-Ge, Si-Sn y Ge-Sn, SiC, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/InSb, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/InSb, ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe, GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCI, CuBr, Cul, AgF, AgCI, AgBr, Agí, BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, (Cu, Ag)(AI, Ga, In, TI, Fe)(S, Se, Te)2, SÍ3N4, Ge3N4, AI203, (Al, Ga, ln)2(S, Se, Te)3, AI2CO; el semiconductor impurificado comprende un impurificante seleccionado de un grupo que consiste de: un impurificante de tipo p del grupo III de la tabla periódica; un impurificante de tipo n del grupo V de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: B, Al y In; un impurificante de tipo n seleccionado de un grupo que consiste de: P, As y Sb; un impurificante de tipo p del grupo II de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: Mg, Zn, Cd y Hg; un impurificante de tipo p del grupo IV de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: C y Si; y un impurificante de tipo n seleccionado de un grupo que consiste de: Si, Ge, Sn, S, Se y Te; el semiconductor impurificado es impurificado durante el desarrollo del semiconductor. En otra modalidad se provee un sistema para ensamblar una o más estructuras alargadas sobre una superficie, el sistema comprendiendo: medios para hacer fluir sobre la superficie un fluido que comprende la estructura alargada (una o más); y medios para alinear la estructura alargada (una o más) sobre la superficie para formar un arreglo de las estructuras alargadas. En aspectos adicionales de esta modalidad: por lo menos una de las estructuras alargadas es un semiconductor; por lo menos una de las estructuras alargadas es un semiconductor impurificado; por lo menos una de las estructuras alargadas es un semiconductor impurificado en masa; por lo menos una de las estructuras es un semiconductor monocristalino impurificado; por lo menos una de las estructuras es un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanometros; por lo menos una de las estructuras es un semiconductor autónomo e impurificado en masa, con al menos una porción que tiene una anchura menor de menos de 500 nanometros; por lo menos una de las estructuras es un semiconductor impurificado que es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanometros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanometros; el semiconductor impurificado comprende un semiconductor seleccionado de un grupo que consiste de: Si, Ge, Sn, Se, Te, B, diamante, P, B-C, B-P(BP6), B-Si, Si-C, Si-Ge, Si-Sn y Ge-Sn, SiC, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GáSb, InN/lnP/lnAs/InSb, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/InSb, ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/ gSe, GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCI, CuBr, Cul, AgF, AgCI, AgBr, Agí, BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, (Cu, Ag)(A!, Ga, In, TI, Fe)(S, Se, Te)2, SÍ3N4, Ge3N4, AI203, (Al, Ga, ln)2(S, Se, Te)3, AI2CO; el semiconductor impurificado comprende un impurificante seleccionado de un grupo que consiste de: un impurificante de tipo p del grupo III de la tabla periódica; un impurificante de tipo n del grupo V de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: B, Al y In; un impurificante de tipo n seleccionado de un grupo que consiste de: P, As y Sb; un impurificante de tipo p del grupo II de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: Mg, Zn, Cd y Hg; un impurificante de tipo p del grupo IV de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: C y Si; y un impurificante de tipo n seleccionado de un grupo que consiste de: Si, Ge, Sn, S, Se y Te; el semiconductor impurificado es impurificado durante el desarrollo del semiconductor. En otra modalidad, se provee un sistema para ensamblar una o más estructuras alargadas sobre una superficie, en donde una o más de las estructuras alargadas es por lo menos una de las siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros, y en donde el sistema comprende: medios para acondicionar la superficie con una o más funcionalidades que atraen la estructura alargada (una o más) a posiciones particulares sobre la superficie, y medios para alinear la estructura alargada (una o más) que atraen la estructura alargada (una o más) a las posiciones particulares usando las funcionalidades (una o más). En aspectos adicionales de esta modalidad: por lo menos una de las estructuras alargadas es un semiconductor; por lo menos una de las estructuras alargadas es un semiconductor impurificado; por lo menos una de las estructuras alargadas es un semiconductor impurificado en masa; por lo menos una de las estructuras es un semiconductor monocristalino impurificado; por lo menos una de las estructuras es un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros; por lo menos una de las estructuras es un semiconductor autónomo e impurificado en masa, con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; por lo menos una de las estructuras es un semiconductor impurificado que es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; el semiconductor impurificado comprende un semiconductor seleccionado de un grupo que consiste de: Si, Ge, Sn, Se, Te, B, diamante, P, B-C, B-P(BP6), B-Si, Si-C, Si-Ge, Si-Sn y Ge-Sn, SiC, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/InSb, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/InSb, ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe, GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCl, CuBr, Cul, AgF, AgCI, AgBr, Agí, BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, (Cu, Ag)(AI, Ga, In, TI, Fe)(S, Se, Te)2, SÍ3N4, Ge3N4, AI203, (Al, Ga, ln)2(S, Se, Te)3, AI2CO; el semiconductor impurificado comprende un impurificante seleccionado de un grupo que consiste de: un impurificante de tipo p del grupo III de la tabla periódica; un impurificante de tipo n del grupo V de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: B, Al y In; un impurificante de tipo n seleccionado de un grupo que consiste de: P, As y Sb; un impurificante de tipo p del grupo II de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: Mg, Zn, Cd y Hg; un impurificante de tipo p del grupo IV de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: C y Si; y un impurificante de tipo n seleccionado de un grupo que consiste de: Si, Ge, Sn, S, Se y Te; el semiconductor impurificado es impurificado durante el desarrollo del semiconductor. En otra modalidad, se provee un sistema para ensamblar una pluralidad de estructuras alargadas sobre una superficie, en donde una o más de las estructuras alargadas es por lo menos una de las siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros, y en donde el sistema comprende medios para depositar una pluralidad de estructuras alargadas sobre la superficie; y medios para cargar eléctricamente la superficie para producir fuerzas electrostáticas entre dos o más estructuras alargadas de la pluralidad de estructuras alargadas. En aspectos adicionales de esta modalidad: por lo menos una de las estructuras alargadas es un semiconductor; por lo menos una de las estructuras alargadas es un semiconductor impurificado; por lo menos una de las estructuras alargadas es un semiconductor impurificado en masa; por lo menos una de las estructuras es un semiconductor monocristalino impurificado; por lo menos una de las estructuras es un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros; por lo menos una de las estructuras es un semiconductor autónomo e impurificado en masa, con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; por lo menos una de las estructuras es un semiconductor impurificado que es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; el semiconductor impurificado comprende un semiconductor seleccionado de un grupo que consiste de: Si, Ge, Sn, Se, Te, B, diamante, P, B-C, B-P(BP6), B-Si, Si-C, Si-Ge, Si-Sn y Ge-Sn, SiC, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/InSb, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/InSb. ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe, GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCI, CuBr, Cul, AgF, AgCI, AgBr, Agl, BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, (Cu, Ag)(AI, Ga, In, Tl, Fe)(S, Se, Te)2, SÍ3N4, Ge3N4, AI203, (Al, Ga, ln)2(S, Se, Te)3, AI2C0; el semiconductor impurificado comprende un impurificante seleccionado de un grupo que consiste de: un impurificante de tipo p del grupo III de la tabla periódica; un impurificante de tipo n del grupo V de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: B, Al y In; un impurificante de tipo n seleccionado de un grupo que consiste de: P, As y Sb; un impurificante de tipo p del grupo II de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: Mg, Zn¿ Cd y Hg; un impurificante de tipo p del grupo IV de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: C y Si; y un impurificante de tipo n seleccionado de un grupo que consiste de: Si, Ge, Sn, S, Se y Te; el semiconductor impurificado es impurificado durante el desarrollo del semiconductor. En otra modalidad, se provee un sistema para ensamblar una pluralidad de estructuras alargadas sobre una superficie, en donde una o más de las estructuras alargadas es por lo menos una de las siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros, y en donde el sistema comprende: medios para dispersar la estructura alargada (una o más) sobre una superficie de una fase líquida para formar una película de Langmuir-Blodgett; medios para comprimir la película de Langmuir-Blodgett; y medios para transferir sobre una superficie la película de Langmuir-Blodgett comprimida. En aspectos adicionales de esta modalidad: por lo menos una de las estructuras alargadas es un semiconductor; por lo menos una de las estructuras alargadas es un semiconductor impurificado; por lo menos una de las estructuras alargadas es un semiconductor impurificado en masa; por lo menos una de las estructuras es un semiconductor monocristalino impurificado; por lo menos una de las estructuras es un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros; por lo menos una de las estructuras es un semiconductor autónomo e impurificado en masa, con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; por lo menos una de las estructuras es un semiconductor impurificado que es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; el semiconductor impurificado comprende un semiconductor seleccionado de un grupo que consiste de: Si, Ge, Sn, Se, Te, B, diamante, P, B-C, B-P(BP6), B-Si, Si-C, Si-Ge, Si-Sn y Ge-Sn, SiC, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/InSb, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/InSb, ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe, GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCI, CuBr, Cul, AgF, AgCI, AgBr, Agí, BeS¡N2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, (Cu, Ag)(AI, Ga, In, Tl, Fe)(S, Se, Te)2, S¡3N4, Ge3N4, AI203, (Al, Ga, ln)2(S, Se, Te)3, AI2CO; el semiconductor impurificado comprende un impurificante seleccionado de un grupo que consiste de: un impurificante de tipo p del grupo III de la tabla periódica; un impurificante de tipo n del grupo V de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: B, Al y In; un impurificante de tipo n seleccionado de un grupo que consiste de: P, As y Sb; un impurificante de tipo p del grupo II de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: Mg, Zn, Cd y Hg; un impurificante de tipo p del grupo IV de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: C y Si; y un impurificante de tipo n seleccionado de un grupo que consiste de: Si, Ge, Sn, S, Se y Te; el semiconductor impurificado es impurificado durante el desarrollo del semiconductor. En otra modalidad, se provee un sistema para ensamblar una pluralidad de una o más estructuras alargadas sobre una superficie, en donde por lo menos una de las estructuras alargadas es por lo menos una de las siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros, y en donde el sistema comprende: medios para dispersar la estructura alargada (una o más) en una matriz flexible; medios para extender la matriz flexible en una dirección para producir una fuerza cortante sobre la estructura alargada (una o más), que ocasiona que la estructura alargada (por lo menos una) se alinee en la dirección; medios para remover la matriz flexible; y medios para transferir a una superficie la estructura alargada alineada (por lo menos una). En aspectos adicionales de esta modalidad: por lo menos una de las estructuras alargadas es un semiconductor; por lo menos una de las estructuras alargadas es un semiconductor impurificado; por lo menos una de las estructuras alargadas es un semiconductor impurificado en masa; por lo menos una de las estructuras es un semiconductor monocristalino impurificado; por lo menos una de las estructuras es un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros; por lo menos una de las estructuras es un semiconductor autónomo e impurificado en masa, con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; por lo menos una de las estructuras es un semiconductor impurificado que es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanometros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanometros; el semiconductor impurificado comprende un semiconductor seleccionado de un grupo que consiste de: Si, Ge, Sn, Se, Te, B, diamante, P, B-C, B-P(BP6), B-Si, Si-C, Si-Ge, Si-Sn y Ge-Sn, SiC, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/InSb, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/InSb, ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe, GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCI, CuBr, Cul, AgF, AgCI, AgBr, Agí, BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, (Cu, Ag)(AI, Ga, In, TI, Fe)(S, Se, Te)2, SÍ3N4, Ge3N4, AI203, (Al, Ga, ln)2(S, Se, Te)3, AI2CO; el semiconductor impurificado comprende un impurificante seleccionado de un grupo que consiste de: un impurificante de tipo p del grupo III de la tabla periódica; un impurificante de tipo n del grupo V de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: B, Al y In; un impurificante de tipo n seleccionado de un grupo que consiste de: P, As y Sb; un impurificante de tipo p del grupo II de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: Mg, Zn, Cd y Hg; un impurificante de tipo p del grupo IV de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: C y Si; y un impurificante de tipo n seleccionado de un grupo que consiste de: Si, Ge, Sn, S, Se y Te; el semiconductor impurificado es impurificado durante el desarrollo del semiconductor. Las características y ventajas de las modalidades arriba descritas y otras características y ventajas de estas modalidades, serán entendidas y apreciadas más fácilmente de la siguiente descripción detallada, que se debe leer junto con los dibujos anexos.
BREVE DESCRIPCION DE LOS DIBUJOS Para una mejor comprensión de la presente invención, se hace referencia a los dibujos anexos, que se incorporan aquí como referencia y en los cuales: La figura 1 es una vista en perspectiva de un ejemplo de un artículo semiconductor, o nanoalambre, de acuerdo con una modalidad de la invención; La figura 2 es un diagrama esquemático simplificado de un ejemplo de un procedimiento de desarrollo catalítico asistido por láser para la fabricación de nanoalambres semiconductores; La figura 3 es un diagrama esquemático que ilustra el desarrollo de nanoalambre; La figura 4 es un diagrama esquemático que ilustra un ejemplo de un método para controlar el diámetro de nanoaiambre; La figura 5 es un diagrama esquemático que ilustra la fabricación de nanoaiambre por deposición sobre el borde de escalones de superficie; La figura 6 es un diagrama esquemático que ¡lustra el desarrollo de nanoaiambre por deposición de vapor en o sobre un molde alargado; Las figuras 7A-7E ilustran ensamble ortogonal de nanoalambres semiconductores para formar dispositivos; Las figuras 8A-8C muestran la corriente de nanoaiambre de silicio como una función del voltaje de polarización [Vb¡as] para diferentes niveles de impurificación y voltajes de compuerta; Las figuras 9A y 9B muestran la corriente de nanoaiambre de silicio como una función del voltaje de polarización para diferentes niveles de impurificación de fósforo y voltajes de compuerta; Las figuras 10A y 10B muestran diagramas de banda de energía para dispositivos de nanoaiambre de silicio de tipo p y de tipo n, respectivamente; Las figuras 11A y 11B muestran curvas de corriente-voltaje dependientes de temperatura, registradas en un nanoaiambre de silicio impurificado fuertemente con boro; La figura 12 es un diagrama esquemático que representa el uso de coloides de oro monodisperso como catalizadores para el desarrollo de nanoalambres semiconductores de GaP bien definidos; La figura 13A muestra una imagen FE-SEM de nanoalambres sintetizados de coloides de 28.2 nanómetros; La figura 13B muestra una imagen TEM de otro alambre en la muestra; Las figuras 14A-14C muestran histogramas de diámetros medidos para alambres desarrollados de coloides de diferentes diámetros; La figura 14D muestra un histograma de diámetros de alambres desarrollados usando el método anterior sin coloides, en el cual se usa láser para generar los nanogrupos de oro y los reactivos de GaP; La figura 15 muestra un diagrama de fase pseudobinaria para oro y arseniuro de galio; Las figuras 16A-16C muestran imágenes FE-SEM de diferentes nanoalambres preparados mediante desarrollo catalítico asistido por láser; La figura 17A muestra una imagen TEM de contraste de difracción de un nanoalambre de arseniuro de galio de aproximadamente 20 nanómetros de diámetro; Las figuras 17B-17D muestran imágenes TEM de alta resolución de nanoalambres de diferentes diámetros; La figura 18A muestra una imagen FE-SEM de nanoalambres de CdSe preparados mediante desarrollo catalítico asistido por láser; La figura 18B muestra una imagen TEM de contraste de difracción de un nanoalambre de CdSe de 18 nanómetros de diámetro; La figura 18C muestra una imagen TEM de alta resolución de un nanoalambre de CdSe de aproximadamente 3 nanómetros de diámetro; La figura 19 es un diagrama esquemático que muestra un nanoalambre de GaN desarrollado por medio de desarrollo catalítico asistido por láser; La figura 20A muestra una imagen FE-SEM de nanoalambre de GaN en masa sintetizado mediante desarrollo catalítico asistido por láser; La figura 20B muestra un patrón PXRD registrado sobre nanoalambres de GaN en masa; La figura 21A muestra una imagen TEM de contraste de difracción, de un nanoalambre de GaN que termina en una nanopartícula tallada de contraste superior; La figura 21 B muestra uña imagen HRTEM de otro nanoalambre de GaN con un diámetro de aproximadamente 10 nanómetros; Las figuras 22A-22C ilustran la impurificación y transporte eléctrico de nanoalambres de InP; Las figuras 23A-23D ilustran uniones cruzadas de nanoalambres y sus propiedades eléctricas; Las figuras 24A-24D ilustran la caracterización optoeléctrica de uniones P-N de nanoalambre; La figura 25A muestra una imagen EL tomada de una nanounión de GaN de tipo n y Si de tipo p; La figura 25B muestra la corriente como una función de voltaje para varios voltajes de compuerta; La figura 25C muestra un espectro EL para la nanounión de las figuras 25A; Las figuras 26A-26D ilustran el ensamble paralelo y ortogonal de nanoalambres con campos eléctricos; Las figuras 27A-27F ¡lustran uniones cruzadas de nanoalambre de silicio; Las figuras 28A-28D ilustran transistores bipolares de nanoalambres de silicio cruzados n+pn; Las figuras 29A-29D ilustran inversores complementarios y diodos de túnel; Las figuras 30A y 30B son esquemas de estructuras de canal fluídico para ensamble de fluido; Las figuras 3 A-31D ilustran el ensamble paralelo de arreglos de nanoalambres; Las figuras 32A-32D ilustran el ensamble de arreglos periódicos de nanoalambres; y Las figuras 33A-33E ilustran ensamble capa por capa y mediciones de transporte de arreglos cruzados de nanoalambres.
DESCRIPCION DETALLADA DE LA INVENCION En un aspecto, la presente invención provee técnicas para impurificación controlada de materiales tales como semiconductores en una escala espacial muy pequeña, y la disposición de materiales impurificados en posición relativa uno con otro para crear dispositivos útiles. Una serie de modalidades incluye impurificar un semiconductor con un impurificante (por ejemplo boro, aluminio, fósforo, arsénico, etc.), seleccionando de acuerdo a si se desea un semiconductor de tipo n o de tipo p. En varias modalidades, esta invención incluye la impurificación controlada de semiconductores seleccionados de entre fosfuro de indio, arseniuro de galio, nitruro de galio, seleniuro de cadmio y seleniuro de zinc. Los impurificantes, que incluyen sin limitación zinc, cadmio o magnesio, se pueden usar para formar semiconductores de tipo p en esta serie de modalidades; y los impurificantes que incluyen sin limitación telurio, azufre, selenio o germanio, se pueden usar como impurificantes para formar semiconductores de tipo n de estos materiales. Estos materiales definen materiales semiconductores de separación de banda directa, y estos, así como el silicio impurificado, son bien conocidos para la persona con conocimientos medios en la materia. La presente invención contempla el uso de cualquier material semiconductor de silicio impurificado o de separación de banda directa para una variedad de usos. Como se usa aquí, la "anchura" de un artículo es una distancia de una línea recta desde un punto sobre un perímetro del artículo a través del centro del artículo hasta otro punto sobre el perímetro del artículo. Como se usa aquí, una "anchura" o "dimensión transversal" en un punto a lo largo del eje longitudinal de un artículo alargado, es una distancia a lo largo de una línea recta que pasa a través del centro de la sección transversal en el punto y que conecta los dos puntos en el perímetro de la sección transversal. Como se usa aquí, un artículo "alargado" (por ejemplo semiconductor o sección del mismo), es un artículo para el cual, en cualquier punto a lo largo del eje longitudinal del artículo, una relación entre la longitud del artículo y la anchura más grande en el punto, es mayor de 2:1. Como se usa aquí, el "eje longitudinal" de un artículo alargado es un eje a lo largo de una dimensión más grande del artículo. Como se usa aquí la "longitud" de un artículo alargado es una distancia a lo largo del eje longitudinal de extremo a extremo del artículo. Como se usa aquí, una "sección longitudinal" de una artículo alargado es una porción del artículo alargado a lo largo del eje longitudinal del artículo alargado que puede tener cualquier longitud mayor de cero y menor o igual a la longitud del artículo. Como se usa aquí, "una sección transversal" en un punto a lo largo del eje longitudinal de un artículo alargado, es un plano en el punto a través del artículo alargado que es ortogonal al eje longitudinal del artículo. Como se usa aquí, un artículo "cilindrico" es un artículo que tiene una forma exterior de tipo cilindro, pero no define ni refleja ninguna propiedad respecto al interior del artículo. En otras palabras, un artículo cilindrico puede tener un interior sólido o puede tener un interior ahuecado. Como se usa aquí, un "nanoalambre" o "NW" es un semiconductor alargado, esto es, un semiconductor de nanoescala, que en cualquier punto a lo largo de su longitud tiene por lo menos una dimensión transversal y, en algunas modalidades, dos dimensiones transversales ortogonales menores de 500 nanometros, de preferencia menores de 200 nanometros, de preferencia menores de 150 nanometros, de preferencia menores de 100 nanómetros, de preferencia menores de 70, de preferencia menores de 50 nanómetros, de preferencia menores de 20 nanómetros, preferiblemente menores de 10 nanómetros, y muy preferiblemente menores de 5 nanómetros. La sección transversal del semiconductor alargado puede tener cualquier forma arbitraria, incluyendo sin limitación, circular, cuadrada, rectangular, elíptica. Se incluyen formas regulares e irregulares. Como se usa aquí, un "nanotubo" o "NT" es un nanoalambre que tiene un núcleo ahuecado. Como se usa aquí, un artículo "impurificado en masa" (por ejemplo un semiconductor o sección del mismo), es un artículo en el cual se incorpora un impurificante sustancialmente en toda la red cristalina del artículo, a diferencia de un artículo en el cual se incorpora un impurificante solamente en regiones particulares. Por ejemplo, algunos artículos tales como NTs de carbono típicamente se impurifican después de desarrollar la base, y así el impurificante se extiende solamente una distancia finita desde la superficie o exterior del NT de carbono hacia el interior de la red de la línea cristalina. Además, los NTs de carbono se combinan frecuentemente como tubos anidados que forman capas alternantes de material de base y material de base impurificado, de modo que el impurificante no se incorpora en toda la red de línea de cristal del material de base.
Como se usa aquí para describir un "nanoalambre" o "NW", "impurificado" significa impurificado en masa. Por consiguiente, como se usa aquí, un "nanoalambre impurificado" o "NW impurificado" es un nanoalambre impurificado en masa. Como se usa aquí, un "arreglo" de artículos (por ejemplo nanoalambres), comprende una pluralidad de los artículos. Como se usa aquí, un "arreglo cruzado" es un arreglo en donde por lo menos uno de los artículos hace contacto con otro de los artículos o con un nodo de señal (por ejemplo un electrodo). Como se usa aquí, un primer artículo (por ejemplo un nanoalambre o una estructura de tamaño más grande) "acoplado" con un segundo artículo está dispuesto de tal manera que el primer artículo hace contacto físicamente con el segundo artículo o está suficientemente cercano al segundo artículo para afectar una propiedad (por ejemplo una propiedad eléctrica, óptica, magnética) del segundo artículo. De esta manera, la presente invención contempla, en un aspecto, un semiconductor alargado que tiene una anchura menor de menos de 500 nanómetros que está impurificado de cualquier manera (tipo n o tipo p). En otras modalidades, el semiconductor puede tener una anchura menor de menos de aproximadamente 200 nanómetros, de menos de aproximadamente 150 nanómetros, o de menos de aproximadamente 100 nanómetros. Preferiblemente, el semiconductor tiene una anchura menor de menos de aproximadamente 80 nanómetros, de preferencia de menos de aproximadamente 70 nanómetros, de preferencia de menos de aproximadamente 50 nanómetros. También se incluyen anchuras menores como las que tienen por lo menos una dimensión de menos de alrededor de 20 nanómetros, menos de aproximadamente 10 nanómetros, o menos de aproximadamente 5 nanómetros. En algunas modalidades, dos dimensiones transversales ortogonales del semiconductor alargado pueden ser menores que los valores mencionados anteriormente. La relación de aspecto, esto es, la relación entre la longitud del semiconductor y su anchura más grande, es mayor de 2:1. En otras modalidades, la relación de aspecto puede ser mayor de 4:1 , mayor de 10:1 , mayor de 100:1 o incluso mayor de 1000:1. Los semiconductores como estos, de dimensiones muy pequeñas, tienen una variedad de usos como se describe mas adelante. La figura 1 es un diagrama en perspectiva que ilustra un ejemplo de un semiconductor cilindrico L1 , por ejemplo, un semiconductor de tipo alambre tal como un nanoalambre. El semiconductor cilindrico L1 tiene una longitud L2 y un eje longitudinal L3. En el punto L5 a lo largo del eje longitudinal L3, el semiconductor cilindrico L1 tiene una pluralidad de anchuras L4 a través de la sección transversal L6, en donde una de las anchuras L4 es una anchura menor en el punto L5. Estos semiconductores pueden ser autónomos. Como se usa aquí, un artículo, "autónomo" es un artículo que en algún punto en su vida útil no está unido a otro artículo, o que está en solución. Además, dicho semiconductor puede ser un semiconductor impurificado en masa. Como se usa aquí, un artículo "semiconductor impurificado en masa" (por ejemplo un artículo o una sección de un artículo), es un semiconductor en el cual se incorpora un impurificante sustancialmente en toda la red cristalina del semiconductor, a diferencia de un semiconductor en el cual el impurificante se incorpora solamente en regiones particulares. Por ejemplo, algunos semiconductores tales como NTs típicamente se impurifican después de desarrollar el semiconductor, y de esta manera el impurificante se extiende solamente una distancia finita desde la superficie o exterior del nanotubo hacia el interior de la red cristalina. Además, los NTs frecuentemente se combinan como tubos anidados (esto es, cilindros) formando capas alternativas de semiconductor y semiconductor impurificado, de modo que el impurificante no se incorpora en toda la red cristalina del semiconductor. Se debe entender que "impurificado en masa" no define ni refleja concentración ni cantidad de impurificante en un semiconductor, ni tampoco indica que el impurificante sea necesariamente uniforme. Para un semiconductor impurificado, el semiconductor puede ser impurificado durante el desarrollo del semiconductor. La impurificación del semiconductor durante el desarrollo puede dar como resultado la propiedad de que el semiconductor impurificado sea impurificado en masa. Además, dichos semiconductores impurificados pueden impurificarse de manera controlable, de modo que se puede controlar la concentración de un impurificante dentro del semiconductor impurificado, y por lo tanto se puede reproducir consistentemente, haciendo posible la producción comercial de dichos semiconductores. Se puede fabricar una variedad de dispositivos usando semiconductores como los anteriormente descritos. Dichos dispositivos incluyen dispositivos eléctricos, dispositivos ópticos, dispositivos mecánicos o cualquier combinación de los mismos, incluyendo dispositivos optoelectrónicos y dispositivos electromecánicos. En una modalidad, se produce un transistor de efecto de campo (FET) usando un semiconductor impurificado que tiene una anchura menor de menos de 500 nanómetros u otra anchura como la que se describe arriba. El semiconductor impurificado puede ser un semiconductor de tipo p o de tipo n, como es conocido para la persona con conocimientos medios en la fabricación de FETs. Aunque se conocen FETs que utilizan nanotubos, a juicio de los inventores, las disposiciones anteriores seleccionan los nanotubos al azar, sin control sobre si el nanotubo es metálico o semiconductor. En tal caso un porcentaje muy bajo de dispositivos son funcionales, tal vez menos de 1 en 20, o 1 en 50, o tal vez aproximadamente 1 en 100. La presente invención contempla la impurificación controlada de nanoalambres de tal manera que un procedimiento de fabricación puede incluir fabricar FETs funcionales de acuerdo con una técnica en la cual mucho más de 1 dispositivo en 50 es funcional. Por ejemplo, la técnica puede incluir impurificar un nanoalambre y después fabricar del mismo un FET. La invención también provee inversores complementarios ligeramente impurificados (semiconductores de óxido de metal complementarios) dispuestos simplemente por contacto de un semiconductor de tipo n con un semiconductor de tipo p, por ejemplo por disposición de nanoalambres semiconductores cruzados de tipo n y tipo p como se muestra mas adelante. De acuerdo con la invención, también se proveen diodos de túnel con componentes semiconductores fuertemente impurificados. Un diodo de túnel puede ser dispuesto similarmente o idénticamente a un inversor complementario, siendo los semiconductores impurificados fuertemente en lugar de impurificados ligeramente. "Fuertemente impurificado" y "ligeramente impurificado" son términos cuyo significado es entendido claramente por la persona con conocimientos medios en la materia. Un aspecto importante de la presente invención es la capacidad para fabricar esencialmente cualquier dispositivo electrónico que se puede beneficiar de componentes semiconductores de tipo A? y de tipo p adyacentes, en donde los componentes son prefabricados (impurificados en procedimientos individuales y separados, con componentes separados entre sí cuando se impurifican) y después de la impurificación se ponen en contacto. Esto a diferencia de las disposiciones típicas de la técnica anterior en las cuales un solo semiconductor es n-impurificado en una región y p-impurificado en una región adyacente, pero la región de semiconductor de tipo n y las regiones de semiconductor de tipo p están adyacentes inicialmente antes de impurificación y no se mueven una con respecto a otra, ni antes ni después de la impurificación. Esto es, los semiconductores de tipo n y de tipo p, 7 inicialmente en disposición sin contacto, se ponen en contacto entre sí para formar un dispositivo electrónico útil. De acuerdo con este aspecto de la invención, se puede hacer esencialmente cualquier dispositivo que una persona con conocimientos medios en la materia hiciera convenientemente usando semiconductores de tipo n y de tipo p en combinación. Ejemplos de dichos dispositivos incluyen, sin limitación, transistores de efecto de campo (FETS), transistores de unión bipolar (BJTs), diodos de túnel, inversores complementarios, dispositivos emisores de luz, dispositivos sensores de luz, compuertas, inversores, compuertas Y, N-Y, O y N-O, elementos enganchadores, basculadores, registradores, conmutadores, circuitería de reloj, dispositivos y arreglos de memoria estáticos o dinámicos, máquinas de estado, arreglos de compuerta, y cualquier otra lógica dinámica o secuencia! u otros dispositivos digitales que incluyen circuitos programables. También se incluyen dispositivos y circuitería analógicos, incluyendo sin limitación amplificadores, conmutadores y otra circuitería analógica que usa dispositivos de transistor activo, así como también dispositivos de señal mixtos y circuitería de procesamiento de señal. Los dispositivos electrónicos que incorporan nanoalambres semiconductores pueden ser controlados, por ejemplo, por medio de señales eléctricas, ópticas o magnéticas. El control puede incluir conmutación entre dos o más estados discretos o puede incluir control continuo de corriente de nanoalambre, esto es, control analógico. Además de señales eléctricas, señales ópticas y señales magnéticas, los dispositivos se pueden controlar de la siguiente manera: (1) El dispositivo es conmutable en respuesta a especies biológicas y químicas por ejemplo ADN, proteína, iones de metal. En sentido mas general, estas especies son cargadas o tienen dipolo. (2) El dispositivo es conmutable en respuesta a estiramiento mecánico, vibración y flexión. (3) El dispositivo es conmutable en respuesta a la temperatura. (4) El dispositivo es conmutable en respuesta a la presión ambiental. (5) El dispositivo es conmutable en respuesta al moviendo de gas o líquido ambiental. Muchos dispositivos de la invención hacen uso particular de uniones cruzadas p/n que pueden ser uniones de nanoalambres cruzados de tipo n y deJipo p. Las uniones cruzadas p/n son definidas por al menos un semiconductor de tipo n y al menos un semiconductor de tipo p, por lo menos una porción de cada material haciendo contacto por lo menos con una porción del otro material, y cada semiconductor incluyendo porciones que no hacen contacto con el otro componente. Se pueden disponer preimpurificando los nanoalambres, después acercándolos uno a otro usando las técnicas que se describen mas adelante. También se proveen fuentes de emisión de luz de acuerdo con la invención, en las cuales se combinan electrones y huecos, emitiendo luz. Un tipo de fuente de emisión de luz de la invención incluye por lo menos una unión cruzada p/n, en particular nanoalambres cruzados de tipo p y tipo n. En esta y otras disposiciones de la invención que utilizan nanoalambres cruzados, no se requiere que los alambres sean perpendiculares, pero pueden serlo. Cuando se polarizan en directo (carga positiva aplicada al alambre de tipo p y una carga negativa aplicada al alambre de tipo n), los electrones fluyen hacia la unión en el alambre de tipo n y los huecos fluyen hacia la unión en el alambre de tipo p. En la unión se combinan huecos y electrones emitiendo luz. Se pueden usar otras técnicas para hacer que uno o más nanoalambres u otros semiconductores emitan luz, como se describe en mayor detalle mas adelante. A la escala de tamaño de la invención (nanoescala), la longitud de onda de emisión de luz puede ser controlada controlando el tamaño de por lo menos uno, y preferiblemente los dos componentes que están cruzados para formar la unión emisora de luz. Por ejemplo, cuando se usan nanoalambres, un nanoalambre con una dimensión menor más grande (alambre más ancho) proveerá emisión a una frecuencia más baja. Por ejemplo, en el caso de fosfuro de indio, a las escalas de tamaño asociadas con los procedimientos típicos de fabricación, el material emite a 920 nanómetros. A las escalas de tamaño de la presente invención, la longitud de onda de emisión puede ser controlada para estar en longitudes de onda menores de 920 nanómetros, por ejemplo entre 920 y 580 nanómetros. Se pueden seleccionar longitudes de onda dentro de esta escala, tales como 900, 850, 800, 750, 700 nanómetros, etc., dependiendo del tamaño del alambre. De esta manera, un aspecto de la invención incluye una fuente de emisión de luz de semiconductor que emite a una frecuencia mas alta que el semiconductor, haciendo que. la emisión sea en su estado en masa, dicho incremento de la frecuencia de emisión de luz es referido frecuentemente aquí como un confinamiento cuántico. Por "estado en masa", en este contexto, se entiende un estado en el cual está presente como un componente, o como una porción de un componente que tiene una dimensión más pequeña mayor de 500 nanómetros. "Estado en masa" también se puede definir como aquel estado que ocasiona la longitud de onda o frecuencia de emisión inherente del material. La presente invención provee dicho control sobre la frecuencia de emisión de esencialmente cualquier semiconductor o material semiconductor impurificado. El ensamble o colocación controlada de nanoalambres sobre superficies se puede llevar a cabo alineando nanoalambres usando un campo eléctrico. Se genera un campo eléctrico entre electrodos, los nanoalambres se colocan entre los electrodos (opcionalmente fluyendo hacia una región entre los electrodos en un fluido de suspensión) y se alinearán en el campo eléctrico y así se puede hacer que recorran la distancia entre cada uno de los electrodos y hagan contacto con los mismos. En otra disposición, se disponen puntos de contacto individuales en relación opuesta uno a otro, los puntos de contacto individuales estando afilados para formar un punto dirigido hacia el otro. Un campo eléctrico generado entre dichos puntos atraerá un solo nanoalambre recorriendo la distancia entre los electrodos y haciendo contacto con cada uno de los mismos. De esta manera se pueden ensamblar fácilmente nanoalambres individuales entre pares individuales de contactos eléctricos. Las disposiciones cruzadas de alambre, incluyendo cruces múltiples (múltiples alambres paralelos en una primera dirección cruzados con múltiples alambres paralelos en una segunda dirección perpendicular o aproximadamente perpendicular), se pueden formar fácilmente colocando primero puntos de contacto (electrodos) en localizaciones en donde estarán deseablemente los extremos opuestos de los alambres cruzados. Los electrodos o puntos de contacto pueden ser fabricados mediante técnicas típicas de microfabricación. Estas técnicas de ensamble pueden ser sustituidas o complementadas con una disposición de colocación que incluye poner un aparato de dirección de flujo de fluido, para dirigir el fluido que contiene nanoalambres suspendidos hacia y en la dirección de alineación con localizaciones en las cuales se colocan deseablemente los nanoalambres. Una solución de nanoalambre se puede preparar de la siguiente manera. Después de sintetizar los nanoalambres, se transfieren a un solvente (por ejemplo etanol) y después se someten a sonido durante varios segundos a varios minutos para obtener una suspensión estable. Otra disposición incluye formar superficies que incluyen regiones que atraen selectivamente nanoalambres rodeados por regiones que no los atraen selectivamente. Por ejemplo, puede ser presentado -NH2 en un patrón particular en una superficie, y ese patrón atraerá nanoalambres o nanotubos que tienen funcionalidad de superficie de atracción de aminas. Las superficies se pueden modelar usando técnicas conocidas tales como modelación de haz electrónico, "litografía suave" tal como se describe en la publicación de patente internacional No. WO 96/29629, publicada el 26 de julio de 1996, o la patente de E.U.A. No. 5,512,131 , expedida el 30 de abril de 1996, cada una de las cuales se incorpora aquí como referencia. Técnicas adicionales se describen en la solicitud de patente de E.U.A. serie No. 60/142,216, presentada el 2 de julio de 1999, de Lieber y otros, incorporada aquí como referencia. Se pueden crear canales de flujo de fluido a una escala de tamaño ventajosa para colocar nanoalambres sobre superficies, utilizando una variedad de técnicas como las que se describen en la publicación de patente internacional No. WO 97/33737, publicada el 18 de septiembre de 1997, e incorporada aquí como referencia. Otras técnicas incluyen las que se describen en la solicitud de patente de E.U.A. serie No. 09/578,589, presentada el 25 de mayo de 2000 e incorporada aquí como referencia. Las figuras 7A-7E muestran una de estas técnicas para crear un canal de flujo de fluido utilizando un molde de polidimetilsiloxano (PD S). Se pueden crear canales y aplicar a una superficie, y un molde se puede retirar y volver a aplicar en una orientación diferente para proveer una disposición de flujo cruzado o una disposición diferente. La disposición de canal de flujo puede incluir canales que tienen una anchura menor de menos de un milímetro, de preferencia menos de 0.5 milímetros, 200 mieras o menos. Dichos canales se hacen fácilmente fabricando una matriz mediante el uso fotolitografía y vaciando PDMS sobre la matriz, como se describe en las solicitudes de patente y publicaciones internacionales anteriormente mencionadas. También es posible el ensamble a escala más grande. El área que puede ser modelada con arreglos de nanoalambre es definida solamente por la característica del canal, que puede serían grande como se desee. Los nanoalambres semiconductores tienen un núcleo cristalino cubierto con un grosor de 1-10 nm de óxido amorfo. Esto permite modificar la superficie para terminar la superficie con varios grupos funcionales. Por ejemplo, se pueden usar moléculas, uno de cuyos extremos es un grupo alquiloxisilano (por ejemplo -Si(OCH3)) que reacciona con la superficie del nanoalambre, y el otro comprende (1) -CH3, -COOH, -NH2, -SH, -OH, grupos hidrazida y aldehido, (2) porciones activables por luz: arilazida, arilazida fluorada, benzofenona etc.. El substrato y los electrodos también se modifican con ciertos grupos funcionales para permitir que los nanoalambres se unan específicamente o no se unan sobre la superficie del substrato/electrodos en base a su interacción. También se pueden acoplar a la superficie del substrato nanoalambres funcionalizados en superficie con entrelazadores funcionales, por ejemplo (1) entrelazadores homobifuncionales que comprenden ésteres de NHS homobifuncionales, imidoésteres homobifuncionales, eniazadores reactivos con sulfhidrilo homobifuncionales, derivados de difluorobenceno, enlazadores fotoactivos homobifuncionales, aldehidos homobifuncionales, bis-epóxidos, hidrazida homobifuncional, etcétera; (2) entrelazadores heterobifuncionales; (3) entrelazadores trifuncionales. El ensamble de nanoalambres sobre substrato y electrodos también puede ser facilitado usando reconocimiento bimolecular. Por ejemplo, usando adsorción física o enlace covalente, se puede inmovilizar un socio de unión biológica sobre la superficie del nanoalambre y el otro sobre el substrato o los electrodos. Algunos buenos bio-reconocimientos son: hibridación de ADN, unión anticuerpo-antigeno, unión biotina-avidina (o estreptavidina). Hay muchas técnicas que se pueden usar para desarrollar semiconductores impurificados en masa, tales como nanoalambres, y para impurificar dichos nanoalambres durante su desarrollo. Por ejemplo, se pueden sintetizar SiNWs (semiconductores alargados de nanoescala) utilizando desarrollo catalítico asistido por láser (LCG). Como se muestra en las figuras 2 y 3, la vaporización por láser de un blanco mixto que está compuesto de un material deseado (por ejemplo InP) y un material catalítico (por ejemplo Au), crea un vapor denso caliente que se condensa rápidamente en nano- racimos o nanogrupos líquidos por medio de colisión con el gas amortiguador. El desarrollo comienza cuando los nanogrupos líquidos se sobresaturan con la fase deseada y continúa en tanto esté disponible reactivo. El desarrollo termina cuando los nanoalambres pasan fuera de la zona de reacción caliente o cuando se reduce la temperatura. Generalmente se usa Au como catalizador para desarrollar una amplia gama de semiconductores alargados de nanoescala. Sin embargo, el catalizador no está limitado solamente a Au. Se puede usar como catalizador una amplia gama de materiales tales como Ag, Cu, Zn, Cd, Fe, Ni, Co... . Por lo general se puede usar como catalizador cualquier metal que pueda formar una aleación con el material semiconductor deseado, pero que no forme un compuesto mas estable que con los elementos del semiconductor deseado. El gas amortiguador puede ser Ar, N2 y otros gases inertes. Algunas veces se usa una mezcla de H2 y gas amortiguador para evitar oxidación indeseable por oxígeno residual. También se puede introducir gas reactivo cuando se desee (por ejemplo amoniaco para GaN). El punto clave de este proceso es la ablación con láser, que genera nanogrupos líquidos que definen subsecuentemente el tamaño y dirigen el desarrollo de los nanoalambres cristalinos. Los diámetros de los nanoalambres resultantes son determinados por el tamaño del racimo de catalizador, que a su vez se puede variar controlando las condiciones de desarrollo (por ejemplo presión de fondo, temperatura, velocidad de flujo...). Por ejemplo, una presión mas baja produce por lo general nanoalambres con diámetros más pequeños. Además, el control de diámetro se puede hacer utilizando racimos catalíticos de diámetro uniforme. Con el mismo principio básico que LCG, si se usan nanogrupos de diámetro uniforme (de menos de 10-20% de variación, dependiendo de que tan uniformes sean los nanogrupos) como el racimo catalítico, se pueden producir nanoalambres con una distribución uniforme de tamaño (diámetro), en donde el diámetro de los nanoalambres es determinado por el tamaño de los racimos catalíticos, como se ilustra en la figura 4. Controlando el tiempo de desarrollo, se pueden desarrollar nanoalambres con longitudes diferentes. Con LCG, los nanoalambres se pueden impurificar flexiblemente introduciendo uno o más impurificantes en el blanco compuesto (por ejemplo Ge para impurificación de tipo n de InP). La concentración de impurificación se pueden controlar controlando la cantidad relativa de elemento impurificante, típicamente 0-20%, introducido en el blanco compuesto. Se puede usar ablación de láser como la manera para generar los racimos catalíticos y reactivo de fase de vapor para desarrollar nanoalambres y otras estructuras alargadas de nanoescala relacionadas, pero la fabricación no está limitada a ablación de láser; se pueden usar muchas formas para generar fase de vapor y racimos catalíticos para desarrollo de nanoalambre (por ejemplo evaporación térmica). Otra técnica que se puede usar para desarrollar nanoalambres es la deposición química catalítica de vapor (C-CVD). La C-CVD utiliza los mismos principios básicos que LCG, pero en el método de C-CVD, las moléculas de reactivo (por ejemplo silano y el impurificante) son de moléculas de fase de vapor (a diferencia de la fuente de vapor de vaporización por láser). En la C-CVD, los nanoalambres se pueden impurificar introduciendo el elemento impurificante en el reactivo de fase de vapor (por ejemplo diborano y fosfano para nanoalambre impurificado de tipo p y de tipo /?). La concentración de impurificación se puede controlar controlando la cantidad relativa de elemento impurificante introducido en el blanco compuesto. No es necesario obtener semiconductores alargados de nanoescaia con la misma proporción de impurificación que en el reactivo de gas. Sin embargo, controlando las condiciones de desarrollo (por ejemplo temperatura, presión...), se pueden producir nanoalambres con la misma concentración de impurificante. Y la concentración de impurificante se puede variar en una escala grande, variando simplemente la relación de reactivo gaseoso (por ejemplo 1 ppm-100%). Existen otras varias técnicas que se pueden usar para desarrollar semiconductores alargados de nanoescaia tales como nanoalambres. Por ejemplo, por medio de procesos de vapor-sólido se pueden desarrollar directamente de fase de vapor nanoalambres de cualquiera de una variedad de materiales. También se pueden producir nanoalambres por deposición sobre el borde de los escalones de superficie u otros tipos de superficies modeladas, como se muestra en la figura 5. Además, los nanoalambres se pueden desarrollar mediante deposición de vapor en/sobre cualquier molde alargado general, por ejemplo como se muestra en la figura 6. La membrana porosa puede ser silicio poroso, alúmina anódica o copolímero de dibloques y cualquier otra estructura similar. La fibra natural puede ser de moléculas de ADN, moléculas de proteína, nanotubos de carbono y cualquier otra estructura alargada. Para todas las técnicas antes descritas, los materiales de fuente pueden provenir de una fase en solución en lugar de una fase de vapor. Mientras está en fase de solución, el molde también puede ser micelas de columna formadas por moléculas tensioactivas además de los moldes anteriormente descritos. Usando una o más de las técnicas anteriores, se pueden desarrollar semiconductores alargados de nanoescala, incluyendo nanoalambres semiconductores y nanoalambres semiconductores impurificados. Estos semiconductores impurificados en masa pueden incluir varias combinaciones de materiales, incluyendo semiconductores e impurificantes. La siguiente es una lista incompleta de dichos materiales. Se pueden usar otros materiales. Estos materiales incluyen, sin limitación: Semiconductores elementales: Si, Ge, Sn, Se, Te, B, diamante, P. Solución sólida de semiconductores elementales: B-C, B-P(BP6), B-S¡, Si-C, Si-Ge, Si-Sn, Ge-Sn Semiconductores del grupo IV-IV: SiC Semiconductores lll-V: BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/InSb; Aleaciones del grupo lll-V: cualquier combinación de dos o más de los compuestos anteriores (por ejemplo: AlGaN, GaPAs, InPAs, GalnN, AlGalnN, GalnAsP...) Semiconductores ll-VI: ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe Aleaciones del grupo ll-VI: cualquier combinación de dos o mas de los compuestos anteriores (por ejemplo (ZnCd)Se, Zn(SSe)...) Aleación de los semiconductores ll-VI y lll-V: combinación de cualquiera de los compuestos ll-VI y un compuesto lll-V, por ejemplo (GaAs)x(ZnS)i.x Semiconductores IV-VI: GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe Semiconductores l-VII: CuF, CuCI, CuBr, Cul, AgF, AgCI, AgBr, Agí Otros compuesto semiconductores . Ü-IV-V2: BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2... I-IV2-V3: CuGeP3, CuSiP3.. I-III-VI2: Cu, Ag)(AI, Ga, In, TI, Fe)(S, Se, Te)2 IV3-V4: SÍ3N4, Ge3N4... III2-VI3: AI203, (Al, Ga, ln)2(S, Se, Te)3... III2-IV-VI: AI2CO... Para materiales semiconductores del grupo IV, se puede seleccionar un impurificante de tipo p del grupo III, y se puede seleccionar un impurificante de tipo n del grupo V. Para materiales semiconductores de silicio, se puede seleccionar un impurificante de tipo p del grupo que consiste de B, Al y In, y se puede seleccionar un impurificante de tipo n del grupo que consiste de P, As y Sb. Para materiales semiconductores del grupo III-V, se puede seleccionar un impurificante de tipo p del grupo 11, incluyendo Mg, Zn, Cd, y Hg, o grupo IV, incluyendo C y Si. Se puede seleccionar un impurificante de tipo n del grupo que consiste de Si, Ge, Sn, S, Se y Te. Se entiende que la invención no está limitada a estos impurificantes.
EJEMPLOS Impurificación v transporte eléctrico en nanoalambres Se han preparado nanoalambres monocristalinos de silicio de tipo n y de tipo p (SiNWs), y se han caracterizado por mediciones de transporte eléctrico. Como se usa aquí, un artículo "monocristalino" es un artículo que tiene enlace covalente, enlace iónico, o una combinación de los mismos en todo el artículo. Dicho artículo monocristalino puede incluir defectos en el cristal, pero se distingue de un artículo que incluye uno o más cristales no unidos iónicamente ni covalentemente, sino solamente en estrecha proximidad uno con otro. Se usó desarrollo catalítico con láser para introducir controlablemente impurificantes de boro o fósforo durante el desarrollo en fase de vapor de SiNWs. Mediciones de dos terminales, dependientes de compuerta, hechas sobre SiNWs individuales impurificados con boro e impurificados con fósforo, muestran que estos materiales se comportan como materiales de tipo p y de tipo n, respectivamente. Las estimaciones de movilidad de portador hechas de mediciones de transporte dependientes de compuertas, son consistentes con transporte difusivo. Además, estos estudios muestran que es posible impurificar fuertemente SiNWs, y se aproximan a un régimen metálico. Mediciones dependientes de temperatura hechas sobre SiNWs fuertemente impurificados no muestran evidencia de bloqueo culómbico a temperatura de hasta 4.2 K, y de esta manera testifican la uniformidad estructural y electrónica de los SiNWs. Se exponen aplicaciones potenciales de los SiNWs impurificados. Actualmente existe mucho interés en nanoestructuras unidimensionales (1 D), tales como nanoalambres y nanotubos, debido a su potencial para probar conceptos fundamentales acerca de cómo afectan las propiedades físicas la dimensionalidad y el tamaño, y para servir como bloques de construcción críticos para nanotecnologías emergentes. De particular importancia para las nanoestructuras 1 D es el transporte eléctrico a través de estos "alambres", puesto que la conductancia predecible y controlable será critica para muchas aplicaciones electrónicas de nanoescala. A la fecha, muchos esfuerzos se han enfocado en el transporte eléctrico en nanotubos de carbono. Estos estudios han mostrado características fundamentales interesantes, incluyendo la existencia de estados coherentes que se extienden por cientos de nanómetros, conducción balística a temperatura ambiente, y comportamiento de líquido Luttinger, y han demostrado el potencial de dispositivos tales como transistores de efecto de campo. Sin embargo, hay limitaciones importantes de los nanotubos. En primer lugar, no es posible el desarrollo específico de tubos metálicos o semiconductores, que depende sensiblemente del diámetro y la espiralidad. Por lo tanto, los estudios que dependen del comportamiento de conducción especifica deben basarse en observación al azar. En segundo lugar, no es posible la impurificación controlada de nanotubos semiconductores, aunque es potencialmente crítico para aplicaciones de dispositivos. Sin embargo, los nanoalambres semiconductores pueden superar estas limitaciones de los nanotubos de carbono. Estos nanoalambres seguirán siendo semiconductores independientemente del diámetro, y además sería posible tomar ventaja del vasto conocimiento de la industria de los semiconductores para impurificar los nanoalambres. Para este fin, los autores de la presente reportan aquí la primera demostración de impurificación controlada de SiNWs, y la caracterización de las propiedades eléctricas de estos nanoalambres impurificados usando mediciones de transporte. Mediciones de dos terminales, dependientes de compuerta, demuestran que SiNWs impurificados con boro (B-impurificados) e impurificados con fósforo (P-impurificados), se comportan como materiales de tipo p y de tipo n, respectivamente; y estimaciones de las movilidades de portador sugieren transporte difusivo en estos nanoalambres. Además, mediciones dependientes de temperaturas hechas sobre SiNWs fuertemente impurificados, no muestran evidencia de bloqueo culómbico a temperaturas de hasta 4.2K.
Se sintetizaron SiNWs utilizando el desarrollo catalítico asistido por láser (LCG), que se describió previamente en la presente. De manera breve, un láser Nd-YAG (532 nm; ancho de pulsación 8 ns, 300 mJ/pulsacion, 10 Hz) se puede usar para erosionar un blanco de oro, que produce partículas de catalizador de nanogrupo de oro dentro de un reactor. Los SiNWs se pueden desarrollar en un flujo de SiH4 como el reactivo. Dichos SiNWs se pueden impurificar con boro incorporando ?2?ß en el flujo de reactivo, y se pueden impurificar con fósforo usando un blanco de Au-P (99.5:0.5% en peso, Alfa Aesar) y fósforo rojo adicional (99%, Alfa Aesar) como el gas reactivo de entrada. Mediciones de microscopía electrónica de transmisión (TEM) demuestran que los SiNWs impurificados desarrollados usando esta técnica, tienen un núcleo de silicio monocristalino que está cubierto por una cubierta densa de S¡Ox como se describió anteriormente. Se hizo contacto eléctrico con SiNWs individuales utilizando métodos estándares de litografía de haz electrónico usando un escritor JEOL 6400. Los nanoalambres se sostuvieron sobre un substrato de Si oxidado (resistividad 1- 0Qcm, Si02, 600 nm Si02, Silicon Sense, Inc.) con el Si conductor subyacente usado como una compuerta posterior. Los contactos con los SiNWs se hicieron usando Al (50 nm) y Au (150 nm) térmicamente evaporados. Se hicieron mediciones de transporte eléctrico usando un sistema construido en el laboratorio con un ruido menor o igual a 1 pA, bajo control de computadora. Las mediciones dependientes de temperatura se hicieron en un sistema de medición de propiedad magnética Quantum Design.
Los estudios TEM muestran que los SiNWs impurificados con boro y fósforo son monocristales, aunque estas mediciones no tienen suficiente sensibilidad para cuantificar el nivel de impurificación de boro o fósforo en los alambres individuales. Sin embargo, se puede demostrar de manera no ambigua la presencia de impurificantes de tipo p (boro) o de tipo n (fósforo) y los niveles de impurificación relativos usando espectroscopia de transporte electrónico. En estas mediciones, se usa un electrodo de compuerta para variar el potencial electrostático del SiNW mientras se mide corriente contra- voltaje del nanoalambre. El cambio en conductancia de los SiNWs como una función de voltaje de compuerta, se puede usar para distinguir si un nanoalambre dado es de tipo p o de tipo n, ya que la conductancia variará opuestamente para voltajes de compuerta positivos (negativos) crecientes. - En las figuras 8A-8C se muestran curvas dependientes de compuerta típicas de corriente contra voltaje de polarización (l-V), registradas sobre SiNWs intrínsecos y B-impurificados. Los dos alambres B-impurificados mostrados en las figuras 8B y 8C se sintetizaron usando relaciones de SiH4:B2H6 de 1000:1 y 2:1 , respectivamente. En general, las curvas l-V biterminales son lineales y por tanto sugieren que los electrodos de metal hacen contactos óhmicos con los SiNWs. La pequeña falta de linealidad observada en el nanoalambre intrínseco indica que este contacto es ligeramente no óhmico. El análisis de datos l-V registrados a voltaje de compuerta cero (Vg=0), que representan las contribuciones de la resistencia de contacto y el revestimiento de óxido sobre el SiNW, produce una resistividad de 3.9x102 Oa?. Significativamente, cuando Vg se hace crecientemente negativa (positiva), la conductancia aumenta (disminuye). Esta dependencia de compuerta muestra que el SiNW es un semiconductor P-impurificado (exposición mas abajo). Se registraron curvas similares de l-V contra Vg para el SiNW ligeramente B-impurificado, y muestra que también es de tipo p. Además, la resistividad de Vg=0 de este SiNW B-impurificado (1O-cm) es mas de dos órdenes de magnitud menor que la de SiNW intrínseco, y demuestra claramente la capacidad de los presentes autores para controlar químicamente la conductividad. Este ultimo punto es apoyado además por mediciones l-V sobre los SiNWs fuertemente B-impurificados mostrados en la figura 8C. Este alambre tiene una resistividad muy baja de 6.9x 0"3Q-cm, y no muestra dependencia sobre Vg; esto es, los datos l-V registrados con Vg de 0 y 20 V están traslapados. Estos resultados son consistentes con una concentración de portador alta que está cerca del límite metálico. Los presentes autores también han medido transporte dependiente de Vg en SiNWs ligeramente y fuertemente P-impurificados. El I-V registrado en el nanoalambre ligeramente impurificado (figura 9A) es un poco no lineal, lo que indica contacto no ideal entre los electrodos y el nanoalambre, y la dependencia de Vg es opuesta a la observada para los SiNWs B-impurificados. Significativamente, esta dependencia de compuerta observada es consistente con el material de tipo n como era de esperar para impurificación P. La resistividad estimada de este alambre a Vg = 0 es 2.6x10¾2-cm. Esta resistividad relativamente alta sugiere un bajo nivel de impurificación y/o baja movilidad. Además, también se han hecho y estudiado SiNWs fuertemente P-impurtficados. Los datos l-V registrados sobre un alambre fuertemente P-impurificado típico son lineales, tienen una resistividad de 2.3x10"2 O-cm , y no muestran dependencia sobre Vg. La baja resistividad (cuatro órdenes de magnitud menor que la muestra ligeramente P-impurificada) y la independencia de Vg demuestran que también se pueden crear concentraciones de portador altas por medio de P-impurificación de los SiNWs. Los resultados anteriores demuestran que se puede usar boro y fósforo para cambiar la conductividad de SiNWs en muchos órdenes de magnitud, y que ía conductividad de los SiNWs impurificados responde opuestamente a Vg positivo (negativo) para impurificantes de boro y fósforo. En realidad, la dependencia en Vg provee una fuerte evidencia de impurificación de tipo p (huecos) con boro, e impurificación de tipo n (electrones) con fósforo en los SiNWs. Las dependencias de compuerta observadas pueden ser entendidas haciendo referencia a los esquemas mostrados en las figuras 10A y 10B, que muestran el efecto del potencial electrostático sobre las bandas de SiNW. En estos diagramas, un nanoalambre de tipo p (a) y un nanoalambre de tipo n (b) hacen contacto en ambos extremos con electrodos de metal. Por lo que respecta a una interfase convencional de metal-semiconductor, las bandas de SiNW se doblan (arriba para tipo p, abajo para tipo n), para poner el nivel Fermi de nanoalambre en línea con el de los contactos de metal. Cuando Vg>0, las bandas bajan, lo que agota los huecos en los SiNWs B-impurificados y suprime la conductividad, pero conduce a una acumulación de electrones en SiNWs P-impurificados y mejora la conductividad. Por el contrario, Vg<0 levantará las bandas y aumentará la conductividad de SiNWs B-impurificados (de tipo p) y reducirá la conductividad de los nanoalambres P-impurificados (de tipo n). Además, es posible estimar la movilidad de portadores a partir de la transconductancia, dl/dVg= C/L2)V, en donde es la movilidad , del portador, C es la capacitancia, y L es la longitud del SiNW. La capacitancia del SiNW está dada por C 2pee??/??(2?/G), en donde e es la constante dieléctrica, h es el grosor de la capa de óxido de silicio, y r es el radio del SiNW. Se encontró que gráficas de dl/dVg contra V eran lineales para los : SiNWs intrínsecos (figura 8A) y ligeramente B-impurificados (figura 8B), como, era de esperar para este modelo. Las pendientes de dl/dVg para el SiNW intrínseco (2.3x 0"11) y B-impurificado (9.54x10"9), produce movilidades de 5.9x10~3cm2/V-s y 3.17cm2/V-s, respectivamente. La movilidad para el nanoalambre B-impur¡ficado es comparable con la que se espera en Si en masa a una concentración de impurificación de 1020 cm"3. Los presentes autores también observan que es de esperar que la movilidad aumente al disminuir la concentración de impurificante, aunque en el SiNW intrínseco presente (baja concentración de impurificante), la movilidad es demasiado baja. Es posible que la movilidad reducida se deba a un incremento de dispersión en el SiNW de diámetro más pequeño (intrínseco). Los presentes autores consideran que futuros estudios de la movilidad como función del diámetro (a concentración constante de impurificante), pondrían en claro este importante punto. Finalmente, los autores de la presente han llevado a cabo estudios preliminares dependientes de temperatura de SiNWs fuertemente B-impurificados. Curvas l-V dependientes de temperatura muestran que la conductancia disminuye al disminuir la temperatura, como era de esperar para un semiconductor impurificado (figuras 11A-11B). Lo que es más importante, los presentes autores no ven evidencia de un bloqueo culómbico hasta la temperatura mas baja accesible (figura 11B). La pequeña falta de linealidad cerca de V=0 se atribuye a un efecto de contacto, ya que mediciones de alta resolución de l-V contra Vg no muestran huella de bloqueo culómbico. El efecto de carga culómbica en este alambre homogéneo entre los electrodos (un alambre de 150 nm de grosor, 2.3 m de largo) requeriría una temperatura por debajo de aproximadamente 26 mK, estimada de kT=e2/2C. Esto indica claramente que las variaciones de diámetro y los defectos del SiNW son suficientemente pequeñas, de modo que no "fragmentan" efectivamente el SiNW en islas pequeñas que exhibirían bloqueo culómbico a estas temperaturas. Estos resultados contrastan con estudios de SiNWs modelados litográficamente, que muestran bloqueo culómbico y dan testimonio de la alta calidad de los nanoalambres autónomos de la presente. Se han preparado y caracterizado por mediciones de transporte eléctrico nanoalambres de silicio (SiNWs) monocristalinos de tipo A? y de tipo p. Se usó desarrollo catalítico de láser para introducir impurificantes de boro o fósforo durante el desarrollo en fase de vapor de SiNWs. Mediciones biterminales dependientes de compuerta hechas sobre SiNWs individuales impurificados con boro e impurificados con fósforo, muestran que estos materiales se comportan como materiales de tipo p y de tipo n, respectivamente. Estimados de la movilidad de portador hechos de mediciones de transporte dependientes de compuerta, son consistentes con transporte difusivo y muestran una indicación de movilidad reducida en alambres de diámetro más pequeño. Además, estos estudios muestran que es posible incorporar altas concentraciones de impurificante en los SiNWs y que se aproximan al régimen metálico. Mediciones dependientes de temperatura hechas sobre SiNWs fuertemente impurificados no muestran evidencia de carga de un solo electrón a temperaturas hasta de 4.2 K, y así sugieren que los SiNWs poseen un alto grado de uniformidad estructural y de impurificación. Los presentes autores consideran que su impurificación exitosa de SiNWs para crear materiales de tipo n y de tipo p abrirá oportunidades interesantes en la ciencia y tecnología de nanoescala. Los SiNWs impurificados serán candidatos para investigar cuestiones fundamentales de transporte de nanoestructuras 1 D. Las estructuras estudiadas en este documento también son transistores de efecto de campo (FETs), y será posible usar técnicas de autoensamble para integrar muchos FETs de SiNW en estructuras, quizás para aplicaciones nanoelectrónicas. También seria posible combinar SiNWs de tipo p y de tipo n, por ejemplo en arreglos cruzados, para crear uniones p-n que pudieran también ser consideradas en el futuro para dispositivos y sensores. Se han formado uniones cruzadas p-n de SiNW mediante ensamble dirigido de SiNWs de tipo p (de tipo n) sobre SiNWs de tipo n (de tipo p). Las mediciones de transporte exhiben rectificación en polarización inversa y un comienzo bien definido de corriente en polarización directa. Mediciones simultáneas hechas sobre los SiNWs de tipo p y de tipo n que integran la unión, demuestran que los contactos con estos nanoalambres son óhmicos (no rectificadores), y por lo tanto el comportamiento de rectificación se debe a la unión p-n entre los dos SiNWs. La figura 8A muestra curvas de corriente (I) contra voltaje de polarización (V) registradas sobre un SiNW intrínseco de 70 nm de diámetro a diferentes voltajes de compuerta (Vg). Las curvas 1 , 2, 3, 4, 5, 6, y 7 corresponden a Vg= -30, -20, -10, 0V, 10, 20, y 30V, respectivamente. El inserto es una micrográfica electrónica de exploración típica del SiNW con contactos de metal (barra de escala = 10um). La figura 8B muestra datos l-V registrados sobre un SiNW B-impurificado de 150 nm de diámetro; las curvas 1-8 corresponden a Vg= -20, -10, -5, 0, 5, 10, 15 y 20V, respectivamente. La figura 8C muestra curvas l-V registradas sobre un SiNW fuertemente B-impurificado de 150 nm de diámetro; Vg=20 V (línea llena) y 0 V (línea de trazos gruesos). La figura 9A muestra datos l-V registrados sobre un SiNW P- impurificado de 60 nm de diámetro. Las curvas 1 , 2, 3, 4, 5, y 6 corresponden a Vg=20, 5, 1 , 0, -20, y -30 V, respectivamente. La figura 9B muestra curvas l-V registradas sobre un SiNW fuertemente P-impurificado de 90 nm de diámetro; Vg=0V (línea llena) y -20V (línea de trazos gruesos). La figura 10A muestra diagramas de banda de energía para dispositivos de SiNW de tipo p. La figura 10B muestra diagramas de banda de energía para dispositivos de SiNW de tipo n. Los diagramas muestran esquemáticamente el efecto de Vg sobre el potencial electrostático para ambos tipos de nanoalambres. Las figuras 1 1A y 1 1B muestran curvas l-V dependientes de la temperatura registradas sobre un SiNW fuertemente B-impurificado. En las figuras 11A, las curvas 1 , 2, 3, 4, 5, y 6 corresponden con las temperaturas de 295, 250, 200, 150, 100, y 50K, respectivamente. La figura 1 1 B muestra datos l-V registrados sobre el nanoalambre a 4.2K.
Síntesis selectiva de diámetro de nanoalambres semiconductores Se han sintetizado muestras estrechamente monodispersas de nanoalambres de GaP monocristalinos con diámetros de 10, 20 y 30 nm, y longitudes mayores de 10 m, aprovechando coloides de oro bien definidos como catalizadores en el procedimiento de desarrollo catalítico con láser (LCG) de la presente. En este método, los reactivos de Ga y P generados por ablación con láser de GaP sólido, son dirigidos subsecuentemente a una estructura de nanoalambre por medio de catalizadores de nanogrupo de oro.
Estudios de microscopía electrónica de transmisión (TEM) de nanoalambres preparados de esta manera, demuestran que las distribuciones de los diámetros del nanoalambre son definidas por las de los catalizadores del nanogrupo. TEM de alta resolución muestra que los alambres son mezcla de zinc monocristalino con una dirección de desarrollo [111], y análisis de rayos X de dispersión de energía confirma que la composición del nanoalambre es GaP estequiométrica. El uso de catalizadores de nanogrupo monodispersos, combinado con el método LCG, permitirá el desarrollo de una amplia gama de nanoalambres semiconductores con diámetros bien definidos y controlados, y así, abre oportunidades para el ensamble de nanodispositivos funcionales partiendo de las propiedades fundamentales de sistemas unidimensionales (1D). Se han sintetizado muestras estrechamente monodispersas de nanoalambres de GaP monocristalinos con diámetros de 10, 20 y 30 nm, y longitudes mayores de 10 m, aprovechando coloides de oro bien definidos como catalizadores en la metodología sintética de desarrollo catalítico con láser (LCG) de la presente invención. Estudios de microscopía electrónica de transmisión (TEM) de nanoalambres preparados de esta manera, demuestran que las distribuciones de diámetros de nanoalambre son definidas por las de los catalizadores de nanogrupo. TEM de alta resolución muestra que los alambres son mezcla de zinc monocristalino con una dirección de desarrollo [111], y análisis de rayos X de dispersión de energía (EDAX) confirma que la composición del nanoalambre es GaP estequiométrica.
En interés reciente en materiales semiconductores de bajas dimensiones ha sido motivado por el impulso de la miniaturización de dispositivos electrónicos y optoelectrónicos y la necesidad de comprender los fundamentos de la química y la física de nanoescala. En particular, los sistemas unidimensionales (1 D) son interesantes desde el punto de vista tanto de los fundamentos como de la aplicación. Fenómenos físicos fascinantes, tales como el comportamiento de líquido de Luttinger, y numerosas aplicaciones desde interconexiones con microscopios de prueba de exploración, requieren nanoestructuras 1 D bien definidas y de alta calidad. El progreso experimental en el campo de las nanoestructuras 1 D frecuentemente ha sido limitado por la capacidad de crear nuevos materiales en este régimen de tamaño, con tamaño, estructura y composición controlados. Las primeras aproximaciones a la síntesis de nanoestructuras 1 D emplearon técnicas litográficas y de desarrollo de película delgada. En particular, se han fabricado "alambres T" desarrollando cavidades cuánticas semiconductoras por medio de epitaxia de haz molecular, seguido por corte y sobredesarrollo en la superficie cortada; mientras que se han preparado nanoalambres de "ranura V" grabando fosos sobre una superficie y después depositando una pequeña cantidad de material en las ranuras resultantes. Una de las limitaciones significativas de estas aproximaciones es que los nanoalambres son realzados en un substrato, lo que impide el ensamble de nanoestructuras complejas 2D y 3D. También se han usado enfoques de molde para desarrollar una amplia gama de nanoalambres. Estos métodos pueden proveer buen control sobre la longitud y diámetro de los nanoalambres, aunque están limitados porque frecuentemente se producen estructuras policristalinas. El laboratorio de los presentes autores ha hecho progresos significativos para el desarrollo de un enfoque sintético general para nanoalambres semiconductores monocristalinos autónomos mediante el método LCG. En el método LCG se usa ablación por láser de un blanco sólido para generar simultáneamente racimos de catalizador de metal y átomos semiconductores reactivos a nanoescala, que producen nanoalambres por medio de un mecanismo de desarrollo vapor-líquido-sólido. Este método se ha usado para producir una amplia gama de nanoalambres del grupo IV, lll-V y I l-VI . Los presentes autores han sugerido que el tamaño del nanogrupo de catalizador determina el tamaño del alambre durante su desarrollo, y de esta manera se puede contemplar la creación de alambres con una distribución estrecha de tamaño, aprovechando los nanogrupos de catalizador monodispersos (figura 12). Aquí se utilizan coloides de oro con diámetros de nanómetros para explorar este enfoque. Se desarrollaron nanoalambres de GaP mediante LCG utilizando coloides de oro de 8.4, 18.5, y 28.2 nm de diámetro. En estos experimentos, los nanogrupos de catalizador se sostienen sobre un substrato de S1O2 y se usa ablación por láser para generar los reactivos de Ga y P a partir de un blanco sólido de GaP. La microscopía electrónica de exploración por emisión de campo (FESEM) demuestra que se obtuvieron nanoalambres con longitudes mayores de 10 m (figura 13A) usando los tres tamaños de catalizador. El examen de los extremos del nanoalambre también muestra la presencia del nanogrupo catalizador (figura 13A, inserto). Experimentos de control llevados a cabo sin los coloides de Au no produjeron nanoalambres. Las imágenes de FESEM muestran que las distribuciones de diámetro del nanoalambre son mas estrechas que las obtenidas en experimentos llevados a cabo sin los coloides catalizadores, aunque la FESEM no es un buen método para cuantificar estas distribuciones, ya que pequeñas variaciones en el plano focal pueden producir cambios significativos en el diámetro observado. El aparato de desarrollo usado en estos experimentos es similar al reportado. Se hicieron substratos colocando una rodaja de silicio con 600 nm de óxido térmico (Silicon Sense) en una solución de EtOH:H20 95:5 con N-[3-(trimetox¡sil¡I)propil]-etilendiamina al 0.4% durante 5 minutos, seguido por curación a 100- 10 °C durante 10 minutos. Se diluyeron soluciones de coloides de Au (Ted Pella) de 109-1011 partículas ImL para minimizar la agregación, y se depositaron sobre los substratos. Los substratos se colocaron en un tubo de cuarzo en el extremo de la parte final del horno con un blanco sólido de GaP colocado 3-4 cm fuera del horno en el extremo de la parte inicial. La cámara se evacuó a menos de 100 mTorr, y después se mantuvo a 250 Torr con flujo de aire de 00 sccm. El horno se calentó a 700 °C y el blanco se sometió a ablación durante 10 minutos con un láser excimer ArF ( =193 nm, 100 mJ/pulsación, 10Hz). Después de enfriar, los substratos se examinaron por medio de FESEM (LEO 982). Para análisis de TEM (JEOL 200CX y 2010) y EDAX, se depositaron nanoalambres sobre rejillas de cobre después de remover los substratos por sonicación en etanol. Para obtener una medición cuantitativa de las distribuciones de diámetro de nanoalambres producidos usando los coloides de oro, y para caracterizar mejor su estructura y composición, los autores de la presente usaron TEM. La TEM de alta resolución muestra que los alambres son monocristales (figura 13B), desarrollándose en la dirección [111], y el EDAX confirma la composición de GaP estequiométrico (Ga:P .00:0.94), dentro de los límites de esta técnica. De manera significativa, el análisis TEM extensivo de los diámetros del nanoalambre demuestra la excelente correlación con los diámetros y la dispersión del coloide catalizador (figuras 14A y 14B); esto es, para alambres desarrollados de coloides de 28.2 ± 2.6, 18.5 ± 0.9, y 8.4 ± 0.9 nm, se observan diámetros medios de 30.2 ± 2.3, 20.0 ± 1.0, y 11.4 ± 1.9 nm, respectivamente. El diámetro medio del nanoalambre es por lo general 1-2 nm más grande que el de los coloides. Los presentes autores consideran que este incremento se debe a la aleación de los reactivos Ga y P con los coloides antes de que ocurra nucleación del nanoalambre. Para los alambres de 30 nm y 20 nm (figuras 14 y 14 B), es claro que la amplitud de las distribuciones del nanoalambre refleja la del coloide, sugiriendo que la monodispersividad de los alambres está limitada solamente por la dispersividad de los coloides. Para los alambres de diámetro de 10 nm (figura 14), una pequeña ampliación (1nm) de la distribución del alambre se puede atribuir a la agregación de los coloides. El diámetro medio y la amplitud de distribución aumentaron conforme se dispersaron soluciones más concentradas del coloide en el substrato. El hecho de que la distribución tuviera picos separados por ~2.5 nm, sugiere que algunos de los alambres se desarrollan de agregados de dos coloides, aunque se requiere trabajo adicional para verificar este punto. En todos los casos, la distribución de los diámetros del alambre es mas de una orden de magnitud mas estrecha que la obtenida sin el uso de coloide catalizador (figura 14D): 43 + 24 nm. Los autores de la presente consideran que este trabajo demuestra claramente, por primera vez, la capacidad para ejercer control sistemático sobre el diámetro de nanoalambres semiconductores para una variedad de coloides. Los intentos anteriores por desarrollar nanoalambres sobre superficies con catalizadores definidos deficientemente, produjeron nanoalambres con diámetros no uniformes mayores de 50 nm. Otros intentos para controlar el diámetro de nanoalambres variando el gas portador de fondo, solo desviaron ligeramente el diámetro medio de los alambres y produjeron distribuciones de alambre mucho más amplias de las lograron los presentes autores con desarrollo mediado por coloide. En resumen, los autores de la presente han demostrado la síntesis controlada de alambres semiconductores con distribuciones de diámetro monodispersas. Estos alambres monocristalinos de alta calidad representan buenos candidatos para estudios adicionales de física de dimensión inferior, así como también para aplicaciones en varios campos de la ciencia y tecnología de nanoescala. En particular, los presentes autores consideran que la síntesis de muestras de diámetro controlado facilitará enormemente el ensamble de estos bloques de construcción de nanoescala en nanosistemas complejos y funcionales de 2D y 3D. La figura 12 es un esquema que representa el uso de coloides de oro monodispersos como catalizadores para el desarrollo de nanoaiambres semiconductores de GaP bien definidos. La figura 13A muestra una imagen FESE de nanoaiambres sintetizados de coloides de 28.2 nm (la barra de escala es 5 m). El inserto es una imagen TEM del extremo de uno de estos alambres (la barra de escala es 50 nm). La característica de alto contraste corresponde al catalizador coloidal en el extremo del alambre. La figura 13B muestra una imagen de otro alambre en esta muestra (la barra de escala es 10 nm). Los planos reticulares [111] están resueltos, mostrando que ocurre desarrollo de alambre a lo largo de este eje, en concordancia con el trabajo previo. Mediciones de la separación entre planos da una constante reticular de 0.54 nm (± 0.05 nm) para el alambre, en concordancia con el valor en masa para GaP, 0.5451 nm. Las figuras 14A-14C muestran histogramas de diámetros medidos de alambres desarrollados de coloides de 28.2 nm (figura 14A), 0.5 nm (figura 14B), y 8.4 nm (figura 14C). La línea llena muestra la distribución de alambre. La figura 14B muestra un histograma de diámetros de alambres desarrollados usando el método anterior sin coloides, en el cual se usa el láser tanto para generar los nanogrupos de Au como los reactivos de GaP. La distribución es muy amplia (desviación estándar 23.9 nm) y el diámetro medio (42.7 nm) es mayor que el de aquellos sintetizados usando el coloide catalizador predefinido. En todos los casos, los diámetros reportados de nanoalambre corresponden a los núcleos cristalinos. Las capas de óxido amorfo sobre la superficie de todos los nanoalambres son relativamente uniformes de alambre a alambre dentro del mismo experimento, pero varían de 2 a 6 nm de espesor entre las síntesis.
Síntesis general de nanoalambres semiconductores mixtos La síntesis predecible de una amplia gama de nanoalambres semiconductores multicomponentes se ha obtenido usando desarrollo catalítico asistido por láser. Se han preparado nanoalambres de materiales binarios del grupo lll-V (GaAs, GaP, InAs y InP), materiales ternarios lll-V (GaAs/P, InAs/P), compuestos binarios ll-VI (ZnS, ZnSe, CdS y CdSe) y aleaciones binarias SiGe, en cantidades en masa como monocristales de alta pureza (>90%). Los nanoalambres tienen diámetros que varían de tres a decenas de nanómetros, y longitudes que se extienden hasta decenas de mieras. La síntesis de esta amplia gama de nanoalambres semiconductores tecnológicamente importantes se puede extender a muchos otros materiales y abre oportunidades significativas en la ciencia y tecnología de nanoescala. La síntesis de materiales de nanoescala es crítica para el trabajo dirigido a la comprensión de las propiedades fundamentales de las estructuras pequeñas, la creación de materiales nanoestructurados y el desarrollo de nanotecnologías. Los nanoalambres y los nanotubos han sido un foco de atención considerable porque tienen el potencial de responder preguntas fundamentales acerca de los sistemas unidimensionales, y se espera que tengan una función central en aplicaciones que varían de la electrónica molecular a sondas de microscopio de exploración novedosas. Para explorar estas oportunidades, diversas e interesantes, se requieren materiales de nanoalambre en los cuales se pueda variar la composición química y el diámetro. Desde hace algunos años se ha hecho un considerable esfuerzo para la síntesis en masa de nanoalambres, y aunque se han hecho algunos avances usando moldes, ablación con láser, solución y otros métodos, en ningún caso se ha demostrado que un enfoque pudiera ser aprovechado de una manera predictiva para sintetizar una amplia gama de materiales de nanoalambre. Aquí, los presentes autores describen la síntesis predecible de una amplia gama de nanoalambres semiconductores binarios y ternarios del grupo lll-V, ll-VI y IV-IV, usando un método de desarrollo catalítico asistido por láser (LCG). Recientemente, los presentes autores reportaron el desarrollo de nanoalambres elementales de Si y Ge utilizando el método LCG, que aprovecha la ablación por láser para generar racimos catalíticos de diámetro nanométrico que definen el tamaño y dirigen el desarrollo de los nanoalambres cristalinos por medio de un mecanismo de vapor-líquido-sólido (VLS). Una característica clave del procedimiento de desarrollo VLS y el método LCG de los presentes autores, es que se pueden usar diagramas de fase de equilibrio para predecir los catalizadores y condiciones de desarrollo, y permitir así la síntesis racional de nuevos materiales de nanoalambre. De manera significativa, los presentes autores muestran aquí que nanoalambres semiconductores de los materiales lll-V GaAs, GaP, GaAsP, InAs, InP y InAsP, los materiales ll-Vl ZnS, ZnSe, CdS y CdSe, y aleaciones IV-IV de SiGe, pueden ser sintetizados en alto rendimiento y pureza usando este enfoque. Los semiconductores mixtos, tales como GaAs y CdSe, son blancos especialmente interesantes debido a que sus separaciones de banda directa dan origen a propiedades ópticas y electroópticas atractivas. Los nanoalambres se han preparado como monocristales con diámetros tan pequeños como 3 nm, que los coloca en un régimen de fuerte confinamiento cuántico radial, y longitudes que sobrepasan de 10 m. Estos estudios demuestran que el LCG representa un enfoque muy general y predictivo para la síntesis de nanoalambre, y además, los presentes autores consideran que la amplia gama de nanoalambres lll-V, ll-Vl y IV-IV preparados, abrirá muchas oportunidades nuevas en la investigación y tecnología de nanoescala. La predicción de las condiciones de desarrollo para nanoalambres binarios y más complejos usando el método LCG es, en principio, significativamente más difícil que los estudios previos de nanoalambres elementales de Si y Ge, debido a la complejidad de los diagramas de fase temarios y de orden superior. Sin embargo, esta complejidad se puede reducir enormemente considerando diagramas de fase pseudobinarios para el catalizador y el semiconductor mixto de interés. Por ejemplo, el diagrama de fase pseudobinario de Au-GaAs, muestra que Au-Ga-As líquido y GaAs sólido son las fases principales por arriba de 630 °C en la región rica en GaAs (figura 15). Esto implica que Au puede servir como un catalizador para desarrollar nanoalambres de GaAs mediante el método LCG, si la composición objetivo y la temperatura de desarrollo se ponen a esa región del diagrama de fase. En realidad, los autores de la presente encontraron que el LCG utilizando blancos de (GaAs)o.95Auo.os produce muestras que consisten principalmente de nanoalambres. Una imagen típica de microscopía electrónica de exploración por emisión de campo (FE-SEM) de material preparado a 890 °C (figura 16A), muestra que el producto es de tipo alambre, con longitudes que se extienden hasta 10 m o más. Los análisis de estas imágenes SEM de alta resolución muestran que por lo menos 90 % del producto producido mediante el método LCG es nanoalambre, con solo una pequeña cantidad de material de partícula. Datos de difracción de rayos X de muestras en masa pueden ser asignados a la estructura de zinc-blenda (ZB), con una constante reticular consistente con GaAS en masa; y también muestran que el material es GaAs puro hasta el nivel de 1%. Finalmente, los presentes autores observan que también se obtuvieron altos rendimientos de nanoalambre de GaAs usando catalizadores de Ag y Cu. Estos datos son consistentes con el hecho de que estos metales (M=Ag,Cu) exhiben M-Ga-As líquido y GaAs en fase sólida en las regiones ricas en GaAs de los diagramas de fase pseudobinarios, y además demuestran la predictibilidad del enfoque de LCG para el desarrollo de nanoalambre.
Se ha caracterizado en detalle la estructura y composición de los nanoalambres de GaAs usando microscopía electrónica de transmisión (TEM), difracción electrónica de haz convergente (ED) y fluorescencia de rayos X de dispersión de energía (EDX). Los estudios de TEM muestran que los nanoalambres tienen diámetros que varían de 3 nm a aproximadamente 30 nm. Una imagen típica de contraste de difracción de un solo alambre de 20 nm de diámetro (figura 17A) indica que el alambre es monocristal (contraste uniforme) de diámetro uniforme. La composición Ga:As de este alambre determinada por EDX, 51.4:48.6, es la misma, dentro de los límites de sensibilidad del instrumento, que la composición obtenida del análisis de un estándar de cristal de GaAs. Además, el patrón ED grabado perpendicularmente al eje mayor de este nanoalambre (inserto, figura 17A), puede ser asignado por el eje de la zona <1 2> de la estructura ZB de GaAs, y de esta manera muestra que ocurre desarrollo a lo largo de la dirección [111]. Mediciones extensas de nanoalambres individuales de GaAs muestran que el desarrollo ocurre a lo largo de las direcciones <1 1> en todos los casos. Esta dirección y la estructura monocristalina se confirman adicionalmente por medición de imágenes TEM de retículo resuelto (por ejemplo, figura 17B), que muestran claramente los planos reticulares (111) (separación 0.32+/-0.01nm; GaAs en masa, 0.326 nm) perpendiculares al eje del alambre. Finalmente, los estudios de TEM revelan que la mayoría de los nanoalambres terminan en un extremo con una nanopartícula (inserto, figura 16A). El análisis EDX indica que las nanopartículas están compuestas principalmente de Au. La presencia de nanopartículas de Au en los extremos de los nanoalambres es consiste con el diagrama de fase pseudobinario, y representa fuerte evidencia de un mecanismo de desarrollo VLS propuesto para LCG. La síntesis exitosa de nanoalambres de GaAs binarios por medio de LCG no es un caso aislado sino general de una amplia gama de materiales de nanoalambres binarios y más complejos (cuadro 1). Para extender el enfoque sintético de la presente a la escala más amplia de nanoalambres, los presentes autores reconocen que los catalizadores para LCG se pueden elegir en ausencia de diagramas de fase detallados, identificando metales en los cuales los elementos componentes del nanoalambre sean solubles en la fase líquida, pero que no forman compuestos sólidos más estables que la fase de nanoalambre deseada; esto es, el catalizador de metal ideal debe ser físicamente activo pero químicamente estable. Desde esta perspectiva, el metal noble Au debe representar un buen punto de partida para muchos materiales. Este metal noble también se ha utilizado en el pasado para el desarrollo VLS de nanoalambres soportados en superficie por medio de deposición de vapor químico orgánico-metal (MOCVD). Los nanoalambres producidos por el método MOCVD son distintos de los materiales reportados en esta comunicación en varios aspectos, que incluyen (1) los nanoalambres MOCVD son producidos sobre superficies y no en las cantidades en masa requeridas para ensamble, (2) los nanoalambres MOCVD se ahusan significativamente desde la base hasta sus extremos (esto es, no tienen diámetros uniformes), y (3) los diámetros de nanoalambre más pequeños, 10-15nm, son significativamente más grandes que los diámetros de 3-5 nm alcanzados en el presente trabajo. Finalmente, como se describe mas adelante, es importante reconocer que el presente método LCG se extiende fácilmente a muchos materiales diferentes (véase por ejemplo el cuadro 1), simplemente produciendo blancos sólidos del material de interés y catalizador. En primer lugar, los presentes autores han extendido significativamente su trabajo sobre GaAs para incluir GaP y aleaciones ternarias GaAs-ixPx. Imágenes FE-SEM del producto obtenido por LCG de blancos de (GaAs)o.9sAuo.o5 exhiben nanoalambres de alta pureza con longitudes que sobrepasan 10 m (figura 16B). Caracterizaciones TEM extensivas muestran que estos nanoalambres (i) son GaP monocristalino, (ii) crecen a lo largo de las direcciones <111> , y (iii) terminan en nanopartículas de Au (inserto, figura 16B), como era de esperar para el mecanismo LCG. Los presentes autores han analizado además los límites de su enfoque de LCG por medio de estudios de nanoalambres de aleación ternaria GaAsP. La síntesis de aleaciones ternarias lll-V es de particular interés para la ingeniería de separación de banda, que es crítica para dispositivos electrónicos y ópticos. El LCG de nanoalambres de GaAsP utilizando un blanco de GaAs0.6Po.4 con un catalizador de Au, produjo nanoalambres casi puros (figura 16C). Imágenes TEM, ED y EDX muestran que estos nanoalambres son monocristalinos, crecen a lo largo de las direcciones <111>, tienen una relación Ga:As:P de 1.0:0.58:0.41 , que es esencialmente la misma que la composición objetivo inicial, y terminan en nanogrupos que están compuestos principalmente de Au (inserto, figura 16C). Imágenes TEM de alta resolución registradas sobre nanoalambres con diámetros de aproximadamente 10 y 6 nm (figuras 17C y 17D), muestran planos reticulares bien ordenados (111) y no muestran evidencia de modulación composicional. Los presentes autores consideran que es esencialmente importante la observación de que la composición ternaria del nanoalambre se puede controlar por medio de la composición objetivo, porque provee la oportunidad de explorar cambios de energía de excitones debidos a variaciones de banda-separación (composición) y de confinamiento cuántico (tamaño). En base a los resultados anteriores, quizás no es sorprendente que los presentes autores también han usado exitosamente LCG para preparar materiales binarios y ternarios lll-V que contienen In-As-P (cuadro 1). Los presentes autores consideran que un punto más significativo es que este enfoque sintético también puede extenderse fácilmente a la preparación de muchas otras clases de nanoalambres, incluyendo los materiales ll-VI ZnS, ZnSe, CdS y CdSe (cuadro 1 ), aleaciones IV-IV de SiGe. Los casos de los nanoalambres ll-VI CdS y CdSe son especialmente importantes, porque una fase estructural estable de estos materiales, wurtcita (W), es distinta de la estructura ZB de los materiales lll-V arriba descritos y la estructura ZB de ZnS y ZnSe. De manera significativa, los presentes autores encontraron que nanoalambres de CdS y CdSe se pueden sintetizar en alto rendimiento usando el enfoque de LCG con un catalizador de Au (figura 18A). Datos de TEM y ED obtenidos en nanoalambres individuales de CdSe (por ejemplo, véase las figuras 18B y 18C), demuestran que estos materiales son monocristales con una estructura de tipo W y dirección de desarrollo <110>, que se distingue claramente de la dirección <111> de las estructuras ZB. Estudios de nanoalambres CdS (cuadro 1) muestran un comportamiento un poco más complejo; esto es, nanoalambres de tipo W con desarrollo a lo largo de dos direcciones distintas, <100> y <002>. Es posible que la dirección <002> asignada para una minoría de nanoalambres de CdS podría corresponder a la dirección <111> de una estructura ZB. Sin embargo, mediciones de difracción de rayos X hechas sobre muestras de nanoalambre en masa son consistentes con la asignación de W. Además, estudios previos de nanogrupos de CdS y CdSe de tipo W mostraron alargamiento a lo largo de la dirección <002>. Los presentes autores consideran que estudios sistemáticos de estructura de nanoalambre como una función de la temperatura de desarrollo, deben ayudar a elucidar el origen de estos resultados para CdS, y también podrían dar una idea de cómo se podría controlar la dirección de desarrollo del nanoalambre. Finalmente, los presentes autores han usado LCG para preparar nanoalambres de aleaciones binarias IV-IV de Si-Ge (véase cuadro 1). Utilizando un catalizador de Au, fue posible sintetizar nanoalambres monocristalinos sobre todo la escala de composición de S -xGex. A diferencia del caso de GaAsP arriba expuesto, las aleaciones de Si-Ge no exhiben las mismas composiciones que los blancos iniciales. En su lugar, la composición varía continuamente dentro del reactor de desarrollo con materiales ricos en Si producidos en la región central más caliente y materiales ricos en Ge producidos en el extremo más frío. Específicamente, el desarrollo LCG a partir de un blanco de (Si0.7oGe0.3o)o.95Auo.o5 a 1 150 °C produjo nanoalambres con una relación Si:Ge de 95:5, 81 :19, 74:26, 34:66 y 13:87, desde el centro al extremo del horno, respectivamente. Esta variación de composición se presenta por el hecho de que las temperaturas óptimas de desarrollo de los dos materiales de nanoalambre individuales son muy diferentes. Estas diferencias pueden aumentar la dificultad para sintetizar aleaciones de composición controlada, aunque los resultados de la presente también muestran que esto se puede aprovechar para preparar una gama de composiciones de aleación en un solo experimento de desarrollo. En conclusión, los presentes autores han sintetizado una amplia gama de nanoalambres semiconductores monocristalinos compuestos, binarios y ternarios, utilizando la presente técnica de LCG. Los autores consideran que estos resultados demuestran claramente la generalidad de este enfoque para la síntesis racional de nanoalambres. Se espera que la disponibilidad de estos nanoalambres semiconductores monocristalinos de alta calidad facilite oportunidades fascinantes en la ciencia y tecnología en la escala de nanómetros. Por ejemplo, estos nanoalambres se pueden usar para probar el confinamiento, dinámica y transporte de excitones en 1 D, y pueden servir como bloques de construcción ópticamente activos para materiales nanoestructurados. Además, controlando adicionalmente el desarrollo, los autores consideran que su enfoque de LCG se puede usar para sintetizar estructuras más complejas de nanoalambre, incluyendo homo- y heterouniones de un solo alambre súper redes, y de esta manera pueden permitir la síntesis de diodos emisores de luz y dispositivos de láser de nanoescala. Se ha descrito anteriormente el aparato y los procedimientos generales del desarrollo LCG de nanoalambres. Los blancos usados en estas síntesis consistieron de (material)o.95Au0.o5- Las condiciones típicas usadas para la síntesis-fueron (i) 100-500 torr Anhfe (95:5); flujo de gas (ii) 50-150 sscm; y (iii) ablación con un láser Nd:YAG pulsado (?=1064 nm; velocidad de pulsación 10Hz; potencia promedio 2.5W). Las temperaturas específicas usadas para el desarrollo de diferentes materiales de nanoalambre se dan en el cuadro 1. Los productos de nanoalambre se recogieron en el extremo frío en la parte final del horno. Las muestras de nanoalambre se caracterizaron usando difracción de rayos X (SCINTAG XDS 2000), FE-SEM (LEO 982), y TEM (Philips 420 y JEOL 2010). También se hicieron mediciones de difracción electrónica y análisis de composición (EDX) sobre las TEMs. Se prepararon muestras para el análisis TEM de la siguiente manera: las muestras se sometieron brevemente a sonicación en etanol, que suspendió el material de nanoalambre, y después se colocó una gota de suspensión sobre una rejilla de TEM y se dejó secar. Los métodos mediados por molde usando membranas y nanotubos se han usado para preparar varios materiales. Sin embargo, estos nanoalambres típicamente tienen diámetros >10 nm, que son más grandes que los deseados para fuertes efectos de confinamiento cuántico, y frecuentemente tienen estructuras policristallnas que hacen difícil probar las propiedades físicas intrínsecas. El cuadro 1 es un resumen de los nanoalambres monocristalinos sintetizados. Las temperaturas de desarrollo corresponden a las escalas exploradas en estos estudios. Los diámetros mínimo (D Min) y promedio (D Prom) del nanoalambre se determinaron de imágenes TEM y FE-SEM. Las estructuras se determinaron usando difracción electrónica e imágenes de TEM de red resuelta: tipos de estructura: ZB, blenda de zinc; W, wurtcita, y D, diamante. Las composiciones se determinaron de mediciones EDX hechas sobre nanoalambres individuales. Todos los nanoalambres se sintetizaron usando Au como catalizador, excepto GaAs, para el cual también se usó Ag y Cu. Los nanoalambres de GaAs obtenidos con catalizadores de Ag y Cu tienen el mismo tamaño, estructura y composición que los obtenidos con el catalizador de Au.
Material Temp. de D D Estructura Dirección Relación de desarrollo Min Max de desarrollo componentes (°C) (nm) (nm) GaAs 800-1030 3 19 ZB <111> 1.00:0.97 GaP 870-900 3-5 26 ZB <111> 1.00:0.98 GaASo.ePo.4 800-900 4 18 ZB <111> 1.00:0.58:0.41 InP 790-830 3-5 25 ZB <111> 1.00:0.98 InAs 700-800 3-5 11 ZB <111> 1.00:1.19 lnAs0.5Po.5 780-900 3-5 20 ZB <11 1> 1.00:0.51 :0.51 ZnS 990-1050 4-6 30 ZB <111> 1.00:1.08 ZnSe 900-950 3-5 19 ZB <11 1> 1.00:1.01 CdS 790-870 3-5 20 W <100> 1.00:1.04 <002> CdSe 680-1000 3-5 16 W <100> 1.00:0.99 Si1-xGex 820-1150 3-5 18 D <111> Si -xGex La figura 15 muestra un diagrama de fase pseudobinario para Au y GaAs. El componente líquido Au-Ga-As es designado como L. Las figuras 16A-16C muestran imágenes FE-SEM de nanoalambres de GaAs (Fig.16A), GaP (Fig. 16B) y GasAs0.6Po.4 (Fig.16.C), preparados por LCG. Las barras, de escala en las figuras 6A-16C son de 2 m. Los insertos en las figuras 16A-16C son imágenes TEM de nanoalambres GaAs, GaP y GaAs0.6Po.4, respectivamente. Las barras de escala son todas de 50 nm. Las características de alto contraste (oscuro) corresponden a los catalizadores de nanogrupos solidificados. La figura 17A muestra una imagen TEM de contraste de difracción de un nanoalambre de GaAs de aproximadamente 20 nm de diámetro. El inserto muestra un patrón de difracción electrónico de haz convergente (ED) registrado a lo largo del eje de la zona < 12>. La dirección [111] del patrón ED es paralelo al eje del alambre, y de esta manera muestra que ocurre desarrollo a lo largo de la dirección [111], La barra de escala corresponde a 20 nm. La figura 17B muestra una imagen TEM de alta resolución de un nanoalambre de GaAs de aproximadamente 20 nm de diámetro. La separación reticular perpendicular al eje del nanoalambre, 0.32 ± 0.01 nm, está en buena concordancia con la separación de 0.326 nm de los planos ( 11) en GaAs en masa. La barra de escala corresponde a 10 nm. Las figuras 17C y 17D muestran imágenes TEM de alta resolución de nanoalambres de GaAs0.6Po.4 de 10 y 6 nm de diámetro, respectivamente. Los planos reticulares (111) (perpendiculares a los ejes del alambre) están claramente resueltos en los tres nanoalambres. Las barras de escala en las figuras 17C y 17D son de 5 nm. La figura 18A muestra una imagen FE-SEM de nanoalambres de CdSe preparados por medio de LCG. La barra de escala corresponde a 2 m. El inserto en la figura 18A es una imagen TEM de un nanoalambre individual de CdSe que exhibe nanogrupo (rasgo oscuro) en el extremo del alambre. EDX muestra que el nanogrupo está compuesto principalmente de Au. La barra de escala es de 50 nm. La figura 18 muestra una imagen TEM de contraste de difracción de un nanoalambre de CdSe de 18 nm de diámetro. El contraste uniforme indica que el nanoalambre es un monocristal. El inserto en la figura 18B es un patrón ED, que ha sido asignado a la estructura de wurtcita, registrada a lo largo del eje de la zona <001>. La dirección [110] del patrón ED es paralela al eje del alambre, y de esta manera muestra que ocurre desarrollo a lo largo de la dirección [110]. La barra de escala es de 50 nm. La figura 18C muestra una imagen TEM de alta resolución de un nanoalambre de CdSe de aproximadamente 13 nm de diámetro que exhibe planos reticulados bien resueltos (100). La separación reticular experimental, 0.36 ± 0.01 nm, es consistente con la separación de 0.372 nm en cristales en masa. La orientación de 30° (100) de los planos reticulares con respecto al eje del nanoalambre es consistente con la dirección de desarrollo [1 0] determinada por ED. La barra de escala corresponde a 5 nm.
Desarrollo catalítico asistido por láser de nanoalambres monocristalinos de GaN Se han sintetizado nanoalambres monocristalinos de GaN en cantidades en masa usando desarrollo catalítico asistido por láser (LCG). La ablación por láser de un blanco compuesto (GaN, Fe) genera nanogrupos líquidos que sirven como sitios catalíticos que confinan y dirigen el desarrollo de nanoalambres cristalinos. La microscopía electrónica de exploración por emisión de campo muestra que el producto consiste principalmente de estructuras de tipo alambre, con diámetros del orden de 10 nm, y longitudes que exceden en mucho 1 m. Los análisis de difracción de rayos X en polvo de muestras de nanoalambre en masa pueden ser asignadas a la estructura de wurtcita de GaN, e indican >95% de pureza de fase. La microscopía electrónica de transmisión, difracción electrónica de haz convergente, y análisis de fluorescencia de rayos X dispersiva de energía, de nanoalambres individuales, muestran que son monocristales de GaN con una dirección de desarrollo [100]. La síntesis de cantidades en masa de nanoalambres monocristalinos de GaN y otros materiales de nitruro semiconductores tecnológicamente importantes, abriría muchas oportunidades para estudios y aplicaciones fundamentales adicionales. Aquí se reporta la síntesis en masa de nanoalambres monocristalinos de GaN. La ablación con láser de un blanco compuesto de GaN y un metal catalítico, genera nanogrupos líquidos que sirven como sitios reactivos confinando y dirigiendo el desarrollo de nanoalambres cristalinos. La microscopía electrónica de exploración por emisión de campo (FE-SEM) muestra que el producto consiste principalmente de estructura de tipo alambre. Los análisis de difracción de rayos X en polvo (PXRD) de muestras de nanoalambre en masa, pueden ser asignados a la estructura de wurtcita de GaN, e indican >95% de pureza de fase. La microscopía electrónica de transmisión (TEM), difracción electrónica de haz convergente (CBED), y fluorescencia de rayos X dispersiva de energía (EDX), de nanoalambres individuales, muestran que son monocristales de GaN con una dirección de desarrollo [100]. Los materiales de GaN nanoestructurados han atraído un gran interés durante la pasada década debido a su significativo potencial para la optoelectrónica. Estos estudios se han enfocado principalmente a puntos cuánticos cero dimensionales (0D) y estructuras de cavidad cuánticas bidimensionales (2D), que pueden ser sintetizadas fácilmente usando los métodos establecidos. Las investigaciones de nanoalambres de GaN unidimensionales (1D), que podrían originar oportunidades únicas en investigación básica y aplicada, han sido limitadas debido a las dificultades asociadas con su síntesis. Específicamente, ha habido solo un reporte de desarrollo de nanoalambre de GaN. En este trabajo, se usaron nanotubos de carbono como moldes en presencia de Ga-óxido y vapor de NH3 para producir nanoalambres de GaN. Los autores de la presente han aprovechado el enfoque sintético predecible para desarrollar nanoalambre de GaN, denominado desarrollo catalítico asistido por láser (LCG). En este método, se usa un láser pulsado para vaporizar un blanco sólido que contiene el material deseado y un catalizador, y los nanogrupos líquidos resultantes formados a temperatura elevada dirigen el desarrollo y definen el diámetro de nanoalambres cristalinos por medio de un mecanismo de desarrollo vapor-líquido-sólido. Una característica clave de este método es que el catalizador usado para definir el desarrollo 1D se puede seleccionar de datos de diagrama de fase y/o del conocimiento de la reactividad química. Un enfoque relacionado denominado desarrollo en fase de solución-líquido-sólido ha sido usado por Buhro y colaboradores para preparar nanoalambres de varios materiales lll-V en solución, aunque no nitruros. En el caso de GaN, no está disponible información detallada sobre diagramas de fase temarios relevantes para LCG (es decir, catalizador-Ga-N). Sin embargo, los autores de la presente pueden utilizar el conocimiento del proceso de desarrollo para elegir racionalmente un catalizador. Específicamente, el catalizador formaría una fase líquida miscible con GaN pero no formaría una fase sólida más estable bajo las condiciones de desarrollo del nanoalambre. El principio guiador sugiere que el Fe, que disuelve tanto Ga como N, y no forma un compuesto más estable que GaN, será un buen catalizador para el desarrollo de nanoalambre de GaN por medio de LCG. En la figura 19 se muestra la evolución general del nanoalambre desarrollado después de la generación del nanogrupo catalítico por ablación de láser. Significativamente, los autores de la presente encontraron que el LCG utilizando un blanco de GaN/Fe produce un alto rendimiento de estructuras de tipo alambre con diámetros de nanómetros. Una imagen FE-SEM típica del producto producido por LCG (figura 20A) muestra que el producto consiste principalmente de estructuras 1D con diámetros del orden de 10 nm y longitudes que sobrepasan en mucho 1 m; esto es, nanoalambres con alta relación de aspecto. Los datos FE-SEM también muestran que los productos consisten de aproximadamente 90% de nanoalambres, siendo el resto nanopartículas. Los presentes autores también han determinado la estructura general del cristal y la pureza de fase de las muestras de nanoalambre en masa usando PXRD (figura 20B). Todos los picos de difracción relativamente pronunciados en el patrón de PXRD se pueden asignar a una estructura de wurtcita con constantes reticulares de a=3.187 y c=5.178 Á. Estos valores están en buena concordancia con los valores en la literatura para GaN en masa: a=3.189, c=5.182 Á. Además, la comparación de la señal de fondo y los picos observados indica que la fase de wurtcita de GaN representa >95% del material cristalino producido en la presente síntesis. El aparato experimental de LCG es similar al reportado previamente. Se colocó un blanco compuesto de GaN/Fe (radio atómico (GaN): Fe=0.95:0.05) con un tubo de cuarzo en el centro de un horno. El sistema experimental se evacuó a 30 mtorr, y después se volvió a llenar con gas amoniaco anhidro. Aunque la presión y la velocidad de flujo se mantuvieron a aproximadamente 250 torr y 80 sccm, respectivamente, la temperatura del homo se aumentó a 900 °C, a 30°C/minuto. Después se usó un láser Nd-YAG pulsado (1064 nm, 8 ns de amplitud de pulsación, repetición 10 Hz, potencia promedio 2.5 W) para erosionar el blanco con una duración de ablación típica de 5 minutos. Después de la ablación, el horno se apagó y se dejó enfriar a temperatura ambiente. Después se ventiló el sistema y se recolectaron polvos amarillentos claros del extremo de la pared interna del tubo de cuarzo. El producto se usó directamente para estudios de FE-SEM y PXRD. El producto se suspendió en etanol y después se transfirió a rejillas TEM para mediciones de TEM, CBED y EDX. La morfología y estructura y composición de los nanoalambres de GaN han sido caracterizadas en mayor detalle usando TEM, CBED y EDX. Los estudios TEM muestran que los nanoalambres son rectos con diámetros uniformes, y típicamente terminan en una nanopartícula en un extremo. La figura 20A muestra una imagen de contraste de difracción, representativa de un nanoalambre. El contraste uniforme a lo largo del eje del alambre indica que el nanoalambre es un monocristal. La nanopartícula (oscuro, rasgo de alto contraste) observada en el extremo del nanoalambre tiene el aspecto que era de esperar después de cristalización del nanogrupo líquido (figura 19). Los presentes autores también han usado EDX para manejar la composición de los nanoalambres y las nanopartículas terminales. Datos registrados en el nanoalambre muestran solo Ga y N en una relación aproximadamente igual a un estándar de GaN, mientras que las nanopartículas contienen Ga, N y Fe. La presencia de Fe (con Ga y N) solo en la nanopartícula terminal confirma la naturaleza catalítica del Fe en la síntesis. Para probar mas la importancia del catalizador, los presentes autores también han investigado el desarrollo de nanoalambre de GaN usando un catalizador de Au. El oro se ha usado recientemente como un catalizador para el desarrollo de varios nanoalambres de material lll-V y ll-VI, y por tanto se podría esperar que también funcionara efectivamente en el desarrollo de nanoalambres de GaN. Sin embargo, el Au exhibe baja solubilidad de N y por lo tanto puede no transportar eficientemente N a la interfase líquido/sólido de desarrollo. Consistentemente con este análisis, los autores de la presente no han podido obtener nanoalambre de GaN utilizando el catalizador de Au. Consideran que esto destaca la importante función del catalizador y el cómo puede ser elegido racionalmente. Finalmente, los presentes autores han caracterizado la estructura de nanoalambres de GaN en mayor detalle utilizando CBED y TEM de alta resolución (HRTEM). Un patrón típico de CBED (inserto de la figura 21A) de un nanoalambre exhibe un patrón de difracción bien definido consistente con la estructura monocristalina inferida de las imágenes de contraste de difracción. La asignación de este patrón demuestra además que la dirección [100] está alineada a lo largo del eje del alambre. Además, la figura 21 B muestra una imagen HRTEM de red resuelta de un nanoalambre de GaN con aproximadamente 10 nm de diámetro. La imagen, que fue registrada a lo largo del eje de la zona <001>, muestra claramente la estructura monocristalina del nanoalambre y los planos reticulares a lo largo de las direcciones [100], [010] y [-110]. Esta imagen demuestra que la dirección [100] corre paralela al eje del alambre, y confirma así la dirección de desarrollo [100] en los nanoalambres de GaN. En conclusión, los presentes autores han aprovechado el método LCG para la síntesis racional de nanoalambres de GaN. Se obtuvieron nanoalambres de GaN altamente puros como monocristales, con una dirección de desarrollo única [100]. Los presentes autores consideran que este enfoque, que se basa en la elección predecible de catalizador y condiciones de desarrollo, puede extenderse fácilmente a la síntesis de InN, aleaciones (Galn)N, y nanoalambres de nitruro relacionados. Se espera que la síntesis en cantidades en masa de nanoalambres monocristalinos de GaN y otros materiales de nitruro semiconductores tecnológicamente importantes, abra muchas oportunidades para estudios básicos y aplicaciones posteriores. La figura 19 es un diagrama esquemático que muestra el desarrollo de nanoalambre GaN por medio de desarrollo catalítico asistido por láser. La figura 20A muestra una imagen FEM-SEM (LEO 982) de nanoalambres de GaN en masa sintetizados por LCG. La barra de escala corresponde a 1 m. La figura 20B muestra un patrón de PXRD (Scintag, XDS2000) registrado sobre nanoalambres de GaN en masa. Los números arriba de los picos corresponden a los valores (hkl) de la estructura de wu rtcita. La figura 21A muestra una imagen TEM de contraste de difracción (Philips, EM420) de un nanoalambre GaN que termina en una nanopartícula tallada de contraste superior (más oscuro). El inserto en la figura 21A muestra un patrón CBDE registrado a lo largo del eje de la zona <001> sobre la región indicada por el círculo blanco. La barra de escala blanca corresponde a 50 nm. La figura 21 B muestra una imagen HRTE (JEOL 2010) de otro nanoalambre GaN con un diámetro de aproximadamente 10 nm. La imagen fue tomada a lo largo del eje de la zona <001>. Las direcciones [100], [010] y [-110] están indicadas con el paralelo [100] al eje del alambre. La barra de escala blanca corresponde a 5 nm.
Electrónica de nanoescala y dispositivos optoelectrónicos ensamblados de bloques de construcción de nanoalambre de fosfuro de indio Nanoestructuras unidimensionales tales como nanoalambres (NWs) y nanoatubos (TNs), son idealmente adecuados para transporte eficiente de portadores de carga y excitones, y por lo tanto se espera que sean bloques de construcción críticos para electrónica y optoelectrónica de nanoescala. Estudios de transporte eléctrico en NTs de carbono han conducido a la creación de los transistores de efecto de campo (FETs), transistores de un solo electrón, uniones de rectificación y sensores químicos. Estos resultados indican posibles aplicaciones interesantes de dichos materiales, aunque el uso de bloques de construcción de NTs es muy limitado porque no es posible el desarrollo y/o ensamble selectivo de NTs semiconductores o metálicos. El uso de estructuras de nanoescala como bloques de construcción para ensamble de abajo-arriba de dispositivos activos y arreglos de dispositivo, que puede eliminar la necesidad de líneas de fabricación costosas, requerirán que las propiedades electrónicas de los diferentes bloques sean tanto definidas como controlables. Para este fin, los autores de la presente reportan el ensamble racional de dispositivos de nanoescala funcionales a partir de bloques de construcción de NW semiconductores compuestos en los cuales las propiedades eléctricas se han controlado mediante impurificación. Mediciones de transporte dependiente de compuerta demuestran que se pueden sintetizar NWs de fosfuro de indio (InP) con impurificación controlada de tipo n y de tipo p, y pueden funcionar como FETs de nanoescala. Además, la disponibilidad de materiales bien definidos de tipo n y p ha permitido la creación de uniones p-n formando arreglos cruzados de NW. Mediciones de transporte revelan que las uniones p-n de nanoescala exhiben rectificación de corriente bien definida.
Significativamente, las uniones p-n de InP polarizadas en directo exhiben fuerte emisión de luz cuántica, haciendo quizás de estas estructuras los diodos emisores de luz mas pequeños creados hasta la fecha. Finalmente, se muestra que el ensamble dirigido de campo eléctrico es una estrategia capaz de crear dispositivos altamente integrados y funcionales a partir de estos bloques de construcción de nanoescala. Se han preparado NWs de InP monocristalinos por medio de desarrollo catalítico asistido por láser (LCG), que se ha descrito previamente. Los NWs de InP de tipo n y de tipo p se prepararon usando telurio (Te) y zinc (Zn) como impurificantes, respectivamente, y se encontró que eran de alta calidad, similar a los NWs producidos sin la adición de impurificantes. Imágenes de microscopía electrónica de exploración por emisión de campo (FE-SEM) de NWs de InP impurificados con Zn, tal como se sintetizaron (figura 22A), demuestran que los alambres se extienden hasta décimas de mieras de longitud con diámetros del orden de los 10 nanómetros. Imágenes de microscopía electrónica de transmisión de alta resolución (TEM) (inserto, figura 22A), muestran adicionalmente que los NWs impurificados son monocristalinos con direcciones de desarrollo <111 >. Generalmente es visible una sobrecapa amorfa de 1-2 nm sobre los NWs en las imágenes TEM. Esta capa delgada es atribuida a óxidos formados cuando los NWs se exponen al aire después de la síntesis. Se encontró que la composición general de NWs individuales determinada por análisis de rayos X dispersivos de energía (EDX), era ln:P 1 :1 , confirmando así la composición estequiométrica de los NWs. Sin embargo, el EDX y otros métodos analíticos elementales son insuficientemente sensibles para determinar el nivel de impurificación en NWs individuales. Para confirmar la presencia y tipo de impurificantes en los NWs, los autores de la presente han realizado mediciones de transporte dependientes de compuerta de dos terminales sobre NWs individuales. En estas mediciones, la conductancia de NW responderá de una manera opuesta al cambio en el voltaje de compuerta (Vg) para NWs de tipo n y tipo p. Específicamente, Vg>0 conducirá a una acumulación de electrones y a un aumento de conductancia para NWs de tipo n, mientras que la misma compuerta aplicada suprimirá huecos y reducirá la conductancia para NWs de tipo p. Las figuras 22B y 22C y 100C muestran las curvas típicas l-V dependientes de compuerta obtenidas de NWs individuales impurificados con Te y Zn, respectivamente. Las curvas l-V son aproximadamente lineales para ambos .tipos de NWs a Vg=0, indicando que los electrodos de metal hacen contacto óhmico con los NWs. Los datos de transporte (figura 22B) registrados sobre los NWs impurificados con Te muestran un aumento de conductancia para Vg>0, mientras que la conductancia disminuye para Vg<0. Estos datos muestran claramente que los NWs de InP impurificados con Te son de tipo n. Datos de transporte dependientes de compuerta registrados en NWs impurificados con Zn, muestran cambios opuestos en conductancia con variación en Vg en comparación con los NWs de InP impurificados con Te de tipo n. Específicamente, para Vg>0, la conductancia disminuye y para Vg<0, la conductancia aumenta (figura 22C). Estos resultados demuestran que los NWs de InP impurificados con Zn son de tipo p. Estos resultados son muy reproducibles. Mediciones hechas sobre veinte NWs individuales, con diámetros que varían de 20 nm a 100 nm, muestran efectos de compuerta en cada caso, que son consistentes con el impurificante usado durante la síntesis del NW de InP. Además, el voltaje de compuerta se puede usar para suprimir completamente electrones y huecos en los NWs de tipo n y p, de tal modo que la conductancia se hace inmensamente pequeña. Por ejemplo, la conductancia del NW en la figura 22B se puede conmutar de un estado conductor (encendido) a un estado aislante (apagado) cuando Vg es menor o igual a -20 V, y de esta manera funciona como un FET. La modulación de conductancia puede ser tan grande como 4-5 órdenes de magnitud para algunos de los NWs. El voltaje de conmutación relativamente grande está relacionado con la barrera de óxido gruesa (600 . nm) usada en estas mediciones. Este comportamiento dependiente de compuerta es similar al de los FETs semiconductores de óxido de metal (MOS), y los estudios recientes de FETs de NT semiconductores. Una distinción importante del presente trabajo con respecto a NTs, es que se puede lograr un comportamiento de semiconducción predecible en cada NW. Tomados juntos, estos resultados ilustran claramente que se pueden sintetizar NWs de InP monocristalinos con tipo de portador controlado. Debido a que estos NWs son producidos en cantidades en masa, representan un material fácilmente disponible para ensamblar dispositivos y arreglos de dispositivo. La disponibilidad de bloques de construcción de NW de tipo n y p bien definidos abre la posibilidad de crear dispositivos funcionales complejos formando uniones entre dos o más alambres. Para aprovechar esta oportunidad interesante, los autores de la presente estudiaron el comportamiento de transporte de uniones n-n, p-p y p-n, formadas cruzando dos NW de tipo n, dos de tipo p, y uno de tipo n y de tipo p, respectivamente. La figura 23A muestra un dispositivo NW cruzado representativo, formado con un NW de 29 nm y 40 nm de diámetro. Los cuatro brazos están destinados como A, B, C, D, por simplicidad de la descripción siguiente. Significativamente, los tipos de uniones estudiados son controlables para cada experimento, ya que se pueden seleccionar los tipos de NWs usados para producir la unión cruzada antes de ensamblar. Las figuras 23B y 23C muestran los datos de corriente-voltaje (I-V) registrados en las uniones n-n y p-p, respectivamente. Para ambos tipos de uniones, los datos de transporte registrados en los NWs individuales (AC, BD), muestran comportamiento lineal o casi lineal de l-V (curvas 80, figura 23B, y curva 82, figura 23C). Estos resultados muestran que los electrodos de metal usados en los experimentos hacen contacto óhmico o casi óhmico con los NWs, y no harán contribuciones lineales a las mediciones l-V a través de las uniones. En general, mediciones de transporte hechas a través de las uniones n-n y p-p, muestran comportamiento lineal o casi lineal y permiten inferir dos puntos importantes acerca de las uniones hechas de esta manera.
En primer lugar, el óxido de interfase entre NWs individuales no produce una barrera de tunelizacion significativa, tal como una barrera que conduzca a comportamiento l-V altamente no lineal. En segundo lugar, las curvas l-V registradas a través de cada par (AB, AD, CB, CD) de brazos adyacentes, muestra un nivel de corriente similar que es más pequeño que el de los NWs individuales mismos. Estos resultados muestran que las uniones dominan el comportamiento de transporte. Finalmente, estos datos indican que los NWs individuales hacen contacto eléctrico razonablemente bueno uno con otro, a pesar de la pequeña área de contacto (10"12-10"i0 cm2) y un método simple de fabricación de unión. El buen contacto entre NWs individuales provee la base para aprovechar estos NW para hacer dispositivos funcionales. Como un ejemplo, los autores han hecho uniones p-n a partir de NWs cruzados de tipo p y n. Estas uniones se pueden hacer reproduciblemente por medio de deposición secuencia! de soluciones diluidas de NWs de tipo n y p con secado intermedio. La figura 23 D muestra comportamiento tipo l-V de una unión p-n cruzada de NW. La l-V lineal de los componentes NWs individuales de tipo n y p (curvas 84 y 86) indica contacto óhmico entre los NWs y electrodos de metal. El comportamiento de transporte a través de la unión p-n (curvas 88) muestra una clara rectificación de corriente; es decir, poca corriente fluye en polarización inversa, mientras que hay un inicio pronunciado de corriente en polarización directa. Significativamente, el comportamiento es similar para uniones p-n de semiconductor en masa, que forman la base de muchos dispositivos electrónicos y optoelectrónicos críticos. En una unión estándar p-n, la rectificación surge de la barrera de potencial formada en la interfase entre los materiales de tipo p y n. Cuando la unión se polariza en directo (lado p polarizado positivamente), la barrera se reduce y una corriente relativamente grande puede fluir a través de la unión; por otra parte, solo puede fluir poca corriente en polarización inversa, ya que la barrera se incrementa más. Existen varias razones por las cuales los presentes autores consideran que la rectificación observada se debe a la unión p-n formada en el punto de desarrollo entre los NWs de InP de tipo p y tipo n. En primer lugar, el comportamiento l-V lineal o casi lineal de NWs individuales de tipo p y n usados para hacer ia unión, muestra que se ha hecho contacto óhmico entre los NWs y electrodos de metal. Esto excluye la posibilidad de que surja rectificación de diodos Schottky de metal-semiconductor. En segundo lugar, el comportamiento l-V de la unión, determinado a través de cada par (AB, AD, CD, CD) de electrodos adyacentes (curvas 88 en la figura 23D), exhibe un efecto de rectificación similar y un nivel de corriente que también es mucho más pequeño que el nivel de corriente a través de los NWs individuales. Estos resultados demuestran que la unión domina el comportamiento l-V. En tercer lugar, mediciones de cuatro terminales en las cuales se pasa corriente a través de dos electrodos adyacentes (por ejemplo A-B), mientras que se mide la caída de voltaje de la unión a través de dos electrodos independientes (por ejemplo C-D), exhiben l-V y rectificación similares, con solo una caída de voltaje ligeramente más pequeña (0.1-0.2V) en comparación con las mediciones de dos terminales en el mismo nivel de corriente. Finalmente, mediciones hechas sobre 10 uniones p-n independientes, mostraron rectificación similar en los datos l-V; esto es, solo puede fluir corriente significativa a través de las uniones p-n cuando el NW de tipo p está polarizado positivamente. Los datos anteriores muestran de manera no ambigua que los presentes autores pueden ahora fabricar racionalmente uniones p-n de nanoescala. En semiconductores de separación de banda directa como InP, la unión p-n forma la base de los dispositivos optoelectrónicos críticos, incluyendo diodos emisores de luz (LED) y láseres. Para determinar si los presentes dispositivos de nanoescala podrían comportarse similarmente, los presentes autores han estudiado la fotoluminiscencia (PL) y electroluminiscencia (EL) de uniones cruzadas p-n de NW. Significativamente, la EL puede ser observada fácilmente de estas uniones de nanoescala en polarización directa. La figura 24A muestra una imagen de EL tomada de una unión p-n típica de NW en polarización directa, y el inserto muestra la imagen PL de una unión NW cruzada. La imagen PL muestra claramente dos estructuras alargadas de tipo alambre y la imagen EL muestra que la luz viene desde una fuente de tipo punto. La comparación de las imágenes EL y PL muestra que la posición del máximo de EL corresponde al punto de cruzamiento en la imagen PL, demostrando así que la luz viene en realidad de la unión p-n de NW. La l-V característica de la unión (inserto, figura 24B) muestra una clara rectificación con un comienzo pronunciado de corriente a ~1.5 volts. La curva de intensidad de EL contra voltaje de la unión muestra que puede ser detectada luz significativa con el sistema de la presente a un voltaje tan bajo como .7 volts. La intensidad de EL aumenta rápidamente con el voltaje de polarización y se asemeja al comportamiento l-V. El espectro de EL (figura 24C) muestra una intensidad máxima alrededor de 820 nm que es desviada significativamente al azul con respecto al espacio de banda en masa de InP (925 nm). La desviación al azul se debe en parte al confinamiento cuántico de los excitones, aunque también pueden contribuir otros factores. La importancia del confinamiento cuántico se puede ver claramente en los resultados de EL registrados de uniones p-n ensambladas de NWs de diámetro más pequeño (y más grande) (figura 24D), que muestran desviaciones de azul más grandes (más pequeñas). La capacidad para sintonizar el color con el tamaño en estos nanoLEDs podría ser especialmente útil en el futuro. La eficiencia cuántica (electrón a fotón) de estos dispositivos iniciales es relativamente baja, ~0.001 %, lo cual no es sorprendente puesto que se ha puesto poca atención a la optimización. La eficiencia es realmente comparable a la de LEDs de InP en masa anteriores (-0.002%). Los presentes autores atribuyen la baja eficiencia cuántica a la fa ta de recombinación radiativa a través de estados de superficie, y consideran que este proceso nocivo puede ser reducido por pasivación de superficie. El GaN es un material semiconductor de separación de banda ancha directa, que emite luz en la región de longitud de onda corta (UV y azul) a temperatura ambiente. Los LEDs azules son importantes como emisores en donde se requiere una fuente de luz fuerte, eficiente de energía y confiable. También son importantes para permitir la producción de visualizadores de LED de color completo y lámpara blanca de LED, ya que el azul es uno de los tres colores primarios (rojo, verde y azul). Los presentes autores reportan los primeros nanoLEDs AZUL/UV hechos (región de emisión de luz del orden de 10 nm's), que se construyen con nanoalambres de GaN de tipo n y de Si de tipo p (impurificados no intencionalmente). Junto con los nanoLEDs antes reportados que emiten luz en la región de IR cercano, los presentes autores muestran el gran potencial de fabricación de LEDs con materiales diferentes, que cubrirían el espectro completo de color. La figura 25A muestra una imagen EL tomada de dos nanouniones cruzadas de Si de tipo p y de GaN de tipo n. El p-Si está impurificado con boro. La figura 25B muestra corriente contra voltaje para varios voltajes de compuerta. La nanounión muestra buena rectificación a diferentes voltajes de compuerta. El espectro EL mostrado en la figura 25C muestra emisión de luz a aproximadamente 380 nm y 470 nm. Una nanounión y p-Si tiene buena rectificación. Para hacer dispositivos basados en NW altamente integrados, finalmente se requerirán técnicas para alinear y ensamblar estos bloques de construcción en arreglos bien definidos. Para demostrar la viabilidad de esta siguiente etapa de desarrollo, los presentes autores han usado campos eléctricos (campo E) para alinear y colocar NWs individuales en arreglos paralelos y cruzados, dos geometrías básicas para integración. El ensamble dirigido de campo E se llevó a cabo colocando una solución de NWs entre electrodos (figura 26A), y después aplicando una polarización de 50-100 V. El potencial de este enfoque se ve rápidamente en el caso de alineación de unos NWs suspendidos en clorobenceno entre electrodos paralelos (figura 26B). Las imágenes FE-SEM muestran que casi todos los NWs se alinean perpendicularmente a los electrodos paralelos y a lo largo de la dirección del campo E. Los presentes autores también han usado arreglos de electrodos para colocar NWs individuales en posiciones específicas. Por ejemplo, el ensamble de campo E de NWs entre un arreglo de electrodos (figura 26C), demuestra que se pueden colocar NWs individuales para hacer pares de puente de electrodos diametral mente opuestos y formar un arreglo paralelo. Además, cambiando la dirección del campo, la alineación se puede hacer en una forma capa por capa para producir uniones cruzadas de NW (figura 26D). Estos muestran claramente que el ensamble de campo E representa una estrategia para depositar racionalmente NWs individuales con un alto grado de control direccional y espacial. Los presentes autores consideran que dispositivos funcionales altamente integrados estarán fácilmente accesibles usando sus bloques de construcción de NW en conjunto con estas técnicas de ensamble de campo E y/o otras técnicas de ensamble. Tomados en su conjunto, los resultados presentados en este documento proveen un enfoque racional para el ensamble de abajo-arriba de dispositivos electrónicos y optoelectrónicos de nanoescala. La capacidad demostrada de los presentes autores para ensamblar dispositivos activos en ausencia de líneas de fabricación de billones de dólares, es de importancia crítica para el campo, y ellos consideran que impulsa bien los avances a plazo inmediato y largo. Los presentes autores creen que la amplia gama de materiales de NW ahora disponibles y la capacidad claramente definida para controlar sus propiedades electrónicas, harán posibles LEDs de nanoescala que cubran toda la escala del espectro visible e infrarrojo cercano (por ejemplo NWs de GaN para color azul). Dichas fuentes de luz de nanoescala podrían ser útiles para crear nuevos tipos de sensores ópticos altamente paralelos y para interconexiones ópticas en nanoelectrónica. Además, el ensamble de bloques de construcción de NWs impurificados tiene claramente un gran potencial para crear muchos otros tipos de dispositivos electrónicos y posiblemente incluso láseres. Se sintetizaron NWs de InP utilizando LCG. El blanco de LCG consistía típicamente de InP 94% (radio atómico), Au 5% como catalizador, y 1% de Te o Zn como el elemento impurificante. La temperatura del horno (media) se puso a 800 °C durante el desarrollo, y el blanco se colocó en el extremo de la parte inicial en lugar de la parte media del homo. Se usó un láser Nd-YAG pulsado (8 ns, 10 hz.) (1064 nm) para vaporizar el blanco. Típicamente, el desarrollo se llevó a cabo durante 10 minutos, con los NWs recolectados en el extremo frío de la parte final del horno. Se llevó a cabo medición de transporte sobre NWs individuales usando los procedimientos publicados. Brevemente, primero se dispersaron los NWs en etanol y después se depositaron sobre substratos de silicio oxidado (600 nm de óxido, resistividad 1-10 Q*cm), con el silicio conductor usado como una compuerta posterior. El contacto eléctrico con los NWs se definió usando litografía de haz electrónico (JEOL 6400). Electrodos de contacto de Ni/ln/Au se evaporaron térmicamente. Se hicieron mediciones de transporte eléctrico usando un sistema construido en el laboratorio con ruido <1 pA bajo control de computadora. Las uniones n-n y p-p se obtuvieron por deposición aleatoria. Los autores depositaron primero NWs sobre substratos de silicio oxidado usando concentraciones relativamente altas; determinaron las posiciones de NWs cruzados y después definieron electrodos en los cuatro brazos de la cruz por medio de litografía de haz electrónico. Se usaron electrodos de Ni/ln/Au para hacer contacto con los NWs. Las uniones p-n se obtuvieron por deposición de capa por capa.
En primer lugar, se depositó una solución diluida de un tipo (por ejemplo de tipo n) de NW sobre el substrato, y se registró la posición de NWs individuales. En un segundo paso, se depositó una solución diluida del otro tipo (por ejemplo de tipo p), y se registraron las posiciones de NWs cruzados de tipo n y p. Después se definieron electrodos de metal y se midió el comportamiento de transporte. Se estudió EL con un instrumento de microluminiscencia construido en el laboratorio. Se usó PL o luz difusa (514 nm, láser de ion Ar) para localizar la posición de la unión. El láser de excitación se apagó cuando se localizó la unión y entonces la unión se polarizó en directo. Se tomaron imágenes EL con una cámara CCD enfriada con nitrógeno líquido, y se obtuvieron espectros EL dispersando EL con una rejilla de 150 líneas/mm en un espectrómetro de 300 mm. Las figuras 22A-22C ilustran impurificación y transporte eléctrico de NWs de InP. La figura 22A muestra una imagen típica de FE-SEM de NWs de InP impurificados con Zn. La barra de escala es 10 m. Inserto, imagen de TEM de red resuelta de un NW de 26 mm de diámetro. Los planos reticulares (11 ) son visibles perpendiculares al eje del alambre. La barra de escala es 10 nm. Las figuras 22B y 22C muestran comportamiento l-V dependiente de compuerta para NWs impurificados con Te y Zn, respectivamente. Los insertos en las figuras 22B y 22C muestran el NW medido con dos electrodos de contacto terminales de Ni/ln/Au. La barra de escala corresponde a 1 m. El diámetro del NW de la figura 22B es de 47 nm, mientras que el de la figura 22C es de 45 nm. Los voltajes de compuerta específicos usados en las mediciones se indican a la derecha de las figuras en las curvas l-V correspondientes. Los datos se registraron a temperatura ambiente. Las figuras 23A-23D ¡lustran uniones cruzadas de NW y propiedades eléctricas. La figura 23A muestra una imagen de FE-SEM de un dispositivo NW cruzado típico con electrodos de contacto de Ni/ln/Au. La barra de escala corresponde a 2 m. Los diámetros de los NWs son 29 nm (A-C) y 40 nm (B-D); los diámetros de los NWs usados para hacer los dispositivos estaban en la escala de 20-75 nm. Las figuras 23B-23D muestran comportamiento l-V de uniones n-n, p-p y p-n, respectivamente. Las curvas 80 y 82 corresponden al comportamiento l-V de NWs individuales n y p en las uniones, respectivamente. Las curvas 88 representan el comportamiento l-V a través de las uniones. La corriente registrada para los NWs de tipo p y n en la figura 23D está dividida entre 0 para mejor visualización. Las líneas llenas representan comportamiento de transporte a través de un par de brazos adyacentes, y las líneas de trazos representan el de los otros tres pares de brazos adyacentes. Los datos se registraron a temperatura ambiente. Las figuras 24A-24D ilustran caracterización optoeléctrica de uniones p-n de NW. La figura 24A es una imagen EL de la luz emitida de un NW polarizado en directo a 2.5 V. El inserto en la figura 24A muestra la imagen PL de la unión. Ambas barras de escala corresponden a 5 m. La figura 24B muestra intensidad de EL contra voltaje. El inserto de la figura 24B muestra las características l-V, y el inserto en el inserto muestra la imagen de FE-SEM de la misma unión. La barra de escala corresponde a 5 m. Los NWs de tipo n y de tipo p que forman esta unión tienen diámetros de 65 y 68 nm, respectivamente. La figura 24C muestra un espectro EL de la unión mostrada en la figura 24A. El espectro alcanza su máximo a 820 nm. La figura 24D muestra un espectro EL registrado de una segunda unión p-n de NW cruzado polarizado en directo. El máximo de EL ocurre a 680 nm. El inserto de la figura 24D muestra la imagen EL y demuestra que la EL se origina de la región de unión. La barra de escala es de 5 m. Los NWs de tipo n y de tipo p que forman esta unión tienen diámetros de 39 y 49 nm, respectivamente. Las figuras 26A-26D ilustran ensamble paralelo y ortogonal de NWs con campos E. La figura 26A es una vista esquemática de alineación de campo E. Los electrodos (naranja) están polarizados a 50-100 V después de depositar una gota de solución de NW sobre el substrato (azul). La figura 26B muestra un arreglo paralelo de NWs alineados entre dos electrodos paralelos. Los NWs se suspendieron en clorobenceno y se alinearon usando una polarización aplicada de 100 V. La figura 26C muestra un arreglo paralelo colocado espacialmente de NWs obtenidos después del ensamble de campo E usando una polarización de 80 V. El inserto superior en la figura 26C muestra 15 pares de electrodos paralelos con NWs individuales conectando en puente cada par de electrodos diametralmente opuestos. La figura 26D muestra una unión de NW cruzado obtenida usando alineación capa por capa, con el campo E aplicado en direcciones ortogonales en los dos pasos del ensamble. La polarización aplicada en ambos pasos fue de 80 V. Las barras de escala en las figuras 26B-26D corresponden a 0 m.
Ensamble de abaio-arriba de dispositivos electrónicos de nanoalambres de silicio Se han creado cuatro tipos de nanodispositivos funcionales importantes por medio de ensamble de abajo-arriba de nanoalambres de silicio de tipo p y n (SiNWs), con tipo y nivel de impurificante bien controlados. En todos estos dispositivos, mediciones de transporte eléctrico sobre SiNWs individuales de tipo p y n sugieren contacto óhmico o casi óhmico entre SiNWs y cables. Significativamente, cuatro mediciones de prueba a través de uniones pn consistentes de SiNWs cruzados de tipo p y tipo n, mostraron comportamiento de rectificación de corriente como era de esperar para el comportamiento de diodo pn. También se ensamblaron uniones cruzadas n+pn para crear transistores bipolares, en las cuales se obtuvieron ganancias de corriente comunes de base/emisor de hasta 0.94/16. Inversores complementarios hechos de uniones pn cruzadas, ligeramente impurificadas, mostraron un claro voltaje de salida inverso al voltaje de entrada con una ganancia de 0.13. Diodos de túnel en forma de cruces pn de SiNW fuertemente impurificados mostraron comportamiento de resistencia diferencial negativa (NDR) en polarización directa, con una relación de pico a valle (PVR) de 5 a 1. Recientemente se ha buscado afanosamente la miniaturización de la electrónica convencional. Sin embargo, los límites fundamentales de los métodos litografieos impedirán que las técnicas actuales alcancen el régimen profundo de la nanoelectrónica. Por tanto, el uso de estructuras de nanoescala como bloques de construcción para el ensamble de abajo-arriba de dispositivos integrados, en donde se espera que tanto la fabricación como el ensamble de los bloques individuales sea barata, puede eliminar en gran medida el costo de las líneas de fabricación manteniendo al mismo tiempo algunos conceptos que se han visto exitosos en la microelectrónica. Las estructuras unidimensionales, tales como nanoalambres (NWs) y nanotubos (NTs), son candidatos ideales como bloques de construcción críticos para la nanoelectrónica. El cómo construir los nanodispositivos funcionales y los arreglos de dispositivos con estos bloques de construcción, es esencial para la ciencia y tecnología nanométrica. Los NTs se han probado como transistores de efecto de campo, transistores de un solo electrón. También se han demostrado heterouniones NT-NW, uniones intramoleculares de NT y uniones cruzadas. Sin embargo, el uso de NTs en ensamble racional está limitado por la impredecibilidad de las propiedades individuales del tubo, porque el desarrollo específico de NTs metálicos y semiconductores no es controlable, y el control de la impurificación de NTs semiconductores es difícil. Previamente, los autores de la presente demostraron la impurificación controlada de SiNWs semiconductores monocristalinos, en donde el tipo de impurificante (tipo p y tipo n) y la concentración relativa de impurificación (de ligera a degenerativa) fueron bien controlados. Estos SiNWs, cuyas propiedades son predecibles y controlables, proveen así los bloques de construcción críticos para el ensamble de abajo-arriba de dispositivos activos y arreglos de dispositivo. Es posible que los arreglos de dispositivo de SiNW muy densos puedan ser formados mediante el ensamble directo de ensamble químico, por ejemplo, la unión peptídica específica al semiconductor, interacción por apareamiento de bases de ADN y/o la interacción ligando-receptor. Para hacer dispositivos integrados funcionales, el prerrequisito es la comprensión de las propiedades eléctricas de los dispositivos activos individuales ensamblados de abajo-arriba. Aquí se reporta el ensamble racional de nanodispositivos funcionales de estos SiNWs con diámetros de 20 a 50 nm, y las propiedades eléctricas del dispositivo. Y los autores de la presente demuestran que el control del tipo de impurificante y el nivel de impurificación, da la capacidad de fabricar múltiples tipos de dispositivos electrónicos. Combinando controladamente SiNWs de niveles de impurificación variables de tipo p y n, se crearon cuatro tipos de estructuras funcionales importantes que incluyen diodos pn, transistores bipolares, inversores complementarios y diodos de túnel. Se crearon uniones pn de nanoescala en forma de uniones de SiNW cruzadas. Mediciones de transporte eléctrico sobre estas uniones pn mostraron la rectificación de corriente predecible con la física de semiconductores. Los autores aprovecharon su capacidad para construir uniones SiNW cruzadas n+pn con transistores bipolares, que se demostró que tienen ganancias de corriente base/emisor comunes de hasta 0.94/16. Los inversores hechos de cruces pn ligeramente impurificadas mostraron claramente que el voltaje de salida invierte al voltaje de entrada con ganancia de voltaje de 0.13. Y los resultados de diodos de túnel hechos de pn fuertemente impurificado mostraron comportamiento NDR en polarización directa con un PVR de 5 a 1. Los SiNWs de tipo p y tipo n se sintetizaron usando diborano y fósforo, respectivamente, como fuente impurificante durante desarrollo catalítico asistido por láser de SiNWs. Por medio de litografía de haz electrónico se definieron cables de metal en contacto con SiNWs sobre substrato de silicio impurificado con 600 nm de óxido térmico. Las uniones pn, pp y nn se formaron cruzando SiNWs de un tipo p y un tipo n, dos tipos p y dos tipos n, respectivamente. Los tipos de uniones se controlaron eligiendo los tipos de SiNWs usados para crear una unión dada. En la figura 27A se muestra una imagen típica de microscopía electrónica de exploración de emisión de campo (FE-SEM) de uniones cruzadas, en donde los cuatro cables de contacto están marcados como , 2, 3 y 4 por conveniencia de exposición. La figura 27B muestra datos de corriente contra voltaje (l-V) en una unión cruzada pn con diámetros de SiNWs de tipo p y n tan pequeños como 20.3 nm y 22.5 nm, respectivamente. Se realizaron cuatro mediciones terminales a través de la unión, haciendo fluir corriente entre dos cables adyacentes (por ejemplo cables 1-2 o cables 1-4, la dirección de corriente positiva del SiNW es del tipo p al n); y midiendo la caída de voltaje entre los otros dos cables (por ejemplo los cables 3-4 o los cables 3-2). La curva l-V a través de la unión (figura 27B, curva 130) muestra poca corriente en polarización inversa (polarización negativa en la presente disposición), y aparición de corriente muy pronunciada en polarización directa (polarización positiva). En contraste, SiNWs sencillos de tipo p (entre los cables 1-3) y tipo n (entre los cables 2-4) muestran comportamiento lineal l-V (figura 27B, curvas 110 y 120, respectivamente), que sugiere contacto óhmico (no rectificador) entre SiNWs y cables. Y de esta manera, este comportamiento rectificador debe ser causado por la unión misma. Este comportamiento puede ser explicado por medio de los diagramas de banda de energía de un diodo de unión pn. La barrera de potencial inherente forma en la unión inferíase cuando el SiNW de tipo p y n hace contacto uno con otro. Los electrones no pueden hacer túnel a través de la región de carga de amplio espacio que se forma en la ¡nterfase de la unión, pero pueden ser transportados por excitación térmica. La polarización directa disminuye la barrera de potencial inherente y así puede fluir una gran cantidad de corriente (figura 27E), mientras que la polarización inversa aumenta la barrera y por lo tanto el nivel de corriente es bajo (figura 27F). Los SiNWs de tipo p y n se dispersaron separadamente en acetona, las uniones p-n se obtuvieron por deposición secuencial. En primer lugar, la solución de un tipo de SiNWs (por ejemplo de tipo n) se depositó sobre el substrato, y las posiciones de SiNWs se registraron con respecto a marcas de alineación. En segundo iugar se depositó la solución del otro tipo de SiNWs (por ejemplo tipo p), y se registraron las posiciones de uniones pn cruzadas. Se obtuvieron uniones pp o nn depositando solamente un tipo de SiNWs: tipo p o tipo n. Se registraron entonces las posiciones de unión. Las razones por las cuales los autores de la presente consideran que el comportamiento de rectificación es comportamiento de diodo pn en lugar de alguna otra barrera de tunelización asimétrica en la interfase de la unión, son: (a) La capa de óxido intrínseca de SiNWs es suficientemente delgada para que los electrones puedan penetrar fácilmente a través de la capa de óxido, y el fuerte acoplamiento razonable entre alambre de tipo p y n en la unión exista todavía y por lo tanto se puede formar la barrera de potencial inherente. Esto es confirmado por las mediciones de transporte en uniones pp y nn. Los monoalambres (entre los cables 1-3, 2-4) en las uniones pp (figura 27C, curvas 110) y nn (figura 27D, curvas 120), muestran comportamiento l-V lineal o casi lineal, sugiriendo buen contacto. Dos mediciones terminales (entre los cables 1-2, 1-4, 2-3 o 3-4) en uniones pp (figura 27C, curvas 130) y nn (figura 27D, curvas 130) muestran l-V lineal y casi lineal. Comparando las dos mediciones terminales de resistencia a través de las uniones con la resistencia de un SiNW único, se encontró que la magnitud de la resistencia de unión es similar a la resistencia del alambre, sugiriendo que el óxido no causa barrera de tunelización electrónica significativa, (b) Las mediciones sobre 20 uniones pn independientes mostró comportamiento rectificador correcto consistente. Como la unidad básica de la mayoría de los dispositivos semiconductores, las uniones pn proveen las características necesarias para rectificadores, amplificadores, circuitos conmutadores y muchos otros circuitos electrónicos. El éxito en la fabricación de una unión pn de cruces de SiNW provee la posibilidad de hacer otros dispositivos funcionales importantes. Para demostrar que se pueden crear no solo el dispositivo pasivo: diodo p-n, sino también el dispositivo activo, los presentes autores construyeron un transistor bipolar que es capaz de ganancia de corriente. Un transistor bipolar es un dispositivo de unión n+pn (figura 28A, izquierda) o p+np, que requiere alto nivel de impurificación en el emisor, baja impurificación en base y colector. Un buen control de la impurificación de SiNWs provee la capacidad de hacer este complejo dispositivo. Los transistores bipolares r pn de la presente se construyeron manipulando mecánicamente dos SiNWs de tipo n (uno fuertemente impurificado y el otro ligeramente impurificado) sobre un alambre de tipo p ligeramente impurificado, y se operó en configuración de base común (figura 28A, derecha). La figura 28B es una imagen SEM típica de transistores bipolares. Primero se caracterizaron individualmente los SiNWs y las uniones en los transistores. Las curvas l-V de tres SiNWs individuales son lineales y las dos uniones individuales tienen comportamiento rectificador correcto. Entonces se usó el SiNW de tipo n+ como emisor, mientras que el tipo n se usó como colector para hacer mediciones de transistor bipolar. El emisor-base (E-B) siempre se polariza en directo para inyectar electrones a la región de base. Cuando el voltaje del colector-base (C-B) es mayor de cero, el transistor se opera en el modo activo, en el cual la unión C-B es polarizada en inverso, y solo una muy pequeña corriente de fuga fluirá a través de la unión. Sin embargo, los electrones inyectados del emisor se pueden difundir a través de la base para alcanzar la región de carga del espacio de unión C-B y serán recogidos por el colector. La corriente real del colector depende solo de los electrones inyectados desde el emisor, y de esta manera depende solo del voltaje E-B. Esto se ve claramente en la figura 28C, régimen II, en donde la corriente del colector se hace alta con el voltaje E-B directo mientras cambia lentamente con el voltaje C-B, lo que resulta del efecto Early y la existencia de corriente de fuga lentamente creciente con polarización inversa. Esto demuestra la acción del transistor: el flujo de mucha corriente en una unión de colector polarizada inversamente puede resultar de portadores inyectados desde una unión emisora cercana. Cuando el voltaje (C-B) está por debajo de cero, el transistor bipolar trabaja en modo de saturación (figura 28C, régimen I), en el cual tanto las uniones E-B como las C-B están polarizadas en directo. La corriente del colector de la inyección del emisor será compensada por la corriente C-B polarizada en directo. Así, la corriente del colector va hacia abajo con voltaje C-B directo. A mayor polarización directa en E-B, será mayor la polarización directa en C-B necesaria para compensar la corriente a cero (figura 28C, curvas 1 a 4). Los transistores bipolares n+pn se fabricaron por deposición y manipulación mecánica. En primer lugar, se depositaron SiNWs de tipo p de solución sobre el substrato. En el segundo paso, los SiNWs de tipo n+ y de tipo n se unieron a puntas agudas de STM y se liberaron sobre los SiNWs de tipo p bajo el microscopio óptico. La ganancia de corriente de base común del transistor bipolar en el modo activo es tan grande como 0.94 (figura 28D), y la ganancia de corriente de emisor común es 1.6. Se sugieren tres puntos importantes de esta ganancia considerable de corriente, (a) La eficiencia de la inyección de electrones del emisor a la base es muy alta, originada de la concentración más alta de impurificante en el emisor que en la base; (b) Aunque la región de base es amplia (15 um) existe la interacción activa entre emisor y colector. La mayor parte de los electrones inyectados del emisor puede ir a través de la base para alcanzar el colector, lo que sugiere que la movilidad de electrones en la base es muy alta, (c) La región de carga de espacio entre la base y el colector tiene alta eficiencia para recolectar electrones y arrastrarlos hacia el colector, sugiriendo que la barrera de óxido en la interfase no contribuye significativamente, lo que confirma además el presente análisis sobre uniones únicas pn. El presente transistor bipolar puede ser mejorado, por ejemplo, reduciendo la anchura de base, para aproximarse al rendimiento del comercial en el cual la ganancia típica de corriente de base común es mayor de 0.99. Para aprovechar las aplicaciones de estos bloques de construcción de abajo-arriba en circuito lógico, para demostrar además la capacidad que puede dar la impurificación controlada de SiNWs, los presentes autores crearon un inversor complementario en forma de una cruz de SiNW ligeramente p-impurificada y ligeramente /7-impurificada. En la figura 29A (parte inferior) se muestra el esquema de una estructura de inversor de SiNW cruzado, mientras que en la figura 29A (parte superior) se muestra la de un inversor en física de semiconductor. Los SiNWs ligeramente impurificados de tipo p y n en el inversor muestran un efecto de compuerta muy grande, y puede ser completamente suprimido como se muestra para el SiNW de tipo p en el inserto de la figura 29B. Como se observa en la figura 29B, el voltaje de salida [VoUt] es negativo (cero) con el voltaje de entrada Vm] positivo (negativo), que es el típico comportamiento de inversor. Este comportamiento se puede explicar así: la supresión de los alambres de tipo n (tipo p) por la entrada negativa (positiva) hace la salida igual a la tierra (polarización). La ganancia de voltaje se calcula como 0.13, la pendiente de la inversión de voltaje. La ganancia es más baja que en los inversores comerciales, que es mayor de , pero se puede mejorar usando capa de óxido de compuerta más delgada en lugar del óxido de 600 nm, que reduce la respuesta de compuerta de los SiNWs, y usando SiNWs impurificados más ligeramente, lo cual requiere más esfuerzo para hacer contacto óhmico, y será investigado ulteriormente. Aunque dos SiNWs de tipo p y n ligeramente impurificados hacen inversores, dos SiNWs cruzados de tipo p* y n+ degeneradamente impurificados pueden formar diodos de túnel. En contraste para la unión pn, el diodo de túnel no muestra comportamiento rectificador, sino más bien muestra comportamiento NDR en polarización directa, con un PVR de 5 a 1 , mostrado en la figura 29C. La diferencia puede ser explicada por medio del mecanismo de diodo Esaki. El potencial inherente se forma cuando los tipos p+ y n+ hacen contacto entre sí, pero la anchura de la región de carga de espacio es suficientemente delgada para permitir tunelización de electrones. Los electrones pueden penetrar a través de esta región de carga de espacio delgada bajo polarización inversa (figura 29D, izquierda) y polarización baja en directo (figura 29D, parte media), haciendo que fluya la corriente. Más allá de un determinado punto, un incremento adicional en la polarización directa da como resultado que la banda de conducción del lado n se mueva hacia el espacio de banda del lado p (figura 29D, derecha), lo que suprime la tunelización de electrones y por tanto reduce la corriente. Incrementos adicionales de polarización directa reducen la barrera de potencial inherente, lo que permite que el mecanismo de excitación térmica domine la conducción y la corriente se haga alta. Los resultados aquí descritos demuestran el ensamble de abajo-arriba de múltiples tipos de dispositivos electrónicos de nanoescala de SiNWs impurificados, con control sobre el tipo de impurificante y el nivel de impurificante. Los dispositivos individuales muestran comportamientos predecibles similares a los dispositivos fabricados convencionalmente. La producción en masa y la alta integración de estos nanodispositivos funcionales se pueden realizar mediante ensamble químico asistido con alineación por campo eléctrico y flujo de solución, lo que conducirá a aplicaciones prácticas interesantes en nanoelectrónica, evitando líneas de fabricación de alto costo. Además, los autores de la presente pueden esperar que, en conjunto con señal óptica, las cruces de diodo pn pueden funcionar como fotod iodos y celdas solares pn; y cruces de transistor bipolar pueden formar fototransistores. La alineación de NW por campo eléctrico y flujo de solución, produjo un tipo de arreglos paralelos de NW. Cambiando la dirección del campo eléctrico y el flujo de solución hacia abajo, el otro tipo de NWs puede formar cruces de NW muy densas. Las figuras 27A-27F ilustran uniones cruzadas de SiNW. La figura 27A muestra una imagen FE-SEM típica de uniones cruzadas de NW con Al/Au como cables de contacto. La barra de escala es de 2 m. Los diámetros de los NWs están en la escala de 20 a 50 nm. Las figuras 27B-27D muestran comportamiento l-V de uniones pn, pp y nn, respectivamente. Las curvas 110 y 120 corresponden al comportamiento l-V de SiNWs individuales de tipo p y n, respectivamente. Las curvas 130 representan cuatro terminales l-V a través de la unión pn en la figura 27B, y dos terminales l-V a través de la unión pp y nn en las figuras 27C y 27D, respectivamente. En la figura 27B, la línea llena es l-V siguiendo la corriente entre el cable 1 y 2 y midiendo simultáneamente el voltaje entre el cable 3 y 4, mientras que la línea de trazos corresponde a aquella siguiendo la corriente entre 1 y 4 y midiendo el voltaje entre 3 y 2. En las figuras 27C y 27D, las líneas llenas son l-V a través de un par de cables adyacentes (1-2), y las líneas de trazos son aquellas a través de los otros tres pares (1-4, 2-3, 3-4). Las figuras 27E y 27F muestran diagramas de banda de energía de una unión pn bajo polarización directa y polarización inversa, respectivamente. Las figuras 28A-28D ilustran transistores bipolares de SiNW n*pn cruzados. La figura 28A muestra los esquemas de configuración de base común de un transistor bipolar n+pn en física de semiconductor (izquierda) y en estructura cruzada de SiNW (derecha). Los SiNWs de tipo n+, p y n funcionan como emisor, base y colector, respectivamente. La base está conectada a tierra. El emisor está polarizado negativamente a valores específicos. El voltaje de colector es explorado de positivo a negativo. La figura 28B muestra una imagen FE-SEM típica de transistor bipolar SiNW. La barra de escala es 5 m. La figura 28C muestra un comportamiento de corriente de colector contra voltaje de colector-base registrado en un transistor n+pn con SiNWs emisor y base separados 15 m. Las curvas 1 a 4 corresponden al comportamiento en voltajes emisor-base de -1 , -2, -3, -4V. El régimen I y II están separados por la línea de trazos, correspondiente a modo de saturación y a modo activo, respectivamente. La figura 28D muestra ganancia de corriente de base común contra voltaje de colector-base. Las figuras 29A-29D ilustran inversores complementarios y diodos de túnel. La figura 29A muestra esquemas de una estructura de inversor complementario en física de semiconductor (parte superior) y la formada por una cruz pn ligeramente impurificada (parte inferior). En los esquemas inferiores, un extremo de NW de tipo n está polarizado a -5V y un extremo de NW de tipo p está conectado a tierra. El voltaje de entrada es voltaje de compuerta posterior y los otros extremos de NWs de tipo p y n están en cortocircuito como terminal de salida. La figura 29B muestra datos de voltaje de salida contra voltaje de entrada en un inversor de cruz pn. El inserto en la figura 29B es de las curvas l-V de NW de tipo p en el inversor. Las curvas 1 a 5 corresponden a l-V a voltaje de compuerta posterior de -50, -30. -10, 0 y 10V, respectivamente. El NW de tipo n en este inversor tiene comportamiento l-V similar y puede ser completamente suprimido en un voltaje de compuerta de -30 V. La figura 29C muestra datos de medición de dos terminales de un diodo de túnel hecho de una cruz pn fuertemente impurificada. Se ha probado que el comportamiento l-V de SiNWs individuales de tipo p y n es lineal. El inserto de la figura 29C despliega la parte de la curva l-V que muestra NDR. La figura 29D muestra los diagramas de banda de energía de un diodo de túnel SiNW cruzado. En polarización inversa (por ejemplo en la posición 1 de la figura 29C), los electrones pueden hacer túnel a través de la unión (diagrama izquierdo). A polarización directa pequeña (por ejemplo en la posición 2 de la figura 29C), también está permitida la tunelización de electrones (parte media del diagrama). A polarización directa mayor (por ejemplo en la posición 3 de la figura 29C), no está permitida la tunelización de electrones (diagrama derecho).
Colocación controlada de nanoalambres sobre las superficies 1. Se preparó una suspensión estable de nanoalambres (NWs) en etanol por sonicación de NWs en etanol en un baño sonicador durante alrededor de 3 minutos. 2. El substrato (rodaja de silicio) se cubrió con una monocapa autoensamblada (SAM) con terminación de NH2. 3. Los. moldes microfluidos se hacen de PDMS. Se forma un microcanal cuando el substrato entra en contacto con el molde de PDMS, con tres paredes del conducto correspondiendo a las características moldeadas en el molde y la cuarta correspondiendo a la superficie del substrato, que se modificó químicamente como se describe en 2. 4. - La suspensión de NW se hizo fluir a través del microcanal como se hizo, con una aplicación de polarización de +100 volts sobre el substrato. Después de un tiempo de flujo de alrededor de 10 minutos, el canal se lavó con etanol, y después se dejó secar al natural. Cuando se retiró la estampa de PDMS, se obtuvieron arreglos de NWs alineados en dirección del flujo sobre la superficie del substrato. 5. - Por alteración de la dirección de flujo y aplicación de un esquema de capa por capa, los autores pudieron obtener múltiples barras cruzadas de los arreglos de NW, que se supuso eran la configuración más importante de los dispositivos hechos por los autores a partir de NWs. 6. Modelando la superficie se pueden obtener los NWs alineados (colocados) en cierto lugar, haciendo así posible crear arreglos más regulares de dispositivos Procedimiento de modelación: I. Una capa de PMMA se aplicó por giro como revestimiento sobre la superficie del substrato; después se usó EBL (litografía de haz electrónico) para escribir el modelo, es decir, para exponer selectivamente la superficie de Si, que posteriormente . fue funcionalizada químicamente (como en 2). II. Ahora se tienen los fosos de PMMA,_el fondo de los cuales es superficie de Si expuesta cubierta con -NH2 SAM. Cuando se hicieron fluir suspensiones de NW sobre estos modelos (como se describe en 4, 5, en este caso solo la superficie es modelada), los NWs se dirigirán hacia los fosos de PMMA. Finalmente, se levantó el PMMA, junto con los NWs pegados sobre la superficie de PMMA. De este modo, solo los que quedaron en el fondo de los fosos de PMMA permanecieron sobre la superficie del substrato; así se pueden obtener arreglos limpios de dispositivos.
Ensamble dirigido de nanoestructuras unidimensionales en redes funcionales Las nanoestructuras dimensionales tales como nanoalambres y nanotubos, representan la dimensión más pequeña para el transporte eficiente de electrones y excitones, y por tanto son bloques de construcción ideales para ensamble jerárquico de estructuras electrónicas y fotónicas funcionales de nanoescala. Los presentes autores reportan un enfoque del ensamble jerárquico de nanoestructuras unidimensionales en redes funcionales bien definidas. Muestran que se pueden ensamblar nanoalambres en arreglos paralelos con control de la separación promedio, y que combinando técnicas de alineación fluida con modelación de superficie, también es posible controlar la periodicidad. Además, se pueden preparar arreglos de nanoalambre cruzados complejos usando ensamble de capa por capa con diferentes direcciones de flujo para pasos secuenciales. Estudios de transporte muestran que los arreglos de nanoalambre cruzados forman redes eléctricamente conductoras, con función de dispositivo individualmente manejable en cada punto de cruz. Los materiales de nanoescala, por ejemplo nanogrupos y nanoalambres (NWs), representan bloques de construcción atractivos para el ensamble jerárquico de dispositivos funcionales de nanoescala, que podrían superar limitaciones fundamentales y económicas de la fabricación convencional basada en litografía. Investigación enfocada sobre nanogrupos cero-dimensionales ha conducido a avances significativos, incluyendo el ensamble de arreglos con escalas de longitud del orden de nanómetros a mieras. En contraste, el ensamble de nanoestructuras unidimensionales (1 D), tales como NWs y nanotubos (NTs) de carbono, ha encontrado mucho menos éxito, aunque estos materiales ofrecen gran potencial como bloques de construcción para aplicaciones en nanoelectrónica y fotónica. Para alcanzar el potencial sustancial de NWs y NTs en estas y otras áreas de nanotecnología, será necesario el ensamble controlable y predecible de estructuras bien ordenadas. Los presentes autores reportan un enfoque para el ensamble jerárquico de nanoestructuras 1D por medio del cual son alineados NWs en flujos de fluido, con separación y localización espacial fácilmente controladas. También se prepararon arreglos de NWs cruzados usando ensamble capa por capa con diferentes direcciones de flujo para pasos secuenciales. Estudios de transporte muestran que los arreglos de NWs cruzados forman redes eléctricamente conductoras, con función de dispositivo manejable individualmente en cada punto de cruce NW/NW. Este enfoque.se puede usar potencialmente para organizar otras nanoestructuras 1D en arreglos de dispositivo altamente integrados, y así ofrece una ruta general para el ensamble de abajo-arriba de nanosístemas electrónicos y fotónicos nuevos. Los NWs de fosfuro de galio (GaP), fosfuro de indio (InP) y silicio (Si) usados en estos estudios se sintetizaron por medio de desarrollo catalítico asistido por láser, y subsecuentemente se suspendieron en solución de etanol. En general, los presentes autores han ensamblado arreglos de NWs pasando suspensiones de los NWs a través de estructuras de canal fluidas formadas entre un molde de poll(dimetilsiloxano) (PDMS) y un substrato plano (figura 30A y 30B). Se pueden obtener fácilmente arreglos paralelos y cruzados de NWs usando flujo único (figura 30A) y cruzado secuencia! (figura 30B), respectivamente, para el procedimiento de ensamble, como se describe más abajo. Un ejemplo típico de ensamble paralelo de NWs (figura 31A) muestra que virtualmente todos los NWs están alineados a lo largo de una dirección; esto es, la dirección del flujo. También hay algunas desviaciones pequeñas con respecto a la dirección del flujo, que serán expuestas más adelante. El examen de los NWs ensamblados a escalas de longitud más grandes (figura 31 B) muestra que la alineación se extiende fácilmente por cientos de mieras. En realidad, se ha encontrado que la alineación de los NWs se extiende hasta escalas de longitud de milímetros, y parece estar limitada por el tamaño de los canales fluidos, en base a experimentos llevados a cabo usando canales con anchuras que varían de 50 a 500 m y longitudes de 6-20 mm. Los presentes autores han llevado a cabo varios tipos de experimentos para entender los factores que controlan la alineación y separación promedio de los NWs. En primer lugar, encontraron que el grado de alineación puede ser controlado por la velocidad de flujo. Con velocidades de flujo crecientes, la anchura de la distribución angular del NW con respecto a la dirección de flujo (por ejemplo, inserto de la figura 31 C) se reduce significativamente. La comparación de las anchuras de distribución medidas sobre una escala de condiciones, muestra que la anchura disminuye rápidamente de la velocidad de flujo más baja, ~ 4 mm/s, y se aproxima a un valor casi constante a ~ 10 mm/s (figura 31 C). A las velocidades de flujo más altas examinadas en los presentes estudios, más de 80% de los NWs están alineados dentro de ± 5 grados de la dirección de flujo (inserto de la figura 31 C). Estos resultados observados pueden ser explicados dentro del marco de flujo de corte. Específicamente, el flujo de canal cerca de la superficie de substrato asemeja un flujo de corte y alinea los NWs en dirección del flujo antes de que sean inmovilizados sobre el substrato. Velocidades de flujo más altas producen fuerzas de corte más grandes, y por lo tanto conducen a mejor alineación. Además, la cobertura promedio de superficie de NW puede ser controlada por medio de la dirección del flujo (figura 31 D). Experimentos llevados a cabo a velocidad de flujo constante, muestran que la densidad de NW aumenta sistemáticamente con la duración del flujo. En estos experimentos, una duración de flujo de 30 minutos produjo una densidad de aproximadamente 250 NWs/100 m, o una separación promedio de NW/NW de -400 nm. Un tiempo de deposición prolongado puede producir arreglos de NW con separaciones del orden de 100 nm o menos. Los presentes autores observan que la velocidad de deposición y por lo tanto la separación promedio contra el tiempo, dependen fuertemente de la funcionalidad química de la superficie. Específicamente, han mostrado que los NWs de GaP, InP y Si se depositan más rápidamente sobre monocapas amino-terminadas, que poseen una carga positiva parcial, que sobre monocapas metilo-terminadas o superficies de Si02 desnudas. También es importante reconocer que la separación mínima de NWs alineados que se puede lograr sin contactos NW-NW, dependerá de las longitudes de los NWs usados en el proceso de ensamble. Avance reciente que demuestre control de longitudes de NW de los 100 nanometros a una escala de decenas de mieras, aumentaría la escala de separaciones accesibles sin contacto. Estos resultados demuestran la ordenación de la estructura de NW sobre escalas de longitud múltiples -la organización de alambres con diámetros de nanometros con separaciones en la escala de 100 nm a micrómetros sobre áreas en la escala de milímetros. Este orden jerárquico puede unir fácilmente los mundos microscópico y macroscópico, aunque para permitir un ensamble con mayor control se requiere que la posición espacial también sea definida. Los presentes autores han alcanzado esta importante meta utilizando interacciones químicas complementarias entre substratos modelados químicamente y NWs (figura 32A). Imágenes SEM de experimentos representativos (figuras 32B-32D) muestran arreglos de NW paralelos con períodos laterales iguales a los de los patrones de superficie. Estos datos demuestran que los NWs se ensamblan preferentemente en posiciones definidas por el modelo químico y además, muestran que los patrones periódicos pueden organizar a los NWs en una superestructura regular. Es importante reconocer que la superficie modelada sola no provee buen control de la organización de la nanoestructura 1 D. El ensamble de NTs y NWs sobre substratos modelados muestra nanoestruoturas 1D alineadas con, uniendo, y haciendo circuito alrededor de, áreas modeladas con poco control direccional. El presente uso de flujos de fluido evita estos problemas significativos y permite el ensamble controlado en una o más direcciones. Combinando este enfoque con otros métodos de modelación de superficie, tales como formación de dominio de nanoescala en copolímeros de dibloques y ordenación espontánea de moléculas, debe ser posible generar arreglos de NW bien ordenados, más allá de las limitaciones de la litografía convencional. El presente enfoque general se puede usar para organizar NWs en estructuras cruzadas más complejas, que son críticas para construir arreglos densos de nanodispositivos, usando el esquema de capa por capa ilustrado en la figura 31 B. La formación de estructuras cruzadas y más complejas requiere que la interacción nanoestructura-substrato ¡ sea suficientemente fuerte, que los pasos de flujo secuencial no afecten los precedentes: los presentes autores encontraron que se puede alcanzar esta condición. Por ejemplo, alternando el flujo en direcciones ortogonales en un procedimiento de ensamble de dos pasos, se producen estructuras de barras cruzadas (figuras 33A y 33B). Ambas figuras muestran que se pueden obtener barras cruzadas múltiples con separaciones de solo cientos de nanómetros entre puntos de cruce individuales en un procedimiento muy directo, de bajo costo, rápido y escalable. Aunque las separaciones entre NWs individuales no son completamente uniformes, se puede contemplar fácilmente un arreglo periódico usando una superficie modelada como se describió arriba. Significativamente, estas estructuras de barras cruzadas pueden producir dispositivos funcionales (véase más abajo). Los presentes autores consideran que su enfoque de ensamble dirigido de arreglos múltiples de NW cruzados ofrece ventajas significativas sobre los esfuerzos actuales que han usado deposición aleatoria, manipulación directa de NWs y NTs individuales, y campos eléctricos para hacer estructuras cruzadas individuales. Con deposición aleatoria y manipulación es difícil obtener las barras cruzadas múltiples requeridas para nanodispositivos integrados. Aunque los campos eléctricos permiten más control sobre el ensamble, este método también está limitado por (i) interferencia electrostática entre electrodos cercanos, ya que las separaciones están escaladas por abajo del nivel micrométrico, y (ii) el requerimiento de litografía extensiva para fabricar los electrodos para el ensamble de estructuras múltiples de dispositivo de NW. El presente enfoque fluídico es intrínsecamente muy paralelo y escalable y además permite el ensamble dirigido de estructuras geométricamente complejas, controlando simplemente los ángulos entre las direcciones de flujo en pasos de ensamble secuenciales. Por ejemplo, se ensambló un triángulo equilátero (figura 33C) en una secuencia de deposición de tres capas usando ángulos de 60° entre las tres direcciones de flujo. El método de alineación de flujo, así, provee una manera flexible de cubrir los requerimientos de muchas configuraciones de dispositivos, incluyendo los que requieren ensamble de "capas" múltiples de NWs.
También se pueden usar campos eléctricos para alinear suspensiones de NWs semiconductores en arreglos paralelos de NW y cruces sencillas de NW, en donde se usan arreglos modelados de microelectrodo para crear un patrón de campo. Sin embargo, los campos marginales y la carga pueden conducir a complicaciones significativas en el ensamble de múltiples cruces en la escala de submicras. Una característica importante de este esquema de ensamble de capa por capa es que cada capa es independiente de las otras, y por lo tanto se puede obtener una variedad de configuraciones de homo- y heterouniones en cada punto de cruce, cambiando simplemente la composición de la suspensión de NW usada para cada paso. Por ejemplo, sería posible ensamblar directamente, y subsecuentemente manejar dispositivos de nanoescala individuales, usando el presente enfoque con NWs y NTs de tipo n y de tipo p, en el cual los NWs/NTs actúan como el cableado y como los elementos del dispositivo activo. Un arreglo de barra cruzada típico de 2x2 hecho de NWs de InP de tipo n, en el cual los ocho extremos de los NWs están conectados por electrodos de metal, demuestra este punto (figura 33D). Mediciones de transporte (figura 33E) muestran que la corriente puede fluir a través de dos cualquiera de los ocho extremos, y permiten determinar las características eléctricas de NWs individuales y las uniones NW-NW. Los datos de corriente-voltaje (l-V) registrados para cada uno de los cuatro puntos de la cruz exhiben comportamiento lineal o casi lineal (curvas 200), y son consistentes con las expectativas para uniones de tipo n-n. Como las uniones p-n de NW/NW formadas por deposición aleatoria exhiben comportamiento característico de diodos emisores de luz (LEDs), los presentes autores consideran que es evidente que su enfoque se podría usar para ensamblar nanoLEDs de alta densidad y manejables individualmente, y nanodispositivos electrónicamente más complejos. Estos estudios proveen un enfoque general y racional de ensamble jerárquico de nanomateriales 1 D en redes funcionales bien definidas que pueden hacer un puente entre los regímenes de tamaño de nanómetros a milímetros. Los presentes autores han mostrado que se pueden ensamblar NWs en arreglos paralelos con control de la separación promedio; y que combinando alineación fluídica con técnicas de modelación de superficie, también es posible controlar la periodicidad. Además, han demostrado la posibilidad de ensamble capa por capa de estructuras cruzadas y más complejas, variando la dirección del flujo en pasos secuenciales, y han obtenido resultados preliminares que sugieren que este enfoque puede ser extendido a nanoestructuras 1 D, tales como NTs de carbono. Los presentes autores consideran que el ensamble por flujo representa una estrategia general para la organización de bloques de construcción de NW y NT en estructuras necesarias para cableado, interconexiones y dispositivos funcionales, y así, podría permitir un paradigma de fabricación de abajo-arriba para nanotecnologías futuras. Estudios adicionales muestran que suspensiones de nanotubos de carbono de una sola pared y ADN doble pueden ser alineadas en arreglos paralelos usando el enfoque fluídico. Las figuras 30A y 30B son esquemas de estructuras de canal fluídicas para ensamble de flujo. La figura 30A muestra un canal formado cuando el molde de PDMS se pone en contacto con un substrato plano. Se llevó a cabo ensamble de NW haciendo fluir una suspensión de NW dentro del canal con una velocidad de flujo controlada para una duración establecida. Cuando se retira el molde de PDMS se observan arreglos paralelos de NWs en la dirección del flujo sobre el substrato. La figura 30B ilustra que se pueden obtener múltiples arreglos cruzados de NW cambiando la dirección de flujo secuencialmente en un procedimiento de ensamble capa por capa. Las figuras 31A-31 D ilustran un ensamble paralelo de arreglos de NW. Las figuras 31 A y 31 B son imágenes SEM de arreglos paralelos de NWs de InP alineados en flujo de canal. Las barras de escala corresponden a 2 m y 50 m en las figuras 31 A y 31 B, respectivamente. El substrato de silicio (SÍO2/S1) usado en el ensamble de flujo fue funcionallzado con una monocapa autoensamblada (SAM) amino-terminada, por medio de inmersión en una solución 1 mM en cloroformo de 3-aminopropiltrietoxisilano (APTES) durante 30 minutos, seguido por calentamiento a 110°C durante 10 minutos. Todos los substratos usados en el siguiente experimento fueron funcionalizados de manera similar, a menos que se especifique de otra manera. La figura 31 C muestra la extensión angular del NW con respecto a las direcciones de flujo, contra la velocidad de flujo. Cada punto dato en la figura se obtuvo por medio de análisis estadístico de distribución angular de ~200 NWs (por ejemplo, véase inserto). El inserto muestra un histograma de distribución angular de NW a una velocidad de flujo de 9.40 mm/s. La figura 31 D muestra la densidad promedio de arreglos de NW contra tiempo de flujo. La densidad promedio se calculó dividiendo el número promedio de NWs en cualquier sección transversal del canal entre la anchura del canal. Todos los experimentos se llevaron a cabo con una velocidad de flujo de 6.40 mm/s. Las figuras 32A-32D ¡lustran el ensamble de arreglos periódicos de NW. La figura 32A es una vista esquemática del ensamble de NWs sobre un substrato modelado químicamente. Las áreas de gris claro corresponden a superficies amino-terminadas, mientras que el área de gris oscuro corresponde a superficies metilo-terminadas o desnudas. Los NWs son atraídos preferentemente a las regiones amino-terminadas de la superficie. Las figuras 32B y 32C muestran arreglos paralelos de NWs de GaP alineados sobre una superficie modelada de poli(metilmetacrilato) (PMMA) con separación de 5 m y 2 m. Las regiones oscuras en la imagen corresponden a PMMA residual, mientras que las regiones brillantes corresponden a la superficie de Si02/Si amino-terminada. Los NWs son atraídos preferentemente hacia regiones amino-terminadas. El PMMA fue modelado con litografía de haz electrónico (haz E) estándar, y la superficie de Si02 resultante se funcionalizó sumergiéndola en una solución de APTES al 0.5% en etanol durante 10 minutos, seguido por 10 minutos a 00°C. Las barras de escala corresponden a 5 m y 2 m en las figuras 32B y 32C, respectivamente. La figura 32D muestra arreglos paralelos de NWs de GaP con separación de 500 nm, obtenidos usando una superficie modelada de SAM. La superficie de SÍO2/S1 fue funcionalizada primero con SAM metilo-terminada sumergiéndola en hexametildisilazano (HMDS) puro durante 15 minutos a 50°C, seguido por 10 minutos a 110°C. Esta superficie se modeló por medio de litografía de haz E para formar un arreglo de características paralelas con período de 500 nm, seguido por funcionalización usando APTES. La barra de escala corresponde a 500 nm. Las figuras 33A-33E ilustran el ensamble capa por capa y mediciones de transporte de arreglos cruzados de NW. Las figuras 33A y 33B muestran imágenes SEM típicas de arreglos cruzados de NWs de InP, obtenidos en un procedimiento de ensamble de dos pasos con direcciones de flujo ortogonal para los pasos secuenciales. Las direcciones de flujo están destacadas por flechas en las imágenes. La figura 33C muestra un triángulo equilátero de NWs de GaP obtenidos en un procedimiento de ensamble de tres pasos, con ángulos de 60° entre direcciones de flujo, que están indicados por flechas numeradas. Las barras de escala corresponden a 500 nm en las tres imágenes. La figura 33D muestra una imagen SEM de un arreglo cruzado típico de 2x2 por ensamble secuencial de NWs de InP de tipo n usando flujos ortogonales. Electrodos de contacto de Ni/ln/Au, que se depositaron por evaporación térmica, se modelaron por medio de litografía de haz E. Los NWs se grabaron brevemente (3-5 s) en solución de HF 6% para remover la capa externa de óxido amorfo antes de deposición de electrodo. La barra de escala corresponde a 2 m. La figura 33E muestra curvas l-V representativas de medición de dos terminales en un arreglo cruzado 2x2. Las curvas 210 representan l-V de cuatro NWs individuales (ad, bg, cf, eh), y las curvas 200 representan l-V a través de las cuatro uniones cruzadas n-n (ab, cd, ef, gh). Los presentes autores han mostrado transistores de efecto de campo, uniones pn, diodos de emisión de luz, transistores bipolares, inversores complementarios, diodos de túnel. Los presentes autores pueden hacer todos los tipos existentes de dispositivos semiconductores usando nanoalambres. Las siguientes son posibles aplicaciones: (1) Sensores químicos y biológicos (2) Memoria y computación (3) Fotodetector y detector de luz polarizada (4) Marca indicadora que usa las propiedades de fotoluminiscencia (5) Transistores de un solo electrón (6) Láseres (7) Celdas solares fotovoltaicas (8) Punta ultrapuntiaguda para microscopio de prueba de exploración e imagenología de campo cercano (9) Electrodos ultrapequeños para aplicaciones electroquímicas y biológicas (10) Alambres de interconexión para nanoelectrónica y optoelectrónica (11 ) Sensores de temperatura (12) Sensores de presión (13) Sensores de flujo (14) Sensores de masa (15) Emisores y detectores de un solo fotón (16) Transporte balístico y transporte coherente de computación cuántica (17) Dispositivos espintrónicos (18) Ensamble de nanoalambres para materiales de separación de banda fotónicos 2D y 3D La siguiente es una descripción de técnicas alternativas para ensamblar nanoalambres para formar dispositivos. Se puede usar fluídica para ensamblar los nanoalambres. Los nanoalambres (o cualquier otra estructura alargada) se puede alinear induciendo un flujo de solución de nanoalambre sobre una superficie, en donde el flujo puede ser un flujo de canal o flujo mediante cualquier otro medio. Se pueden producir arreglos de nanoalambre con posición y periodicidad controladas modelando la superficie del substrato y/o la superficie de acondicionamiento de los nanoalambres con diferentes funcionalidades. En donde el control de posición y periodicidad se obtiene diseñando fuerzas complementarias específicas (químicas o biológicas o electrostáticas o magnéticas u ópticas) entre la superficie modelada y los alambres, por ejemplo el alambre A va en el área modelada A', ei alambre B va en el área modelada B', el alambre C va en el área modelada C\ etc. En donde la superficie del substrato y/o nanoalambres puede ser acondicionada con diferentes moléculas/materiales, o diferentes cargas, diferentes magnetos o diferentes intensidades de luz (por ejemplo con patrones de interferencia/difracción de haces de luz), o una combinación de estos. Los arreglos de nanoalambre ensamblados también podrían ser transferidos a otro substrato (por ejemplo por estampado). Los nanoalambres pueden ser ensamblados por interacción complementaria. Para el ensamble de nanoalambres en los métodos anteriores se usa flujo, aunque no está limitado al flujo solamente. Interacciones complementarias solas, químicas, biológicas, electrostáticas, magnéticas u ópticas, también se pueden aprovechar para el ensamble de nanoalambre (aunque con menos control). Los nanoalambres se pueden ensamblar usando patrones físicos. Se deposita la solución de nanoalambre sobre el substrato con patrones físicos, tales como escalones de superficie, fosos, etc. Los nanoalambres se pueden alinear a lo largo de la esquina de los escalones de superficie o a lo largo de los fosos. Los patrones físicos se pueden formar por los escalones naturales de la red cristalina o tiras de copolímero de dibloques autoensambladas, o patrones impresos o cualquier otro patrón.
Los nanoalambres se pueden ensamblar mediante fuerza electrostática o magnética entre nanoalambres. Introduciendo carga sobre la superficie del rianoalambre, las fuerzas electrostáticas entre los nanoalambres los pueden alinear en ciertos patrones, tales como arreglos paralelos. Los nanoalambres se pueden ensamblar usando una película LB. Primero, se acondiciona la superficie de los nanoalambres y se dispersan en la superficie de una fase líquida para formar una película de Langmuir-Blodgett (LB). Después se pueden alinear los nanoalambres en diferentes patrones (tales como arreglos paralelos) comprimiendo la superficie. Después, los patrones de nanoalambre se pueden transferir al substrato deseado. Los nanoalambres se pueden ensamblar extendiendo por esfuerzo cortante, dispersando los nanoalambres en una matriz flexible (que podría ser de polímero), seguido por extensión de la matriz en una dirección; los nanoalambres pueden ser alineados en la dirección de extensión por la fuerza cortante inducida. La matriz se puede retirar entonces y los arreglos de nanoalambres alineados se pueden transferir al substrato deseado. En donde la extensión de la matriz se puede inducir por medio de fuerza mecánica, eléctrica, óptica, magnética. Y la dirección de extensión podría ser en el plano del substrato o no. Habiendo descrito ahora algunas modalidades ilustrativas de la invención abajo reclamada, sería evidente para el experto en la materia que lo anterior es solamente ilustrativo y no limitativo, habiendo sido presentada solamente a manera de ejemplo. Numerosas modificaciones y otras modalidades ilustrativas están al alcance de una persona con conocimientos medios en la materia, y se considera que están dentro del alcance de las reivindicaciones abajo señaladas. En particular, aunque muchos de los ejemplos aquí presentados involucran combinaciones específicas de acciones de método o elementos de sistema, se debe entender que tales acciones y elementos se pueden combinar de otras maneras para alcanzar los mismos objetivos. Las acciones, elementos y características expuestas solo con relación a una modalidad de un sistema o método, no se consideran excluidos de una función similar en otras modalidades. Además, para una o más de las limitaciones de medios/función citadas en las siguientes reivindicaciones, los medios no se consideran limitados a los medios aquí descritos para realizar la función citada, sino que se considera que cubren el alcance de cualquier medio equivalente, conocido ahora o desarrollado posteriormente, para realizar la función citada. Lo que se reclama es lo siguiente.

Claims (1)

  1. NOVEDAD DE LA INVENCION REIVINDICACIONES 1.- Un semiconductor autónomo e impurificado en masa que comprende por lo menos una porción que tiene una anchura menor de menos de 500 nanómetros. 2. - El semiconductor de conformidad con la reivindicación 1, caracterizado además porque comprende: un núcleo interno que comprende un primer semiconductor; y una o más cubiertas externas, exteriores al núcleo interno, por lo menos una de las cubiertas externas comprendiendo un material diferente del primer semiconductor. 3. - El semiconductor de conformidad con la reivindicación 1. caracterizado además porque comprende un semiconductor elemental. 4.- El semiconductor de conformidad con la reivindicación 3, caracterizado además porque el semiconductor elemental se selecciona de un grupo que consiste de: Si, Ge, Sn, Se, Te, B, diamante y P. 5. - El semiconductor de conformidad con la reivindicación 1, caracterizado además porque comprende una solución sólida de semiconductores elementales. 6. - El semiconductor de conformidad con la reivindicación 5, caracterizado además porque la solución sólida se selecciona de un grupo que consiste de: B-C, B-P(BP6), B-Si, Si-C, Si-Ge, Si-Sn y Ge-Sn. 7. - El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque comprende un semiconductor del grupo IV-grupo IV. 8. - El semiconductor de conformidad con la reivindicación 7, caracterizado además porque el semiconductor del grupo IV-grupo IV es SiC. 9. - El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque comprende un semiconductor del grupo lll-grupo V. 10 - El semiconductor de conformidad con la reivindicación 9, caracterizado además porque el semiconductor del grupo lll-grupo V se selecciona del grupo que consiste de: BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/InSb. 11- El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque comprende una aleación que comprende una combinación de dos o más semiconductores del grupo lll-grupo V, de un grupo que consiste de: BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/InSb. 12. - El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque comprende un semiconductor del grupo ll-grupo VI. 13. - El semiconductor de conformidad con la reivindicación 12, caracterizado además porque el semiconductor se selecciona de un grupo que consiste de: ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe. 14. - El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque comprende una aleación que comprende una combinación de dos o más semiconductores del grupo ll-grupo VI, de un grupo que consiste de: ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe. 15. - El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque comprende una aleación que comprende una combinación de semiconductores del grupo ll-grupo VI, de un grupo que · consiste de: ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe, y semiconductores del grupo lll-grupo V de un grupo que consiste de: BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/InSb. 16. - El semiconductor de conformidad con la reivindicación 1, caracterizado además porque comprende un semiconductor del grupo IV- grupo VI. 17. - El semiconductor de conformidad con la reivindicación 6, caracterizado además porque se selecciona de un grupo que consiste de: GeS, GeSe, GeTe, SnS, SnSe, SnTe, SnTe, PbO, PbS, PbSe, PbTe. 18.- El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque comprende un semiconductor del grupo l-VII. 19.- El semiconductor de conformidad con la reivindicación 18, caracterizado además porque se selecciona de un grupo que consiste de: CuF, CuCI, CuBr, Cul, AgF, AgCI, AgBr, Agi. 20. - El semiconductor de conformidad con ia reivindicación 1 , caracterizado además porque comprende un semiconductor seleccionado de un grupo que consiste de: BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, (Cu, Ag)(AI, Ga, In, TI, Fe)(S, Se, Te)2, Si3N4, Ge3N4, AI203, (Al, Ga, ln)2(S, Se, Te)3 y AI2CO. 21. - El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque comprende un impurificante de tipo p. 22. - El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque comprende un impurificante de tipo n. 23. - El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque comprende un impurificante de tipo p del grupo III de la tabla periódica. 24. - El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque comprende un impurificante de tipo n del grupo V de la tabla periódica. 25. - El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque comprende un impurificante de tipo p seleccionado de un grupo que consiste de: B, Al e In. 26.- El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque comprende un impurificante de tipo n seleccionado de un grupo que consiste de: P, As y Sb. 27.- El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque comprende un impurificante de tipo p del grupo II de la tabla periódica. 28. - El semiconductor de conformidad con la reivindicación 27, caracterizado además porque el impurificante de tipo p se selecciona de un grupo que consiste de: Mg, Zn, Cd y Hg. 29. - El semiconductor de conformidad con la reivindicación 1, caracterizado además porque comprende un impurificante de tipo p del grupo IV de la tabla periódica. 30. - El semiconductor de conformidad con la reivindicación 29, caracterizado además porque el impurificante de tipo p se selecciona de un grupo que consiste de: C y Si. 31. - El semiconductor de conformidad con la reivindicación 27, caracterizado además porque el impurificante de tipo n se selecciona de un grupo que consiste de: Si, Ge, Sn, S, Se y Te. 32.- El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque la anchura menor es de menos de 200 nanómetros. 33. - El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque la anchura menor es de menos de 150 nanómetros. 34. - El semiconductor de conformidad con la reivindicación 1, caracterizado además porque la anchura menor es de menos de 100 nanómetros. 35. - El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque la anchura menor es de menos de 80 nanómetros. 36. - El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque la anchura menor es de menos de 70 nanómetros. 37. - El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque la anchura menor es de menos de 60 nanómetros. 38.- El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque la anchura menor es de menos de 40 nanómetros. 39. - El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque la anchura menor es de menos de 20 nanómetros. 40. - El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque la anchura menor es de menos de 10 nanómetros. 41. - El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque la anchura menor es de menos de 5 nanómetros. 42. - El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque es alargado, y la porción (por lo menos una) es una sección longitudinal. 43.- El semiconductor de conformidad con la reivindicación 42, caracterizado además porque en la sección longitudinal, una relación entre la longitud de la sección y una anchura más grande, es mayor de 4:1. 44.- El semiconductor de conformidad con la reivindicación 42, caracterizado además porque en la sección longitudinal, una relación entre la longitud de la sección y una anchura más grande, es mayor de 10:1. 45. - El semiconductor de conformidad con la reivindicación 42, caracterizado además porque en la sección longitudinal, una relación entre la longitud de la sección y una anchura más grande, es mayor de 100:1. 46. - El semiconductor de conformidad con la reivindicación 42, caracterizado además porque en la sección longitudinal, una relación entre la longitud de la sección y una anchura más grande, es mayor de 1000:1. 47. - El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque comprende un monocristal. 48. - El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque es parte de un dispositivo. 49. - El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque es n-impurificado. 50.- El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque es p-impurificado. 51.- El semiconductor de conformidad con la reivindicación 1 , caracterizado además porque es magnético. 52. - El semiconductor de conformidad con la reivindicación 51, caracterizado además porque comprende un impurificante que hace magnético el semiconductor. 53. - El semiconductor de conformidad con la reivindicación 51, caracterizado además porque es ferromagnético. 54. - El semiconductor de conformidad con la reivindicación 53, caracterizado además porque comprende un impurificante que hace ferromagnético el semiconductor. 55. - El semiconductor de conformidad con la reivindicación 54, caracterizado además porque comprende manganeso. 56. - Un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión . transversal mayor de menos de 500 nanómetros. 57. - El semiconductor de conformidad con la reivindicación 56, caracterizado además porque comprende: un núcleo interno que comprende un primer semiconductor; y una o más cubiertas extemas, exteriores al núcleo interno, por lo menos una de las cubiertas externas comprendiendo un material diferente del primer semiconductor. 58. - El semiconductor de conformidad con la reivindicación 56, caracterizado además porque, en cualquier punto a lo largo del eje longitudinal del semiconductor, una relación entre la longitud de la sección y una anchura más grande, es mayor de 4:1. 59. - El semiconductor de conformidad con la reivindicación 56, caracterizado además porque en cualquier punto a lo largo del eje longitudinal del semiconductor, una relación entre la longitud de la sección y una anchura más grande, es mayor de 10:1. 60. - El semiconductor de conformidad con la reivindicación 56, caracterizado además porque en cualquier punto a lo largo del eje longitudinal del semiconductor, una relación entre la longitud de la sección y una anchura más grande, es mayor de 100:1. 61. - El semiconductor de conformidad con la reivindicación 56, caracterizado además porque en cualquier punto a lo largo del eje longitudinal del semiconductor, una relación entre la longitud de la sección y una anchura más grande, es mayor de 1000:1. 62. - El semiconductor de conformidad con la reivindicación .56, caracterizado además porque dicho punto tiene una anchura menor de menos de 200 nanómetros. 63.- El semiconductor de conformidad con la reivindicación 56, caracterizado además porque dicho punto tiene una anchura menor de menos de 150 nanómetros. 64. - El semiconductor de conformidad con la reivindicación 56, caracterizado además porque dicho punto tiene una anchura menor de menos de 100 nanómetros. 65. - El semiconductor de conformidad con la reivindicación 56, caracterizado además porque dicho punto tiene una anchura menor de menos de 80 nanómetros. 66. - El semiconductor de conformidad con la reivindicación 56, caracterizado además porque dicho punto tiene una anchura menor de menos de 70 nanómetros. 67. - El semiconductor de conformidad con ¡a reivindicación 56, caracterizado además porque dicho punto tiene una anchura menor de menos de 60 nanómetros. 68. - El semiconductor de conformidad con la reivindicación 56, caracterizado además porque dicho punto tiene una anchura menor de menos de 40 nanómetros. 69.- El semiconductor de conformidad con la reivindicación 56, caracterizado además porque dicho punto tiene una anchura menor de menos de 20 nanómetros. 70. - El semiconductor de conformidad con ia reivindicación 56, caracterizado además porque dicho punto tiene una anchura menor de menos de 10 nanómetros. 71. - El semiconductor de conformidad con la reivindicación 56, caracterizado además porque dicho punto tiene una anchura menor de menos de 5 nanómetros. 72. - El semiconductor de conformidad con la reivindicación 56, caracterizado además porque comprende un monocristal. 73. - El semiconductor de conformidad con la reivindicación 56, caracterizado además porque es autónomo. 74. - El semiconductor de conformidad con la reivindicación 56, caracterizado además porque es parte de un dispositivo. 75. - El semiconductor de conformidad con la reivindicación 56, caracterizado además porque es n-impurificado. 76. - El semiconductor de conformidad con la reivindicación 56, caracterizado además porque es p-impurificado. 77. - Un semiconductor impurificado que comprende un monocristal. 78. - El semiconductor de conformidad con la reivindicación 77, caracterizado además porque comprende: un núcleo interno que comprende un primer semiconductor; y una o más cubiertas externas, exteriores al núcleo interno, por lo menos una de las cubiertas externas comprendiendo un material diferente del primer semiconductor. 79. - El semiconductor de conformidad con la reivindicación 77, caracterizado además porque está impurificado en masa. 80.- El semiconductor de conformidad con la reivindicación 77, caracterizado además porque es autónomo. 81.- El semiconductor de conformidad con la reivindicación 77, caracterizado además porque comprende una porción que tiene una anchura de menos de 500 nanómetros. 82.- El semiconductor de conformidad con la reivindicación 77, caracterizado además porque es alargado. 83.- El semiconductor de conformidad con la reivindicación 77, caracterizado además porque es parte de un dispositivo. 84. - El semiconductor de conformidad con la reivindicación 77, caracterizado además porque es n-impurificado. 85. - El semiconductor de conformidad con la reivindicación 77, caracterizado además porque es p-impurificado. 86.- Un semiconductor impurificado que fue impurificado durante el desarrollo del semiconductor. 87. - El semiconductor de conformidad con la reivindicación 86, caracterizado además porque el semiconductor impurificado fue desarrollado aplicando energía a una o más moléculas del semiconductor y una o más moléculas de un impurificante. 88. - El semiconductor de conformidad con la reivindicación 86, caracterizado además porque el semiconductor impurificado fue desarrollado aplicando energía a una o más moléculas del semiconductor y una o más moléculas de un impurificante. 89.- El semiconductor de conformidad con la reivindicación 86, caracterizado además porque el semiconductor impurificado fue desarrollado aplicando energía a una o más moléculas del semiconductor y una o más moléculas de un impurificante. 90. - El semiconductor de conformidad con la reivindicación 86, caracterizado además porque está impurificado en masa. 91. - El semiconductor de conformidad con la reivindicación 86, caracterizado además porque comprende un monocristal. 92. - El semiconductor de conformidad con la reivindicación 86, caracterizado además porque es autónomo. 93.- El semiconductor de conformidad con la reivindicación 86, caracterizado además porque comprende una porción que tiene una anchura de menos de 500 nanómetros. 94.- El semiconductor de conformidad con la reivindicación 86, caracterizado además porque es alargado. 95. - El semiconductor de conformidad con la reivindicación 86, caracterizado además porque es n-impurificado. 96. - El semiconductor de conformidad con la reivindicación 86, caracterizado además porque es p-impurificado. 97. - Un semiconductor impurificado en masa que es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros, en donde un fenómeno producido por una sección del semiconductor impurificado en masa exhibe un confinamiento cuántico causado por una dimensión de la sección. 98. - El semiconductor de conformidad con la reivindicación 97, caracterizado además porque es alargado y la dimensión es una anchura en cualquier punto a lo largo de una sección longitudinal del semiconductor. 99. - El semiconductor de conformidad con la reivindicación 98, caracterizado además porque la sección longitudinal es capaz de transportar portadores eléctricos sin dispersión. 100 - El semiconductor de conformidad con la reivindicación 99, caracterizado además porque la sección longitudinal es capaz de transportar portadores eléctricos de tal manera que los portadores eléctricos pasan balísticamente a través de la sección longitudinal. 101.- El semiconductor de conformidad con la reivindicación 99, caracterizado además porque la sección longitudinal es capaz de transportar portadores eléctricos de tal manera que los portadores eléctricos pasan coherentemente a través de la sección longitudinal. 102.- El semiconductor de conformidad con la reivindicación 98, caracterizado además porque la sección longitudinal es capaz de transportar portadores eléctricos de tal manera que los portadores eléctricos son polarizados en espín. 103. - El semiconductor de conformidad con la reivindicación 102, caracterizado además porque la sección longitudinal es capaz de transportar portadores eléctricos, de tal manera que los portadores eléctricos polarizados en espín pasan a través de la sección longitudinal sin perder información del espín. 104. - El semiconductor de conformidad con la reivindicación 98, caracterizado además porque la sección longitudinal es capaz de emitir luz en respuesta a excitación, en donde una longitud de onda de la luz emitida está relacionada con la anchura. 105. - El semiconductor de conformidad con la reivindicación 99, caracterizado además porque la longitud de onda de la luz emitida es proporcional a la anchura. 106.- Un semiconductor impurificado en masa que exhibe transporte coherente. 5. 107.- Un semiconductor impurificado en masa que exhibe transporte balístico. 108. - Un semiconductor impurificado en masa que exhibe comportamiento de líquido de Luttinger. 109. - Una solución que comprende uno o más semiconductores 0 impurificados, en donde por lo menos uno de los semiconductores es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanometros, y un semiconductor autónomo e impurificado en masa con al menos una porción 5 que tiene una_anchura menor de menos de 500 nanometros. 110. - Un dispositivo que comprende por lo menos un semiconductor impurificado, en donde el semiconductor impurificado (por lo menos uno) es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo 0 largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanometros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanometros. 111. - El dispositivo de conformidad con la reivindicación 10, caracterizado además porque comprende por lo menos dos semiconductores impurificados, en donde los semiconductores impurificados (por lo menos dos) son por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros, y en donde un primer semiconductor impurificado de los semiconductores impurificados (por lo menos dos) exhibe confinamiento cuántico, y un segundo semiconductor impurificado de los semiconductores impurificados (por lo menos dos) manipula el confinamiento cuántico del primero. 112. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende por lo menos dos semiconductores impurificados, en donde los semiconductores impurificados (por lo menos dos) son por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros. 113. - El dispositivo de conformidad con la reivindicación 1 1, caracterizado además porque los dos semiconductores impurificados en masa (por lo menos dos) están en contacto físico uno con otro. 1 14. - El dispositivo de conformidad con la reivindicación 113, caracterizado además porque un primero de los semiconductores impurificados en masa (por lo menos dos) es de un primer tipo de conductividad, y un segundo de los semiconductores impurificados en masa (por lo menos dos) es de un segundo tipo de conductividad. 1 15. - El dispositivo de conformidad con la reivindicación 114, caracterizado además porque el primer tipo de conductividad es de tipo n, y el segundo tipo de conductividad es de tipo p. 16. - El dispositivo de conformidad con la reivindicación 115, caracterizado además porque los semiconductores impurificados en masa (por lo menos dos) forman una unión p-n. 117. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque el semiconductor (por lo menos uno) es autónomo. 1 18. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque el semiconductor (por lo menos uno) es alargado. 1 19.- El dispositivo de conformidad con la reivindicación 110, caracterizado además porque el semiconductor (por lo menos uno) comprende un monocristal. 120.- El dispositivo de conformidad con la reivindicación 110, caracterizado además porque el semiconductor (por lo menos uno) comprende: un núcleo interno que comprende un primer semiconductor; y una cubierta externa que comprende un material diferente del primer semiconductor. 121.- El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende un conmutador. 122. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende un diodo. 123. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende un diodo emisor de luz. 124. - El dispositivo de conformidad con la reivindicación 1 0, caracterizado además porque comprende un diodo de túnel. 125. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende un diodo Schottky. 126.- El dispositivo de conformidad con la reivindicación 125, caracterizado además porque el transistor comprende un transistor de unión bipolar. 127. - El dispositivo de conformidad con la reivindicación 125, caracterizado además porque el transistor comprende un transistor de efecto de campo. 128. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende un inversor. 129. - El dispositivo de conformidad con la reivindicación 128, caracterizado además porque el inversor es un inversor complementario. 130. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende un sensor óptico. 131. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende un sensor para un anafito. 132. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque eí analto es un ADN. 133. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende un dispositivo de memoria. 134.- El dispositivo de conformidad con la reivindicación 133, caracterizado además porque el dispositivo de memoria es un dispositivo de memoria dinámica. 135. - El dispositivo de conformidad con la reivindicación 133, caracterizado además porque el dispositivo de memoria es un dispositivo de memoria estática. 136. - El dispositivo de conformidad con ía reivindicación 110, caracterizado además porque comprende un láser. 137. - El dispositivo de conformidad con ía reivindicación 110, caracterizado además porque comprende una compuerta lógica. 138.- El dispositivo de conformidad con ia reivindicación 137, caracterizado además porque la compuerta lógica es una compuerta Y. 139.- El dispositivo de conformidad con ta reivindicación 137, caracterizado además porque la compuerta lógica es una compuerta N-Y. 140. - El dispositivo de conformidad con la reivindicación 137, caracterizado además porque la compuerta lógica es una compuerta Y exclusiva. 141. - El dispositivo de conformidad con la reivindicación 137, caracterizado además porque la compuerta lógica es una compuerta O. 142. - El dispositivo de conformidad con la reivindicación 137, caracterizado además porque la compuerta lógica es una compuerta N-O. 143. - El dispositivo de conformidad con la reivindicación 137, caracterizado además porque la compuerta lógica es una compuerta O exclusiva. 144. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende un elemento enganchador. 145. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende un registrador. 146.- El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende circuitería de reloj. 147. - El dispositivo de conformidad con la reivindicación 1 10, caracterizado además porque comprende una red de lógica. 148. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende una máquina de estado. 149. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende un circuito programable. 150. - El dispositivo de conformidad con la reivindicación 1 10, caracterizado además porque comprende ün amplificador. 151. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende un transformador. 152. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende un procesador de señal. 153. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende un circuito digital. 154. - El dispositivo de conformidad con la reivindicación 1 0, caracterizado además porque comprende un circuito analógico. 155.- El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende una fuente de emisión de luz. 156. - El dispositivo de conformidad con la reivindicación 155, caracterizado además porque la fuente de emisión de luz emite luz a una frecuencia más alta que la del semiconductor, si el semiconductor tuviera una anchura más corta mayor que la anchura más corta en cualquier porción del semiconductor. 157. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende un dispositivo fotoluminiscente. 158. - El dispositivo de conformidad con la reivindicación 10, caracterizado además porque comprende un dispositivo electroluminiscente. 159. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende un rectificador. 160. - El dispositivo de conformidad con la reivindicación 10, caracterizado además porque comprende un fotodiodo. 161. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende una celda solar p-n. 162. - El dispositivo de conformidad con la reivindicación 1 0, caracterizado además porque comprende un fototransistor. 163. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende un transistor de un solo electrón. 164. - El dispositivo de conformidad con la reivindicación 1 0, caracterizado además porque comprende un emisor de un solo fotón. 165.- El dispositivo de conformidad con la reivindicación 1 0, caracterizado además porque comprende un detector de un solo fotón. 166. - El dispositivo de conformidad con la reivindicación 10, caracterizado además porque comprende un dispositivo espintrónico. 167. - El dispositivo de conformidad con la reivindicación 1 0, caracterizado además porque comprende una punta ultrapuntiaguda para microscopio de fuerza atómica. 168. - El dispositivo de conformidad con la reivindicación 10, caracterizado además porque comprende un microscopio de túnel de exploración. 169.- El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende un dispositivo de emisión de campo. 170.- El dispositivo de conformidad con la reivindicación 10, caracterizado además porque comprende una marca de fotoluminiscencia. 171. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende un dispositivo fotovoltaico. 172. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende materiales de separación de banda fotónica. 173. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende puntas de un microscopio óptico de exploración de campo cercano. 174. - El dispositivo de conformidad con la reivindicación 1 0, caracterizado además porque comprende un circuito que tiene componentes digitales y analógicos. 175. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende otro semiconductor que está acoplado eléctricamente al semiconductor impurificado en masa (por lo menos uno): 176. - Ei dispositivo de conformidad con la reivindicación 175, caracterizado además porque el otro semiconductor es un semiconductor impurificado en masa que comprende por lo menos una porción que tiene una anchura menor de menos de 500 nanómetros. 177.- El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende otro semiconductor que está acoplado ópticamente al semiconductor impurificado en masa (por lo menos uno). 178.- El dispositivo de conformidad con la reivindicación 177, caracterizado además porque el otro semiconductor es un semiconductor impurificado en masa que comprende por lo menos una porción que tiene una anchura menor de menos de 500 nanómetros. 179.- El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende otro semiconductor que está acoplado magnéticamente al semiconductor impurificado en masa (por lo menos uno). 180. - El dispositivo de conformidad con la reivindicación 179, caracterizado además porque el otro semiconductor es un semiconductor impurificado en masa que comprende por lo menos una porción que tiene una anchura menor de menos de 500 nanómetros. 181. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque comprende otro semiconductor que hace contacto físicamente con el semiconductor impurificado en masa (por lo menos uno). 182. - El dispositivo de conformidad con la reivindicación 179, caracterizado además porque el otro semiconductor es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros. 183. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque el semiconductor (por lo menos uno) está acoplado con un contacto eléctrico. 184. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque el semiconductor (por lo menos uno) está acoplado con un contacto óptico. 185. - El dispositivo de conformidad con la reivindicación 1 0, caracterizado además porque el semiconductor (por lo menos uno) está acoplado con un contacto magnético. 186.- El dispositivo de conformidad con la reivindicación 110, caracterizado además porque una conductividad del semiconductor (por lo menos uno) es controlable en respuesta a una señal. 187. - El dispositivo de conformidad con la reivindicación 186, caracterizado además porque la conductividad del semiconductor (por lo menos uno) es controlable para tener cualquier valor dentro de una escala de valores. 188. - El dispositivo de conformidad con la reivindicación 186, caracterizado además porque el semiconductor (por lo menos uno) es conmutable entre dos o más estados. 189.- El dispositivo de conformidad con la reivindicación 188, caracterizado además porque el semiconductor (por lo menos uno) es conmutable entre un estado conductor y un estado aislante por medio de la señal. 190. - El dispositivo de conformidad con la reivindicación 188, caracterizado además porque dos o más estados del semiconductor (por lo menos uno) son mantenibles sin una señal aplicada. 191. - El dispositivo de conformidad con la reivindicación 186, caracterizado además porque la conductividad del semiconductor (por lo menos uno) es controlable en respuesta a una señal eléctrica. 192. - El dispositivo de conformidad con la reivindicación 186, caracterizado además porque la conductividad del semiconductor (por lo menos uno) es controlable en respuesta a una señal óptica. 193.- El dispositivo de conformidad con la reivindicación 186, caracterizado además porque la conductividad del semiconductor (por lo menos uno) es controlable en respuesta a una señal magnética. 194. - El dispositivo de conformidad con la reivindicación 186, caracterizado además porque la conductividad del semiconductor (por lo menos uno) es controlable en respuesta a una señal de una terminal de compuerta. 195. - El dispositivo de conformidad con la reivindicación 194, caracterizado además porque la terminal de compuerta no está en contacto físico con el semiconductor (por lo menos uno). 196.- El dispositivo de conformidad con la reivindicación 10, caracterizado además porque por lo menos dos de los semiconductores forman un arreglo, y por lo menos uno de los semiconductores en el arreglo es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros. 197. - El dispositivo de conformidad con la reivindicación 196, caracterizado además porque el arreglo es un arreglo ordenado. 198. - El dispositivo de conformidad con la reivindicación 196, caracterizado además porque dicho arreglo no es un arreglo ordenado. 199.- El dispositivo de conformidad con la reivindicación 10, caracterizado además porque comprende dos o más circuitos separados e ¡nterconectados, y por lo menos uno de los circuitos no comprende un semiconductor impurificado que es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros. 200. - El dispositivo de conformidad con la reivindicación 110, caracterizado además porque está incluido en una lasquilla que tiene una o más asignaciones de alfileres. 201. - El dispositivo de conformidad con la reivindicación 200, caracterizado además porque la lasquilla comprende circuitos separados e interconectados, por lo menos uno de los circuitos no comprendiendo un semiconductor impurificado en masa que es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanometros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanometros. 202. - Una colección de reactivos para desarrollar un semiconductor impurificado que será por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanometros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanometros, que comprende por lo menos una porción que tiene una anchura menor de 500 nanometros, en donde la colección comprende un reactivo semiconductor y un reactivo impurificante. 203. - Un método de desarrollo de un semiconductor, el método comprendiendo una acción de: (A) impurificar el semiconductor durante de desarrollo del semiconductor. 204.- El método de conformidad con la reivindicación 203, caracterizado además porque el semiconductor desarrollado es un semiconductor impurificado que es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanometros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanometros. 205.- El método de conformidad con la reivindicación 203, caracterizado además porque comprende una acción de; (B) agregar uno o más de otros materiales a una superficie del semiconductor impurificado. 206. - El método de conformidad con la reivindicación 205, caracterizado además porque la acción (B) comprende formar una cubierta alrededor del semiconductor impurificado. 207. - El método de conformidad con la reivindicación 203, caracterizado además porque la acción (A) comprende controlar un grado de la impurificación. 208. - El método de conformidad con la reivindicación 203, caracterizado además porque la acción (A) comprende desarrollar el semiconductor impurificado aplicando energía a una colección de moléculas, la colección de moléculas comprendiendo moléculas del semiconductor y moléculas de un impurificante. 209. - El método de conformidad con la reivindicación 208, caracterizado además porque la acción (A) comprende la acción de controlar un grado de la impurificación. 210. - El método de conformidad con la reivindicación 209, caracterizado además porque la acción de controlar la impurificación comprende controlar una relación entre una cantidad de las moléculas de semiconductor y una cantidad de las moléculas de impurificante. 211. - El método de conformidad con la reivindicación 209, caracterizado además porque la acción (A) comprende vaporizar las moléculas usando un láser para formar moléculas vaporizadas. 212. - El método de conformidad con la reivindicación 211, caracterizado además porque la acción (A) comprende desarrollar el semiconductor de las moléculas vaporizadas. 213. - El método de conformidad con la reivindicación 211 , caracterizado además porque la acción (A) comprende condensar las moléculas vaporizadas en un racimo líquido. 214. - El método de conformidad con la reivindicación 212, caracterizado además porque la acción (A) comprende desarrollar el semiconductor del racimo líquido. 215.- El método de conformidad con la reivindicación 211, caracterizado además porque la acción (A) es realizada usando desarrollo catalítico asistido por láser. 216. - El método de conformidad con la reivindicación 208, caracterizado además porque la colección de moléculas comprende un racimo de moléculas de un material catalizador. 217. - El método de conformidad con la reivindicación 216, caracterizado además porque la acción (A) comprende controlar una anchura del semiconductor. 218. - El método de conformidad con la reivindicación 217, caracterizado además porque el control de la anchura del semiconductor comprende controlar una anchura del racimo de catalizador. 219. - El método de conformidad con la reivindicación 203, caracterizado además porque la acción (A) comprende realizar deposición química de vapor sobre las moléculas por lo menos. 220. - El método de conformidad con la reivindicación 203, caracterizado además porque el semiconductor desarrollado tiene por lo menos una porción que tiene una anchura menor de menos de 20 nanómetros. 221. - El método de conformidad con la reivindicación 220, caracterizado además porque el semiconductor desarrollado tiene por lo menos una porción que tiene una anchura menor de menos de 10 nanómetros. .222.- El método de conformidad con la reivindicación 220, caracterizado además porque el semiconductor desarrollado tiene por lo menos una porción que tiene una anchura menor de menos de 5 nanómetros. 223.- El método de conformidad con la reivindicación 203, caracterizado además porque el semiconductor desarrollado es magnético. 224.- El método de conformidad con la reivindicación 223, caracterizado además porque la acción (A) comprende impurificar el semiconductor con un material que hace magnético el semiconductor desarrollado. 225. - El método de conformidad con la reivindicación 203, caracterizado además porque el semiconductor desarrollado es ferromagnético. 226. - El método de conformidad con la reivindicación 225, 5 caracterizado además porque la acción (A) comprende impurificar el semiconductor con un material que hace ferromagnético el semiconductor desarrollado. 227. - El método de conformidad con la reivindicación 226, caracterizado además porque la acción (A) comprende impurificar el 10 semiconductor con manganeso. 228. - Un método para fabricar un dispositivo, que comprende una acción de: (A) poner en contacto uno o más semiconductores con una superficie, en donde por lo menos uno de los semiconductores es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e • 15 impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanometros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanometros. 229. - El método de conformidad con la reivindicación 228, 20 caracterizado además porque la superficie es un substrato. 230. - El método de conformidad con la reivindicación 228, caracterizado además porque comprende una acción de: (B) antes de la acción (A), desarrollar por lo menos uno de los semiconductores aplicando energía a las moléculas de un semiconductor y a las moléculas de un impurificante. 231. - El método de conformidad con la reivindicación 228, caracterizado además porque la acción (A) comprende poner en contacto con la superficie una solución que comprende el semiconductor (uno o más). 232. - El método de conformidad con la reivindicación 231 , caracterizado además porque comprende: (B) alinear uno o más de los semiconductores sobre la superficie usando un campo eléctrico. 233. - El método de conformidad con la reivindicación 232, caracterizado además porque la acción (B) comprende generar un campo eléctrico entre por lo menos dos electrodos; y colocar uno o más de los semiconductores entre los electrodos. 234. - El método de conformidad con la reivindicación 231 , caracterizado además porque comprende una acción de: (B) repetir la acción (A) con otra solución que comprende uno o más de otros semiconductores, en donde por lo menos uno de los otros semiconductores es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros. 235. - El método de conformidad con la reivindicación 228, caracterizado además porque comprende la acción de: (B) acondicionar la superficie para pegar los semiconductores (uno o más) en contacto con la superficie. 236. - El método de conformidad con la reivindicación 235, caracterizado además porque la acción (A) comprende formar canales sobre la superficie. 237. - El método de conformidad con la reivindicación 235, caracterizado además porque la acción (B) comprende modelar la superficie. 238. - El método de conformidad con la reivindicación 228, caracterizado además porque comprende: (B) alinear uno o más de los semiconductores sobre la superficie usando un campo eléctrico. 239. - El método de conformidad con la reivindicación 238, caracterizado además porque la acción (B) comprende generar un campo eléctrico entre por lo menos dos electrodos; y colocar uno o más de los semiconductores entre los electrodos. 240.-. Un método para generar luz, que comprende la acción de: (A) aplicar energía a uno o más semiconductores haciendo que el semiconductor (uno o más) emita luz, en donde por lo menos uno de los semiconductores es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros. 241. - El método de conformidad con la reivindicación 240, caracterizado además porque el semiconductor comprende un semiconductor de separación de banda directa. 242. - El método de conformidad con la reivindicación 240, caracterizado además porque la acción (A) comprende aplicar un voltaje a través de una unión dos semiconductores cruzados, teniendo cada semiconductor una anchura menor de menos de 500 nanómetros. 243. - El método de conformidad con la reivindicación 242, caracterizado además porque cada semiconductor tiene una anchura menor de menos de 100 nanómetros. 244. - El método de conformidad con la reivindicación 240, caracterizado además porque comprende la acción de: (B) controlar una longitud de onda de la luz emitida controlando una dimensión del semiconductor (por lo menos uno) que tiene una anchura menor de menos de 100 nanómetros. 245. - El método de conformidad con la reivindicación 244, caracterizado además porque el semiconductor es alargado y la acción (B) comprende controlar una anchura del semiconductor alargado. 246. - El método de conformidad con la reivindicación 244, caracterizado además porque el semiconductor tiene la propiedad de que una masa del semiconductor emite luz a una primera longitud de onda si la masa tiene una dimensión mínima más corta; y la dimensión controlada del semiconductor es menor que la dimensión mínima más corta. 247. - Un método de fabricación de un dispositivo que tiene un componente semiconductor impurificado y uno o más de otros componentes, el método comprendiendo las acciones de: (A) impurificar el semiconductor durante su desarrollo para producir el componente semiconductor impurificado; y (B) unir el componente semiconductor impurificado por lo menos con uno de los otros componentes (uno o más). 248. - El método de conformidad con la reivindicación 247, caracterizado además porque el componente semiconductor impurificado es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros. 249.- Un procedimiento para ensamblar controlablemente un dispositivo semiconductor que tiene elementos alargados con una dimensión característica en una dirección transversal del elemento sobre una escala nanométrica, que comprende: producir por lo menos un primer elemento de un primer tipo de impurificante; orientar dicho primer elemento en una primera dirección; y conectar dicho primer elemento por lo menos con un primer contacto para permitir que una corriente eléctrica fluya a través del primer elemento. 250.- El procedimiento de conformidad con la reivindicación 249, caracterizado además porque comprende producir por lo menos un segundo elemento de un segundo tipo de impurificante; orientar dicho segundo elemento en una segunda dirección diferente de la primera dirección; habilitar un contacto eléctrico entre el primer elemento y el segundo elemento; y conectar dicho segundo elemento por io menos con un segundo contacto para permitir que una corriente eléctrica fluya entre el primer elemento y el segundo elemento. 251. - El procedimiento de conformidad con la reivindicación 250, caracterizado además porque el segundo tipo de impurificante es de tipo n si el primer tipo de impurificante es de tipo p, y de tipo p si el primer tipo de impurificante es de tipo n. 252. - El procedimiento de conformidad con la reivindicación 250, caracterizado además porque el segundo elemento es orientado aplicando por ío menos uno de un campo eléctrico o un flujo de fluido. 253.- El procedimiento de conformidad con la reivindicación 249, caracterizado además porque comprende conectar dicho primer elemento con contactos separados, y disponer un electrodo de compuerta próximo al primer elemento entre los contactos separados, formando con ello un FET. 254.- El procedimiento de conformidad con la reivindicación 249, caracterizado además porque el dispositivo semiconductor está hecho de un material seleccionado del grupo que consiste de: Si, Ge, Sn, Se, Te, B, diamante, P, B-C, B-P(BP6), B-Si, Si-C, Si-Ge, Si-Sn y Ge-Sn, SiC, BN/BP/BAs, AIN/AlP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/lnSb, BN/BP/BAs, AlN/AfP/AIAs/AiSb, GaN/GaP/GaAs/GaSb, InN/lnP/inAs/lnSb, ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/ gS/MgSe, GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCl, CuBr, Cul, AgF, AgCI, AgBr, Agl, BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, (Cu, Ag)(Al, Ga, In, Tf, Fe)(S, Se, Te)2, SÍ3N4, Ge3N4, AI203, (Al, Ga, ln)2(S, Se, Te)3, y AI2CO. 255.- El procedimiento de conformidad con la reivindicación 249, caracterizado además porque el primer tipo de impurificante es uno de tipo n o de tipo p. 256.- Ef procedimiento de conformidad con ía reivindicación 249, caracterizado además porque el primer elemento es orientado aplicando por lo menos uno de un campo eléctrico o un flujo de fluido. 257. - El procedimiento de conformidad con la reivindicación 256, caracterizado además porque el primer elemento es suspendido en el flujo de fluido. 258. - El procedimiento de conformidad con la reivindicación 249, caracterizado además porque el primer elemento es orientado aplicando una herramienta mecánica. 259. - Ei procedimiento de conformidad con la reivindicación 249, caracterizado además porque el segundo elemento es suspendido en el flujo de fluido. 260. - Ei procedimiento de conformidad con la reivindicación 249, caracterizado además porque el segundo elemento es orientado aplicando una herramienta mecánica. 261. - Un dispositivo semiconductor que comprende: un substrato de silicio que tiene un arreglo de contactos de metal; un elemento conmutador de barras cruzadas formado en comunicación eléctrica con el arreglo, y que tiene una primera barra formada de un nanoalambre semiconductor de tipo p, y una segunda barra formada de un nanoalambre semiconductor de tipo n y que está separada de la primera barra y está dispuesta transversalmente a la misma. 262. - El dispositivo semiconductor de conformidad con la reivindicación 261 , caracterizado además porque la segunda barra está separada entre 1-10 nm de la primera barra. 263. - Un método para fabricar un dispositivo semiconductor de nanoalambre, que comprende colocar un primer nanoalambre entre dos puntos de contacto aplicando un potencial entre los puntos de contacto; colocar un segundo nanoalambre entre otros dos puntos de contacto. 264. - Un método para fabricar un dispositivo semiconductor de nanoalambre, que comprende formar una superficie con una o más regiones que atraen selectivamente nanoalambres. 265. - Un método para fabricar un diodo emisor de luz de nanoalambres, el diodo teniendo una longitud de onda de emisión determinada por una dimensión de una unión p-n entre dos nanoalambres impurificados. 266. - Un método para fabricar una unión de semiconductor cruzando un nanoalambre de tipo p y un nanoalambre de tipo n. 267. - Un método para ensamblar una o más estructuras alargadas sobre una superficie, que comprende las acciones de: (A) hacer fluir un fluido que comprende la estructura alargada (una o más) sobre la superficie; y (B) alinear la estructura alargada (una o más) sobre la superficie para formar un arreglo de las estructuras alargadas. 268. - El método de conformidad con la reivindicación 267, caracterizado además porque la acción (A) comprende hacer fluir el fluido en una primera dirección, y la acción (B) comprende alinear la estructura alargada (una o más) conforme el fluido fluye en la primera dirección, para formar una primera capa de estructuras ordenadas, y en donde el método comprende además: (C) cambiar una dirección del flujo de la primera dirección a una segunda dirección; y (D) repetir las acciones (A) y (B) en la segunda dirección para formar una segunda capa de estructuras ordenadas. 269.- El método de conformidad con la reivindicación 268, caracterizado además porque comprende repetir las acciones (C) y (D) una o más veces. 270. - El método de conformidad con la reivindicación 268, caracterizado además porque por lo menos una primera estructura alargada de la primera capa hace contacto con al menos una segunda estructura alargada del segundo arreglo. 271. - El método de conformidad con la reivindicación 270, caracterizado además porque una de la primera y la segunda estructura alargada es un semiconductor impurificado de un primer tipo de conductividad, y otra de la primera y la segunda estructura alargada es un semiconductor impurificado de un segundo tipo de conductividad. 272. - El método de conformidad con la reivindicación 271 , caracterizado además porque el primer tipo de conductividad es de tipo p y el segundo tipo de conductividad es de tipo n, y en donde la primera y la segunda estructura alargada forman una unión p-n. 273. - El método de conformidad con la reivindicación 267, caracterizado además porque la superficie es una superficie de un substrato. 274.- El método de conformidad con la reivindicación 273, caracterizado además porque comprende: (C) transferir el arreglo de estructuras alargadas de la superficie del substrato a una superficie de otro substrato. 275. - El método de conformidad con la reivindicación 274, caracterizado además porque la acción (C) comprende estampado. 276. - El método de conformidad con la reivindicación 267, caracterizado además porque la estructura alargada (una o más) es alineada sobre la superficie mientras está contenida todavía en el fluido. 277. - El método de conformidad con la reivindicación 267, caracterizado además porque comprende: (C) acondicionar la superficie con una o más funcionalidades que atraen la estructura alargada (una o más) a posiciones particulares sobre la superficie; en donde la acción (B) comprende atraer la estructura alargada (una o más) a posiciones particulares usando la funcionalidad (una o más). 278.- El método de conformidad con la reivindicación 277, caracterizado además porque la acción (C) comprende acondicionar la superficie con una o más moléculas. 279.- El método de conformidad con la reivindicación 277, caracterizado además porque la acción (C) comprende acondicionar la superficie con una o más cargas. 280. - El método de conformidad con la reivindicación 277, caracterizado además porque la acción (C) comprende acondicionar la superficie con uno o más magnetos. 281. - El método de conformidad con la reivindicación 277, caracterizado además porque la acción (C) comprende acondicionar la superficie con una o más intensidades de luz. 282. - El método de conformidad con la reivindicación 277, caracterizado además porque la acción (C) comprende acondicionar la superficie con una o más funcionalidades que atraen la estructura alargada (una o más) a posiciones particulares sobre la superficie usando fuerza química. 283. - El método de conformidad con la reivindicación 277, caracterizado además porque la acción (C) comprende acondicionar la superficie con una o más funcionalidades que atraen la estructura alargada (una o más) a posiciones particulares sobre la superficie usando fuerza óptica. 284. - El método de conformidad con la reivindicación 277, caracterizado además porque la acción (C) comprende acondicionar la superficie con una o más funcionalidades que atraen la estructura alargada (una o más) a posiciones particulares sobre la superficie usando fuerza electrostática. 285.- El método de conformidad con la reivindicación 277, caracterizado además porque la acción (C) comprende acondicionar la superficie con una o más funcionalidades que atraen la estructura alargada (una o más) a posiciones particulares sobre la superficie usando fuerza magnética. 286.- El método de conformidad con la reivindicación 267, caracterizado además porque comprende: (C) modelar la superficie para recibir la estructura alargada (una o más) en posiciones particulares sobre la superficie. 287. - El método de conformidad con la reivindicación 286, caracterizado además porque la acción (C) comprende crear patrones físicos sobre la superficie. 288. - El método de conformidad con la reivindicación 287, caracterizado además porque los patrones físicos son fosos. 289. - El método de conformidad con la reivindicación 287, caracterizado además porque los patrones físicos son escalones. 290. - El método de conformidad con la reivindicación 287, caracterizado además porque la superficie es una superficie de un substrato, y en donde la creación de patrones físicos sobre la superficie comprende usar escalones de red cristalina del substrato. 291. - El método de conformidad con la reivindicación 287, caracterizado además porque la superficie es una superficie de un substrato, y en donde la creación de patrones físicos sobre la superficie comprende usar tiras de polímero de dibloques autoensambladas. 292. - El método de conformidad con la reivindicación 287, caracterizado además porque la creación de patrones físicos sobre la superficie comprende usar patrones. 293. - El método de conformidad con la reivindicación 292, caracterizado además porque la creación de patrones físicos sobre la superficie comprende usar patrones impresos. 294 - El método de conformidad con la reivindicación 267, caracterizado además porque la acción (A) comprende controlar el flujo de fluido usando un canal. 295.- El método de conformidad con la reivindicación 267, caracterizado además porque por lo menos una de las estructuras alargadas es un semiconductor. 296. - El método de conformidad con la reivindicación 267, caracterizado además porque por lo menos una de las estructuras alargadas es un semiconductor impurificado. 297. - El método de conformidad con la reivindicación 296, caracterizado además porque por lo menos una de las estructuras alargadas es un semiconductor impurificado en masa. 298. - El método de conformidad con la reivindicación 267, caracterizado además porque por lo menos una de las estructuras es un semiconductor monocristalino impurificado. 299. - El método de conformidad con la reivindicación 267, caracterizado además porque por lo menos una de las estructuras es un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros. 300. - El método de conformidad con la reivindicación 267, caracterizado además porque por lo menos una de las estructuras es un semiconductor autónomo e impurificado en masa, con al menos una porción que tiene una anchura menor de menos de 500 nanómetros. 301. - El método de conformidad con la reivindicación 267, caracterizado además porque por lo menos una de las estructuras es un semiconductor impurificado que es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros. 302. - El método de conformidad con la reivindicación 301 , caracterizado además porque el semiconductor impurificado comprende un semiconductor seleccionado de un grupo que consiste de: Si, Ge, Sn, Se, Te, B, diamante, P, B-C, B-P(BP6), B-Si, Si-C, Si-Ge, Si-Sn y Ge-Sn, SiC, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/lnSb, BN/BP/BAs, AIN/AIP/AIAs/AISb, GaN/GaP/GaAs/GaSb, InN/lnP/lnAs/lnSb, ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe, GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCI, CuBr, Cul, AgF, AgCI, AgBr, Agl, BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, (Cu, Ag)(AI, Ga, In, Tl, Fe)(S, Se, Te)2, SÍ3N4, Ge3N4, AI203, (A!, Ga, ln)2(S, Se, Te)3, AI2CO. 303. - El método de conformidad con la reivindicación 301 , caracterizado además porque el semiconductor impurificado comprende un impurificante seleccionado de un grupo que consiste de: un impurificante de tipo p del grupo III de la tabla periódica; un impurificante de tipo n del grupo V de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: B, Al y In; un impurificante de tipo n seleccionado de un grupo que consiste de: P, As y Sb; un impurificante de tipo p del grupo II de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: Mg, Zn, Cd y Hg; un impurificante de tipo p del grupo IV de la tabla periódica; un impurificante de tipo p seleccionado de un grupo que consiste de: C y Si; y un impurificante de tipo n seleccionado de un grupo que consiste de: Si, Ge, Sn, S, Se y Te. 304. - El método de conformidad con la reivindicación 301 , caracterizado además porque el semiconductor impurificado es impurificado durante el desarrollo de semiconductor. 305. - Un método para ensamblar una o más estructuras alargadas sobre una superficie, en donde una o más de las estructuras alargadas es por lo menos una de las siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; y en donde el método comprende las acciones de: (A) acondicionar la superficie con una o más funcionalidades que atraen las estructuras alargadas (una o más) a posiciones particulares sobre la superficie; y (B) alinear las estructuras alargadas (una o más) en posiciones particulares usando las funcionalidades (una o más). 306. - El método de conformidad con la reivindicación 305, caracterizado además porque la acción (A) comprende acondicionar la superficie con una o más moléculas. 307. - El método de conformidad con la reivindicación 305, caracterizado además porque la acción (A) comprende acondicionar la superficie con una o más cargas. 308. - El método de conformidad con la reivindicación 305, caracterizado además porque la acción (A) comprende acondicionar la superficie con uno o más magnetos. 309. - El método de conformidad con la reivindicación 305, caracterizado además porque la acción (A) comprende acondicionar la superficie con una o más intensidades de luz. 310. - El método de conformidad con la reivindicación 305, caracterizado además porque la acción (A) comprende acondicionar la superficie con una o más funcionalidades, que atraen la estructura alargada (una o más) a posiciones particulares sobre la superficie usando fuerza química. 311. - El método de conformidad con la reivindicación 305, caracterizado además porque la acción (A) comprende acondicionar la superficie con una o más funcionalidades, que atraen la estructura alargada (una o más) a posiciones particulares sobre la superficie usando fuerza óptica. 312. - El método de conformidad con la reivindicación 305, caracterizado además porque la acción (A) comprende acondicionar la superficie con una o más funcionalidades, que atraen la estructura alargada (una o más) a posiciones particulares sobre la superficie usando fuerza electrostática. 313. - El método de conformidad con la reivindicación 305, caracterizado además porque la acción (A) comprende acondicionar la superficie con una o más funcionalidades, que atraen la estructura alargada (una o más) a posiciones particulares sobre la superficie usando fuerza magnética. 314. - Un método para ensamblar una pluralidad de estructuras alargadas sobre una superficie, en donde una o más de las estructuras alargadas es por lo menos una de las siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; y en donde el método comprende las acciones de: (A) depositar la pluralidad de estructuras alargadas sobre la superficie; y (B) cargar eléctricamente la superficie para producir fuerzas electrostáticas entre dos o más estructuras de la pluralidad de las estructuras alargadas. 315. - El método de conformidad con la reivindicación 314, caracterizado además porque las fuerzas electrostáticas ocasionan que las dos o más estructuras alargadas se alineen por sí solas. 316. - El método de conformidad con la reivindicación 315, . caracterizado además porque las fuerzas electrostáticas ocasionan que las dos o más estructuras alargadas se alineen por si solas en uno o más patrones. 317. - El método de conformidad con la reivindicación 316, caracterizado además porque los patrones (uno o más) comprenden un arreglo paralelo. 318. - Un método para ensamblar una pluralidad de estructuras alargadas sobre una superficie, en donde una o más de las estructuras alargadas es por lo menos una de las siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; y en donde el método comprende las acciones de: (A) dispersar las estructuras alargadas (una o más) sobre una superficie de una fase líquida para formar una película de Langmuir-Blodgett; (B) comprimir la película de Langmuir-Blodgett; y (C) transferir la película de Langmuir-Blodgett comprimida a una superficie. 319.- El método de conformidad con la reivindicación 318, caracterizado además porque la superficie es la superficie de un substrato. 320.- Un método para ensamblar una pluralidad de una o más estructuras alargadas sobre una superficie, en donde por lo menos una de las estructuras alargadas es por lo menos una de las siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; y en donde el método comprende las acciones de: (A) dispersar las estructuras alargadas (una o más) en una matriz flexible; (B) extender la matriz flexible en una dirección para producir una fuerza de corte sobre una o más estructuras alargadas, que ocasiona que las estructuras alargadas (por lo menos una) se alineen en la dirección; (C) remover la matriz flexible; y (D) transferir las estructuras alargadas alineadas (por lo menos una) a una superficie. 321. - El método de conformidad con la reivindicación 320, caracterizado además porque la dirección es paralela a un plano de la superficie. 322. - El método de conformidad con la reivindicación 320, caracterizado además porque la acción (B) comprende extender la matriz flexible con una fuerza inducida eléctricamente. 323. - El método de conformidad con la reivindicación 320, caracterizado además porque la acción (B) comprende extender la matriz flexible con una fuerza inducida ópticamente. 324.- El método de conformidad con la reivindicación 320, caracterizado además porque la acción (B) comprende extender la matriz flexible con una fuerza inducida mecánicamente. 325. - El método de conformidad con la reivindicación 320, caracterizado además porque la acción (B) comprende extender la matriz flexible con una fuerza inducida magnéticamente. 326. - El método de conformidad con la reivindicación 320, caracterizado además porque la superficie es una superficie de un substrato. 327. - El método de conformidad con la reivindicación 320, caracterizado además porque la matriz flexible es un polímero. 328.- Un sistema para desarrollar un semiconductor impurificado, el sistema comprendiendo: medios para proveer moléculas del semiconductor y moléculas de un impurificante; y medios para impurificar las moléculas del semiconductor con las moléculas del impurificante durante el desarrollo del semiconductor, para producir el semiconductor impurificado. 329. - Un sistema para ensamblar una o más estructuras alargadas sobre una superficie, el sistema comprendiendo: medios para hacer fluir un fluido que comprende la estructura alargada (una o más) sobre la superficie; y medios para alinear la estructura alargada (una o más) sobre la superficie, para formar un arreglo de estructuras alargadas. 330. - Un sistema para ensamblar una o más estructuras alargadas sobre una superficie, en donde una o más de las estructuras alargadas es por lo menos una de las siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; y en donde el sistema comprende: medios para acondicionar la superficie con una o más funcionalidades que atraen las estructuras alargadas (una o más) a posiciones particulares sobre la superficie; y medios para alinear las estructuras alargadas (una o más), atrayendo las estructuras alargadas (una o más) a las posiciones particulares usando las funcionalidades (una o más). 33 .- Un sistema para ensamblar una pluralidad de estructuras alargadas sobre una superficie, en donde una o más de las estructuras alargadas es por lo menos una de las siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; y en donde el sistema comprende: medios para depositar la pluralidad de estructuras alargadas sobre la superficie; y medios para cargar eléctricamente la superficie para producir fuerzas electrostáticas entre dos o más estructuras de la pluralidad de estructuras alargadas. 332.- Un sistema para ensamblar una pluralidad de estructuras alargadas sobre una superficie, en donde una o más de las estructuras alargadas es por lo menos una de las siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; y en donde el sistema comprende: medios para dispersar las estructuras alargadas (una o más) sobre una superficie de una fase líquida para formar una película de Langmuir-Blodgett; medios para comprimir la película de Langmuir-Blodgett; y medios para transferir la película de Langmuir-Blodgett comprimida a una superficie. 333.- Un sistema para ensamblar una pluralidad de una o más estructuras alargadas sobre una superficie, en donde por lo menos una de las estructuras alargadas es por lo menos una de las siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; y en donde el sistema comprende: medios para dispersar las estructuras alargadas (una o más) en una matriz flexible; medios para extender la matriz flexible en una dirección para producir una fuerza de corte sobre las estructuras alargadas (una o más), que ocasiona que la estructura alargada (por lo menos una) se alinie en la dirección; medios para remover la matriz flexible; y medios para transferir la estructura alargada alineada (por lo menos una) a una superficie. RESUMEN DE LA INVENCION Un semiconductor impurificado en masa que es por lo menos uno de los siguientes: un monocristal, un semiconductor alargado e impurificado en masa que, en cualquier punto a lo largo de su eje longitudinal, tiene una dimensión transversal mayor de menos de 500 nanómetros, y un semiconductor autónomo e impurificado en masa con al menos una porción que tiene una anchura menor de menos de 500 nanómetros; dicho semiconductor puede comprender un núcleo interno que comprende un primer semiconductor, y una cubierta externa que comprende un material diferente del primer semiconductor; dicho semiconductor puede ser alargado y puede tener, en cualquier punto a lo largo de una sección longitudinal de dicho semiconductor, una relación entre la longitud de la sección y una anchura más grande, que es mayor de 4:1 , o mayor de 10:1 , o mayor de 100:1 , o incluso mayor de 1000:1; por lo menos una porción de dicho semiconductor tiene una anchura menor de menos de 200 nanómetros, o menos de 150 nanómetros, o menos de 100 nanómetros, o menos de 80 nanómetros, o menos de 70 nanómetros, o menos de 60 nanómetros, o menos de 40 nanómetros, o menos de 20 nanómetros, o menos de 10 nanómetros, o incluso de menos de 5 nanómetros; dicho semiconductor puede ser un monocristal y puede ser autónomo; puede ser ligeramente n-impurificado, fuertemente n-impurificado, ligeramente p-impurificado o fuertemente p-impurificado; dicho semiconductor puede ser impurificado durante su desarrollo; puede ser parte de un dispositivo que puede incluir cualquiera de una variedad de dispositivos y combinaciones de dispositivos, y se puede usar una variedad de técnicas de ensamble para fabricar dispositivos de dicho semiconductor; se pueden combinar dos o más de estos semiconductores, incluyendo un arreglo de tales semiconductores, para formar dispositivos, por ejemplo para formar una unión cruzada p-n de un dispositivo; dichos dispositivos en ciertos tamaños pueden exhibir confinamiento cuántico y otros fenómenos cuánticos, y la longitud de onda de luz emitida de uno o más de estos semiconductores puede ser controlada seleccionando una anchura de tales semiconductores; estos semiconductores y dispositivos hechos de los mismos se pueden usar para una variedad de aplicaciones. 5B/cgt* P03/98F
MXPA03001605A 2000-08-22 2001-08-22 Semiconductores alargado impurificados, desarrollo de tales semiconductores, dispositivos que los incluyen y fabricacion de dichos dispositivos. MXPA03001605A (es)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US22683500P 2000-08-22 2000-08-22
US25474500P 2000-12-11 2000-12-11
US29212101P 2001-05-18 2001-05-18
US29189601P 2001-05-18 2001-05-18
US29203501P 2001-05-18 2001-05-18
US29204501P 2001-05-18 2001-05-18
PCT/US2001/026298 WO2002017362A2 (en) 2000-08-22 2001-08-22 Doped elongated semiconductors, growing such semiconductors, devices including such semiconductors and fabricating such devices

Publications (1)

Publication Number Publication Date
MXPA03001605A true MXPA03001605A (es) 2005-06-20

Family

ID=27559184

Family Applications (1)

Application Number Title Priority Date Filing Date
MXPA03001605A MXPA03001605A (es) 2000-08-22 2001-08-22 Semiconductores alargado impurificados, desarrollo de tales semiconductores, dispositivos que los incluyen y fabricacion de dichos dispositivos.

Country Status (10)

Country Link
US (10) US20020130311A1 (es)
EP (3) EP2360298A3 (es)
JP (1) JP5013650B2 (es)
KR (4) KR100862131B1 (es)
CN (3) CN101798057A (es)
AU (2) AU2001286649B2 (es)
CA (1) CA2417992C (es)
MX (1) MXPA03001605A (es)
TW (2) TWI292583B (es)
WO (1) WO2002017362A2 (es)

Families Citing this family (518)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
CA2372707C (en) 1999-07-02 2014-12-09 President And Fellows Of Harvard College Nanoscopic wire-based devices, arrays, and method of their manufacture
US7015546B2 (en) * 2000-02-23 2006-03-21 Semiconductor Research Corporation Deterministically doped field-effect devices and methods of making same
US6919119B2 (en) * 2000-05-30 2005-07-19 The Penn State Research Foundation Electronic and opto-electronic devices fabricated from nanostructured high surface to volume ratio thin films
KR100360476B1 (ko) * 2000-06-27 2002-11-08 삼성전자 주식회사 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
US20060175601A1 (en) * 2000-08-22 2006-08-10 President And Fellows Of Harvard College Nanoscale wires and related devices
US7301199B2 (en) * 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
TWI292583B (en) * 2000-08-22 2008-01-11 Harvard College Doped elongated semiconductor articles, growing such articles, devices including such articles and fabicating such devices
JP3773899B2 (ja) * 2000-08-30 2006-05-10 独立行政法人科学技術振興機構 磁性半導体材料及びその製造方法
DE60135775D1 (de) 2000-12-11 2008-10-23 Harvard College Vorrichtung enthaltend nanosensoren zur ekennung eines analyten und verfahren zu ihrer herstellung
AU2008200507B2 (en) * 2001-03-30 2010-04-22 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
WO2002080280A1 (en) * 2001-03-30 2002-10-10 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
JP2004535066A (ja) 2001-05-18 2004-11-18 プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ ナノスケールワイヤ及び関連デバイス
US6835591B2 (en) * 2001-07-25 2004-12-28 Nantero, Inc. Methods of nanotube films and articles
US6924538B2 (en) * 2001-07-25 2005-08-02 Nantero, Inc. Devices having vertically-disposed nanofabric articles and methods of making the same
US6706402B2 (en) 2001-07-25 2004-03-16 Nantero, Inc. Nanotube films and articles
US7259410B2 (en) * 2001-07-25 2007-08-21 Nantero, Inc. Devices having horizontally-disposed nanofabric articles and methods of making the same
WO2003010143A1 (en) * 2001-07-26 2003-02-06 Samsung Electronics Co., Ltd. Dialkylhydroxybenzoic acid derivatives containing metal chelating groups and their therapeutic uses
US7385262B2 (en) * 2001-11-27 2008-06-10 The Board Of Trustees Of The Leland Stanford Junior University Band-structure modulation of nano-structures in an electric field
US6882767B2 (en) * 2001-12-27 2005-04-19 The Regents Of The University Of California Nanowire optoelectric switching device and method
US7279718B2 (en) * 2002-01-28 2007-10-09 Philips Lumileds Lighting Company, Llc LED including photonic crystal structure
EP1341183B1 (en) * 2002-02-25 2008-12-03 STMicroelectronics S.r.l. Optically readable molecular memory obtained using carbon nanotubes, and method for storing information in said molecular memory
WO2003083902A2 (en) * 2002-03-22 2003-10-09 Penn State Research Foundation Thermal production of nanowires
US6872645B2 (en) 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
US20040026684A1 (en) * 2002-04-02 2004-02-12 Nanosys, Inc. Nanowire heterostructures for encoding information
US7335395B2 (en) * 2002-04-23 2008-02-26 Nantero, Inc. Methods of using pre-formed nanotubes to make carbon nanotube films, layers, fabrics, ribbons, elements and articles
US20040067530A1 (en) * 2002-05-08 2004-04-08 The Regents Of The University Of California Electronic sensing of biomolecular processes
AU2003240561A1 (en) * 2002-06-06 2003-12-22 Rutgers, The State University Of New Jersey MULTIFUNCTIONAL BIOSENSOR BASED ON ZnO NANOSTRUCTURES
US8377683B2 (en) 2002-06-06 2013-02-19 Rutgers, The State University Of New Jersey Zinc oxide-based nanostructure modified QCM for dynamic monitoring of cell adhesion and proliferation
EP1376606B1 (en) 2002-06-20 2008-12-03 STMicroelectronics S.r.l. A molecular memory obtained using DNA strand molecular switches and carbon nanotubes, and manufacturing method thereof
US7335908B2 (en) 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
WO2004010552A1 (en) * 2002-07-19 2004-01-29 President And Fellows Of Harvard College Nanoscale coherent optical components
TW200425530A (en) 2002-09-05 2004-11-16 Nanosys Inc Nanostructure and nanocomposite based compositions and photovoltaic devices
US20050126628A1 (en) * 2002-09-05 2005-06-16 Nanosys, Inc. Nanostructure and nanocomposite based compositions and photovoltaic devices
EP2399970A3 (en) 2002-09-05 2012-04-18 Nanosys, Inc. Nanocomposites
KR101032672B1 (ko) 2002-09-05 2011-05-06 나노시스, 인크. 나노구조로의 전하 이동 또는 나노구조로부터의 전하 이동을 용이하게 하는 유기종
AU2003298998A1 (en) 2002-09-05 2004-04-08 Nanosys, Inc. Oriented nanostructures and methods of preparing
US7572393B2 (en) 2002-09-05 2009-08-11 Nanosys Inc. Organic species that facilitate charge transfer to or from nanostructures
AU2002334664A1 (en) * 2002-09-17 2004-04-08 Midwest Research Institute Carbon nanotube heat-exchange systems
KR101191632B1 (ko) 2002-09-30 2012-10-17 나노시스, 인크. 대형 나노 인에이블 매크로전자 기판 및 그 사용
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
US7051945B2 (en) * 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
TWI319201B (en) * 2002-09-30 2010-01-01 Nanosys Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
US7619562B2 (en) * 2002-09-30 2009-11-17 Nanosys, Inc. Phased array systems
CA2499944A1 (en) * 2002-09-30 2004-04-15 Nanosys, Inc. Integrated displays using nanowire transistors
US7135728B2 (en) 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
US6841235B2 (en) * 2002-10-11 2005-01-11 General Motors Corporation Metallic nanowire and method of making the same
DE10250829B4 (de) * 2002-10-31 2006-11-02 Infineon Technologies Ag Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle
US20060022191A1 (en) * 2002-11-05 2006-02-02 Bakkers Erik Petrus A M Nanostructure, electronic device having such nanostructure and method of preparing nanostructures
KR100790859B1 (ko) * 2002-11-15 2008-01-03 삼성전자주식회사 수직 나노튜브를 이용한 비휘발성 메모리 소자
US7898005B2 (en) * 2002-12-09 2011-03-01 The Regents Of The University Of California Inorganic nanotubes and electro-fluidic devices fabricated therefrom
US7211143B2 (en) * 2002-12-09 2007-05-01 The Regents Of The University Of California Sacrificial template method of fabricating a nanotube
US7355216B2 (en) * 2002-12-09 2008-04-08 The Regents Of The University Of California Fluidic nanotubes and devices
JP4434575B2 (ja) * 2002-12-13 2010-03-17 キヤノン株式会社 熱電変換素子及びその製造方法
JP4428921B2 (ja) * 2002-12-13 2010-03-10 キヤノン株式会社 ナノ構造体、電子デバイス、及びその製造方法
US20040200734A1 (en) * 2002-12-19 2004-10-14 Co Man Sung Nanotube-based sensors for biomolecules
KR20040059300A (ko) * 2002-12-28 2004-07-05 학교법인 포항공과대학교 자성체/나노소재 이종접합 나노구조체 및 그 제조방법
US7535019B1 (en) 2003-02-18 2009-05-19 Nanosolar, Inc. Optoelectronic fiber
US6944054B2 (en) * 2003-03-28 2005-09-13 Nantero, Inc. NRAM bit selectable two-device nanotube array
US7113426B2 (en) * 2003-03-28 2006-09-26 Nantero, Inc. Non-volatile RAM cell and array using nanotube switch position for information state
US7294877B2 (en) * 2003-03-28 2007-11-13 Nantero, Inc. Nanotube-on-gate FET structures and applications
US7075141B2 (en) * 2003-03-28 2006-07-11 Nantero, Inc. Four terminal non-volatile transistor device
US7608147B2 (en) * 2003-04-04 2009-10-27 Qunano Ab Precisely positioned nanowhiskers and nanowhisker arrays and method for preparing them
CN1826694B (zh) 2003-04-04 2012-04-25 库纳诺公司 具有pn结的纳米须及其制造方法
US7074294B2 (en) * 2003-04-17 2006-07-11 Nanosys, Inc. Structures, systems and methods for joining articles and materials and uses therefor
US7579077B2 (en) * 2003-05-05 2009-08-25 Nanosys, Inc. Nanofiber surfaces for use in enhanced surface area applications
US20050221072A1 (en) * 2003-04-17 2005-10-06 Nanosys, Inc. Medical device applications of nanostructured surfaces
US7056409B2 (en) 2003-04-17 2006-06-06 Nanosys, Inc. Structures, systems and methods for joining articles and materials and uses therefor
US20060122596A1 (en) * 2003-04-17 2006-06-08 Nanosys, Inc. Structures, systems and methods for joining articles and materials and uses therefor
US7972616B2 (en) * 2003-04-17 2011-07-05 Nanosys, Inc. Medical device applications of nanostructured surfaces
US20050038498A1 (en) * 2003-04-17 2005-02-17 Nanosys, Inc. Medical device applications of nanostructured surfaces
US7045421B2 (en) * 2003-04-22 2006-05-16 Nantero, Inc. Process for making bit selectable devices having elements made with nanotubes
US6995046B2 (en) 2003-04-22 2006-02-07 Nantero, Inc. Process for making byte erasable devices having elements made with nanotubes
WO2005005679A2 (en) * 2003-04-28 2005-01-20 Nanosys, Inc. Super-hydrophobic surfaces, methods of their construction and uses therefor
TWI427709B (zh) * 2003-05-05 2014-02-21 Nanosys Inc 用於增加表面面積之應用的奈米纖維表面
US7803574B2 (en) 2003-05-05 2010-09-28 Nanosys, Inc. Medical device applications of nanostructured surfaces
EP1631812A4 (en) 2003-05-14 2010-12-01 Nantero Inc SENSOR PLATFORM HAVING A HORIZONTAL NANOPHONE ELEMENT
US7910064B2 (en) 2003-06-03 2011-03-22 Nanosys, Inc. Nanowire-based sensor configurations
CA2532864A1 (en) * 2003-07-28 2005-06-30 The Regents Of The University Of California Langmuir-blodgett nanostructure monolayers
US7091120B2 (en) 2003-08-04 2006-08-15 Nanosys, Inc. System and process for producing nanowire composites and electronic substrates therefrom
CA2535634A1 (en) * 2003-08-13 2005-05-26 Nantero, Inc Nanotube-based switching elements with multiple controls and circuits made from same
WO2005017967A2 (en) * 2003-08-13 2005-02-24 Nantero, Inc. Nanotube device structure and methods of fabrication
US7235421B2 (en) * 2003-09-16 2007-06-26 Nasreen Chopra System and method for developing production nano-material
US7235159B2 (en) * 2003-09-17 2007-06-26 Molecular Nanosystems, Inc. Methods for producing and using catalytic substrates for carbon nanotube growth
US20050214197A1 (en) * 2003-09-17 2005-09-29 Molecular Nanosystems, Inc. Methods for producing and using catalytic substrates for carbon nanotube growth
WO2005029591A1 (ja) * 2003-09-23 2005-03-31 The Furukawa Electric Co., Ltd. 一次元半導体基板、並びに、該一次元半導体基板を用いた素子、素子アレー、及びモジュール
US7067328B2 (en) 2003-09-25 2006-06-27 Nanosys, Inc. Methods, devices and compositions for depositing and orienting nanostructures
DE10345157B4 (de) * 2003-09-29 2009-01-08 Qimonda Ag Wärmeleitende Verpackung von elektronischen Schaltungseinheiten
US7012279B2 (en) * 2003-10-21 2006-03-14 Lumileds Lighting U.S., Llc Photonic crystal light emitting device
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
KR20050055456A (ko) * 2003-12-08 2005-06-13 학교법인 포항공과대학교 산화아연계 나노막대를 이용한 바이오센서 및 이의 제조방법
WO2005059973A2 (en) * 2003-12-12 2005-06-30 Yale University Controlled growth of gallium nitride nanostructures
WO2005062347A2 (en) * 2003-12-16 2005-07-07 President And Fellows Of Harvard College Silica nanowires for optical waveguiding and method of their manufacture
US7208094B2 (en) * 2003-12-17 2007-04-24 Hewlett-Packard Development Company, L.P. Methods of bridging lateral nanowires and device using same
WO2005064639A2 (en) * 2003-12-22 2005-07-14 Koninklijke Philips Electronics N.V. Fabricating a set of semiconducting nanowires, and electric device comprising a set of nanowires
US7112525B1 (en) * 2003-12-22 2006-09-26 University Of South Florida Method for the assembly of nanowire interconnects
TW200527668A (en) * 2003-12-23 2005-08-16 Koninkl Philips Electronics Nv Method of manufacturing and semiconductor device comprising a pn-heterojunction
US7018549B2 (en) * 2003-12-29 2006-03-28 Intel Corporation Method of fabricating multiple nanowires of uniform length from a single catalytic nanoparticle
WO2005110057A2 (en) * 2004-01-06 2005-11-24 The Regents Of The University Of California Crystallographic alignment of high-density nanowire arrays
WO2005067547A2 (en) * 2004-01-14 2005-07-28 The Regents Of The University Of California Diluted magnetic semiconductor nanowires exhibiting magnetoresistance
US7645397B2 (en) * 2004-01-15 2010-01-12 Nanosys, Inc. Nanocrystal doped matrixes
US7374807B2 (en) * 2004-01-15 2008-05-20 Nanosys, Inc. Nanocrystal doped matrixes
US8025960B2 (en) * 2004-02-02 2011-09-27 Nanosys, Inc. Porous substrates, articles, systems and compositions comprising nanofibers and methods of their use and production
US7553371B2 (en) * 2004-02-02 2009-06-30 Nanosys, Inc. Porous substrates, articles, systems and compositions comprising nanofibers and methods of their use and production
US20110039690A1 (en) * 2004-02-02 2011-02-17 Nanosys, Inc. Porous substrates, articles, systems and compositions comprising nanofibers and methods of their use and production
US7354850B2 (en) * 2004-02-06 2008-04-08 Qunano Ab Directionally controlled growth of nanowhiskers
TW200537143A (en) * 2004-02-11 2005-11-16 Koninkl Philips Electronics Nv Integrated optical wave guide for light generated by a bipolar transistor
US20090227107A9 (en) * 2004-02-13 2009-09-10 President And Fellows Of Havard College Nanostructures Containing Metal Semiconductor Compounds
US7381579B2 (en) * 2004-02-26 2008-06-03 Samsung Sdi Co., Ltd. Donor sheet, method of manufacturing the same, method of manufacturing TFT using the donor sheet, and method of manufacturing flat panel display device using the donor sheet
KR100625999B1 (ko) 2004-02-26 2006-09-20 삼성에스디아이 주식회사 도너 시트, 상기 도너 시트의 제조방법, 상기 도너 시트를이용한 박막 트랜지스터의 제조방법, 및 상기 도너 시트를이용한 평판 표시장치의 제조방법
US7253431B2 (en) * 2004-03-02 2007-08-07 International Business Machines Corporation Method and apparatus for solution processed doping of carbon nanotube
EP1723676A4 (en) 2004-03-10 2009-04-15 Nanosys Inc MEMORY DEVICES WITH NANOCAPACITIES AND ANISOTROPIC LOADED NETWORKS
US7595528B2 (en) 2004-03-10 2009-09-29 Nanosys, Inc. Nano-enabled memory devices and anisotropic charge carrying arrays
KR100534204B1 (ko) * 2004-03-17 2005-12-07 한국과학기술연구원 나노선이 보조된 레이저 탈착/이온화 질량분석 방법
EP1738378A4 (en) 2004-03-18 2010-05-05 Nanosys Inc NANOFIBRE SURFACE BASED CAPACITORS
US20050205883A1 (en) * 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device
FR2868201B1 (fr) * 2004-03-23 2007-06-29 Ecole Polytechnique Dgar Procede de fabrication de composants electroniques et composants electroniques obtenus par ce procede
US20050212531A1 (en) * 2004-03-23 2005-09-29 Hewlett-Packard Development Company, L.P. Intellectual Property Administration Fluid sensor and methods
US7115971B2 (en) 2004-03-23 2006-10-03 Nanosys, Inc. Nanowire varactor diode and methods of making same
US7305869B1 (en) * 2004-04-12 2007-12-11 U. S. Department Of Energy Spin microscope based on optically detected magnetic resonance
CN101010780B (zh) 2004-04-30 2012-07-25 纳米系统公司 纳米线生长和获取的体系和方法
US20050279274A1 (en) * 2004-04-30 2005-12-22 Chunming Niu Systems and methods for nanowire growth and manufacturing
US7785922B2 (en) 2004-04-30 2010-08-31 Nanosys, Inc. Methods for oriented growth of nanowires on patterned substrates
EP1883101B1 (en) * 2004-06-01 2014-12-31 Nikon Corporation Method for producing electronic device
KR101260981B1 (ko) 2004-06-04 2013-05-10 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
US8088483B1 (en) 2004-06-08 2012-01-03 Nanosys, Inc. Process for group 10 metal nanostructure synthesis and compositions made using same
TWI406890B (zh) 2004-06-08 2013-09-01 Sandisk Corp 奈米結構之沉積後包封：併入該包封體之組成物、裝置及系統
US7776758B2 (en) 2004-06-08 2010-08-17 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US8563133B2 (en) 2004-06-08 2013-10-22 Sandisk Corporation Compositions and methods for modulation of nanostructure energy levels
CA2567930A1 (en) 2004-06-08 2005-12-22 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US7968273B2 (en) 2004-06-08 2011-06-28 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
WO2006107312A1 (en) * 2004-06-15 2006-10-12 President And Fellows Of Harvard College Nanosensors
US7164744B2 (en) 2004-06-18 2007-01-16 Nantero, Inc. Nanotube-based logic driver circuits
US7288970B2 (en) * 2004-06-18 2007-10-30 Nantero, Inc. Integrated nanotube and field effect switching device
US7161403B2 (en) * 2004-06-18 2007-01-09 Nantero, Inc. Storage elements using nanotube switching elements
EP1766108A1 (en) 2004-06-25 2007-03-28 Btg International Limited Formation of nanowhiskers on a substrate of dissimilar material
JPWO2006001332A1 (ja) * 2004-06-25 2008-04-17 独立行政法人科学技術振興機構 スピン記録方法および装置
WO2006078281A2 (en) 2004-07-07 2006-07-27 Nanosys, Inc. Systems and methods for harvesting and integrating nanowires
CN100505298C (zh) * 2004-07-20 2009-06-24 Nxp股份有限公司 半导体器件及制造该半导体器件的方法
US7442964B2 (en) * 2004-08-04 2008-10-28 Philips Lumileds Lighting Company, Llc Photonic crystal light emitting device with multiple lattices
US8309843B2 (en) * 2004-08-19 2012-11-13 Banpil Photonics, Inc. Photovoltaic cells based on nanoscale structures
US8558311B2 (en) 2004-09-16 2013-10-15 Nanosys, Inc. Dielectrics using substantially longitudinally oriented insulated conductive wires
US7365395B2 (en) 2004-09-16 2008-04-29 Nanosys, Inc. Artificial dielectrics using nanostructures
US8471238B2 (en) 2004-09-16 2013-06-25 Nantero Inc. Light emitters using nanotubes and methods of making same
US20060084128A1 (en) * 2004-09-22 2006-04-20 Hongye Sun Enzyme assay with nanowire sensor
JP4568286B2 (ja) 2004-10-04 2010-10-27 パナソニック株式会社 縦型電界効果トランジスタおよびその製造方法
JP2008515654A (ja) * 2004-10-12 2008-05-15 ナノシス・インク． 導電性ポリマー及び半導体ナノワイヤに基づいてプラスチック電子部品を製造するための完全に集積化された有機層プロセス
US7473943B2 (en) 2004-10-15 2009-01-06 Nanosys, Inc. Gate configuration for nanowire electronic devices
US7400665B2 (en) * 2004-11-05 2008-07-15 Hewlett-Packard Developement Company, L.P. Nano-VCSEL device and fabrication thereof using nano-colonnades
US7307271B2 (en) * 2004-11-05 2007-12-11 Hewlett-Packard Development Company, L.P. Nanowire interconnection and nano-scale device applications
WO2006052891A1 (en) * 2004-11-09 2006-05-18 The Regents Of The University Of California Analyte identification using electronic devices
US20060112983A1 (en) * 2004-11-17 2006-06-01 Nanosys, Inc. Photoactive devices and components with enhanced efficiency
US7405129B2 (en) * 2004-11-18 2008-07-29 International Business Machines Corporation Device comprising doped nano-component and method of forming the device
US7582534B2 (en) * 2004-11-18 2009-09-01 International Business Machines Corporation Chemical doping of nano-components
US7569503B2 (en) * 2004-11-24 2009-08-04 Nanosys, Inc. Contact doping and annealing systems and processes for nanowire thin films
US7560366B1 (en) 2004-12-02 2009-07-14 Nanosys, Inc. Nanowire horizontal growth and substrate removal
US8154002B2 (en) 2004-12-06 2012-04-10 President And Fellows Of Harvard College Nanoscale wire-based data storage
US7939218B2 (en) * 2004-12-09 2011-05-10 Nanosys, Inc. Nanowire structures comprising carbon
CA2588548A1 (en) 2004-12-09 2006-06-15 Nanosys, Inc. Nanowire-based membrane electrode assemblies for fuel cells
US7842432B2 (en) 2004-12-09 2010-11-30 Nanosys, Inc. Nanowire structures comprising carbon
US8278011B2 (en) 2004-12-09 2012-10-02 Nanosys, Inc. Nanostructured catalyst supports
CN100376906C (zh) * 2004-12-11 2008-03-26 鸿富锦精密工业（深圳）有限公司 彩色滤光片
JP5132934B2 (ja) * 2004-12-28 2013-01-30 パナソニック株式会社 半導体ナノワイヤ、および当該ナノワイヤを備えた半導体装置
JP2008531298A (ja) * 2005-01-12 2008-08-14 ニュー・ヨーク・ユニヴァーシティ ホログラフィック光ピンセットによりナノワイヤを処理するためのシステムおよび方法
US7122461B2 (en) * 2005-02-10 2006-10-17 Intel Corporation Method to assemble structures from nano-materials
CN1976869B (zh) 2005-02-10 2010-12-22 松下电器产业株式会社 用于维持微细结构体的结构体、半导体装置、tft驱动电路、面板、显示器、传感器及它们的制造方法
KR100661696B1 (ko) * 2005-02-22 2006-12-26 삼성전자주식회사 이종 구조의 반도체 나노 와이어 및 그의 제조방법
KR100624461B1 (ko) * 2005-02-25 2006-09-19 삼성전자주식회사 나노 와이어 및 그 제조 방법
EP1696473A3 (en) * 2005-02-25 2009-06-10 Samsung Electronics Co.,Ltd. Silicon nano wires, semiconductor device including the same, and method of manufacturing the silicon nano wires
US7504014B2 (en) * 2005-03-15 2009-03-17 Fujitsu Limited High density interconnections with nanowiring
US20060207647A1 (en) * 2005-03-16 2006-09-21 General Electric Company High efficiency inorganic nanorod-enhanced photovoltaic devices
KR101100887B1 (ko) 2005-03-17 2012-01-02 삼성전자주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법
CN101184853B (zh) 2005-03-29 2012-07-04 阿普尔拉股份有限公司 用于分析核酸的基于纳米线的系统
US7745498B2 (en) * 2005-04-13 2010-06-29 Nanosys, Inc. Nanowire dispersion compositions and uses thereof
WO2006116424A2 (en) * 2005-04-26 2006-11-02 Nanosys, Inc. Paintable nanofiber coatings
US7479654B2 (en) 2005-05-09 2009-01-20 Nantero, Inc. Memory arrays using nanotube articles with reprogrammable resistance
US7510951B2 (en) * 2005-05-12 2009-03-31 Lg Chem, Ltd. Method for forming high-resolution pattern with direct writing means
KR100833017B1 (ko) * 2005-05-12 2008-05-27 주식회사 엘지화학 직접 패턴법을 이용한 고해상도 패턴형성방법
WO2006124625A2 (en) * 2005-05-12 2006-11-23 Nanosys, Inc. Use of nanoparticles in film formation and as solder
US20100227382A1 (en) * 2005-05-25 2010-09-09 President And Fellows Of Harvard College Nanoscale sensors
US20080197440A1 (en) * 2005-06-02 2008-08-21 Misuzu R & D Ltd. Nonvolatile Memory
EP1941554A2 (en) * 2005-06-02 2008-07-09 Nanosys, Inc. Light emitting nanowires for macroelectronics
WO2006132659A2 (en) 2005-06-06 2006-12-14 President And Fellows Of Harvard College Nanowire heterostructures
US8370769B2 (en) 2005-06-10 2013-02-05 T-Mobile Usa, Inc. Variable path management of user contacts
US8370770B2 (en) 2005-06-10 2013-02-05 T-Mobile Usa, Inc. Variable path management of user contacts
US7685530B2 (en) 2005-06-10 2010-03-23 T-Mobile Usa, Inc. Preferred contact group centric interface
US8359548B2 (en) 2005-06-10 2013-01-22 T-Mobile Usa, Inc. Managing subset of user contacts
US8163575B2 (en) * 2005-06-17 2012-04-24 Philips Lumileds Lighting Company Llc Grown photonic crystals in semiconductor light emitting devices
US7196262B2 (en) * 2005-06-20 2007-03-27 Solyndra, Inc. Bifacial elongated solar cell devices
US7394016B2 (en) * 2005-10-11 2008-07-01 Solyndra, Inc. Bifacial elongated solar cell devices with internal reflectors
US20090050204A1 (en) * 2007-08-03 2009-02-26 Illuminex Corporation. Photovoltaic device using nanostructured material
US20100193768A1 (en) * 2005-06-20 2010-08-05 Illuminex Corporation Semiconducting nanowire arrays for photovoltaic applications
US8344238B2 (en) * 2005-07-19 2013-01-01 Solyndra Llc Self-cleaning protective coatings for use with photovoltaic cells
JP2009507397A (ja) 2005-08-22 2009-02-19 キュー・ワン・ナノシステムズ・インコーポレイテッド ナノ構造およびそれを実施する光起電力セル
KR101386268B1 (ko) 2005-08-26 2014-04-17 스몰텍 에이비 나노구조체에 기반한 인터커넥트 및 방열기
JP2009513368A (ja) * 2005-09-23 2009-04-02 ナノシス・インコーポレイテッド ナノ構造体のドーピング方法
KR20070040129A (ko) * 2005-10-11 2007-04-16 삼성에스디아이 주식회사 탄소나노튜브 구조체 및 탄소나노튜브의 수직정렬 방법
WO2007047523A2 (en) * 2005-10-14 2007-04-26 Pennsylvania State University System and method for positioning and synthesizing of nanostructures
KR100845704B1 (ko) * 2005-10-19 2008-07-11 주식회사 엘지화학 나노와이어의 제조방법 및 나노와이어가 성장된 기판
US8314327B2 (en) * 2005-11-06 2012-11-20 Banpil Photonics, Inc. Photovoltaic cells based on nano or micro-scale structures
KR101390619B1 (ko) 2005-11-21 2014-04-30 나노시스, 인크. 탄소를 포함하는 나노배선 구조체
WO2007062268A2 (en) * 2005-11-28 2007-05-31 University Of Florida Research Foundation, Inc. Method and structure for magnetically-directed, self-assembly of three-dimensional structures
US8816191B2 (en) * 2005-11-29 2014-08-26 Banpil Photonics, Inc. High efficiency photovoltaic cells and manufacturing thereof
US7741197B1 (en) 2005-12-29 2010-06-22 Nanosys, Inc. Systems and methods for harvesting and reducing contamination in nanowires
US7394094B2 (en) * 2005-12-29 2008-07-01 Massachusetts Institute Of Technology Semiconductor nanocrystal heterostructures
JP2009522197A (ja) * 2005-12-29 2009-06-11 ナノシス・インコーポレイテッド パターン形成された基板上のナノワイヤの配向した成長のための方法
TWI342866B (en) * 2005-12-30 2011-06-01 Ind Tech Res Inst Nanowires and a method of the same
US7259322B2 (en) * 2006-01-09 2007-08-21 Solyndra, Inc. Interconnects for solar cell devices
US8791359B2 (en) * 2006-01-28 2014-07-29 Banpil Photonics, Inc. High efficiency photovoltaic cells
WO2008060640A2 (en) * 2006-02-02 2008-05-22 William Marsh Rice University Nanoparticle / nanotube-based nanoelectronic devices and chemically-directed assembly thereof
US20070186629A1 (en) * 2006-02-10 2007-08-16 Ying-Lan Chang Functionalizable nanowire-based AFM probe
US7826336B2 (en) * 2006-02-23 2010-11-02 Qunano Ab Data storage nanostructures
US20090299213A1 (en) * 2006-03-15 2009-12-03 President And Fellows Of Harvard College Nanobioelectronics
US20070215195A1 (en) * 2006-03-18 2007-09-20 Benyamin Buller Elongated photovoltaic cells in tubular casings
US20090014055A1 (en) * 2006-03-18 2009-01-15 Solyndra, Inc. Photovoltaic Modules Having a Filling Material
US20070215197A1 (en) * 2006-03-18 2007-09-20 Benyamin Buller Elongated photovoltaic cells in casings
US8183458B2 (en) 2007-03-13 2012-05-22 Solyndra Llc Photovoltaic apparatus having a filler layer and method for making the same
US20080302418A1 (en) * 2006-03-18 2008-12-11 Benyamin Buller Elongated Photovoltaic Devices in Casings
JP4970997B2 (ja) 2006-03-30 2012-07-11 パナソニック株式会社 ナノワイヤトランジスタの製造方法
US8017860B2 (en) * 2006-05-15 2011-09-13 Stion Corporation Method and structure for thin film photovoltaic materials using bulk semiconductor materials
US9105776B2 (en) * 2006-05-15 2015-08-11 Stion Corporation Method and structure for thin film photovoltaic materials using semiconductor materials
US8255281B2 (en) * 2006-06-07 2012-08-28 T-Mobile Usa, Inc. Service management system that enables subscriber-driven changes to service plans
US7714386B2 (en) * 2006-06-09 2010-05-11 Northrop Grumman Systems Corporation Carbon nanotube field effect transistor
JP2009540333A (ja) 2006-06-12 2009-11-19 プレジデント アンド フェロウズ オブ ハーバード カレッジ ナノセンサーおよび関連技術
FR2904304B1 (fr) 2006-07-27 2008-10-17 Commissariat Energie Atomique Procede de fabrication d'une nanostructure sur un substrat pre-grave.
US7998788B2 (en) * 2006-07-27 2011-08-16 International Business Machines Corporation Techniques for use of nanotechnology in photovoltaics
US7888753B2 (en) * 2006-07-31 2011-02-15 International Business Machines Corporation Ultra-sensitive detection techniques
US7879685B2 (en) * 2006-08-04 2011-02-01 Solyndra, Inc. System and method for creating electric isolation between layers comprising solar cells
US20080029152A1 (en) * 2006-08-04 2008-02-07 Erel Milshtein Laser scribing apparatus, systems, and methods
US20080292835A1 (en) * 2006-08-30 2008-11-27 Lawrence Pan Methods for forming freestanding nanotube objects and objects so formed
US8323789B2 (en) 2006-08-31 2012-12-04 Cambridge Enterprise Limited Nanomaterial polymer compositions and uses thereof
WO2008033303A2 (en) 2006-09-11 2008-03-20 President And Fellows Of Harvard College Branched nanoscale wires
US7834424B2 (en) * 2006-09-12 2010-11-16 The Board Of Trustees Of The Leland Stanford Junior University Extendable connector and network
JP5091242B2 (ja) * 2006-10-04 2012-12-05 エヌエックスピー ビー ヴィ Ｍｉｍキャパシタ
JP2010505728A (ja) * 2006-10-05 2010-02-25 日立化成工業株式会社 高配列、高アスペクト比、高密度のシリコンナノワイヤー及びその製造方法
US8591952B2 (en) * 2006-10-10 2013-11-26 Massachusetts Institute Of Technology Absorbant superhydrophobic materials, and methods of preparation and use thereof
US7388200B2 (en) * 2006-10-19 2008-06-17 Hewlett-Packard Development Company, L.P. Sensing method and nanosensing device for performing the same
US8624108B1 (en) * 2006-11-01 2014-01-07 Banpil Photonics, Inc. Photovoltaic cells based on nano or micro-scale structures
US7847238B2 (en) 2006-11-07 2010-12-07 New York University Holographic microfabrication and characterization system for soft matter and biological systems
CN101573778B (zh) 2006-11-07 2013-01-02 奈米系统股份有限公司 用于纳米线生长的系统与方法
WO2008060455A2 (en) 2006-11-09 2008-05-22 Nanosys, Inc. Methods for nanowire alignment and deposition
US20080110486A1 (en) * 2006-11-15 2008-05-15 General Electric Company Amorphous-crystalline tandem nanostructured solar cells
WO2008127314A1 (en) 2006-11-22 2008-10-23 President And Fellows Of Harvard College High-sensitivity nanoscale wire sensors
KR100829579B1 (ko) * 2006-11-27 2008-05-14 삼성전자주식회사 나노튜브를 이용한 전계효과 트랜지스터 및 그 제조방법
US7786024B2 (en) 2006-11-29 2010-08-31 Nanosys, Inc. Selective processing of semiconductor nanowires by polarized visible radiation
US8258047B2 (en) 2006-12-04 2012-09-04 General Electric Company Nanostructures, methods of depositing nanostructures and devices incorporating the same
US8686490B2 (en) * 2006-12-20 2014-04-01 Sandisk Corporation Electron blocking layers for electronic devices
US20080150009A1 (en) * 2006-12-20 2008-06-26 Nanosys, Inc. Electron Blocking Layers for Electronic Devices
US7847341B2 (en) 2006-12-20 2010-12-07 Nanosys, Inc. Electron blocking layers for electronic devices
US20080150003A1 (en) * 2006-12-20 2008-06-26 Jian Chen Electron blocking layers for electronic devices
US20080150004A1 (en) * 2006-12-20 2008-06-26 Nanosys, Inc. Electron Blocking Layers for Electronic Devices
EP2126986B1 (en) * 2006-12-22 2019-09-18 QuNano AB Led with upstanding nanowire structure and method of producing such
US8183587B2 (en) 2006-12-22 2012-05-22 Qunano Ab LED with upstanding nanowire structure and method of producing such
US8049203B2 (en) 2006-12-22 2011-11-01 Qunano Ab Nanoelectronic structure and method of producing such
EP2091862B1 (en) 2006-12-22 2019-12-11 QuNano AB Elevated led and method of producing such
US20080178927A1 (en) * 2007-01-30 2008-07-31 Thomas Brezoczky Photovoltaic apparatus having an elongated photovoltaic device using an involute-based concentrator
US7851784B2 (en) * 2007-02-13 2010-12-14 Nano-Electronic And Photonic Devices And Circuits, Llc Nanotube array electronic devices
US20080196759A1 (en) * 2007-02-16 2008-08-21 Thomas Brezoczky Photovoltaic assembly with elongated photovoltaic devices and integrated involute-based reflectors
US8440997B2 (en) * 2007-02-27 2013-05-14 The Regents Of The University Of California Nanowire photodetector and image sensor with internal gain
US7728333B2 (en) * 2007-03-09 2010-06-01 Nano-Electronic And Photonic Devices And Circuits, Llc Nanotube array ballistic light emitting devices
KR101345440B1 (ko) * 2007-03-15 2013-12-27 삼성전자주식회사 메조세공 템플릿을 이용한 나노 구조체의 대량 제조방법 및그에 의해 제조된 나노 구조체
KR101365411B1 (ko) 2007-04-25 2014-02-20 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법
US8212235B2 (en) 2007-04-25 2012-07-03 Hewlett-Packard Development Company, L.P. Nanowire-based opto-electronic device
US7880318B1 (en) 2007-04-27 2011-02-01 Hewlett-Packard Development Company, L.P. Sensing system and method of making the same
US7892610B2 (en) * 2007-05-07 2011-02-22 Nanosys, Inc. Method and system for printing aligned nanowires and other electrical devices
US8330090B2 (en) * 2007-05-07 2012-12-11 Nxp, B.V. Photosensitive device and method of manufacturing a photosensitive device using nanowire diodes
KR101356694B1 (ko) * 2007-05-10 2014-01-29 삼성전자주식회사 실리콘 나노와이어를 이용한 발광 다이오드 및 그 제조방법
KR20080100057A (ko) * 2007-05-11 2008-11-14 주성엔지니어링(주) 결정질 실리콘 태양전지의 제조방법과 그 제조장치 및시스템
US7939346B2 (en) * 2007-05-25 2011-05-10 Wisconsin Alumni Research Foundation Nanomembranes for remote sensing
FR2916902B1 (fr) * 2007-05-31 2009-07-17 Commissariat Energie Atomique Transistor a effet de champ a nanotubes de carbone
US7663202B2 (en) * 2007-06-26 2010-02-16 Hewlett-Packard Development Company, L.P. Nanowire photodiodes and methods of making nanowire photodiodes
US8071179B2 (en) 2007-06-29 2011-12-06 Stion Corporation Methods for infusing one or more materials into nano-voids if nanoporous or nanostructured materials
DE102007031600B4 (de) * 2007-07-06 2015-10-15 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Array aus vertikalen UV-Leuchtemitterdioden und Verfahren zu seiner Herstellung
EP2168147A4 (en) * 2007-07-10 2012-07-11 Univ California COMPOSITE NANOTIGES
WO2009012459A2 (en) * 2007-07-19 2009-01-22 California Institute Of Technology Structures of ordered arrays of semiconductors
US7833504B2 (en) * 2007-08-27 2010-11-16 The Research Foundation Of State University Of New York Silylated carbon nanotubes and methods of making same
AU2008296763A1 (en) * 2007-08-28 2009-03-12 California Institute Of Technology Polymer-embedded semiconductor rod arrays
KR101345456B1 (ko) 2007-08-29 2013-12-27 재단법인서울대학교산학협력재단 위치 선택적 수평형 나노와이어의 성장방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자
JP5347377B2 (ja) * 2007-08-31 2013-11-20 大日本印刷株式会社 縦型有機トランジスタ、その製造方法及び発光素子
US20090078303A1 (en) * 2007-09-24 2009-03-26 Solyndra, Inc. Encapsulated Photovoltaic Device Used With A Reflector And A Method of Use for the Same
US8287942B1 (en) 2007-09-28 2012-10-16 Stion Corporation Method for manufacture of semiconductor bearing thin film material
US8759671B2 (en) 2007-09-28 2014-06-24 Stion Corporation Thin film metal oxide bearing semiconductor material for single junction solar cell devices
US7745315B1 (en) 2007-10-03 2010-06-29 Sandia Corporation Highly aligned vertical GaN nanowires using submonolayer metal catalysts
US7915146B2 (en) 2007-10-23 2011-03-29 International Business Machines Corporation Controlled doping of semiconductor nanowires
US8187434B1 (en) 2007-11-14 2012-05-29 Stion Corporation Method and system for large scale manufacture of thin film photovoltaic devices using single-chamber configuration
US8142890B1 (en) * 2007-12-05 2012-03-27 University Of Central Florida Research Foundation, Inc. Fabrication of high aspect ratio core-shell CdS-Mn/ZnS nanowires
US8319002B2 (en) * 2007-12-06 2012-11-27 Nanosys, Inc. Nanostructure-enhanced platelet binding and hemostatic structures
US8304595B2 (en) * 2007-12-06 2012-11-06 Nanosys, Inc. Resorbable nanoenhanced hemostatic structures and bandage materials
SG153674A1 (en) * 2007-12-11 2009-07-29 Nanyang Polytechnic A method of doping and apparatus for doping
FR2925221B1 (fr) * 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US8624224B2 (en) * 2008-01-24 2014-01-07 Nano-Electronic And Photonic Devices And Circuits, Llc Nanotube array bipolar transistors
US8492249B2 (en) * 2008-01-24 2013-07-23 Nano-Electronic And Photonic Devices And Circuits, Llc Methods of forming catalytic nanopads
US8610125B2 (en) * 2008-01-24 2013-12-17 Nano-Electronic And Photonic Devices And Circuits, Llc Nanotube array light emitting diodes
US8440994B2 (en) * 2008-01-24 2013-05-14 Nano-Electronic And Photonic Devices And Circuits, Llc Nanotube array electronic and opto-electronic devices
US8610104B2 (en) 2008-01-24 2013-12-17 Nano-Electronic And Photonic Devices And Circuits, Llc Nanotube array injection lasers
US8603246B2 (en) 2008-01-30 2013-12-10 Palo Alto Research Center Incorporated Growth reactor systems and methods for low-temperature synthesis of nanowires
CN101971360A (zh) * 2008-02-08 2011-02-09 清洁电池国际股份有限公司 用于发电的基于纳米棒的复合结构
US8440903B1 (en) 2008-02-21 2013-05-14 Stion Corporation Method and structure for forming module using a powder coating and thermal treatment process
TWI485642B (zh) * 2008-02-26 2015-05-21 Epistar Corp 光電元件之客製化製造方法
US8772078B1 (en) 2008-03-03 2014-07-08 Stion Corporation Method and system for laser separation for exclusion region of multi-junction photovoltaic materials
US8075723B1 (en) 2008-03-03 2011-12-13 Stion Corporation Laser separation method for manufacture of unit cells for thin film photovoltaic materials
CN101552297B (zh) * 2008-04-03 2012-11-21 清华大学 太阳能电池
CN101562203B (zh) * 2008-04-18 2014-07-09 清华大学 太阳能电池
CN101527327B (zh) * 2008-03-07 2012-09-19 清华大学 太阳能电池
CN101552295A (zh) * 2008-04-03 2009-10-07 清华大学 太阳能电池
CN101562204B (zh) * 2008-04-18 2011-03-23 鸿富锦精密工业（深圳）有限公司 太阳能电池
US8094023B1 (en) * 2008-03-10 2012-01-10 Sandia Corporation Phononic crystal devices
US8174742B2 (en) 2008-03-14 2012-05-08 New York University System for applying optical forces from phase gradients
WO2009134687A2 (en) * 2008-04-27 2009-11-05 The Board Of Trustees Of The University Of Illinois Method of fabricating a planar semiconductor nanowire
US8364243B2 (en) 2008-04-30 2013-01-29 Nanosys, Inc. Non-fouling surfaces for reflective spheres
CN101582450B (zh) * 2008-05-16 2012-03-28 清华大学 薄膜晶体管
US7939454B1 (en) 2008-05-31 2011-05-10 Stion Corporation Module and lamination process for multijunction cells
US8642138B2 (en) 2008-06-11 2014-02-04 Stion Corporation Processing method for cleaning sulfur entities of contact regions
US9087943B2 (en) 2008-06-25 2015-07-21 Stion Corporation High efficiency photovoltaic cell and manufacturing method free of metal disulfide barrier material
US8003432B2 (en) 2008-06-25 2011-08-23 Stion Corporation Consumable adhesive layer for thin film photovoltaic material
US7960653B2 (en) * 2008-07-25 2011-06-14 Hewlett-Packard Development Company, L.P. Conductive nanowires for electrical interconnect
US8207008B1 (en) 2008-08-01 2012-06-26 Stion Corporation Affixing method and solar decal device using a thin film photovoltaic
US20100051932A1 (en) * 2008-08-28 2010-03-04 Seo-Yong Cho Nanostructure and uses thereof
US8299472B2 (en) 2009-12-08 2012-10-30 Young-June Yu Active pixel sensor with nanowire structured photodetectors
US8890271B2 (en) 2010-06-30 2014-11-18 Zena Technologies, Inc. Silicon nitride light pipes for image sensors
US9299866B2 (en) 2010-12-30 2016-03-29 Zena Technologies, Inc. Nanowire array based solar energy harvesting device
US8866065B2 (en) 2010-12-13 2014-10-21 Zena Technologies, Inc. Nanowire arrays comprising fluorescent nanowires
US8791470B2 (en) 2009-10-05 2014-07-29 Zena Technologies, Inc. Nano structured LEDs
US8274039B2 (en) 2008-11-13 2012-09-25 Zena Technologies, Inc. Vertical waveguides with various functionality on integrated circuits
US8835831B2 (en) 2010-06-22 2014-09-16 Zena Technologies, Inc. Polarized light detecting device and fabrication methods of the same
US8269985B2 (en) 2009-05-26 2012-09-18 Zena Technologies, Inc. Determination of optimal diameters for nanowires
US9343490B2 (en) 2013-08-09 2016-05-17 Zena Technologies, Inc. Nanowire structured color filter arrays and fabrication method of the same
US8748799B2 (en) 2010-12-14 2014-06-10 Zena Technologies, Inc. Full color single pixel including doublet or quadruplet si nanowires for image sensors
US8546742B2 (en) 2009-06-04 2013-10-01 Zena Technologies, Inc. Array of nanowires in a single cavity with anti-reflective coating on substrate
US8735797B2 (en) 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
US8229255B2 (en) * 2008-09-04 2012-07-24 Zena Technologies, Inc. Optical waveguides in image sensors
US9478685B2 (en) 2014-06-23 2016-10-25 Zena Technologies, Inc. Vertical pillar structured infrared detector and fabrication method for the same
US9406709B2 (en) 2010-06-22 2016-08-02 President And Fellows Of Harvard College Methods for fabricating and using nanowires
US8889455B2 (en) 2009-12-08 2014-11-18 Zena Technologies, Inc. Manufacturing nanowire photo-detector grown on a back-side illuminated image sensor
US9515218B2 (en) 2008-09-04 2016-12-06 Zena Technologies, Inc. Vertical pillar structured photovoltaic devices with mirrors and optical claddings
US8519379B2 (en) 2009-12-08 2013-08-27 Zena Technologies, Inc. Nanowire structured photodiode with a surrounding epitaxially grown P or N layer
US9082673B2 (en) 2009-10-05 2015-07-14 Zena Technologies, Inc. Passivated upstanding nanostructures and methods of making the same
US9000353B2 (en) 2010-06-22 2015-04-07 President And Fellows Of Harvard College Light absorption and filtering properties of vertically oriented semiconductor nano wires
US7855089B2 (en) 2008-09-10 2010-12-21 Stion Corporation Application specific solar cell and method for manufacture using thin film photovoltaic materials
US8153482B2 (en) * 2008-09-22 2012-04-10 Sharp Laboratories Of America, Inc. Well-structure anti-punch-through microwire device
US8026122B1 (en) 2008-09-29 2011-09-27 Stion Corporation Metal species surface treatment of thin film photovoltaic cell and manufacturing method
US8008110B1 (en) 2008-09-29 2011-08-30 Stion Corporation Bulk sodium species treatment of thin film photovoltaic cell and manufacturing method
US8501521B1 (en) 2008-09-29 2013-08-06 Stion Corporation Copper species surface treatment of thin film photovoltaic cell and manufacturing method
US8236597B1 (en) 2008-09-29 2012-08-07 Stion Corporation Bulk metal species treatment of thin film photovoltaic cell and manufacturing method
US8008112B1 (en) 2008-09-29 2011-08-30 Stion Corporation Bulk chloride species treatment of thin film photovoltaic cell and manufacturing method
US8476104B1 (en) 2008-09-29 2013-07-02 Stion Corporation Sodium species surface treatment of thin film photovoltaic cell and manufacturing method
US8394662B1 (en) 2008-09-29 2013-03-12 Stion Corporation Chloride species surface treatment of thin film photovoltaic cell and manufacturing method
US8383450B2 (en) 2008-09-30 2013-02-26 Stion Corporation Large scale chemical bath system and method for cadmium sulfide processing of thin film photovoltaic materials
US7863074B2 (en) 2008-09-30 2011-01-04 Stion Corporation Patterning electrode materials free from berm structures for thin film photovoltaic cells
US7947524B2 (en) 2008-09-30 2011-05-24 Stion Corporation Humidity control and method for thin film photovoltaic materials
US7910399B1 (en) 2008-09-30 2011-03-22 Stion Corporation Thermal management and method for large scale processing of CIS and/or CIGS based thin films overlying glass substrates
US8425739B1 (en) 2008-09-30 2013-04-23 Stion Corporation In chamber sodium doping process and system for large scale cigs based thin film photovoltaic materials
US8741689B2 (en) 2008-10-01 2014-06-03 Stion Corporation Thermal pre-treatment process for soda lime glass substrate for thin film photovoltaic materials
US20110018103A1 (en) 2008-10-02 2011-01-27 Stion Corporation System and method for transferring substrates in large scale processing of cigs and/or cis devices
US8003430B1 (en) 2008-10-06 2011-08-23 Stion Corporation Sulfide species treatment of thin film photovoltaic cell and manufacturing method
US8435826B1 (en) 2008-10-06 2013-05-07 Stion Corporation Bulk sulfide species treatment of thin film photovoltaic cell and manufacturing method
US8168463B2 (en) 2008-10-17 2012-05-01 Stion Corporation Zinc oxide film method and structure for CIGS cell
US9006133B2 (en) 2008-10-24 2015-04-14 Oned Material Llc Electrochemical catalysts for fuel cells
WO2010054231A1 (en) * 2008-11-06 2010-05-14 Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University Laterally varying ii-vi alloys and uses thereof
US8540889B1 (en) 2008-11-19 2013-09-24 Nanosys, Inc. Methods of generating liquidphobic surfaces
US8344243B2 (en) 2008-11-20 2013-01-01 Stion Corporation Method and structure for thin film photovoltaic cell using similar material junction
US8354291B2 (en) 2008-11-24 2013-01-15 University Of Southern California Integrated circuits based on aligned nanotubes
US8169006B2 (en) * 2008-11-29 2012-05-01 Electronics And Telecommunications Research Institute Bio-sensor chip for detecting target material
US20100148213A1 (en) * 2008-12-12 2010-06-17 Yen-Wei Hsu Tunnel device
KR101539669B1 (ko) * 2008-12-16 2015-07-27 삼성전자주식회사 코어-쉘 타입 구조물 형성방법 및 이를 이용한 트랜지스터 제조방법
US7884004B2 (en) 2009-02-04 2011-02-08 International Business Machines Corporation Maskless process for suspending and thinning nanowires
FR2943450B1 (fr) 2009-03-17 2011-03-18 Commissariat Energie Atomique Tete de lecture haute resolution pour disque optique
USD631888S1 (en) 2009-03-27 2011-02-01 T-Mobile Usa, Inc. Portion of a display screen with a user interface
USD631887S1 (en) 2009-03-27 2011-02-01 T-Mobile Usa, Inc. Portion of a display screen with a user interface
US9355382B2 (en) 2009-03-27 2016-05-31 T-Mobile Usa, Inc. Group based information displays
USD631889S1 (en) 2009-03-27 2011-02-01 T-Mobile Usa, Inc. Portion of a display screen with a user interface
USD631890S1 (en) 2009-03-27 2011-02-01 T-Mobile Usa, Inc. Portion of a display screen with a user interface
US9210247B2 (en) 2009-03-27 2015-12-08 T-Mobile Usa, Inc. Managing contact groups from subset of user contacts
USD631891S1 (en) 2009-03-27 2011-02-01 T-Mobile Usa, Inc. Portion of a display screen with a user interface
US8577350B2 (en) 2009-03-27 2013-11-05 T-Mobile Usa, Inc. Managing communications utilizing communication categories
US9195966B2 (en) * 2009-03-27 2015-11-24 T-Mobile Usa, Inc. Managing contact groups from subset of user contacts
US9369542B2 (en) 2009-03-27 2016-06-14 T-Mobile Usa, Inc. Network-based processing of data requests for contact information
US8237150B2 (en) * 2009-04-03 2012-08-07 International Business Machines Corporation Nanowire devices for enhancing mobility through stress engineering
US8013324B2 (en) * 2009-04-03 2011-09-06 International Business Machines Corporation Structurally stabilized semiconductor nanowire
US7943530B2 (en) * 2009-04-03 2011-05-17 International Business Machines Corporation Semiconductor nanowires having mobility-optimized orientations
US7902541B2 (en) * 2009-04-03 2011-03-08 International Business Machines Corporation Semiconductor nanowire with built-in stress
US20110089402A1 (en) * 2009-04-10 2011-04-21 Pengfei Qi Composite Nanorod-Based Structures for Generating Electricity
WO2010126606A2 (en) 2009-05-01 2010-11-04 Nanosys, Inc. Functionalized matrixes for dispersion of nanostructures
JP5686988B2 (ja) 2009-05-04 2015-03-18 シャープ株式会社 燃料電池用膜電極複合体に用いられる触媒層、それを用いる燃料電池用膜電極複合体、燃料電池、およびその製造方法
KR102067922B1 (ko) 2009-05-19 2020-01-17 원드 매터리얼 엘엘씨 배터리 응용을 위한 나노구조화된 재료
WO2010138506A1 (en) 2009-05-26 2010-12-02 Nanosys, Inc. Methods and systems for electric field deposition of nanowires and other devices
JP5299105B2 (ja) * 2009-06-16 2013-09-25 ソニー株式会社 二酸化バナジウムナノワイヤとその製造方法、及び二酸化バナジウムナノワイヤを用いたナノワイヤデバイス
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8507786B1 (en) 2009-06-27 2013-08-13 Stion Corporation Manufacturing method for patterning CIGS/CIS solar cells
US8623288B1 (en) 2009-06-29 2014-01-07 Nanosys, Inc. Apparatus and methods for high density nanowire growth
US8368125B2 (en) * 2009-07-20 2013-02-05 International Business Machines Corporation Multiple orientation nanowires with gate stack stressors
US8269257B2 (en) * 2009-07-29 2012-09-18 Massachusetts Institute Of Technology Nanowire synthesis
US8389393B2 (en) * 2009-07-29 2013-03-05 Massachusetts Institute Of Technology Nanoparticle synthesis
US8398772B1 (en) 2009-08-18 2013-03-19 Stion Corporation Method and structure for processing thin film PV cells with improved temperature uniformity
KR101016437B1 (ko) * 2009-08-21 2011-02-21 한국과학기술연구원 스핀 축적과 확산을 이용한 다기능 논리 소자
WO2011038228A1 (en) 2009-09-24 2011-03-31 President And Fellows Of Harvard College Bent nanowires and related probing of species
US8524527B2 (en) * 2009-09-25 2013-09-03 University Of Southern California High-performance single-crystalline N-type dopant-doped metal oxide nanowires for transparent thin film transistors and active matrix organic light-emitting diode displays
WO2011044226A2 (en) * 2009-10-07 2011-04-14 University Of Florida Research Foundation Inc. Strain tunable silicon and germanium nanowire optoelectronic devices
WO2011049804A2 (en) * 2009-10-21 2011-04-28 The Board Of Trustees Of The University Of Illinois Method of forming an array of high aspect ratio semiconductor nanostructures
US8809096B1 (en) 2009-10-22 2014-08-19 Stion Corporation Bell jar extraction tool method and apparatus for thin film photovoltaic materials
US8390705B2 (en) * 2009-10-27 2013-03-05 Hewlett-Packard Develoment Company, L.P. Nanowire photodiodes
US20110101302A1 (en) * 2009-11-05 2011-05-05 University Of Southern California Wafer-scale fabrication of separated carbon nanotube thin-film transistors
CN102050424B (zh) * 2009-11-06 2013-11-06 清华大学 一种制备碳纳米管薄膜及薄膜晶体管的方法
WO2011066570A2 (en) * 2009-11-30 2011-06-03 California Institute Of Technology Semiconductor wire array structures, and solar cells and photodetectors based on such structures
US8563395B2 (en) * 2009-11-30 2013-10-22 The Royal Institute For The Advancement Of Learning/Mcgill University Method of growing uniform semiconductor nanowires without foreign metal catalyst and devices thereof
US8008146B2 (en) * 2009-12-04 2011-08-30 International Business Machines Corporation Different thickness oxide silicon nanowire field effect transistors
JP2013514193A (ja) * 2009-12-17 2013-04-25 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング ナノ粒子の堆積
CN105347297B (zh) * 2009-12-22 2018-01-09 昆南诺股份有限公司 用于制备纳米线结构的方法
KR101132273B1 (ko) 2009-12-28 2012-04-02 재단법인대구경북과학기술원 하이브리드 태양전지 및 그 제조 방법
US8859880B2 (en) 2010-01-22 2014-10-14 Stion Corporation Method and structure for tiling industrial thin-film solar devices
US8263494B2 (en) 2010-01-25 2012-09-11 Stion Corporation Method for improved patterning accuracy for thin film photovoltaic panels
US9202954B2 (en) * 2010-03-03 2015-12-01 Q1 Nanosystems Corporation Nanostructure and photovoltaic cell implementing same
CN101807606B (zh) * 2010-03-04 2011-05-25 吉林大学 n型氧化锌/p型金刚石异质结隧道二极管及其制作方法
JP5127856B2 (ja) * 2010-03-15 2013-01-23 株式会社東芝 半導体記憶装置
WO2011156042A2 (en) 2010-03-23 2011-12-15 California Institute Of Technology Heterojunction wire array solar cells
US9096930B2 (en) 2010-03-29 2015-08-04 Stion Corporation Apparatus for manufacturing thin film photovoltaic devices
US20110267436A1 (en) * 2010-04-30 2011-11-03 Nauganeedles Llc Nanowire Bonding Method and Apparatus
WO2011142717A1 (en) * 2010-05-11 2011-11-17 Qunano Ab Gas-phase synthesis of wires
US8519479B2 (en) 2010-05-12 2013-08-27 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
US8445337B2 (en) 2010-05-12 2013-05-21 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
US8420455B2 (en) 2010-05-12 2013-04-16 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
US8461061B2 (en) 2010-07-23 2013-06-11 Stion Corporation Quartz boat method and apparatus for thin film thermal treatment
US8628997B2 (en) 2010-10-01 2014-01-14 Stion Corporation Method and device for cadmium-free solar cells
KR101223233B1 (ko) * 2010-10-13 2013-01-21 서울대학교산학협력단 반도체 나노선을 결합한 마이크로/나노 역학 구조물의 극미세 역학적 변위측정방법
US8462333B2 (en) * 2010-10-15 2013-06-11 Hewlett-Packard Development Company, L.P. Apparatus for performing SERS
US8728200B1 (en) 2011-01-14 2014-05-20 Stion Corporation Method and system for recycling processing gas for selenization of thin film photovoltaic materials
US8998606B2 (en) 2011-01-14 2015-04-07 Stion Corporation Apparatus and method utilizing forced convection for uniform thermal treatment of thin film devices
US8593629B2 (en) 2011-02-17 2013-11-26 Hewlett-Packard Development Company, L.P. Apparatus for performing SERS
US8692230B2 (en) 2011-03-29 2014-04-08 University Of Southern California High performance field-effect transistors
FR2973936B1 (fr) * 2011-04-05 2014-01-31 Commissariat Energie Atomique Procede de croissance selective sur une structure semiconductrice
CN102259833B (zh) * 2011-05-24 2014-11-05 黄辉 一种基于纳米线交叉互联的纳米线器件制备方法
US8860137B2 (en) 2011-06-08 2014-10-14 University Of Southern California Radio frequency devices based on carbon nanomaterials
WO2012170630A2 (en) 2011-06-10 2012-12-13 President And Fellows Of Harvard College Nanoscale wires, nanoscale wire fet devices, and nanotube-electronic hybrid devices for sensing and other applications
KR20130010344A (ko) * 2011-07-18 2013-01-28 삼성전자주식회사 표적물질을 결합시키기 위한 금 나노클러스터가 표면에 형성된 금속 나노와이어 및 표적물질을 상기 금속 나노와이어에 결합시키는 방법
US8848183B2 (en) 2011-07-22 2014-09-30 Hewlett-Packard Development Company, L.P. Apparatus having nano-fingers of different physical characteristics
KR102051770B1 (ko) 2011-07-26 2019-12-03 원드 매터리얼 엘엘씨 나노구조화 배터리 활물질 및 이의 제조 방법
US9377409B2 (en) 2011-07-29 2016-06-28 Hewlett-Packard Development Company, L.P. Fabricating an apparatus for use in a sensing application
US8436445B2 (en) 2011-08-15 2013-05-07 Stion Corporation Method of manufacture of sodium doped CIGS/CIGSS absorber layers for high efficiency photovoltaic devices
WO2013052541A2 (en) * 2011-10-04 2013-04-11 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Quantum dots, rods, wires, sheets, and ribbons, and uses thereof
US8772910B2 (en) * 2011-11-29 2014-07-08 International Business Machines Corporation Doping carbon nanotubes and graphene for improving electronic mobility
US8895417B2 (en) 2011-11-29 2014-11-25 International Business Machines Corporation Reducing contact resistance for field-effect transistor devices
TWI472069B (zh) 2011-12-19 2015-02-01 Ind Tech Res Inst 熱電複合材料
TWI559561B (zh) * 2011-12-28 2016-11-21 國立台北科技大學 陣列式靜電紡絲技術應用於染料敏化太陽能電池
WO2013098657A1 (en) 2012-01-01 2013-07-04 Ramot At Tel-Aviv University Ltd. Nanostructure and process of fabricating same
US10026560B2 (en) 2012-01-13 2018-07-17 The California Institute Of Technology Solar fuels generator
WO2013106793A1 (en) 2012-01-13 2013-07-18 California Institute Of Technology Solar fuel generators
EP2809837A4 (en) * 2012-02-03 2015-11-11 Qunano Ab GAS CONTINUOUS AND HIGH SPEED PHASE SYNTHESIS OF NANOWILES WITH ADJUSTABLE PROPERTIES
WO2013126432A1 (en) 2012-02-21 2013-08-29 California Institute Of Technology Axially-integrated epitaxially-grown tandem wire arrays
WO2013152043A1 (en) 2012-04-02 2013-10-10 California Institute Of Technology Solar fuels generator
US9947816B2 (en) 2012-04-03 2018-04-17 California Institute Of Technology Semiconductor structures for fuel generation
US10037831B2 (en) * 2012-04-12 2018-07-31 Sol Voltaics Ab Methods of nanowire functionalization, dispersion and attachment
JP2013239690A (ja) * 2012-04-16 2013-11-28 Sharp Corp 超格子構造、前記超格子構造を備えた半導体装置および半導体発光装置、ならびに前記超格子構造の製造方法
BR112014026075A2 (pt) * 2012-04-23 2017-06-27 Siemens Healthcare Diagnostics Inc montagem de sensor e método de formar uma montagem de sensor
US9638717B2 (en) 2012-05-03 2017-05-02 President And Fellows Of Harvard College Nanoscale sensors for intracellular and other applications
DE202012102039U1 (de) * 2012-06-04 2013-02-08 Ramot At Tel Aviv University Ltd. Nanostruktur
US9139770B2 (en) 2012-06-22 2015-09-22 Nanosys, Inc. Silicone ligands for stabilizing quantum dot films
TWI596188B (zh) 2012-07-02 2017-08-21 奈米系統股份有限公司 高度發光奈米結構及其製造方法
FR2993509B1 (fr) * 2012-07-17 2015-03-20 Airbus Dispositif electronique de protection contre l'eblouissement d'un pilote ou d'un conducteur.
US9786850B2 (en) 2012-09-07 2017-10-10 President And Fellows Of Harvard College Methods and systems for scaffolds comprising nanoelectronic components
US9457128B2 (en) 2012-09-07 2016-10-04 President And Fellows Of Harvard College Scaffolds comprising nanoelectronic components for cells, tissues, and other applications
BR112015005592B1 (pt) 2012-09-12 2022-06-21 Fabricio Vilela COELHO Sistema e método de compartilhamento colaborativo de álbuns de fotos digitais
FR3000292B1 (fr) * 2012-12-20 2015-02-27 Commissariat Energie Atomique Procede d'obtention d'au moins un nanoelement a base de silicium dans une tranche d'oxyde de silicium, procede de fabrication d'un dispositif mettant en œuvre le procede d'obtention
US9553223B2 (en) 2013-01-24 2017-01-24 California Institute Of Technology Method for alignment of microwires
US9082911B2 (en) 2013-01-28 2015-07-14 Q1 Nanosystems Corporation Three-dimensional metamaterial device with photovoltaic bristles
US10049871B2 (en) 2013-02-06 2018-08-14 President And Fellows Of Harvard College Anisotropic deposition in nanoscale wires
US9954126B2 (en) 2013-03-14 2018-04-24 Q1 Nanosystems Corporation Three-dimensional photovoltaic devices including cavity-containing cores and methods of manufacture
US20140264998A1 (en) 2013-03-14 2014-09-18 Q1 Nanosystems Corporation Methods for manufacturing three-dimensional metamaterial devices with photovoltaic bristles
JP6250785B2 (ja) 2013-03-14 2017-12-20 ナノシス・インク． 無溶媒量子ドット交換方法
FR3004000B1 (fr) * 2013-03-28 2016-07-15 Aledia Dispositif electroluminescent avec capteur integre et procede de controle de l'emission du dispositif
CN103840080B (zh) * 2013-12-05 2016-08-17 南昌大学 基于一维镉掺杂氧化锌纳米线的电压控制存储器及制备方法
KR102024161B1 (ko) * 2014-01-06 2019-09-23 나노코 테크놀로지스 리미티드 카드뮴이 없는 양자점 나노입자
US10315191B2 (en) * 2014-03-24 2019-06-11 Hong Kong Polytechnic University Photocatalyst
CN103869103B (zh) * 2014-03-27 2016-04-06 上海华力微电子有限公司 原子力显微镜探针装置
US9287516B2 (en) * 2014-04-07 2016-03-15 International Business Machines Corporation Forming pn junction contacts by different dielectrics
WO2015171699A1 (en) 2014-05-07 2015-11-12 President And Fellows Of Harvard College Controlled growth of nanoscale wires
US10167193B2 (en) 2014-09-23 2019-01-01 Vanderbilt University Ferroelectric agglomerates and methods and uses related thereto
US20170352542A1 (en) 2014-10-30 2017-12-07 President And Fellows Of Harvard College Nanoscale wires with tip-localized junctions
US9379327B1 (en) 2014-12-16 2016-06-28 Carbonics Inc. Photolithography based fabrication of 3D structures
CN104538457A (zh) * 2015-01-15 2015-04-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
WO2016134306A1 (en) 2015-02-20 2016-08-25 Mc10, Inc. Automated detection and configuration of wearable devices based on on-body status, location, and/or orientation
US20180088079A1 (en) * 2015-04-03 2018-03-29 President And Fellows Of Harvard College Nanoscale wires with external layers for sensors and other applications
CN104779275B (zh) * 2015-04-30 2017-11-28 湖北工业大学 自激励自旋单电子电磁场效应晶体管、制备方法及应用
CN105088346B (zh) * 2015-08-19 2016-06-22 宁波工程学院 一种具有超高长径比的P掺杂SiC纳米线及其制备方法
KR101742073B1 (ko) * 2015-12-01 2017-06-01 주식회사 페타룩스 할로겐화구리 반도체 기반 전자소자 및 이를 포함하는 기억소자 및 논리소자
KR101845139B1 (ko) * 2015-12-29 2018-05-18 전자부품연구원 실리콘 나노와이어를 이용한 애벌런치 포토다이오드 및 그를 이용한 실리콘 나노와이어 광증배관
EP3829187A1 (en) 2016-02-22 2021-06-02 Medidata Solutions, Inc. System, devices, and method for on-body data and power transmission
US11154235B2 (en) 2016-04-19 2021-10-26 Medidata Solutions, Inc. Method and system for measuring perspiration
CN105862122B (zh) * 2016-05-09 2018-08-03 北京大学 基于多步掠射角沉积法的锑化铟纳米线制备与锰掺杂方法
JP7155104B2 (ja) 2016-07-15 2022-10-18 ワンディー マテリアル、 インコーポレイテッド 電池における使用のために炭素系粉末上にシリコンナノワイヤを作るための製造装置および方法
DE102016010764A1 (de) * 2016-09-08 2018-03-08 Forschungszentrum Jülich GmbH Vorrichtung zur Messung kleiner Potentiale einer Probe, Verfahren zur Herstellung der Vorrichtung und Verwendung der Vorrichtung
US10737938B2 (en) 2016-10-21 2020-08-11 UVic Industry Partnership Inc. Nanowire chain devices, systems, and methods of production
US9881835B1 (en) * 2016-10-21 2018-01-30 Uvic Industry Partnerships Inc. Nanowire devices, systems, and methods of production
US11111399B2 (en) 2016-10-21 2021-09-07 Quirklogic, Inc. Materials and methods for conductive thin films
US10782014B2 (en) 2016-11-11 2020-09-22 Habib Technologies LLC Plasmonic energy conversion device for vapor generation
CN106783809B (zh) * 2016-11-23 2019-03-01 华东师范大学 一种同轴自旋电容及制备方法
RU178317U1 (ru) * 2017-02-17 2018-03-29 Федеральное государственное бюджетное образовательное учреждение высшего образования "Московский государственный университет имени М.В. Ломоносова" (МГУ) Полевой транзистор для определения биологически активных соединений
US10243156B2 (en) 2017-03-16 2019-03-26 International Business Machines Corporation Placement of carbon nanotube guided by DSA patterning
CN107119323B (zh) * 2017-04-27 2019-08-06 云南北方驰宏光电有限公司 一种CVDZnS晶体材料的掺杂改性方法
KR101940067B1 (ko) * 2017-08-24 2019-01-18 건국대학교 산학협력단 중공와이어의 제조방법
KR101950114B1 (ko) 2017-10-27 2019-02-19 고려대학교 산학협력단 반도체 나노와이어 광전 소자
KR102015278B1 (ko) * 2017-10-30 2019-08-28 한국생산기술연구원 채널이 형성된 몰드를 이용한 나노와이어 패턴형성 방법
TWI638452B (zh) * 2017-12-22 2018-10-11 林嘉洤 Room temperature oscillator
CN108914086B (zh) * 2018-07-17 2020-05-22 武汉工程大学 铁掺杂金刚石稀磁半导体及其制备方法
WO2020154511A1 (en) * 2019-01-23 2020-07-30 University Of Washington Indium phosphorus quantum dots, clusters, and related methods
WO2020263772A1 (en) 2019-06-24 2020-12-30 President And Fellows Of Harvard College Cell scaffold comprising an electronic circuit
CN112410933B (zh) * 2019-08-20 2023-01-06 Tcl科技集团股份有限公司 纳米材料及其制备方法和量子点发光二极管
CN110320195B (zh) * 2019-08-21 2021-12-28 合肥工业大学 一种比色荧光探针及其制备方法和应用
CN111101192B (zh) * 2020-01-09 2021-05-07 西北工业大学 一种利用模板法制备单晶黑磷纳米线的方法
US12031982B2 (en) 2020-04-19 2024-07-09 John J. Daniels Using exhaled breath condensate for testing for a biomarker of COVID-19
KR20230002898A (ko) * 2020-04-19 2023-01-05 존 제이. 다니엘스 호기 응축물을 사용한 마스크-기반 진단 시스템
CN111477560B (zh) * 2020-05-14 2023-03-03 包头美科硅能源有限公司 太阳能电池用镓、硼掺杂单晶硅棒区分的快速检测方法
CN111663167A (zh) * 2020-06-16 2020-09-15 合肥工业大学 一种基于bpe技术的金属线制备方法
CN111952322B (zh) * 2020-08-14 2022-06-03 电子科技大学 一种具有周期可调屈曲结构的柔性半导体薄膜及制备方法
CN112216772B (zh) * 2020-09-07 2022-03-08 深圳远芯光路科技有限公司 一种iii族氮化物纳米线柔性发光二极管及其制备方法
CN112816528B (zh) * 2021-02-01 2024-04-09 合肥艾创微电子科技有限公司 一种感知存储集成式仿生触觉纤维及其制备方法
CN113066869B (zh) * 2021-03-16 2021-12-10 扬州国宇电子有限公司 一种快恢复二极管芯片及其制备方法
CN113096749B (zh) * 2021-06-10 2021-11-05 武汉大学深圳研究院 n型共掺杂金刚石半导体材料制备的多尺度耦合仿真方法
CN113488433B (zh) * 2021-06-17 2024-06-07 大连理工大学 漏斗型氮化镓纳米线及其制备方法

Family Cites Families (227)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3444100A (en) 1963-10-30 1969-05-13 Trancoa Chem Corp Radiation resistant semiconductor grade silicon containing a metal oxide
US3873360A (en) * 1971-11-26 1975-03-25 Western Electric Co Method of depositing a metal on a surface of a substrate
US3900614A (en) * 1971-11-26 1975-08-19 Western Electric Co Method of depositing a metal on a surface of a substrate
US3873359A (en) * 1971-11-26 1975-03-25 Western Electric Co Method of depositing a metal on a surface of a substrate
US4190631A (en) * 1978-09-21 1980-02-26 Western Electric Company, Incorporated Double crucible crystal growing apparatus
JPS6194042A (ja) * 1984-10-16 1986-05-12 Matsushita Electric Ind Co Ltd 分子構築体およびその製造方法
US4939556A (en) * 1986-07-10 1990-07-03 Canon Kabushiki Kaisha Conductor device
CA1336110C (en) * 1989-02-03 1995-06-27 Robert Gregory Swisher Polymeric-containing compositions with improved oxidative stability
US5089545A (en) * 1989-02-12 1992-02-18 Biotech International, Inc. Switching and memory elements from polyamino acids and the method of their assembly
US5023139A (en) * 1989-04-04 1991-06-11 Research Corporation Technologies, Inc. Nonlinear optical materials
WO1991006036A1 (en) 1989-10-18 1991-05-02 Research Corporation Technologies, Inc. Coated particles and methods of coating particles
US5196212A (en) * 1990-05-08 1993-03-23 Knoblach Gerald M Electric alignment of fibers for the manufacture of composite materials
US5225366A (en) * 1990-06-22 1993-07-06 The United States Of America As Represented By The Secretary Of The Navy Apparatus for and a method of growing thin films of elemental semiconductors
US5332910A (en) 1991-03-22 1994-07-26 Hitachi, Ltd. Semiconductor optical device with nanowhiskers
US5274602A (en) 1991-10-22 1993-12-28 Florida Atlantic University Large capacity solid-state memory
JP3243303B2 (ja) * 1991-10-28 2002-01-07 ゼロックス・コーポレーション 量子閉じ込め半導体発光素子及びその製造方法
DE69231398T2 (de) * 1991-11-22 2001-02-22 Canon K.K., Tokio/Tokyo Photoelektrischer Wandler und Steuerverfahren dafür
JP2697474B2 (ja) * 1992-04-30 1998-01-14 松下電器産業株式会社 微細構造の製造方法
US5475341A (en) 1992-06-01 1995-12-12 Yale University Sub-nanoscale electronic systems and devices
US5252835A (en) 1992-07-17 1993-10-12 President And Trustees Of Harvard College Machining oxide thin-films with an atomic force microscope: pattern and object formation on the nanometer scale
US5453970A (en) 1993-07-13 1995-09-26 Rust; Thomas F. Molecular memory medium and molecular memory disk drive for storing information using a tunnelling probe
WO1995002709A2 (en) 1993-07-15 1995-01-26 President And Fellows Of Harvard College EXTENDED NITRIDE MATERIAL COMPRISING β-C3N¿4?
IT1271141B (it) * 1993-07-29 1997-05-27 Promox S R L Procedimento per la potabilizzazione delle acque destinate al consumo umano
US5962863A (en) * 1993-09-09 1999-10-05 The United States Of America As Represented By The Secretary Of The Navy Laterally disposed nanostructures of silicon on an insulating substrate
US5900160A (en) * 1993-10-04 1999-05-04 President And Fellows Of Harvard College Methods of etching articles via microcontact printing
US5776748A (en) * 1993-10-04 1998-07-07 President And Fellows Of Harvard College Method of formation of microstamped patterns on plates for adhesion of cells and other biological materials, devices and uses therefor
US6180239B1 (en) * 1993-10-04 2001-01-30 President And Fellows Of Harvard College Microcontact printing on surfaces and derivative articles
US5512131A (en) 1993-10-04 1996-04-30 President And Fellows Of Harvard College Formation of microstamped patterns on surfaces and derivative articles
US5936703A (en) * 1993-10-13 1999-08-10 Nof Corporation Alkoxysilane compound, surface processing solution and contact lens
JP3254865B2 (ja) * 1993-12-17 2002-02-12 ソニー株式会社 カメラ装置
EP0659911A1 (en) 1993-12-23 1995-06-28 International Business Machines Corporation Method to form a polycrystalline film on a substrate
CN1040043C (zh) 1994-04-29 1998-09-30 武汉大学 纳米级超微传感器及其制作方法
JP3332130B2 (ja) * 1994-05-16 2002-10-07 シャープ株式会社 画像表示装置
US5620850A (en) * 1994-09-26 1997-04-15 President And Fellows Of Harvard College Molecular recognition at surfaces derivatized with self-assembled monolayers
AU3894595A (en) * 1994-11-08 1996-05-31 Spectra Science Corporation Semiconductor nanocrystal display materials and display apparatus employing same
US5581091A (en) * 1994-12-01 1996-12-03 Moskovits; Martin Nanoelectric devices
US5866434A (en) 1994-12-08 1999-02-02 Meso Scale Technology Graphitic nanotubes in luminescence assays
US5449627A (en) 1994-12-14 1995-09-12 United Microelectronics Corporation Lateral bipolar transistor and FET compatible process for making it
US5539214A (en) * 1995-02-06 1996-07-23 Regents Of The University Of California Quantum bridges fabricated by selective etching of superlattice structures
US5524092A (en) 1995-02-17 1996-06-04 Park; Jea K. Multilayered ferroelectric-semiconductor memory-device
WO1996029629A2 (en) 1995-03-01 1996-09-26 President And Fellows Of Harvard College Microcontact printing on surfaces and derivative articles
CZ299135B6 (cs) 1995-03-10 2008-04-30 Meso Scale Technologies, Llc. Corporation Servicecompany Kazeta a zarízení pro použití pri detekci analytu, zpusob provádení testu za použití uvedené kazety, kit pro použití pri provádení množiny elektrochemiluminescencních testu a zpusob detekce nebo merení analytu
US5747180A (en) * 1995-05-19 1998-05-05 University Of Notre Dame Du Lac Electrochemical synthesis of quasi-periodic quantum dot and nanostructure arrays
US5824470A (en) 1995-05-30 1998-10-20 California Institute Of Technology Method of preparing probes for sensing and manipulating microscopic environments and structures
JP2953996B2 (ja) * 1995-05-31 1999-09-27 日本電気株式会社 金属被覆カーボンナノチューブおよびその製造方法
US6190634B1 (en) * 1995-06-07 2001-02-20 President And Fellows Of Harvard College Carbide nanomaterials
US5751156A (en) * 1995-06-07 1998-05-12 Yale University Mechanically controllable break transducer
US5757038A (en) * 1995-11-06 1998-05-26 International Business Machines Corporation Self-aligned dual gate MOSFET with an ultranarrow channel
JP3469392B2 (ja) * 1995-11-22 2003-11-25 富士ゼロックス株式会社 再生可能な画像記録体
WO1997019208A1 (en) * 1995-11-22 1997-05-29 Northwestern University Method of encapsulating a material in a carbon nanotube
US6445006B1 (en) * 1995-12-20 2002-09-03 Advanced Technology Materials, Inc. Microelectronic and microelectromechanical devices comprising carbon nanotube components, and methods of making same
US6538262B1 (en) * 1996-02-02 2003-03-25 The Regents Of The University Of California Nanotube junctions
US6036774A (en) * 1996-02-26 2000-03-14 President And Fellows Of Harvard College Method of producing metal oxide nanorods
US5897945A (en) 1996-02-26 1999-04-27 President And Fellows Of Harvard College Metal oxide nanorods
JP2002503204A (ja) 1996-03-06 2002-01-29 ハイピリオン カタリシス インターナショナル インコーポレイテッド 官能化されたナノチューブ
DE19610115C2 (de) 1996-03-14 2000-11-23 Fraunhofer Ges Forschung Detektion von Molekülen und Molekülkomplexen
US6060121A (en) * 1996-03-15 2000-05-09 President And Fellows Of Harvard College Microcontact printing of catalytic colloids
DE69707853T2 (de) 1996-03-15 2002-06-27 President And Fellows Of Harvard College, Cambridge Verfahren zum formen von gegenständen und zum mikrostrukturieren von oberflächen durch giessformen mit kapillarwirkung
US6355198B1 (en) * 1996-03-15 2002-03-12 President And Fellows Of Harvard College Method of forming articles including waveguides via capillary micromolding and microtransfer molding
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
RU2099808C1 (ru) * 1996-04-01 1997-12-20 Евгений Инвиевич Гиваргизов Способ выращивания ориентированных систем нитевидных кристаллов и устройство для его осуществления (варианты)
US5942443A (en) 1996-06-28 1999-08-24 Caliper Technologies Corporation High throughput screening assay systems in microscale fluidic devices
US6187214B1 (en) * 1996-05-13 2001-02-13 Universidad De Seville Method and device for production of components for microfabrication
US5726524A (en) * 1996-05-31 1998-03-10 Minnesota Mining And Manufacturing Company Field emission device having nanostructured emitters
DE69728410T2 (de) * 1996-08-08 2005-05-04 William Marsh Rice University, Houston Makroskopisch manipulierbare, aus nanoröhrenanordnungen hergestellte vorrichtungen
JPH10106960A (ja) * 1996-09-25 1998-04-24 Sony Corp 量子細線の製造方法
IL119719A0 (en) * 1996-11-29 1997-02-18 Yeda Res & Dev Inorganic fullerene-like structures of metal chalcogenides
US6038060A (en) * 1997-01-16 2000-03-14 Crowley; Robert Joseph Optical antenna array for harmonic generation, mixing and signal amplification
US5908692A (en) * 1997-01-23 1999-06-01 Wisconsin Alumni Research Foundation Ordered organic monolayers and methods of preparation thereof
US5997832A (en) * 1997-03-07 1999-12-07 President And Fellows Of Harvard College Preparation of carbide nanorods
AU6545698A (en) 1997-03-07 1998-09-22 William Marsh Rice University Carbon fibers formed from single-wall carbon nanotubes
US6683783B1 (en) 1997-03-07 2004-01-27 William Marsh Rice University Carbon fibers formed from single-wall carbon nanotubes
JP3183845B2 (ja) 1997-03-21 2001-07-09 財団法人ファインセラミックスセンター カーボンナノチューブ及びカーボンナノチューブ膜の製造方法
US5847565A (en) 1997-03-31 1998-12-08 Council Of Scientific And Industrial Research Logic device
US6231744B1 (en) * 1997-04-24 2001-05-15 Massachusetts Institute Of Technology Process for fabricating an array of nanowires
US5864823A (en) * 1997-06-25 1999-01-26 Virtel Corporation Integrated virtual telecommunication system for E-commerce
US6069380A (en) * 1997-07-25 2000-05-30 Regents Of The University Of Minnesota Single-electron floating-gate MOS memory
US7001996B1 (en) * 1997-08-21 2006-02-21 The United States Of America As Represented By The Secretary Of The Army Enzymatic template polymerization
US6187165B1 (en) * 1997-10-02 2001-02-13 The John Hopkins University Arrays of semi-metallic bismuth nanowires and fabrication techniques therefor
US5903010A (en) * 1997-10-29 1999-05-11 Hewlett-Packard Company Quantum wire switch and switching method
JP3740295B2 (ja) 1997-10-30 2006-02-01 キヤノン株式会社 カーボンナノチューブデバイス、その製造方法及び電子放出素子
US6004444A (en) 1997-11-05 1999-12-21 The Trustees Of Princeton University Biomimetic pathways for assembling inorganic thin films and oriented mesoscopic silicate patterns through guided growth
US6123819A (en) 1997-11-12 2000-09-26 Protiveris, Inc. Nanoelectrode arrays
US6762056B1 (en) * 1997-11-12 2004-07-13 Protiveris, Inc. Rapid method for determining potential binding sites of a protein
US20030135971A1 (en) * 1997-11-12 2003-07-24 Michael Liberman Bundle draw based processing of nanofibers and method of making
US6207392B1 (en) * 1997-11-25 2001-03-27 The Regents Of The University Of California Semiconductor nanocrystal probes for biological applications and process for making and using such probes
JP3902883B2 (ja) * 1998-03-27 2007-04-11 キヤノン株式会社 ナノ構造体及びその製造方法
US6287765B1 (en) * 1998-05-20 2001-09-11 Molecular Machines, Inc. Methods for detecting and identifying single molecules
JP2000041320A (ja) 1998-05-20 2000-02-08 Yazaki Corp グロメット
EP0962773A1 (en) 1998-06-03 1999-12-08 Mark Howard Jones Electrochemical based assay processes instrument and labels
US6159742A (en) 1998-06-05 2000-12-12 President And Fellows Of Harvard College Nanometer-scale microscopy probes
US6203864B1 (en) * 1998-06-08 2001-03-20 Nec Corporation Method of forming a heterojunction of a carbon nanotube and a different material, method of working a filament of a nanotube
US6346189B1 (en) 1998-08-14 2002-02-12 The Board Of Trustees Of The Leland Stanford Junior University Carbon nanotube structures made using catalyst islands
US7416699B2 (en) 1998-08-14 2008-08-26 The Board Of Trustees Of The Leland Stanford Junior University Carbon nanotube devices
EP1112224B1 (en) 1998-09-18 2009-08-19 William Marsh Rice University Chemical derivatization of single-wall carbon nanotubes to facilitate solvation thereof; and use of derivatized nanotubes
WO2000029617A2 (en) 1998-09-24 2000-05-25 Advanced Research And Technology Institute, Inc. Water-soluble luminescent quantum dots and bioconjugates thereof
WO2000019494A1 (en) 1998-09-28 2000-04-06 Xidex Corporation Method for manufacturing carbon nanotubes as functional elements of mems devices
DE19849196A1 (de) * 1998-10-26 2000-04-27 Degussa Verfahren zur Neutralisation und Minderung von Resthalogengehalten in Alkoxysilanen oder Alkoxysilan-basierenden Zusammensetzungen
US6705152B2 (en) 2000-10-24 2004-03-16 Nanoproducts Corporation Nanostructured ceramic platform for micromachined devices and device arrays
US6468657B1 (en) 1998-12-04 2002-10-22 The Regents Of The University Of California Controllable ion-exchange membranes
JP3754568B2 (ja) 1999-01-29 2006-03-15 シャープ株式会社 量子細線の製造方法
US20020013031A1 (en) * 1999-02-09 2002-01-31 Kuen-Jian Chen Method of improving the reliability of gate oxide layer
US6624420B1 (en) 1999-02-18 2003-09-23 University Of Central Florida Lutetium yttrium orthosilicate single crystal scintillator detector
US6143184A (en) 1999-03-02 2000-11-07 United States Filter Corporation Air and water purification using continuous breakpoint halogenation
US6149819A (en) 1999-03-02 2000-11-21 United States Filter Corporation Air and water purification using continuous breakpoint halogenation and peroxygenation
US6314019B1 (en) 1999-03-29 2001-11-06 Hewlett-Packard Company Molecular-wire crossbar interconnect (MWCI) for signal routing and communications
US6256767B1 (en) * 1999-03-29 2001-07-03 Hewlett-Packard Company Demultiplexer for a molecular wire crossbar network (MWCN DEMUX)
US6559468B1 (en) * 1999-03-29 2003-05-06 Hewlett-Packard Development Company Lp Molecular wire transistor (MWT)
US6459095B1 (en) 1999-03-29 2002-10-01 Hewlett-Packard Company Chemically synthesized and assembled electronics devices
US6128214A (en) 1999-03-29 2000-10-03 Hewlett-Packard Molecular wire crossbar memory
US6270074B1 (en) * 1999-04-14 2001-08-07 Hewlett-Packard Company Print media vacuum holddown
US7112315B2 (en) 1999-04-14 2006-09-26 The Regents Of The University Of California Molecular nanowires from single walled carbon nanotubes
AUPP976499A0 (en) 1999-04-16 1999-05-06 Commonwealth Scientific And Industrial Research Organisation Multilayer carbon nanotube films
US20030124509A1 (en) * 1999-06-03 2003-07-03 Kenis Paul J.A. Laminar flow patterning and articles made thereby
US6313015B1 (en) * 1999-06-08 2001-11-06 City University Of Hong Kong Growth method for silicon nanowires and nanoparticle chains from silicon monoxide
US6361861B2 (en) 1999-06-14 2002-03-26 Battelle Memorial Institute Carbon nanotubes on a substrate
US6536106B1 (en) * 1999-06-30 2003-03-25 The Penn State Research Foundation Electric field assisted assembly process
CA2372707C (en) * 1999-07-02 2014-12-09 President And Fellows Of Harvard College Nanoscopic wire-based devices, arrays, and method of their manufacture
US6322713B1 (en) 1999-07-15 2001-11-27 Agere Systems Guardian Corp. Nanoscale conductive connectors and method for making same
US6538367B1 (en) * 1999-07-15 2003-03-25 Agere Systems Inc. Field emitting device comprising field-concentrating nanoconductor assembly and method for making the same
US6465132B1 (en) 1999-07-22 2002-10-15 Agere Systems Guardian Corp. Article comprising small diameter nanowires and method for making the same
US6286226B1 (en) 1999-09-24 2001-09-11 Agere Systems Guardian Corp. Tactile sensor comprising nanowires and method for making the same
US6340822B1 (en) * 1999-10-05 2002-01-22 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
US6741019B1 (en) * 1999-10-18 2004-05-25 Agere Systems, Inc. Article comprising aligned nanowires
US6437329B1 (en) * 1999-10-27 2002-08-20 Advanced Micro Devices, Inc. Use of carbon nanotubes as chemical sensors by incorporation of fluorescent molecules within the tube
US20050037374A1 (en) * 1999-11-08 2005-02-17 Melker Richard J. Combined nanotechnology and sensor technologies for simultaneous diagnosis and treatment
US6974706B1 (en) 2003-01-16 2005-12-13 University Of Florida Research Foundation, Inc. Application of biosensors for diagnosis and treatment of disease
US6248674B1 (en) * 2000-02-02 2001-06-19 Hewlett-Packard Company Method of aligning nanowires
WO2001057140A1 (en) * 2000-02-04 2001-08-09 Massachusetts Institute Of Technology Insulated nanoscopic pathways, compositions and devices of the same
US7335603B2 (en) * 2000-02-07 2008-02-26 Vladimir Mancevski System and method for fabricating logic devices comprising carbon nanotube transistors
US6503375B1 (en) * 2000-02-11 2003-01-07 Applied Materials, Inc Electroplating apparatus using a perforated phosphorus doped consumable anode
US6294450B1 (en) 2000-03-01 2001-09-25 Hewlett-Packard Company Nanoscale patterning for the formation of extensive wires
EP1268087A4 (en) * 2000-03-22 2007-05-23 Univ Massachusetts NANOMETRIC CYLINDER MATRICES
US6720240B2 (en) * 2000-03-29 2004-04-13 Georgia Tech Research Corporation Silicon based nanospheres and nanowires
JP4089122B2 (ja) 2000-03-31 2008-05-28 株式会社リコー 接触型帯電器の製造方法、該方法によって得られる接触型帯電器、帯電方法および画像記録装置
US6479028B1 (en) 2000-04-03 2002-11-12 The Regents Of The University Of California Rapid synthesis of carbon nanotubes and carbon encapsulated metal nanoparticles by a displacement reaction
US7323143B2 (en) * 2000-05-25 2008-01-29 President And Fellows Of Harvard College Microfluidic systems including three-dimensionally arrayed channel networks
US6440637B1 (en) 2000-06-28 2002-08-27 The Aerospace Corporation Electron beam lithography method forming nanocrystal shadowmasks and nanometer etch masks
EP1170799A3 (de) 2000-07-04 2009-04-01 Infineon Technologies AG Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements
US6468677B1 (en) 2000-08-01 2002-10-22 Premark Rwp Holdings Inc. Electroluminescent high pressure laminate
TWI292583B (en) * 2000-08-22 2008-01-11 Harvard College Doped elongated semiconductor articles, growing such articles, devices including such articles and fabicating such devices
US20060175601A1 (en) * 2000-08-22 2006-08-10 President And Fellows Of Harvard College Nanoscale wires and related devices
US7301199B2 (en) * 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
US20020146714A1 (en) 2000-09-11 2002-10-10 Lieber Charles M. Direct haplotyping using carbon nanotube probes
US6716409B2 (en) * 2000-09-18 2004-04-06 President And Fellows Of The Harvard College Fabrication of nanotube microscopy tips
WO2002026624A1 (en) * 2000-09-29 2002-04-04 President And Fellows Of Harvard College Direct growth of nanotubes, and their use in nanotweezers
EP1330536A1 (en) 2000-10-10 2003-07-30 Bioforce Nanosciences, Inc. Nanoscale sensor
JP3811004B2 (ja) * 2000-11-26 2006-08-16 喜萬 中山 導電性走査型顕微鏡用プローブ
DE60135775D1 (de) * 2000-12-11 2008-10-23 Harvard College Vorrichtung enthaltend nanosensoren zur ekennung eines analyten und verfahren zu ihrer herstellung
WO2002048768A2 (en) * 2000-12-12 2002-06-20 Corning Incorporated Optical fiber with very high negative dispersion slope
US20020084502A1 (en) * 2000-12-29 2002-07-04 Jin Jang Carbon nanotip and fabricating method thereof
WO2002079514A1 (en) 2001-01-10 2002-10-10 The Trustees Of Boston College Dna-bridged carbon nanotube arrays
US6586095B2 (en) * 2001-01-12 2003-07-01 Georgia Tech Research Corp. Semiconducting oxide nanostructures
WO2002093738A2 (en) * 2001-01-19 2002-11-21 California Institute Of Technology Carbon nanobimorph actuator and sensor
KR100878281B1 (ko) 2001-03-14 2009-01-12 유니버시티 오브 매사츄세츠 나노 제조
US8029734B2 (en) * 2001-03-29 2011-10-04 The Board Of Trustees Of The Leland Stanford Junior University Noncovalent sidewall functionalization of carbon nanotubes
WO2002080280A1 (en) * 2001-03-30 2002-10-10 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
US6803840B2 (en) 2001-03-30 2004-10-12 California Institute Of Technology Pattern-aligned carbon nanotube growth and tunable resonator apparatus
WO2002086480A1 (en) 2001-04-18 2002-10-31 Stanford University Photodesorption in carbon nanotubes
US7232460B2 (en) * 2001-04-25 2007-06-19 Xillus, Inc. Nanodevices, microdevices and sensors on in-vivo structures and method for the same
US6902720B2 (en) * 2001-05-10 2005-06-07 Worcester Polytechnic Institute Cyclic peptide structures for molecular scale electronic and photonic devices
US7132275B2 (en) 2001-05-14 2006-11-07 The John Hopkins University Multifunctional magnetic nanowires
JP2004535066A (ja) 2001-05-18 2004-11-18 プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ ナノスケールワイヤ及び関連デバイス
US20030048619A1 (en) * 2001-06-15 2003-03-13 Kaler Eric W. Dielectrophoretic assembling of electrically functional microwires
US6846565B2 (en) * 2001-07-02 2005-01-25 Board Of Regents, The University Of Texas System Light-emitting nanoparticles and method of making same
US20050069947A1 (en) * 2001-07-16 2005-03-31 Erlanger Bernard F. Antibodies specific for nanotubes and related methods and compositions
ATE452107T1 (de) * 2001-07-20 2010-01-15 Harvard College Übergangsmetalloxid-nanodrähte und diese enthaltende vorrichtungen
KR100455284B1 (ko) 2001-08-14 2004-11-12 삼성전자주식회사 탄소나노튜브를 이용한 고용량의 바이오분자 검출센서
CA2459893C (en) * 2001-09-10 2014-01-21 Meso Scale Technologies, Llc Methods and apparatus for conducting multiple measurements on a sample
US7482168B2 (en) * 2001-09-15 2009-01-27 The Regents Of The University Of California Photoluminescent polymetalloles as chemical sensors
US20030073071A1 (en) * 2001-10-12 2003-04-17 Jurgen Fritz Solid state sensing system and method for measuring the binding or hybridization of biomolecules
CA2468251A1 (en) * 2001-11-26 2003-06-05 Sony International (Europe) G.M.B.H. The use of 1d semiconductor materials as chemical sensing materials, produced and operated close to room temperature
US20030124717A1 (en) * 2001-11-26 2003-07-03 Yuji Awano Method of manufacturing carbon cylindrical structures and biopolymer detection device
US7385262B2 (en) * 2001-11-27 2008-06-10 The Board Of Trustees Of The Leland Stanford Junior University Band-structure modulation of nano-structures in an electric field
AU2002360593A1 (en) 2001-12-12 2003-07-09 Jorma Virtanen Method and apparatus for nano-sensing
US6882767B2 (en) * 2001-12-27 2005-04-19 The Regents Of The University Of California Nanowire optoelectric switching device and method
US20030134433A1 (en) * 2002-01-16 2003-07-17 Nanomix, Inc. Electronic sensing of chemical and biological agents using functionalized nanostructures
US7073157B2 (en) 2002-01-18 2006-07-04 California Institute Of Technology Array-based architecture for molecular electronics
CN1444259A (zh) 2002-03-12 2003-09-24 株式会社东芝 半导体器件的制造方法
US6872645B2 (en) * 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
US20040026684A1 (en) * 2002-04-02 2004-02-12 Nanosys, Inc. Nanowire heterostructures for encoding information
US20030189202A1 (en) 2002-04-05 2003-10-09 Jun Li Nanowire devices and methods of fabrication
US20040067530A1 (en) * 2002-05-08 2004-04-08 The Regents Of The University Of California Electronic sensing of biomolecular processes
WO2004003535A1 (en) 2002-06-27 2004-01-08 Nanosys Inc. Planar nanowire based sensor elements, devices, systems and methods for using and making same
US7335908B2 (en) 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
WO2004010552A1 (en) 2002-07-19 2004-01-29 President And Fellows Of Harvard College Nanoscale coherent optical components
US6900479B2 (en) * 2002-07-25 2005-05-31 California Institute Of Technology Stochastic assembly of sublithographic nanoscale interfaces
TW200425530A (en) 2002-09-05 2004-11-16 Nanosys Inc Nanostructure and nanocomposite based compositions and photovoltaic devices
AU2003298998A1 (en) * 2002-09-05 2004-04-08 Nanosys, Inc. Oriented nanostructures and methods of preparing
EP2399970A3 (en) * 2002-09-05 2012-04-18 Nanosys, Inc. Nanocomposites
US7572393B2 (en) * 2002-09-05 2009-08-11 Nanosys Inc. Organic species that facilitate charge transfer to or from nanostructures
CA2499944A1 (en) 2002-09-30 2004-04-15 Nanosys, Inc. Integrated displays using nanowire transistors
US7051945B2 (en) * 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
US7135728B2 (en) * 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
KR101191632B1 (ko) 2002-09-30 2012-10-17 나노시스, 인크. 대형 나노 인에이블 매크로전자 기판 및 그 사용
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
WO2004034025A2 (en) 2002-10-10 2004-04-22 Nanosys, Inc. Nano-chem-fet based biosensors
US7163659B2 (en) * 2002-12-03 2007-01-16 Hewlett-Packard Development Company, L.P. Free-standing nanowire sensor and method for detecting an analyte in a fluid
US6815706B2 (en) 2002-12-17 2004-11-09 Hewlett-Packard Development Company, L.P. Nano optical sensors via molecular self-assembly
US20040191517A1 (en) * 2003-03-26 2004-09-30 Industrial Technology Research Institute Self-assembling nanowires
WO2004109706A2 (en) * 2003-06-02 2004-12-16 California Institute Of Technology Nanoscale wire-based sublithographic programmable logic arrays
US7091120B2 (en) * 2003-08-04 2006-08-15 Nanosys, Inc. System and process for producing nanowire composites and electronic substrates therefrom
US7067328B2 (en) * 2003-09-25 2006-06-27 Nanosys, Inc. Methods, devices and compositions for depositing and orienting nanostructures
US20050253137A1 (en) 2003-11-20 2005-11-17 President And Fellows Of Harvard College Nanoscale arrays, robust nanostructures, and related devices
US7662706B2 (en) * 2003-11-26 2010-02-16 Qunano Ab Nanostructures formed of branched nanowhiskers and methods of producing the same
US20090227107A9 (en) 2004-02-13 2009-09-10 President And Fellows Of Havard College Nanostructures Containing Metal Semiconductor Compounds
WO2005093831A1 (en) 2004-02-13 2005-10-06 President And Fellows Of Harvard College Nanostructures containing metal-semiconductor compounds
EP1723676A4 (en) 2004-03-10 2009-04-15 Nanosys Inc MEMORY DEVICES WITH NANOCAPACITIES AND ANISOTROPIC LOADED NETWORKS
US20050202615A1 (en) 2004-03-10 2005-09-15 Nanosys, Inc. Nano-enabled memory devices and anisotropic charge carrying arrays
US7595528B2 (en) 2004-03-10 2009-09-29 Nanosys, Inc. Nano-enabled memory devices and anisotropic charge carrying arrays
EP1738378A4 (en) 2004-03-18 2010-05-05 Nanosys Inc NANOFIBRE SURFACE BASED CAPACITORS
US7115971B2 (en) 2004-03-23 2006-10-03 Nanosys, Inc. Nanowire varactor diode and methods of making same
CN101010780B (zh) 2004-04-30 2012-07-25 纳米系统公司 纳米线生长和获取的体系和方法
JP2007538274A (ja) 2004-05-13 2007-12-27 ザ　リージェンツ　オブ　ザ　ユニヴァーシティ　オブ　カリフォルニア サブ波長光導波路としてのナノワイヤ及びナノリボン並びに、これらナノ構造の光学回路及び光学素子の構成要素への利用
US7129154B2 (en) 2004-05-28 2006-10-31 Agilent Technologies, Inc Method of growing semiconductor nanowires with uniform cross-sectional area using chemical vapor deposition
CA2567930A1 (en) 2004-06-08 2005-12-22 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
WO2006078281A2 (en) * 2004-07-07 2006-07-27 Nanosys, Inc. Systems and methods for harvesting and integrating nanowires
US8072005B2 (en) * 2005-02-04 2011-12-06 Brown University Research Foundation Apparatus, method and computer program product providing radial addressing of nanowires
US20070048482A1 (en) * 2005-03-21 2007-03-01 Kadlec Gary F Disposable protective sheeting for decks and floors
US20060269927A1 (en) 2005-05-25 2006-11-30 Lieber Charles M Nanoscale sensors
WO2006132659A2 (en) 2005-06-06 2006-12-14 President And Fellows Of Harvard College Nanowire heterostructures
US7481930B2 (en) * 2005-07-29 2009-01-27 Rg Delaware, Inc. Filter having a filter layer that forms a protective barrier to prevent clogging of a gravel-less underdrain and method of making the same
US20090299213A1 (en) 2006-03-15 2009-12-03 President And Fellows Of Harvard College Nanobioelectronics
WO2007145701A2 (en) 2006-04-07 2007-12-21 President And Fellows Of Harvard College Nanoscale wire methods and devices
WO2008033303A2 (en) 2006-09-11 2008-03-20 President And Fellows Of Harvard College Branched nanoscale wires
WO2008123869A2 (en) 2006-11-21 2008-10-16 President And Fellows Of Harvard College Millimeter-long nanowires
WO2008127314A1 (en) 2006-11-22 2008-10-23 President And Fellows Of Harvard College High-sensitivity nanoscale wire sensors

Also Published As

Publication number Publication date
KR20080070774A (ko) 2008-07-30
CN101887935A (zh) 2010-11-17
AU2001286649B2 (en) 2007-04-05
EP2298968A2 (en) 2011-03-23
EP2360298A2 (en) 2011-08-24
EP2298968A3 (en) 2011-10-05
US20020130311A1 (en) 2002-09-19
KR20030043938A (ko) 2003-06-02
US7211464B2 (en) 2007-05-01
US20070048492A1 (en) 2007-03-01
CA2417992A1 (en) 2002-02-28
US20070032052A1 (en) 2007-02-08
KR100791732B1 (ko) 2008-01-04
EP1314189B1 (en) 2013-02-27
US20070032023A1 (en) 2007-02-08
US20070032051A1 (en) 2007-02-08
KR100862131B1 (ko) 2008-10-09
KR20070093461A (ko) 2007-09-18
US7476596B2 (en) 2009-01-13
TWI292583B (en) 2008-01-11
WO2002017362A2 (en) 2002-02-28
US20070252136A1 (en) 2007-11-01
US8153470B2 (en) 2012-04-10
AU2001286649C1 (en) 2002-03-04
TW200616020A (en) 2006-05-16
TWI294636B (en) 2008-03-11
WO2002017362A8 (en) 2002-11-21
US20050164432A1 (en) 2005-07-28
CN101798057A (zh) 2010-08-11
JP2004507104A (ja) 2004-03-04
US20100093158A1 (en) 2010-04-15
CN1550030A (zh) 2004-11-24
EP2360298A3 (en) 2011-10-05
US20120329251A1 (en) 2012-12-27
KR20080005613A (ko) 2008-01-14
US7915151B2 (en) 2011-03-29
US20070026645A1 (en) 2007-02-01
KR100995457B1 (ko) 2010-11-18
US7595260B2 (en) 2009-09-29
EP1314189A2 (en) 2003-05-28
US7666708B2 (en) 2010-02-23
CA2417992C (en) 2010-10-19
JP5013650B2 (ja) 2012-08-29
AU8664901A (en) 2002-03-04
CN101887935B (zh) 2013-09-11
CN100565783C (zh) 2009-12-02
KR100984585B1 (ko) 2010-09-30

Similar Documents

Publication Publication Date Title
MXPA03001605A (es) Semiconductores alargado impurificados, desarrollo de tales semiconductores, dispositivos que los incluyen y fabricacion de dichos dispositivos.
US7301199B2 (en) Nanoscale wires and related devices
JP2004535066A (ja) ナノスケールワイヤ及び関連デバイス
US20060175601A1 (en) Nanoscale wires and related devices
CN1996613A (zh) 搀杂的细长半导体,这类半导体的生长，包含这类半导体的器件以及这类器件的制造
AU2007202897B2 (en) Doped elongated semiconductors, growing such semiconductors, devices including such semiconductors and fabricating such devices
AU2002324426B2 (en) Nanoscale wires and related devices

Legal Events

Date Code Title Description
FG Grant or registration