KR980005705A - 테이퍼형 측벽을 갖는 막 구조를 발생시키는 에칭 방법 및, 이 에칭 방법을 통해 만들어진 박막 메트릭스 어레이 - Google Patents

테이퍼형 측벽을 갖는 막 구조를 발생시키는 에칭 방법 및, 이 에칭 방법을 통해 만들어진 박막 메트릭스 어레이 Download PDF

Info

Publication number
KR980005705A
KR980005705A KR1019970023238A KR19970023238A KR980005705A KR 980005705 A KR980005705 A KR 980005705A KR 1019970023238 A KR1019970023238 A KR 1019970023238A KR 19970023238 A KR19970023238 A KR 19970023238A KR 980005705 A KR980005705 A KR 980005705A
Authority
KR
South Korea
Prior art keywords
layer
film structure
metal
etching
tapered
Prior art date
Application number
KR1019970023238A
Other languages
English (en)
Other versions
KR100455640B1 (ko
Inventor
챙이 린
폴 패트릭 멀그루
Original Assignee
웨이스 엘리
루슨트 테크놀로지스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웨이스 엘리, 루슨트 테크놀로지스 인코포레이티드 filed Critical 웨이스 엘리
Publication of KR980005705A publication Critical patent/KR980005705A/ko
Application granted granted Critical
Publication of KR100455640B1 publication Critical patent/KR100455640B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명에 따라, 기판상에 제 1 금속층을 형성하고, 상기 제 1 층의 ㅅ아부에 상이한 물질의 제 2 층을 형성하고, 상기 제 2층상에 레지스트의 패턴을 형성하며, 상기 제 1 및 제 2층을 에칭제로 에칭함으로써 테이퍼형 측벽을 갖는 박막 구조가 만들어진다. 제 2 층의 물질은 제 1 층의 금속과 상호 반응하여 제 2층의 가로 방향 에칭 속도를 증가시키토록 선택됨으로써, 테이퍼형 측벽을 갖는 금속막 구조가 발생된다. 바람직한 실시예에서, 제 1 층은 Cr이고, 제 2 층의 물질은 Mo이며, 에칭제는 세라믹 암모늄 질산염이다. 본 발명은 능동 메트릭스 액정 디스플레이에 사용되는 박막 트랜지스터 어레이를 위한 도전성 박막 라인을 만드는데 이용될 수 있다.

Description

테이퍼형 측벽을 갖는 막 구조를 발생시키는 에칭 방법 및, 이 에칭 방법을 통해 만들어진 박막 메트릭스 어레이
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도는 3층 구조를 만들기 위해 기판상에 복수의 층들을 형성한 이후의 상태르 ㄹ보여주는 기판의 개략적인 단면도.
제2b도는 레지스트 패턴이 3층 구조상에 형성되는 상태를 보여주는 3층 구조 기판의 개략적인 단면도.
제2c는 3층 구조를 에칭한 이후의 상태를 보여주는 3층 구조 기판의 개략적인 단면도.
제2d도는 에칭된 3층 구조로부터 레지스트를 제거한 이후의 상태를 보여주는 3층 구조 기판의 개략적인 단면도.

Claims (20)

  1. 테이퍼형 측벽(tapered sidewalls)을 갖는 막 구조를 발생시키기 위한 에칭 방법에 있어서, 기판상에 제 1 금속층을 형성하는 단계와, 상기 제 1 금속층의 상부에 상기 제 1 금속층의 금속과는 상이한 물질로 이루어진 제 2 층을 형성하는 단계와, 상기 제 2 층상에레지스트 패턴을 형성하는 단계, 최종적으로 형성된 구조를 에칭제를 이용해 에칭하는 단계를 포함하되, 상기 에칭시, 상기 제 1 금속층의 금속과 상기 제 2 층의 물질이 상호 반응하여 상기 제 2 층의 가로 방향 에칭 속도를 증가시킴으로써, 테이퍼형 측벽을 갖는 금속 막 구조를 만드는 테이퍼형 측벽을 갖는 막 구조를 발생시키는 에칭 방법.
  2. 제 1 항에 있어서, 상기 측벽의 테이퍼 각은 상기 제 2 층의 두께를 선택함으로써 제어되고, 그 결과 소망하는 테이퍼 각이 획득되는 테이퍼형 측벽을 갖는 막 구조를 발생시키는 에칭 방법.
  3. 제 1 항에 있어서, 상기 제 1 층을 이루는 물질은 Cr 및 Zn으로 이루어진 군(group)으로부터 선택되는 테이퍼형 측벽을 갖는 막 구조를 발생시키는 에칭 방법.
  4. 제 3 항에 있어서, 상기 제 2 층을 이루는 물질은 Mo, Co 및 Ni로 이루어진 군(group)으로부터 선택되는 테이퍼형 측벽을 갖는 막 구조를 발생시키는 에칭 방법.
  5. 제 4 항에 있어서, 상기 제 1 층을 이루는 물질은 Cr이고, 상기 제 2 층을 이루는 물질은 Mo인 테이퍼형 측벽을 갖는 막 구조를 발생시키는 에칭 방법.
  6. 제 5 항에 있어서, 상기 에칭제가 Cr 에칭제인 테이퍼형 측벽을 갖는 막 구조를 발생시키는 에칭 방법.
  7. 제 6 항에 있어서, Cr이 존재할 때 Mo로 이루어진 상기 제 2 층의 가로 방향 에칭 속도는, 상기 Cr 에칭제속에서 Cr이 존재하지 않을 때의 Mo층의 에칭 속도의 적어도 100배인 테이퍼형 측벽을 갖는 막 구조를 발생시키는 에칭 방법.
  8. 제 7 항에 있어서, 상기 Mo층이 약 100(Å) 이하의 두께를 갖는 테이퍼형 측벽으 갖는 막 구조를 발생시키는 에칭 방법.
  9. 제 7 항에 있어서, 상기 Cr 에칭제는 세라믹 암모늄 지산염인 테이퍼형 측벽을 갖는 막 구조를 발생시키는 에칭 방법.
  10. 제 9 항에 있어서, 상기 테이퍼형 측벽이 테이퍼 각(taper angle) A1을 갖되, 이 테이퍼 각 A1은 상기 세라믹 암모늄 질산염의 농도를 제어함으로써 제어된느 테이퍼형 측벽을 갖는 막 구조를 발생시키는 에칭 방법.
  11. 제 1 항에 있어서, 상기 레지스트의 부착성을 높이기 위해 상기 제 2 물질층상에 제 3 물질층을 형성하는 단계를 더 포함하는 테이퍼형 측벽을 갖는 막 구조를 발생시키는 에칭 방법.
  12. 제 11 항에 있어서, 상기 제 1 층과 상기 제 3 층이 Cr로 이루어지고, 상기 제 2 층은 Mo로 이루어지는 테이퍼형 측벽을 갖는 막 구조를 발생시키는 에칭 방법.
  13. 제 12 항에 있어서, 상기 제 3 층이 약 50 내지 150 (Å) 범위내의 두께를 갖는 테이퍼형 측벽을 갖는 막 구조를 발생시키는 에칭 방법.
  14. 제 1 항에 있어서, 상기 패턴이 게이트 라인과, 박막 트랜지스터 어레이의 게이트 전극들로 이루어지는 테이퍼형 측벽을 갖는 막 구조를 발생시키는 에칭 방법.
  15. 제 1 항에 있어서, 상기 제 1 물질층과 상기 제 2 물질층 사이의 상기 상호 반응은 전기화학적(electrochemical)인 테이퍼형 측벽을 갖는 막 구조를 발생시키는 에칭 방법.
  16. 제 1 항에 있어서, 상기 레지스트를 상기 구조로부터 제거하는 단계를 더 포함하는 테이퍼형 측벽을 갖는 막 구조를 발생시키는 에칭 방법.
  17. 제 1 항에 있어서, 상기 제 2 층의 물질은 금속인 테이퍼형 측벽을 갖는 막 구조를 발생시키는 에칭 방법.
  18. 도전성 메트릭스를 포함하는 박막 메트릭스 어레이에 있어서, 복수의 물질층으로서, 금속으로 이루어진 층 및, 상기 금속과 상호 반응함으로써 소정의 에칭제속에서 상기 금속보다 더 빠른 속도로 가로 방향으로 에칭되는 제 2 물질로 이루어진 적어도 한 층을 포함하는 상기 복수의 물질층이 형성된 기판을 제공하는 단계와, 상기 복수의 층들상에 레지스트 물질로 이루어진 층을 형성하는 단계와, 상기 도전성 메트릭스의 패턴을 레지스트 물질에 형성하는 단계와, 상기 에칭제를 이용하여 최종 구조를 에칭하여, 테이퍼형 측벽을 갖는 상기 도전성 메트릭스를 만드는 단계와, 상기 구조로부터 상기 레지스트를 제거하는 단계를 통해 만들어진 도전성 메트릭스를 포함하는 박막 메트릭스 어레이.
  19. 제 18 항에 있어서, 제 1 층은 Cr로 이루어지고, 제 2 층은 Mo로 이루어지되, 이 때 Cr층은 기판상에 형성되고 Mo층은 Cr층의 상부에형성되는 도전성 메트릭스를 포함하는 박막 메트릭스 어레이.
  20. 제 19 항에 있어서, 상기 구조가 상기 Mo층상에 형성된 Cr로 이루어진 제 3 층을 더 포함하는 도전성 메트릭스를 포함하는 박막 메트릭스 어레이.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970023238A 1996-06-07 1997-06-05 테이퍼형측벽을갖는막구조체를생성하는습식에칭방법 KR100455640B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/664,227 US5670062A (en) 1996-06-07 1996-06-07 Method for producing tapered lines
US08/664,227 1996-06-07

Publications (2)

Publication Number Publication Date
KR980005705A true KR980005705A (ko) 1998-03-30
KR100455640B1 KR100455640B1 (ko) 2005-01-17

Family

ID=24665132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970023238A KR100455640B1 (ko) 1996-06-07 1997-06-05 테이퍼형측벽을갖는막구조체를생성하는습식에칭방법

Country Status (5)

Country Link
US (1) US5670062A (ko)
EP (1) EP0812012B1 (ko)
JP (1) JP3550272B2 (ko)
KR (1) KR100455640B1 (ko)
DE (1) DE69729913T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026649B2 (en) 2003-09-03 2006-04-11 Samsung Sdi Co., Ltd. Thin film transistor and active matrix flat panel display using the same

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891354A (en) * 1996-07-26 1999-04-06 Fujitsu Limited Methods of etching through wafers and substrates with a composite etch stop layer
US5779929A (en) * 1996-10-07 1998-07-14 Lucent Technologies Inc. Thin film metallization for barium nanotitanate substrates
US6445004B1 (en) 1998-02-26 2002-09-03 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US6337520B1 (en) * 1997-02-26 2002-01-08 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and manufacturing method thereof
KR100248123B1 (ko) 1997-03-04 2000-03-15 구본준 박막트랜지스터및그의제조방법
GB2338105B (en) * 1997-03-04 2000-04-12 Lg Electronics Inc Method of making a thin film transistor
JP2985124B2 (ja) * 1997-06-12 1999-11-29 株式会社日立製作所 液晶表示装置
US6333518B1 (en) 1997-08-26 2001-12-25 Lg Electronics Inc. Thin-film transistor and method of making same
KR100495807B1 (ko) * 1998-05-15 2005-10-12 삼성전자주식회사 배선용조성물,이조성물을이용한금속배선및그제조방법,이배선을이용한표시장치및그제조방법
KR20000003756A (ko) * 1998-06-29 2000-01-25 김영환 박막 트랜지스터 및 그의 제조방법
KR100356452B1 (ko) 1998-10-02 2002-10-18 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치 및 그 제조 방법
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2001044166A (ja) 1999-07-29 2001-02-16 Nec Akita Ltd 導電膜パターンの形成方法
DE19943521C2 (de) * 1999-09-09 2001-11-29 Dresden Ev Inst Festkoerper Verfahren zum Einstellen definierter Flankenwinkel beim Herstellen von Schichtstrukturen
TW480576B (en) * 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
SG116443A1 (en) * 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
US20060157709A1 (en) * 2002-08-20 2006-07-20 Koninklijke Philips Electronics N.V. Thin film transistor
US20050133479A1 (en) * 2003-12-19 2005-06-23 Youngner Dan W. Equipment and process for creating a custom sloped etch in a substrate
JP4085094B2 (ja) 2004-02-19 2008-04-30 シャープ株式会社 導電素子基板の製造方法、液晶表示装置の製造方法
KR101171175B1 (ko) 2004-11-03 2012-08-06 삼성전자주식회사 도전체용 식각액 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
US20070155180A1 (en) * 2006-01-05 2007-07-05 Chunghwa Picture Tubes, Ltd. Thin film etching method
DE112010003895T5 (de) * 2009-10-02 2012-08-02 Mitsubishi Gas Chemical Co., Inc. Verarbeitungsflüssigkeit zur Unterdrückung eines Musterzusammenbruchs einer feinen Metallstruktur und Verfahren zur Herstellung einer feinen Metallstruktur, bei dem diese eingesetzt wird
KR20120075037A (ko) * 2010-12-28 2012-07-06 삼성전자주식회사 반도체 소자의 제조 방법
US10147782B2 (en) 2016-07-18 2018-12-04 International Business Machines Corporation Tapered metal nitride structure
US10991582B2 (en) * 2016-12-21 2021-04-27 Canon Kabushiki Kaisha Template for imprint lithography including a recession, an apparatus of using the template, and a method of fabricating an article
DE102019120765B4 (de) 2018-09-27 2024-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum bilden eines halbleiterbauelements
US11195754B2 (en) 2018-10-09 2021-12-07 International Business Machines Corporation Transistor with reduced gate resistance and improved process margin of forming self-aligned contact
KR102666776B1 (ko) * 2019-05-10 2024-05-21 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 표시 장치의 제조 방법 및 박막 트랜지스터 기판
CN114695529A (zh) * 2022-03-16 2022-07-01 Tcl华星光电技术有限公司 Tft基板及其制作方法、液晶显示面板和oled显示面板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3884698A (en) * 1972-08-23 1975-05-20 Hewlett Packard Co Method for achieving uniform exposure in a photosensitive material on a semiconductor wafer
US4082604A (en) * 1976-01-05 1978-04-04 Motorola, Inc. Semiconductor process
DE2854404A1 (de) * 1978-12-16 1980-06-26 Philips Patentverwaltung Verfahren zum herstellen von festkoerperbauelementen
US5183533A (en) * 1987-09-28 1993-02-02 Mitsubishi Denki Kabushiki Kaisha Method for etching chromium film formed on substrate
US5007984A (en) * 1987-09-28 1991-04-16 Mitsubishi Denki Kabushiki Kaisha Method for etching chromium film formed on substrate
US5234633A (en) * 1987-12-28 1993-08-10 Canon Kabushiki Kaisha Cast molding die and process for producing information recording medium using the same
US5198694A (en) * 1990-10-05 1993-03-30 General Electric Company Thin film transistor structure with improved source/drain contacts
US5132745A (en) * 1990-10-05 1992-07-21 General Electric Company Thin film transistor having an improved gate structure and gate coverage by the gate dielectric
JP3111478B2 (ja) * 1991-02-06 2000-11-20 三菱電機株式会社 金属薄膜のテーパーエッチング方法及び薄膜トランジスタ
JP2952075B2 (ja) * 1991-06-12 1999-09-20 キヤノン株式会社 液晶素子の製造法
JPH04372934A (ja) * 1991-06-24 1992-12-25 Toshiba Corp 液晶表示装置用アレイ基板の製造方法
US5241192A (en) * 1992-04-02 1993-08-31 General Electric Company Fabrication method for a self-aligned thin film transistor having reduced end leakage and device formed thereby
US5539551A (en) * 1992-12-28 1996-07-23 Casio Computer Co., Ltd. LCD TFT drain and source electrodes having ohmic barrier, primary conductor, and liquid impermeable layers and method of making
JP2614403B2 (ja) * 1993-08-06 1997-05-28 インターナショナル・ビジネス・マシーンズ・コーポレイション テーパエッチング方法
US5528082A (en) * 1994-04-28 1996-06-18 Xerox Corporation Thin-film structure with tapered feature
US5554488A (en) * 1994-07-28 1996-09-10 Northern Telecom Limited Semiconductor device structure and method of formation thereof
JPH0964366A (ja) * 1995-08-23 1997-03-07 Toshiba Corp 薄膜トランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026649B2 (en) 2003-09-03 2006-04-11 Samsung Sdi Co., Ltd. Thin film transistor and active matrix flat panel display using the same

Also Published As

Publication number Publication date
DE69729913T2 (de) 2005-08-25
JPH1081981A (ja) 1998-03-31
EP0812012B1 (en) 2004-07-21
EP0812012A1 (en) 1997-12-10
DE69729913D1 (de) 2004-08-26
KR100455640B1 (ko) 2005-01-17
JP3550272B2 (ja) 2004-08-04
US5670062A (en) 1997-09-23

Similar Documents

Publication Publication Date Title
KR980005705A (ko) 테이퍼형 측벽을 갖는 막 구조를 발생시키는 에칭 방법 및, 이 에칭 방법을 통해 만들어진 박막 메트릭스 어레이
US6768134B2 (en) Semiconductor device and a method for forming patterns
US6545292B1 (en) Thin film transistor-liquid crystal display and manufacturing method thereof
KR900005605A (ko) 액티브매트릭스 기판과 그 제조법
KR910013505A (ko) 반도체 메모리의 제조방법
KR960001870A (ko) 패턴 기록능력을 갖는 전자빔 시스템용 전자빔 성형 마스크
KR940012644A (ko) 박막트랜지스터 어레이의 제조방법
KR970048849A (ko) 액정 표시 장치의 제조 방법
JPH06236893A (ja) Ｔｆｔ液晶表示装置の製造方法
JPH0621052A (ja) 導電膜の製造方法
JP2006261538A (ja) 薄膜トランジスタを用いた液晶表示装置とその製造方法
KR970018246A (ko) 반도체 메모리 셀의 제조방법
KR970017815A (ko) Fed용 실리콘 스페이서와 그 제조방법
WO1997043694A3 (de) Verfahren zur herstellung einer stencil-maske
KR940000911A (ko) 액정표시소자 및 제조방법
JPH0221663A (ja) 薄膜トランジスタの製造方法
JPS6177031A (ja) 液晶パネルの製造方法
JPS5732640A (en) Production of semiconductor device
JPS5599746A (en) Method for construction of multi-layer wiring
KR19990043855A (ko) 2중 금속층으로된 게이트 전극을 구비한 전계방출표시 소자 및이의 제조방법
JPS55118679A (en) Manufacture of field effect transistor
KR970013386A (ko) 리페어라인을 갖는 액정표시장치의 박막트랜지스터 어레이구조 및 이의 제조방법
KR960042851A (ko) 다공형 게이트 전극을 갖는 필드 에미션 소자 및 그 제조방법
JPS62150853A (ja) 配線パタ−ン形成方法
KR950006516A (ko) 액티브 매트릭스 액정 디스플레이(lcd) 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121009

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141006

Year of fee payment: 11

EXPY Expiration of term