JP2006261538A - 薄膜トランジスタを用いた液晶表示装置とその製造方法 - Google Patents

薄膜トランジスタを用いた液晶表示装置とその製造方法 Download PDF

Info

Publication number
JP2006261538A
JP2006261538A JP2005079455A JP2005079455A JP2006261538A JP 2006261538 A JP2006261538 A JP 2006261538A JP 2005079455 A JP2005079455 A JP 2005079455A JP 2005079455 A JP2005079455 A JP 2005079455A JP 2006261538 A JP2006261538 A JP 2006261538A
Authority
JP
Japan
Prior art keywords
electrode
thin film
gate
liquid crystal
ohmic contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005079455A
Other languages
English (en)
Other versions
JP4542452B2 (ja
Inventor
Yoshikazu Yoshimoto
芳和 好本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Future Vision Inc
Original Assignee
Future Vision Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Future Vision Inc filed Critical Future Vision Inc
Priority to JP2005079455A priority Critical patent/JP4542452B2/ja
Priority to KR1020050106871A priority patent/KR100799852B1/ko
Priority to TW094140878A priority patent/TWI289361B/zh
Publication of JP2006261538A publication Critical patent/JP2006261538A/ja
Application granted granted Critical
Publication of JP4542452B2 publication Critical patent/JP4542452B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】液晶表示装置のＴＦＴ製造工程におけるハーフトーン露光において、微細化に対応したハーフトーンマスクの作製が困難であると共に、ハーフトーン露光部のレジスト不均一となる。
【解決手段】液晶表示装置のＴＦＴ製造工程における、所謂アイランド形成時に、ハーフトーン露光として、露光によるレジストパターン６２とインクジェット塗布によるレジストパターン７１とを併用する。
【選択図】図５

Description

本発明は、インクジェット塗布による薄膜トランジスタ（以下「ＴＦＴ」という。）を用いた液晶表示装置とその製造方法に関する。
液晶表示装置のＴＦＴ製造工程において、露光工程短縮のため、ハーフトーン露光を用いたＴＦＴ製造方法が実施されている。また、インクジェット塗布によるＴＦＴは、下記特許文献１に記載されている。
下記特許文献１には、ＴＦＴのゲート電極膜を、導電材料を含有する液体材料を用いて、インクジェット法によって形成し、また、ＴＦＴのソース領域及びドレイン領域を、半導体材料を含有する液体材料を用いて、インクジェット法によって形成することが記載されている。
特開２００３−３１８１９３号公報
液晶表示装置のＴＦＴ製造工程におけるハーフトーン露光には、以下の課題がある。（１）液晶表示基板サイズの大型化に伴い、ハーフトーンマスクの作製が困難、（２）ＴＦＴの微細化に対応したハーフトーンマスクの作製が困難、（３）ハーフトーン露光部のレジスト不均一性のため、下地膜構成が限定されているので露光工程１回のみを短縮できているに過ぎない。
そこで、本発明においては、液晶表示装置のＴＦＴ製造工程における、所謂アイランド形成時に、ハーフトーン露光として、露光によるレジストパターン形成とインクジェット塗布によるレジストパターン形成とを併用する。
従来の小型基板向けに用いられていたハーフトーン露光法による露光工程短縮が、超大型基板を用いた場合でも可能になり、かつ、下地対象材料の制限がなくなるので、露光以外の工程短縮も可能となる。
すなわち、（１）ハーフトーン露光がインクジェット塗布により行える。（２）高度なインクジェット塗布技術が不要、（３）基板サイズの制限がない（超大型基板でも可能）、（４）ハーフトーン露光部のサイズに制限がない（微細ＴＦＴにも対応）、（５）露光工程の短縮以上の効果が狙える。
以下、図面を用いて、本発明の実施例を説明する。
図１（ａ）は、本発明に係るＴＦＴ１０を用いたアクティブマトリクス型の液晶表示装置の概略図、図１（ｂ）は、図１（ａ）に示す画素部３００の拡大図である。
図１（ａ）において、走査配線駆動回路１００によって選択されたゲート配線１０１に対応して、データ配線駆動回路２００からソース配線２０１を介して表示パネル４００の画素部３００におけるＴＦＴ１０にデータ（電圧）が供給される。
図１（ｂ）において、ＴＦＴ１０は、ゲート配線１０１とソース配線２０１との交差部に設けられ、ＴＦＴ１０のゲート電極１１には、ゲート配線１０１が接続され、ＴＦＴ１０のソース電極（又はドレイン電極）１２には、ソース配線２０１が接続されている。
ＴＦＴ１０のドレイン電極（又はソース電極）１３は、液晶素子２０の画素電極２１に接続され、液晶素子２０は、画素電極２１と共通電極２２との間にあって、画素電極２１に供給されるデータ(電圧)により駆動される。なお、データを一時保持するための補助容量３０が、ドレイン電極１３と補助容量配線３０１との間に接続されている。
図２は、図１に示す表示パネル４００における画素部３００とＴＦＴ１０の平面図及び断面図であって、同図（ａ）は、図１に示すマトリクス状に配置された画素部３００の平面図、同図（ｂ）は、同図（ａ）に示す画素部３００におけるＴＦＴ１０の点線Ａ−Ａ’部の断面図である。
図２（ａ）において、マトリクス状に配置された画素部３００には、ＴＦＴ１０がゲート配線１０１とソース配線２０１との交差部に配置されている。また、画素電極２１がＴＦＴ１０に接続され、補助容量配線３０１との間で補助容量を形成している。
図２（ｂ）において、ＴＦＴ１０は、絶縁基板５１上に、ゲート電極１１とこの電極を覆うようにゲート絶縁膜５２が形成され、この絶縁膜上に半導体層（ａ−Ｓｉ）５３、オーミックコンタクト層（ｎ＋Ｓｉ）５４、ソース電極１２及びドレイン電極１３が順次積層され、ソース電極１２及びオーミックコンタクト層５４とドレイン電極１３及びオーミックコンタクト層５４との間には、半導体層５３を保護する保護膜５５が形成される。
図３は、図２（ｂ）に示すＴＦＴ１０の一部断面図であって、図２（ｂ）における保護膜５５、ソース電極１２、ドレイン電極１３を省略したものである。
図４は、図３に示すＴＦＴ１０の製造工程図であって、同図（ａ）から（ｅ）において、左側には平面図、右側には断面図を示す。
まず、図４（ａ）に示すように、図示を省略した絶縁基板上にゲート電極１１を形成し、この電極を覆うようにゲート絶縁膜５２を形成する。さらに、この絶縁膜上に半導体層５３とオーミックコンタクト層５４とを順次積層する。次に、ハーフ露光レジストパターンマスクを用いて、ハーフ露光部６１を有するレジスト６２を形成する。
次に、図４（ｂ）において、アイランドを形成するために、オーミックコンタクト層５４と半導体層５３とをエッチングする。
次に、図４（ｃ）において、ハーフ露光部６１のレジストをエッチングし、さらに、同図（ｄ）に示すように、オーミックコンタクト層５４をエッチングして、ギャップ部６３を形成する。最後に、図４（ｅ）に示すように、レジスト６２を剥離する。
図５は、図４に示す製造工程において、ハーフ露光に相当するレジストをインクジェット塗布により形成するものであって、同図（ａ）から（ｅ）において、左側には平面図、右側には断面図を示す。
まず、図５（ａ）に示すように、図示を省略した絶縁基板上にゲート電極１１を形成し、この電極を覆うようにゲート絶縁膜５２を形成する。さらに、この絶縁膜上に半導体層５３とオーミックコンタクト層５４とを順次積層する。次に、レジストパターンマスクを用いて、レジスト６２を形成する。
次に、図５（ｂ）において、オーミックコンタクト層５４をエッチングすることで、ギャップ部６３で分離されたソース電極１２とドレイン電極１３とを形成する。
次に、図５（ｃ）において、ギャップ部６３に、金属微粒子を含有するインク７１をインクジェット塗布により形成する。
次に、図５（ｄ）において、半導体層５３をエッチングして、アイランドを形成する。
最後に、図５（ｅ）に示すように、レジスト６２とインク７１を剥離する。
以上、図５において、図４と異なるのは、半導体層５３のエッチングがインク７１を介して行われるので、インク７１を滴下したギャップ部６３の近傍におけるエッチングされた半導体層５３には、インク７１を滴下した痕跡部７２が形成される。この痕跡部７２は、ギャップ部６３の内側に向けて凹部をなしている。
図６は、痕跡部７２の形状を把握するための拡大図であって、同図（ａ）（ｂ）は、図５（ｃ）に対応し、同図（ｃ）は、図５（ｅ）に対応している。
図６（ａ）において、インク７１がギャップ部６３に滴下され、インク７１は、同図（ｂ）に示すように、ギャップ部に沿ってぬれ広がる。その結果、同図（ｃ）に示すように、レジストとインクが剥離された後には、半導体層５３の痕跡部７２が形成される。ここで、滴下されたインク７１の直径は２０μｍ、ギャップ部６３の長さ４μｍで、幅は３０〜４０μｍである。
本発明に係る液晶表示装置の概略図 図１に示す画素部３００とＴＦＴ１０の拡大図 図２に示すＴＦＴ１０の一部断面図 図３に示すＴＦＴ１０の製造工程図 図３に示すＴＦＴ１０の他の製造工程図 図５に示す製造工程の一部拡大図
符号の説明
１０…薄膜トランジスタ（ＴＦＴ）、１１…ゲート電極、１２…ソース電極（又はドレイン電極）、１３…ドレイン電極（又はソース電極）、２０…液晶素子、２１…画素電極、２２…共通電極、３０…補助容量、５１…絶縁基板、５２…ゲート絶縁膜、５３…半導体層（ａ−Ｓｉ）、５４…オーミックコンタクト層、５５…保護膜、６１…ハーフ露光部、６２…レジスト、６３…ギャップ部、７１…インク、７２…痕跡部、１００…走査配線駆動回路、１０１…ゲート配線、２００…データ配線駆動回路、２０１…ソース配線、３００…画素部、３０１…補助容量配線、４００…表示パネル

Claims (2)

  1. 絶縁基板上に形成されたゲート電極と、この電極を覆うゲート絶縁膜と、前記ゲート絶縁膜上に順次形成された半導体層及び分離されたオーミックコンタクト層と、前記分離されたオーミックコンタクト層上にそれぞれ形成されたソース電極及びドレイン電極と、前記ソース電極とドレイン電極との間に半導体層を保護する保護膜とを備えた薄膜トランジスタと、前記薄膜トランジスタをマトリクス状に配置し、前記薄膜トランジスタのドレイン電極（又はソース電極）に接続される画素電極と、ゲート電極に接続されるゲート配線と、ソース電極（又はドレイン電極）に接続されるソース配線とを備えた液晶表示装置において、
    前記薄膜トランジスタの半導体層には、インクジェット塗布によるインクの滴下した痕跡部が形成されていることを特徴とする液晶表示装置
  2. 絶縁基板上にゲート電極及びこの電極を覆うゲート絶縁膜を形成し、前記ゲート絶縁膜上に半導体層とオーミックコンタクト層とを順次形成し、前記オーミックコンタクト層上に露光によるレジストパターンを形成し、前記露光によるレジストパターンを用いてオーミックコンタクト層をエッチングして、ギャップ部を有するオーミックコンタクト層を形成し、前記ギャップ部にインクジェット塗布によるレジストパターンを形成し、前記２つのレジストパターンを用いて半導体層をエッチングしてアイランドを形成し、前記２つのレジストパターンを剥離した後に、前記ギャップ部を保護膜で埋めた薄膜トランジスタを形成し、前記薄膜トランジスタをマトリクス状に配置し、前記薄膜トランジスタのドレイン電極（又はソース電極）に画素電極を接続し、ゲート電極にゲート配線を接続し、ソース電極（又はドレイン電極）にソース配線を接続した液晶表示装置の製造方法において、
    前記半導体層をエッチングしてアイランドを形成する時のレジストパターンとして、露光によるレジストパターンとインクジェット塗布によるレジストパターンとを併用することを特徴とする液晶表示装置の製造方法
JP2005079455A 2005-03-18 2005-03-18 薄膜トランジスタの製造方法 Expired - Fee Related JP4542452B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005079455A JP4542452B2 (ja) 2005-03-18 2005-03-18 薄膜トランジスタの製造方法
KR1020050106871A KR100799852B1 (ko) 2005-03-18 2005-11-09 박막 트랜지스터를 이용한 액정 표시 장치와 그 제조 방법
TW094140878A TWI289361B (en) 2005-03-18 2005-11-21 Liquid crystal display device using thin film transistor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005079455A JP4542452B2 (ja) 2005-03-18 2005-03-18 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2006261538A true JP2006261538A (ja) 2006-09-28
JP4542452B2 JP4542452B2 (ja) 2010-09-15

Family

ID=37100411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005079455A Expired - Fee Related JP4542452B2 (ja) 2005-03-18 2005-03-18 薄膜トランジスタの製造方法

Country Status (3)

Country Link
JP (1) JP4542452B2 (ja)
KR (1) KR100799852B1 (ja)
TW (1) TWI289361B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299779A (ja) * 2006-04-27 2007-11-15 Tokyo Electron Ltd マスクパターンの形成方法およびｔｆｔの製造方法
JP2009058791A (ja) * 2007-08-31 2009-03-19 Nec Lcd Technologies Ltd 電子部品及び表示装置
US7927900B2 (en) 2007-04-04 2011-04-19 Samsung Electronics Co., Ltd. Method of manufacturing thin film transistor including forming a bank for ink jet printing
US8013326B2 (en) 2007-09-19 2011-09-06 Samsung Electronics Co., Ltd. Organic thin film transistor substrate and method of manufacture
WO2021024721A1 (ja) * 2019-08-06 2021-02-11 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247704A (ja) * 2002-08-30 2004-09-02 Sharp Corp Ｔｆｔアレイ基板、液晶表示装置、ｔｆｔアレイ基板の製造方法および液晶表示装置の製造方法、並びに電子装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532085B1 (ko) * 2002-05-23 2005-11-30 엘지.필립스 엘시디 주식회사 감광막 인쇄장치 및 이를 이용한 액정표시소자의 제조방법
JP4423864B2 (ja) * 2003-02-21 2010-03-03 コニカミノルタホールディングス株式会社 薄膜トランジスタ素子及びその製造方法
KR100652214B1 (ko) * 2003-04-03 2006-11-30 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247704A (ja) * 2002-08-30 2004-09-02 Sharp Corp Ｔｆｔアレイ基板、液晶表示装置、ｔｆｔアレイ基板の製造方法および液晶表示装置の製造方法、並びに電子装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299779A (ja) * 2006-04-27 2007-11-15 Tokyo Electron Ltd マスクパターンの形成方法およびｔｆｔの製造方法
US7927900B2 (en) 2007-04-04 2011-04-19 Samsung Electronics Co., Ltd. Method of manufacturing thin film transistor including forming a bank for ink jet printing
JP2009058791A (ja) * 2007-08-31 2009-03-19 Nec Lcd Technologies Ltd 電子部品及び表示装置
US8013326B2 (en) 2007-09-19 2011-09-06 Samsung Electronics Co., Ltd. Organic thin film transistor substrate and method of manufacture
WO2021024721A1 (ja) * 2019-08-06 2021-02-11 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Also Published As

Publication number Publication date
JP4542452B2 (ja) 2010-09-15
TW200635046A (en) 2006-10-01
TWI289361B (en) 2007-11-01
KR100799852B1 (ko) 2008-01-31
KR20060101192A (ko) 2006-09-22

Similar Documents

Publication Publication Date Title
JP4718999B2 (ja) 薄膜トランジスタ基板の製造方法、および、液晶表示装置の薄膜トランジスタ製造方法
CN101526709B (zh) 液晶显示装置
JP4422648B2 (ja) 液晶表示装置およびその製造方法
JP2009099887A (ja) 表示装置
JP5384088B2 (ja) 表示装置
JP6001336B2 (ja) 薄膜トランジスタ及びアレイ基板の製造方法
JP2008275937A (ja) 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
JP2010135384A (ja) 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置
US11233106B2 (en) Array substrate, display apparatus, and method of fabricating array substrate
US7335538B2 (en) Method for manufacturing bottom substrate of liquid crystal display device
JP2008102262A (ja) Ｔｆｔ基板とその製法、ならびに該ｔｆｔ基板を備えた表示装置
JP2008145578A (ja) 表示装置及びその製造方法
JP4542452B2 (ja) 薄膜トランジスタの製造方法
US9431436B2 (en) Array substrate and manufacturing method thereof
JP5324758B2 (ja) 薄膜トランジスタ、表示装置、およびその製造方法
JP5458486B2 (ja) アレイ基板、表示装置、及びその製造方法
JP2006295121A (ja) 薄膜トランジスタを用いた液晶表示装置及びその製造方法
JP2009054836A (ja) Ｔｆｔ基板及びその製造方法
JP5707725B2 (ja) 薄膜のパターニング方法及び表示パネルの製造方法
JP2006195142A (ja) 配線パターンを有する基板及びそれを用いた液晶表示装置
JP4341054B2 (ja) 液晶表示装置及びその製造方法
JP2005051105A (ja) 半導体装置の製造方法、電気光学装置の製造方法、電子機器
JP4420242B2 (ja) 薄膜トランジスタおよびその製造方法ならびに液晶表示装置およびｏｌｅｄ液晶表示装置
JP2008153354A (ja) 有機半導体パターンの形成方法および半導体装置の製造方法
JP2007227837A (ja) 半導体装置の製造方法及び半導体装置、電気光学装置、並びに電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100625

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees