KR100799852B1 - 박막 트랜지스터를 이용한 액정 표시 장치와 그 제조 방법 - Google Patents
박막 트랜지스터를 이용한 액정 표시 장치와 그 제조 방법 Download PDFInfo
- Publication number
- KR100799852B1 KR100799852B1 KR1020050106871A KR20050106871A KR100799852B1 KR 100799852 B1 KR100799852 B1 KR 100799852B1 KR 1020050106871 A KR1020050106871 A KR 1020050106871A KR 20050106871 A KR20050106871 A KR 20050106871A KR 100799852 B1 KR100799852 B1 KR 100799852B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- liquid crystal
- crystal display
- thin film
- film transistor
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/42—Arrangements for providing conduction through an insulating substrate
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
액정 표시 장치의 TFT 제조 공정에서의 하프톤 노광에서, 미세화에 대응한 하프톤 마스크의 제작이 곤란함과 함께, 하프톤 노광부의 레지스트가 불균일하게 된다고 하는 문제가 있었다. 이 문제를 해결하기 위해, 본 발명은 액정 표시 장치의 TFT 제조 공정에서의, 소위 아일런드 형성 시에, 하프톤 노광으로서, 노광에 의한 레지스트 패턴(62)과 잉크제트 도포에 의한 레지스트 패턴(71)을 병용한다.
레지스트 패턴, 잉크제트, 하프톤 노광, 잉크, 흔적부, 아일런드
Description
도 1은 본 발명에 따른 액정 표시 장치의 개략도.
도 2는 도 1에 도시한 화소부(300)와 TFT(10)의 확대도.
도 3은 도 2에 도시한 TFT(10)의 일부 단면도.
도 4는 도 3에 도시한 TFT(10)의 제조 공정도.
도 5는 도 3에 도시한 TFT(10)의 다른 제조 공정도.
도 6은 도 5에 도시하는 제조 공정의 일부 확대도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 박막 트랜지스터(TFT)
11 : 게이트 전극
12 : 소스 전극(또는 드레인 전극)
13 : 드레인 전극(또는 소스 전극)
20 : 액정 소자
21 : 화소 전극
22 : 공통 전극
30 : 보조 용량
51 : 절연 기판
52 : 게이트 절연막
53 : 반도체층(a-Si)
54 : 오믹 컨택트층
55 : 보호막
61 : 하프 노광부
62 : 레지스트
63 : 갭부
71 : 잉크
72 : 흔적부
100 : 주사 배선 구동 회로
101 : 게이트 배선
200 : 데이터 배선 구동 회로
201 : 소스 배선
300 : 화소부
301 : 보조 용량 배선
400 : 표시 패널
[특허 문헌1] 일본 특개2003-318193호 공보
본 발명은, 잉크제트 도포에 의한 박막 트랜지스터(이하 「TFT」라고 함)를 이용한 액정 표시 장치와 그 제조 방법에 관한 것이다.
액정 표시 장치의 TFT 제조 공정에서, 노광 공정 단축을 위해, 하프톤 노광을 이용한 TFT 제조 방법이 실시되고 있다. 또한, 잉크제트 도포에 의한 TFT는, 특허 문헌1에 기재되어 있다.
특허 문헌1에는, TFT의 게이트 전극막을, 도전 재료를 함유하는 액체 재료를 이용하여, 잉크제트법에 의해 형성하고, 또한, TFT의 소스 영역 및 드레인 영역을, 반도체 재료를 함유하는 액체 재료를 이용하여, 잉크제트법에 의해 형성하는 것이 기재되어 있다.
액정 표시 장치의 TFT 제조 공정에서의 하프톤 노광에는, 이하의 과제가 있다. (1) 액정 표시 기판 사이즈의 대형화에 수반하여, 하프톤 마스크의 제작이 곤란하고, (2) TFT의 미세화에 대응한 하프톤 마스크의 제작이 곤란하며, (3) 하프톤 노광부의 레지스트 불균일성 때문에, 기초막 구성이 한정되어 있으므로 노광 공정 1회만을 단축할 수 있는 것에 불과하다.
따라서, 본 발명에서는, 액정 표시 장치의 TFT 제조 공정에서의, 소위 아일런드 형성 시에, 하프톤 노광으로서, 노광에 의한 레지스트 패턴 형성과 잉크제트 도포에 의한 레지스트 패턴 형성을 병용한다.
이하, 도면을 이용하여, 본 발명의 실시예를 설명한다.
[실시예1]
도 1의 (a)는, 본 발명에 따른 TFT(10)를 이용한 액티브 매트릭스형의 액정 표시 장치의 개략도, 도 1의 (b)는 도 1의 (a)에 도시한 화소부(300)의 확대도이다.
도 1의 (a)에서, 주사 배선 구동 회로(100)에 의해 선택된 게이트 배선(101)에 대응하여, 데이터 배선 구동 회로(200)로부터 소스 배선(201)을 통해 표시 패널(400)의 화소부(300)에서의 TFT(10)에 데이터(전압)가 공급된다.
도 1의 (b)에서, TFT(10)는, 게이트 배선(101)과 소스 배선(201)의 교차부에 설치되며, TFT(10)의 게이트 전극(11)에는, 게이트 배선(101)이 접속되고, TFT(10)의 소스 전극(또는 드레인 전극)(12)에는, 소스 배선(201)이 접속되어 있다.
TFT(10)의 드레인 전극(또는 소스 전극)(13)은, 액정 소자(20)의 화소 전극(21)에 접속되며, 액정 소자(20)는, 화소 전극(21)과 공통 전극(22)의 사이에 있으며, 화소 전극(21)에 공급되는 데이터(전압)에 의해 구동된다. 또한, 데이터를 일시 유지하기 위한 보조 용량(30)이, 드레인 전극(13)과 보조 용량 배선(301) 사이에 접속되어 있다.
도 2는, 도 1에 도시한 표시 패널(400)에서의 화소부(300)와 TFT(10)의 평면도 및 단면도로서, 도 2의 (a)는 도 1에 도시한 매트릭스 형상으로 배치된 화소부(300)의 평면도, 도 2의 (b)는 도 2의 (a)에 도시한 화소부(300)에서의 TFT(10)의 점선 A-A'부의 단면도이다.
도 2의 (a)에서, 매트릭스 형상으로 배치된 화소부(300)에는, TFT(10)가 게이트 배선(101)과 소스 배선(201)의 교차부에 배치되어 있다. 또한, 화소 전극(21)이 TFT(10)에 접속되며, 보조 용량 배선(301)과의 사이에서 보조 용량을 형성하고 있다.
도 2의 (b)에서, TFT(10)는, 절연 기판(51) 상에, 게이트 전극(11)과 이 전극을 피복하도록 게이트 절연막(52)이 형성되며, 이 절연막 상에 반도체층(a-Si)(53), 오믹 컨택트층(n+ Si)(54), 소스 전극(12) 및 드레인 전극(13)이 순차적으로 적층되며, 소스 전극(12) 및 오믹 컨택트층(54)과 드레인 전극(13) 및 오믹 컨택트층(54) 사이에는, 반도체층(53)을 보호하는 보호막(55)이 형성된다.
도 3은 도 2의 (b)에 도시한 TFT(10)의 일부 단면도로서, 도 2의 (b)에서의 보호막(55), 소스 전극(12), 드레인 전극(13)을 생략한 것이다.
[실시예2]
도 4는 도 3에 도시한 TFT(10)의 제조 공정도로서, 도 4의 (a) 내지 도 4의 (e)에서, 좌측에는 평면도, 우측에는 단면도를 도시한다.
우선, 도 4의 (a)에 도시한 바와 같이, 도시를 생략한 절연 기판 상에 게이트 전극(11)을 형성하고, 이 전극을 피복하도록 게이트 절연막(52)을 형성한다. 또한, 이 절연막 상에 반도체층(53)과 오믹 컨택트층(54)을 순차적으로 적층한다. 다음으로, 하프 노광 레지스트 패턴 마스크를 이용하여, 하프 노광부(61)를 갖는 레지스트(62)를 형성한다.
다음으로, 도 4의 (b)에서, 아일런드를 형성하기 위해, 오믹 컨택트층(54)과 반도체층(53)을 에칭한다.
다음으로, 도 4의 (c)에서, 하프 노광부(61)의 레지스트를 에칭하고, 또한, 도 4의 (d)에 도시한 바와 같이, 오믹 컨택트층(54)을 에칭하여, 갭부(63)를 형성한다. 마지막으로, 도 4의 (e)에 도시한 바와 같이, 레지스트(62)를 박리한다.
[실시예3]
도 5는, 도 4에 도시한 제조 공정에서, 하프 노광에 상당하는 레지스트를 잉크제트 도포에 의해 형성하는 것으로, 도 5의 (a) 내지 도 5의 (e)에서, 좌측에는 평면도, 우측에는 단면도를 도시한다.
우선, 도 5의 (a)에 도시한 바와 같이, 도시를 생략한 절연 기판 상에 게이트 전극(11)을 형성하고, 이 전극을 피복하도록 게이트 절연막(52)을 형성한다. 또한, 이 절연막 상에 반도체층(53)과 오믹 컨택트층(54)을 순차적으로 적층한다. 다음으로, 레지스트 패턴 마스크를 이용하여, 레지스트(62)를 형성한다.
다음으로, 도 5의 (b)에서, 오믹 컨택트층(54)을 에칭함으로써, 갭부(63)에 의해 분리된 소스 전극(12)과 드레인 전극(13)을 형성한다.
다음으로, 도 5의 (c)에서, 갭부(63)에, 금속 미립자를 함유하는 잉크(71)를 잉크제트 도포에 의해 형성한다.
다음으로, 도 5의 (d)에서, 반도체층(53)을 에칭하여, 아일런드를 형성한다.
마지막으로, 도 5의 (e)에 도시한 바와 같이, 레지스트(62)와 잉크(71)를 박 리한다.
이상, 도 5에서, 도 4와 다른 것은, 반도체층(53)의 에칭이 잉크(71)를 통해 행해지기 때문에, 잉크(71)를 적하한 갭부(63)의 근방에서의 에칭된 반도체층(53)에는, 잉크(71)를 적하한 흔적부(72)가 형성된다. 이 흔적부(72)는, 갭부(63)의 내측을 향하여 오목부를 이루고 있다.
도 6은 흔적부(72)의 형상을 파악하기 위한 확대도로서, 도 6의 (a), (b)는, 도 5의 (c)에 대응하고, 도 6의 (c)는 도 5의 (e)에 대응하고 있다.
도 6의 (a)에서, 잉크(71)가 갭부(63)에 적하되며, 잉크(71)는, 도 6의 (b)에 도시한 바와 같이, 갭부를 따라 스며들면서 퍼진다. 그 결과, 도 6의 (c)에 도시한 바와 같이, 레지스트와 잉크가 박리된 후에는, 반도체층(53)의 흔적부(72)가 형성된다. 여기서, 적하된 잉크(71)의 직경은 20㎛, 갭부(63)의 길이는 4㎛이며, 폭은 30∼40㎛이다.
종래의 소형 기판용으로 이용되었던 하프톤 노광법에 의한 노광 공정 단축이, 초대형 기판을 이용한 경우라도 가능하게 되며, 또한, 기초 대상 재료의 제한이 없어지기 때문에, 노광 이외의 공정 단축도 가능하게 된다.
즉, (1) 하프톤 노광을 잉크제트 도포에 의해 행할 수 있다. (2) 고도의 잉크제트 도포 기술이 불필요하고, (3) 기판 사이즈의 제한이 없으며(초대형 기판이라도 가능), (4) 하프톤 노광부의 사이즈에 제한이 없고(미세 TFT에도 대응), (5) 노광 공정의 단축 이상의 효과를 노릴 수 있다.
Claims (2)
- 절연 기판 상에 형성된 게이트 전극과, 이 전극을 피복하는 게이트 절연막과, 상기 게이트 절연막 상에 순차적으로 형성된 반도체층 및 분리된 오믹 컨택트층과, 상기 분리된 오믹 컨택트층 상에 각각 형성된 소스 전극 및 드레인 전극과, 상기 소스 전극과 드레인 전극 사이에 반도체층을 보호하는 보호막을 구비한 박막 트랜지스터와, 상기 박막 트랜지스터를 매트릭스 형상으로 배치하고, 상기 박막 트랜지스터의 드레인 전극(또는 소스 전극)에 접속되는 화소 전극과, 게이트 전극에 접속되는 게이트 배선과, 소스 전극(또는 드레인 전극)에 접속되는 소스 배선을 구비한 액정 표시 장치로서,상기 박막 트랜지스터의 반도체층에는, 잉크제트 도포에 의한 잉크가 적하된 흔적부가, 갭부의 양쪽 내측을 향해서 오목하게 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
- 절연 기판 상에 게이트 전극 및 이 전극을 피복하는 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 반도체층과 오믹 컨택트층을 순차적으로 형성하며, 상기 오믹 컨택트층 상에 노광에 의한 레지스트 패턴을 형성하고, 상기 노광에 의한 레지스트 패턴을 이용하여 오믹 컨택트층을 에칭하여, 갭부를 갖는 오믹 컨택트층을 형성하며, 상기 갭부에 잉크제트 도포에 의한 레지스트 패턴을 형성하고, 상기 2개의 레지스트 패턴을 이용하여 반도체층을 에칭하여 아일런드를 형성하며, 상기 2개의 레지스트 패턴을 박리한 후에, 상기 갭부를 보호막으로 매립한 박막 트랜 지스터를 형성하고, 상기 박막 트랜지스터를 매트릭스 형상으로 배치하며, 상기 박막 트랜지스터의 드레인 전극(또는 소스 전극)에 화소 전극을 접속하고, 게이트 전극에 게이트 배선을 접속하며, 소스 전극(또는 드레인 전극)에 소스 배선을 접속한 액정 표시 장치의 제조 방법으로서,상기 반도체층을 에칭하여 아일런드를 형성할 때의 레지스트 패턴으로서, 노광에 의한 레지스트 패턴과 잉크제트 도포에 의한 레지스트 패턴을 병용하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2005-00079455 | 2005-03-18 | ||
JP2005079455A JP4542452B2 (ja) | 2005-03-18 | 2005-03-18 | 薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060101192A KR20060101192A (ko) | 2006-09-22 |
KR100799852B1 true KR100799852B1 (ko) | 2008-01-31 |
Family
ID=37100411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050106871A KR100799852B1 (ko) | 2005-03-18 | 2005-11-09 | 박막 트랜지스터를 이용한 액정 표시 장치와 그 제조 방법 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4542452B2 (ko) |
KR (1) | KR100799852B1 (ko) |
TW (1) | TWI289361B (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007299779A (ja) * | 2006-04-27 | 2007-11-15 | Tokyo Electron Ltd | マスクパターンの形成方法およびtftの製造方法 |
KR101348025B1 (ko) | 2007-04-04 | 2014-01-06 | 삼성전자주식회사 | 박막 트랜지스터의 제조방법 |
JP5331321B2 (ja) * | 2007-08-31 | 2013-10-30 | ゴールドチャームリミテッド | 表示装置の製造方法 |
KR101501699B1 (ko) | 2007-09-19 | 2015-03-16 | 삼성디스플레이 주식회사 | 유기 박막 트랜지스터 기판 및 이의 제조 방법 |
JP2021027199A (ja) * | 2019-08-06 | 2021-02-22 | 株式会社ジャパンディスプレイ | 表示装置及びその製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030090439A (ko) * | 2002-05-23 | 2003-11-28 | 엘지.필립스 엘시디 주식회사 | 감광막 인쇄장치 및 이를 이용한 액정표시소자의 제조방법 |
JP2004253681A (ja) * | 2003-02-21 | 2004-09-09 | Konica Minolta Holdings Inc | 薄膜トランジスタ素子及びその製造方法 |
KR20040086944A (ko) * | 2003-04-03 | 2004-10-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4615197B2 (ja) * | 2002-08-30 | 2011-01-19 | シャープ株式会社 | Tftアレイ基板の製造方法および液晶表示装置の製造方法 |
-
2005
- 2005-03-18 JP JP2005079455A patent/JP4542452B2/ja not_active Expired - Fee Related
- 2005-11-09 KR KR1020050106871A patent/KR100799852B1/ko not_active IP Right Cessation
- 2005-11-21 TW TW094140878A patent/TWI289361B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030090439A (ko) * | 2002-05-23 | 2003-11-28 | 엘지.필립스 엘시디 주식회사 | 감광막 인쇄장치 및 이를 이용한 액정표시소자의 제조방법 |
JP2004253681A (ja) * | 2003-02-21 | 2004-09-09 | Konica Minolta Holdings Inc | 薄膜トランジスタ素子及びその製造方法 |
KR20040086944A (ko) * | 2003-04-03 | 2004-10-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
TWI289361B (en) | 2007-11-01 |
TW200635046A (en) | 2006-10-01 |
JP2006261538A (ja) | 2006-09-28 |
KR20060101192A (ko) | 2006-09-22 |
JP4542452B2 (ja) | 2010-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101182521B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
CN101526709B (zh) | 液晶显示装置 | |
KR100793913B1 (ko) | 액티브 매트릭스 회로 기판, 이의 제조방법, 및 이를구비한 액티브 매트릭스 디스플레이 장치 | |
KR100475552B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR100696479B1 (ko) | 평판표시장치 및 그의 제조방법 | |
US20060146246A1 (en) | Liquid crystal display and fabricating method thereof | |
JP2010135384A (ja) | 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置 | |
KR100799852B1 (ko) | 박막 트랜지스터를 이용한 액정 표시 장치와 그 제조 방법 | |
JP2005346091A (ja) | 液晶表示装置およびその製造方法 | |
US7768015B2 (en) | Pixel structure of display panel and method of making the same | |
US7968887B2 (en) | Active matrix circuit substrate, method of manufacturing the same, and active matrix display including the active matrix circuit substrate | |
KR0169356B1 (ko) | 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법 | |
KR100738168B1 (ko) | 박막 트랜지스터를 이용한 액정 표시 장치 및 그 제조 방법 | |
US6476895B1 (en) | Liquid crystal display | |
US6440783B2 (en) | Method for fabricating a thin film transistor display | |
KR100493380B1 (ko) | 액정표시장치의 제조방법 | |
US20070004069A1 (en) | Liquid crystal display device and fabricating method thereof | |
KR20050066425A (ko) | 액정 표시 패널 및 그 제조 방법 | |
JP2005051105A (ja) | 半導体装置の製造方法、電気光学装置の製造方法、電子機器 | |
KR100648216B1 (ko) | 박막 트랜지스터 액정표시장치 | |
KR100830735B1 (ko) | 액정 표시 장치의 제조방법 | |
JP2008058850A (ja) | 表示装置とその製造方法 | |
KR100634828B1 (ko) | 액정표시소자의 제조방법 | |
KR100447229B1 (ko) | 액정표시장치 및 제조 방법 | |
KR19990048095A (ko) | 스테거드 타입 박막 트렌지스터 액정 표시 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20111212 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |