KR900005605A - 액티브매트릭스 기판과 그 제조법 - Google Patents

액티브매트릭스 기판과 그 제조법

Info

Publication number
KR900005605A
KR900005605A KR1019890012913A KR890012913A KR900005605A KR 900005605 A KR900005605 A KR 900005605A KR 1019890012913 A KR1019890012913 A KR 1019890012913A KR 890012913 A KR890012913 A KR 890012913A KR 900005605 A KR900005605 A KR 900005605A
Authority
KR
South Korea
Prior art keywords
film
insulating film
insulating
semiconductor film
metal
Prior art date
Application number
KR1019890012913A
Other languages
English (en)
Other versions
KR0178775B1 (ko
Inventor
겐시로우 야와찌
아끼오 미무라
노부다께 고니시
기꾸오 오노
다까시 스즈끼
Original Assignee
미쓰다 가쓰시게
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰다 가쓰시게, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 미쓰다 가쓰시게
Publication of KR900005605A publication Critical patent/KR900005605A/ko
Application granted granted Critical
Publication of KR0178775B1 publication Critical patent/KR0178775B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/105—Masks, metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

내용 없음

Description

액티브매트릭스 기판과 그 제조법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도 내지 제1e도는 본 발명의 제 1 의 실시예의 프로세스를 표시하는 단면도
제1f도는 제1e도의 평면 패턴을 표시하는 평면도.
제 5 도는 TFT 구동형 액정파넬의 구조를 표시하는 사시도.

Claims (14)

  1. 이하의 공정을 포함하는 것을 특징으로 하는 액티브매트릭스 기판의 제조법. (1) 소정의 절연기판상에 제 1 의 반도체막으로 이루어지는 섬영역을 형성하는 공정, (2) 소정의 제 1 의 절연막을 사이에 세워 제2의 반도체막으로 이루어지는 소정패턴의 층을 형성하는 공정, (3) 상기 제 2 의 반도체막으로 이루어지는소정패턴의 층상에 소정금속을 퇴적한 후, 상기 제 2 의 반도체막과 상기 금속과의 화합물을 형성하는 공정, (4) 미반응의 상기 금속을 제거하는 공정, (5) 상기 화합물을 마스크로 하고 상기 제 1 의 절연막을 에칭하는 공정.
  2. 제1항에 있어서 상기 제1의 반도체막 및 상기 제 2 의 반도체막은 다결정 실리콘이며, 상기 제 1 의 절연막은 산화규소이며, 상기 금속은 플라티늄(platinum), 닉켈, 팔라듐 코발트(palladium cobalt)의 어느것인가 1종인 것을 특징으로 하는 액티브매트릭스 기판의 제조법.
  3. 이하의 공정을 포함하는 것을 특징으로 하는 액티브매트릭스 기판의 제조법. (1) 소정의 절연기판 상에 제 1 의 반도체막으로 이루어지는 섬영역을 형성하는 공정, (2) 제 1 의 절연막을 사이에 두고 제 2 의 반도체막을 형성하는 공정, (3) 상기 제 2의 반도체막상에 제 2 의 절연막을 퇴적한 후, 상기 제 2 의 절연막을 소정의 패턴으로 하는 공정, (4) 상기 소정의 패턴의 제 2 의 절연막상에 소정금속을 퇴적한 후, 상기 제 2의 반도체막과 상기 금속과의 화합물을 형성하는 공정, (5) 미반응의 상기 금속을 제거하는 공정, (6) 상기 화합물을 마스크로 하여 상기 제 2 의 반도체막 및 상기 제 1 의 절연막을 에칭하는 공정.
  4. 제3항에 있어서 상기 제2의 절연막은 산화규소인 것을 특징으로 하는 액티브매트릭스 기판의 제조법.
  5. 이하의 공정을 포함하는 것을 특징으로 하는 액티브매트릭스 기판의 제조법, (1) 소정의 절연기판상에 제 1 의 반도체막으로 이루어지는 섬영역을 형성하는 공정, (2) 제 1 의 절연막을 사이에 세워 제 2 의 반도체막을 형성하는 공정, (3) 상기 제 2 의 반도체막상에 제 2 의 절연막을 퇴적한 후, 상기 제 2 의 절연막을 소정의 패턴으로 하는 공정, (4) 상기 소정의 패턴의 제 2 의 절연막상에 소정금속을 퇴적한 후, 상기 제 2의 반도체막과 상기 금속과의 화합물을 형성하는 공정, (5) 미반응의 상기 금속을 제거하는 공정, (6) 상기소정의 패턴의 제 2 의 절연막을 에칭하는 공정, (7) 상기 제 2의 반도체막상에 제 3 의 절연막을 퇴적한 후, 상기 제 3 의 절연막을 소정의 패턴으로 하는 공정, (8) 상기 화합물 및 상기 제 3 의 절연막을 마스크로 하여 상기 제 2 의 반도체막 및 상기 제 1 의 절연막을 에칭하는 공정.
  6. 제5항에 있어서 상기 제 3 의 절연막은 포토레지스트인 액티브매트릭스 기판의 제조법.
  7. 이하의 공정을 포함하는 특징으로 하는 액티브매트릭스 기판의 제조법. (1) 소정의 절연기판 상에 제 1 의 반도체막을 형성하는 공정, (2) 상기 제 1 의 반도체막상에 제 2 의 절연막을 형성하고 상기 제 2 의 절연막을 소정의 패턴으로 하는 공정. (3) 상기 제 1 의 절연막상에 소정금속을 퇴적한 후, 상기 제 2 의 반도체막과 상기 금속과의 화함물을 형성하는 공정, (4) 미반응의 상기 금속을 제거하는 공정, (5) 상기 소정의 패턴의 제 2 의 절연막을 에칭하는 공정, (6) 제 3 의 절연막을 형성 후, 소정의 패턴으로 하는 공정, (7) 상기 제 3 의 절연막을 마스크로 하고 상기 제 1 의 반도체막을 에칭하는 공정.
  8. 제7항에 있어서 상기 화합물을 트랜지스터의 소스전극 및 신호전극인 것을 특징으로 하는 액티브매트릭스 기판의 제조법.
  9. 소정의 절연기판 상에 형성된 제 1 의 반도체막으로 이루어지는 섬영역과, 상기 제 1 의 반도체막으로 이루어지는 섬영역상에 한끝단부가 교차하여 있고 또한 다른 끝단부가 상기 제 1 의 반도체막으로 이루어지는 섬영역외에 연재되어 있는 제 1 의 절연막, 제 2 의 반도체막 및 상기 제 2 의 반도체막과 소정금속과의 화합물로서 이루어지는 적층막으로 이루어지며, 상기 제 1 의 반도체막으로 이루어지는 섬영역상의 상기 적층막과의 교차하는 부분은 트랜지스터의 능동층이며, 상기 능동층 이외의 상기 제 1 의 반도체막으로 이루어지는 섬영역에 소스전극 및 드레인 전극이 오믹접속되어 있고, 상기 연재하는 적층막은 배선인 것을 특징으로하는 액티브매트릭스 기판.
  10. 제9항에 있어서 상기 소스전극은 신호전극에 접속되어 상기 드레인전극은 희소전극에 접속되어 상기 절연기판에 대향하도록 설치되어 표면에 대향전극이 형성된 다른 절연기판을 가지고, 상기 절연기판 및 상기 다른 절연기판에 끼워진 전기광학재를 상기 트랜지스터로서 구동하는 것을 특징으로 하는 액티브매트릭스 기판.
  11. 제10항에 있어서 상기 전기광학재는 액정인 액티브매트릭스 기판.
  12. 절연기판상에 형성된 MOSFET와 상기 MOSFET의 게이트전극으로부터 연재하는 게이트 배선과를 가지고 상기 게이트 배선의 적어도 일부가 금속과 반도체와의 화합물 및 금속막과의 적층막으로 되어 있는 액티브매트릭스 기판.
  13. 제12항에 있어서 상기 화합물은 백금 실리사이드이며 상기 금속막은 AL막인 액티브매트릭스 기판.
  14. 절연기판 상에 형성된 MOSFET와 상기 MOSFET의 게이트전극으로부터 연재하는 게이트 배선과를 가지며 상기 게이트 배선의 일부는 절연막을 사이에 세우고 적층된 금속과 반도체와의 화합물 및 금속막이며 상기 화합물과 상기 금속막과는 상기 절연막의 열린 구멍을 사이에 두고 접속되는 액티브매트릭스 기판
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890012913A 1988-09-20 1989-09-07 액티브매트릭스 기판의 제조방법 KR0178775B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63-233425 1988-09-20
JP23342588A JP2624797B2 (ja) 1988-09-20 1988-09-20 アクティブマトリクス基板の製造方法

Publications (2)

Publication Number Publication Date
KR900005605A true KR900005605A (ko) 1990-04-14
KR0178775B1 KR0178775B1 (ko) 1999-03-20

Family

ID=16954854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890012913A KR0178775B1 (ko) 1988-09-20 1989-09-07 액티브매트릭스 기판의 제조방법

Country Status (3)

Country Link
US (1) US5008218A (ko)
JP (1) JP2624797B2 (ko)
KR (1) KR0178775B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2508851B2 (ja) * 1989-08-23 1996-06-19 日本電気株式会社 液晶表示素子用アクティブマトリクス基板とその製造方法
EP0459763B1 (en) * 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
EP0499979A3 (en) * 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US5119183A (en) * 1991-08-09 1992-06-02 Xerox Corporation Color scan array with addressing circuitry
KR0139346B1 (ko) * 1994-03-03 1998-06-15 김광호 박막 트랜지스터 액정표시장치의 제조방법
JP2776360B2 (ja) * 1996-02-28 1998-07-16 日本電気株式会社 薄膜トランジスタアレイ基板の製造方法
KR100252926B1 (ko) * 1996-06-28 2000-04-15 구본준 실리사이드를 이용한 폴리실리콘 박막트랜지스터 및 제조방법
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
GB9818310D0 (en) * 1998-08-22 1998-10-14 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
US7402467B1 (en) 1999-03-26 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TWM244584U (en) * 2000-01-17 2004-09-21 Semiconductor Energy Lab Display system and electrical appliance
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TWI286338B (en) * 2000-05-12 2007-09-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4301227B2 (ja) * 2005-09-15 2009-07-22 セイコーエプソン株式会社 電気光学装置及びその製造方法、電子機器並びにコンデンサー

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4285761A (en) * 1980-06-30 1981-08-25 International Business Machines Corporation Process for selectively forming refractory metal silicide layers on semiconductor devices
US4362597A (en) * 1981-01-19 1982-12-07 Bell Telephone Laboratories, Incorporated Method of fabricating high-conductivity silicide-on-polysilicon structures for MOS devices
US4444617A (en) * 1983-01-06 1984-04-24 Rockwell International Corporation Reactive ion etching of molybdenum silicide and N+ polysilicon
US4470189A (en) * 1983-05-23 1984-09-11 International Business Machines Corporation Process for making polycide structures
JPS61229365A (ja) * 1985-04-03 1986-10-13 Hitachi Ltd 薄膜トランジスタ
JPS61231765A (ja) * 1985-04-08 1986-10-16 Hitachi Ltd 薄膜半導体装置の製造方法
JPS61278163A (ja) * 1985-06-03 1986-12-09 Hitachi Ltd 薄膜トランジスタの製造方法
JPS62120354A (ja) * 1985-11-19 1987-06-01 Nippon Shokubai Kagaku Kogyo Co Ltd 高純度スルホプロピル（メタ）アクリレート塩類の製造方法
JPH06820Y2 (ja) * 1986-01-22 1994-01-05 株式会社日立製作所 アクテイブマトリクス基板
US4726879A (en) * 1986-09-08 1988-02-23 International Business Machines Corporation RIE process for etching silicon isolation trenches and polycides with vertical surfaces
JPS6354773A (ja) * 1986-08-25 1988-03-09 Hitachi Ltd 薄膜トランジスタの製造方法
US4753709A (en) * 1987-02-05 1988-06-28 Texas Instuments Incorporated Method for etching contact vias in a semiconductor device

Also Published As

Publication number Publication date
KR0178775B1 (ko) 1999-03-20
JP2624797B2 (ja) 1997-06-25
US5008218A (en) 1991-04-16
JPH0282571A (ja) 1990-03-23

Similar Documents

Publication Publication Date Title
KR100205388B1 (ko) 액정표시장치 및 그 제조방법
KR900005605A (ko) 액티브매트릭스 기판과 그 제조법
KR970024311A (ko) 반도체 장치, 액티브 매트릭스 기판 및 그의 제조 방법
KR970066697A (ko) 액티브 매트릭스형 액정 디스플레이 장치 및 그의 제조 방법
KR880001179A (ko) 박막트랜지스터 배열기판의 제조방법
KR950019870A (ko) 신호 라인과 픽셀 전극 사이의 단락 회로를 방지할 수 있는 액정표시(lcd) 장치 및 이의 제조 방법
KR970011964A (ko) 액정표시장치 및 그 제조방법
EP0366116A3 (en) Thin film transistor panel and manufacturing method thereof
KR960029834A (ko) 액정표시장치 및 그 제조방법
KR890015050A (ko) 박막형성방법 및 액티브매트릭스 표시장치와 그 제조방법
KR980006265A (ko) 액티브매트릭스기탄 및 그 제조방법
KR960042179A (ko) 박막 트랜지스터 액정 표시 장치 및 그 제조 방법
KR960001841A (ko) 액정표시장치의 제조방법
KR970059801A (ko) 티에프티(tft)-엘씨디(lcd)의 구조 및 제조방법
KR970028763A (ko) 액정 표시 장치 및 그 제조 방법
JPS61183687A (ja) 薄膜トランジスタアレイの製造方法
JP3076880B2 (ja) 光弁用半導体装置とその製造方法
KR100488927B1 (ko) 스테거드타입박막트렌지스터액정표시소자및그의제조방법
KR19980020041A (ko) 액정표시장치 및 그 제조방법
KR960042173A (ko) 박막트랜지스터-액정표시장치 제조방법
KR970059799A (ko) 액정표시장치의 구조 및 제조방법
JP2002314088A (ja) 薄膜トランジスタアレイ基板の製造方法及び当該方法により製造された薄膜トランジスタアレイ基板を用いた液晶表示装置
KR970075984A (ko) 액티브매트릭스기판의 제조방법 및 그 방법에 의해 제조되는 액티브매트릭스기판
KR960042175A (ko) 복수 개의 채널 영역을 가진 박막 트랜지스터가 형성되어 있는 액정 디스플레이 패널 및 그 제조 방법
KR970016715A (ko) 액정표시장치의 구조 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101124

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee