DE2854404A1 - Verfahren zum herstellen von festkoerperbauelementen - Google Patents

Verfahren zum herstellen von festkoerperbauelementen

Info

Publication number
DE2854404A1
DE2854404A1 DE19782854404 DE2854404A DE2854404A1 DE 2854404 A1 DE2854404 A1 DE 2854404A1 DE 19782854404 DE19782854404 DE 19782854404 DE 2854404 A DE2854404 A DE 2854404A DE 2854404 A1 DE2854404 A1 DE 2854404A1
Authority
DE
Germany
Prior art keywords
layer
parts
paths
pts
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19782854404
Other languages
English (en)
Inventor
Andre Ing Grad Gakis
Dieter Ing Grad Wachtel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Original Assignee
Philips Patentverwaltung GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Patentverwaltung GmbH filed Critical Philips Patentverwaltung GmbH
Priority to DE19782854404 priority Critical patent/DE2854404A1/de
Publication of DE2854404A1 publication Critical patent/DE2854404A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Verfahren zum Herstellen von Festkörperbauelementen
  • Die Erfindung betrifft ein Verfahren zum Herstellen von Festkörperbauelementen mit auf der Oberfläche des Festkörpers verlaufenden Metallbahnen mit schrägen Kanten, bei dem die Oberfläche des Festkörpers zunächst mit einer Aluminiumschicht bedeckt wird, dann auf die Aluminiumschicht eine weitere Schicht aus einem Material mit einer höheren Ätzrate als Aluminium aufgebracht wird, beide Schichten mit einer Photolackmaske bedeckt werden und an den nicht bedeckten Oberflächenteilen durch Ätzen entfernt werden.
  • Ein solches Verfahren ist aus der US-PS 37 00 508 bekannt.
  • Es wird insbesondere angewendet, um bei Haibleiterbauelementen mit Mehrebenenverdrahtung Metall-Leiterbahnen zu erzeugen, die unter einem flachen Winkel ansteigende schräge Kanten aufweisen, so daß sichergestellt ist, daß an den übereinanderliegenden Leiterbahnen und der zwischen ihnen befindlichen Isoliermaterialschicht keine Diskontinuitäten auftreten.
  • Bei dem bekannten Verfahren wird eine weitere Schicht aus einem Phosphorsilikatglas verwendet, zu deren Aufbringen aber nach dem Aufbringen des Aluminiums ein besonderer Prozeß erforderlich ist. Weiter ergeben sich oft Schwierigkeiten mit der Haftung der Photolackmaske.
  • Der Erfindung liegt nun die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art so auszugestalten, daß es sich einfach und sicher ohne Zuhilfenahme besonderer Prozeßschritte durchfiihren läßt.
  • Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß eine weitere Schicht aus Molybdän verwendet wird.
  • Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Die mit der Erfindung erzielten Vorteile sind insbesondere darin zu sehen, daß auf die Aluminiumschicht praktisch im gleichen Arbeitsgang eine Molybdänschicht aufgebracht werden kann und nach dem Ätzen die Molybdänschicht zusammen mit der Photolackmaske leicht wieder entfernt werden kann.
  • Ein Verfahren nach der Erfindung wird im folgenden anhand der beigefügten Zeichnungen näher erläutert.
  • Es zeigen/ Fig. 1 einen Halbleiterkörper, auf dessen Oberfläche eine Aluminiumbahn mit schrägen Kanten erzeugt werden soll, während einer ersten Stufe des Verfahrens; Fig. 2 den Halbleiterkörper nach Fig. 2 während einer zweiten Stufe des Verfahrens, und Fig. 3 den Halbleiterkörper mit der fertigen Metallbahn auf seiner Oberfläche.
  • In den Figuren sind die Abmessungen des Halbleiterkörpers und die Dicke der einzelnen Schichten auf seiner Oberfläche nicht maßstäblich dargestellt.
  • Fig. 1 zeigt einen Halbleiterkörper 1, dessen Oberfläche mit einer isolierenden Oxidschicht 2 bedeckt ist. Auf dieser Oxidschicht soll später eine Metallbahn mit schrägen Kanten über dem Halbleiterkörper verlaufen. Dazu wird zunächst auf die Oxidschicht 2 eine Aluminiumschicht 3 von etwa 1 /um Dicke aufgedampft. Anschließend wird auf diese Aluminiumschicht 3 eine Molybdänschicht 4 von etwa 0,3 /um Dicke aufgedampft.
  • Da das Aufbringen von Molybdän auf Aluminium wegen der hohen Scnmelztemperatur des Molybdäns, wodurch sich Veränderungen der Aluminiumoberfläche ergeben können, schwierig ist, wird vorzugsweise auf die Aluminiumschicht 3 zunächst nur eine dünne Molybdänschicht 4a von etwa 0,01 /um Dicke, darauf dann eine weitere Molybdänschicht 4b von etwa 0,04 /um Dicke und schließlich eine oder mehrere Molybdänschichten 4c aufgedampft, deren Dicke so gewählt ist, daß sich eine Gesamtdicke der Molybdänschicht 4 von etwa 0,3 /um ergibt.
  • Anschließend wird auf die Oberfläche der Molybdänschicht ein der Geometrie der zu erzeugenden Metallbahn entsprechende Photolackmaske 5 aufgebracht.
  • Diese Schichtenfolge mit der Photolackmaske wird dann in eine Ätzlösung eingebracht, die sich zusammensetzt aus 150 Teilen H20 1200 Teilen H3P04 (85 %) 75 Teilen HN03 (65 %) 100 Teilen CH3COOH (98 %) und 4 Teilen Netzmittel.
  • Diese Ätzlösung hat für Molybdän eine etwa 3fach größere Ätzgeschwindigkeit als für Aluminium.
  • Nach einer Ätzzeit von ungefähr 8 Minuten ergibt sich dann die in Fig0 2 dargestellte Konfiguration, deh. wegen der höheren Ätzgeschwindigkeit der Ätzlösung für Molybdän ist eine Unterätzung der Photolackmaske 5 aufgetreten und der verbleibende Teil 30 der Aluminiumschicht 52 d.h. die Leiterbahn hat schräge Kantenp die etwa unter einem Winkel von 200 zur Horizontalen verlaufen0 Anschließend wird in einer Ätzlösung9 die aus 96 zeiger HN03 besteht, gleichzeitig die Photolackmaske 5 als auch der verbliebene Teil 40 der Molybdänschicht 4 entfernt.
  • Anschließend haben der Halbleiterkörper und die auf ihm befindlichen Schichten die in Fig0 3 dargestellte Form, d.h. die über der Oxidschicht 2 auf dem Halbleiterkörper 1 verlaufende, aus Aluminium bestehende Metallbahn 30 hat schräge Kanten, so daß ansci:ließend auf dieser Oberfläche weitere Isolierschichten und Leiterbahnen aufgebracht werden können, ohne daß die Gefahr besteht, daß an den Kanten der Leiterbahn Diskontinuitätenp deh Risse oder Unterbrechungen in den darüber befindlichen Isolierschichten und Leiterbahnen auftreten können0 L e e r s e i t e

Claims (5)

  1. PATENTANSPRÜCHE: U Verfahren zum Herstellen von Pestkörperbauelementen mit auf der Oberfläche des Festkörpers verlaufenden Metallbahnen mit schrägen Kanten, bei dem die Oberfläche des Festkörpers zunächst mit einer Aluminiumschicht bedeckt wird, dann auf die Aluminiutaschicht eine weitere Schicht aus einem Material mit einer höheren Ätzrate als Aluminium aufgebracht wird9 beide Schichten mit einer Photolackmaske bedeckt werden und an den nicht bedeckten Oberflächenteilen durch Ätzen entfernt werden, dadurch gekennzeichnet, daß eine weitere Schicht aus Molybdän verwendet wird.
  2. 2 Verfahren nach Anspruch 1, dadurch gskennzeichnet, daß die weitere Schicht in einer Dicke aufgebracht wird, die etwa ein Drittel der Dicke der Aluminiumschicht beträgt.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die weitere Schicht nacheinander in mehreren Teilschichten steigender Dicke aufgebracht wird.
  4. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß nach dem Ätzen die weitere Schicht zusammen mit der Photolackmaske entfernt wird.
  5. 5. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine Ätzlösung der Zusammensetzung 150 Teile H20 1200 Teile H3P04 (85 %) 75 Teile HN03 (65 %) 100 Teile CH3COOH (98 o#) 4 Teile Netzmittel verwendet wird.
DE19782854404 1978-12-16 1978-12-16 Verfahren zum herstellen von festkoerperbauelementen Withdrawn DE2854404A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19782854404 DE2854404A1 (de) 1978-12-16 1978-12-16 Verfahren zum herstellen von festkoerperbauelementen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782854404 DE2854404A1 (de) 1978-12-16 1978-12-16 Verfahren zum herstellen von festkoerperbauelementen

Publications (1)

Publication Number Publication Date
DE2854404A1 true DE2854404A1 (de) 1980-06-26

Family

ID=6057388

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782854404 Withdrawn DE2854404A1 (de) 1978-12-16 1978-12-16 Verfahren zum herstellen von festkoerperbauelementen

Country Status (1)

Country Link
DE (1) DE2854404A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670062A (en) * 1996-06-07 1997-09-23 Lucent Technologies Inc. Method for producing tapered lines

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670062A (en) * 1996-06-07 1997-09-23 Lucent Technologies Inc. Method for producing tapered lines

Similar Documents

Publication Publication Date Title
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2439300C2 (de) "Verfahren zum Abätzen eines vorbestimmten Teils einer Siliziumoxidschicht"
DE2401333A1 (de) Verfahren zur herstellung von isolierfilmen auf verbindungsschichten
DE3037876C2 (de)
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE2734982A1 (de) Verfahren zum herstellen von silicium enthaltenden leiterzuegen
DE3803511C2 (de)
DE2227344C3 (de)
DE2313106A1 (de) Verfahren zum herstellen eines elektrischen verbindungssystems
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE2351943A1 (de) Verfahren zur herstellung integrierter schaltungen
DE2227344B2 (de) Verfahren zum aetzen von oeffnungen in eine schicht aus organischem material
DE2931825A1 (de) Magnetblasen-speichervorrichtung
EP0177845A1 (de) Integrierter Schaltkreis mit Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
DE2539193C3 (de) Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen
DE2020531C2 (de) Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
DE2854404A1 (de) Verfahren zum herstellen von festkoerperbauelementen
DE2451486A1 (de) Verfahren zum herstellen kleinster oeffnungen in integrierten schaltungen
DE3424329A1 (de) Verfahren zum herstellen von masshaltigen titanstrukturen
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE2458079A1 (de) Verfahren zur herstellung eines magnetkopfes
DE1803025A1 (de) Elektrisches Bauelement und Verfahren zu seiner Herstellung
DE2307754A1 (de) Verfahren zur herstellung mehrschichtiger verbindungen
DE2634095C2 (de) Verfahren zur Abflachung und Einebnung von Stufen auf der Oberfläche einer integrierte Schaltungen aufweisenden Halbleiterscheibe
DE2006703A1 (de) Isolationsschicht auf einem Halbleiter grundkorper

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee