JPH1081981A - テーパ状側壁を持つフィルム構造の作製方法とフィルムマトリクスアレイ - Google Patents
テーパ状側壁を持つフィルム構造の作製方法とフィルムマトリクスアレイInfo
- Publication number
- JPH1081981A JPH1081981A JP9146787A JP14678797A JPH1081981A JP H1081981 A JPH1081981 A JP H1081981A JP 9146787 A JP9146787 A JP 9146787A JP 14678797 A JP14678797 A JP 14678797A JP H1081981 A JPH1081981 A JP H1081981A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- etching
- etchant
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000011159 matrix material Substances 0.000 title claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- 239000010408 film Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 24
- 239000010409 thin film Substances 0.000 claims abstract description 4
- 230000003993 interaction Effects 0.000 claims abstract 4
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 claims description 9
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 6
- HKVFISRIUUGTIB-UHFFFAOYSA-O azanium;cerium;nitrate Chemical group [NH4+].[Ce].[O-][N+]([O-])=O HKVFISRIUUGTIB-UHFFFAOYSA-O 0.000 abstract description 3
- 230000008569 process Effects 0.000 abstract description 3
- 239000011651 chromium Substances 0.000 description 51
- 239000000243 solution Substances 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000011550 stock solution Substances 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical group OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005499 meniscus Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000007761 roller coating Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Inorganic Chemistry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- ing And Chemical Polishing (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 所定の角度のテーパ状側壁を形成可能な、大
量生産での制御性および生産効率に優れた方法を提供す
る。 【解決手段】 基板３１上に金属からなる第１層３２を
形成し、第１層の上に異なる材料からなる第２層３４を
形成し、第２層の上にレジスト層３８をコーティングし
てパターンを形成し、第１層と第２層をエッチング液で
エッチングする。第２層の材料としては、この第２層の
水平方向のエッチング速度を増大させるように第１層と
相互作用する材料を選択し、それにより、テーパ状側壁
を持つ金属フィルム構造を作製する。好ましくは、第１
層はＣｒ層、第２層はＭｏ層であり、エッチング液は、
硝酸アンモニウムセリウムである。この方法の好ましい
適用は、マトリクス液晶ディスプレイにおいて使用され
る薄いフィルムトランジスタアレイ用の薄いフィルムア
レイを作製することである。
量生産での制御性および生産効率に優れた方法を提供す
る。 【解決手段】 基板３１上に金属からなる第１層３２を
形成し、第１層の上に異なる材料からなる第２層３４を
形成し、第２層の上にレジスト層３８をコーティングし
てパターンを形成し、第１層と第２層をエッチング液で
エッチングする。第２層の材料としては、この第２層の
水平方向のエッチング速度を増大させるように第１層と
相互作用する材料を選択し、それにより、テーパ状側壁
を持つ金属フィルム構造を作製する。好ましくは、第１
層はＣｒ層、第２層はＭｏ層であり、エッチング液は、
硝酸アンモニウムセリウムである。この方法の好ましい
適用は、マトリクス液晶ディスプレイにおいて使用され
る薄いフィルムトランジスタアレイ用の薄いフィルムア
レイを作製することである。
Description
【０００１】
【発明の属する技術分野】本発明は、薄い金属フィルム
のウェットエッチングに係り、特に、所定の角度のテー
パ状エッジを持つ金属フィルム構造を作製する方法に関
する。
のウェットエッチングに係り、特に、所定の角度のテー
パ状エッジを持つ金属フィルム構造を作製する方法に関
する。
【０００２】
【従来の技術】本発明は、活性マトリクス液晶ディスプ
レイ（ＡＭＬＣＤ）用の薄いフィルムトランジスタアレ
イ（ＴＦＴアレイ）の作製に関連してなされたものであ
る。代表的なＡＭＬＣＤは、ＴＦＴアレイを含む基板と
共通の電極を含む基板との間に配置された液晶媒体を含
む。ＴＦＴアレイは、ＡＭＬＣＤの制御要素を提供す
る。代表的なＴＦＴアレイは、ＴＦＴ素子、蓄電コンデ
ンサ、ピクセル電極のマトリクス、およびドライバエレ
クトロニクスによる相互接続用の周辺回路を含む。トラ
ンジスタは、各ピクセル電極の電圧を制御し、各ピクセ
ル電極は液晶ピクセルの光学状態を制御する。
レイ（ＡＭＬＣＤ）用の薄いフィルムトランジスタアレ
イ（ＴＦＴアレイ）の作製に関連してなされたものであ
る。代表的なＡＭＬＣＤは、ＴＦＴアレイを含む基板と
共通の電極を含む基板との間に配置された液晶媒体を含
む。ＴＦＴアレイは、ＡＭＬＣＤの制御要素を提供す
る。代表的なＴＦＴアレイは、ＴＦＴ素子、蓄電コンデ
ンサ、ピクセル電極のマトリクス、およびドライバエレ
クトロニクスによる相互接続用の周辺回路を含む。トラ
ンジスタは、各ピクセル電極の電圧を制御し、各ピクセ
ル電極は液晶ピクセルの光学状態を制御する。
【０００３】一般的に、ＴＦＴアレイは、基板上に第１
の金属フィルムを配置することによって作製されてい
る。金属フィルムは一般的にはクロムであるが、この金
属フィルムは次に、導電ゲートライン、データライン、
電極、および周辺回路リードのような金属フィルム構造
の導電マトリクスを形成するためにウェットエッチング
される。エッチングの後に、シリコン窒化物／アモルフ
ァスシリコン／シリコン窒化物スタック等の絶縁フィル
ムと半導体フィルムのスタックを、導電マトリクス上に
配置する。続いて、コンデンサ電極、クロスオーバー、
およびリードを形成するために、第２の金属フィルムが
供給され、パターン化される。
の金属フィルムを配置することによって作製されてい
る。金属フィルムは一般的にはクロムであるが、この金
属フィルムは次に、導電ゲートライン、データライン、
電極、および周辺回路リードのような金属フィルム構造
の導電マトリクスを形成するためにウェットエッチング
される。エッチングの後に、シリコン窒化物／アモルフ
ァスシリコン／シリコン窒化物スタック等の絶縁フィル
ムと半導体フィルムのスタックを、導電マトリクス上に
配置する。続いて、コンデンサ電極、クロスオーバー、
およびリードを形成するために、第２の金属フィルムが
供給され、パターン化される。
【０００４】このような従来プロセスの第１の問題点
は、クロムフィルムの通常のウェットエッチングが、急
勾配のほぼ垂直な側壁を形成する点である。絶縁フィル
ムあるいは半導体フィルムが続いて形成された場合に、
これらの急勾配の側壁は、その形成されたフィルム中
に、断続領域あるいは弱点領域を生成する。このような
欠陥フィルムは、特に、トランジスタ、蓄電コンデン
サ、およびクロスオーバーにおいて、短絡、高い漏れ電
流、および低い破壊電圧の原因となる可能性がある。急
勾配の側壁はまた、第２の金属フィルムの形成に不都合
な影響を与え、それによって、第２の金属フィルム中
の、特に、クロスオーバーにおいて、開放回路欠陥を増
大させる可能性がある。鋭角の側壁のエッジはまた、静
電放出ダメージ（ＥＳＤ）を悪化させる可能性がある。
は、クロムフィルムの通常のウェットエッチングが、急
勾配のほぼ垂直な側壁を形成する点である。絶縁フィル
ムあるいは半導体フィルムが続いて形成された場合に、
これらの急勾配の側壁は、その形成されたフィルム中
に、断続領域あるいは弱点領域を生成する。このような
欠陥フィルムは、特に、トランジスタ、蓄電コンデン
サ、およびクロスオーバーにおいて、短絡、高い漏れ電
流、および低い破壊電圧の原因となる可能性がある。急
勾配の側壁はまた、第２の金属フィルムの形成に不都合
な影響を与え、それによって、第２の金属フィルム中
の、特に、クロスオーバーにおいて、開放回路欠陥を増
大させる可能性がある。鋭角の側壁のエッジはまた、静
電放出ダメージ（ＥＳＤ）を悪化させる可能性がある。
【０００５】このような急勾配の側壁を除去するための
従来の努力は、十分な成果を挙げていない。米国特許第
５，００７，９８４号公報においては、テーパ状側壁を
形成する２つの方法が記載されている。第１の方法にお
いては、硝酸アンモニウムセリウム（ＣＡＮ）エッチン
グ液に硝酸を加えることによってテーパ状側壁が得られ
る。その結果得られるテーパ角度は、エッチング液の温
度と硝酸の濃度によって左右される。しかしながら、４
０度未満のテーパ角度を得ることは難しい。また、この
工程を、大量生産において制御することは本質的に困難
である。
従来の努力は、十分な成果を挙げていない。米国特許第
５，００７，９８４号公報においては、テーパ状側壁を
形成する２つの方法が記載されている。第１の方法にお
いては、硝酸アンモニウムセリウム（ＣＡＮ）エッチン
グ液に硝酸を加えることによってテーパ状側壁が得られ
る。その結果得られるテーパ角度は、エッチング液の温
度と硝酸の濃度によって左右される。しかしながら、４
０度未満のテーパ角度を得ることは難しい。また、この
工程を、大量生産において制御することは本質的に困難
である。
【０００６】第２の方法においては、アルミニウムのよ
うな第２の金属フィルムをクロム上に配置し、その上に
レジストパターンを形成する。その後、３種類のエッチ
ング液を使用してテーパラインを形成する。第１のエッ
チング液は、リン酸ベースのエッチング液であり、アル
ミニウムフィルムとクロムフィルムの両方をエッチング
する。アルミニウムのエッチング速度は、クロムのエッ
チング速度よりも速いので、側壁はテーパ状になる。第
２のエッチング液は、クロム残留物を除去する。レジス
トを除去した後、第３のエッチング液は、アルミニウム
フィルムを除去する。しかしながら、テーパ角度を制御
することは困難である。また、３つの独立したエッチン
グステップが必要であるため、この第２の方法は、時間
とコストの両方を消費する。
うな第２の金属フィルムをクロム上に配置し、その上に
レジストパターンを形成する。その後、３種類のエッチ
ング液を使用してテーパラインを形成する。第１のエッ
チング液は、リン酸ベースのエッチング液であり、アル
ミニウムフィルムとクロムフィルムの両方をエッチング
する。アルミニウムのエッチング速度は、クロムのエッ
チング速度よりも速いので、側壁はテーパ状になる。第
２のエッチング液は、クロム残留物を除去する。レジス
トを除去した後、第３のエッチング液は、アルミニウム
フィルムを除去する。しかしながら、テーパ角度を制御
することは困難である。また、３つの独立したエッチン
グステップが必要であるため、この第２の方法は、時間
とコストの両方を消費する。
【０００７】
【発明が解決しようとする課題】したがって、本発明の
目的は、所定の角度のテーパ状側壁を形成可能な、大量
生産での制御性および生産効率に優れた方法を提供する
ことであり、特に、ＴＦＴアレイの導電マトリクス（ゲ
ートラインおよびデータライン）を作製するのに有用な
方法を提供することである。
目的は、所定の角度のテーパ状側壁を形成可能な、大量
生産での制御性および生産効率に優れた方法を提供する
ことであり、特に、ＴＦＴアレイの導電マトリクス（ゲ
ートラインおよびデータライン）を作製するのに有用な
方法を提供することである。
【０００８】
【課題を解決するための手段】本発明の方法において
は、基板上に、異なる材料からなる少なくとも２つの層
が形成される。好ましくは、この２つの層は、下層がな
い場合に比べて下層が存在する場合における上層の水平
方向のエッチング速度が増大するようにして、相互作用
する。上層の水平方向のエッチング速度は、基板上に配
置されたこの層の垂直方向のエッチング速度よりも速
い。
は、基板上に、異なる材料からなる少なくとも２つの層
が形成される。好ましくは、この２つの層は、下層がな
い場合に比べて下層が存在する場合における上層の水平
方向のエッチング速度が増大するようにして、相互作用
する。上層の水平方向のエッチング速度は、基板上に配
置されたこの層の垂直方向のエッチング速度よりも速
い。
【０００９】本発明による一つの実施の形態において
は、基板上の第１のクロム（Ｃｒ）層の上に、薄いモリ
ブデン（Ｍｏ）層が形成される。Ｍｏ層の上に、レジス
トパターン層が形成される。結果的に得られる構造は、
エッチング溶液中でエッチングされてレジストパターン
層の下の層がパターン化される。この実施の形態の変形
例においては、構造に対するレジストの付着性を高める
ために、Ｍｏ層の上に、好ましくは、薄い第２のＣｒ層
または薄い亜鉛（Ｚｎ）層が形成される。
は、基板上の第１のクロム（Ｃｒ）層の上に、薄いモリ
ブデン（Ｍｏ）層が形成される。Ｍｏ層の上に、レジス
トパターン層が形成される。結果的に得られる構造は、
エッチング溶液中でエッチングされてレジストパターン
層の下の層がパターン化される。この実施の形態の変形
例においては、構造に対するレジストの付着性を高める
ために、Ｍｏ層の上に、好ましくは、薄い第２のＣｒ層
または薄い亜鉛（Ｚｎ）層が形成される。
【００１０】本発明による別の実施の形態においては、
基板上に配置された第１の亜鉛（Ｚｎ）層の上に、コバ
ルト（Ｃｏ）層またはニッケル（Ｎｉ）層が形成され
る。Ｃｏ層またはＮｉ層の水平方向のエッチング速度
は、亜鉛エッチング液中において、亜鉛層の存在によっ
て増大する。Ｃｏ層またはＮｉ層の上に第２のＺｎ層を
形成することも有利である。
基板上に配置された第１の亜鉛（Ｚｎ）層の上に、コバ
ルト（Ｃｏ）層またはニッケル（Ｎｉ）層が形成され
る。Ｃｏ層またはＮｉ層の水平方向のエッチング速度
は、亜鉛エッチング液中において、亜鉛層の存在によっ
て増大する。Ｃｏ層またはＮｉ層の上に第２のＺｎ層を
形成することも有利である。
【００１１】レジスト材料層の下方の複数の金属層をパ
ターン化するために共通のエッチング液が使用される。
一つの実施の形態においては、Ｃｒ層とＭｏ層をパター
ン化するために、硝酸アンモニウムセリウム（ＣＡＮ）
等のＣｒエッチング液が使用される。Ｃｒ層上の１００
オングストローム以上の厚さを持つＭｏ層の水平方向の
エッチング速度は、そのＣｒ層がない場合の同じエッチ
ング液中におけるＭｏ層のエッチング速度の１００倍以
上である。Ｍｏ層の水平方向のエッチング速度は、Ｍｏ
層の下のＣｒ層がエッチング液に露出する割合を制御す
る。これにより、金属層上に緩やかに傾斜した側壁を形
成することができ、続いて形成されるフィルムによる側
壁の被覆性を改善することができる。その結果、ＴＦＴ
およびＡＭＬＣＤの欠陥を削減することができる。
ターン化するために共通のエッチング液が使用される。
一つの実施の形態においては、Ｃｒ層とＭｏ層をパター
ン化するために、硝酸アンモニウムセリウム（ＣＡＮ）
等のＣｒエッチング液が使用される。Ｃｒ層上の１００
オングストローム以上の厚さを持つＭｏ層の水平方向の
エッチング速度は、そのＣｒ層がない場合の同じエッチ
ング液中におけるＭｏ層のエッチング速度の１００倍以
上である。Ｍｏ層の水平方向のエッチング速度は、Ｍｏ
層の下のＣｒ層がエッチング液に露出する割合を制御す
る。これにより、金属層上に緩やかに傾斜した側壁を形
成することができ、続いて形成されるフィルムによる側
壁の被覆性を改善することができる。その結果、ＴＦＴ
およびＡＭＬＣＤの欠陥を削減することができる。
【００１２】
【発明の実施の形態】図１は、本発明に従って基板上に
テーパ状側壁を形成するための手順１０を示している。
図２の（Ａ）〜（Ｄ）は、図１に示す各ステップに対応
する構造を模式的に示す部分断面図である。図１のブロ
ック１２と図２の（Ａ）に示す第１のステップは、基板
３１に複数層を形成するものである。基板３１上に形成
される少なくとも一つの層は金属層であり、少なくとも
一つの層は、前記金属とは異なる第２の材料から構成さ
れる。前記金属層の構成金属用のエッチング液中におけ
る第２の材料の水平方向のエッチング速度は、その金属
の存在によって左右される。
テーパ状側壁を形成するための手順１０を示している。
図２の（Ａ）〜（Ｄ）は、図１に示す各ステップに対応
する構造を模式的に示す部分断面図である。図１のブロ
ック１２と図２の（Ａ）に示す第１のステップは、基板
３１に複数層を形成するものである。基板３１上に形成
される少なくとも一つの層は金属層であり、少なくとも
一つの層は、前記金属とは異なる第２の材料から構成さ
れる。前記金属層の構成金属用のエッチング液中におけ
る第２の材料の水平方向のエッチング速度は、その金属
の存在によって左右される。
【００１３】好ましくは、その金属と第２の材料は、共
通のエッチング液中で電気化学的に相互作用して、第２
の材料の水平方向のエッチング速度を、その金属がない
場合におけるエッチング速度の少なくとも１００倍に増
大させる。（この数値は、第２の材料層を同じ厚さと
し、同じエッチング液を使用することを想定したもので
ある。好ましくは、その金属層と第２の材料層の上に、
第３層が形成される。この第３層は、その上に形成する
レジスト層の付着性を改善して、エッチング液がレジス
ト層と金属層との界面を介してその中間層に作用するこ
とを防止する。基板には、ガラス、溶融シリカ、プラス
チック、あるいは単結晶シリコン等の半導体を使用する
ことができる。
通のエッチング液中で電気化学的に相互作用して、第２
の材料の水平方向のエッチング速度を、その金属がない
場合におけるエッチング速度の少なくとも１００倍に増
大させる。（この数値は、第２の材料層を同じ厚さと
し、同じエッチング液を使用することを想定したもので
ある。好ましくは、その金属層と第２の材料層の上に、
第３層が形成される。この第３層は、その上に形成する
レジスト層の付着性を改善して、エッチング液がレジス
ト層と金属層との界面を介してその中間層に作用するこ
とを防止する。基板には、ガラス、溶融シリカ、プラス
チック、あるいは単結晶シリコン等の半導体を使用する
ことができる。
【００１４】一つの実施の形態においては、２つのＣｒ
層の間に一つのＭｏ層が挟まれる。この構造は、例え
ば、基板３１上に第１層３２としてＣｒ層をスパッタリ
ング形成することによって形成される。次に、このＣｒ
層３２の上に第２層３４としてＭｏ層がスパッタリング
形成される。さらに、このＭｏ層３４の上に第３層３６
としてＣｒ層がスパッタリング形成される。一つの変形
例において、第２層３４はＣｏ層またはＮｉ層であり、
第１層３２と第３層３６はＣｒ層である。さらに別の変
形例において、第１層３２と第３層３６はＺｎ層であ
り、第２層３４はＭｏ層、Ｃｏ層、Ｎｉ層のいずれか一
つである。
層の間に一つのＭｏ層が挟まれる。この構造は、例え
ば、基板３１上に第１層３２としてＣｒ層をスパッタリ
ング形成することによって形成される。次に、このＣｒ
層３２の上に第２層３４としてＭｏ層がスパッタリング
形成される。さらに、このＭｏ層３４の上に第３層３６
としてＣｒ層がスパッタリング形成される。一つの変形
例において、第２層３４はＣｏ層またはＮｉ層であり、
第１層３２と第３層３６はＣｒ層である。さらに別の変
形例において、第１層３２と第３層３６はＺｎ層であ
り、第２層３４はＭｏ層、Ｃｏ層、Ｎｉ層のいずれか一
つである。
【００１５】「ｌｅｙｂｏｌｄ ＺＶ６０００」（ドイ
ツ）の等の市販のスパッタリングマシンを使用して複数
層をスパッタリング形成し、真空ポンプ引きでその構造
を形成することができる。蒸発、化学的蒸着、あるいは
電気メッキ等の他の通常の方法が、金属層の形成に有用
であることは容易に考えられる。
ツ）の等の市販のスパッタリングマシンを使用して複数
層をスパッタリング形成し、真空ポンプ引きでその構造
を形成することができる。蒸発、化学的蒸着、あるいは
電気メッキ等の他の通常の方法が、金属層の形成に有用
であることは容易に考えられる。
【００１６】なお、便宜上の理由から、以下には、第１
層３２がＣｒ層、第２層３４がＭｏ層、第３層３６がＣ
ｒ層である場合について説明する。
層３２がＣｒ層、第２層３４がＭｏ層、第３層３６がＣ
ｒ層である場合について説明する。
【００１７】図１のブロック１８と図２の（Ｂ）に示す
第２のステップにおいて、基板３０は、一般的に、基板
上へのフォトレジスト層の回転蒸着を含む通常の方法を
用いて、レジスト層３８によってコーティングされる。
次に、レジスト層３８は、露光され、現像されて、エッ
チングマスクとして使用されるパターンを形成する。レ
ジストパターンを形成するためには、Ｓｈｉｐｌｅｙ社
（米国、マサチューセッツ州、モールバラ）によって製
造されている「Ｓ１８０８」等の市販のフォトレジス
ト、「Ｃｏｎｖａｃ ＬＣＤ−６００ Ｓｐｉｎ Ｃｌ
ｅａｎｅｒ／Ｃｏａｔｅｒ」（ドイツ）、「ＭＲＳ ５
０００ Ｐａｎｅｌｐｒｉｎｔｅｒ」（米国、マサチュ
ーセッツ州、チェルムズフォード）、および「Ｃｏｎｖ
ａｃ ＬＣＤ−６００ Ｓｐｉｎ Ｄｅｖｅｌｏｐｅ
ｒ」（ドイツ）等の市販の集積フォトリソグラフィック
ラインを使用することができる。
第２のステップにおいて、基板３０は、一般的に、基板
上へのフォトレジスト層の回転蒸着を含む通常の方法を
用いて、レジスト層３８によってコーティングされる。
次に、レジスト層３８は、露光され、現像されて、エッ
チングマスクとして使用されるパターンを形成する。レ
ジストパターンを形成するためには、Ｓｈｉｐｌｅｙ社
（米国、マサチューセッツ州、モールバラ）によって製
造されている「Ｓ１８０８」等の市販のフォトレジス
ト、「Ｃｏｎｖａｃ ＬＣＤ−６００ Ｓｐｉｎ Ｃｌ
ｅａｎｅｒ／Ｃｏａｔｅｒ」（ドイツ）、「ＭＲＳ ５
０００ Ｐａｎｅｌｐｒｉｎｔｅｒ」（米国、マサチュ
ーセッツ州、チェルムズフォード）、および「Ｃｏｎｖ
ａｃ ＬＣＤ−６００ Ｓｐｉｎ Ｄｅｖｅｌｏｐｅ
ｒ」（ドイツ）等の市販の集積フォトリソグラフィック
ラインを使用することができる。
【００１８】レジストパターンの形成はまた、ローラコ
ーティングやメニスカスコーティング、接触あるいは非
接触の露光等の通常のフォトリソグラフィック方法を使
用して実施することができる。レジストは、現像されて
通常の方法で焼結される。Ｓｈｉｐｌｅｙ社の「ＭＦ−
３１９」等のＴＭＡＨベースの現像液を使用することが
できる。
ーティングやメニスカスコーティング、接触あるいは非
接触の露光等の通常のフォトリソグラフィック方法を使
用して実施することができる。レジストは、現像されて
通常の方法で焼結される。Ｓｈｉｐｌｅｙ社の「ＭＦ−
３１９」等のＴＭＡＨベースの現像液を使用することが
できる。
【００１９】以上のステップによって基板上に形成され
た積層構造は、図１のブロック２０と図２の（Ｃ）に示
す第３のステップにおいて、エッチング液中でエッチン
グされ、レジスト層３８によってマスクされていない領
域がエッチング除去され、基板上にレジストパターンに
対応するパターンが形成される。エッチング液として
は、「Ｈａｍａｔｅｃｈ Ｓｐｉｎ Ｅｔｃｈｅｒ」
（ドイツ）等の市販のエッチング液を使用することがで
きる。また、通常のスプレーエッチング液や浸漬エッチ
ング液を使用することができる。エッチング液として、
Ｆｏｔｏ Ｃｈｅｍｉｃａｌ Ｓｙｓｔｅｍ社（米国、
ニュージャージー州、ウェイン）によって製造されてい
る硝酸アンモニウムセリウム（ＣＡＮ）ベースのエッチ
ング液を使用することができる。
た積層構造は、図１のブロック２０と図２の（Ｃ）に示
す第３のステップにおいて、エッチング液中でエッチン
グされ、レジスト層３８によってマスクされていない領
域がエッチング除去され、基板上にレジストパターンに
対応するパターンが形成される。エッチング液として
は、「Ｈａｍａｔｅｃｈ Ｓｐｉｎ Ｅｔｃｈｅｒ」
（ドイツ）等の市販のエッチング液を使用することがで
きる。また、通常のスプレーエッチング液や浸漬エッチ
ング液を使用することができる。エッチング液として、
Ｆｏｔｏ Ｃｈｅｍｉｃａｌ Ｓｙｓｔｅｍ社（米国、
ニュージャージー州、ウェイン）によって製造されてい
る硝酸アンモニウムセリウム（ＣＡＮ）ベースのエッチ
ング液を使用することができる。
【００２０】このエッチングは、常温で実施することが
できる。パターン化されたラインのエッチングを開始し
た時点で、Ｍｏ層３４の水平方向のエッチング速度は、
Ｃｒ層３２の垂直方向のエッチング速度よりも速い。そ
の後、Ｍｏ層３４の水平方向のエッチングが進むにつれ
てＣｒ層３２の表面が露出し、エッチングが完了した時
点でテーパ状側壁が形成される。
できる。パターン化されたラインのエッチングを開始し
た時点で、Ｍｏ層３４の水平方向のエッチング速度は、
Ｃｒ層３２の垂直方向のエッチング速度よりも速い。そ
の後、Ｍｏ層３４の水平方向のエッチングが進むにつれ
てＣｒ層３２の表面が露出し、エッチングが完了した時
点でテーパ状側壁が形成される。
【００２１】図１のブロック２１と図２の（Ｄ）に示す
第４のステップにおいて、レジスト層３８が除去され
る。Ｊ．Ｔ．Ｂａｋｅｒ社（米国、ニュージャージー
州、フィリップスバーグ）によって製造されている「Ｐ
ＲＳ−１０００」等の通常のレジスト除去剤を使用する
ことができる。
第４のステップにおいて、レジスト層３８が除去され
る。Ｊ．Ｔ．Ｂａｋｅｒ社（米国、ニュージャージー
州、フィリップスバーグ）によって製造されている「Ｐ
ＲＳ−１０００」等の通常のレジスト除去剤を使用する
ことができる。
【００２２】基板３１としては、約０．７ｍｍ〜１．１
ｍｍの厚さを持つ「Ｃｏｒｎｉｎｇ７０５９」ガラスを
使用することができる。Ｃｒ層３２は、ＴＦＴアレイ中
の通常の金属フィルムとして使用される場合には、一般
的に、約２０００オングストロームのオーダーの厚さを
持つ。Ｍｏ層３４は、Ｃｒ層３２の厚さの約１００分の
１〜３００分の１のオーダーで、十分に薄くされる。
ｍｍの厚さを持つ「Ｃｏｒｎｉｎｇ７０５９」ガラスを
使用することができる。Ｃｒ層３２は、ＴＦＴアレイ中
の通常の金属フィルムとして使用される場合には、一般
的に、約２０００オングストロームのオーダーの厚さを
持つ。Ｍｏ層３４は、Ｃｒ層３２の厚さの約１００分の
１〜３００分の１のオーダーで、十分に薄くされる。
【００２３】具体的に、Ｍｏ層３４が、１００オングス
トローム以上の厚さを持つＭｏ層であり、このＭｏ層を
ＣＡＮエッチング液の原液中で常温でエッチングする場
合には、Ｍｏ層の水平方向のエッチング速度は、Ｃｒの
存在によって極めて速くなる。特に、Ｃｒの存在する場
合におけるＭｏ層の水平方向のエッチング速度は、Ｃｒ
がない場合の同じエッチング液中におけるＭｏ層の水平
方向のエッチング速度の１００倍を越えるオーダーであ
る。純粋なＭｏのエッチング速度はＣｒのエッチング速
度の２．５倍である。このように、Ｃｒが存在する場合
にＭｏ層の水平方向のエッチング速度が極端に速くなる
ことにより、電気化学的作用を促進することができる。
トローム以上の厚さを持つＭｏ層であり、このＭｏ層を
ＣＡＮエッチング液の原液中で常温でエッチングする場
合には、Ｍｏ層の水平方向のエッチング速度は、Ｃｒの
存在によって極めて速くなる。特に、Ｃｒの存在する場
合におけるＭｏ層の水平方向のエッチング速度は、Ｃｒ
がない場合の同じエッチング液中におけるＭｏ層の水平
方向のエッチング速度の１００倍を越えるオーダーであ
る。純粋なＭｏのエッチング速度はＣｒのエッチング速
度の２．５倍である。このように、Ｃｒが存在する場合
にＭｏ層の水平方向のエッチング速度が極端に速くなる
ことにより、電気化学的作用を促進することができる。
【００２４】所望のテーパ形状を持つＣｒラインを得る
ためには、その上のＭｏ層の厚さを制御する必要があ
る。Ｃｒ／Ｍｏ／Ｃｒから形成された３層構造３０中
の、１００オングストローム以上の厚さを持つＭｏ層３
４を、ＣＡＮエッチング液の原液中でエッチングするこ
とにより、Ｍｏ層３４をアンダーカットして、回路ライ
ンが形成される前に、金属フィルムからフォトレジスト
を分離することができる。
ためには、その上のＭｏ層の厚さを制御する必要があ
る。Ｃｒ／Ｍｏ／Ｃｒから形成された３層構造３０中
の、１００オングストローム以上の厚さを持つＭｏ層３
４を、ＣＡＮエッチング液の原液中でエッチングするこ
とにより、Ｍｏ層３４をアンダーカットして、回路ライ
ンが形成される前に、金属フィルムからフォトレジスト
を分離することができる。
【００２５】３層構造３０を利用してテーパ状ラインを
形成するために、Ｍｏ層３４の水平方向のエッチング速
度は適切な速度に制御される。Ｃｒ／Ｍｏ／Ｃｒの３層
構造３０中におけるＭｏ層の水平方向のエッチング速度
は、このＭｏ層の厚さが１００オングストローム以上の
場合よりも、Ｍｏ層の厚さが１００オングストローム未
満の場合に実質的に低くなることが確認されている。具
体的に、Ｍｏ層の厚さは、水平方向のエッチング速度と
その結果として得られるテーパ角度を調整するために使
用される。
形成するために、Ｍｏ層３４の水平方向のエッチング速
度は適切な速度に制御される。Ｃｒ／Ｍｏ／Ｃｒの３層
構造３０中におけるＭｏ層の水平方向のエッチング速度
は、このＭｏ層の厚さが１００オングストローム以上の
場合よりも、Ｍｏ層の厚さが１００オングストローム未
満の場合に実質的に低くなることが確認されている。具
体的に、Ｍｏ層の厚さは、水平方向のエッチング速度と
その結果として得られるテーパ角度を調整するために使
用される。
【００２６】Ｍｏ、Ｃｏ、またはＮｉからなる中間層の
水平方向のエッチング速度がエッチング液の選択によっ
て影響を受けることもまた確認されている。例えば、Ｃ
ＡＮエッチング液の１対１イオン除去水溶液中におい
て、Ｃｒ／Ｍｏ／Ｃｒの３層構造のうち、Ｃｒの金属エ
ッチング速度はほとんど同様であるが、中間層であるＭ
ｏ層のエッチング速度はかなり低下する。
水平方向のエッチング速度がエッチング液の選択によっ
て影響を受けることもまた確認されている。例えば、Ｃ
ＡＮエッチング液の１対１イオン除去水溶液中におい
て、Ｃｒ／Ｍｏ／Ｃｒの３層構造のうち、Ｃｒの金属エ
ッチング速度はほとんど同様であるが、中間層であるＭ
ｏ層のエッチング速度はかなり低下する。
【００２７】Ｃｒ層３６は、レジスト層３８に対する３
層構造３０の付着性を向上し、レジスト−金属界面から
中間層であるＭｏ層３４を保護するために設けられる。
例えば、１．２μｍの厚さを持つ「Ｓ１８０８」フォト
レジストは、ＭｏよりもＣｒに対してより高い付着性を
有する。本出願人は、このＣｒ／Ｍｏ／Ｃｒの３層構造
３０中の最上部のＣｒ層３６を省略した場合に、パター
ンが完全にエッチングされる前にレジスト層３８がＭｏ
層３４から浮き上がってしまうことを確認している。
層構造３０の付着性を向上し、レジスト−金属界面から
中間層であるＭｏ層３４を保護するために設けられる。
例えば、１．２μｍの厚さを持つ「Ｓ１８０８」フォト
レジストは、ＭｏよりもＣｒに対してより高い付着性を
有する。本出願人は、このＣｒ／Ｍｏ／Ｃｒの３層構造
３０中の最上部のＣｒ層３６を省略した場合に、パター
ンが完全にエッチングされる前にレジスト層３８がＭｏ
層３４から浮き上がってしまうことを確認している。
【００２８】特に固執するものではないが、レジストが
Ｍｏ層から浮き上がってしまう原因と考えられる一つの
メカニズムは、そのレジスト−金属界面が、原子レベル
で十分に強固でなく、エッチング液が、一つのＭｏドメ
インから下のＣｒ層および別のＭｏドメインに飛び移っ
て、微細レベルで不連続なＭｏフィルムを生じさせると
いうものである。したがって、最上部のＣｒ層がない場
合において、下のＣｒ層と相互作用する薄いＭｏ層は、
３層構造中の、より厚い、微細レベルで連続性を持つＭ
ｏ層と同様に作用する。
Ｍｏ層から浮き上がってしまう原因と考えられる一つの
メカニズムは、そのレジスト−金属界面が、原子レベル
で十分に強固でなく、エッチング液が、一つのＭｏドメ
インから下のＣｒ層および別のＭｏドメインに飛び移っ
て、微細レベルで不連続なＭｏフィルムを生じさせると
いうものである。したがって、最上部のＣｒ層がない場
合において、下のＣｒ層と相互作用する薄いＭｏ層は、
３層構造中の、より厚い、微細レベルで連続性を持つＭ
ｏ層と同様に作用する。
【００２９】Ｃｒ層３６は、できる限り薄くされる必要
がある。好ましくは、このＣｒ層の厚さは、その３層構
造に所望のテーパ角度を与えるために、約５０〜１００
オングストロームの範囲内である。このＣｒ層３６の厚
さを過度に厚くすることは、このＣｒ層３６に不十分な
テーパ角度を与えたり、突出部を発生させる可能性があ
る。このことは、次に行われるフィルム形成に不都合で
ある。
がある。好ましくは、このＣｒ層の厚さは、その３層構
造に所望のテーパ角度を与えるために、約５０〜１００
オングストロームの範囲内である。このＣｒ層３６の厚
さを過度に厚くすることは、このＣｒ層３６に不十分な
テーパ角度を与えたり、突出部を発生させる可能性があ
る。このことは、次に行われるフィルム形成に不都合で
ある。
【００３０】層３２、３４、３６は、これらを所望の厚
さで形成するために、スパッタリング対象を通る移動速
度や出力が可変である「Ｌｅｙｂｏｌｄ ＺＶ６００
０」等の通常のスパッタリングマシンを用いて形成する
ことができる。３層の全ては、真空を破壊することなし
にスパッタリングされる。
さで形成するために、スパッタリング対象を通る移動速
度や出力が可変である「Ｌｅｙｂｏｌｄ ＺＶ６００
０」等の通常のスパッタリングマシンを用いて形成する
ことができる。３層の全ては、真空を破壊することなし
にスパッタリングされる。
【００３１】図３は、本発明の方法により、Ｃｒ／Ｍｏ
／Ｃｒの３層構造３０を用いて形成されたテーパ状ライ
ン５０を示す断面図であり、５２はテーパ状ライン５０
を構成するテーパ状側壁である。テーパ角度Ａ1 は、式
Ａ1 ＝ｔａｎ-1（ｔ／ｄ）から決定される。ここで、ｔ
は、Ｃｒ層３２の厚さであり、ｄは、テーパの距離であ
る。テーパ角度Ａ1 は、Ｍｏ層３４の厚さを制御するこ
とによって制御される。
／Ｃｒの３層構造３０を用いて形成されたテーパ状ライ
ン５０を示す断面図であり、５２はテーパ状ライン５０
を構成するテーパ状側壁である。テーパ角度Ａ1 は、式
Ａ1 ＝ｔａｎ-1（ｔ／ｄ）から決定される。ここで、ｔ
は、Ｃｒ層３２の厚さであり、ｄは、テーパの距離であ
る。テーパ角度Ａ1 は、Ｍｏ層３４の厚さを制御するこ
とによって制御される。
【００３２】Ｍｏ層３４の厚さを増大させることは、テ
ーパ角度Ａ1 を低減させ、結果的に、テーパ状側壁５２
の傾斜を低減させる。例えば、Ｆｏｔｏ Ｃｈｅｍｉｃ
ａｌＳｙｓｔｅｍｓ社製のＣＡＮエッチング液の原液
と、「Ｈａｍａｔｅｃｈ Ｓｐｉｎ Ｅｔｃｈｅｒ」を
使用した場合に、３０オングストローム、５０オングス
トローム、６０オングストローム、７０オングストロー
ムの厚さの各Ｍｏ層によって、２５度、１５度、８度、
５度の各テーパ角度をそれぞれ形成できる。このような
Ｍｏ層の厚さとそれによって得られるテーパ角度との関
係は、図４に示されている。
ーパ角度Ａ1 を低減させ、結果的に、テーパ状側壁５２
の傾斜を低減させる。例えば、Ｆｏｔｏ Ｃｈｅｍｉｃ
ａｌＳｙｓｔｅｍｓ社製のＣＡＮエッチング液の原液
と、「Ｈａｍａｔｅｃｈ Ｓｐｉｎ Ｅｔｃｈｅｒ」を
使用した場合に、３０オングストローム、５０オングス
トローム、６０オングストローム、７０オングストロー
ムの厚さの各Ｍｏ層によって、２５度、１５度、８度、
５度の各テーパ角度をそれぞれ形成できる。このような
Ｍｏ層の厚さとそれによって得られるテーパ角度との関
係は、図４に示されている。
【００３３】図５は、図３の構造を使用してディスプレ
イの信頼性を向上する方法を示すために、ＡＭＬＣＤデ
ィスプレイの一部を模式的に示す図である。液晶媒体
（図示せず）が、透明な共通電極６０とピクセル電極６
２のアレイの間に配置されており、ピクセル電極６２の
各々は、基板６３上に配置されたＴＦＴトランジスタ６
１に接続されている。トランジスタゲート電極６７の列
は、導電性のゲートライン６４によって相互接続されて
いる。トランジスタゲート電極６７と相互接続用のゲー
トライン６４は、その両方がテーパ状側壁を持つように
して、同じステップで形成することができる。
イの信頼性を向上する方法を示すために、ＡＭＬＣＤデ
ィスプレイの一部を模式的に示す図である。液晶媒体
（図示せず）が、透明な共通電極６０とピクセル電極６
２のアレイの間に配置されており、ピクセル電極６２の
各々は、基板６３上に配置されたＴＦＴトランジスタ６
１に接続されている。トランジスタゲート電極６７の列
は、導電性のゲートライン６４によって相互接続されて
いる。トランジスタゲート電極６７と相互接続用のゲー
トライン６４は、その両方がテーパ状側壁を持つように
して、同じステップで形成することができる。
【００３４】データライン６６は、トランジスタドレイ
ン６８のコラムに接続されており、トランジスタドレイ
ン６８は、蓄電コンデンサ６９に相互接続された各ピク
セル電極６２の切り替え可能な制御を行うために、トラ
ンジスタを介して電源６５とピクセル電極６２に接続さ
れている。ゲートライン６４とトランジスタゲート電極
６７は、絶縁フィルムと半導体フィルム（図示せず）に
よって覆われている。
ン６８のコラムに接続されており、トランジスタドレイ
ン６８は、蓄電コンデンサ６９に相互接続された各ピク
セル電極６２の切り替え可能な制御を行うために、トラ
ンジスタを介して電源６５とピクセル電極６２に接続さ
れている。ゲートライン６４とトランジスタゲート電極
６７は、絶縁フィルムと半導体フィルム（図示せず）に
よって覆われている。
【００３５】要約すれば、ゲートライン６４とトランジ
スタゲート電極６７にテーパ状側壁を形成することの利
点は、円滑な形状的関係を提供して絶縁フィルムと半導
体フィルムを均一に形成できることである。これによ
り、トランジスタ、蓄電コンデンサ、およびゲートデー
タラインクロスオーバー等の、互いにクロスオーバーす
る２層の導電層の導電側壁領域における短絡や漏れ電流
パスを低減させることができる。また、クロスオーバー
におけるデータラインの開放回路欠陥を低減させること
ができる。
スタゲート電極６７にテーパ状側壁を形成することの利
点は、円滑な形状的関係を提供して絶縁フィルムと半導
体フィルムを均一に形成できることである。これによ
り、トランジスタ、蓄電コンデンサ、およびゲートデー
タラインクロスオーバー等の、互いにクロスオーバーす
る２層の導電層の導電側壁領域における短絡や漏れ電流
パスを低減させることができる。また、クロスオーバー
におけるデータラインの開放回路欠陥を低減させること
ができる。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
異なる材料から少なくとも２つの層を形成し、一つの層
の水平方向のエッチング速度を増大させるようにして２
つの層の材料を相互作用させるようなエッチング液でエ
ッチングすることにより、所定の角度のテーパ状側壁を
形成可能な、大量生産での制御性および生産効率に優れ
た方法を提供することができる。特に、ＴＦＴアレイの
導電マトリクス（ゲートラインおよびデータライン）を
作製するのに有用な方法を提供することができる。
異なる材料から少なくとも２つの層を形成し、一つの層
の水平方向のエッチング速度を増大させるようにして２
つの層の材料を相互作用させるようなエッチング液でエ
ッチングすることにより、所定の角度のテーパ状側壁を
形成可能な、大量生産での制御性および生産効率に優れ
た方法を提供することができる。特に、ＴＦＴアレイの
導電マトリクス（ゲートラインおよびデータライン）を
作製するのに有用な方法を提供することができる。
【図１】本発明に従って基板上にテーパ状側壁を形成す
るための手順を示すブロック図である。
るための手順を示すブロック図である。
【図２】図１に示す各ステップに対応する構造を模式的
に示す部分断面図であり、（Ａ）は基板上に複数層を形
成するステップ、（Ｂ）は基板をレジスト層でコーティ
ングしてパターンを形成するステップ、（Ｃ）は前のス
テップで得られた積層構造をエッチングしてテーパ状ラ
インを形成するステップ、（Ｄ）はテーパ状ラインから
レジスト層を除去するステップをそれぞれ示している。
に示す部分断面図であり、（Ａ）は基板上に複数層を形
成するステップ、（Ｂ）は基板をレジスト層でコーティ
ングしてパターンを形成するステップ、（Ｃ）は前のス
テップで得られた積層構造をエッチングしてテーパ状ラ
インを形成するステップ、（Ｄ）はテーパ状ラインから
レジスト層を除去するステップをそれぞれ示している。
【図３】図１の手順によって形成されたテーパ状側壁と
そのテーパ角度を模式的に示す部分断面図である。
そのテーパ角度を模式的に示す部分断面図である。
【図４】Ｃｒ／Ｍｏ／Ｃｒの３層構造におけるＭｏ層の
厚さとそれによって得られるテーパ角度との関係を示す
グラフである。
厚さとそれによって得られるテーパ角度との関係を示す
グラフである。
【図５】液晶ディスプレイ装置においてテーパ状側壁を
使用した一例を示す斜視図である。
使用した一例を示す斜視図である。
１０…手順 １２、１８、２０、２１…ブロック ３０…３層構造 ３１…基板 ３２…第１層（Ｃｒ層） ３４…第２層（Ｍｏ層） ３６…第３層（Ｃｒ層） ３８…レジスト層 ５０…テーパ状ライン ５２…テーパ状側壁 ６０…共通電極 ６１…ＴＦＴトランジスタ ６２…ピクセル電極 ６３…基板 ６４…ゲートライン ６５…電源 ６６…データライン ６７…トランジスタゲート電極 ６８…トランジスタドレイン ６９…蓄電コンデンサ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 ポール パトリック マルグルー アメリカ合衆国，07920 ニュージャージ ー，バスキング リッジ，ウッドワード レイン 112
Claims (20)
- 【請求項１】 テーパ状側壁を持つフィルム構造の作製
方法において、 Ａ）基板上に金属からなる第１層を形成するステップ
と、 Ｂ）前記第１層の上にこの第１層とは異なる材料からな
る第２層を形成するステップと、 Ｃ）前記第２層の上にレジストパターンを形成するステ
ップと、 Ｄ）前記ステップＣで得られた構造を、第２層の水平方
向のエッチング速度を増大させるようにして前記第１層
の金属と前記第２層の材料を相互作用させるようなエッ
チング液でエッチングし、それによって、テーパ状側壁
を持つ金属フィルム構造を作製するステップとを有する
ことを特徴とするテーパ状側壁を持つフィルム構造の作
製方法。 - 【請求項２】 前記側壁のテーパ角度は、所望のテーパ
角度が得られるように前記第２層の厚さを選択すること
によって制御されることを特徴とする請求項１の方法。 - 【請求項３】 前記第１層の材料は、ＣｒとＺｎを含む
グループの中から選択されることを特徴とする請求項１
の方法。 - 【請求項４】 前記第２層の材料は、Ｍｏ、Ｃｏ、Ｎｉ
を含むグループの中から選択されることを特徴とする請
求項３の方法。 - 【請求項５】 前記第１層はＣｒ層であり、前記第２層
はＭｏ層であることを特徴とする請求項４の方法。 - 【請求項６】 前記エッチング液は、Ｃｒエッチング液
を含むことを特徴とする請求項５の方法。 - 【請求項７】 Ｃｒが存在する場合の前記Ｍｏ層の水平
方向のエッチング速度は、Ｃｒが存在しない場合の前記
Ｃｒエッチング液中におけるＭｏ層のエッチング速度の
少なくとも１００倍であることを特徴とする請求項６の
方法。 - 【請求項８】 前記Ｍｏ層は、約１００オングストロー
ム未満の厚さを持つことを特徴とする請求項７の方法。 - 【請求項９】 前記Ｃｒエッチング液は、硝酸アンモニ
ウムセリウムを含むことを特徴とする請求項７の方法。 - 【請求項１０】 前記テーパ状側壁は、前記硝酸アンモ
ニウムセリウムの濃度を制御することによって制御され
たテーパ角度Ａ1 を持つことを特徴とする請求項９の方
法。 - 【請求項１１】 前記第２層の上に、前記レジストに付
着性を与える材料からなる第３層を形成するステップを
さらに有することを特徴とする請求項１の方法。 - 【請求項１２】 前記第１層と前記第３層はＣｒからな
り、前記第２層はＭｏからなることを特徴とする請求項
１１の方法。 - 【請求項１３】 前記第３層は、約５０〜１５０オング
ストロームの範囲の厚さを持つことを特徴とする請求項
１２の方法。 - 【請求項１４】 前記パターンは、薄いフィルムトラン
ジスタアレイ用のゲートラインとゲート電極を含むこと
を特徴とする請求項１の方法。 - 【請求項１５】 前記第１層と前記第２層の間の前記相
互作用が、電気化学的な相互作用であることを特徴とす
る請求項１の方法。 - 【請求項１６】 前記構造から前記レジストを除去する
ステップを含むことを特徴とする請求項１の方法。 - 【請求項１７】 前記第２層の材料は金属であることを
特徴とする請求項１の方法。 - 【請求項１８】 導電マトリックスを含むフィルムマト
リクスアレイにおいて、 前記導電マトリックスが、 Ａ） 基板上に形成された金属からなる層と、エッチン
グ液中における前記金属との相互作用によってその水平
方向のエッチング速度が増大して前記金属よりも速くな
るような第２の材料からなる少なくとも一つの層を含む
複数層を持つ基板を供給するステップと、 Ｂ） 前記複数層の上にレジスト材料層を形成するステ
ップと、 Ｃ） 前記レジスト材料中に前記導電マトリックスのパ
ターンを形成するステップと、 Ｄ） テーパ状の側壁を有する前記導電マトリックスを
作製するために前記ステップＣによって得られた構造を
前記エッチング液でエッチングするステップと、 Ｅ） 前記構造から前記レジストを除去するステップと
によって作製されたことを特徴とするフィルムマトリク
スアレイ。 - 【請求項１９】 前記複数層は、前記基板上に形成され
たＣｒからなる第１層と、この第１層上に形成されたＭ
ｏからなる第２層を含むことを特徴とする請求項１８の
アレイ。 - 【請求項２０】 前記構造は、前記Ｍｏからなる第２層
の上に形成されたＣｒからなる第３層をさらに含むこと
を特徴とする請求項１９のアレイ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US664227 | 1996-06-07 | ||
| US08/664,227 US5670062A (en) | 1996-06-07 | 1996-06-07 | Method for producing tapered lines |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1081981A true JPH1081981A (ja) | 1998-03-31 |
| JP3550272B2 JP3550272B2 (ja) | 2004-08-04 |
Family
ID=24665132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14678797A Expired - Fee Related JP3550272B2 (ja) | 1996-06-07 | 1997-06-04 | テーパ状側壁を持つフィルム構造の作製方法とフィルムマトリクスアレイ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5670062A (ja) |
| EP (1) | EP0812012B1 (ja) |
| JP (1) | JP3550272B2 (ja) |
| KR (1) | KR100455640B1 (ja) |
| DE (1) | DE69729913T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH112843A (ja) * | 1997-06-12 | 1999-01-06 | Hitachi Ltd | 液晶表示装置とその製造方法 |
| US6329300B1 (en) | 1999-07-29 | 2001-12-11 | Nec Corporation | Method for manufacturing conductive pattern layer by two-step wet etching process |
| KR100759153B1 (ko) | 2004-02-19 | 2007-09-14 | 샤프 가부시키가이샤 | 도전소자기판의 제조방법, 도전소자기판, 액정표시장치의제조방법, 액정표시장치, 및 전자정보기기 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5891354A (en) * | 1996-07-26 | 1999-04-06 | Fujitsu Limited | Methods of etching through wafers and substrates with a composite etch stop layer |
| US5779929A (en) * | 1996-10-07 | 1998-07-14 | Lucent Technologies Inc. | Thin film metallization for barium nanotitanate substrates |
| US6337520B1 (en) | 1997-02-26 | 2002-01-08 | Samsung Electronics Co., Ltd. | Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and manufacturing method thereof |
| US6445004B1 (en) | 1998-02-26 | 2002-09-03 | Samsung Electronics Co., Ltd. | Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof |
| KR100248123B1 (ko) | 1997-03-04 | 2000-03-15 | 구본준 | 박막트랜지스터및그의제조방법 |
| GB2338105B (en) * | 1997-03-04 | 2000-04-12 | Lg Electronics Inc | Method of making a thin film transistor |
| US6333518B1 (en) | 1997-08-26 | 2001-12-25 | Lg Electronics Inc. | Thin-film transistor and method of making same |
| KR100495807B1 (ko) * | 1998-05-15 | 2005-10-12 | 삼성전자주식회사 | 배선용조성물,이조성물을이용한금속배선및그제조방법,이배선을이용한표시장치및그제조방법 |
| KR20000003756A (ko) * | 1998-06-29 | 2000-01-25 | 김영환 | 박막 트랜지스터 및 그의 제조방법 |
| KR100356452B1 (ko) | 1998-10-02 | 2002-10-18 | 가부시키가이샤 히타치세이사쿠쇼 | 액정 표시 장치 및 그 제조 방법 |
| US6365917B1 (en) * | 1998-11-25 | 2002-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| DE19943521C2 (de) * | 1999-09-09 | 2001-11-29 | Dresden Ev Inst Festkoerper | Verfahren zum Einstellen definierter Flankenwinkel beim Herstellen von Schichtstrukturen |
| TW480576B (en) * | 2000-05-12 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing same |
| SG116443A1 (en) * | 2001-03-27 | 2005-11-28 | Semiconductor Energy Lab | Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same. |
| US20060157709A1 (en) * | 2002-08-20 | 2006-07-20 | Koninklijke Philips Electronics N.V. | Thin film transistor |
| KR100543001B1 (ko) | 2003-09-03 | 2006-01-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 액티브 매트릭스 평판 표시 장치 |
| US20050133479A1 (en) * | 2003-12-19 | 2005-06-23 | Youngner Dan W. | Equipment and process for creating a custom sloped etch in a substrate |
| KR101171175B1 (ko) | 2004-11-03 | 2012-08-06 | 삼성전자주식회사 | 도전체용 식각액 및 이를 이용한 박막 트랜지스터표시판의 제조 방법 |
| US20070155180A1 (en) * | 2006-01-05 | 2007-07-05 | Chunghwa Picture Tubes, Ltd. | Thin film etching method |
| CN102575360B (zh) * | 2009-10-02 | 2014-01-08 | 三菱瓦斯化学株式会社 | 用于抑制金属微细结构体的图案倒塌的处理液和使用其的金属微细结构体的制造方法 |
| KR20120075037A (ko) * | 2010-12-28 | 2012-07-06 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| US10147782B2 (en) | 2016-07-18 | 2018-12-04 | International Business Machines Corporation | Tapered metal nitride structure |
| US10991582B2 (en) * | 2016-12-21 | 2021-04-27 | Canon Kabushiki Kaisha | Template for imprint lithography including a recession, an apparatus of using the template, and a method of fabricating an article |
| DE102019120765B4 (de) * | 2018-09-27 | 2024-02-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zum bilden eines halbleiterbauelements |
| US11195754B2 (en) | 2018-10-09 | 2021-12-07 | International Business Machines Corporation | Transistor with reduced gate resistance and improved process margin of forming self-aligned contact |
| KR102666776B1 (ko) * | 2019-05-10 | 2024-05-21 | 삼성디스플레이 주식회사 | 박막 트랜지스터의 제조 방법, 표시 장치의 제조 방법 및 박막 트랜지스터 기판 |
| CN114695529A (zh) * | 2022-03-16 | 2022-07-01 | Tcl华星光电技术有限公司 | Tft基板及其制作方法、液晶显示面板和oled显示面板 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3884698A (en) * | 1972-08-23 | 1975-05-20 | Hewlett Packard Co | Method for achieving uniform exposure in a photosensitive material on a semiconductor wafer |
| US4082604A (en) * | 1976-01-05 | 1978-04-04 | Motorola, Inc. | Semiconductor process |
| DE2854404A1 (de) * | 1978-12-16 | 1980-06-26 | Philips Patentverwaltung | Verfahren zum herstellen von festkoerperbauelementen |
| US5183533A (en) * | 1987-09-28 | 1993-02-02 | Mitsubishi Denki Kabushiki Kaisha | Method for etching chromium film formed on substrate |
| US5007984A (en) * | 1987-09-28 | 1991-04-16 | Mitsubishi Denki Kabushiki Kaisha | Method for etching chromium film formed on substrate |
| US5234633A (en) * | 1987-12-28 | 1993-08-10 | Canon Kabushiki Kaisha | Cast molding die and process for producing information recording medium using the same |
| US5132745A (en) * | 1990-10-05 | 1992-07-21 | General Electric Company | Thin film transistor having an improved gate structure and gate coverage by the gate dielectric |
| US5198694A (en) * | 1990-10-05 | 1993-03-30 | General Electric Company | Thin film transistor structure with improved source/drain contacts |
| JP3111478B2 (ja) * | 1991-02-06 | 2000-11-20 | 三菱電機株式会社 | 金属薄膜のテーパーエッチング方法及び薄膜トランジスタ |
| JP2952075B2 (ja) * | 1991-06-12 | 1999-09-20 | キヤノン株式会社 | 液晶素子の製造法 |
| JPH04372934A (ja) * | 1991-06-24 | 1992-12-25 | Toshiba Corp | 液晶表示装置用アレイ基板の製造方法 |
| US5241192A (en) * | 1992-04-02 | 1993-08-31 | General Electric Company | Fabrication method for a self-aligned thin film transistor having reduced end leakage and device formed thereby |
| US5539551A (en) * | 1992-12-28 | 1996-07-23 | Casio Computer Co., Ltd. | LCD TFT drain and source electrodes having ohmic barrier, primary conductor, and liquid impermeable layers and method of making |
| JP2614403B2 (ja) * | 1993-08-06 | 1997-05-28 | インターナショナル・ビジネス・マシーンズ・コーポレイション | テーパエッチング方法 |
| US5528082A (en) * | 1994-04-28 | 1996-06-18 | Xerox Corporation | Thin-film structure with tapered feature |
| US5554488A (en) * | 1994-07-28 | 1996-09-10 | Northern Telecom Limited | Semiconductor device structure and method of formation thereof |
| JPH0964366A (ja) * | 1995-08-23 | 1997-03-07 | Toshiba Corp | 薄膜トランジスタ |
-
1996
- 1996-06-07 US US08/664,227 patent/US5670062A/en not_active Expired - Lifetime
-
1997
- 1997-05-27 DE DE69729913T patent/DE69729913T2/de not_active Expired - Lifetime
- 1997-05-27 EP EP97303578A patent/EP0812012B1/en not_active Expired - Lifetime
- 1997-06-04 JP JP14678797A patent/JP3550272B2/ja not_active Expired - Fee Related
- 1997-06-05 KR KR1019970023238A patent/KR100455640B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH112843A (ja) * | 1997-06-12 | 1999-01-06 | Hitachi Ltd | 液晶表示装置とその製造方法 |
| US6329300B1 (en) | 1999-07-29 | 2001-12-11 | Nec Corporation | Method for manufacturing conductive pattern layer by two-step wet etching process |
| KR100759153B1 (ko) | 2004-02-19 | 2007-09-14 | 샤프 가부시키가이샤 | 도전소자기판의 제조방법, 도전소자기판, 액정표시장치의제조방법, 액정표시장치, 및 전자정보기기 |
| US7550183B2 (en) | 2004-02-19 | 2009-06-23 | Sharp Kabushiki Kaisha | Method for manufacturing conductive element substrate, conductive element substrate, method for manufacturing liquid crystal display, liquid crystal display and electronic information equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69729913D1 (de) | 2004-08-26 |
| KR980005705A (ko) | 1998-03-30 |
| US5670062A (en) | 1997-09-23 |
| EP0812012B1 (en) | 2004-07-21 |
| KR100455640B1 (ko) | 2005-01-17 |
| JP3550272B2 (ja) | 2004-08-04 |
| EP0812012A1 (en) | 1997-12-10 |
| DE69729913T2 (de) | 2005-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3550272B2 (ja) | テーパ状側壁を持つフィルム構造の作製方法とフィルムマトリクスアレイ | |
| US6713235B1 (en) | Method for fabricating thin-film substrate and thin-film substrate fabricated by the method | |
| EP0249211A2 (en) | Method of manufacturing a thin film transistor | |
| US5872021A (en) | Method for manufacturing LCD device capable of avoiding short circuit between signal line and pixel electrode | |
| US7851806B2 (en) | Thin film transistor liquid crystal display array substrate and manufacturing method thereof | |
| US6198132B1 (en) | Thin-film device with annular shaped insulation on its gate electrode | |
| JPH10223850A (ja) | 不揮発性メモリ及びロジック構成要素を一体型不揮発性メモリを得るために０．３ミクロン以下の単一の製造プロセスに組み込むための方法 | |
| JPH1197714A (ja) | 半導体集積回路およびその作製方法 | |
| JPH04338677A (ja) | 半導体装置の金属電極形成方法 | |
| JP2001127307A (ja) | 単一のフォトリソグラフィ・ステップでドレインとソースを画定するための自動整合薄膜トランジスタを製造する方法 | |
| US7256076B2 (en) | Manufacturing method of liquid crystal display device | |
| CN112071867A (zh) | 主动开关阵列基板、薄膜晶体管阵列基板的制造方法 | |
| JP3484168B2 (ja) | 薄膜トランジスタを形成する方法 | |
| US6248508B1 (en) | Manufacturing a circuit element | |
| JP3324730B2 (ja) | Ｔｆｔ基板およびその製造方法 | |
| US20070249097A1 (en) | Method of Forming a Metal Line and Method of Manufacturing a Display Substrate by Using the Same | |
| US6653160B2 (en) | Method of manufacturing array substrate for use in liquid crystal display device | |
| JPH0774087A (ja) | Ｍｌｒパターン形成方法 | |
| WO2011105282A1 (ja) | 配線形成方法、および、半導体基板の製造方法 | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| JPH0562996A (ja) | 薄膜トランジスタの製造方法 | |
| US20010034073A1 (en) | Method of manufacturing array substrate for use in liquid crystal display device | |
| US7015508B2 (en) | Thin film transistor structure | |
| JPH0360042A (ja) | 薄膜トランジスタの製造方法 | |
| JP2931394B2 (ja) | 薄膜トランジスタアレーの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040423 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |