JPH0221663A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH0221663A JPH0221663A JP63171094A JP17109488A JPH0221663A JP H0221663 A JPH0221663 A JP H0221663A JP 63171094 A JP63171094 A JP 63171094A JP 17109488 A JP17109488 A JP 17109488A JP H0221663 A JPH0221663 A JP H0221663A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- thin film
- film transistor
- amorphous silicon
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Local Oxidation Of Silicon (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は薄膜トランジスタの製造方法に関し、特に、
非晶質シリコン層をチャンネル領域として用いる電界効
果型薄膜トランジスタの製造方法に関するものである。
非晶質シリコン層をチャンネル領域として用いる電界効
果型薄膜トランジスタの製造方法に関するものである。
［従来の技術］
近年、液晶を用いて情報を表示する液晶デイスプレィが
市販されており、そのアクティブマトリックス基板上の
スイッチング素子として用いられる薄膜トランジスタ（
以下、ｒＴＦＴＪと称す）の研究が盛んに行なわれてい
る。
市販されており、そのアクティブマトリックス基板上の
スイッチング素子として用いられる薄膜トランジスタ（
以下、ｒＴＦＴＪと称す）の研究が盛んに行なわれてい
る。
第３図は従来の方法によって製造されたスタガ型ＴＦＴ
の断面図であり、第４図は第３図のＴＰＴの線Ｂ−Ｂに
沿った断面図である。これらの図において、絶縁基板８
上に、チタンからなるソース電極９およびドレイン電極
１０が形成される。
の断面図であり、第４図は第３図のＴＰＴの線Ｂ−Ｂに
沿った断面図である。これらの図において、絶縁基板８
上に、チタンからなるソース電極９およびドレイン電極
１０が形成される。
また、これらの電極９，１０上には、それぞれｎ１型の
非晶質シリコンからなるソースコンタクト層１３ａとド
レインコンタクト層１３ｂが形成される。その後、これ
らのコンタクト層１３ａ、１３ｂをつなぐように、ｉ型
の非晶質シリコンからなるチャンネル層１１が形成され
る。そして、チャンネル層１１上には、たとえばシリコ
ン窒化物からなるゲート絶縁膜１２をスパッタリング法
やＣＶＤ法によって堆積し、その上にタンタルからなる
ゲート電極１４が形成される。
非晶質シリコンからなるソースコンタクト層１３ａとド
レインコンタクト層１３ｂが形成される。その後、これ
らのコンタクト層１３ａ、１３ｂをつなぐように、ｉ型
の非晶質シリコンからなるチャンネル層１１が形成され
る。そして、チャンネル層１１上には、たとえばシリコ
ン窒化物からなるゲート絶縁膜１２をスパッタリング法
やＣＶＤ法によって堆積し、その上にタンタルからなる
ゲート電極１４が形成される。
［発明が解決しようとする課題］
上記のような従来のＴＰＴの製造方法によれば、ゲート
絶縁膜１２を堆積する前にチャンネル層１１の表面に不
純物が付着して混入される場合があり、ＴＰＴの信頼性
を高めることが困難である。
絶縁膜１２を堆積する前にチャンネル層１１の表面に不
純物が付着して混入される場合があり、ＴＰＴの信頼性
を高めることが困難である。
すなわち、チャンネル層１１とゲート絶縁膜１２との界
面に不純物が混入されれば、その界面におけるチャンネ
ル層１１のエネルギ準位が変動することになり、電気特
性が一定であるＴＰＴを得ることが困難となる。
面に不純物が混入されれば、その界面におけるチャンネ
ル層１１のエネルギ準位が変動することになり、電気特
性が一定であるＴＰＴを得ることが困難となる。
以上のような先行技術の課題に鑑み、本発明は、電気的
特性の安定した信頼性高いＴＰＴを製造し得る方法を提
供することを目的としている。
特性の安定した信頼性高いＴＰＴを製造し得る方法を提
供することを目的としている。
［課題を解決するための手段］
本発明によれば、絶縁基板上に形成された非晶質シリコ
ン層をチャンネル領域として用いる電界効果型薄膜トラ
ンジスタの製造方法は、その非晶質シリコン層の表面か
ら所定の深さまでを化学反応によって絶縁体化すること
によってゲート絶縁膜を形成するステップを含んでいる
。
ン層をチャンネル領域として用いる電界効果型薄膜トラ
ンジスタの製造方法は、その非晶質シリコン層の表面か
ら所定の深さまでを化学反応によって絶縁体化すること
によってゲート絶縁膜を形成するステップを含んでいる
。
［作用］
本発明においては、非晶質シリコン層かなるチャンネル
層の表面から所定の深さまでを化学反応で絶縁体化する
ことによってゲート絶縁膜を形成するので、チャンネル
層とゲート絶縁膜との間の界面に不純物が混入されるこ
とがない。したがって、チャンネル層の界面におけるエ
ネルギ準位が変動することがなく、電気的特性の安定し
た信頼性の高いＴＰＴを製造し得る。
層の表面から所定の深さまでを化学反応で絶縁体化する
ことによってゲート絶縁膜を形成するので、チャンネル
層とゲート絶縁膜との間の界面に不純物が混入されるこ
とがない。したがって、チャンネル層の界面におけるエ
ネルギ準位が変動することがなく、電気的特性の安定し
た信頼性の高いＴＰＴを製造し得る。
［実施例］
第１図は、この発明の一実施例による方法によって製造
されたＴＰＴを示す平面図であり、第２図は第１図のＴ
ＰＴの線Ａ−Ａに沿った断面図である。これらの図を参
照して、絶縁基板１上にパターニングされたチタン、モ
リブデン、またはクロムなどの層からなるソース電極２
およびドレイン電極３が形成される。これらの電極２，
３上には、それぞれｎ＋型の非晶質シリコンからなるソ
ースコンタクト層６ａおよびドレインコンタクト層６ｂ
が所定の形状にパターニングされて形成される。その後
、ｉ型の非晶質シリコン層が２０００〜２００００人程
度厚さで堆積さ変成。このｉ型の非晶質シリコン層を表
面から所定の深さまで酸化することによってゲート絶縁
膜５を形成し、その下に約１００〜３０００人厚さのチ
ャンネル層４が残される。この場合の酸化法には、ドラ
イ高温酸化法、高圧水蒸気または酸素プラズマを用いる
低温酸化法、あるいは陽極酸化法などを用いることがで
きる。しかし、これらの方法に限らず、ｉ型非晶質シリ
コン層を表面から所定の深さまで酸化できる酸化法であ
ればよい。さらに、ゲート絶縁膜５は酸化でなくて窒化
によっても形成することができる。その場合の窒化法と
しては、窒素雰囲気における高温窒化または窒素プラズ
マを用いる窒化法などを使用することができる。そして
、こうして形成されたゲート絶縁膜５とチャンネル層４
をパターニングした後、タンタルなどからなるゲート電
極７が形成される。
されたＴＰＴを示す平面図であり、第２図は第１図のＴ
ＰＴの線Ａ−Ａに沿った断面図である。これらの図を参
照して、絶縁基板１上にパターニングされたチタン、モ
リブデン、またはクロムなどの層からなるソース電極２
およびドレイン電極３が形成される。これらの電極２，
３上には、それぞれｎ＋型の非晶質シリコンからなるソ
ースコンタクト層６ａおよびドレインコンタクト層６ｂ
が所定の形状にパターニングされて形成される。その後
、ｉ型の非晶質シリコン層が２０００〜２００００人程
度厚さで堆積さ変成。このｉ型の非晶質シリコン層を表
面から所定の深さまで酸化することによってゲート絶縁
膜５を形成し、その下に約１００〜３０００人厚さのチ
ャンネル層４が残される。この場合の酸化法には、ドラ
イ高温酸化法、高圧水蒸気または酸素プラズマを用いる
低温酸化法、あるいは陽極酸化法などを用いることがで
きる。しかし、これらの方法に限らず、ｉ型非晶質シリ
コン層を表面から所定の深さまで酸化できる酸化法であ
ればよい。さらに、ゲート絶縁膜５は酸化でなくて窒化
によっても形成することができる。その場合の窒化法と
しては、窒素雰囲気における高温窒化または窒素プラズ
マを用いる窒化法などを使用することができる。そして
、こうして形成されたゲート絶縁膜５とチャンネル層４
をパターニングした後、タンタルなどからなるゲート電
極７が形成される。
［発明の効果］
以上のように、本発明によれば、非晶質ンリコン層から
なるチャンネル層の表面から所定の深さまで化学反応で
絶縁体化することによってゲート絶縁膜を形成するので
、チャンネル層とゲート絶縁膜との間の界面に不純物が
混入されることがない。したがって、チャンネル層の界
面におけるエネルギ準位が変動することがなく、電気的
特性の安定した信頼性の高いＴＰＴを製造し得る。
なるチャンネル層の表面から所定の深さまで化学反応で
絶縁体化することによってゲート絶縁膜を形成するので
、チャンネル層とゲート絶縁膜との間の界面に不純物が
混入されることがない。したがって、チャンネル層の界
面におけるエネルギ準位が変動することがなく、電気的
特性の安定した信頼性の高いＴＰＴを製造し得る。
第１図は本発明の一実施例による方法によって製造され
たＴＰＴを概略的に示す平面図である。 第２図は第１図のＴＰＴの線Ａ−Ａに沿った断面図であ
る。 第３図は従来の方法によって製造されたＴＰＴを概略的
に示す平面図である。 第４図は第３図のＴＰＴの線Ｂ−８に沿った断面図であ
る。 図において、１は絶縁基板、２はソース電極、３はドレ
イン電極、４はｉ型非晶質半導体層からなるチャンネル
領域、５はゲート絶縁膜、６ａはソースコンタクト層、
６ｂはドレインコンタクト層、そして７はゲート電極を
示す。 なお、各図において同一符号は同一内容または相当部分
を示す。
たＴＰＴを概略的に示す平面図である。 第２図は第１図のＴＰＴの線Ａ−Ａに沿った断面図であ
る。 第３図は従来の方法によって製造されたＴＰＴを概略的
に示す平面図である。 第４図は第３図のＴＰＴの線Ｂ−８に沿った断面図であ
る。 図において、１は絶縁基板、２はソース電極、３はドレ
イン電極、４はｉ型非晶質半導体層からなるチャンネル
領域、５はゲート絶縁膜、６ａはソースコンタクト層、
６ｂはドレインコンタクト層、そして７はゲート電極を
示す。 なお、各図において同一符号は同一内容または相当部分
を示す。
Claims (1)
- 【特許請求の範囲】 絶縁基板上に形成された非晶質シリコン層をチャンネル
領域として用いる電界効果型薄膜トランジスタの製造方
法であって、 前記非晶質シリコン層の表面から所定の深さまでを化学
反応によって絶縁体化することによってゲート絶縁膜を
形成するステップを含むことを特徴とする薄膜トランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63171094A JPH0221663A (ja) | 1988-07-08 | 1988-07-08 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63171094A JPH0221663A (ja) | 1988-07-08 | 1988-07-08 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0221663A true JPH0221663A (ja) | 1990-01-24 |
Family
ID=15916877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63171094A Pending JPH0221663A (ja) | 1988-07-08 | 1988-07-08 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0221663A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05165058A (ja) * | 1991-12-13 | 1993-06-29 | Casio Comput Co Ltd | 薄膜トランジスタパネルおよびその製造方法 |
| EP0588487A3 (en) * | 1992-08-19 | 1994-09-28 | At & T Corp | Method of making thin film transistors |
| FR2728390A1 (fr) * | 1994-12-19 | 1996-06-21 | Korea Electronics Telecomm | Procede de formation d'un transistor a film mince |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5825266A (ja) * | 1981-08-07 | 1983-02-15 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型半導体装置およびその製造方法 |
| JPS60100468A (ja) * | 1983-11-07 | 1985-06-04 | Hitachi Ltd | プラズマ陽極酸化装置 |
| JPS60158670A (ja) * | 1984-01-28 | 1985-08-20 | Seiko Instr & Electronics Ltd | 薄膜トランジスタとその製造方法 |
-
1988
- 1988-07-08 JP JP63171094A patent/JPH0221663A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5825266A (ja) * | 1981-08-07 | 1983-02-15 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型半導体装置およびその製造方法 |
| JPS60100468A (ja) * | 1983-11-07 | 1985-06-04 | Hitachi Ltd | プラズマ陽極酸化装置 |
| JPS60158670A (ja) * | 1984-01-28 | 1985-08-20 | Seiko Instr & Electronics Ltd | 薄膜トランジスタとその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05165058A (ja) * | 1991-12-13 | 1993-06-29 | Casio Comput Co Ltd | 薄膜トランジスタパネルおよびその製造方法 |
| EP0588487A3 (en) * | 1992-08-19 | 1994-09-28 | At & T Corp | Method of making thin film transistors |
| FR2728390A1 (fr) * | 1994-12-19 | 1996-06-21 | Korea Electronics Telecomm | Procede de formation d'un transistor a film mince |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6235559B1 (en) | Thin film transistor with carbonaceous gate dielectric | |
| JPS61263273A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0221663A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61187272A (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JPS59172774A (ja) | アモルファスシリコン薄膜トランジスタ | |
| JPS63177472A (ja) | 薄膜トランジスタ | |
| JPS62235784A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03185840A (ja) | 薄膜トランジスタ | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JPH11274505A (ja) | 薄膜トランジスタ構造およびその製造方法 | |
| JPS5922361A (ja) | アクティブマトリクス液晶表示装置 | |
| JPH01276671A (ja) | トップスタガー型非晶質シリコン薄膜トランジスタ | |
| JPH03222370A (ja) | 薄膜トランジスタ | |
| JPS63193568A (ja) | 薄膜トランジスタ | |
| JPS6190193A (ja) | アクテイブマトリクス液晶表示装置 | |
| JPH08321621A (ja) | 薄膜トランジスタ | |
| JPS63172469A (ja) | 薄膜トランジスタ | |
| JPS61164267A (ja) | 薄膜トランジスタの製造方法 | |
| JP2598922B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR940000911A (ko) | 액정표시소자 및 제조방법 | |
| JPH0548101A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61284966A (ja) | 薄膜トランジスタ | |
| JPS63119580A (ja) | 薄膜トランジスタの製造方法 | |
| KR960029861A (ko) | 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조 및 그 제조방법 | |
| JPH0550854B2 (ja) |