JPS5825266A - Ｍｏｓ型半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は非単結晶、と９わけ非晶シリコンに関するもの
であシ、薄くかつピンホールのないゲート酸化膜を賦与
することによシ性能指数と信頼性の高いＭＯ８型半導体
装置を得ることを目的とする。また本発明の別の目的は
ソース・ドレインにおける直列抵抗の低減にある。

原子結合の不完全性を補うためにその組成中に数チ程度
の水素を含む非晶質のシリコンは、製作方法が簡便であ
ること、低温形成でなされることおよび大面積化が可能
であることなどの理由により低コストの太陽電池教得る
ための有力な手段と考えられている。

しかしながら非晶質シリコンは単結晶シリコンと比較す
ると局在準位密度が大きいことや自由キャリアの移動度
が小さいために能動素子としては極めて劣悪な性能しか
得られない。それでも高速動作と電流を余シ必要としな
い、例えば液晶と組み合せて構成される画像表示装置な
どには現状よりわずかの性能の向上で適用が可能となる
。

第１図、第２図には非晶質シリコンよシなるＭＯＳ）ラ
ンジスタの断面構造図の従来例を示す。

第１図においては絶縁性基板１上に島状の非晶質シリコ
ン層２を被着形成し、非晶質シリコン層２上に酸化シリ
コン膜や窒化シリコン膜など・↓シなるゲート絶縁膜３
を選択的に被着形成した後、ソース・ドレイン配線７，
８およびゲート電極６を選択的に被着形成しており、４
，６がソース・ドレインとなっている。金属配線路はＡ
βが一般的である。

第１図に示したＭＯＳ）ランジスタにおいてはゲート絶
縁膜３に品質の優れたものが得られないという重大な欠
陥がある。なぜならば水素を含んだ非晶質シリコンは加
熱すると水素が原子結合手より離脱して急激に膜質が劣
化するからである。

このためゲート絶縁膜３の形成も含めて全ての工程が３
００Ｃ以下の低温で実施されねばならない。

ＣＶＤやプラズマ分解などの堆積によるものでは堆積時
の微粉末（フレーク）や化学組成のずれに伴うピンホー
ル密度が高く、膜厚を厚く例えば５ｏｏｏ八以上にしな
いとゲート絶縁膜３は耐圧が著しく低下してしまう。ゲ
ート絶縁膜を薄くできないということは移動度が小さい
非晶質シリコンにとっては致命的な欠点である。

その他にもソース・ドレイン４，６が拡散層で形成され
ていないためにソース・ドレイン配線７゜８とゲート電
極６との隙間９，１ｏに対応した領域にはチャネルが形
成されずオフセットゲート構造となるのでソース・ドレ
イン間の印加電圧が低い場合は動作しないという欠点が
ある。しかしこれはイオン注入によって隙間９，１ｏに
対応した非晶質シリコン層２の表面に不純物拡散層１１
゜１２を形成すれば解消する。非晶質シリコン層２の伝
導形が真性であれば不純物拡散層１１．１２がない場合
には第１図で示したＭＯＳトランジスタはｐ、ｎ両チャ
ネル動作が可能であるという特徴を有しているが、不純
物拡散層１１．１２の導入によってこの特徴は失われて
しまう。

第２図に示すＭＯＳ）ランジスタは両チャネル動作が可
能であるとともに薄いゲート絶縁膜の形成を可能ならし
めたもので、その要点は高融点金属をゲートに使用する
ことにある。まず耐熱性の絶縁性基板例えば石英板１上
に高融点金属例えばモリブデンを選択的に被着形成して
ゲート１３と￥る。ついでＣＵＤなどの堆積法によシ例
えば酸化シリコン膜１４を全面に被着した後、高温（９
００〜１１００Ｃ）の不活性ガス中で熱処理する。

その後非晶質シリコン層２を選択的に被着形成し、ゲー
ト電極１３と重なりあうように例えばＡＩｔよりなるソ
ース・ドレイン配線７，８を選択的に被着形成してＭＯ
Ｓ）ランジスタが完成する。

第２図の構成では高温熱処理によるゲート絶縁膜１４の
焼結が与えられるので緻密化が推進されされてピンホー
ル密度は著しく減少し、１０００１：’３０分の熱処理
を与えると１ｏＯｏ八でも熱処理を与えない場合の６０
００八と同時のピンホール密度と耐圧が得られる。また
ソース・ドレイン配線もオフセットゲートとはならない
などの利点が生じる。

しかしながら第１図と第２図の比較からも分るようにチ
ャネル面、すなわちゲート絶縁膜１４と非晶質シリコン
層２とが接する面とソース・ドレイン配線７，８が同じ
面内にはないためにソースドレイン４，６とソース・ド
レイン配線７，８との間には非晶質シリコン層２の膜厚
に相当する直列抵抗成分が存在する。この直列抵抗は負
帰還によってＭＯＳ）う／ジスタの相互コンダクタンス
を低下させるのでゲート絶縁膜１４の膜厚を薄くするこ
とによって得られる効果を一部相殺してしまう。

またゲート絶縁膜１４を１０００八以下にすると高温熱
処理を与えても急激にピンホール密度が増加する堆積膜
固有の限界や、高温熱処理によってモリブデンと酸化シ
リコン膜との密着性が悪くなり剥離が生じ易いこと、さ
らには絶縁性基板に高価な石英板を用いねばならない制
約などが問題点として残る。□ 本発明は上記した問題点に鑑みなされたものであり、低
温でより薄いゲート絶縁膜を形成可能として性能の優れ
たＭＯＳ）ランジスタを得ることを目的とする。本発明
の要点はプラズマ陽極酸化と高い導電性を有する金属層
の導入にある。

プラズマ陽極酸化は酸素プラズマを電界による輸送で試
料に到達させ、試料表面で試料を酸化する新しい手法の
酸化方法である。酸化時に加速エネルギーによる発熱も
あるが酸化条件によって試料表面の温度を３００Ｃ以下
に保持するのは容易である。むしろ酸素プラズマを輸送
させる手段が問題である。

単結晶シリコンでは基板中を表面から裏面に向けて電流
を流すことが可能であるが絶縁性基板上に被着された非
晶質シリコンでは非晶質シリコンに沿って電流を流すた
めの電極を設置せねばならず電極を設置しても非晶質シ
リコンの抵抗率がＮＯ８トランジスタを構成できる範囲
の不純量を含んでいる場合には１０７〜１０１０Ω国と
極めて大きいために電流が流れに＜＜シたかってプラズ
マ陽極酸化は極めて長時間の酸化時間を必要とし実質的
には不可能である。また非晶質シリコンを島状に分離し
て被着しである場合も電流を流すことができないために
プラズマ陽極酸化はできない。

以上の観点から本発明者は絶縁性基板上に島状の非晶質
シリコンが被着されていてもプラズマ陽極酸化が可能と
なるＭＯＳ）ランジスタの製造方法を考案した。その要
点は高い導電性を有する金属層の導入にあり、第３〜６
図とともに本発明の実施例について説明する。

まず第３図ａに示すように絶縁性基板９例えばガラス板
１上に島状の非晶質シリコン層２を選択的に被着形成す
る。膜厚は１０００Å以上あれば十分である。ついで非
晶質シリコン層２の一部を含んで第１の金属層よりなる
ソース・ドレイ／配線７．８が選択的に被着形成される
。第１の金属層は食刻時に下地となる非晶質シリコンと
の選択比が大きく取れる例えば八βが最適で食刻材とし
ては熱燐酸が選ばれる。膜厚は３０００人もあれば十分
である。ソース・ドレイン配線７，８のいずれか一方は
絶縁性基板１０周辺にまで例えばスクライプグリッドを
径由し延長されて金属電極１６と接続される。酸素プラ
ズマの発生領域に対して正のバイアスが金属電極１６に
与えられプラズマ陽極酸化が実施される。圧力ｏ、１Ｔ
ｏｒｒ　、バイアスａｏｏＶ、基板温度３ｏＯＣで約３
時間後には第３図すに示したように八！で被覆されてい
ない比品質シリコン層２の表面には４００人の酸化シリ
コン膜１６が成長し、Ａ！よシなるソース・ドレイン配
線７．８上にもほぼ同じ厚さのアルミナ（Ａ１２ｏ３）
膜１７が成長する。プラズマ陽極酸化後、第３図Ｃに示
したようにフルミナ膜１７に開口部を設けてソース・ド
レイン配線７，８の一部を露出し、酸化シリコン膜１６
すなわちゲート酸化膜上には隣接したアルミナ膜１７の
一部を含んでゲート電極６が、また露出したソース・ド
レイン配線７，８を含んで多層配線７／　、　Ｂ　Ｉが
第２の金属層として選択的に被着形成されて本発明によ
るＭＯＳトランジスタが完成する。第２層金輌は非晶質
シリコンと直接接触しないのでその材質はかなシ広範囲
のものが使用可能であシ、もちろん八！でも一部に差し
支えない。アルミナ膜に開口部を設ける工程と第２層金
属の被着形成工程中にプラズマ陽極酸化時の電流経路と
して絶縁性基板１の周辺に延長されたソース・ドレイン
配線７゜８のいずれか一方は食刻によって適宜除去され
る。

あるいは第３図ｄに示したようにソース・ドレイン配線
７，８の形成後、窒化シリコン膜１８をソース・ドレイ
ン配ｍ７　ｊ　８上に選択的に被着形成しプラズマ陽極
酸化を行なってもよい。プラズマ陽極酸化後窒化シリコ
ン膜１８を除去しゲート電極６および多層配線７１　、
　ａｌを選択的に被着形成しても第３図Ｃと同一のＭＯ
Ｓ）ランシタが得られる。

第２の実施例は第３図ａに示した断面図と同様にチャネ
ルを構成する領域の非晶質シリコン層が露出されていな
ければならない。第１の実施例と同じマスクを用いても
支障はないか、チャネル部のみＡ１が残らないマスクの
方が酸化時間が短縮できて好都合である。プラズマ陽極
酸化によって非晶質シリコン層表面には酸化シリコン膜
が成長し、またへ２上にはアルミナ膜が成長する。プラ
ズマ陽極酸化後まずアルミナ膜を、ついでＡＩ！、を全
面にわたって除去し１．第４図に示したように酸化シリ
コン膜１６上にはゲート金属となる。また露出された非
晶質シリコン層すなわちソース・ドレイン４，６上には
ソース・ドレイン配線７，８となる金属層１例えばＡ２
層が選択的に被着形成される。このままではゲート電極
６とソース・ドレイン配線７，８の隙間に対応した領域
がオフセットとなるので、ｎ形不鈍物として例えば燐を
。

あるいはｐ形不鈍物として例えば硼素を含む不純物拡散
層１１．１２をイオン注入によって非晶質シリコン層２
０表面に選択的に形成して第２の実施例によるＭＯＳト
ランジスタが得られる。イオン注入に際してガード電極
がマスク作用を有するように５００ｏÅ以上の膜厚とな
っていることは言うまでもない。

第３の実施例においてはまず第６図ａに示したようにマ
スク作用を有する。例えば膜厚数１０００Ａの感光゛性
樹脂パターン１９を非晶質シリコン層２上に被着形成し
、イオン注入によって非晶質シリコン層２表面に不純物
層２０．２１を選択的に形成する。感光性樹脂１９の除
去後第６図すに示したように例えば八βよりなる第１の
金属層２２を全面に被着し、不純物層２０．２１の一部
を含んで不純物層が形成されていない非晶質シリコン層
が露出されるよう選択的食刻が行なわれる。先述したよ
うにプラズマ陽極酸化を行なうと露出された非晶質シリ
コン層表面には酸化シリコン膜が成長し、Ａ１層２２上
にはアルミナ膜が形成される。アルミナ膜ついでＡｊｉ
層２層外２面にわたって除去した後第６図Ｃに示したよ
うに酸化シリコン膜１６上にはゲート電極となる。また
露出した不純物層２０．２１上にはソース・ドレイン配
線７．８となる金属層が選択的に被着形成されて第３の
実施例によるＭＯＳ）ランジスタが完成する。

以上の説明からも分るように従来のように堆積された絶
縁性被膜ではなく本発明においては単結晶シリコンの場
合と同様に非晶質シリコンが直接酸化されてゲート酸化
膜が形成され、しかも高温熱酸化膜と同等の良好な膜質
がプラズマ陽極酸化によって与えられるので膜厚が５０
０Ａ程度でも耐圧は高くピンホールは皆無であった。ま
たチャネル面とソースドレイン配線とは同じ面内にある
ので第２図に示された従来例のように非晶質シリコン層
の厚みに相当する直列抵抗は生じない。

第１の実施例においてはオフセットゲート構造が回避さ
れているために非晶質シリコンの導電形が真性であれば
ｐ、ｎいずれ、のチャネル動作も可能で非晶質シリコン
ＭＯＳトランジスタの０ＭＯ８化も容易となっている。

第２の実施例においてはマスク枚数が最小となるので製
造方法が最も簡単である。

第３の実施例においては不純物層を介してソース・ドレ
イン配線が形成されるため、オーミック性の向上と接触
抵抗の低減において著しい改善が得られる。

本発明によってゲート絶縁膜、が薄くなった分に相当す
る相互コンダクタンスの増大が得られ、その改善比は１
０倍以上という大きな数値に達する。

このことは従来例を基準として考えればゲート絶縁膜に
改善がない場合には非晶質シリコン中の自由電子の移動
板が１ｃｔｌ／Ｖ−ｓｅ弓）ら１０め■・８００以上に
大きくなったことと等価であシ、この値は多結晶シリコ
ン中の自由電子の移動度を上回る大きさである。あるい
は見方を変えるとＭＯＳトランジスタのチャネル幅を九
以下に縮少しても従来と同等の性能が得られることを意
味し、非晶シリコンＭＯ８）ランジスタの集積回路化の
可能性を示唆するものである。

性能の向上以外にも全ての工程を３００Ｃ以下の低温で
なし得ることは工程の短縮と省電力化の点で、また絶縁
性基板に高価な石英板を使用しなくてもよいなどの点で
製造コストの低減も大きくなるなどの優れた効果が得ら
れる。

なお非晶質シリコンが堆積方法の改善やレーザアニール
などの処理によって一部多結晶化されても本発明の主旨
が適用されることは言うまでもない。また非晶質シリコ
ンの被着方法が任意であることも明らかであろう。

【図面の簡単な説明】

第１図、第２図は従来例におけるＭＯＳ型半導体装置の
断正面図、第３図、第４図、第６図は本発明のＭＯＳ型
半導体装置およびその製造方法における非晶質シリコン
ＭＯ８）ランジスタの断正面図である。 １・・・・・・絶縁性基板、２・・・・・・非晶質シリ
コン層、３，１４・・・−・・ゲート絶縁膜、４，６・
・・・・・ソース・ドレイン、６・・・・・・ゲート電
極ｂｙｔ８■・・・・ソース・ドレイン１ｉＪＬ１１ｔ
１２・・・・φ・不純物拡散層、１６・・・・・・金属
電極、１６・・・・・・酸化シリコン膜、１７・・・・
・・アルミナ膜、１８・・・・・・・窒化シリコン膜、
１９・・・・・・感光性樹脂。 ２０２１・・・・・・不純物拡散層。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 ＠３５４ 第４図 ４　　Ｉ　　　Φ 第５図

Claims (1)

1. 【特許請求の範囲】 （１ン　　絶縁性基板上に島状の非単結晶シリコン層が
   選択的に被着形成され、非単結晶シリコン層表面が選択
   的にプラズマ陽極酸化されて酸化シリコン膜とな）、酸
   化シリコン膜上にはゲート電極となＭＯＳ型半導体装置
   。 （２）第１の金属層よりなるソース・ドレイン配線の表
   面がプラズマ陽極酸化されて酸化シリコン膜に隣接する
   酸化されたソース・ドレイン配線の一部を含んで酸化シ
   リコン膜上に第２の金属層よりなるゲート電極が選択的
   に被着形成されていると（３）ゲート電極とソース・ド
   レイン配線が同一の金属よシなり、ゲート電極とソース
   ・ドレイン配線との隙間に対応した非単結晶シリコン層
   表面に不純物層が形成されていることを特徴とする特許
   請求の範囲第１項記載のＭＯＳ型半導体装置。 （４）酸化シリコン膜の一部と重なシあうように非単結
   晶シリコン層表面に不純物層が形成され、不純物層の一
   部と重なりあうように酸化シリコン膜上にゲート電極と
   なる金属層が選択的に被着形成されていることを特徴と
   する特許請求の範囲第１項記載のＭＯＳ型半導体装置。 （６）絶縁性基板上に選択的に島状の非結晶シリコン層
   を被着形成する工程と、ソース・ドレイン配線となる第
   １の金属層を選択的に被着形成する工程と、プラズマ陽
   極酸化によって第１の金属層表面に金属酸化膜を形成す
   ると同時に非単結晶シリコン層上に酸化シリコン膜を選
   択的に形成する工程と、隣接する酸化された第１の金属
   層の一部を含んで酸化シリコン膜上にゲート電極となる
   第２の金属層を選択的に被着する工程とからなるＭＯＳ
   型半導体装置の製造方法。 （６）絶縁性基板上に選択的に島状の非単結晶シリコン
   層を被着形成する工程と、全面に第１の金属層を被着す
   る工程と、第１の金属層を選択的に除去してチャネル領
   域を構成する非単結晶シリコン層を露出する工程と、プ
   ラズマ陽極酸化によって第１の金属層表面に金属酸化膜
   を形成すると同時に非単結晶シリコン層上に選択的に酸
   化シリコン膜を形成する工程と、金属酸化膜および第１
   の金属層を除去する工程と、酸化シリコン膜および露出
   された非単結晶シリコン層上にゲート電極およびソース
   ・ドレイン配線となる第２の金属層を選択的に被着形成
   する工程と、ゲート電極とソースドレイン配線との隙間
   に対応した非単結晶シリコン層表面にイオン注入によっ
   て不純物層を形成する工程とからなるＭＯ８型半導体装
   置の製造方法。 （η　絶縁性基板上に選択的に島状の非単結晶シリコン
   層を被着形成する工程と、非単結晶シリコン層表面にイ
   オン注入によって不純物層を形成する工程と、全面に第
   １の金属層を被着する工程と。 第１の金属層を部分的に除去し不純物層の一部を含んで
   チャネル領域を構成する非単結晶シリコン層を露出する
   工程と、プラズマ陽極酸化によって第１の金属層表面に
   金属酸化膜を形成すると同時に非単結晶シリコン層上に
   選択的に酸化シリコン膜を形成する工程と、金属酸化膜
   および第１の金属層を除去する工程と、酸化シリコン膜
   および露出された不純物層上にゲート電極およびソース
   ・