JP2598922B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2598922B2 JP2598922B2 JP62255947A JP25594787A JP2598922B2 JP 2598922 B2 JP2598922 B2 JP 2598922B2 JP 62255947 A JP62255947 A JP 62255947A JP 25594787 A JP25594787 A JP 25594787A JP 2598922 B2 JP2598922 B2 JP 2598922B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- forming
- insulating layer
- gate electrode
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000010409 thin film Substances 0.000 title claims description 6
- 239000010408 film Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 12
- 239000007800 oxidant agent Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims 1
- 229910001887 tin oxide Inorganic materials 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本考案は液晶表示素子、イメージセンサー及び発光表
示等に利用する薄膜トランジスタ（以下TFTと称する）
の製造方法に関する。
示等に利用する薄膜トランジスタ（以下TFTと称する）
の製造方法に関する。
従来のTFT製造方法はガラス基板上にゲート電極を形
成し、CVD法、スパッタ法、蒸着法、陽極酸化法でゲー
ト絶縁膜を成膜し、更に半導体膜を成膜し、ゲート端子
上のゲート絶縁膜、半導体膜をエッチングし、その後に
ソース電極とドレイン電極を形成している。
成し、CVD法、スパッタ法、蒸着法、陽極酸化法でゲー
ト絶縁膜を成膜し、更に半導体膜を成膜し、ゲート端子
上のゲート絶縁膜、半導体膜をエッチングし、その後に
ソース電極とドレイン電極を形成している。
ところが従来のTFTの製造方法においてゲート絶縁膜
をCVD法、スパッタ法、蒸着法、陽極酸化法で成膜して
いるので、ピンホールフリーで薄いゲート絶縁膜を量産
することが極めて困難である。
をCVD法、スパッタ法、蒸着法、陽極酸化法で成膜して
いるので、ピンホールフリーで薄いゲート絶縁膜を量産
することが極めて困難である。
また、ゲート端子上のゲート絶縁膜、半導体膜のエッ
チングを必要としているため、ゲート端子を形成する工
程が、大変複雑化したものとなっている。
チングを必要としているため、ゲート端子を形成する工
程が、大変複雑化したものとなっている。
本発明は上記従来の課題を解決するためのものであ
り、ピンホールフリーで薄くまた均一な厚さのゲート絶
縁層を容易に形成し、またゲート端子を酸化剤に浸漬し
ても絶縁層にならない材料によって形成することによっ
てエッチングを不要とし、効率よくまた容易にゲート端
子を形成できる薄膜トランジスタの製造方法を提供する
ことを目的としている。
り、ピンホールフリーで薄くまた均一な厚さのゲート絶
縁層を容易に形成し、またゲート端子を酸化剤に浸漬し
ても絶縁層にならない材料によって形成することによっ
てエッチングを不要とし、効率よくまた容易にゲート端
子を形成できる薄膜トランジスタの製造方法を提供する
ことを目的としている。
本発明は、基板上にゲートバスおよびソースバスを酸
化剤に浸漬しても表面が絶縁層にならない材料で形成す
る工程と、前記基板上に前記ゲートバスに接続されるゲ
ート電極を形成する工程と、前記ゲート電極の表面を酸
化剤に浸漬させて前記ゲート電極の表面を酸化絶縁層に
変質させる工程と、前記ゲート電極の表面に半導体膜を
成膜する工程と、前記半導体膜上に、ソース電極とドレ
イン電極を形成する工程とを有することを特徴とするも
のである。
化剤に浸漬しても表面が絶縁層にならない材料で形成す
る工程と、前記基板上に前記ゲートバスに接続されるゲ
ート電極を形成する工程と、前記ゲート電極の表面を酸
化剤に浸漬させて前記ゲート電極の表面を酸化絶縁層に
変質させる工程と、前記ゲート電極の表面に半導体膜を
成膜する工程と、前記半導体膜上に、ソース電極とドレ
イン電極を形成する工程とを有することを特徴とするも
のである。
また、前記ゲートバスと前記ソースバスが、ITOまた
はTOによって形成されることを特徴とするものである。
はTOによって形成されることを特徴とするものである。
この発明では例えば、Al、Mo、Cr、Ta、Ti等の金属膜
で形成したTFTゲート電極をHNO3、Ｈ2SO4、Ｈ3PO4、Ｈ2
CO3、Ｈ2Ｏ2等の酸化剤またはこれら酸化剤の混合液に
浸漬することによってゲート電極表面を酸化絶縁層に変
質させる。この時ゲート端子材料をゲート電極材料と異
なった物質例えばITOやTO等にしておくことによってゲ
ート端子表面が絶縁層となることを防ぐことができる。
で形成したTFTゲート電極をHNO3、Ｈ2SO4、Ｈ3PO4、Ｈ2
CO3、Ｈ2Ｏ2等の酸化剤またはこれら酸化剤の混合液に
浸漬することによってゲート電極表面を酸化絶縁層に変
質させる。この時ゲート端子材料をゲート電極材料と異
なった物質例えばITOやTO等にしておくことによってゲ
ート端子表面が絶縁層となることを防ぐことができる。
本発明の一実施例を第１図ないし第７図に基づいて説
明する。
明する。
第１工程 第３図の平面図に示すように、絶縁基板１上に、IT
O、TO等のように酸化剤に浸漬してもその表面が絶縁層
にならない材料でゲート端子９、ゲートバス２、ソース
バス７を形成する。
O、TO等のように酸化剤に浸漬してもその表面が絶縁層
にならない材料でゲート端子９、ゲートバス２、ソース
バス７を形成する。
第２工程 第１工程で得られた基板上にAl、Mo、Cr、Ta、Ti等の
金属膜をスパッタ法や蒸着法で成膜したゲート電極をエ
ッチングして第４図の平面図に示すように加工する。
金属膜をスパッタ法や蒸着法で成膜したゲート電極をエ
ッチングして第４図の平面図に示すように加工する。
第３工程 第２工程で得られた基板をＨ2Ｏ2、Ｈ2CO3、HNO3、Ｈ
2SO4、Ｈ3PO4やこれらの混合液等の酸化物に浸漬して、
ゲート電極３の表面を第５図（ａ）の平面図及び第５図
（ｂ）の断面図のように酸化絶縁層４にする。
2SO4、Ｈ3PO4やこれらの混合液等の酸化物に浸漬して、
ゲート電極３の表面を第５図（ａ）の平面図及び第５図
（ｂ）の断面図のように酸化絶縁層４にする。
第４工程 第３工程で得られた基板上にａ−Si:H等の半導体膜を
CVD法によって成膜し第６図の断面図のようにエッチン
グ加工し、半導体膜５を形成する。
CVD法によって成膜し第６図の断面図のようにエッチン
グ加工し、半導体膜５を形成する。
第５工程 第４工程で得られた半導体膜４上にソース電極６及び
ドレイン電極８を第７図の断面図のように形成する。
ドレイン電極８を第７図の断面図のように形成する。
以上詳述した本発明によれば、ゲート電極表面を酸化
剤に浸漬することによって酸化絶縁層に変質させてい
る。このため、ピンホールフリーで薄くまた均一な厚さ
のゲート絶縁膜を有するTFTを製造することができる。
剤に浸漬することによって酸化絶縁層に変質させてい
る。このため、ピンホールフリーで薄くまた均一な厚さ
のゲート絶縁膜を有するTFTを製造することができる。
さらに、ゲート端子を酸化剤に浸漬しても絶縁層にな
らない材料で形成しているためゲート絶縁層を形成後、
従来のようにゲート端子上の絶縁層のエッチングをしな
くてもよい。このため、効率的でさらに容易にTFTを製
造することができる。
らない材料で形成しているためゲート絶縁層を形成後、
従来のようにゲート端子上の絶縁層のエッチングをしな
くてもよい。このため、効率的でさらに容易にTFTを製
造することができる。
第１図は本発明により製造した薄膜トランジスタの断面
図、第２図は同薄膜トランジスタの平面図、第３図は本
発明による第１工程で得られた基板の平面図、第４図は
本発明による第２工程で得られた基板の平面図、第５図
は本発明による第３工程で得られた基板の平面図（ａ）
と断面図（ｂ）、第６図は本発明による第４工程で得ら
れた基板の断面図、第７図は本発明による第５工程で得
られた基板の断面図である。
図、第２図は同薄膜トランジスタの平面図、第３図は本
発明による第１工程で得られた基板の平面図、第４図は
本発明による第２工程で得られた基板の平面図、第５図
は本発明による第３工程で得られた基板の平面図（ａ）
と断面図（ｂ）、第６図は本発明による第４工程で得ら
れた基板の断面図、第７図は本発明による第５工程で得
られた基板の断面図である。
Claims (3)
- 【請求項１】基板上にゲートバスおよびソースバスを酸
化剤に浸漬しても表面が絶縁層にならない材料で形成す
る工程と、前記基板上に前記ゲートバスに接続されるゲ
ード電極を形成する工程と、前記ゲート電極の表面を酸
化剤に浸漬させて前記ゲート電極の表面を酸化絶縁層に
変質させる工程と、前記ゲート電極の表面に半導体膜を
成膜する工程と、前記半導体膜上に、ソース電極とドレ
イン電極を形成する工程とを有することを特徴とする薄
膜トランジスタの製造方法。 - 【請求項２】前記ゲートバスと前記ソースバスが、酸化
インジウムスズまたは酸化スズによって形成される特許
請求の範囲第１項記載の薄膜トランジスタの製造方法。 - 【請求項３】前記酸化剤が、Ｈ2Ｏ2、Ｈ2CO3、HNO3、Ｈ
2SO4及びＨ3PO4またはこれらの混合液からなる特許請求
の範囲第１項記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62255947A JP2598922B2 (ja) | 1987-10-09 | 1987-10-09 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62255947A JP2598922B2 (ja) | 1987-10-09 | 1987-10-09 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0198263A JPH0198263A (ja) | 1989-04-17 |
| JP2598922B2 true JP2598922B2 (ja) | 1997-04-09 |
Family
ID=17285789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62255947A Expired - Lifetime JP2598922B2 (ja) | 1987-10-09 | 1987-10-09 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2598922B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5186968A (ja) * | 1975-01-29 | 1976-07-30 | Kyushu Nippon Electric | Handotaisochinoseizohoho |
| JPS5995514A (ja) * | 1982-11-25 | 1984-06-01 | Sharp Corp | 液晶表示装置の製造方法 |
-
1987
- 1987-10-09 JP JP62255947A patent/JP2598922B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0198263A (ja) | 1989-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100325079B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| US8053295B2 (en) | Liquid crystal display device and method of fabricating the same | |
| EP0301571B1 (en) | Thin film transistor array | |
| US4684435A (en) | Method of manufacturing thin film transistor | |
| KR20020032533A (ko) | 반도체 디바이스와 패턴 형성 방법 | |
| KR970010774B1 (ko) | 액정표시장치용 박막트랜지스터 및 이의 결함제거방법 | |
| JPH0580650B2 (ja) | ||
| JP2598922B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04217370A (ja) | 薄膜トランジスタのゲ−ト電極およびその製造方法 | |
| JPH0284775A (ja) | 縦型薄膜トランジスタの製造方法 | |
| JPH11233780A (ja) | 半導体素子の製造方法と液晶表示パネル | |
| JPH02139972A (ja) | 半導体装置の製造方法 | |
| JPH03240027A (ja) | 表示装置 | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| JP2986937B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| KR100341124B1 (ko) | 고개구율 및 고투과율 액정 표시 장치의 제조방법 | |
| JPH06250217A (ja) | 半導体装置の製造方法 | |
| JPH01255829A (ja) | アルミニウムとｉｔｏとの多層配線 | |
| KR940000911A (ko) | 액정표시소자 및 제조방법 | |
| JPH0548106A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH01160056A (ja) | 薄膜電界効果型トランジスタの製造方法 | |
| JPH0221663A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03265141A (ja) | 薄膜トランジスタの製造方法 | |
| KR100305734B1 (ko) | 액정표시소자의제조방법 | |
| JP2001033826A (ja) | 薄膜トランジスタパネル及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |