JPS63119580A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁性基板上に形成する薄膜トランジスタの
Ｗ造及びその製造方法に関する。

〔従来の技術〕

近年・液晶フラットディスプレイ・エレクトロルミネッ
センスディスプレイ・イメージセンサ−等の駆動デバイ
スとして薄膜トランジスタが用いられている、薄膜トラ
ンジスタは、大面積が低コストで形成できる点に特徴が
あシ、安くて平面性の良いガラスを基板とするような低
温プロセスが不可決である。しかし低温プロセスでは、
高温処理ができないため、ゲート電極をマスクにするイ
オン打込み法によってソース・ドレイン領域全形成する
ような自己整合技術は使えない。

そこで、従来より自己整合の方法として紹介されている
ものとして、 ！、Ｋｏｄａｔｙｕｘ　　ｅｔａＪ、：　　工Ｅ］ＩＤ
Ｋ　　Ｅノｅｔｃｔｒｏｘ　　Ｄｅｖｉｃｅ　　Ｌｅｔ
ｔｅｒｓ。

Ｖｏｌ、ＸＤＬ−３，Ａ　７．　ｐ１８７−１８９．１
９８２川井他：電子通信学会技術研究報告ＶｏＬ８３，
１６８ＥＤ８３−７０　ｐ４７−５２．１９８３奥村：
公開特許公報、昭６１−８０８６１がある。

従来のこれらの報告の自己整合型薄膜トランジスタは、
第２図に示すごとくゲート電極１９．ゲート絶縁膜加、
半導体薄＠２１．ソース・ドレイン用薄膜ｎ、２３が順
次積層されており、典型的な非晶質半導体薄膜トランジ
スタの場合である。

〔発明が解決しようとする問題点〕

しかし、前述の従来技術による非晶質薄膜トランジスタ
は移動度が小さく、十分なＯＮ電流を得るためには、チ
ャンネル幅を著しく大きくする必要があって、微細化が
困難である。

そこで本発明は、このような問題点を解決するもので、
その目的とするところは、非晶質よりも移動度の高い多
結晶質半導体薄膜を用いて、自己整合性を有する薄膜ト
ランジスタ全低温で製造する方法を提供することにある
。

ｃ問題点を解決するための手段〕 本発明は、絶縁性基板上に、オーミック接触用半導体薄
膜または導体膜と第１．第２のリフトオフ用薄膜を順次
積層し、ソース・ドレイン領ｂ！ｌ！をバターニングす
る工程と、半導体膜＠を堆積し。

ソース・ドレイン領域上の半導体薄膜と第２のリフトオ
フ用薄ｌｉｔリフトオフで除去する工程と。

ソース・ドレイン間の半導体膜＠を残して他の半導体薄
ＷＸｔエツチングして除去する工程と、ゲート絶縁膜、
ゲート電極用薄膜を順次積層して、ソース・ドレイン領
域上のゲート絶縁膜とゲート電極用薄膜と第１のリフト
オフ用薄膜をリフトオフで除去する工程とゲート電極を
残して、他のゲート電極用薄膜をエツチングして除去す
る工程と。

被ふく用絶縁膜全堆積する工程と、各端子取り出し用の
コンタクトホールを開口する工程とからなることを特徴
とする。

〔作用〕

本発明によれば、ソース・ドレイン領域とにパターニン
グされる第１．第２のす７トオフ用薄膜が、後で堆積さ
れる半導体薄膜とゲート絶縁膜とゲート電極用薄＠全リ
フトオフで除去するために。

ソース・ドレイン領域とゲート電極とで自己整合性を有
することになる。

特に、第１のり７トオフ用薄膜のソース・ドレイン領域
からの内側へのエツチング量がソース・ドレイン領域と
ゲート電極間に生ずるゲート絶縁膜による重なシ容量の
大小を決定する。すなわちエッチ量が大きくなればなる
ほど重なり容量は増大する傾向にある。

〔実施列〕

第１ｒ！１Ａｂ）−Ｃ＆）は、多結晶シリコン薄膜を半
導体膜とする場合の本発明の薄膜トランジスタの製造方
法の実施列を示している。第１図ｒａ＞において。

ガラスやセラミックスのような絶縁性基板１上にソース
・ドレイン領域となるオーミック接触用半導体薄膜２と
第１のリフトオフ用ｒＩｔ膜３と第２のり７トオフ用薄
［４ｔ−積層する１次に、レジスト５にて第２のリフト
オフ用薄膜４．第１のリフトオフ用薄膜３．オーミック
接触用半導体膜＠２を順次エツチングして、ソース領域
６とドレイン領域７を形成する（第１図＜ｂ））　、次
に第１図（ｃ）に示すごとく再度第２のリフトオフ用薄
膜３をエツチングしてから、第１のリフトオフ用薄膜２
もエツチングする。このときできれば第２のり７トオフ
用薄＠３がオーバーハング状態になるように第１のリフ
トオフ用薄膜をオーバーエツチングした方かり７トオフ
のとき都合がよい。

次に、多結晶シリコン薄膜８ｔ−堆積して（第１図（メ
）から、第１のリフトオフ用膜＠３をエッチングし、ソ
ース・ドレイン領域６．７）：に位置する多結晶シリコ
ン薄膜８をす７トオフによフ除去してから、ソース・ド
レイン間の半導体膜＠を残して他の半導体薄膜をエツチ
ングして除去する。

（第１図（＃）） この上に、ゲート絶縁１１９とゲート電極用薄膜１０ｔ
−積層して（第１図Ｖ））、第１のリフトオフ用膜［２
ｔ″エツチングし、ソース・ドレイン領域６．７）、に
位置するゲート絶縁膜９とゲート電極用薄１［１０’ｉ
す７トオフにより除去してから（第１図ω））ゲート電
極１１’を残して、他のゲート電極用宵［１０ｅエツチ
ングして除去する。（第１図（ｈ））次に、被ふく用絶
縁膜１２を堆積しく第１図（ｉ））端子取多出し用のコ
ンタクトホール１３’に開口して（第１図ω）、導体Ｗ
Ｘを堆積し、ソース電極端子１４ドレイン電極端子１５
．ゲート電極端子１６？形成して薄膜トランジスタが完
成する。

第１のり７トオフ用薄＠２としては、Ｃｒ、Ｎｉ、Ｔｔ
、Ｍｏ等が使え、第２のり７トオフ用薄膜３としては、
Ａｕ＋ＥｉＯ＠等の絶縁膜を使用することが可能である
。

また、第１図＜ｋ）で示されるソース・ドレイン領域６
，７とゲート電極１１との重な９幅１７は、第１図（Ｃ
）で示される第１のリフトオフ川原＠２のオーバーエッ
チの長さ１８でほぼ決定されるため、オーバーエッチの
量を調整することでソース・ドレイン領域６，７とゲー
ト電極１１との重な）容量を適正化することが可能であ
る。

〔発明の効果〕

以上述べたように本発明によれば次のような効果を有す
る。

（１）自己整合性を有するため、基板の伸縮による合せ
精度を考える必要がなく、大面積基板の使用が可能で低
コストが実現できる。

セ）従来の自己整合技術は、非晶質半導体薄膜トランジ
スタの場合であったが１本発明は主に多結晶質半導体薄
膜トランジスタの場合に適し、移動度が高い高速デバイ
スに適用可能である。

（３）工程が簡略で量産に適する。

【図面の簡単な説明】 第１図（Ｇ）〜（Ｊｃ）は、本発明の自己整合型多結晶
シリコン薄膜トランジスタの製造方法の実施同図である
。 第２図は、従来の自己整合型非晶質シリコン薄膜トラン
ジスタの断面構造図である。 １・・・絶縁性基板 ２拳・・オーミック接触用半導体薄膜 ３１１・・第１のリフトオフ用薄膜 ４・・・第２のリフトオフ用薄膜 ５１・レジスト ６・・・ソース領域 ７＠拳・ドレイン領域 ８・・・多結晶シリコン薄膜 ９拳・・ゲート絶縁膜 １０・・・ゲート１を極用薄膜 Ｌｌ　”・・ゲニト電極 １２・・・披ふぐ用絶縁膜 【３・・・コンタクトホール １４・・・ソース電鳳端子 １５・・・ドレイン電極端子 Ｌ６・・・ゲート電極端子 １７・・・ソース・ドレイン領域とゲート電極との重な
り幅 １８・・−第１のリフトオフ用薄膜のオーバーエッチの
長さ １９・・・ゲート電極 加・拳・ゲート絶縁膜 ２１・・・半導体薄膜 ρ・・・ソース薄膜 羽・・・ドレイン薄膜 以　　　と 出願人　セイコーエプソン株式会社 −八 〇Ｊ　　　　　　　　や　　　　　　　−一第１　図

Claims (2)

【特許請求の範囲】
1. （１）絶縁性基板上に、オーミック接触用半導体膜また
   は導体膜と第１、第２のリフトオフ用薄膜を順次積層し
   、ソース・ドレイン領域をパターニングする工程と、半
   導体薄膜を堆積し、ソース・ドレイン領域上の半導体薄
   膜と第２のリフトオフ用薄膜をリフトオフで除去する工
   程と、ソース・ドレイン間の半導体薄膜を残して他の半
   導体薄膜をエッチングして除去する工程とゲート絶縁膜
   ・ゲート電極用薄膜を順次積層して、ソース・ドレイン
   領域上のゲート絶縁膜とゲート電極用薄膜と、第１のリ
   フトオフ用薄膜をリフトオフで除去する工程と、ゲート
   電極を残して他のゲート電極用薄膜をエッチングして除
   去する工程と、被ふく用絶縁膜を堆積する工程と、各端
   子取り出し用のコンタクトホールを開口する工程と、導
   体膜を堆積しパターニングして、ソース・ドレインゲー
   ト電極端子を形成する工程からなることを特徴とする薄
   膜トランジスタの製造方法。
2. （２）ソース・ドレイン領域上にパターニングされてい
   る前記第１、第２のリフトオフ用薄膜は、ソース・ドレ
   イン用の半導体膜または導体膜よりも、サイドエッチに
   より内側に形成されており、第２のリフトオフ用薄膜の
   サイドエッチ量により、ソース・ドレイン領域とゲート
   電極との重なり容量を制御することを特徴とする特許請
   求の範囲第一項記載の薄膜トランジスタの製造方法。