KR970071844A - 퓨즈 링크를 사용한 집적회로 메모리 - Google Patents

퓨즈 링크를 사용한 집적회로 메모리 Download PDF

Info

Publication number
KR970071844A
KR970071844A KR1019970015851A KR19970015851A KR970071844A KR 970071844 A KR970071844 A KR 970071844A KR 1019970015851 A KR1019970015851 A KR 1019970015851A KR 19970015851 A KR19970015851 A KR 19970015851A KR 970071844 A KR970071844 A KR 970071844A
Authority
KR
South Korea
Prior art keywords
integrated circuit
memory
circuit
fuse
memory cells
Prior art date
Application number
KR1019970015851A
Other languages
English (en)
Other versions
KR100484584B1 (ko
Inventor
에이. 휠러스 리차드
디. 헤이벌코스 토드
더불유. 존스 케니쓰
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR970071844A publication Critical patent/KR970071844A/ko
Application granted granted Critical
Publication of KR100484584B1 publication Critical patent/KR100484584B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/835—Masking faults in memories by using spares or by reconfiguring using programmable devices with roll call arrangements for redundant substitutions

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

집적 회로 메모리(140)는 스캔가능한 플립-플롭(25)에 결합된 프로그램 가능한 퓨즈(20)를 포함한다. 프로그램 가능한 퓨즈(20) 및 스캔가능한 플립-플롭(25)은 스캔 체인 내에 제공되고, 보상(여분의) 정보, 웨이퍼로트 번호 및 웨이퍼 수, 웨이퍼 상의 다이 위치, 또는 패키지 시험 동안 또는 패키지 시험 후에 사용할 수 있는 기타 다른 정보와 같이, 집적 회로 메모리(140)에 대한 특정 정보를 프로그래밍하기 위해서 사용된다.

Description

퓨즈 링크를 사용한 집적회로 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일 구체예에 따른 스캔 체인(scan chain)의 블록도이다.

Claims (3)

  1. 스캔 시험을 실행하기 위한 집적회로 메모리(140)에 있어서, 집적회로(140)에 관련된 미리정한 정보를 저장하기 위한 퓨즈 회로(21); 및 집적회로 메모리(140)가 시험 모드에 있을때, 미리정한 정보를 선택적으로 제공하기 위한, 퓨즈 회로(20)에 결합된 래치회로(26)를 포함하는 것을 특징으로 하는 집적회로 메모리(140).
  2. 여분(redundancy)을 갖는 집적회로 메모리(140)에 있어서, 입력신호를 수신하기 위한 입력단자와, 다수의 직렬로 연결된 레지스터(registers), 및 어드레스 신호를 제공하기 위한 출력단자를 갖는 시프트 레지스터(100)와; 어드레스 신호를 수신하고, 그에 응답하여, 디코드된 어드레스 신호를 제공하기 위한, 시프트 레지스터(100)에 결합된 디코더 회로(101)와; 디코드된 어드레스 신호에 응답하여, 집적회로 메모리(140)에 관한 미리정한 정보를 포함하는 저장된 퓨즈정보를 제공하기 위한 어드레스 가능한 퓨즈회로(103); 및 시험모드에 있는 집적회로 메모리(140)에 응답하여, 저장된 퓨즈 정보를 제공하기 위한, 어드레스 가능한 퓨즈 회로(103)에 결합된 래치 회로(latch circuit; 111)를 포함하는 것을 특징으로 하는 집적회로 메모리(140).
  3. 집적회로 메모리(140)는 JTAG(조인트 테스트 액션 그룹)경계-스캔 시험 표준에 따라 경계 스캔 시험을 실행하는, 여분을 갖는 집적 회로 메모리(140)에 있어서, 행과 열로 조직된 다수의 메모리 셀(143)과; 다수의 메모리 셀(143)의 결함있는 열을 교체하기 위한 메모리 셀의 여분의 열(163)과; 다수의 메모리 셀(143)의 결함있는 열을 메모리 셀의 여분의 열(163)로 대체할때 메모리 셀의 여분의 열(163)을 어드레싱하기 위한 여분의 정보를 저장하기 위한 퓨즈 회로(105); 및 집적 회로 메모리(140)가 시험 모드에 있을때 여분의 정보를 선택적으로 제공하기 위한, 퓨즈 회로(1050에 결합된 래치회로(111)를 포함하는 것을 특징으로 하는 집적 회로 메모리(140)
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970015851A 1996-04-29 1997-04-28 스캔테스팅을구현하는집적회로메모리및리던던시를갖는집적회로메모리 KR100484584B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/641,151 US5677917A (en) 1996-04-29 1996-04-29 Integrated circuit memory using fusible links in a scan chain
US641,151 1996-04-29

Publications (2)

Publication Number Publication Date
KR970071844A true KR970071844A (ko) 1997-11-07
KR100484584B1 KR100484584B1 (ko) 2005-08-10

Family

ID=24571152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970015851A KR100484584B1 (ko) 1996-04-29 1997-04-28 스캔테스팅을구현하는집적회로메모리및리던던시를갖는집적회로메모리

Country Status (5)

Country Link
US (1) US5677917A (ko)
EP (1) EP0805451A3 (ko)
JP (1) JP3968148B2 (ko)
KR (1) KR100484584B1 (ko)
TW (1) TW328595B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443508B1 (ko) * 2001-12-21 2004-08-09 주식회사 하이닉스반도체 반도체 메모리 모듈

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668818A (en) * 1996-08-06 1997-09-16 Hewlett-Packard Co. System and method for scan control of a programmable fuse circuit in an integrated circuit
TW389908B (en) * 1998-01-16 2000-05-11 Winbond Electronics Corp Patching method capable of reducing the additional leakage current caused by manufacturing defects
US6268228B1 (en) 1999-01-27 2001-07-31 International Business Machines Corporation Electrical mask identification of memory modules
JP2000311496A (ja) * 1999-04-28 2000-11-07 Nec Corp 冗長アドレス設定回路及びこれを内蔵した半導体記憶装置
DE19921868C2 (de) * 1999-05-11 2001-03-15 Siemens Ag Schaltungsanordnung zur Kontrolle von Zuständen einer Speichereinrichtung
KR100376265B1 (ko) * 1999-12-29 2003-03-17 주식회사 하이닉스반도체 모스 구조의 안티퓨즈를 이용한 메모리 리페어 회로
US7173867B2 (en) * 2001-02-02 2007-02-06 Broadcom Corporation Memory redundancy circuit techniques
US8164362B2 (en) * 2000-02-02 2012-04-24 Broadcom Corporation Single-ended sense amplifier with sample-and-hold reference
US6433405B1 (en) * 2000-03-02 2002-08-13 Hewlett-Packard Company Integrated circuit having provisions for remote storage of chip specific operating parameters
DE10018013A1 (de) * 2000-04-11 2001-10-18 Infineon Technologies Ag Integrierte Halbleiterschaltung, insbesondere Halbleiter-speicheranordnung und Verfahren zum Betrieb derselben
US6671834B1 (en) * 2000-07-18 2003-12-30 Micron Technology, Inc. Memory redundancy with programmable non-volatile control
US6829737B1 (en) 2000-08-30 2004-12-07 Micron Technology, Inc. Method and system for storing device test information on a semiconductor device using on-device logic for determination of test results
KR100389040B1 (ko) * 2000-10-18 2003-06-25 삼성전자주식회사 반도체 집적 회로의 퓨즈 회로
DE10063688A1 (de) 2000-12-20 2002-07-18 Infineon Technologies Ag Schaltungsanordnung zur Ansteuerung einer programmierbaren Verbindung
KR100384061B1 (ko) * 2001-02-12 2003-05-14 삼성전자주식회사 반도체 메모리 장치에 적용되는 센스 증폭기의 제로 마진인에이블 조절 장치 및 방법
US6981175B2 (en) * 2001-09-28 2005-12-27 Infineon Technologies Ag Memory and method for employing a checksum for addresses of replaced storage elements
KR100405595B1 (ko) * 2001-10-31 2003-11-14 엘지전자 주식회사 소자 퓨징 장치
US6603690B1 (en) * 2002-03-06 2003-08-05 International Business Machines Corporation Low-power static column redundancy scheme for semiconductor memories
US6943560B1 (en) * 2002-06-27 2005-09-13 Cypress Semiconductor Corp. Method to facilitate testing of laser fuses
US6943575B2 (en) * 2002-07-29 2005-09-13 Micron Technology, Inc. Method, circuit and system for determining burn-in reliability from wafer level burn-in
DE60222891T2 (de) * 2002-08-13 2008-07-24 Stmicroelectronics S.R.L., Agrate Brianza Nichtflüchtige Speichervorrichtung und Selbstreparatur-Verfahren
JP4048884B2 (ja) * 2002-09-10 2008-02-20 セイコーエプソン株式会社 ヒューズ回路及び表示駆動回路
US6882583B2 (en) * 2003-04-30 2005-04-19 International Business Machines Corporation Method and apparatus for implementing DRAM redundancy fuse latches using SRAM
US7145370B2 (en) * 2003-09-05 2006-12-05 Impinj, Inc. High-voltage switches in single-well CMOS processes
JP3843974B2 (ja) * 2003-09-29 2006-11-08 セイコーエプソン株式会社 表示駆動回路
US7162673B2 (en) * 2003-11-14 2007-01-09 Integrated Device Technology, Inc. Scan chain registers that utilize feedback paths within latch units to support toggling of latch unit outputs during enhanced delay fault testing
US7242614B2 (en) * 2004-03-30 2007-07-10 Impinj, Inc. Rewriteable electronic fuses
US7177182B2 (en) * 2004-03-30 2007-02-13 Impinj, Inc. Rewriteable electronic fuses
US7388420B2 (en) * 2004-03-30 2008-06-17 Impinj, Inc. Rewriteable electronic fuses
US7283390B2 (en) 2004-04-21 2007-10-16 Impinj, Inc. Hybrid non-volatile memory
KR100618696B1 (ko) 2004-04-28 2006-09-08 주식회사 하이닉스반도체 인식 정보를 갖는 메모리 장치
US8111558B2 (en) * 2004-05-05 2012-02-07 Synopsys, Inc. pFET nonvolatile memory
US7257033B2 (en) * 2005-03-17 2007-08-14 Impinj, Inc. Inverter non-volatile memory cell and array system
US7679957B2 (en) * 2005-03-31 2010-03-16 Virage Logic Corporation Redundant non-volatile memory cell
JP2006331571A (ja) * 2005-05-27 2006-12-07 Matsushita Electric Ind Co Ltd 半導体装置
US7395470B2 (en) * 2005-06-09 2008-07-01 International Business Machines Corporation Method, apparatus, and computer program product for diagnosing a scan chain failure employing fuses coupled to the scan chain
JP4899557B2 (ja) * 2006-03-17 2012-03-21 富士通セミコンダクター株式会社 半導体装置
US8122307B1 (en) 2006-08-15 2012-02-21 Synopsys, Inc. One time programmable memory test structures and methods
KR100800383B1 (ko) * 2006-08-18 2008-02-01 삼성전자주식회사 시프트 레지스터 및 시프트 레지스터에 전기적 퓨즈를적용하는 방법
JP5102473B2 (ja) * 2006-10-02 2012-12-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 多目的ｅヒューズ・マクロのシステムおよび方法
KR20080035208A (ko) * 2006-10-18 2008-04-23 삼성전자주식회사 퓨즈 커팅 정보들을 순차적으로 출력하는 반도체 장치 및테스트 시스템
US7707466B2 (en) * 2007-02-23 2010-04-27 Freescale Semiconductor, Inc. Shared latch for memory test/repair and functional operations
US7719896B1 (en) 2007-04-24 2010-05-18 Virage Logic Corporation Configurable single bit/dual bits memory
US8041210B2 (en) * 2007-04-30 2011-10-18 Finisar Corporation Parallel high-speed communication links with redundant channel architectures
US7560965B2 (en) * 2007-04-30 2009-07-14 Freescale Semiconductor, Inc. Scannable flip-flop with non-volatile storage element and method
US7894261B1 (en) 2008-05-22 2011-02-22 Synopsys, Inc. PFET nonvolatile memory
JP5422259B2 (ja) * 2009-05-18 2014-02-19 新日本無線株式会社 トリミング回路
KR101718458B1 (ko) * 2010-11-15 2017-03-22 삼성전자 주식회사 퓨즈 어레이를 갖는 반도체 장치 및 그 동작방법
US10044371B2 (en) * 2015-08-28 2018-08-07 Qualcomm Incorporated Systems and methods for repair rate control for large erasure coded data storage
CN109147857B (zh) * 2017-06-15 2020-11-13 华邦电子股份有限公司 熔丝阵列和存储器装置
US20190250208A1 (en) * 2018-02-09 2019-08-15 Qualcomm Incorporated Apparatus and method for detecting damage to an integrated circuit
CN113436660B (zh) 2020-03-23 2022-05-24 长鑫存储技术有限公司 锁存电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4346459A (en) * 1980-06-30 1982-08-24 Inmos Corporation Redundancy scheme for an MOS memory
JPS59210596A (ja) * 1983-05-13 1984-11-29 Hitachi Ltd 半導体記憶装置
US4853946A (en) * 1986-11-14 1989-08-01 Picker International, Inc. Diagonostic service system for CT scanners
JPH07105159B2 (ja) * 1989-11-16 1995-11-13 株式会社東芝 半導体記憶装置の冗長回路
KR940007241B1 (ko) * 1992-03-09 1994-08-10 삼성전자 주식회사 반도체 메모리 장치의 로우 리던던시장치
US5365310A (en) * 1993-07-30 1994-11-15 Xerox Corporation Remote diagnosis of copy quality defects
JP3530574B2 (ja) * 1994-05-20 2004-05-24 株式会社ルネサステクノロジ 半導体記憶装置
US5668818A (en) * 1996-08-06 1997-09-16 Hewlett-Packard Co. System and method for scan control of a programmable fuse circuit in an integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443508B1 (ko) * 2001-12-21 2004-08-09 주식회사 하이닉스반도체 반도체 메모리 모듈

Also Published As

Publication number Publication date
EP0805451A3 (en) 1999-03-10
EP0805451A2 (en) 1997-11-05
JP3968148B2 (ja) 2007-08-29
KR100484584B1 (ko) 2005-08-10
US5677917A (en) 1997-10-14
JPH1055698A (ja) 1998-02-24
TW328595B (en) 1998-03-21

Similar Documents

Publication Publication Date Title
KR970071844A (ko) 퓨즈 링크를 사용한 집적회로 메모리
KR100265765B1 (ko) 빌트인 셀프 테스트 회로를 구비한 결함구제회로 및 이를 사용한 결함구제방법
US7434129B2 (en) Partial good integrated circuit and method of testing same
US5961653A (en) Processor based BIST for an embedded memory
US6065141A (en) Self-diagnosable semiconductor memory device having a redundant circuit and semiconductor apparatus having the same in which the memory device cannot be accessed from outside the semiconductor apparatus
US7707466B2 (en) Shared latch for memory test/repair and functional operations
KR920005798A (ko) 반도체 집적회로
KR960002370A (ko) 반도체 메모리 장치의 리던던시 회로
US7310278B2 (en) Method and apparatus for in-system redundant array repair on integrated circuits
KR910005321A (ko) 반도체 기억장치
KR970071288A (ko) 메모리 시스템 및 그것에 이용되는 반도체 기억 장치
KR950009279A (ko) 메모리 시험을 실시하는 반도체 메모리 장치
KR100790428B1 (ko) 비동기 리셋회로 시험
KR940003081B1 (ko) 순서동작형 논리회로 디바이스
US5835431A (en) Method and apparatus for wafer test of redundant circuitry
KR20020074511A (ko) 데이터 메모리 용장 로직용 테스트가능 롬 칩
KR20010070275A (ko) 자기진단 테스트 기능을 갖는 반도체 집적회로장치 및 그테스트 방법
KR910014809A (ko) 논리 시뮬레이션 방법
US6384665B2 (en) Method and circuitry for soft fuse row redundancy with simple fuse programming
JP6925751B2 (ja) 半導体装置とそのテスト方法
JPH04123400A (ja) 半導体集積回路
JPH04147500A (ja) 半導体集積回路のテスト回路
JPH0262800A (ja) 半導体集積回路
KR910003680A (ko) 반도체 메모리장치
KR980005959A (ko) 반도체 소자의 페일 셀 테스트 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130326

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140326

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee