JP6925751B2 - 半導体装置とそのテスト方法 - Google Patents
半導体装置とそのテスト方法 Download PDFInfo
- Publication number
- JP6925751B2 JP6925751B2 JP2018063648A JP2018063648A JP6925751B2 JP 6925751 B2 JP6925751 B2 JP 6925751B2 JP 2018063648 A JP2018063648 A JP 2018063648A JP 2018063648 A JP2018063648 A JP 2018063648A JP 6925751 B2 JP6925751 B2 JP 6925751B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- semiconductor device
- firmware
- decoder
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
11 チップ
12 電極
13 端子
14 動作モード指示端子
15 動作モード指示端子
16 電極
17 電極
18 電極
19 動作モード指示端子
20 デコーダ
21 マルチプレクサ
22 オアゲート
31〜34 テストレジスタ
41〜43 テストレジスタ信号線
60 コントローラ
B0〜B3 ブロック
BX ロード元ブロック
Claims (7)
- テストモード指示データを受ける入力端子を有し、複数種のテストモードに対応する動作モードの信号を出力するデコーダと、
外部からテストモード指示データが与えられるパッケージの動作モード指示端子と、
前記入力端子に接続されたチップ上の電極と、
前記動作モード指示端子と前記チップ上の電極中における少なくとも一部の電極との間が未結線状態とされている半導体装置において、
前記デコーダの出力をイネーブルとする信号を保持可能なテストレジスタが備えられ、
前記テストレジスタは、前記デコーダのイネーブルとする入力端子に信号線を介して接続されており、
前記動作モード指示端子と、前記チップ上の電極中における前記デコーダのイネーブルとする入力端子に繋がる電極と、の間が未結線状態とされていることを特徴とする半導体装置。 - オアゲートを更に備え、
前記デコーダのイネーブルとする入力端子へ延びる信号線が、前記オアゲートの出力端子に接続され、前記テストレジスタから延びる信号線が前記オアゲートの一方の入力端子に接続されており、
未結線状態の動作モード指示端子と対応するイネーブル信号の電極に一方の端が接続された信号線の、他方の端が、前記オアゲートの他方の入力端子に接続されていることを特徴とする請求項1に記載の半導体装置。 - ロードするテスト時用ファームウエアと出荷製品用ファームウエアの切り換えの際に前記テストレジスタの内容が変更されることを特徴とする請求項1または2に記載の半導体装置。
- 半導体装置は半導体メモリであり、複数のページが集まって構成されるブロックが複数設けられたものであり、
所定の1ブロックにテスト時用ファームウエアが記憶されたロード元ブロックと、
テスト時に、前記ロード元ブロックから他のブロックに前記テスト時用ファームウエアがロードするコントローラと、
が備えられていることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。 - 外部からテストモード指示データを受けて、複数種のテストモードに対応する動作モードの信号を出力するデコーダと、外部からテストモード指示データが与えられるパッケージの動作モード指示端子と、前記動作モード指示端子と前記デコーダの複数の端子中における少なくとも一部の端子との間が未結線状態とされている半導体装置であって、外部に接続される回路テスト装置からのテストモード指示データを保持するテストレジスタと、前記テストレジスタと、前記デコーダの前記未結線状態の端子との間を接続するテストレジスタ信号線と、を具備する半導体装置のテスト方法において、
テスト時用ファームウエアをロードしてテストを実行し、その後前記テスト時用ファームウエアから出荷製品用ファームウエアへ切り換えることを特徴とする半導体装置のテスト方法。 - ロードするテスト時用ファームウエアと出荷製品用ファームウエアの切り換えの際に前記テストレジスタの内容を変更することを特徴とする請求項5に記載の半導体装置のテスト方法。
- 半導体装置は半導体メモリであり、複数のページが集まって構成されるブロックが複数設けられたものであり、
所定の1ブロックにテスト時用ファームウエアが記憶されたロード元ブロックを備え、
テスト時に、前記ロード元ブロックから他のブロックに前記テスト時用ファームウエアがロードしてテストを行うことを特徴とする請求項5または6に記載の半導体装置のテスト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018063648A JP6925751B2 (ja) | 2018-03-29 | 2018-03-29 | 半導体装置とそのテスト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018063648A JP6925751B2 (ja) | 2018-03-29 | 2018-03-29 | 半導体装置とそのテスト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019176036A JP2019176036A (ja) | 2019-10-10 |
JP6925751B2 true JP6925751B2 (ja) | 2021-08-25 |
Family
ID=68169058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018063648A Active JP6925751B2 (ja) | 2018-03-29 | 2018-03-29 | 半導体装置とそのテスト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6925751B2 (ja) |
-
2018
- 2018-03-29 JP JP2018063648A patent/JP6925751B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019176036A (ja) | 2019-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6233182B1 (en) | Semiconductor integrated circuit and method for testing memory | |
US7146548B1 (en) | Fixing functional errors in integrated circuits | |
US7305600B2 (en) | Partial good integrated circuit and method of testing same | |
US7225372B2 (en) | Testing board for semiconductor memory, method of testing semiconductor memory and method of manufacturing semiconductor memory | |
KR101228519B1 (ko) | 반도체 메모리 장치, 그것을 포함한 테스트 시스템, 그리고반도체 메모리 장치의 리페어 방법 | |
KR101094945B1 (ko) | 반도체 장치 및 이의 프로브 테스트 방법 | |
US20100096629A1 (en) | Multi-chip module for automatic failure analysis | |
JP6925751B2 (ja) | 半導体装置とそのテスト方法 | |
KR20130104732A (ko) | 테스트 회로, 메모리 시스템 및 메모리 시스템의 테스트 방법 | |
US9672094B1 (en) | Interconnect circuitry fault detection | |
KR100894504B1 (ko) | 메모리 셀프테스트 비교용 회로 및 상기 메모리 셀프테스트비교용 회로를 구비하는 soc | |
JP2007058450A (ja) | 半導体集積回路 | |
KR100481184B1 (ko) | 반도체 메모리 집적회로 | |
KR100771263B1 (ko) | 메모리 어레이 테스트 방법과 이를 구현하기 위해 배열된메모리 기반 디바이스 | |
KR102087509B1 (ko) | 메모리 디바이스 | |
JP6509697B2 (ja) | 半導体装置 | |
JPH08125024A (ja) | オンチップram試験システム | |
US7403437B2 (en) | ROM test method and ROM test circuit | |
KR970001358B1 (ko) | 입/출력 영역에 배치된 시험제어회로를 갖는 반도체 집적회로 장치 | |
JP3278594B2 (ja) | 半導体集積回路のテスト方法 | |
CN115512755A (zh) | 三维存储器、检测方法及电子设备 | |
JP4518790B2 (ja) | 半導体装置及びその制御方法 | |
KR100604785B1 (ko) | 바운더리 스캔 셀을 구비하는 집적회로 장치 | |
JP2692408B2 (ja) | 大規模集積回路における内蔵型診断回路 | |
JP3338817B2 (ja) | 集積回路のテスト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210803 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6925751 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |