KR970003882A - 반도체장치와 그것을 사용한 표시장치 및 노트형 퍼스널 컴퓨터 - Google Patents

반도체장치와 그것을 사용한 표시장치 및 노트형 퍼스널 컴퓨터 Download PDF

Info

Publication number
KR970003882A
KR970003882A KR1019960020541A KR19960020541A KR970003882A KR 970003882 A KR970003882 A KR 970003882A KR 1019960020541 A KR1019960020541 A KR 1019960020541A KR 19960020541 A KR19960020541 A KR 19960020541A KR 970003882 A KR970003882 A KR 970003882A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
thin film
resin thin
leads
electrode pad
Prior art date
Application number
KR1019960020541A
Other languages
English (en)
Inventor
마코토 기무라
신지 도죠
고우지 아키모토
신야 가나미츠
히로유키 모리
다카히로 후지오카
아키히코 나리사와
요시유키 다니가와
Original Assignee
가나이 쯔또무
히다치세사쿠쇼 가부시키가이샤
나시모또 류조
히다치 디바이스엔지니어링 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 히다치세사쿠쇼 가부시키가이샤, 나시모또 류조, 히다치 디바이스엔지니어링 가부시키가이샤 filed Critical 가나이 쯔또무
Publication of KR970003882A publication Critical patent/KR970003882A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

테이프 캐리어 패키지로 이루어지는 액정표시용 반도체장치 및 그 반도체장치를 실장한 표시장치와 그 표시장치를 갖는 노트형 퍼스널 컴퓨터에 관한 것으로써, 기능과 신뢰성을 저하시키지 않고 소형화 할 수 있도록하기 위해, 반도체칩의 주면의 전체 주변면 상에 수지박막이 마련되고 그 위에 리이드가 마련되며 리이드와 반도체칩의 입출력전극패드가 전기적으로 접속되고, 전기적 접속부를 봉지수지에 의해 피복해서 봉지하는 구성으로 하였다. 이러한 구성에 의해, 실장시에 실장기판과 반도체장치의 접속을 간단하고 확실하게 실행할 수 있으므로 가능 및 신뢰성을 저하시키지 않고 소형화 할 수 있다는 등의 효과가 얻어진다.

Description

반도체장치와 그것을 사용한 표시장치 및 노트형 퍼스널 컴퓨터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예 1의 반도체장치의 상부봉지수지를 제거한 상태에 있어서의 개략적인 구성을 도시한 평면도.

Claims (27)

  1. 반도체칩의 주면의 전체 주변면 상에 테이프 캐리어 패키지용의 테이프의 수지박막이 마련되고, 그 위에 리이드가 마련되고, 상기 리이드와 반도체칩의 전극패드가 전기적으로 접속되고, 상기 전기적 접속부를 봉지수지에 의해 피복해서 봉지하여 이루어지는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 리이드의 입력리이드 및 출력리이드가 각각 별개로 반도체칩상에 일렬로 배치되어 이루어지는 것을 특징으로 하는 반도체장치.
  3. 제2항에 있어서, 상기 입력리이드와 출력리이드는 각각 별개의 일렬이고 또한 양열은 평행하게 배치되어 이루어지는 것을 특징으로 하는 반도체장치.
  4. 제2항에 있어서, 상기 반도체칩의 전극패드가 반도체칩의 중앙부의 긴쪽방향에 배치되어 있는 것을 특징으로 하는 반도체장치.
  5. 제4항에 있어서, 상기 반도체칩의 전극패드의 배치피치와 리이드의 배치피치가 거의 동일한 것을 특징으로 하는 반도체장치.
  6. 제5항에 있어서, 상기 리이드는 간격으로 배치되어 이루어지는 것을 특징으로 하는 반도체장치.
  7. 제4항에 있어서, 상기 리이드는 반도체칩의 긴쪽방향에만 배치되고 굴곡부를 갖고 있지 않은 것을 특징으로 하는 반도체장치.
  8. 제1항에 있어서, 상기 반도체칩의 입력전극패드와 한쪽끝 사이에 테스트용 소자 및 정합마크가 마련되고, 출력전극패드와 다른 쪽 끝 사이에 출력버퍼가 마련되어 이루어지는 것을 특징으로 하는 반도체장치.
  9. 제8항에 있어서, 상기 반도체칩의 한쪽 끝에서 입력전극패드까지의 거리와 다른쪽 끝에서 출력전극패드까지의 거리가 동일한 것을 특징으로 하는 반도체장치.
  10. 제8항에 있어서, 상기 반도체칩은 인접하는 칩의 출력측에 근접한 영역에서 절단되어 이루어지는 것을 특징으로 하는 반도체장치.
  11. 주면과 상기 주면 상에 형성된 여러개의 전극패드를 갖는 반도체칩, 표면과 이면을 갖고 부분적으로 상기 표면에서 이면에 도달하는 개구를 갖는 수지박막, 상기 수지박막의 표면에 형성되고 그 한쪽 끝이 상기 개구내로 연장하는 여러개의 리이드 및 상기 반도체칩의 주면의 일부와 상기 여러개의 리이드의 상기 개구내로 연장된 부분을 피복하는 봉지수지로 이루어지는 반도체장치로서, 상기 수지박막은 상기 반도체칩과 상기 리이드 사이에 위치하고 상기 수지박막의 개구는 상기 반도체칩 주면의 여러개의 전극패드가 노출되는 위치에 형성되어 있고, 상기 여러개의 리이드의 한쪽 끝은 상기 전극패드에 전기적으로 접속되어 있고, 상기 개구는 상기 반도체칩의 주면보다 작고 상기 반도체칩의 전체 둘레에 있어서 상기 수지 박막과 상기 반도체칩은 중첩되는 것을 특징으로 하는 반도체장치.
  12. 장방형의 주면과 상기 주면 상에 형성된 여러개의 전극패드를 갖는 반도체칩, 표면과 이면을 갖고 부분적으로 상기 표면에서 이면에 도달하는 장방향의 개구를 갖는 수지박막, 상기 수지박막의 표면에 형성되고 그 한쪽 끝이 상기 개구내로 연장하는 여러개의 리이드 및 상기 반도체칩의 주면의 일부와 상기 여러개의 리이드의 상기 개구 내로 연장된 부분을 피복하는 봉지수지로 이루어지는 반도체장치로서, 상기 수지박막은 상기 반도체칩과 상기 리이드 사이에 위치하고, 상기 수지박막의 개구는 상기 반도체칩 주면의 여러개의 전극패드가 노출되는 위치에 형성되어있고, 상기 여러개의 리이드의 한쪽끝은 상기 전극패드에 전기적으로 접속되어 있고, 상기 장방형의 개구의 각 변은 상기 반도체칩의 주면 상에 위치하는 것을 특징으로 하는 반도체장치.
  13. 장방형의 주면, 상기 주면 상으로서 제1의 간변을 따라서 일렬로 배치된 여러개의 제1전극패드 및 제2의 간변을 따라서 일렬로 배치된 여러개의 제2전극패드를 갖는 반도체칩, 표면과 이면을 갖고 부분적으로 상기 표면에서 이면에 도달하는 개구를 갖는 수지박막으로서, 상기 개구를 규정하는 제1 및 제2의 변으로서 상기 제1의 변은 상기 제1의 긴변에 근접하고 상기 제2의 변은 상기 제2의 긴변에 근접하는 수지박막, 상기 수지박막의 표면에 형성되고 상기 수지박막의 제1의 변을 횡단해서 연장하고 그 한쪽 끝이 상기 개구내로 연장하는 여러개의 제1리이드, 상기 수지박막의 표면에 형성되고 상기 수지박막의 제2의 변을 횡단해서 연장하고 그 한쪽 끝이 상기 개구내로 연장하는 여러개의 제2리이드 및 상기 반도체칩의 주면의 일부와 상기 여러개의 리이드의 상기 개구내로 연장된 부분을 피복하는 봉지수지로 이루어지는 반도체장치로서, 상기 수지박막은 상기 반도체칩과 상기 리이드 사이에 위치하고, 상기 수지박막의 개구는 상기 반도체칩 주면의 여러개의 전극패드가 노출되는 위치에 형성되어 있고, 상기 여러개의 제1리이드의 한쪽 끝은 상기 제1의 전극패드에 전기적으로 접속되어 있고, 상기 여러개의 제2리이드의 한쪽 끝은 상기 제2의 전극패드에 전기적으로 접속되어 있고, 상기 제1의 변은 상기 반도체칩의 제1의 긴변과 상기 제1의 전극패드 사이에 위치하고, 상기 제2의 변은 상기 반도체 칩의 제2의 긴변과 상기 제2의 전극패드 사이에 위치하는 것을 특징으로 하는 반도체장치.
  14. 제13항에 있어서, 상기 제1전극패드는 입력용이고, 상기 제2전극패드는 출력용인 것을 특징으로 하는 반도체장치.
  15. 제14항에 있어서, 상기 여러개의 제1전극패드는 소정의 피치로 일렬로 배치되어 있고, 상기 여러개의 제1리이드는 상기 반도체칩의 제1의 긴변을 따라서 소정의 피치로 배치되어 있고, 상기 제1전극패드의 피치와 상기 제1리이드의 피치는 서로 동일한 것을 특징으로 하는 반도체장치.
  16. 제15항에 있어서, 상기 여러개의 제2전극패드는 소정의 피치로 일렬로 배치되어 있고, 상기 여러개의 제2리이드는 상기 반도체칩의 제2의 긴변을 따라서 소정이 피치로 배치되어 있고, 상기 제2전극패드의 피치와 상기 제2리이드의 피치는 서로 동일한 것을 특징으로 하는 반도체장치.
  17. 제16항에 있어서, 상기 제1리이드는 상기 반도체칩의 제1이 긴변과만 교차해서 연장하고, 상기 제2리이드는 상기 반도체칩의 제2의 긴변과만 교차해서 연장하는 것을 특징으로 하는 반도체장치.
  18. 제17항에 있어서, 상기 제1 및 제2리이드는 상기 반도체칩의 긴변에 수직인 방향으로 직선적으로 연장하고 있는 것을 특징으로 하는 반도체장치.
  19. 표시용 패널, 배선기판, 상기 표시패널과 상기 배선기판에 전기적으로 접속된 반도체장치, 상기 표시패널, 배선기판 및 반도체장치를 밀봉하는 프레임을 갖는 표시장치로서, 상기 반도체장치는 장방형의 주면, 상기 주면 상으로서 제1의 긴변을 따라서 일렬로 배치된 여러개의 제1전극패드 및 제2의 긴변을 따라서 일렬로 배치된 여러개의 제2전극패드를 갖는 반도체칩, 표면과 이면을 갖고 부분적으로 상기 표면에서 이면에 도달하는 개구를 갖는 수지박막으로서, 상기 개구를 규정하는 제1 및 제2의 변으로서 상기 제1의 변은 상기 제1의 긴변에 근접하고 상기 제2의 변은 상기 제2의 긴변에 근접하는 수지박막, 상기 수지박막의 표면에 형성되고 상기 수지박막의 제1의 변을 횡단해서 연장하고 그 한쪽 끝이 상기 개구내로 연장하는 여러개의 제1리이드, 상기 수지박막의 표면에 형성되고 상기 수지박막의 제2의 변을 횡단해서 연장하고 그 한쪽 끝이 상기 개구내로 연장하는 여러개의 제2리이드 및 상기 반도체칩의 주면의 일부와 상기 여러개의 리이드의 상기 개구내로 연장된 부분을 피복하는 봉지수지를 갖고, 상기 수지박막은 상기 반도체칩과 상기 리이드 사이에 위치하고, 상기 수지박막의 개구는 상기 반도체칩 주면의 여러개의 전극패드가 노출되는 위치에 형성되어 있고, 상기 여러개의 제1리이드의 한쪽 끝은 상기 제1의 전극패드에 전기적으로 접속되어 있고, 상기 여러개의 제2리이드의 한쪽끝은 상기 제2의 전극패드에 전기적으로 접속되어 있고, 상기 제1의 변은 상기 반도체칩의 제1의 긴변과 상기 제1의 전극패드 사이에 위치하고, 상기 제2의 변은 상기 반도체칩의 제2의 긴변과 상기 제2의 전극패드 사이에 위치하는 것을 특징으로 하는 표시장치.
  20. 제19항에 있어서, 상기 제1전극패드는 입력용이고, 상기 제2전극패드는 출력용인 것을 특징으로 하는 표시장치.
  21. 제19항에 있어서, 상기 제1리이드는 상기 배선기판에 접속되고, 상기 제2리이드는 상기 표시패널에 접속되어 있는 것을 특징으로 하는 표시장치.
  22. 제21항에 있어서, 상기 여러개의 제1전극패드는 소정의 피치로 일렬로 배치되어 있고, 상기 여러개의 제1리이드는 상기 반도체칩의 제1의 긴변을 따라서 소정의 피치로 배치되어 있고, 상기 제1전극패드의 피치와 상기 제1리이드의 피치는 서로 동일한 것을 특징으로 하는 표시장치.
  23. 제22항에 있어서, 상기 여러개의 제2전극패드는 소정의 피치로 일렬로 배치되어 있고, 상기 여러개의 제2리이드는 상기 반도체칩의 제2의 긴변을 따라서 소정의 피치로 배치되어 있고, 상기 제2전극패드의 피치와 상기 제2리이드의 피치는 서로 동일한 것을 특징으로 하는 표시장치.
  24. 제23항에 있어서, 상기 제1리이드는 상기 반도체칩의 제1의 긴변과만 교차해서 연장하고, 상기 제2리이드는 상기 반도체칩의 제2의 긴변과만 교차해서 연장하는 것을 특징으로 하는 표시장치.
  25. 제20항에 있어서, 상기 제2의 전극패드와 상기 제2의 긴변 사이에는 출력버퍼가 배치되어 있는 것을 특징으로 하는 표시장치.
  26. 제20항에 있어서, 상기 제1의 전극패드와 상기 제1의 긴변 사이에는 테스트용 소자의 배치영역이 형성되어 있는 것을 특징으로 하는 반도체장치.
  27. 표시용 패널, 배선기판, 상기 표시패널과 상기 배선기판에 전기적으로 접속된 반도체장치, 상기 표시패널, 배선기판 및 반도체장치를 밀봉하는 프레임을 갖는 표시장치와 상기 표시장치에 전기적으로 접속된 키입력부를 갖는 노트형 퍼스널 컴퓨터로서, 상기 반도체장치는 장방형의 주면, 상기 주변 상으로서 제1의 긴변을 따라서 일렬로 배치된 여러개의 제1전극패드 및 제2의 긴변을 따라서 일렬로 배치된 여러개의 제2전극패드를 갖는 반도체칩, 표면과 이면을 갖고 부분적으로 상기 표면에서 이면에 도달하는 개구를 갖는 수지박막으로서, 상기 개구를 규정하는 제1 및 제2의 변으로서 상기 제1의 변은 상기 제1의 긴변에 근접하고, 상기 제2의 변은 상기 제2의 긴변에 근접하는 수지박막, 상기 수지박막의 표면에 형성되고 상기 수지박막의 제1의 변을 횡단해서 연장하고 그 한쪽 끝이 상기 개구내로 연장하는 여러개의 제1리이드, 상기 수지박막의 표면에 형성되고 상기 수지박막의 제2의 변을 횡단해서 연장하고 그 한쪽 끝이 상기 개구내로 연장하는 여러개의 제2리이드 및 상기 반도체칩의 주면의 일부와 상기 여러개의 리이드의 상기 개구내로 연장된 부분을 피복하는 봉지수지를 갖고, 상기 수지박막은 상기 반도체칩과 상기 리이드 사이에 위치하고, 상기 수지박막의 개구는 상기 반도체칩 주면의 여러개의 전극패드가 노출되는 위치에 형성되어 있고, 상기 여러개의 제1리이드의 한쪽끝은 상기 제1의 전극패드에 전기적으로 접속되어 있고, 상기 여러개의 제2리이드의 한쪽 끝은 상기 제2의 전극패드에 전기적으로 접속되어 있고, 상기 제1의 변은 상기 반도체칩의 제1의 긴변과 상기 제1의 전극패드 사이에 위치하고, 상기 제2의 변은 상기 반도체칩의 제2의 긴변과 상기 제2의 전극패드 사이에 위치하는 것을 특징으로 하는 노트형 퍼스널 컴퓨터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960020541A 1995-06-16 1996-06-10 반도체장치와 그것을 사용한 표시장치 및 노트형 퍼스널 컴퓨터 KR970003882A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-150200 1995-06-16
JP15020095A JP3501316B2 (ja) 1995-06-16 1995-06-16 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
KR970003882A true KR970003882A (ko) 1997-01-29

Family

ID=15491713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960020541A KR970003882A (ko) 1995-06-16 1996-06-10 반도체장치와 그것을 사용한 표시장치 및 노트형 퍼스널 컴퓨터

Country Status (4)

Country Link
US (2) US5767571A (ko)
JP (1) JP3501316B2 (ko)
KR (1) KR970003882A (ko)
TW (1) TW384530B (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3501316B2 (ja) * 1995-06-16 2004-03-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP2730572B2 (ja) * 1996-03-21 1998-03-25 日本電気株式会社 液晶表示装置及びその製造方法
JPH09260538A (ja) * 1996-03-27 1997-10-03 Miyazaki Oki Electric Co Ltd 樹脂封止型半導体装置及び製造方法とその実装構造
JPH1070230A (ja) * 1996-08-27 1998-03-10 Hitachi Cable Ltd Ｌｏｃ用リードフレーム
JP3779789B2 (ja) 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
TW565728B (en) * 1997-10-15 2003-12-11 Sharp Kk Tape-carrier-package semiconductor device and a liquid crystal panel display using such a device as well as a method for testing the disconnection thereof
JPH11191577A (ja) * 1997-10-24 1999-07-13 Seiko Epson Corp テープキャリア、半導体アッセンブリ及び半導体装置並びにこれらの製造方法並びに電子機器
JP3285815B2 (ja) * 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
US6107920A (en) * 1998-06-09 2000-08-22 Motorola, Inc. Radio frequency identification tag having an article integrated antenna
JP3560888B2 (ja) * 1999-02-09 2004-09-02 シャープ株式会社 半導体装置の製造方法
US6486538B1 (en) * 1999-05-27 2002-11-26 Infineon Technologies Ag Chip carrier having ventilation channels
JP2001230360A (ja) 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3798220B2 (ja) * 2000-04-07 2006-07-19 シャープ株式会社 半導体装置およびそれを用いる液晶モジュール
JP3659175B2 (ja) * 2001-02-16 2005-06-15 株式会社村田製作所 半導体チップの製造方法および半導体ウエハ
JP4626919B2 (ja) * 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
DE10139985B4 (de) * 2001-08-22 2005-10-27 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
JP3727273B2 (ja) * 2002-01-18 2005-12-14 沖電気工業株式会社 半導体装置及びその製造方法
KR100439128B1 (ko) * 2002-04-16 2004-07-07 삼성전자주식회사 테이프 캐리어 패키지용 탭 테이프
JP2003332379A (ja) * 2002-05-16 2003-11-21 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
KR100886367B1 (ko) * 2002-09-16 2009-03-03 삼성전자주식회사 초박형 반도체 패키지 및 그 제조방법
KR100505665B1 (ko) * 2003-01-14 2005-08-03 삼성전자주식회사 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
KR101070897B1 (ko) * 2004-07-22 2011-10-06 삼성테크윈 주식회사 응력 집중을 완화하는 구조를 가지는 회로기판 및 이를구비한 반도체 소자 패키지
JP2006041328A (ja) * 2004-07-29 2006-02-09 Seiko Epson Corp 半導体装置及びその製造方法、ｌｃｄドライバ用パッケージ
KR100684793B1 (ko) * 2004-12-07 2007-02-20 삼성에스디아이 주식회사 릴상의 테이프 캐리어 패키지와 이를 적용한 플라즈마디스플레이 장치
KR100618898B1 (ko) * 2005-05-24 2006-09-01 삼성전자주식회사 리드 본딩시 크랙을 방지하는 테이프 패키지
TWI258032B (en) * 2005-07-12 2006-07-11 Chunghwa Picture Tubes Ltd Display and tape carrier package structure
KR100723492B1 (ko) * 2005-07-18 2007-06-04 삼성전자주식회사 디스플레이 드라이버 집적회로 장치와 필름 및 이들을포함하는 모듈
US7742142B2 (en) * 2005-08-09 2010-06-22 Chunghwa Picture Tubes, Ltd. Display and tape carrier package structure
JP4603522B2 (ja) * 2006-09-25 2010-12-22 エプソンイメージングデバイス株式会社 実装構造体、電気光学装置及び電子機器
KR101692956B1 (ko) * 2010-09-20 2017-01-04 삼성전자 주식회사 테이프 패키지

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02211643A (ja) * 1989-02-10 1990-08-22 Nec Corp 半導体装置
JPH0397241A (ja) * 1989-09-11 1991-04-23 Takehide Shirato 半導体装置
JP2567961B2 (ja) * 1989-12-01 1996-12-25 株式会社日立製作所 半導体装置及びリ−ドフレ−ム
JP2528991B2 (ja) * 1990-02-28 1996-08-28 株式会社日立製作所 樹脂封止型半導体装置及びリ―ドフレ―ム
KR920702779A (ko) * 1990-04-24 1992-10-06 아이지와 스스무 회로 셀·어레이를 갖춘 반도체 장치 및 데이타 입출력 장치
US5506444A (en) * 1990-12-11 1996-04-09 Sharp Kabushiki Kaisha Tape carrier semiconductor device
US5227232A (en) * 1991-01-23 1993-07-13 Lim Thiam B Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution
JP2518569B2 (ja) * 1991-09-19 1996-07-24 三菱電機株式会社 半導体装置
JP2609382B2 (ja) * 1991-10-01 1997-05-14 三菱電機株式会社 半導体装置
JP3146580B2 (ja) * 1991-12-11 2001-03-19 ソニー株式会社 半導体素子
JPH0828396B2 (ja) * 1992-01-31 1996-03-21 株式会社東芝 半導体装置
JP3096169B2 (ja) * 1992-09-11 2000-10-10 株式会社日立製作所 半導体装置
US5585600A (en) * 1993-09-02 1996-12-17 International Business Machines Corporation Encapsulated semiconductor chip module and method of forming the same
JP3501316B2 (ja) * 1995-06-16 2004-03-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP3270807B2 (ja) * 1995-06-29 2002-04-02 シャープ株式会社 テープキャリアパッケージ

Also Published As

Publication number Publication date
US5920115A (en) 1999-07-06
US5767571A (en) 1998-06-16
JPH098208A (ja) 1997-01-10
TW384530B (en) 2000-03-11
JP3501316B2 (ja) 2004-03-02

Similar Documents

Publication Publication Date Title
KR970003882A (ko) 반도체장치와 그것을 사용한 표시장치 및 노트형 퍼스널 컴퓨터
KR880001180A (ko) 인쇄회로장치
CN1992247B (zh) 热辐射半导体芯片和条带引线衬底及使用其的条带封装
KR930022418A (ko) 액정 패널 모듈과 액정 드라이브 ic용 테이프 캐리어 팩키지
KR940016637A (ko) 반도체장치
KR950004467A (ko) 반도체장치 및 그 제조방법
JPH0974115A (ja) テープキャリアパッケージ
KR960019688A (ko) 디바이스 에지에서 기계적 스트레스를 줄이기 위한 개별 영역 리드 프레임 주조법 또는 하프 에칭법
KR960024561A (ko) 표시장치용 어레이기판
JP2001094053A5 (ja) 半導体チップおよび液晶表示装置
KR970077398A (ko) 반도체장치
JPH0611721A (ja) 液晶パネルの実装構造および実装方法
US7463326B2 (en) Tape carrier package and liquid crystal display panel
CN109671725B (zh) 显示面板以及显示装置
KR960019621A (ko) 수지 봉합형 반도체장치의 구조
KR970072343A (ko) 테이프 캐리어 패키지 및 이 테이프 캐리어 패키지를 포함하는 액정표시장치
JP3779083B2 (ja) 半導体回路基板
JPH10154727A (ja) 細長型ドライバｉｃ及びこれを用いた平面表示装置
JPS6181678A (ja) 半導体発光表示装置
KR0169443B1 (ko) 액정 표시 장치
KR960039417A (ko) 반도체장치 및 그 제조방법 및 전자장치
JP2001056479A (ja) 半導体装置及びその接合構造
KR960019683A (ko) 반도체 장치
JPH08248432A (ja) 表示パネルの実装構造
KR100529567B1 (ko) 구동집적회로및이를포함하는표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application