KR960030256A - 퓨즈형 롤 콜(roll call) 회로를 내장한 반도체 장치 - Google Patents

퓨즈형 롤 콜(roll call) 회로를 내장한 반도체 장치 Download PDF

Info

Publication number
KR960030256A
KR960030256A KR1019960002556A KR19960002556A KR960030256A KR 960030256 A KR960030256 A KR 960030256A KR 1019960002556 A KR1019960002556 A KR 1019960002556A KR 19960002556 A KR19960002556 A KR 19960002556A KR 960030256 A KR960030256 A KR 960030256A
Authority
KR
South Korea
Prior art keywords
power supply
fuse
mos transistor
channel mos
supply terminal
Prior art date
Application number
KR1019960002556A
Other languages
English (en)
Other versions
KR100191369B1 (ko
Inventor
에이지 신카이
Original Assignee
가네꼬 히사시
닛폰 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛폰 덴키 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR960030256A publication Critical patent/KR960030256A/ko
Application granted granted Critical
Publication of KR100191369B1 publication Critical patent/KR100191369B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/835—Masking faults in memories by using spares or by reconfiguring using programmable devices with roll call arrangements for redundant substitutions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

롤 콜 회로(7-A, 7-B)는 전원 단자(VDD)와 접지 전원 단자(GND) 사이에 연결된 퓨즈(71')와 스위칭 소자(72, 72')의 직렬 배열을 이루고 있다. 스위칭 소자는 내부 테스트 신호(T)에 의해 제어된다.

Description

퓨즈형 롤 콜(roll call) 회로를 내장한 반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 따른 롤 콜 회로의 제1 실시예를 도시하는 회로도, 제6도는 제5도 회로의 변형을 도시하는 회로도.

Claims (9)

  1. 반도체 장치에 있어서, 제1 전원 전압(VDD)를 수신하기 위한 제1 전원단자와, 상기 제1전원 전압보다 낮은 제2전원 전압(GND)을 수신하기 위한 제2 전원 단자와, 내부 테스트 신호(T)를 발생시키기 위한 내부 테스트 신호 발생회로(6,6')와, 상기 내부 테스트 신호발생 회로, 상기 제1 전원 단자 및 상기 제2 전원 단자에 연결된 롤 콜 회로(7-A, 7-B)와, 상기 제1 전원 단자와 상기 제2 전원 단자 사이의 제1 퓨즈(71,71')와 상기 내부 테스트 신호에 따라서 "온" 및 "오프"가 되는 제1 스위칭 소자의 직렬 배열을 갖는 상기 롤 콜 회로를 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 제1 스위칭 소자는 상기 제2 전원 단자에 연결된 제1 의 N 채널 MOS 트랜지스터(72)를 포함하며, 상기 제1 퓨즈는 상기 제1 전원 단자에 연결되는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서, 상기 내부 신호발생 회로는 상기 제1 전원 단자에 연결된 제2 퓨즈(61)와, 상기 제2 퓨즈에 연결된 드레인, 상기 제2 전원 단자에 연결된 소스, 및 게이트를 갖는 제2 의 N 채널 MOS 트랜지스터(62)와, 상기 제2의 N 채널 MOS 트랜지스터의 드레인에 연결된 입력과, 상기 제2의 N 채널 MOS 트랜지스터의 게이트 및 상기 롤 콜 회로에연결된 출력을 갖는 인버터(63)를 포함하는 것을 특징으로 하는 반도체 장치.
  4. 제2항에 있어서, 상기 내부 신호 발생 회로는 상기 제2 전원 단자에 연결된 제2 퓨즈(61)와, 상기 제2퓨즈에 연결된 드레인, 상기 제1 전원 단자에 연결된 소스, 및 게이트를 갖는 P 채널 MOS 트랜지스터 (62')와, 상기 P 채널MOS 트랜지스터의 드레인에 연결된 입력 및 상기 P 채널 MOS 트랜지스터의 게이트에 연결되는 출력을 갖고, 자체의 입력이 상기 롤 콜 회로에 연결된 인버터(63)를 포함하는 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서, 상기 제1 스위칭 소자는 상기 제1 전원 단자에 연결된 제1 의 P 채널 MOS 트랜지스터(72')를 포함하며, 상기 제1 퓨즈는 상기 제2 전원 단자에 연결되는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서, 상기 내부 신호 발생 회로는 상기 제1 전원 단자에 연결된 제2 퓨즈(61)와, 상기 제2퓨즈에 연결된 드레인, 상기 제2 전원 단자에 연결된 소스, 및 게이트를 갖는 N 채널 MOS 트랜지스터(62)와, 상기 N 채널 MOS트랜지스터의 드레인에 연결된 입력 및 상기 N 채널 MOS 트랜지스터의 게이트에 연결된 출력을 갖고, 자체의 입력이 상기 롤 콜 회로에 연결되는 인버터(63)를 포함하는 것을 특징으로 하는 반도체 장치.
  7. 제5항에 있어서, 상기 내부 신호발생 회로는 상기 제2 전원 단자에 연결된 제2 퓨즈(61)와, 상기 제2퓨즈에 연결된 드레인, 상기 제1 전원 단자에 연결된 소스, 및 게이트를 갖는 제2의 P 채널 MOS 트랜지스터(62')와, 상기 제2의 P 채널 MOS 트랜지스터의 드레인에 연결된 입력, 및 상기 제2의 P 채널 MOS 트랜지스터의 게이트 및 상기 롤 콜 회로에 연결된 출력을 갖는 인버터(63')를 포함하는 것을 특징으로 하는 반도체 장치.
  8. 제1항에 있어서, 정상 메모리 콜 어레이(1)과, 용장 메모리 콜 어레이(2)과, 상기 정상 콜 어레이에 연결되어 상기 정상 콜 어레이로부터 메모리 롤을 선택하는 정상 디코더(3)와, 상기 용장 메모리 콜 어레이와 상기 정상 디코더에 연결되어 상기 용장 메모리 콜 어레이로부터 메모리 콜을 선택하며, 멀티-비트 퓨즈형의 PROM을 포함하는 용장 디코더(4)와, 상기 정상 디코더와 상기 용장 디코더에 연결된 어드레스 버퍼(5)를 더 포함하고, 상기 용장 디코더는 상기 어드레스 버퍼의 어드레스가 상기 용장 디코더에 기록된 특정 어드레스와 일치할 때, 상기 용장 메모리 콜 어레이로부터 메모리 콜을 선택하고 상기 정상 디코더를 비활성화시키며, 상기 내부 테스트 신호 발생 회로는 상기 특정 어드레스가 상기용장 디코더에 기록될 때 제거되는 원-비트 퓨즈형의 PROM을 포함하는 것을 특징으로 하는 반도체 장치.
  9. 제1항에 있어서, 상기 제1 퓨즈는 상기 반도체 장치가 조립될 때 제거되는 것을 특징으로 하는 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960002556A 1995-01-31 1996-01-31 퓨즈형 롤 콜 회로를 내장한 반도체 장치 KR100191369B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7034387A JPH08212797A (ja) 1995-01-31 1995-01-31 半導体装置
JP95-34387 1995-01-31

Publications (2)

Publication Number Publication Date
KR960030256A true KR960030256A (ko) 1996-08-17
KR100191369B1 KR100191369B1 (ko) 1999-06-15

Family

ID=12412765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002556A KR100191369B1 (ko) 1995-01-31 1996-01-31 퓨즈형 롤 콜 회로를 내장한 반도체 장치

Country Status (6)

Country Link
US (1) US5661689A (ko)
EP (1) EP0725344B1 (ko)
JP (1) JPH08212797A (ko)
KR (1) KR100191369B1 (ko)
DE (1) DE69601093T2 (ko)
TW (1) TW384479B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2930029B2 (ja) * 1996-09-20 1999-08-03 日本電気株式会社 半導体メモリ装置
JP3223817B2 (ja) * 1996-11-08 2001-10-29 日本電気株式会社 半導体メモリ装置及びその駆動方法
KR19990061991A (ko) * 1997-12-31 1999-07-26 김영환 다수개의 리던던시 입출력 라인들을 구비하는 반도체 장치
JP2000067595A (ja) * 1998-06-09 2000-03-03 Mitsubishi Electric Corp 半導体記憶装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4567580A (en) * 1983-06-29 1986-01-28 Fairchild Camera & Instrument Corporation Redundancy roll call technique
JPH0638320B2 (ja) * 1985-03-18 1994-05-18 日本電気株式会社 メモリ回路
JPH07105157B2 (ja) * 1987-09-10 1995-11-13 日本電気株式会社 冗長メモリセル使用判定回路
JPH01245497A (ja) * 1988-03-28 1989-09-29 Nec Corp 半導体メモリ
JPH0235697A (ja) * 1988-07-26 1990-02-06 Nec Corp メモリ回路
JP2663586B2 (ja) * 1988-11-28 1997-10-15 日本電気株式会社 メモリ回路
JP2830120B2 (ja) * 1989-07-26 1998-12-02 日本電気株式会社 半導体メモリ装置
JPH03160695A (ja) * 1989-11-17 1991-07-10 Nec Corp 半導体記憶装置
JPH03248400A (ja) * 1990-02-26 1991-11-06 Nec Corp 冗長回路を有するメモリのロールコール回路
JP2778234B2 (ja) * 1990-09-13 1998-07-23 日本電気株式会社 冗長デコーダ回路
JPH0684394A (ja) * 1992-09-04 1994-03-25 Nec Corp 半導体メモリ回路
KR970010658B1 (ko) * 1993-11-26 1997-06-30 삼성전자 주식회사 번-인회로를 가지는 반도체메모리장치 및 그 번-인방법
US5517455A (en) * 1994-03-31 1996-05-14 Sgs-Thomson Microelectronics, Inc. Integrated circuit with fuse circuitry simulating fuse blowing

Also Published As

Publication number Publication date
KR100191369B1 (ko) 1999-06-15
TW384479B (en) 2000-03-11
DE69601093T2 (de) 1999-06-24
DE69601093D1 (de) 1999-01-21
US5661689A (en) 1997-08-26
EP0725344A1 (en) 1996-08-07
JPH08212797A (ja) 1996-08-20
EP0725344B1 (en) 1998-12-09

Similar Documents

Publication Publication Date Title
KR980006142A (ko) 레이저 퓨즈 옵션회로(laser fuse option circuit)
KR900017299A (ko) 반도체 메모리 어레이 워드라인용 전압 부스트 클럭 회로
KR970060217A (ko) 출력회로, 누설전류를 감소시키기 위한 회로, 트랜지스터를 선택적으로 스위치하기 위한 방법 및 반도체메모리
KR960032721A (ko) P 채널 mis 트랜지스터로 구현된 부하 저항을 갖는 입력 보호 회로
KR960043149A (ko) 대기상태의 전력 소모를 감소시키기 위한 반도체장치
KR910008863A (ko) 반도체 집적회로
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR960030256A (ko) 퓨즈형 롤 콜(roll call) 회로를 내장한 반도체 장치
KR970078020A (ko) 래치 회로를 포함하는 메모리 장치
KR960009157A (ko) 반도체 집적회로
KR970012756A (ko) Nmos 트랜지스터들로 구성된 분할 디코더 회로를 포함하는 반도체 메모리 소자
KR940020669A (ko) 바이어스 회로(bias circuit)
KR970002371A (ko) 반도체 메모리용 검사 회로의 검사 모드 설정 회로
KR960012017A (ko) 반도체 메모리장치의 워드라인드라이버
KR100282708B1 (ko) 반도체 장치의 입력 회로 (input circuit of semiconductor device)
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR960035646A (ko) 반도체 메모리 디바이스용 논리 회로
KR960043522A (ko) 전원변동에 안정된 반도체 메모리 장치
KR960030550A (ko) 고속 구동 가능하게 상호접속의 전위변화를 감소시키도록 조정되는 드라이버 회로
KR950015377A (ko) 어드레스 천이 검출회로
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR970029758A (ko) 저전압 cmos 회로용 누설 전류 제어 시스템 및 그 방법
KR970003935A (ko) 논리 및 레벨 변환 회로 및 반도체 장치
KR100215761B1 (ko) 반도체 메모리장치의 레벨 쉬프트회로
KR0172415B1 (ko) 반도체 메모리 장치내의 외부입력신호 검출회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040109

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee