TW384479B - Semiconductor device incorporating fuse-type call circuit - Google Patents
Semiconductor device incorporating fuse-type call circuit Download PDFInfo
- Publication number
- TW384479B TW384479B TW085101186A TW85101186A TW384479B TW 384479 B TW384479 B TW 384479B TW 085101186 A TW085101186 A TW 085101186A TW 85101186 A TW85101186 A TW 85101186A TW 384479 B TW384479 B TW 384479B
- Authority
- TW
- Taiwan
- Prior art keywords
- power supply
- fuse
- supply terminal
- test signal
- patent application
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000012360 testing method Methods 0.000 claims abstract description 61
- 239000000126 substance Substances 0.000 claims 2
- 238000005096 rolling process Methods 0.000 claims 1
- 230000002950 deficient Effects 0.000 description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 230000005611 electricity Effects 0.000 description 6
- 230000002079 cooperative effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 241001327708 Coriaria sarmentosa Species 0.000 description 1
- CCAZWUJBLXKBAY-ULZPOIKGSA-N Tutin Chemical compound C([C@]12[C@@H]3O[C@@H]3[C@@]3(O)[C@H]4C(=O)O[C@@H]([C@H]([C@]32C)O)[C@H]4C(=C)C)O1 CCAZWUJBLXKBAY-ULZPOIKGSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 102000054765 polymorphisms of proteins Human genes 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/835—Masking faults in memories by using spares or by reconfiguring using programmable devices with roll call arrangements for redundant substitutions
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
經濟部中央樣準局員工消費合作枉印t A7 B7五、發明説明(,) . \ 發明領域 ^ 本發明傜關於一種半導體元件,尤其是有關於檢測内 部測試信號之點名(roll call)電路之改良。 相關技術説明 在半導體記億元件中加入常態記億單元和多餘的記億 單元,不僅要設置選擇常態記億單元之常態解碼器,還要 設置選擇多餘的記億單元之多餘解碼器。換言之,如果 在常態記億單元中發現一有缺陷的記億單元,則該有缺 陷的記億單元之位址(此後,簡稱缺陷位址)寫入多餘解 碼器。結果,當該缺陷位址由多餘解碼器接收時,多餘解 碼器解除常態解碼器的工作,且在其位置,選擇多餘記億 單元,因而以此多餘記億單元取代缺陷記億單元,如此,可 減少有缺陷的記億單元之問題。 多餘解碼器通常由多位元保險絲型u式化唯讀記億 體(PROM)構成《因此,將缺陷位址寫入多餘解碼器是由 雷射撤調法等完成。 在上述元件中,指示多餘解碼器是否已確實徹調的資 訊必須從元件外部讀取。為了諶足此要求,在已往技術 中,設置一内部測試信號産生電路以産生上述資訊,和一 控制該資訊之點名電路。内部測試信號産生電路通常包 含一可同時用多餘解碼器微調之單位元保險絲型PROM。 而且,當撤調内部測試信號産生電路時,一電流流經點 名電路,因此,多餘解碼器是否已微調取決於是否由外部 測出一流經電流。 (請先聞讀背面之注意事項再填寫本頁) ..*衣.
、1T 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 ' __B7____ . _ 五、發明説明(> ) t •i 第二値已往技術之點名電路包含~由卩通iMOS電晶髏 所形成之負載和一由ΙΓ通道M0S電晶體所形成之開關元件。 該負載和開闊元件串聯於電源供應端和接地電壓端之間, 開關元件根據内部測試信號産生電路之信號,而就其開 關將予後面詳述。 在上述的第一値已住技術之點名電路中,當内部測試 信號為高電位時,一流經電流不斷流經點名電路,因此增 加電力消耗。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 為了要減少電力消耗,第二個已往技術之點名電路中 在第一個已往技術之點名電路的電流路徑上加入另一値 開闘元件(參考:JP-A-2-146197)e此外,第三個已往技 術之點名電路中在内部測試信號産生電路和第一橱已往 技術之點名電路之間加入另一値開闋元件(參考:JP-A-3 -58398)。只有在電源打開等之後的起始狀態,加入之開 關元件才會打開,於是減少了電力消耗。擬將此詳述於後β 不過,在上述的己往技術之第二傾和第三個點名電路 中,因為負載會抑制流經電流,所以流經電流不能增加, 使決定流經電流是否流過變成困難。又,雖然在起始狀 態中異常的流經電流原本與使用者無關,但是使用者還是 經常抱怨此種電流,因其理由為沒有告訴他們。 發明總述 本發明之目的為增加半導髏元件之點名電路的流經電流。 另一橱目的則是提供一包含點名電路之半導體元件能 夠在半導體元件組合之後關掉流經電流。 根據本發明,點名電路包含保險絲和開開電路,串聯放 -4- 本紙張尺度適用中國國家標率(CNS ) Α4規格(2丨0Χ297公釐) ' 五、發明説明( A7 B7 由 僳 路 電 關 開 該 而 間 之 端 壓 電 地 接。 和制 端.控 Eu, 應號 供信 源試 電測 在部 置内 後 過 两’.正 小修 很在 以絲 可險 阻j 電中L >1態路 之形電 絲合名 瞼Μ點 ^ ^ ^ 因,rir流 流電 以 電經 經流 流有 加會 増不 以就 可— 述 簡 式 圖 更 將 明 發 本 圖 附 參 並 較 比 術 技 前 以 與 述 描 之 文 下楚 從清 為 中 其 (請先閲讀背面之注意事項再填寫本頁) 圖圖圖圔圖圔圓圔 圖 路 ; 電 圔的 塊路 方電 之名 件點 元之 億術 記技 體前 導以 半個 統一 傳第 為為 圖圖 路路 電電 的的 路路 電電 名名 點點 之之 術術 技技 前 前 以以 値個 二三 第第 為為 據 根圖 為為 發 本 電 之 5 圔 路 電 的 例 實 路 ., 電圖 名路 點電 値正 一 修 第的 !,圖 明’丨 及 圖 路 電 的 例 實 路 。 電圔 名路 點電 個正 二修 第的 明圖 1*2 據 7 根圖 為為 經濟部中央標準局員工消費合作社印製 圖 考 參 將 前 之 例 實 〇 明選路 説優電 例明名 實説點 選在之 優 術 中 件 元 億 記 體 導 半 統 傳 之 中 列 a-nu 歹 胞陣 單胞 億 S早 記億 餘記 多態 示常 表 〇 ,2行 列胞 陣單 胞憶 單記 圔億餘 在記多 態個 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 技 前 以 明 説 字 數 考 參 常 示 表 多行 或胞 値單 一 億 如記 ,之 A7 _ B7 __ 五、發明説明(* ) 由常態行解碼器3選擇,而一傾多餘記億單胞行由多餘行 解碼器4選擇。常態行解碼器3和多餘行解碼器4從行位 址緩衝器5接收位址信號。注意,多餘記億單胞陣列,如 一値或多個多餘記億單胞列,常態列解嗎陣列2,常態行 解碼器3 ,多餘行解碼器4和行位址緩衝器5 ,但是為簡化 説明,它們並沒有顯示出來。 多餘行解碼器4由多位元保險絲聖PROM構成,如果在常 態記億單胞陣列1中發明一有缺陷的記億單胞,則該有缺 陷的位址利用雷射修正附件寫入多餘行解碼器4。在此 情形中,雷射修正附件同時完成由單位保險絲型PRO Μ構 成之内部測試信號産生電路6。 結果,當多餘行解碼器4從行位址緩衝器5接收有缺陷 的位址時,多餘行解碼器4解除常態行解碼3器的工作,且 在其位置選擇一値多餘記億單胞陣列2之多餘記億行。 内部測試信號産生電路6連接點名電路7。來自内部测 試信號産生電路6之内部测試信號1'使得一流經電流I流 過點名電路7,該流經電流由位在元件外部之安培計8檢 測。例如,在晶圓狀態時,安培計利用探針連接元件。 經濟部中央標準局員工消費合作社印製 如圖2 ,其為第一値以前技術之點名電路連接内部測 試信號産生電路h該内部測試信號産生電路6包含—保險 絲61和一 N通道M0S電晶體62串接在電源供應端vDD和接 地電壓端GND之間。又,電晶體62之汲搔電壓由産生内部 測試信號T之反相器6 3回饋到其閘極。因此,如果保險絲 6 1沒有熔化,則内部測試信號高電位(= VDD)。 本紙張又度適用中國國家標準(CNS > A4規格(2丨0X297公楚) 經濟部中央標準局員工消費合作社印製 A7 ___B7_ 五、發明説明(r ) 又,如圔2,點名電路7包含一當成負載之P—通道MOS電 晶體71和-N-通道MOS電晶體72串接在電源供應端VDD和 接地電壓端(3 N D之間。因此,若内部測試信號T為低電位, 則電晶體72截止,所以不會有流經電流流過。相反地,若 内部測試信號T為高電位,則電晶體7 2導通,所以會有流 經電流I流過電晶體? 1和7 2。 但是,在圖2之點名電路7中,若内部測試信號T為高電 位,則流經電流I總是會流過電晶體7 1和7 2 ,而增加功率 損耗。 如圖3,其為第二艏以前技術之點名電路連接内部測試 信號産生電路(參考:JP-A- 2 -2 1 46197),該點名電路7’包含 -N -通道Μ 0 S電晶體7 3加上圖2點名電路7 2元件。該電晶 體7 3由在起始狀態和位址遷移狀態,所産生之信號S 1控 制。如此,若内部測試信號Τ為高電位,則流經電流I只要 一很短的時間週期流過電晶體71、72和73,如此可減少 功率損耗。 如圖4,其為第三個以前技術之點名電路連接内部測試 信號産生電路(參考:JP-A-3-58398),傳輸閘9連接圖2之 内部測試信號産生電6路和點名電路7。該傳輸閘9由起 始狀態所産生之信號S 2控制。如此,若内部測試信號T為 聲'— 高電位,則流經電流I只要一很短的時間週期流過電晶體 71、72和73,如此可減少功率損耗。 但是,在圖3和圖4中,因為P-通道MOS電晶體71抑制流 經流I,所以流經電流不能增加,使決定流經電流I是吝流 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ΊΙ-Ί - -I It L-ιΐτ!--:—说 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A7 _ B7_ 五、發明説明(fc ) 過變得困難。又,雖然在起始狀態異常的流經電流並沒 有固有地為使用者做任何事,但是使用還是經常抱怨該 電流,因其理由為沒有告知它們。 如圖5,其為本發明第一値實例,包含保險絲7厂之點名 電路74代替圖2之?-通道>108電晶體。 當保險絲1Π '沒有溶化且内部測試信號為高電位時,一 流經電流I流過點名電路7-A。例如,約為5mA之流經電流 與電晶體72之尺寸有關。在另一方面,當保險絲71;熔化 或内部測試信號T為低電位時,就不會有流經電流I流過。 如圖6,其為圖5之電路的修正,圖5之内部測試信·號産 扛電路6改為内部測試信號産生電路6、該内部測試..信. 號産生電路6'包含一保險絲61'和-P-通道MOS電晶體62· 串接在接地電壓端GND和電源供塵端VDD之間。又,電晶 體62'之汲棰電壓由反相器63·回饋到其闊極。保險絲61 沒有溶化,則内部測試信號T為低電位(=G N D )。相反地, 若保險絲6 1 ·熔化,則内部測試信號T為高電位(=VDD )。 如此,内部測試信號産生電路6·産生舆圖5之内部測試信 號産生電路6相同的内部測試信號Τβ 如圖7,其為本發明第二値實例,包含-Ρ-通道MO S電晶 體721之點名電路7-B代替圖5之H 一通道體72。 又,保險絲71'連接到接地電壓端GND,而電晶體72'則連 接到電源供應端vDD,在此情形中,内部測試信號産生自 内部測試信號産生電路6之反相器63的输入端。 當保險絲71'沒有熔化且内部测試信號為低電位時,一 -8 - 本紙張尺度適用中國國家標準(CNS } A4規格(210X297公釐) (請先閲讀t-面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(7 ) 流經電流I流過點名電路7-B。例如,在此情形中,也是約 為5mA之流經電流I與電晶體72·之尺寸有藺。在另〜方 面,當保險絲71'熔化或内部测試信號T為高電位時,就不 會有流經電流I流過》 如圖8,其為圖7之電路的修正,圖7之内部測試信號産 生電路6改為内部測試信號産生電路6·,與圖6之方法相 同。在此情形中,内部測試信號T産生自反相器63·的輪 出端。因此,若保險絲61·没有熔斷;則内部測試信號T為 高電位(=VDD ) ^相反地,若保險絲6 1 ·擦斷,則内部測試 信號低電位( = GND)。如此,内部測試信號産生電路61産 生與圖7之内部測試佶號産生電路6相同的内部测試信號T。 圖5、6、7和8中,保險絲71和71·在晶片狀態時沒有溶 斷。則,在包含點名電路之測試元件完成後,保險絲71 和7P用雷射熔斷。因此,在組合狀態時,流經電流幾乎 不能流過元件》 如前所述,根據本發明,因為點名電路之保險絲的電阻 值可以很小,所以可以增加流經電流,使其很容易地決定 是苔有流經電流流過。又,在組合狀態時,在點名電路之 保險絲修正之後,流經電流就永不會流過點名電路。如 此,使用者未必會抱怨異常霆流了。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) --1----------I緊-- I請先閱讀背面之注意事項再填寫本頁} 訂·
經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(孑) 主要元件符號說明 1 常 態 記 億 α 口 早 元 陣列 2 多 餘 記 億 αα 早 元 陣列 3 常 態 解 碼 器 4 多 餘 解 碼 器 5 位 址 緩 衝 器 6, 6 ' 内 部 測 試 .信 號 産生電路 61, 61 ' 第 二 保 ΠΑ. m 絲 62 第 二 N- 通 道 Μ 0 S電晶 體 62 ' 第 二 P- _通 道 M0S電晶 體 63 , 63 ' 反 相 器 7-A s 7-B 點 名 電 路 71 , 71 ' 第 一 保 險 絲 72, 72 ' 第 一 開 關 元 件 72 第 一 N- .通 道 M0S電晶 體 72 ' 第 一 P- 通 道 Μ 0 S電晶 體 V 第 一 電 源 電 壓 端 G 第 二 電 源 電 壓 端 T 内 部 測 試 信 號 -10- (請先閱讀背面之注意事項再填寫本頁) '装 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Claims (1)
- 六、申請專利範圍 修正本有無變更實質内容是否准予修正α 經濟部中央標準局負工消費合作社印製 ΙΪ :γ i l ?) 第85 1 01 1 86號「結合保險絲型點名電路之半導體裝置」 專利案 、 (88年1月29日修正) 巧申請專利範圍: 1. 一種半導體裝置,包含: 用以接受第一電源電壓(VDD )之第一電源供應端; 用以接受第一電源電壓之低於該第二電源供應壓(GND) 的第二電源供應端; 用以産生内部測試信號(T)之内部測試信號産生電路 (6-6 ') ; ^ 一點名電路(7 - A,7 - B ),連接到該内部測試信號産生電 路,該第一電源供應端和該第二電源供應端,該點名電 路包含一第一保險絲(71,71’)和一第一開關元件(72-72'),且申聯放置在該第一電源供應端和該第二電源 供應端之間,該第一開關元件根據該内部測試信號而 開關。 2. 如申請專利範圍第1項之裝置,其中該第一開關元件包 含一第一 N通道MOS電晶體(72)連接到該第二電源供應 端,該第一保險絲連接到該第一電源供應端。 3 .如申請專利範圍第2項之裝置,其中該内部信號産生電 路包含: 連接到該第一電源供應端之第二保險絲(61); 第二fT通道MOS電晶體(62),其汲極連接該第二保險絲, -1- (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS > Α4規格(210Χ297公釐) 六、申請專利範圍 修正本有無變更實質内容是否准予修正α 經濟部中央標準局負工消費合作社印製 ΙΪ :γ i l ?) 第85 1 01 1 86號「結合保險絲型點名電路之半導體裝置」 專利案 、 (88年1月29日修正) 巧申請專利範圍: 1. 一種半導體裝置,包含: 用以接受第一電源電壓(VDD )之第一電源供應端; 用以接受第一電源電壓之低於該第二電源供應壓(GND) 的第二電源供應端; 用以産生内部測試信號(T)之内部測試信號産生電路 (6-6 ') ; ^ 一點名電路(7 - A,7 - B ),連接到該内部測試信號産生電 路,該第一電源供應端和該第二電源供應端,該點名電 路包含一第一保險絲(71,71’)和一第一開關元件(72-72'),且申聯放置在該第一電源供應端和該第二電源 供應端之間,該第一開關元件根據該内部測試信號而 開關。 2. 如申請專利範圍第1項之裝置,其中該第一開關元件包 含一第一 N通道MOS電晶體(72)連接到該第二電源供應 端,該第一保險絲連接到該第一電源供應端。 3 .如申請專利範圍第2項之裝置,其中該内部信號産生電 路包含: 連接到該第一電源供應端之第二保險絲(61); 第二fT通道MOS電晶體(62),其汲極連接該第二保險絲, -1- (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS > Α4規格(210Χ297公釐) 經濟部中央標準局員工消費合作社印装 A8 Βδ C8 D8 六、申請專利範圍; 源極連接該第二電源供應端,和一閘極;及 反相器(63),其輸入端連接該第二N通道MOS電晶體之 汲極,而輸出端則連接該第二N通道Μ 0 S電晶體之閘極 和該點名電路。 4. 如申請專利範圍第2項之裝置,其中該内部信號産生電 路包含: 連接該第二電源供應端之第二保險絲(6 1 ’); 一 Ρ通道MOS電晶體(62’),其汲極連接該第二保險絲, 源極連接該第一電源供應端,和一閘極;及 一反相器(63’),其輸入端連接該Ρ通道MOS電晶體之汲 極,而輸出端連接該Ρ-通道M 0S電晶體之閘極,該反相 器之輸入端連接到該點名電路。 5. 如申請專利範圍第1項之裝置,其中該第一開關元件包 含一第一 Ρ通道MOS電晶體(72’)連接該第一電源供應 端,該第一保險絲連接到該第二電源供應端。 6 .如申請專利範圍第5項之裝置,其中該内部信號産生電 路包含: 連接該第一電源供應端第二保險絲(6 1); 一 Ν通道M 0S電晶體(62),其汲極連接該第二保險絲,源 極連接該第二電源供應端,和一閘極;及 一反相器(63),其輸入端連接該Ν通道MOS電晶體之汲 極,而輸出端連接該Ν通道MOS電晶體之閘極,該反相器 之輸入端連接到該點名電路。 -2- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) |_r !------€------、玎----^ — 線---. ' - ' . (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A8 Βδ C8 D8 々、申請專利範圍 7. 如申請專利範圍第5項之裝置,其中該内部信號産生電 路包含: 連接該第二電源供應端之第二保險絲(61'); 一第二P通道MOS電晶體(62’),其汲極連接該第二保險 絲,源極連接該第一電源供應端,和一閘極;及 一反相器(63’),其輸入端連接該第P二通道MOS電晶體 之汲極,而輸出端連接該第P通道Μ 0 S電晶體之閘極和 該點名電路。 8. 如申請專利範圍第1項之裝置,並含: -常態記憶單元陣列(1); -多餘記億單元陣列(2); -連接別該常態單元陣列之常態解碼器(3),用以從該 常態單元陣列選擇記億單元; -連接到該多餘記億單元陣列和該常態解碼器多餘解 碼器(4 ),用以從該多餘記憶單元選擇記億單元,該 多餘解碼器由一多位元保險絲型PROM組成;及 一連接到該常態解碼器和該多餘解碼器之位址緩衝 器(5), 該多餘解碼器從該多餘記憶單元陣列選擇記億單元 ,而且解除該常態解碼器的工作,當該位址緩衝器之 位址與一寫入該¥餘解碼器之待別位址相符時,當該 特殊位址寫入該多餘解碼器時,該包含一單位元保險 型P R 0 Μ之加以徹調内部測試信號産生電路。 9. 如申請專利範圍第1項之裝置,其中當該元件組合時, 徹調該第一保險絲。 -3 ~ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先聞讀背面之注意事項再填寫本頁) •yi 訂
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7034387A JPH08212797A (ja) | 1995-01-31 | 1995-01-31 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW384479B true TW384479B (en) | 2000-03-11 |
Family
ID=12412765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085101186A TW384479B (en) | 1995-01-31 | 1996-01-31 | Semiconductor device incorporating fuse-type call circuit |
Country Status (6)
Country | Link |
---|---|
US (1) | US5661689A (zh) |
EP (1) | EP0725344B1 (zh) |
JP (1) | JPH08212797A (zh) |
KR (1) | KR100191369B1 (zh) |
DE (1) | DE69601093T2 (zh) |
TW (1) | TW384479B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2930029B2 (ja) * | 1996-09-20 | 1999-08-03 | 日本電気株式会社 | 半導体メモリ装置 |
JP3223817B2 (ja) * | 1996-11-08 | 2001-10-29 | 日本電気株式会社 | 半導体メモリ装置及びその駆動方法 |
KR19990061991A (ko) * | 1997-12-31 | 1999-07-26 | 김영환 | 다수개의 리던던시 입출력 라인들을 구비하는 반도체 장치 |
JP2000067595A (ja) | 1998-06-09 | 2000-03-03 | Mitsubishi Electric Corp | 半導体記憶装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4567580A (en) * | 1983-06-29 | 1986-01-28 | Fairchild Camera & Instrument Corporation | Redundancy roll call technique |
JPH0638320B2 (ja) * | 1985-03-18 | 1994-05-18 | 日本電気株式会社 | メモリ回路 |
JPH07105157B2 (ja) * | 1987-09-10 | 1995-11-13 | 日本電気株式会社 | 冗長メモリセル使用判定回路 |
JPH01245497A (ja) * | 1988-03-28 | 1989-09-29 | Nec Corp | 半導体メモリ |
JPH0235697A (ja) * | 1988-07-26 | 1990-02-06 | Nec Corp | メモリ回路 |
JP2663586B2 (ja) * | 1988-11-28 | 1997-10-15 | 日本電気株式会社 | メモリ回路 |
JP2830120B2 (ja) * | 1989-07-26 | 1998-12-02 | 日本電気株式会社 | 半導体メモリ装置 |
JPH03160695A (ja) * | 1989-11-17 | 1991-07-10 | Nec Corp | 半導体記憶装置 |
JPH03248400A (ja) * | 1990-02-26 | 1991-11-06 | Nec Corp | 冗長回路を有するメモリのロールコール回路 |
JP2778234B2 (ja) * | 1990-09-13 | 1998-07-23 | 日本電気株式会社 | 冗長デコーダ回路 |
JPH0684394A (ja) * | 1992-09-04 | 1994-03-25 | Nec Corp | 半導体メモリ回路 |
KR970010658B1 (ko) * | 1993-11-26 | 1997-06-30 | 삼성전자 주식회사 | 번-인회로를 가지는 반도체메모리장치 및 그 번-인방법 |
US5517455A (en) * | 1994-03-31 | 1996-05-14 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit with fuse circuitry simulating fuse blowing |
-
1995
- 1995-01-31 JP JP7034387A patent/JPH08212797A/ja active Pending
-
1996
- 1996-01-31 EP EP96101538A patent/EP0725344B1/en not_active Expired - Lifetime
- 1996-01-31 KR KR1019960002556A patent/KR100191369B1/ko not_active IP Right Cessation
- 1996-01-31 US US08/594,173 patent/US5661689A/en not_active Expired - Fee Related
- 1996-01-31 DE DE69601093T patent/DE69601093T2/de not_active Expired - Fee Related
- 1996-01-31 TW TW085101186A patent/TW384479B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100191369B1 (ko) | 1999-06-15 |
EP0725344B1 (en) | 1998-12-09 |
EP0725344A1 (en) | 1996-08-07 |
KR960030256A (ko) | 1996-08-17 |
DE69601093D1 (de) | 1999-01-21 |
JPH08212797A (ja) | 1996-08-20 |
DE69601093T2 (de) | 1999-06-24 |
US5661689A (en) | 1997-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7382674B2 (en) | Static random access memory (SRAM) with clamped source potential in standby mode | |
EP0238283B1 (en) | High voltage detecting circuit | |
US20080165586A1 (en) | Semiconductor device | |
US4587639A (en) | Static semiconductor memory device incorporating redundancy memory cells | |
US4860256A (en) | Integrated circuit provided with switching elements for changeover to redundancy elements in a memory | |
JP3215566B2 (ja) | 半導体記憶装置 | |
KR970003271A (ko) | 반도체 메모리의 불량셀 구제회로 | |
TW384479B (en) | Semiconductor device incorporating fuse-type call circuit | |
US6781899B2 (en) | Semiconductor memory device and test method therof | |
JPH0296999A (ja) | 故障許容差動メモリ素子及び感知方法 | |
JPH0638320B2 (ja) | メモリ回路 | |
KR20010014452A (ko) | 데이터선 보상용 용장 장치를 구비한 반도체 기억 장치 | |
JPS59210596A (ja) | 半導体記憶装置 | |
US6477102B1 (en) | Redundant programmable circuit and semiconductor memory device having the same | |
US5909403A (en) | Memory driving apparatus | |
US7012844B2 (en) | Device information writing circuit | |
KR100258900B1 (ko) | 리페어 회로 | |
JPS59129999A (ja) | 半導体メモリ装置 | |
JPH04368699A (ja) | 半導体記憶装置 | |
JPH05120894A (ja) | 不揮発性半導体記憶回路 | |
JPS62271300A (ja) | 冗長用半導体回路 | |
JPH03283197A (ja) | 半導体メモリ | |
JPH0463479B2 (zh) | ||
JPH03237689A (ja) | 半導体メモリ装置 | |
JPH04115615A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |