JPH08212797A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08212797A JPH08212797A JP7034387A JP3438795A JPH08212797A JP H08212797 A JPH08212797 A JP H08212797A JP 7034387 A JP7034387 A JP 7034387A JP 3438795 A JP3438795 A JP 3438795A JP H08212797 A JPH08212797 A JP H08212797A
- Authority
- JP
- Japan
- Prior art keywords
- call circuit
- potential supply
- supply source
- test signal
- roll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000012360 testing method Methods 0.000 claims abstract description 36
- 238000007689 inspection Methods 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 15
- 238000010586 diagram Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/835—Masking faults in memories by using spares or by reconfiguring using programmable devices with roll call arrangements for redundant substitutions
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ウエハ状態での検査工程におけるロ−ルコ−
ル回路による内部テスト信号の情報の検出を容易にし、
アセンブリ工程以降にロ−ルコ−ル回路に電流が流れな
いようにする「ロ−ルコ−ル回路を有する半導体装置」
を提供する。 【構成】 ロ−ルコ−ル回路内に“レ−ザ光によって切
断され得るタイプ”のヒュ−ズ14が配設されており、こ
のヒュ−ズ14の一端が電源電位供給源11に接続され、そ
の他端が“内部テスト信号TEO1がゲ−トに入力され、ソ
−スが接地電位供給源12に接続されたｎチャネル型MOSF
ET13”のドレインに接続されている構成からなる。
ル回路による内部テスト信号の情報の検出を容易にし、
アセンブリ工程以降にロ−ルコ−ル回路に電流が流れな
いようにする「ロ−ルコ−ル回路を有する半導体装置」
を提供する。 【構成】 ロ−ルコ−ル回路内に“レ−ザ光によって切
断され得るタイプ”のヒュ−ズ14が配設されており、こ
のヒュ−ズ14の一端が電源電位供給源11に接続され、そ
の他端が“内部テスト信号TEO1がゲ−トに入力され、ソ
−スが接地電位供給源12に接続されたｎチャネル型MOSF
ET13”のドレインに接続されている構成からなる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に電流感知型のロ−ルコ−ル回路を有する半導体装置に
関する。
に電流感知型のロ−ルコ−ル回路を有する半導体装置に
関する。
【０００２】
【従来の技術】従来、内部テスト信号の情報(ハイレベ
ルもしくはロウレベル)を判定する手段として、ロ−ル
コ−ル回路が知られている。
ルもしくはロウレベル)を判定する手段として、ロ−ル
コ−ル回路が知られている。
【０００３】従来のロ−ルコ−ル回路について、図３を
参照して説明する。まず、従来のロ−ルコ−ル回路の構
成について説明すると、該回路は、図３に示すように、
電源電位供給源31、接地電位供給源32ａ，32ｂ、ｎチャ
ネル型ＭＯＳＦＥＴ33、ｐチャネル型ＭＯＳＦＥＴ35よ
り構成されている。なお、図３中のＴＥO3は、内部テス
ト信号である。
参照して説明する。まず、従来のロ−ルコ−ル回路の構
成について説明すると、該回路は、図３に示すように、
電源電位供給源31、接地電位供給源32ａ，32ｂ、ｎチャ
ネル型ＭＯＳＦＥＴ33、ｐチャネル型ＭＯＳＦＥＴ35よ
り構成されている。なお、図３中のＴＥO3は、内部テス
ト信号である。
【０００４】即ち、従来のロ−ルコ−ル回路は、ソ−ス
が接地電位供給源32ａに接続されるｎチャネル型ＭＯＳ
ＦＥＴ33のゲ−トには、内部テスト信号ＴＥO3が入力さ
れ、また、このｎチャネル型ＭＯＳＦＥＴ33のドレイン
には、「ソ−スが電源電位供給源31に接続され、ゲ−ト
が接地電位供給源32ｂに接続され、オン状態のｐチャネ
ル型ＭＯＳＦＥＴ35」のドレインが接続されて構成され
ている。
が接地電位供給源32ａに接続されるｎチャネル型ＭＯＳ
ＦＥＴ33のゲ−トには、内部テスト信号ＴＥO3が入力さ
れ、また、このｎチャネル型ＭＯＳＦＥＴ33のドレイン
には、「ソ−スが電源電位供給源31に接続され、ゲ−ト
が接地電位供給源32ｂに接続され、オン状態のｐチャネ
ル型ＭＯＳＦＥＴ35」のドレインが接続されて構成され
ている。
【０００５】次に、上記図３に示す構成からなる従来の
ロ−ルコ−ル回路の回路動作について説明する。例え
ば、内部テスト信号ＴＥO3がハイレベル状態とすると、
ｎチャネル型ＭＯＳＦＥＴ33がオン状態となり、ロ−ル
コ−ル回路には、電源電位供給源31から接地電位供給源
32ａへ、ｐチャネル型ＭＯＳＦＥＴ35及びｎチャネル型
ＭＯＳＦＥＴ33を介して、貫通電流が流れる。一方、内
部テスト信号ＴＥO3がロウレベル状態であったとする
と、ｎチャンネル型ＭＯＳＦＥＴ33がオフ状態となり、
ロ−ルコ−ル回路には、電源電位供給源31から接地電位
供給源32ａには電流が流れない。
ロ−ルコ−ル回路の回路動作について説明する。例え
ば、内部テスト信号ＴＥO3がハイレベル状態とすると、
ｎチャネル型ＭＯＳＦＥＴ33がオン状態となり、ロ−ル
コ−ル回路には、電源電位供給源31から接地電位供給源
32ａへ、ｐチャネル型ＭＯＳＦＥＴ35及びｎチャネル型
ＭＯＳＦＥＴ33を介して、貫通電流が流れる。一方、内
部テスト信号ＴＥO3がロウレベル状態であったとする
と、ｎチャンネル型ＭＯＳＦＥＴ33がオフ状態となり、
ロ−ルコ−ル回路には、電源電位供給源31から接地電位
供給源32ａには電流が流れない。
【０００６】このように、従来のロ−ルコ−ル回路で
は、半導体装置の動作電流の増減を測定することによ
り、内部テスト信号ＴＥO3の情報を得ることができる。
しかし、この従来のロ−ルコ−ル回路では、内部テスト
信号ＴＥO3の情報を得ようとしない場合、この内部テス
ト信号ＴＥO3の情報がハイレベルとなったときには、常
にロ−ルコ−ル回路に電流が流れるため、動作電流(消
費電流)が増大するという問題があった。
は、半導体装置の動作電流の増減を測定することによ
り、内部テスト信号ＴＥO3の情報を得ることができる。
しかし、この従来のロ−ルコ−ル回路では、内部テスト
信号ＴＥO3の情報を得ようとしない場合、この内部テス
ト信号ＴＥO3の情報がハイレベルとなったときには、常
にロ−ルコ−ル回路に電流が流れるため、動作電流(消
費電流)が増大するという問題があった。
【０００７】この問題点を解消するため、従来より種々
の提案がなされている。例えば、特開平2−146197号公
報及び特開平3−58398号公報には、電源投入直後にのみ
ロ−ルコ−ル回路を活性化し、その後の通常動作状態で
は、ロ−ルコ−ル回路に流れる貫通電流を遮断する方法
が開示されている。
の提案がなされている。例えば、特開平2−146197号公
報及び特開平3−58398号公報には、電源投入直後にのみ
ロ−ルコ−ル回路を活性化し、その後の通常動作状態で
は、ロ−ルコ−ル回路に流れる貫通電流を遮断する方法
が開示されている。
【０００８】具体的には、特開平2−146197号公報に
は、電源イニシャライズ回路と入力信号変化見地回路か
ら発生される２個のパルス信号により、ロ−ルコ−ル回
路に流れる貫通電流を遮断する技術が記載されている。
また、特開平3−58398号公報には、電源投入時にロ−ル
コ−ル回路に電流を流し、かつ通常動作時にロ−ルコ−
ル回路に流れる貫通電流を遮断するように、ライトイネ
−ブル信号によって制御されるトランスファ−ゲ−トを
設ける技術が記載されている。
は、電源イニシャライズ回路と入力信号変化見地回路か
ら発生される２個のパルス信号により、ロ−ルコ−ル回
路に流れる貫通電流を遮断する技術が記載されている。
また、特開平3−58398号公報には、電源投入時にロ−ル
コ−ル回路に電流を流し、かつ通常動作時にロ−ルコ−
ル回路に流れる貫通電流を遮断するように、ライトイネ
−ブル信号によって制御されるトランスファ−ゲ−トを
設ける技術が記載されている。
【０００９】
【発明が解決しようとする課題】前掲の図３に示した従
来の半導体装置のロ−ルコ−ル回路では、前記したとお
り、内部テスト信号ＴＥO3がハイレベルの時、常にロ−
ルコ−ル回路に電流が流れるため、消費電流が増大する
という問題があった。
来の半導体装置のロ−ルコ−ル回路では、前記したとお
り、内部テスト信号ＴＥO3がハイレベルの時、常にロ−
ルコ−ル回路に電流が流れるため、消費電流が増大する
という問題があった。
【００１０】また、この問題点を解消するために提案さ
れている前記特開平2−146197号公報及び特開平3−5839
8号公報に記載の技術では、ロ−ルコ−ル回路には電源
投入直後のある一定期間しか判定用電流が流れないた
め、電源投入直後に異常電流が流れるような不良モ−ド
の不良品については、ロ−ルコ−ル回路による内部テス
ト信号の情報の判定ができないという欠点を有してい
る。
れている前記特開平2−146197号公報及び特開平3−5839
8号公報に記載の技術では、ロ−ルコ−ル回路には電源
投入直後のある一定期間しか判定用電流が流れないた
め、電源投入直後に異常電流が流れるような不良モ−ド
の不良品については、ロ−ルコ−ル回路による内部テス
ト信号の情報の判定ができないという欠点を有してい
る。
【００１１】さらに、良品についても、電源投入直後し
か判定用電流の測定ができないし、また、その電流もあ
る一定期間しか流れないので、従来の大きな直流電流に
よる測定と比較して、内部テスト信号の情報を迅速に、
かつ正確に判定することができにくいという欠点があっ
た。
か判定用電流の測定ができないし、また、その電流もあ
る一定期間しか流れないので、従来の大きな直流電流に
よる測定と比較して、内部テスト信号の情報を迅速に、
かつ正確に判定することができにくいという欠点があっ
た。
【００１２】本発明は、前記問題点、欠点に鑑み成され
たものであって、その目的とするところは、第１に、良
品及び不良品のいずれにおいても、内部テスト信号の情
報を迅速に、かつ正確に判定することができ、しかも消
費電流を低減することができる「ロ−ルコ−ル回路を有
する半導体装置」を提供することにあり、第２に、ウエ
ハ状態での検査工程に適用し、該工程における“ロ−ル
コ−ル回路による内部テスト信号の情報の検出”が容易
であり、また、アセンブリ工程以降には消費電流を低減
することができる「ロ−ルコ−ル回路を有する半導体装
置」を提供することにある。
たものであって、その目的とするところは、第１に、良
品及び不良品のいずれにおいても、内部テスト信号の情
報を迅速に、かつ正確に判定することができ、しかも消
費電流を低減することができる「ロ−ルコ−ル回路を有
する半導体装置」を提供することにあり、第２に、ウエ
ハ状態での検査工程に適用し、該工程における“ロ−ル
コ−ル回路による内部テスト信号の情報の検出”が容易
であり、また、アセンブリ工程以降には消費電流を低減
することができる「ロ−ルコ−ル回路を有する半導体装
置」を提供することにある。
【００１３】
【課題を解決するための手段】本発明に係る半導体装置
は、内部テスト信号が“ハイレベルかもしくはロウレベ
ルか”を電流により感知し判定するロ−ルコ−ル回路を
備えており、そして、該ロ−ルコ−ル回路の電源電位供
給源と接地電位供給源との間の電流経路内に、切断でき
るタイプのヒュ−ズを設けたことを特徴とし、これによ
り前記した目的とする半導体装置を提供するものであ
る。
は、内部テスト信号が“ハイレベルかもしくはロウレベ
ルか”を電流により感知し判定するロ−ルコ−ル回路を
備えており、そして、該ロ−ルコ−ル回路の電源電位供
給源と接地電位供給源との間の電流経路内に、切断でき
るタイプのヒュ−ズを設けたことを特徴とし、これによ
り前記した目的とする半導体装置を提供するものであ
る。
【００１４】即ち、本発明は、「内部テスト信号の情報
を電源電位供給源から接地電位供給源に流れる電流によ
り判定するロ−ルコ−ル回路を備えた半導体装置におい
て、前記ロ−ルコ−ル回路の電源電位供給源から接地電
位供給源に流れる電流の経路内に、切断できるタイプの
ヒュ−ズを設けたことを特徴とする半導体装置。」(請
求項１)を要旨とする。
を電源電位供給源から接地電位供給源に流れる電流によ
り判定するロ−ルコ−ル回路を備えた半導体装置におい
て、前記ロ−ルコ−ル回路の電源電位供給源から接地電
位供給源に流れる電流の経路内に、切断できるタイプの
ヒュ−ズを設けたことを特徴とする半導体装置。」(請
求項１)を要旨とする。
【００１５】また、本発明は、前記ヒュ−ズの材質とし
て「レ−ザ光によって切断される材質」からなることを
特徴とし(請求項２)、このヒュ−ズの配設箇所として、
・ロ−ルコ−ル回路の電源電位供給源側に設けること
(請求項３)、・ロ−ルコ−ル回路の接地電位供給源側に
設けること(請求項４)、を特徴とする。更に、本発明
は、前記ロ−ルコ−ル回路が「内部テスト信号の情報の
検出をウエハ状態での検査工程時のみに使用される」こ
とを特徴とする(請求項５)。
て「レ−ザ光によって切断される材質」からなることを
特徴とし(請求項２)、このヒュ−ズの配設箇所として、
・ロ−ルコ−ル回路の電源電位供給源側に設けること
(請求項３)、・ロ−ルコ−ル回路の接地電位供給源側に
設けること(請求項４)、を特徴とする。更に、本発明
は、前記ロ−ルコ−ル回路が「内部テスト信号の情報の
検出をウエハ状態での検査工程時のみに使用される」こ
とを特徴とする(請求項５)。
【００１６】
【実施例】次に、本発明に係る半導体装置の実施例つい
て、図１及び図２を参照して説明するが、本発明は、以
下の実施例に限定されるものではなく、前記した本発明
の要旨の範囲内で種々の変更ができるものである。
て、図１及び図２を参照して説明するが、本発明は、以
下の実施例に限定されるものではなく、前記した本発明
の要旨の範囲内で種々の変更ができるものである。
【００１７】（実施例１）図１は、本発明の一実施例
(実施例１)を示すロ−ルコ−ル回路図である。まず、本
実施例１のロ−ルコ−ル回路の構成について説明する
と、これは、図１に示すように、電源電位供給源11、接
地電位供給源12、ｎチャネル型ＭＯＳＦＥＴ13、ヒュ−
ズ14より構成されている。なお、図１中のＴＥO1は、内
部テスト信号である。
(実施例１)を示すロ−ルコ−ル回路図である。まず、本
実施例１のロ−ルコ−ル回路の構成について説明する
と、これは、図１に示すように、電源電位供給源11、接
地電位供給源12、ｎチャネル型ＭＯＳＦＥＴ13、ヒュ−
ズ14より構成されている。なお、図１中のＴＥO1は、内
部テスト信号である。
【００１８】具体的には、本実施例１のロ−ルコ−ル回
路は、該回路内に“レ−ザ光によって切断され得るタイ
プ”のヒュ−ズ14が配設されており、このヒュ−ズ14の
一端が電源電位供給源11に接続され、その他端が「内部
テスト信号ＴＥO1がゲ−トに入力され、ソ−スが接地電
位供給源12に接続されたｎチャネル型ＭＯＳＦＥＴ13」
のドレインに接続されている構成からなる。
路は、該回路内に“レ−ザ光によって切断され得るタイ
プ”のヒュ−ズ14が配設されており、このヒュ−ズ14の
一端が電源電位供給源11に接続され、その他端が「内部
テスト信号ＴＥO1がゲ−トに入力され、ソ−スが接地電
位供給源12に接続されたｎチャネル型ＭＯＳＦＥＴ13」
のドレインに接続されている構成からなる。
【００１９】次に、上記構成からなる本実施例１のロ−
ルコ−ル回路の動作について説明する。例えば、ヒュ−
ズ14が未切断の場合、内部テスト信号ＴＥO1の電位がハ
イレベルの時はｎチャネル型ＭＯＳＦＥＴ13がオン状態
になり、電源電位供給源11から“ヒュ−ズ14及びｎチャ
ネル型ＭＯＳＦＥＴ13を介して”ｎチャネル型ＭＯＳＦ
ＥＴ13のサイズにより決定される電流(概ね5mA程度)が
接地電位供給源12に流れる。つまり、本実施例１のロ−
ルコ−ル回路を備えた半導体装置の動作電流が増加する
ことになる。
ルコ−ル回路の動作について説明する。例えば、ヒュ−
ズ14が未切断の場合、内部テスト信号ＴＥO1の電位がハ
イレベルの時はｎチャネル型ＭＯＳＦＥＴ13がオン状態
になり、電源電位供給源11から“ヒュ−ズ14及びｎチャ
ネル型ＭＯＳＦＥＴ13を介して”ｎチャネル型ＭＯＳＦ
ＥＴ13のサイズにより決定される電流(概ね5mA程度)が
接地電位供給源12に流れる。つまり、本実施例１のロ−
ルコ−ル回路を備えた半導体装置の動作電流が増加する
ことになる。
【００２０】一方、内部テスト信号ＴＥO1の電位がロウ
レベルの時は、ｎチャネル型ＭＯＳＦＥＴ13はオフ状態
となるため、電源電位供給源11から接地電位供給源12に
電流は流れない。従って、ロ−ルコ−ル電流を動作電流
の10％程度に設定しておけば、動作電流の増減により内
部テスト信号ＴＥO1のレベルの判定が可能になる。
レベルの時は、ｎチャネル型ＭＯＳＦＥＴ13はオフ状態
となるため、電源電位供給源11から接地電位供給源12に
電流は流れない。従って、ロ−ルコ−ル電流を動作電流
の10％程度に設定しておけば、動作電流の増減により内
部テスト信号ＴＥO1のレベルの判定が可能になる。
【００２１】また、ヒュ−ズ14が切断状態の場合、内部
テスト信号ＴＥO1のレベルに関係なく、ロ−ルコ−ル回
路には電流が流れない。
テスト信号ＴＥO1のレベルに関係なく、ロ−ルコ−ル回
路には電流が流れない。
【００２２】次に、本実施例１の上記ロ−ルコ−ル回路
を備えた半導体装置の適用例について説明する。本実施
例１の上記ロ−ルコ−ル回路を備えた半導体装置におい
て、ウエハ状態での検査工程のみロ−ルコ−ル回路を使
用し、その電源電位供給源11から接地電位供給源12に流
れる直流電流の増減により、内部テスト信号ＴＥO1の情
報の検出を行う。そして、アセンブリ工程以降の検査工
程では、ロ−ルコ−ル回路を用いて内部テスト信号ＴＥ
O1の情報を検出しない場合、ウエハ状態での検査工程の
後にヒュ−ズ14を切断する工程にて該ヒュ−ズ14の切断
を行うと、アセンブリ工程以降は、ロ−ルコ−ル回路に
は動作電流は流れないことになる。
を備えた半導体装置の適用例について説明する。本実施
例１の上記ロ−ルコ−ル回路を備えた半導体装置におい
て、ウエハ状態での検査工程のみロ−ルコ−ル回路を使
用し、その電源電位供給源11から接地電位供給源12に流
れる直流電流の増減により、内部テスト信号ＴＥO1の情
報の検出を行う。そして、アセンブリ工程以降の検査工
程では、ロ−ルコ−ル回路を用いて内部テスト信号ＴＥ
O1の情報を検出しない場合、ウエハ状態での検査工程の
後にヒュ−ズ14を切断する工程にて該ヒュ−ズ14の切断
を行うと、アセンブリ工程以降は、ロ−ルコ−ル回路に
は動作電流は流れないことになる。
【００２３】（実施例２）図２は、本発明の他の実施例
(実施例２)を示すロ−ルコ−ル回路図である。本実施例
２のロ−ルコ−ル回路は、図２に示すように、電源電位
供給源21、接地電位供給源22、ｐチャネル型ＭＯＳＦＥ
Ｔ25、ヒュ−ズ24より構成されている。なお、図２中の
ＴＥO2は、内部テスト信号である。
(実施例２)を示すロ−ルコ−ル回路図である。本実施例
２のロ−ルコ−ル回路は、図２に示すように、電源電位
供給源21、接地電位供給源22、ｐチャネル型ＭＯＳＦＥ
Ｔ25、ヒュ−ズ24より構成されている。なお、図２中の
ＴＥO2は、内部テスト信号である。
【００２４】本実施例２のロ−ルコ−ル回路では、前記
実施例１と同様、該回路内に“レ−ザ光によって切断さ
れ得るタイプ”のヒュ−ズ24が配設されている。しか
し、本実施例２では、図２に示すように、ヒュ−ズ24の
一端が「内部テスト信号ＴＥO2がゲ−ト入力され、ソ−
スが電源電位供給源21に接続されたｐチャネル型ＭＯＳ
ＦＥＴ25」のドレインに接続され、その他端が接地電位
供給源22に接続されている構成からなる点で前記実施例
１と相違する。
実施例１と同様、該回路内に“レ−ザ光によって切断さ
れ得るタイプ”のヒュ−ズ24が配設されている。しか
し、本実施例２では、図２に示すように、ヒュ−ズ24の
一端が「内部テスト信号ＴＥO2がゲ−ト入力され、ソ−
スが電源電位供給源21に接続されたｐチャネル型ＭＯＳ
ＦＥＴ25」のドレインに接続され、その他端が接地電位
供給源22に接続されている構成からなる点で前記実施例
１と相違する。
【００２５】本実施例２においても、前記実施例１と同
様、内部テスト信号ＴＥO2がロウレベルのときに電流が
流れ、ハイレベルのときに電流が流れないロ−ルコ−ル
回路を実現している。
様、内部テスト信号ＴＥO2がロウレベルのときに電流が
流れ、ハイレベルのときに電流が流れないロ−ルコ−ル
回路を実現している。
【００２６】なお、前記実施例１及び実施例２では、ヒ
ュ−ズ14，24として“レ−ザ光によって切断され得るタ
イプ”のものを用いたが、本発明は、これに限定される
ものではなく、切断可能であれば、任意の材質からなる
ヒュ−ズが使用できる。
ュ−ズ14，24として“レ−ザ光によって切断され得るタ
イプ”のものを用いたが、本発明は、これに限定される
ものではなく、切断可能であれば、任意の材質からなる
ヒュ−ズが使用できる。
【００２７】
【発明の効果】本発明に係る半導体装置は、以上詳記し
たとおり、内部テスト信号が“ハイレベルかもしくはロ
ウレベルか”を電流により感知し判定するロ−ルコ−ル
回路を備えており、そして、該ロ−ルコ−ル回路の電源
電位供給源と接地電位供給源との間の電流経路内に、切
断できるタイプのヒュ−ズを設けたことを特徴とし、こ
れにより良品及び不良品のいずれにおいても、内部テス
ト信号の情報を迅速に、かつ正確に判定することがで
き、しかも消費電流を低減することができる効果が生じ
る。
たとおり、内部テスト信号が“ハイレベルかもしくはロ
ウレベルか”を電流により感知し判定するロ−ルコ−ル
回路を備えており、そして、該ロ−ルコ−ル回路の電源
電位供給源と接地電位供給源との間の電流経路内に、切
断できるタイプのヒュ−ズを設けたことを特徴とし、こ
れにより良品及び不良品のいずれにおいても、内部テス
ト信号の情報を迅速に、かつ正確に判定することがで
き、しかも消費電流を低減することができる効果が生じ
る。
【００２８】また、本発明に係る半導体装置をウエハ状
態での検査工程に適用することにより、該工程における
“ロ−ルコ−ル回路による内部テスト信号の情報の検
出”が容易であり、また、アセンブリ工程以降には、ロ
−ルコ−ル回路に電流が流れないので、消費電流を低減
することができる効果が生じる。
態での検査工程に適用することにより、該工程における
“ロ−ルコ−ル回路による内部テスト信号の情報の検
出”が容易であり、また、アセンブリ工程以降には、ロ
−ルコ−ル回路に電流が流れないので、消費電流を低減
することができる効果が生じる。
【図１】本発明の一実施例(実施例１)を示すロ−ルコ−
ル回路図。
ル回路図。
【図２】本発明の他の実施例(実施例２)を示すロ−ルコ
−ル回路図。
−ル回路図。
【図３】従来のロ−ルコ−ル回路を示す図。
１１、２１、３１ 電源電位供給源 １２、２２、３２ａ、３２ｂ 接地電位供給源 １３、３３ ｎチャネル型ＭＯＳＦＥＴ １４、２４ ヒュ−ズ ２５、３５ ｐチャネル型ＭＯＳＦＥＴ ＴＥO1、ＴＥO2、ＴＥO3 内部テスト信号
Claims (5)
- 【請求項１】 内部テスト信号の情報を電源電位供給源
から接地電位供給源に流れる電流により判定するロ−ル
コ−ル回路を備えた半導体装置において、前記ロ−ルコ
−ル回路の電源電位供給源から接地電位供給源に流れる
電流の経路内に、切断できるタイプのヒュ−ズを設けた
ことを特徴とする半導体装置。 - 【請求項２】 前記ヒュ−ズは、レ−ザ光によって切断
される材質からなることを特徴とする請求項１記載の半
導体装置。 - 【請求項３】 前記ヒュ−ズは、ロ−ルコ−ル回路の電
源電位供給源側に配設することを特徴とする請求項１記
載の半導体装置。 - 【請求項４】 前記ヒュ−ズは、ロ−ルコ−ル回路の接
地電位供給源側に配設することを特徴とする請求項１記
載の半導体装置。 - 【請求項５】 前記ロ−ルコ−ル回路は、内部テスト信
号の情報の検出を、ウエハ状態での検査工程時のみに使
用されることを特徴とする請求項１記載の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7034387A JPH08212797A (ja) | 1995-01-31 | 1995-01-31 | 半導体装置 |
| DE69601093T DE69601093T2 (de) | 1995-01-31 | 1996-01-31 | Halbleitervorrichtung mit Sicherung-Roll-Callschaltung |
| KR1019960002556A KR100191369B1 (ko) | 1995-01-31 | 1996-01-31 | 퓨즈형 롤 콜 회로를 내장한 반도체 장치 |
| US08/594,173 US5661689A (en) | 1995-01-31 | 1996-01-31 | Semiconductor device incorporating fuse-type roll call circuit |
| TW085101186A TW384479B (en) | 1995-01-31 | 1996-01-31 | Semiconductor device incorporating fuse-type call circuit |
| EP96101538A EP0725344B1 (en) | 1995-01-31 | 1996-01-31 | Semiconductor device incorporating fuse-type roll call circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7034387A JPH08212797A (ja) | 1995-01-31 | 1995-01-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08212797A true JPH08212797A (ja) | 1996-08-20 |
Family
ID=12412765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7034387A Pending JPH08212797A (ja) | 1995-01-31 | 1995-01-31 | 半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5661689A (ja) |
| EP (1) | EP0725344B1 (ja) |
| JP (1) | JPH08212797A (ja) |
| KR (1) | KR100191369B1 (ja) |
| DE (1) | DE69601093T2 (ja) |
| TW (1) | TW384479B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2930029B2 (ja) * | 1996-09-20 | 1999-08-03 | 日本電気株式会社 | 半導体メモリ装置 |
| JP3223817B2 (ja) * | 1996-11-08 | 2001-10-29 | 日本電気株式会社 | 半導体メモリ装置及びその駆動方法 |
| KR19990061991A (ko) * | 1997-12-31 | 1999-07-26 | 김영환 | 다수개의 리던던시 입출력 라인들을 구비하는 반도체 장치 |
| JP2000067595A (ja) | 1998-06-09 | 2000-03-03 | Mitsubishi Electric Corp | 半導体記憶装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0358398A (ja) * | 1989-07-26 | 1991-03-13 | Nec Corp | 半導体メモリ装置 |
| JPH03248400A (ja) * | 1990-02-26 | 1991-11-06 | Nec Corp | 冗長回路を有するメモリのロールコール回路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4567580A (en) * | 1983-06-29 | 1986-01-28 | Fairchild Camera & Instrument Corporation | Redundancy roll call technique |
| JPH0638320B2 (ja) * | 1985-03-18 | 1994-05-18 | 日本電気株式会社 | メモリ回路 |
| JPH07105157B2 (ja) * | 1987-09-10 | 1995-11-13 | 日本電気株式会社 | 冗長メモリセル使用判定回路 |
| JPH01245497A (ja) * | 1988-03-28 | 1989-09-29 | Nec Corp | 半導体メモリ |
| JPH0235697A (ja) * | 1988-07-26 | 1990-02-06 | Nec Corp | メモリ回路 |
| JP2663586B2 (ja) * | 1988-11-28 | 1997-10-15 | 日本電気株式会社 | メモリ回路 |
| JPH03160695A (ja) * | 1989-11-17 | 1991-07-10 | Nec Corp | 半導体記憶装置 |
| JP2778234B2 (ja) * | 1990-09-13 | 1998-07-23 | 日本電気株式会社 | 冗長デコーダ回路 |
| JPH0684394A (ja) * | 1992-09-04 | 1994-03-25 | Nec Corp | 半導体メモリ回路 |
| KR970010658B1 (ko) * | 1993-11-26 | 1997-06-30 | 삼성전자 주식회사 | 번-인회로를 가지는 반도체메모리장치 및 그 번-인방법 |
| US5517455A (en) * | 1994-03-31 | 1996-05-14 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit with fuse circuitry simulating fuse blowing |
-
1995
- 1995-01-31 JP JP7034387A patent/JPH08212797A/ja active Pending
-
1996
- 1996-01-31 EP EP96101538A patent/EP0725344B1/en not_active Expired - Lifetime
- 1996-01-31 US US08/594,173 patent/US5661689A/en not_active Expired - Fee Related
- 1996-01-31 TW TW085101186A patent/TW384479B/zh not_active IP Right Cessation
- 1996-01-31 KR KR1019960002556A patent/KR100191369B1/ko not_active IP Right Cessation
- 1996-01-31 DE DE69601093T patent/DE69601093T2/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0358398A (ja) * | 1989-07-26 | 1991-03-13 | Nec Corp | 半導体メモリ装置 |
| JPH03248400A (ja) * | 1990-02-26 | 1991-11-06 | Nec Corp | 冗長回路を有するメモリのロールコール回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69601093D1 (de) | 1999-01-21 |
| TW384479B (en) | 2000-03-11 |
| EP0725344A1 (en) | 1996-08-07 |
| DE69601093T2 (de) | 1999-06-24 |
| US5661689A (en) | 1997-08-26 |
| KR960030256A (ko) | 1996-08-17 |
| EP0725344B1 (en) | 1998-12-09 |
| KR100191369B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1188426A (en) | Identification of repaired integrated circuits | |
| JP2006260030A (ja) | 定電圧電源回路及び定電圧電源回路の検査方法 | |
| JP3424489B2 (ja) | 半導体過電流検知回路とその検査方法 | |
| US6693448B1 (en) | Semiconductor integrated circuit | |
| JP2006054450A (ja) | 自己遮蔽機能を有する半導体ウェーハ及びそれのテスト方法 | |
| JPH08212797A (ja) | 半導体装置 | |
| JPH1127128A (ja) | 半導体集積回路装置 | |
| US5808476A (en) | Built-in current sensor for IDDQ monitoring | |
| JP2003023085A (ja) | 半導体集積回路 | |
| JPH084631Y2 (ja) | しゃ断器制御電流センサの点検回路 | |
| JP2894090B2 (ja) | 半導体装置 | |
| JP2907278B2 (ja) | 半導体装置及びその試験方法 | |
| JP3189744B2 (ja) | 半導体装置 | |
| JP2002091789A (ja) | ノイズ検出回路 | |
| JP2001091599A (ja) | 半導体集積回路 | |
| JP2004257815A (ja) | 半導体集積回路の検査方法および半導体集積回路装置 | |
| JP2003229490A (ja) | 半導体装置とその電源断検査方法 | |
| JP2847587B2 (ja) | Ｍｏｓ型集積回路の試験装置及び試験方法 | |
| JP3299815B2 (ja) | 半導体集積回路 | |
| KR19980065766A (ko) | 회로 검사용 전류 감지 회로 | |
| JP6393673B2 (ja) | 半導体回路、および検査方法 | |
| KR100279253B1 (ko) | 반도체메로리장치의내부전압발생회로 | |
| JP3184163B2 (ja) | 電源回路 | |
| JP2002118232A (ja) | 半導体装置 | |
| JP2000046897A (ja) | Ｃｍｏｓ集積回路の試験装置及び試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970902 |