JP2002091789A - ノイズ検出回路 - Google Patents
ノイズ検出回路Info
- Publication number
- JP2002091789A JP2002091789A JP2000281562A JP2000281562A JP2002091789A JP 2002091789 A JP2002091789 A JP 2002091789A JP 2000281562 A JP2000281562 A JP 2000281562A JP 2000281562 A JP2000281562 A JP 2000281562A JP 2002091789 A JP2002091789 A JP 2002091789A
- Authority
- JP
- Japan
- Prior art keywords
- noise
- semiconductor device
- wiring
- noise detection
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 従来、半導体装置内に発生するノイズの検出
方法として半導体装置内に配置したアンテナ配線にのっ
たノイズをラッチ等で取り込む方法を行っていたが、こ
の方法ではリアルタイムにノイズの発生場所を検出する
ことができなかった。 【解決手段】 目的の半導体装置内の電源配線に並行し
てノイズ検出用のアンテナ配線を配置し、アンテナ配線
にのったクロストークノイズによりON/OFFするノイズ検
出用インバータに接続したプルアップ抵抗、プルダウン
抵抗部分に電流が流れるようにする。さらに、この抵抗
部分以外を第２の配線層マスクで覆い、電流解析装置が
不必要な回路の電流を検出しないようにし、リアルタイ
ムにノイズの発生源を解析できるようにする。また、ノ
イズ検出用インバータの出力を計測するカウンタを備
え、ある回数以上ノイズが発生した場合、割り込みをか
けて半導体装置の誤動作を防ぐ。
方法として半導体装置内に配置したアンテナ配線にのっ
たノイズをラッチ等で取り込む方法を行っていたが、こ
の方法ではリアルタイムにノイズの発生場所を検出する
ことができなかった。 【解決手段】 目的の半導体装置内の電源配線に並行し
てノイズ検出用のアンテナ配線を配置し、アンテナ配線
にのったクロストークノイズによりON/OFFするノイズ検
出用インバータに接続したプルアップ抵抗、プルダウン
抵抗部分に電流が流れるようにする。さらに、この抵抗
部分以外を第２の配線層マスクで覆い、電流解析装置が
不必要な回路の電流を検出しないようにし、リアルタイ
ムにノイズの発生源を解析できるようにする。また、ノ
イズ検出用インバータの出力を計測するカウンタを備
え、ある回数以上ノイズが発生した場合、割り込みをか
けて半導体装置の誤動作を防ぐ。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置内で発
生したノイズレベル、および半導体装置外から受けたノ
イズレベルを計測し、半導体装置内のノイズに敏感な部
分を特定するために使用され、また、ノイズによる誤動
作が発生する前に割り込みを発生させ、もしくはノイズ
発生回数を確認することにより半導体装置の安定した動
作を行うことができるノイズ検出回路に関する。
生したノイズレベル、および半導体装置外から受けたノ
イズレベルを計測し、半導体装置内のノイズに敏感な部
分を特定するために使用され、また、ノイズによる誤動
作が発生する前に割り込みを発生させ、もしくはノイズ
発生回数を確認することにより半導体装置の安定した動
作を行うことができるノイズ検出回路に関する。
【０００２】
【従来の技術】従来のノイズ検出回路は、ノイズ検出用
配線を電源レベル、もしくはGNDレベルに設定し、この
ノイズ検出用配線にのったノイズをラッチ等の素子によ
り検出していた。
配線を電源レベル、もしくはGNDレベルに設定し、この
ノイズ検出用配線にのったノイズをラッチ等の素子によ
り検出していた。
【０００３】図４は従来のノイズ検出回路のブロック図
を示す。
を示す。
【０００４】同図において、アンテナ配線２０は電源レ
ベルに固定され、ラッチ２１のデータ入力２２に接続さ
れている。ラッチ２１はクロック信号２３によりデータ
入力２２に入力された信号を取り込みデータ出力２４に
出力する。データ出力２４から出力されたノイズ検出信
号２５は、CPU２６に対して割り込み発生を通知する
か、外部端子から半導体装置外部に出力される。
ベルに固定され、ラッチ２１のデータ入力２２に接続さ
れている。ラッチ２１はクロック信号２３によりデータ
入力２２に入力された信号を取り込みデータ出力２４に
出力する。データ出力２４から出力されたノイズ検出信
号２５は、CPU２６に対して割り込み発生を通知する
か、外部端子から半導体装置外部に出力される。
【０００５】以上の構成を持つ従来のノイズ検出回路に
ついて説明する。
ついて説明する。
【０００６】半導体装置内でノイズが発生するとノイズ
発生源に近接した電源レベルに固定されたアンテナ配線
２０にクロストークノイズとしてノイズが発生する。こ
のノイズをクロック信号２３に入力される定期的なタイ
ミングでラッチする。ラッチ２１はCPU２６に対してノ
イズ発生があったことをノイズ検出信号２５を通して通
知するか、外部端子を通して半導体装置外部にノイズが
発生したことを通知する。また、半導体装置内に複数の
従来のノイズ検出回路を設置しノイズに敏感な部分を特
定する。
発生源に近接した電源レベルに固定されたアンテナ配線
２０にクロストークノイズとしてノイズが発生する。こ
のノイズをクロック信号２３に入力される定期的なタイ
ミングでラッチする。ラッチ２１はCPU２６に対してノ
イズ発生があったことをノイズ検出信号２５を通して通
知するか、外部端子を通して半導体装置外部にノイズが
発生したことを通知する。また、半導体装置内に複数の
従来のノイズ検出回路を設置しノイズに敏感な部分を特
定する。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、リアルタイムに発生したノイズを検出す
ることができず、また、ノイズレベルの大きさの区別や
立ち上がりノイズの発生か立下りノイズの発生かの区別
ができなかった。また、半導体装置内のノイズに敏感な
部分を特定するための方法としては、検出したノイズ信
号をいったんラッチして半導体装置外部に出力したり、
割り込み発生といった方法で行っており、リアルタイム
に半導体装置内のどの部分でノイズが発生しているかを
特定することができなかった。
来の構成では、リアルタイムに発生したノイズを検出す
ることができず、また、ノイズレベルの大きさの区別や
立ち上がりノイズの発生か立下りノイズの発生かの区別
ができなかった。また、半導体装置内のノイズに敏感な
部分を特定するための方法としては、検出したノイズ信
号をいったんラッチして半導体装置外部に出力したり、
割り込み発生といった方法で行っており、リアルタイム
に半導体装置内のどの部分でノイズが発生しているかを
特定することができなかった。
【０００８】本発明は上記従来の問題点を解決するもの
で、リアルタイムに目的の半導体装置内のどの部分でノ
イズが発生しているかを確認することができ、また、ノ
イズの発生頻度により半導体装置が誤動作する前に割り
込みを発生し、もしくは、ノイズの発生頻度を確認する
ことにより、動作を安定化させることを目的としてい
る。
で、リアルタイムに目的の半導体装置内のどの部分でノ
イズが発生しているかを確認することができ、また、ノ
イズの発生頻度により半導体装置が誤動作する前に割り
込みを発生し、もしくは、ノイズの発生頻度を確認する
ことにより、動作を安定化させることを目的としてい
る。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明のノイズ検出回路は、目的の半導体装置内の
信号配線、電源配線に並行してノイズ検出用のある電圧
にバイアスされたアンテナ配線を配置し、ノイズが発生
した場合、アンテナ配線にのったクロストークノイズに
よりON/OFFするノイズ検出用インバータを通して負荷部
分に電流が流れるように接続し、半導体装置外部の解析
装置がノイズ検出に不必要な回路の電流を検出しないよ
うにするための半導体装置全体を覆う第２の配線層を備
え、この第２の配線層に開いた窓を通して負荷部分に流
れた電流のみ検知できるようにし、また、ノイズ検出用
インバータを通して出力された信号をカウンタで計測
し、あらかじめ決めた回数以上になった時にCPUに対し
て割り込みを発生させ目的の半導体装置が誤動作するこ
とを防ぐことを目的とする。
に、本発明のノイズ検出回路は、目的の半導体装置内の
信号配線、電源配線に並行してノイズ検出用のある電圧
にバイアスされたアンテナ配線を配置し、ノイズが発生
した場合、アンテナ配線にのったクロストークノイズに
よりON/OFFするノイズ検出用インバータを通して負荷部
分に電流が流れるように接続し、半導体装置外部の解析
装置がノイズ検出に不必要な回路の電流を検出しないよ
うにするための半導体装置全体を覆う第２の配線層を備
え、この第２の配線層に開いた窓を通して負荷部分に流
れた電流のみ検知できるようにし、また、ノイズ検出用
インバータを通して出力された信号をカウンタで計測
し、あらかじめ決めた回数以上になった時にCPUに対し
て割り込みを発生させ目的の半導体装置が誤動作するこ
とを防ぐことを目的とする。
【００１０】
【発明の実施の形態】以下、本発明の一実施形態につい
て、図１及び図２を用いて説明する。
て、図１及び図２を用いて説明する。
【００１１】図１及び図２は本発明の一実施形態につい
てのブロック図である。１は目的の半導体装置１９内の
電源配線である。２は前記電源配線１の両側、もしくは
片側に並行して配置される適当な長さのアンテナ配線で
ある。３は前記アンテナ配線２にバイアス電圧を供給す
る複数のバイアス用インバータであり、それぞれ出力能
力の違うインバータで構成されておりバイアス感度セレ
クタ６によりどれか１つが選択される。前記バイアス用
インバータ３の出力は帰還ループセレクタ５及び帰還抵
抗４を通して再び前記バイアス用インバータ３の入力に
接続される。帰還ループセレクタ５は本ノイズ検出回路
を動作させない場合、帰還ループを切断し、電源レベル
を出力することによりバイアス用インバータ３及び抵抗
４で構成される帰還ループ回路の消費電流を下げる。ま
た、この場合、バイアス感度セレクタ６はGNDレベルを
出力し、以降の回路の消費電流を最小限に抑える役割を
もつ。アンテナ配線２は複数の入力シュレッショルド電
圧の違う立ち上がりノイズ検出用インバータ７及び複数
の入力シュレッショルド電圧の違う立下りノイズ検出用
インバータ８に接続されている。立ち上がりノイズ検出
用インバータ７は立ち上がりレベルセレクタ９により１
つだけ選択されてプルアップ抵抗１１および立ち上がり
ノイズカウンタ１２に接続される。同様に立下りノイズ
検出用インバータ８は立下りレベルセレクタ１０により
１つだけ選択されてプルダウン抵抗１３および立下りノ
イズカウンタ１４に接続される。立ち上がりノイズ比較
器１５は立ち上がりノイズ比較器１５内にあらかじめ設
定された値と立ち上がりノイズカウンタ１２の値と比較
し、立ち上がりノイズカウンタ１２の値の方が大きくな
った場合CPU１７に対して割り込み信号を通知する。同
様に立下りノイズ比較器１６は立下りノイズ比較器１６
内にあらかじめ設定された値と立下りノイズカウンタ１
４の値と比較し、立下りノイズカウンタ１４の値の方が
大きくなった場合CPU１７に対して割り込み信号を通知
する。CPU１７は立ち上がりノイズカウンタ１２及び立
下りノイズカウンタ１４に対しリセット信号を出力し、
各カウンタをクリアする。また、CPU１７はデータバス
を通して立ち上がりノイズカウンタ１２及び立下りノイ
ズカウンタ１４の内容を確認する事ができる。また、CP
U１７は立ち上がりノイズ比較器１５及び立下りノイズ
比較器１６に対し、データバスを通して比較値を設定す
ることができる。配線層マスク１８は目的の半導体装置
１９上の前記プルアップ抵抗１１及びプルダウン抵抗１
３の配置される部分のみに窓を開けた半導体装置１９全
体を覆う配線層マスクである。
てのブロック図である。１は目的の半導体装置１９内の
電源配線である。２は前記電源配線１の両側、もしくは
片側に並行して配置される適当な長さのアンテナ配線で
ある。３は前記アンテナ配線２にバイアス電圧を供給す
る複数のバイアス用インバータであり、それぞれ出力能
力の違うインバータで構成されておりバイアス感度セレ
クタ６によりどれか１つが選択される。前記バイアス用
インバータ３の出力は帰還ループセレクタ５及び帰還抵
抗４を通して再び前記バイアス用インバータ３の入力に
接続される。帰還ループセレクタ５は本ノイズ検出回路
を動作させない場合、帰還ループを切断し、電源レベル
を出力することによりバイアス用インバータ３及び抵抗
４で構成される帰還ループ回路の消費電流を下げる。ま
た、この場合、バイアス感度セレクタ６はGNDレベルを
出力し、以降の回路の消費電流を最小限に抑える役割を
もつ。アンテナ配線２は複数の入力シュレッショルド電
圧の違う立ち上がりノイズ検出用インバータ７及び複数
の入力シュレッショルド電圧の違う立下りノイズ検出用
インバータ８に接続されている。立ち上がりノイズ検出
用インバータ７は立ち上がりレベルセレクタ９により１
つだけ選択されてプルアップ抵抗１１および立ち上がり
ノイズカウンタ１２に接続される。同様に立下りノイズ
検出用インバータ８は立下りレベルセレクタ１０により
１つだけ選択されてプルダウン抵抗１３および立下りノ
イズカウンタ１４に接続される。立ち上がりノイズ比較
器１５は立ち上がりノイズ比較器１５内にあらかじめ設
定された値と立ち上がりノイズカウンタ１２の値と比較
し、立ち上がりノイズカウンタ１２の値の方が大きくな
った場合CPU１７に対して割り込み信号を通知する。同
様に立下りノイズ比較器１６は立下りノイズ比較器１６
内にあらかじめ設定された値と立下りノイズカウンタ１
４の値と比較し、立下りノイズカウンタ１４の値の方が
大きくなった場合CPU１７に対して割り込み信号を通知
する。CPU１７は立ち上がりノイズカウンタ１２及び立
下りノイズカウンタ１４に対しリセット信号を出力し、
各カウンタをクリアする。また、CPU１７はデータバス
を通して立ち上がりノイズカウンタ１２及び立下りノイ
ズカウンタ１４の内容を確認する事ができる。また、CP
U１７は立ち上がりノイズ比較器１５及び立下りノイズ
比較器１６に対し、データバスを通して比較値を設定す
ることができる。配線層マスク１８は目的の半導体装置
１９上の前記プルアップ抵抗１１及びプルダウン抵抗１
３の配置される部分のみに窓を開けた半導体装置１９全
体を覆う配線層マスクである。
【００１２】以上のように構成された本実施形態のノイ
ズ検出回路について、以下その動作を説明する。
ズ検出回路について、以下その動作を説明する。
【００１３】まず、複数のバイアス用インバータ３は、
バイアス感度セレクタ６で１つを選択し、抵抗４との間
で帰還ループを形成する。帰還ループで生成されたバイ
アス電圧はアンテナ配線２に供給される。出力能力の大
きいバイアスインバータ３を選択した場合、検出できる
ノイズの感度はより鈍感になる。電源１にのるノイズは
並行に配置されるアンテナ配線２に対し、クロストーク
ノイズを発生させる。アンテナ配線２にのったノイズは
入力シュレッショルド電圧の違う立ち上がりノイズ検出
用インバータ７及び立下りノイズ検出用インバータ８に
入力される。ここで、図３を用いて立ち上がりノイズ検
出用インバータ７及び立下りノイズ検出用インバータ８
の特性を説明する。立ち上がりノイズ検出用インバータ
７はアンテナ配線２に供給されているバイアス電圧より
高い電圧でON/OFFするシュレッショルド特性を持つイン
バータで、通常はHレベルを出力しており、この実施形
態ではInv１〜Inv３までの３種類の特性をもつインバー
タで構成されている。バイアス電圧に保持されているア
ンテナ配線２に立ち上がりノイズがのった場合、入力さ
れるノイズレベルが高ければ、より高いシュレッショル
ド特性を持つインバータがONしLレベルを出力する。立
下りノイズ検出用インバータ８はアンテナ配線２に供給
されているバイアス電圧より低い電圧でON/OFFするシュ
レッショルド特性を持つインバータで通常Lレベルを出
力しており、この実施形態ではInv４〜Inv６までの３種
類の特性をもつインバータで構成されている。バイアス
電圧に保持されているアンテナ配線２に立下りノイズが
のった場合、入力されるノイズレベルが低ければ、より
低いシュレッショルド特性を持つインバータがONしHレ
ベルを出力する。立ち上がりレベルセレクタ９は、所望
のノイズレベルを得るために複数の立ち上がりノイズ検
出用インバータ７のうち１つを選択する。同様に立下り
レベルセレクタ１０は、所望のノイズレベルを得るため
に複数の立下りノイズ検出用インバータ８のうち１つを
選択する。選択された立ち上がりノイズ検出用インバー
タ７は立ち上がりノイズを検出するとLレベルを出力
し、プルアップ抵抗１１に電流を流す。同様に選択され
た立下りノイズ検出用インバータ８は立ち下がりノイズ
を検出するとHレベルを出力し、プルダウン抵抗１３に
電流を流す。ここで流れた電流は、配線層マスク１８の
窓を通して半導体装置１９を上部から半導体装置外部の
電流解析装置により観測することによって、リアルタイ
ムに電流の流れている箇所を測定することが可能にな
る。配線層マスク１８は本ノイズ検出回路で流れる電流
以外の電流を、半導体装置外部の電流解析装置に見せな
いようにし、電流検出感度を上げる役割を持つ。また、
立ち上がりレベルセレクタ９により選択された立ち上が
りノイズ検出用インバータ７の出力は立ち上がりノイズ
カウンタ１２に入力され、立ち上がりノイズを１回検出
するたびに１だけカウントアップする。CPU１７はカウ
ント開始に先駆けて立ち上がりノイズカウンタ１２にリ
セット信号を出力し立ち上がりノイズカウンタ１２をク
リアする。ある時間後に、CPU１７より立ち上がりノイ
ズカウンタ１２の内容を読み出すことにより、ノイズの
発生頻度を確認することができる。立ち上がりノイズ比
較器１５にはCPU１７よりあらかじめ比較値を設定して
おき、立ち上がりノイズカウンタ１２がこの値以上にな
った場合、割り込み信号をCPU１７に通知する。同様
に、立下りレベルセレクタ１０により選択された立下り
ノイズ検出用インバータ８の出力は立下りノイズカウン
タ１４に入力され、立下りノイズを１回検出するたびに
１だけカウントアップする。CPU１７はカウント開始に
先駆けて立下りノイズカウンタ１４にリセット信号を出
力し立下りノイズカウンタ１４をクリアする。ある時間
後に、CPU１７より立下りノイズカウンタ１４の内容を
読み出すことにより、ノイズの発生頻度を確認すること
ができる。立下りノイズ比較器１６にはCPU１７よりあ
らかじめ比較値を設定しておき、立下りノイズカウンタ
１４がこの値以上になった場合、割り込み信号をCPU１
７に通知する。
バイアス感度セレクタ６で１つを選択し、抵抗４との間
で帰還ループを形成する。帰還ループで生成されたバイ
アス電圧はアンテナ配線２に供給される。出力能力の大
きいバイアスインバータ３を選択した場合、検出できる
ノイズの感度はより鈍感になる。電源１にのるノイズは
並行に配置されるアンテナ配線２に対し、クロストーク
ノイズを発生させる。アンテナ配線２にのったノイズは
入力シュレッショルド電圧の違う立ち上がりノイズ検出
用インバータ７及び立下りノイズ検出用インバータ８に
入力される。ここで、図３を用いて立ち上がりノイズ検
出用インバータ７及び立下りノイズ検出用インバータ８
の特性を説明する。立ち上がりノイズ検出用インバータ
７はアンテナ配線２に供給されているバイアス電圧より
高い電圧でON/OFFするシュレッショルド特性を持つイン
バータで、通常はHレベルを出力しており、この実施形
態ではInv１〜Inv３までの３種類の特性をもつインバー
タで構成されている。バイアス電圧に保持されているア
ンテナ配線２に立ち上がりノイズがのった場合、入力さ
れるノイズレベルが高ければ、より高いシュレッショル
ド特性を持つインバータがONしLレベルを出力する。立
下りノイズ検出用インバータ８はアンテナ配線２に供給
されているバイアス電圧より低い電圧でON/OFFするシュ
レッショルド特性を持つインバータで通常Lレベルを出
力しており、この実施形態ではInv４〜Inv６までの３種
類の特性をもつインバータで構成されている。バイアス
電圧に保持されているアンテナ配線２に立下りノイズが
のった場合、入力されるノイズレベルが低ければ、より
低いシュレッショルド特性を持つインバータがONしHレ
ベルを出力する。立ち上がりレベルセレクタ９は、所望
のノイズレベルを得るために複数の立ち上がりノイズ検
出用インバータ７のうち１つを選択する。同様に立下り
レベルセレクタ１０は、所望のノイズレベルを得るため
に複数の立下りノイズ検出用インバータ８のうち１つを
選択する。選択された立ち上がりノイズ検出用インバー
タ７は立ち上がりノイズを検出するとLレベルを出力
し、プルアップ抵抗１１に電流を流す。同様に選択され
た立下りノイズ検出用インバータ８は立ち下がりノイズ
を検出するとHレベルを出力し、プルダウン抵抗１３に
電流を流す。ここで流れた電流は、配線層マスク１８の
窓を通して半導体装置１９を上部から半導体装置外部の
電流解析装置により観測することによって、リアルタイ
ムに電流の流れている箇所を測定することが可能にな
る。配線層マスク１８は本ノイズ検出回路で流れる電流
以外の電流を、半導体装置外部の電流解析装置に見せな
いようにし、電流検出感度を上げる役割を持つ。また、
立ち上がりレベルセレクタ９により選択された立ち上が
りノイズ検出用インバータ７の出力は立ち上がりノイズ
カウンタ１２に入力され、立ち上がりノイズを１回検出
するたびに１だけカウントアップする。CPU１７はカウ
ント開始に先駆けて立ち上がりノイズカウンタ１２にリ
セット信号を出力し立ち上がりノイズカウンタ１２をク
リアする。ある時間後に、CPU１７より立ち上がりノイ
ズカウンタ１２の内容を読み出すことにより、ノイズの
発生頻度を確認することができる。立ち上がりノイズ比
較器１５にはCPU１７よりあらかじめ比較値を設定して
おき、立ち上がりノイズカウンタ１２がこの値以上にな
った場合、割り込み信号をCPU１７に通知する。同様
に、立下りレベルセレクタ１０により選択された立下り
ノイズ検出用インバータ８の出力は立下りノイズカウン
タ１４に入力され、立下りノイズを１回検出するたびに
１だけカウントアップする。CPU１７はカウント開始に
先駆けて立下りノイズカウンタ１４にリセット信号を出
力し立下りノイズカウンタ１４をクリアする。ある時間
後に、CPU１７より立下りノイズカウンタ１４の内容を
読み出すことにより、ノイズの発生頻度を確認すること
ができる。立下りノイズ比較器１６にはCPU１７よりあ
らかじめ比較値を設定しておき、立下りノイズカウンタ
１４がこの値以上になった場合、割り込み信号をCPU１
７に通知する。
【００１４】
【発明の効果】本発明は、電源配線にのる立ち上がりノ
イズ、立下りノイズを検出し、電流解析装置でリアルタ
イムにノイズの発生している箇所を特定でき、ノイズの
大きさや発生頻度を決めることにより、半導体装置の誤
動作を未然に防ぐことができる優れたノイズ検出回路を
実現するものである。
イズ、立下りノイズを検出し、電流解析装置でリアルタ
イムにノイズの発生している箇所を特定でき、ノイズの
大きさや発生頻度を決めることにより、半導体装置の誤
動作を未然に防ぐことができる優れたノイズ検出回路を
実現するものである。
【図１】本発明の一実施形態におけるノイズ検出回路の
ブロック図
ブロック図
【図２】本発明の一実施形態におけるノイズ検出回路の
ブロック図
ブロック図
【図３】本発明の一実施形態における立ち上がりノイズ
及び立下りノイズ検出用インバータ特性図
及び立下りノイズ検出用インバータ特性図
【図４】従来のノイズ検出回路のブロック図
１ 電源配線 ２ アンテナ配線 ３ バイアス用インバータ ４ 抵抗 ５ 帰還ループセレクタ ６ バイアス感度セレクタ ７ 立ち上がりノイズ検出用インバータ ８ 立下りノイズ検出用インバータ ９ 立ち上がりノイズセレクタ １０ 立下りノイズセレクタ １１ プルアップ抵抗 １２ 立ち上がりノイズカウンタ １３ プルダウン抵抗 １４ 立下りノイズカウンタ １５ 立ち上がりノイズ比較器 １６ 立下りノイズ比較器 １７ CPU １８ 配線層マスク １９ 半導体装置 ２０ アンテナ配線 ２１ ラッチ ２２ データ入力 ２３ クロック信号 ２４ データ出力 ２５ ノイズ検出信号 ２６ CPU
Claims (2)
- 【請求項１】 半導体装置内の信号配線、電源配線にお
いて、信号配線、電源配線に並行して配置されるノイズ
検出用配線と、前記ノイズ検出用配線に可変のバイアス
電圧を与える手段と、前記ノイズ検出用配線にのったノ
イズを検出するための複数のノイズ検出用インバータ
と、前記ノイズ検出用インバータの出力によって電流を
流す複数の負荷部分と、前記複数の負荷部分以外の半導
体装置全体を上部から覆う第２の配線層を備えたノイズ
検出回路。 - 【請求項２】 半導体装置内の信号配線、電源配線にお
いて、信号配線、電源配線に並行して配置されるノイズ
検出用配線と、前記ノイズ検出用配線に可変のバイアス
電圧を与える手段と、前記ノイズ検出用配線にのったノ
イズを検出するための複数のノイズ検出用インバータ
と、前記ノイズ検出用インバータの出力パルスを計測す
る複数のカウンタと、カウンタがある一定以上の値にな
ったときに割り込みを発生させる比較器を備えたノイズ
検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000281562A JP2002091789A (ja) | 2000-09-18 | 2000-09-18 | ノイズ検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000281562A JP2002091789A (ja) | 2000-09-18 | 2000-09-18 | ノイズ検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002091789A true JP2002091789A (ja) | 2002-03-29 |
Family
ID=18766197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000281562A Pending JP2002091789A (ja) | 2000-09-18 | 2000-09-18 | ノイズ検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002091789A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008123059A (ja) * | 2006-11-08 | 2008-05-29 | Ricoh Co Ltd | 情報装置及び制御装置 |
| JP2008122378A (ja) * | 2006-11-11 | 2008-05-29 | Mettler-Toledo Ag | 力計の状態の監視及び／又は計測を行うための方法及び力計 |
| US7734433B2 (en) | 2007-02-14 | 2010-06-08 | Fujitsu Limited | Semiconductor integrated circuit |
| US10277221B2 (en) | 2014-10-21 | 2019-04-30 | Denso Corporation | Protection circuit |
-
2000
- 2000-09-18 JP JP2000281562A patent/JP2002091789A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008123059A (ja) * | 2006-11-08 | 2008-05-29 | Ricoh Co Ltd | 情報装置及び制御装置 |
| JP2008122378A (ja) * | 2006-11-11 | 2008-05-29 | Mettler-Toledo Ag | 力計の状態の監視及び／又は計測を行うための方法及び力計 |
| US7734433B2 (en) | 2007-02-14 | 2010-06-08 | Fujitsu Limited | Semiconductor integrated circuit |
| US10277221B2 (en) | 2014-10-21 | 2019-04-30 | Denso Corporation | Protection circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020145841A1 (en) | Trip signal verifying method and apparatus | |
| US7133267B2 (en) | Arc detection circuit | |
| JP2008537098A (ja) | Ｃｍｏｓデバイスの過度の漏れ電流の検出 | |
| US6323668B1 (en) | IC testing device | |
| US9194884B1 (en) | Integrated circuit with analog device fault detection | |
| US20080212246A1 (en) | Systems and Methods for Detecting Shorts in Electrical Distribution Systems | |
| US6255893B1 (en) | Method and apparatus for detection of electrical overstress | |
| KR101366768B1 (ko) | 집적된 결함 출력/결함 반응 지연 회로 | |
| JP2002091789A (ja) | ノイズ検出回路 | |
| US7116239B2 (en) | Current sense components failure detection in a multi-phase power system | |
| US6842319B2 (en) | Procedure for producing an initiation signal after the current differential protection principle arrangement | |
| US6297661B1 (en) | Semiconductor switch fault detection | |
| US20010017756A1 (en) | Method of and circuit for protection against overcurrent | |
| CA2342270A1 (en) | System and method for monitoring the operation of a power converter | |
| JP7072982B2 (ja) | 放電事故検出構造 | |
| JPH11340459A (ja) | 温度検出回路 | |
| US7456635B2 (en) | Circuit arrangement comprising a multi-wire line for supplying current and emitting signals | |
| US11211783B2 (en) | Circuit with critical operating condition warning, corresponding device and method | |
| US6952356B2 (en) | Adaptive over-current detection | |
| JP2857442B2 (ja) | 電源装置の低電圧検出装置 | |
| Ateşavcı et al. | Degradation Sensor Circuits for Indirect Measurements in Re-configurable Analog Circuit Design | |
| US6812752B2 (en) | Embedded voltage level detector | |
| JPH07170651A (ja) | 電子式配線保護遮断器 | |
| JP5262981B2 (ja) | ラッチ装置及びラッチ方法 | |
| JP2004021747A (ja) | 電源電流監視回路 |