JP2008123059A - 情報装置及び制御装置 - Google Patents

Abstract

【課題】Ｓｅｒｉａｌ−ＡＴＡインタフェースにノイズが乗って通信異常を発生させる場合において、その通信異常状態をシステムの性能低下をもたらすことなく確実に検知できるようにする。
【解決手段】Ｓｅｒｉａｌ−ＡＴＡインタフェース・ケーブル１６の信号線に乗ったノイズをノイズ検知回路１４が検知して割り込みを発生させることにより、ＣＰＵ１にＳｅｒｉａｌ−ＡＴＡインタフェースの通信異常を知らせる。また、ノイズ検知回路１４によるノイズ検知がＨＤＤ１１へのアクセスを行なっていない待機状態時のＳＹＮＣ通信時に発生した場合、操作パネル１０からの利用者による設定に応じてマスク回路１５が割り込みをマスクする。
【選択図】図１

Description

本発明は、Ｓｅｒｉａｌ−ＡＴＡインタフェースに接続されたハードディスク記憶装置などのデバイスを持つ、複写機、プリンタ、ファクシミリ装置など情報装置に係り、特に、Ｓｅｒｉａｌ−ＡＴＡインタフェースにおける通信異常を検知し処理する通信異常処理技術に関する。

Ｓｅｒｉａｌ−ＡＴＡインタフェースでは、ＧＨｚ周波数帯域の高速なシリアル通信を行なうことができ、伝送される信号の電圧レベルについても差動電圧数百ｍＶ程度の低電圧を扱うことができる。
このように高速且つ低電圧のデータ転送が可能であることから、Ｓｅｒｉａｌ−ＡＴＡインタフェースの規格では、bit Error rate（ＢＥＲ）１０‐１２が規定されている。これは、１０¹²ビット転送あたり１ビットが間違って転送される可能性のあることを意味している。言い換えれば、このようなＢＥＲでは、転送速度１．５Ｇｂｐｓの第１世代のＳｅｒｉａｌ−ＡＴＡインタフェースの場合で、約１１分に１回のエラーが発生する可能性があることを示している。なお、これはＳｅｒｉａｌ−ＡＴＡインタフェース１チャンネル分に対してＢＥＲであり、ハードディスク記憶装置が複数台接続されるようなシステムの場合、システム全体では発生率が更に高くなってくる。

さらに、外的なノイズ、例えば静電気によるノイズが装置に印加されると、Ｓｅｒｉａｌ−ＡＴＡインタフェース・ケーブル、制御基板や制御チップなどにノイズが伝導し、制御基板で使用されている電源電圧制御チップ内の電圧（コア電源、Ｉ／Ｏ電圧、Ｐｈｙ電圧など）の電圧変動及び伝送信号自体の電圧変動を誘起し、データ転送のビットエラー（ｂｉｔ Ｅｒｒｏｒ）は加速される。
このような静電気ノイズを抑制させるには、装置の筐体を強固にしたり、シールド効果の高いケーブルを使用したりすることが考えられるが、コストアップ・重量アップ・装置の大型化といった問題から商品性とのトレードオフとなり、完全に静電気ノイズを抑制した製品は提供されていない。したがって、ビットエラーが生じた場合の対処が必要となり、具体的には、ビットエラーが現実に生じたか否かを例えばパリティチェックやベリファイチェックなどにより検知し、検知した場合にはリトライを行なう方法がとられている。

しかしながら、従来から行なわれているパリティチェックはエラー検知力に限界がある。また、ベリファイチェックはチェック所要時間が長くなりシステムの性能低下につながる。
本発明は、このような従来技術の問題を解決しようとするものであり、具体的には、Ｓｅｒｉａｌ−ＡＴＡインタフェースに外来ノイズなどが乗って通信異常を発生させる場合において、その通信異常状態をシステムの性能低下をもたらすことなく確実に検知できる通信異常処理技術を提供することを目的とする。

前記した課題を解決するために、請求項１記載の情報装置は、Ｓｅｒｉａｌ−ＡＴＡインタフェースに接続されたデバイスを持つ情報装置において、前記Ｓｅｒｉａｌ−ＡＴＡインタフェース上のノイズを検知するノイズ検知手段と、該ノイズ検知手段により前記ノイズが検知されたときに通信異常として処理する処理手段とを備える。
請求項２記載の情報装置は、請求項１記載の情報装置において、前記ノイズ検知手段により前記ノイズが検知されたときに割り込みを発生させる割り込み手段を備える。
請求項３記載の情報装置は、請求項２記載の情報装置において、前記割り込み手段による割り込みがデバイスアクセスを行なっていない待機状態時のＳＹＮＣ通信時に発生した場合、割り込み制御をマスクするマスク手段を備える。

請求項４記載の情報装置は、請求項１記載の情報装置において、前記デバイスがハードディスク記憶装置であって、前記通信異常が該ハードディスク記憶装置に対する書き込み動作時または読み出し動作時に発生した場合、当該書き込み単位または読み出し単位についてリトライ処理を行なうリトライ処理手段を備える。
請求項５記載の情報装置は、請求項４記載の情報装置において、リトライ回数を設定するリトライ回数設定手段を備え、前記リトライ処理手段が最大で前記リトライ回数まで前記リトライ処理を行なう構成にする。
請求項６記載の情報装置は、請求項４または５記載の情報装置において、通信異常発生時からリトライ開始までのリカバリ時間を設定する時間設定手段を備え、前記リトライ処理手段が通信異常発生時から前記リカバリ時間後にリトライ処理を行なう構成にする。

請求項７記載の情報装置は、請求項１乃至６のいずれか１項に記載の情報装置において、通信異常の発生回数を計数する計数手段を備える。
請求項８記載の情報装置は、請求項７記載の情報装置において、前記発生回数が所定の発生回数に達したときその旨を表示させる表示手段を備える。
請求項９記載の情報装置は、請求項８記載の情報装置において、前記所定の発生回数を設定する発生回数設定手段を備える。
請求項１０記載の制御装置は、Ｓｅｒｉａｌ−ＡＴＡインタフェースを介してデバイスを制御する制御装置において、前記Ｓｅｒｉａｌ−ＡＴＡインタフェース上のノイズを検知するノイズ検知手段と、該ノイズ検知手段により前記ノイズが検知されたときに通信異常として処理する処理手段とを備える。

請求項１１記載の制御装置は、請求項１０記載の制御装置において、割り込み手段と、該割り込み手段による割り込みがデバイスアクセスを行なっていない待機状態時のＳＹＮＣ通信時に発生した場合、割り込み制御をマスクするマスク手段とを備える。
請求項１２記載の制御装置は、請求項１０記載の制御装置において、前記デバイスがハードディスク記憶装置であって、前記通信異常が該ハードディスク記憶装置に対する書き込み動作時または読み出し動作時に発生した場合、当該書き込み単位または読み出し単位についてリトライ処理を行なうリトライ処理手段を備える。
請求項１３記載の制御装置は、請求項１０、１１または１２記載の制御装置において、通信異常の発生回数を計数する計数手段を備える。

本発明によれば、Ｓｅｒｉａｌ−ＡＴＡインタフェース上のノイズを検知するノイズ検知手段を備え、そのノイズ検知手段によりノイズが検知されたときに通信異常として処理することができるので、確実に通信異常を処理することができ、しかも、システム側に負担をかけることなく、したがって、システム側の性能を低下させることなく通信異常を処理することができる。また、デバイスアクセスを行なっていない待機状態時のＳＹＮＣ通信時に通信異常が発生した場合、割り込み制御をマスクすることができるので、不要な割り込みによるシステム側の性能低下を回避できる。

以下、図面を参照して本発明の実施形態を詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対位置などは特定的な記載がない限りこの説明の範囲をそれのみに限定する主旨ではなく、単なる説明例に過ぎない。

図１は本発明の一実施形態としてデジタル複写機の構成を示すブロック図である。図示したように、このデジタル複写機は、プログラムに従って動作するＣＰＵ１、ＯＳ及び基本プログラムが記憶されているＲＯＭ２、システムの設定情報や状態情報が記憶される不揮発性ＲＡＭ（以下、ＮＶＲＡＭと称する）３、プログラムを一次的に記憶したり画像展開・処理を行なう作業領域として用いたりするＲＡＭ４、ＩＥＥＥ１２８４インタフェース（Ｉ／Ｆ）制御部５、ＩＥＥＥ１３９４Ｉ／Ｆ制御部６、ＵＳＢＩ／Ｆ制御部７、ネットワークＩ／Ｆ制御部８、原稿から画像を読み取るスキャナと紙上に画像を形成するプロッタを有するエンジン部９、操作パネル１０、画像データなど各種データ及びプログラムを保存しておくハードディスク記憶装置（以下、ＨＤＤと称する）１１、ＨＤＤ１１を制御するＨＤＤ制御部（以下、ＨＤＣと称する）１２、そのＨＤＣ１２などを内蔵するとともに前記各部をつなぐ論理回路を集積した専用集積回路（以下、ＡＳＩＣと称する）１３などを備えている。なお、ＨＤＤ１１とＨＤＣ１２とは、Ｓｅｒｉａｌ−ＡＴＡインタフェース・ケーブル１６で接続され、ＨＤＣ１２内にはＳｅｒｉａｌ−ＡＴＡインタフェース上のノイズを検知するノイズ検知回路１４を備える。
前記ノイズ検知回路１４は電圧比較回路を備えていて、Ｓｅｒｉａｌ−ＡＴＡインタフェースの信号線に乗っている電圧の値を所定の電圧値と常時比較している。そして、信号線の電圧値が所定時間以上にわたって所定の電圧値以上の場合にノイズ検知信号を出力する。

またＡＳＩＣ１３内には、図２に示したようなマスク回路１５を備える。このマスク回路１５は、図示したように、フリップフロップ２１とＡＮＤゲート２２を備え、フリップフロップ２１の反転出力（フリップフロップがリセット状態のときにＨｉｇｈレベルを出力する）がＡＮＤゲート２２の一方の入力信号となるように接続されている。そして、電源投入時、ハードウェアにより実現されるリセット信号により、フリップフロップ２１の反転出力はＨｉｇｈとなり、ＡＮＤゲート２２はノイズ検知回路１４から出力されるノイズ検知信号をそのままＣＰＵ１の割り込み端子に入力させる状態になる。
続いて、ＣＰＵ１により電源投入時の初期化処理が行なわれ、このとき、ＣＰＵ１はＮＶＲＡＭ３内のマスク情報を参照し、その値が「マスク有り」を示していたならば、フリップフロップ２１をセット状態にして反転出力をＬｏｗレベルとし、ノイズ検知信号がＣＰＵ１の割り込み端子に入力されない状態にする。さらに、ＨＤＤ１１へアクセス（書き込みや読み出し）するジョブの開始時に、ＣＰＵ１はフリップフロップ２１をリセット状態にしてノイズ検知信号をそのままＣＰＵ１の割り込み端子に入力させる状態にし、そのジョブの終了時には、マスク情報が「マスク有り」の場合、フリップフロップ２１をセット状態にして反転出力をＬｏｗレベルとし、ノイズ検知信号がＣＰＵ１の割り込み端子に入力されない状態にする。

図３に、電源投入時のＳｅｒｉａｌ−ＡＴＡインタフェースの初期シーケンスを示す。以下、この初期シーケンスを説明する。
まず、Ｓｅｒｉａｌ−ＡＴＡインタフェースのホスト側つまりＨＤＣ１２側がＴｘライン（ホスト側から見て）によりＣＯＭＲＥＳＥＴ信号を送信する。これにより、デバイス側つまりＨＤＤ１１側は、このＣＯＭＲＥＳＥＴ信号を検出後、Ｔｘラインにより（デバイス側から見て）ＣＯＭＲＥＳＥＴ信号を送信する。
ホスト側はデバイス側からのＣＯＭＲＥＳＥＴ信号を検出すると、Ｔｘライン（ホスト側から見て）にＣＯＭＷＡＫＥ信号を送信し、デバイス側はこのＣＯＭＷＡＫＥ信号を検出すると、ＴｘラインによりＣＯＭＷＡＫＥ信号を一定期間送信し、その後、Ａｌｉｇｎ信号を送信する。そして、ホスト側は、Ａｌｉｇｎ信号を検出後、同様にＡｌｉｇｎ信号を送信する。

こうして通信が確立され、この後、お互いにＳＹＮＣ信号を送信して、Ｒｅａｄｙ状態（待機状態）になる。ＨＤＤ１１との通信用のレジスタに対するＲｅａｄ／Ｗｒｉｔｅ動作やＨＤＤ１１のセクタへのＲｅａｄ／Ｗｒｉｔｅ動作が行なわれない限り、このＳＹＮＣ信号を互いに送信し続ける。
なお、この実施形態ではノイズ検知手段がノイズ検知回路１４により実現され、処理手段及びリトライ処理手段がＣＰＵ１、ＲＯＭ２、ＮＶＲＡＭ３、ＲＡＭ４、ＨＤＣ１２、ＡＳＩＣ１３などにより実現され、割り込み手段がＣＰＵ１、ＲＯＭ２、ＨＤＣ１２、ＡＳＩＣ１３などにより実現され、マスク手段がＡＳＩＣ１３内のマスク回路１５により実現される。また、リトライ回数設定手段、時間設定手段及び発生回数設定手段がＣＰＵ１、ＲＯＭ２、ＮＶＲＡＭ３、ＲＡＭ４、操作パネル１０、ＡＳＩＣ１３などにより実現され、計数手段がＣＰＵ１、ＲＡＭ４及びＡＳＩＣ１３により実現され、表示手段がＣＰＵ１、ＲＡＭ４、操作パネル１０、ＡＳＩＣ１３により実現される。

図４はこの実施例の待機状態における動作フローを示すフロー図である。以下、この動作フローを説明する。
この実施例では、ノイズ検知回路１４がＳｅｒｉａｌ−ＡＴＡインタフェース上のノイズを検知しており、ノイズを検知したときは通信異常と判定する。そして、通信異常が発生すると（ステップ１でＹｅｓ）、マスク回路１５の設定状態に従ってＣＰＵ１に対して割り込みが発生するか、割り込みが発生しないで終わる。通信異常で割り込みを発生させるのはシステム側が通信異常をすばやく知るためである。なお、マスク回路１５の設定状態は操作パネル１０により利用者があらかじめＮＶＲＡＭ３などに設定した割り込みマスク有り／なし情報に依存する。

待機状態では、ＨＤＣ１２とＨＤＤ１１との間でＳｙｎｃ信号により常時交信が行なわれている。但し、この交信は重要な内容でないので、実際のシステム動作では通信異常が発生しても無視することが可能である。つまり、この実施例では、割り込みマスク有りの設定にした場合、待機状態における交信時に静電気ノイズなどノイズの影響でＳｅｒｉａｌ−ＡＴＡインタフェース上で通信異常が発生した場合でも、その通信異常による割り込みをマスクすることにより、ＣＰＵ１への不要な割り込みイベントをなくすることができる。それに対して、割り込みマスクなしの設定にしておけば、待機状態における交信時に外来ノイズの影響でＳｅｒｉａｌ−ＡＴＡインタフェース上に通信異常が発生しているかどうかを検出することができる。
こうして、マスクなしであった場合（ステップ２でＮｏ）、割り込みが発生し、ＣＰＵ１はＮＶＲＡＭ３に保存されているこれまでの通信異常回数を取得する（ステップ３）。そして、取得した通信異常回数を１だけカウントアップする（ステップ４）。

続いて、ＣＰＵ１はカウントアップした通信異常回数をあらかじめＮＶＲＡＭ３などに設定されている待機時における通信異常回数の規定値（閾値）Ｎと比較する（ステップ５）。そして、カウントアップした通信異常回数が規定値Ｎより小さい場合には（ステップ５でＮｏ）、通常の処理に戻る（ステップ１へ戻る）。
それに対して、カウントアップした通信異常回数が規定値（閾値）Ｎに達した場合には（ステップ５でＹｅｓ）、Ｓｅｒｉａｌ−ＡＴＡインタフェース上で待機状態における通信異常が発生している旨を操作パネル１０内の表示装置に表示させるか、警告レポートを印刷させ、利用者に知らせる（ステップ６）。また、ＣＰＵ１は、カウントアップした通信異常回数及び通信異常発生時刻をＮＶＲＡＭ３やＨＤＤ１１に保存する。なお、保存した通信異常回数及び通信異常発生時刻は操作パネル１０を操作することにより取得可能であり、また、警告レポートとして印刷出力することも可能である。

次に、ＨＤＤ１１へのアクセス時に通信異常が発生した場合の動作フローを図５に従って説明する。
まず、ＨＤＤ１１がＳｅｒｉａｌ−ＡＴＡインタフェースを介してアクセス状態になる（ステップ１１）。具体的には、ＣＰＵ１がＨＤＣ１２内のＨＤＤ１１との通信用レジスタに対するＲｅａｄ／Ｗｒｉｔｅなどを行なう。このとき、またはこのときから、ノイズ検知回路１４はＳｅｒｉａｌ−ＡＴＡインタフェース上のノイズを検知することにより通信異常を検知しているか、検知し始める。そして、通信異常が発生することなく（ステップ１２でＮｏ）ＨＤＤ１１へのアクセスジョブがすべて終了したならば（ステップ２１でＹｅｓ）、この動作フローを抜け、待機状態に戻る。すべてのジョブが終了していなければ（ステップ２１でＮｏ）、ステップ１１に戻り、次のジョブを開始する。

それに対して、通信異常が発生していた場合（ステップ１２でＹｅｓ）、ＣＰＵ１はタイマを起動させる（ステップ１３）。また、ＮＶＲＡＭ３からリトライ回数を取得し（ステップ１４）、リトライ回数を１だけカウントアップする（ステップ１５）。そして、タイマの計測する経過時間があらかじめ設定した所定のリカバリ時間Ｔに達すると（ステップ１６でＹｅｓ）、実行中のＨＤＤアクセスに係る書き込み単位または読み出し単位についてリトライ処理を開始させる（ステップ１７）。
ここで、再度、通信異常が発生しているかどうかを検知し（ステップ１８）、通信異常が発生していない場合（ステップ１８でＮｏ）、すべてのジョブが終了したか否かを判定し（ステップ２１）、すべてのジョブが終了したならば（ステップ２１でＹｅｓ）、待機状態に戻る。すべてのジョブが終了していなければ（ステップ２１でＮｏ）、ステップ１１に戻り次のジョブを開始する。

一方、この回も通信異常が発生していた場合には（ステップ１８でＹｅｓ）、リトライ回数の規定値Ｒと比較し（ステップ１９）リトライ回数が規定値Ｒより小さい場合には（ステップ１９でＮｏ）、再度リトライを開始すべくタイマを再起動して（ステップ１３）、前述した一連の動作を繰り返す。
それに対して、リトライ回数が規定値Ｒに達した場合には（ステップ１９でＹｅｓ）、Ｓｅｒｉａｌ−ＡＴＡインタフェース上でＨＤＤアクセス状態における通信異常が発生している旨を操作パネル１０内の表示装置に表示させるか、警告レポートを印刷させ、利用者に知らせる（ステップ２０）。また、ＣＰＵ１は、カウントアップした通信異常回数及び通信異常発生時刻をＮＶＲＡＭ３やＨＤＤ１１に保存する。なお、保存した通信異常回数、通信異常の内容及び通信異常発生時刻は操作パネル１０を操作することにより取得可能であり、また、警告レポートとして印刷出力することも可能である。

図６及び図７は、静電気ノイズなどの印加の様子とリトライ動作の関係を示す説明図である。
図６は、ノイズ印加が単発であるがノイズ印加時間Ｔ’の長い場合であり、発生してからリカバリ時間Ｔが経過した後にリトライ処理を開始している。しかし、Ａの動作ではリカバリ時間Ｔが短いために再度のリトライ処理が発生し、その後に通信が終了している。それに対して、Ｂの動作ではリカバリ時間Ｔが長いために１回のリトライ処理で通信が終了している。

図７はノイズ印加時間Ｔ’は短いがノイズ印加が断続的に発生している場合で、Ｃの動作ではリカバリ時間Ｔが短いために６回目のリトライ処理後に通信が終了している。それに対して、Ｄの動作では、リカバリ時間Ｔが長いために１回のリトライ処理で通信が終了している。
このように、ノイズの印加時間やノイズの断続性により、リカバリ時間Ｔが短かかったりリトライ回数が少な過ぎたりすれば通信が正常に転送されない可能性がある。そのため、この実施例では、リカバリ時間Ｔ及びリトライ回数の規定値（閾値）を操作パネル１０により設定できるようにしている。

以上説明したように、この実施例によれば、Ｓｅｒｉａｌ−ＡＴＡインタフェースにノイズなどの影響で通信異常が発生した場合、その通信異常状態をシステム側に知らせることができる。また、Ｓｅｒｉａｌ−ＡＴＡインタフェースにおける待機状態時の交信において、ノイズなどの影響で通信異常が発生した場合でも不要な割り込みイベントをなくすることにより、システム動作のパフォーマンス低下やシステムの消費電流増加を回避できる。

本発明の一実施形態としてデジタル複写機の構成を示すブロック図である。 本発明の一実施形態としてデジタル複写機要部の構成を示す論理回路図である。 本発明の一実施形態におけるＳｅｒｉａｌ−ＡＴＡインタフェースの初期シーケンスを示す説明図である。 本発明の一実施例としてデジタル複写機要部の待機状態時における動作フローを示すフロー図である。 本発明の一実施例としてデジタル複写機要部へのアクセス状態時における動作フローを示すフロー図である。 本発明の一実施例としてデジタル複写機要部へのアクセス状態時におけるノイズ印加状態とリトライ動作の関係を示す説明図である。 本発明の一実施例としてデジタル複写機要部へのアクセス状態時におけるノイズ印加状態とリトライ動作の関係を示す他の説明図である。

符号の説明

１ ＣＰＵ、２ ＲＯＭ、３ 不揮発性ＲＡＭ、１０ 操作パネル、１１ ハードディスク記憶装置（ＨＤＤ）、１２ ＨＤＤ制御部、１４ ノイズ検知回路、１５ マスク回路、１６ Ｓｅｒｉａｌ−ＡＴＡインタフェース・ケーブル、２１ フリップフロップ

Claims (13)

1. Ｓｅｒｉａｌ−ＡＴＡインタフェースに接続されたデバイスを持つ情報装置において、前記Ｓｅｒｉａｌ−ＡＴＡインタフェース上のノイズを検知するノイズ検知手段と、該ノイズ検知手段により前記ノイズが検知されたときに通信異常として処理する処理手段とを備えたことを特徴とする情報装置。
2. 請求項１記載の情報装置において、前記ノイズ検知手段により前記ノイズが検知されたときに割り込みを発生させる割り込み手段を備えたことを特徴とする情報装置。
3. 請求項２記載の情報装置において、前記割り込み手段による割り込みがデバイスアクセスを行なっていない待機状態時のＳＹＮＣ通信時に発生した場合、割り込み制御をマスクするマスク手段を備えたことを特徴とする情報装置。
4. 請求項１記載の情報装置において、前記デバイスがハードディスク記憶装置であって、前記通信異常が該ハードディスク記憶装置に対する書き込み動作時または読み出し動作時に発生した場合、当該書き込み単位または読み出し単位についてリトライ処理を行なうリトライ処理手段を備えたことを特徴とする情報装置。
5. 請求項４記載の情報装置において、リトライ回数を設定するリトライ回数設定手段を備え、前記リトライ処理手段は最大で前記リトライ回数まで前記リトライ処理を行なうことを特徴とする情報装置。
6. 請求項４または５記載の情報装置において、通信異常発生時からリトライ開始までのリカバリ時間を設定する時間設定手段を備え、前記リトライ処理手段は通信異常発生時から前記リカバリ時間後にリトライ処理を行なうことを特徴とする情報装置。
7. 請求項１乃至６のいずれか１項に記載の情報装置において、通信異常の発生回数を計数する計数手段を備えたことを特徴とする情報装置。
8. 請求項７記載の情報装置において、前記発生回数が所定の発生回数に達したときその旨を表示させる表示手段を備えたことを特徴とする情報装置。
9. 請求項８記載の情報装置において、前記所定の発生回数を設定する発生回数設定手段を備えたことを特徴とする情報装置。
10. Ｓｅｒｉａｌ−ＡＴＡインタフェースを介してデバイスを制御する制御装置において、前記Ｓｅｒｉａｌ−ＡＴＡインタフェース上のノイズを検知するノイズ検知手段と、該ノイズ検知手段により前記ノイズが検知されたときに通信異常として処理する処理手段とを備えたことを特徴とする制御装置。
11. 請求項１０記載の制御装置において、割り込み手段と、該割り込み手段による割り込みがデバイスアクセスを行なっていない待機状態時のＳＹＮＣ通信時に発生した場合、割り込み制御をマスクするマスク手段とを備えたことを特徴とする制御装置。
12. 請求項１０記載の制御装置において、前記デバイスがハードディスク記憶装置であって、前記通信異常が該ハードディスク記憶装置に対する書き込み動作時または読み出し動作時に発生した場合、当該書き込み単位または読み出し単位についてリトライ処理を行なうリトライ処理手段を備えたことを特徴とする制御装置。
13. 請求項１０、１１または１２記載の制御装置において、通信異常の発生回数を計数する計数手段を備えたことを特徴とする制御装置。

Images