KR940004764B1 - 박막트랜지스타 판넬 및 제조방법 - Google Patents

박막트랜지스타 판넬 및 제조방법 Download PDF

Info

Publication number
KR940004764B1
KR940004764B1 KR1019890015469A KR890015469A KR940004764B1 KR 940004764 B1 KR940004764 B1 KR 940004764B1 KR 1019890015469 A KR1019890015469 A KR 1019890015469A KR 890015469 A KR890015469 A KR 890015469A KR 940004764 B1 KR940004764 B1 KR 940004764B1
Authority
KR
South Korea
Prior art keywords
insulating film
thin film
electrode
forming
metal
Prior art date
Application number
KR1019890015469A
Other languages
English (en)
Other versions
KR900016790A (ko
Inventor
마고도 사사키
슌이찌 사또
히사도시 모리
Original Assignee
가시오 게이상기 가부시끼가이샤
가시오 가즈오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP13862088U external-priority patent/JPH0645936Y2/ja
Priority claimed from JP29012388A external-priority patent/JPH07111523B2/ja
Priority claimed from JP63298349A external-priority patent/JPH088300B2/ja
Priority claimed from JP16846088U external-priority patent/JPH071623Y2/ja
Priority claimed from JP16846188U external-priority patent/JPH0645937Y2/ja
Priority claimed from JP4901589U external-priority patent/JPH02140853U/ja
Application filed by 가시오 게이상기 가부시끼가이샤, 가시오 가즈오 filed Critical 가시오 게이상기 가부시끼가이샤
Publication of KR900016790A publication Critical patent/KR900016790A/ko
Application granted granted Critical
Publication of KR940004764B1 publication Critical patent/KR940004764B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

내용 없음.

Description

박막트랜지스타 판넬 및 제조방법
제1도는 및 제2도는 종래의 박막트랜지스타 판넬의 요부단면도.
제3도는 본 발명의 제1 실시예에 따른 박막트랜지스타의 요부단면도.
제4a도에서 제4c도는 상기 제1 실시예에 따른 박막트랜지스타 판넬의 제조스텝을 나타내는 단면도.
제5도는 투명절연막 면과 확산저지막 면의 저항치 변화를 나타내는 그래프.
제6도는 상기 제1 실시예에 콘택트구멍을 관통구멍으로 했을때의 단면도.
제7도는 본 발명의 제2 실시예에 따른 박막트랜지스타의 요부단면도.
제8a도에서는 제8d도는 상기 제2실시예에 따른 박막트랜지스타 판넬의 제조스텝을 나타내는 단면도.
제9도는 본 발명의 제3 실시예에 따른 박막트랜지스타 판넬의 요부단면도.
제10a도에서 제10f도는 상기 제3 실시예에 따른 박막트랜지스타 판넬의 제조스텝을 나타내는 단면도.
제11도는 본 발명의 제4 실시예에 따른 박막트랜지스타 판넬의 요부단면도.
제12a도에서는 제12f도는 상기 제4실시예에 따른 박막트랜지스타 판넬의 제조스텝을 나타내는 단면도.
제13도는 본 발명의 제5 실시예에 따른 박막트랜지스타 판넬의 요부단면도.
제14a도에서 제14e도는 상기 실시예에 따른 박막트랜지스타 판넬의 제조스텝을 나타내는 단면도.
제15도는 본 발명의 제6 실시예에 따른 박막트랜지스타 판넬의 요부단면도.
제16a도에서 제16d도는 상기 제6실시예에 따른 박막트랜지스타 펜넬의 제조스텝을 나타내는 단면도.
제17도는 본 발명의 제7 실시예에 따른 박막트랜지스타 판넬의 요부단면도.
제18a도에서는 제18e도는 상기 제7실시예에 따른 박막트랜지스타 펜넬의 제조스텝을 나타내는 단면도.
제19도는 본 발명의 박막트랜지스타 판넬의 사용한 액정표시장치의 사시도.
제20도는 본 발명의 제8 실시예에 따른 박막트랜지스타 판넬의 요부단면도.
제21a도에서는 제21c도는 상기 제8실시예에 따른 박막트랜지스타 펜넬의 제조스텝을 나타내는 단면도.
제22도는 본 발명의 제9 실시예에 따른 박막트랜지스타 판넬의 요부단면도.
제23도는 본 발명의 제10실시예에 따른 박막트랜지스타 판넬의 요부단면도.
제24도는 본 발명의 제11실시예에 따른 박막트랜지스타 판넬의 요부단면도.
제25도는 본 발명의 제12실시예에 따른 박막트랜지스타 판넬의 요부단면도.
제26a도에서 제26d도는 상기 제12실시예에 따른 박막트랜지스타 판넬의 제조스텝을 나타내는 단면도.
제27도는 본 발명의 제13실시예에 따른 박막트랜지스타 판넬의 요부단면도.
*도면의 주요부분에 대한 부호의 설명
1, 21, 31, 45, 71, 91, 111, 131, 151, 171, 191, 201, 251 : 기판
6, 36, 66, 195 : 소오스전극
8, 25, 38, 40, 69, 76, 138, 158, 178, 205 : 절연막
25a, 38a, 67a, 205a : 금속확산층
9, 26, 39, 68, 206 : 콘택트구멍
10, 41, 70, 96a, 112a, 132a, 152a, 172a, 196 : 화소전극
75, 96, 112, 132, 152, 172 : SOG막
7, 256, 276 : 드레인전극 11, 27a, 209a : 금속
198 : 대향기판 77 :도전성금속
2, 200, 252 : 게이트전극
3, 22, 72, 92, 113, 153, 178, 173, 253 : 게이트절연막
194 : 박막트랜지스타.
본 발명은 액정 TV등의 표시판넬(display panel)로서 사용되는 액정 표시판넬에 관한 것이며, 특히 판넬 화소(畵素)의 온/오프(ON/OFF)를 행하는 스위칭(switching) 소자로서 박막트랜지스타(TFT)를 사용한 박막트랜지스타 판넬에 관한 것이다.
텔레비젼 화상등을 표시하는 액티브메트릭스(active matrix)형의 액정표시 소자에 사용되는 박막트랜지스타 판넬은, 투명기판 상에 다수의 투명화소전극과 각 화소전극을 구동하는 다수의 박막트랜지스타를 종횡으로 배열형성한 것으로, 박막트랜지스타의 게이트전극 및 드레인전극은 화소전극의 열사이에 배선된 게이트라인 및 데이타라인에 연결되어 있고, 또 소오스전극은 투명화소 전극에 접속되어 있다.
그런데, 박막트랜지스타 판넬로서는, 일반적으로 박막트랜지스타와 화소전극을 가로로 늘어놓아 형성한 것이 알려져 있지만, 최근에는 투명기판 상에 박막트랜지스타를 형성하며, 그위에 투명절연막을 형성하고, 이 투명절연막 상에 투명화소전극을 형성하는 것이 생각되어지고 있다. 이와 같이 박막트랜지스타와 화소전극을 투명절연막 사이에 두고 형성하면, 화소전극과 상기 게이트라인 및 데이타라인의 간격을 좁게해도 그 사이의 단락을 상기 투명절연막에 의하여 막을 수 있기 때문에, 화소전극의 면적을 넓게하며 액정표시소자의 개구율을 향상시킬수 있다.
제1도는 투명기판 상에 박막트랜지스타를 형성하며, 그위에 형성한 투명절연막 상에 투명화소전극을 형성한 종래의 박막트랜지스타 판넬의 일부분의 단면을 나타내고 있다.
제1도에 있어서,도면중(1)은 투명기판(글라스판), T1은 상기 투명기판(1)상에 형성된 박막트랜지스타이다. 이 박막트랜지스타 T1은 투명기판(1)상에 형성된 게이트전극(2)과, 이 게이트전극(2)상의 기판의 전면(全面)에 걸쳐서 형성된 투명한 게이트절연막(3)과, 이 게이트절연막(3)상에 상기 게이트전극(2)에 대향시켜서 형성된 진성 아몰퍼스 실리콘(intrinsic amorphous silicon ; 이하, i-ai-Si 라함) 반도체층(4)과, 이 반도체층(4)상에 n형의 고농도 불순물로 처리된 아몰퍼스 실리콘(이하, n＋-a-Si라함) 층(5)을 통하여 형성된 소오스전극(6) 및 드레인전극(7)으로부터 되어있다.
또한, 상기 게이트전극(2)은도시하지 않은 게이트라인에 연결되어 있으며, 드레인전극(7)은도시하지 않은 데이타라인에 연결되어 있다.
또, 상기 박막트랜지스타 T₁을 형성한 기판(1)상에는, 거의 전면에 걸쳐서 SOG(spin-on-glass)로 이루어지는 표면이 평탄한 투명절연막(8)이 형성되고 투명화소전극(10)은 상기 투명절연막(8)상에 형성되어 있다.
또, 상기 투명절연막(8)에는, 상기 박막트랜지스타 T2소오스전극(6)에 대응시켜 콘택트구멍(contact hole)(9)이 설치되어 있고, 상기 투명화소전극(10)은 그 단부가 상기 콘택트구멍(9)상에 겹치도록 형성되며, 콘택트구멍(9)내에 충전한 콘택트금속(11)을 통하여 박막트랜지스타 T₁의 소오스전극(6)에 접속되어 있다.
이 박막트랜지스타 판넬은, 투명기판(1)상에 박막트랜지스타 T₁을 형성한 후에, 그위에 투명절연막(8)을 형성하여 이 투명절연막(8)에 콘택트구멍(9)을 설치하여, 계속해서 상기 투명절연막(8)상에도전성금속을도금등에 의해 퇴적시켜서 상기 콘택트구멍(9)내에 콘택트금속(11)을 충전한 후에, 투명절연막(8)의 표면으로 충전한 불필요한 금속막을 에칭(etching)제거하고나서, 투명절연막(8)상에 ITO(indium tin oxide)등으로부터 이루어지는 투명도전막을 스퍼터링(sputtering)법에 의해 부착하고, 이 투명도전막을 패터닝하여 투명화소전극(10)을 형성하는 방법으로 제조되어 있다.
그렇지만, 상기 종래의 박막트랜지스타 판넬은, 그 화소전극(10)을 박막트랜지스타 T의 소오스전극(6)에 접속하여 형성하는 데에 우선 투명절연막(8)상에도전성금속을 퇴적시켜서 콘택트구멍(9)내에 콘택트금속(11)을 충전하여, 계속해서 투명절연막(8)상에 불필요한 금속막을 에칭 제거하고나서, 투명절연막(8)상에 투명화소전극(10)을 형성하지 않으면 않되기 때문에, 박막트랜지스타 판넬의 제조에 많은 공정을 요한다는 문제를 갖고 있다.
또한, 상기와 같이 화소전극(10)을 콘택트구멍(9)에 충전한 콘택트금속(11)에 의하여 박막트랜지스타 T₂의 소오스전극(6)에 접속하는 경우에, 화소전극(10)과 소오스전극(6)을 확실히 접속하기에는, 콘택트구멍(9)내에 그 상단(투명 절연막(8)의 표면)까지 완전히 콘택금속(11)을 충전할 필요가 없지만, 콘택트구멍(9)내에 모든 깊이에 걸쳐서 콘택트금속(11)을 퇴적시키기에는 콘택트금속(11)으로되는 금속을 콘택트구멍(9)의 깊이 보다도 꽤 두껍게 퇴적시키지 않으면 않된다. 또한, 상기 투명절연막(8)은, 그 위에 형성되는 화소전극(10)과 투명절연막(8)하의 게이트라인 및 데이타라인의 사이의 용량을 작게하기 위하여 가능한한 두껍게 하는 것이 바람직하지만, 이와 같이 설치되는 콘택트구멍(9)의 깊이도 깊게되기 때문에, 금속의 퇴적두께도 더욱 두껍게 된다.
그리고, 이와 같이 콘택트금속(11)으로되는 금속을 투명절연막(8)상에 두껍게 퇴적시키는 것으로는, 금속의 퇴적에 시간이 걸릴뿐만 아니라, 투명절연막(8)상의 불필요한 금속막의 에칭 제거도 곤란하게 된다.
이와 같이, 상기 종래의 박막트랜지스타 판넬은, 그 제조가 귀찮다는 문제를 갖고 있다.
그런데, 상기한 박막트랜지스타 판넬의 배선을 생각했을 경우에, 일반적으로 박막트랜지스타를 가리는 절연막 상에 형성되어, 이 절연막에 설치한 콘택트구멍에 있어서, 박막트랜지스타의 전극에 접속되어 있다.
제2도는 박막트랜지스타의 배선 접속구조를 표시한 것으로, 여기서 역엇갈린형 박막트랜지스타의 소오스 및 드레인전극에 접속되는 배선의 접속구조를 나타내고 있다.
제2도에 있어서,도면중(21)은 글라스(glass)판 등으로부터 이루어지는 절연기판이고, 이 절연기판(21)상에는 역엇갈림형 박막트랜지스타 T₂가 형성되어 있다.
이 역엇갈린형 박막트랜지스타 T₂는, 절연기판(21)상에 형성된 게이트전극 G와, 이 게이트전극 G상에 형성된 게이트절연막(22)과, 이 게이트절연막(22)상에 상기 게이트전극 G에 대향시켜서 형성된 i-a-Si 반도체층(23)과, 이 반도체층(23)상에 채널부를 사이에두고 형성한 소오스, 드레인 영역으로되는 n＋-a-Si 층(24)과, 이 n＋-a-Si층(24)상에 형성된 소오스전극 S 및 드레인전극 D로부터 되어있다.
또한, 상기 게이트전극 G는 기판(21)상에 형성된도시하지 않은 게이트 배선에 연결되어 있다.
또, 상기 박막트랜지스타 T₂를 형성한 기판(21)상에는, 박막트랜지스타 T2를 가리는 절연막(25)이 형성되어 있고, 박막트랜지스타 T2의 소오스전극 S 및 드레인전극 D는, 상기 절연막(25)상에 형성한 배선 소오스배선 및 드레인배선(27)에 접속되어 있다.
이 배선(27)은 상기 절연막(25)상에 알루미늄(Aluminum)등의 배선 금속을도금법 또는 스피터링법에 의하여 퇴적시켜서 이 금속막을 패터닝하여 형성된 것으로, 상기 배선금속은 절연막(25)에 박막트랜지스타의 소오스, 드레인전극 S, D에 대응시켜서 형성한 콘택트구멍(26)내에도 퇴적층전되어 있고, 배선(27)은 상기 콘택트구멍(26)내에 충전한 콘택트금속층(27a)을 통하여 박막트랜지스타 T2의 소으스전극 S 및 드레인전극 D에 접속되어 있다.
또한, 제2도에서는 역엇갈린형 박막트랜지스타의 배선 접속구조를 나타내지만, 엇갈린형, 동일평면형, 역동일평면형의 박막트랜지스타와 Si 단결정기판을 사용하는 트랜지스타의 절연막상에 형성되는 배선도, 상기와 같이하여 트랜지스타의 전극에 접속되어엉 있다.
그런데, 상기 박막트랜지스타의 배선 접속구조는, 박막트랜지스타 T₂를 가지는 절연막(25)상에 형성하는 배선(27)을, 상기 절연막(25)의 콘택트구멍(26)내에 충전한 콘택트금속층(27a)을 통하여 박막트랜지스타 T2의 전극(제2도에서는 소오스, 드레인전극 S, D)에 접속한 것이기 때문에, 배선(27)과 박막트랜지스타 T2의 전극을 확실히 접속하기에는, 절연막(25)상에 배선금속을 퇴적시킬 경우에, 이 배선 금속을 콘택트구멍(26)의 깊이 보다도 충분히 두껍게 퇴적시킬 필요가 있다.
이 배선금속의 퇴적두께는, 일반적으로 콘택트구멍(26)깊이의 2배 정도는 필요로 한다.
또한, 상기 절연막(25)은 그위에 형성되는 배선(27)과 기판(21)상에 게이트배선과의 사이의 용량을 적게 하기 위해서, 이 배선(27)과 게이트배선의 단락을 확실히 막기위하여 가능한한 두껍게 하는 것이 바람직하지만, 이와 같이, 절연막(25)을 두껍게하면 이 절연막(25)에 설치된 콘택트구멍(26)의 깊이도 깊게되기 때문에, 배선금속의 퇴적두께도 더욱더 두껍게 된다.
이와 같이 상기 종래의 배선 접속구종에서는 절연막(25)상에서의 배선 금속의 퇴적에 시간이 걸리고, 또 절연막(25)상에 퇴적시킨 배선금속막을 패터닝하여 배선(27)을 형성할 경우에도, 이 배선금속막의 막 두께가 두껍기 때문에 그 패터닝이 귀찮고, 또 배선의 미세화도 어렵다는 문제를 갖고 있다.
본 발명은 상기와 같은 실정을 감안하여 이루어진 것이며, 그 목적은, 박막트랜지스타 판넬에 형성되는 절연막을 금속의 확산이 가능한 절연재로하고, 이 절연막의 확산된 영역을도전성전극으로 하는 것에 의해 제조가 용이한 박막트랜지스타 판넬을 제공하는 것이다.
본 발명은 상기 목적을 달성하기 위하여, 투명기판 : 기판상에 배치되어서 행과 열방향으로 뻗은 상호 절연된 복수의 전극라인 : 복수의 박막트랜지스타들은 상기 복수의 전극라인에서 소정의 두 전극 라인간의 교차점 부근에 있는 기판의 일부에 각각 배치되고, 상기 소정의 두 전극라인의 하나에 연결되는 게이트전극과, 상기 소정의 두 전극라인의 다른 하나에 연결되는 드레인 및 소오스전극을 구비한 상기 복수의 박막트랜지스타들의 각각의 박막트랜지스타; 상기 복수의 박막트랜지스타들을 덮고 기판상에 있는 투명확산성의 절연막 ; 및 상기 투명확산성의 절연막 일부를 포함하고, 상기 투명확산성 절연막의 상기 일부에는 금속이 확산되어 있고, 상기 복수의 박막트랜지스타에 각각 대응하는 소정의 영역에 위치되고, 복수의 박막트랜지스타의 상기 드레인 및 소오스전극의 어느 하나에 전기적으로 연결되는 투명도전성의 금속확산층으로 구성되는 것을 특징으로 하는 박막트랜지스타 판넬을 제공하는 것이다.
본 발명에 의하면, 박막트랜지스타 판넬의 화소전극을 상기 절연막으로 확산시켜서 형성한다.
따라서, 미세한 화소전극을 갖춘 박막트랜지스타 판넬을 얻을 수 있다.
또, 본 발명의 박막트랜지스타 판넬의 제조방법은, 기판상에 게이트전극을 형성하는 공정과, 이 게이트전극을 포함하는 기판 전면에 게이트절연막을 형성하는 공정과, 이 게이트절연막 상에 상기 게이트전극과 대향하는 위치에 반도체층을 형성하는 공정과, 이 반도체층상에 채널부를 제외하여 소오스전극 및 드레인전극을 형성하는 공정과, 상기 기판 전체를 가리는 확산이 가능한 절연막을 형성하는 공정과, 이 절연막에 상기 소오스전극과 대응하도록 콘택트구멍을 형성하는 공정과, 상기 절연막의 표면 및 상기 콘택트구멍의 내면 전체에 금속을 확산시켜서 금속확산층을 형성하는 공정을 갖춘 것이다.
본 발명에 의하면, 절연막의 소정영역을 금속확산하여 화소전극을 형성한다.
따라서, 이 화소전극을 미세하게, 또한 높은 패턴정도(精度)로 용이하게 형성할 수 있다.
이하, 본 발명에 제1 실시예를도면을 참조하여 설명한다.
제3도는 박막트랜지스타 판넬의 일부분의 단면을 나타낸 것이고,도면중 T3은 투명기판(31)상에 형성된 박막트랜지스타이고, 박막트랜지스타 T3는 역엇갈린형의 것이다.
또한, 박막트랜지스타 T3는 제1도에 나타낸 종래의 박막트랜지스타 판넬에 형성되어 있는 있는 것과 같은 구조이기 때문에, 그 설명은 생략한다.
(38)은 상기 박막트랜지스타 T3를 형성한 투명기판(31)상에 거의 전면에 걸쳐서 형성된 표면이 평탄한 투명기판 절연막이고, 이 투명절연막(38)은, 금속의 확산이 가능한 투명절연재, 예를 들면 SOG에 의하여 1㎛정도의 두께로 형성되어 있다.
이 SOG로부터 이루어지는 투명절연막(38)에는, 상기 박막트랜지스타 T₃의 소오스전극(36)에 대응시켜서 콘택트구멍(39)을 설치할 수 있다.
이 콘택트구멍(39)은, 상기 소오스전극(36)면까지는도달하지 않은 바닥이 있는 구멍으로 되어있고, 콘택트구멍(39)의 밑부분의 두께는 400Å 정도로 되어 있다.
또, (40)은, 상기 투명절연막(38)상의 상기 콘택트구멍(39)을 포함하는 전극 형성부분을 제외하고 형성된 확산저지막이다.
확산저지막(40)은, 상기 투명절연막(38)에 금속을 확산시켜서 후술하는 금속확산층(38)을 형성할때의 확산영역을 규제하기 위해 설치되었던 것이고, 이 확산저지막(40)은 금속이 확산하기 어려운 절연재, 예를 들면 질화실리콘(SiN)에 의하여 형성되어 있다.
그리고, 상기 투명절연막(38)의 확산저지막(40)으로 가려져있지 않은 부분, 다시말하면 콘택트구멍(39)를 포함하는 화소전극 형성부분에는, 이 투명절연막(38)의 표면에서 상기 콘택트구멍(39)의 내면전체에 걸쳐서, 투명절연막(38)에 ITO로부터 이루어지는도전성금속을 확산시킨 투명한 금속확산층(38a)이 형성되어 있고, 투명절연막(38) 표면의 금속확산층(38a)은 투명화소전극(41)으로 되며, 투명화소전극(41)은, 상기 콘택트구멍(39)의 내면의 금속확산층(38a)에 의하여 박막트랜지스타 T₃의 소오스전극(36)에 접속되어 있다.
또, 상기 금속확산층(38a)의 층두께(투명절연막(38)에서의 금속 확산깊이)는 상기 콘택트구멍(39)의 밑부분의 두께(400Å 정도) 보다도 약간 두꺼운 두께(500Å 정도)로 되어 있으며, 따라서 콘택트구멍(39)의 밑부부은, 그 두께 전체가 금속확산층(38a)으로되어 박막트랜지스타 T의 소오스전극(36)과도통접촉하고 있다.
다음에, 상기 박막트랜지스타 판넬의 제조방법을 설명한다.
우선, 투명기판(31)상에 박막트랜지스타 T3를 형성한 후에, 이 기판(31)상에 SOG를 1㎛ 정도의 두께로도포하여 이것을 소성(燒成)하는 것에 의하여, 제4A도에도시하듯이 투명절연막(SOG막)(38)을 형성하고 이 투명절연막(38)에 박막트랜지스타 T3의 소오스전극(36)에 대응시켜서 밑부분의 두께가 400Å 정도의 바닥이 있는 콘택트구멍(39)을 에칭에 의하여 형성한다.
다음에, 상기 투명절연막(38)상에 질화실리콘은 플라즈마(plasma) CVD(Chemical Vapor Deposition)법에 의하여 퇴적시키고, 이것을 패터닝하여, 투명절연막(38) 상의 그 콘택트구멍(39)상을 포함하는 화소전극 형성부분을 제외하고 가리는 확산저지막(질화실리콘막)(40)을 제4B도에도시하듯이 형성한다.
다음에, 상기 확산저지막(40)상에서 투명절연막(38)상에 ITO를 스퍼터링하여, 투명절연막(38)의 표면 및 그 콘택트구멍(39)의 내면전체에 ITO막(42)을 제4C도에 쇄선으로도시하듯이 퇴적시킨다. 이 ITO의 스퍼터링은, 300℃정도의 기판온도에서 행한다. 이 ITO의 스퍼터링을 행하면, 투명절연막(38)의 표면 및 콘택트구멍(39)의 내면전체에 ITO(42)가 퇴적해감과 동시에, 퇴적한 ITO가 상기 확산저지막(40)으로 가려져 있지 않은 부분의 투명절연막(38)으로 열확산하고, 투명절연막(38)의 표면에서 콘택트구멍(39)의 내면전체에 걸쳐서, ITO를 확산시킨 금속확산층(38a)이 제4c도에 나타나듯이 형성된다.
또한, 확산저지막(40)은 금속이 확산하기 어려운 질화실리콘막이기 때문에, 이 확산저지막(40)에서 ITO의 확산을 거의 생기지 않는다.l
이 ITO의 스퍼터링은 콘택트구멍(39)의 밑부분에 있어서 투명절연막(38)에서의 ITO의 확산깊이가 콘택트구멍(36)의 밑부분 두께이상(500Å 정도)이 될때까지 행한다.
이 금속확산층(38a)은 투명하고, 투명절연막(38)의 표면에 형성된 금속확산층(25a)은 그대로 투명화소전극(41)으로 되며, 또 콘택트구멍(39)의 내면에 형성된 금속확산층(38a)는 상기 투명화소전극(41)과 박막트렌지스타 T3의 소오스전극(36)을 접속하는 콘택트층으로 된다. 또한, 이 경우에, 상기 ITO의 스피터링에 의한 투명절연막(38)에서의 ITO의 확산을 행한후에, 다시 기판(31)을 300℃정도로 가열하는 열처리를 행하면, 투명절연막(38)에서의 ITO의 확산깊이를 더욱 깊게하여, 콘택트구멍(39)의 내면에 형성된 금속확산층(38a)과 박막트랜지스타 T3의 소오스전극(36)을 보다 확실히도통시킬 수 있다.
이후는, 확산저지막(40) 및 투명절연막(38)상에 퇴적한 ITO막(42)을, HCI:HNO₃:H₂O=1:0.08:1의 에칭액에 의하여 35℃에서 전면 에칭하여 확산저지막(27)상의 ITO막(36)을 제거하고, 투명절연막(38)의 표면에 형성된 금속확산층(38a)을 각각 화소전극(10)으로 분리하여 제3도에 나타낸 박막트랜지스타 판넬을 완성한다.
또한, 이 경우에, 상기 전면 에칭을 행하면, 확산저지막(40)상의 ITO막(42)만이 아니고, 투명절연막(38)상에 퇴적한 ITO막(36)도 에칭되지만, 투명절연막(38)의 금속확산층(38a)은 거의 에칭되지 않게 남기때문에, 투명절연막(38)의 표면의 화소전극(41)부분 및 콘택트구멍(39)의 내면(금속확산층(38a)부분)이도전성을 잃은 것은 아니다.
다시말하면, 제5도는 상기 전면에칭에 의한 에칭신간과 투명절연막(38)면 및 확산저지막(40)면의 저항치의 변화관계를 나타낸 것으로, 질화실리콘에서 이루어지는 확산저지막(40)면은 약 2분의 에칭으로 절연성을 회복하고, 투명절연막(38)면은, 이 시점이라도 또한, 저항치가 수 KΩ의도전성을 갖고 있다.
또한, 이 실시예에서는, 투명절연막(38)상의 확산저지막(40)을 그대로 남기도록 하고 있지만, 이 확산저지막(40)은 박막트랜지스타 판넬을 완성시킨 후에 제거해도 바람직하고, 이 확산저지막(40)을 남기는 경우는, 이 확산저지막(40)을 불투명막으로 하고, 이것을 박막트랜지스타 T3의 채널부에 대한 차광막으로 이용해도 바람직하다.
또, 이 실시예에서는, 투명절연막(40)에서의 금속확산영역을 규제하는 확산저지막(40)을 질화실리콘막으로 하고 있지만, 이 확산저지막(40)은, 금속확사하기 어려운 것이 있으면 질화실리콘막에 한하지 않는다.
그렇게하여, 상기 박막트랜지스타 판넬에 있어서는, 투명절연막(38)의 표면에서 그 콘택트구멍(39)의 내면에 걸쳐도전성금속(ITO)을 확산시키는 것에 의해, 투명절연막(38)의 표면의 금속확산층(38a)을 투명화소전극(41)으로 하고 이 투명화소전극(41)을 상기 콘택트구멍(39)의 내면의 금속확산층(38a)에 의해 박막트랜지스타 T3의 소오스전극(36)에 접속하고 있기 때문에, 종래와 같이 콘택트구멍에 콘택트금속을 충전하지 않고 투명절연막(40)상에 투명화소전극(41)을 박막트랜지스타 T3의 소오스전극(36)에 접속할 수 있다.
또, 상기 박막트랜지스타 판넬에 의하면, 상기 투명절연막(38)의 표면에서 그 콘택트구멍(39)의 내면에 걸쳐도전성금속을 확산시키는 것으로, 이 투명절연막(38)의 표면과 상기 콘택트구멍(38)의 내면에 투명화소전극(41)으로 이루어지는 금속확산층(38a)과 상기 투명화소전극(41), 상기 소오스전극(36)을 접속하는 금속확산층(38a)을 동시에 형성할 수 있기 때문에, 투명화소전극(41)의 형성과 동시에 이 화소전극(41)과 박막트랜지스타 T3의 소오스전극(36)을 접속할수 있고, 따라서 이 박막트랜지스타 판넬의 제조는 용이하다.
또한, 상기 실시예에서는 투명절연막(38)에 설치하는 콘택트구멍(39)을 바닥이 있는 구멍으로하고, 이 콘택트구멍(39)의 밑부분의 금속확산층(38a)을 박막트랜지스타 T3의 소오스전극(36)에도통접촉시키고 있지만, 이 콘택트구멍(39)은, 제6도에도시하듯이 소오스전극(66)면에 달하는 관통구멍으로 해도 바람직하고, 이 경우도 콘택트구멍(68) 내주면 전체에 확산형성된 금속확산층(67a)이 그 아래 단면에 있어서 소오스전극(66)에도통접촉하기 때문에, 투명절연막(69)상의 금속확산층(67a)으로 되는 투명화소전극(70)을 박막트랜지스타 T3의 소오스전극(66)에 접속할 수가 있다.
또, 상기 실시예에서는 투명절연막(40)을 SOG로 형성하고 있지만, 이 투명절연막(40)은 SOG에 한하지 않고, 투명절연막(40)에 확산형성된 금속확산층(38a)이 투명도전막으로되는 것이 있으면 바람직하다.
다음으로, 본 발명의 제2 실시예에 대해 설명한다.
제7도에 있어서, (71)은 글라스판등으로 되는 투명기판이고,이 기판(71)상에는 다수의 박막트랜지스타 T4가 종횡으로 배열형성되어 있다.
이 박막트랜지스타 T4는, 기판(71)면에 형성한 게이트전극 G와 게이트전극 G상에 기판의 거의 전면에 걸쳐 형성된 질화실리콘등으로 이루어지는 투명한 게이트절연막(72)과 이 게이트절연막(72)상에 상기 게이트전극 G와 대향시켜서 형성된 i-a-Si 반도체막(73)과, 이 반도체막(73)상에 n＋-a-Si 콘택트층(74)을 통하여 형성된 소오스전극 S 및 드레인전극 D로부터 되어 있다.
또한, 상기 게이트전극 G는 기판(71)면에 형성했던도시하지 않는 게이트라인에 연결되어 있고, 드레인 전극 D는, 게이트절연막(72)상에 형성했던도시하지 않은 데이타라인에 연결되어 있다.
또, 제7도에 있어서, a는 상기 게이트절연막(72)상에 각 박막트랜지스타 T4에 각각 대응시켜서 형성된 투명화소전극이고, 이 화소전극 a는 그의 일단부에 상기 박막트랜지스타 T4의 소오스전극 S에 접속되어 있다.
이 투명화소전극 a는, 상기 박막트랜지스타 T3를 형성판 기판(71)상에, 박막트랜지스타 T₄및 게이트절연막(72) 상면전체를 가지는 SOG(스핀온 글라스)막 (74)을 형성하고, 이 SOG막(75)의 소정영역(화소전극으로 되는 부분)에도전성금속을 확산하여 형성된 것으로, 상기 SOG막(75)의 화소전극 a부분 이외의 상면을, 질화실리콘으로 이루어진 투명한 상부 절연막(76)으로 가려져 있다.
다음에, 상기 박막트랜지스타 판넬의 제조방법을 설명한다.
우선, 투명기판(71)상에 박막트랜지스타 T4를 형성한 후에, 그위에 실란올(silanol)수지를 스핀코트(spin coat)법등에 의하여도포하고, 이것을 소성하여 제8a도에 도시하듯이 SOG막(SiO₂막)(75)을 형성하고, 또한 그위에 플라즈마 CVD법 등에 의하여 질화실리콘으로 되는 상부 절연막(76)을 형성한다.
다음에, 상기 상부절연막(76)을 사불화탄소(CF₄)가스를 이용하는 드라이에칭(dry etching)법으로 패터닝하며, 화소전극 a로되는 부분의 상부절연막(76)을 제8b도에 도시하듯이 제거한다.
다음에 제8c도에 도시하듯이, 상기 상부 절연막(76)상 및 상부 절연막(76)에 에칭에 의하여 노출된 SOG막(75)상에, 인듐(In), 크롬(Cr)등의도전성금속(77)을 수퍼터링 또는 증착법에 의하여 퇴적시킨 후에, 300℃ 전후에 온도에서 1-2시간 가열하여, SOG막(75)상의 도전성금속(77)을 SOG막(75)중에 확산시킨다. 이와같이 SOG막(75)에 도전성금속(77)을 확산시키면, SOG(75)의 금속확산 부분이도전성을 갖고, 이 SOG막(75)의 금속확산 부분이 투명화소전극 a로 된다.
이 경우, SOG막(75)에서의도전성금속(77)의 확산범위는 상부 절연막(76)에 의해 규제되기 때문에, SOG막(75)의 화소전극 a로 되는 부분만으로도전성금속(77)을 확산시킬 수 있고, 따라서 높은 패턴정도의 화소전극 a를 형성할 수 있다.
이후는 상기도전성금속(77)을 전면 에칭하여 제8d도에 도시하듯이 도전성금속(77) 및 SOG막(75)의 금속확산부분 다시말하면 화소전극 a를 노출시키고 투명전극기판을 완성한다.
그리고, 상기 투명전극기판에 있어서는, 기판(71)상에 형성한 SOG막(75)의 소정영역에도전성금속(77)을 확산하여 이 SOG막(75)의 금속확산부분을 투명화소전극 a로 하고 있기 때문에, ITO막을 에칭하여 투명전극을 형성하는 경우와 같이, 에칭부분에 의해 전극 사이에 단락을 발생하게도 하고 하지면(下地面)에 손상을 주기도 하는 것은 아니고, 또 상기 SOG막(75)은 스핀코트법 등에 의하여 형성할 수 있기 때문에, 이 SOG막(75)은 게이트절연막(72)면과 판넬 T4의 소오스전극 S와의 사이의 단차부에도 충분한 두께로 피착시킬수 있기 때문에, 투명화소전극 a를 형성하는 하지면(게이트절연막(72) 면)에 단차부가 있어도, 상기 SOG막(75)의 소정영역에도전성금속을 확산하여 형성되는 투명전극 a가 상기 단차부에 있어서 단선인 것은 아니다.
또한, 상기 실시예에서는, SOG막(75)의 금속확산 영역을 규제하기 위하여 SOG막(75)상에 형성한 상부절연막(76)을 그대로 SOG막(75)으로 금속확산을 행한후에 상기도전성금속(77)과 함께 제거해도 좋고, 또, 상기 상부 절연막(76)을 남기는 경우는, 이 상부 절연막(76)을 차광막으로서 이용해도 바람직하다.
또, 상기 실시예에세는, 액트브매트릭스 액정표시소자의 투명전극기판에 대해 설명했지만, 본 고안은, 단순한 매트릭스형의 액정표시소자와 투명터치입력판넬의 투명전극기판에도 적용할 수 있는 것은 물론이다.
그런데, 상술한 제1 및 제2 실시예는 박막트랜지스타상에 형성한 절연막을 확산하는 것에 의해 화소전극으로 했지만, 본 발명은 상기 제1 및 제2 실시예에 한하는 것은 아니고, 박막트랜지스타가 형성되는 면과 동일면상 혹은 박막트랜지스타가 형성되는 면에 하측에 화소전극을 형성해도 바람직하다.
다시말하면, 제9도는 본 발명의 제3실시예에서, 박막트랜지스타가 형성되는 면과 동일면 상에 화소전극을 형성한 예이다.
제9도에 있어서, (91)은 글라스등으로 이루어지는 투명기판이고, 이 기판(91)상에는 다수의 역엿갈린형 박막트랜지스타 T5가 종횡으로 배열 형성되어 있다.
이 역엇걸린형 박막트랜지스타 T5는 기판(91)면에 형성한 게이트전극 G와, 이 게이트전극 G상에 형성된 질화실리콘등에서 이루어지는 게이트절연막(92)과, 이 게이트절연막(92)상에 상기 게이트전극 G와 대향시켜서 형성된 i-ai-반도체(93)과, 이 반도체층(93)상에 형성된 소오스, 드레인 영역으로되는 n＋-a-Si층(94)과, 이 n＋-a-Si층(94)상에 콘택트금속층(95)을 통하여 형성된 소오스전극 S 및 드레인전극 D로부터 되어 있다.
또한, 상기 게이트전극 G는 기판(91)면에 형성한도시하지 않은 게이트라인에 연결되어 있고, 드레인전극 D는 게이트절연막(92)상에 형성한도시하지 않는 데이타라인에 연결되어 있다.
또, 제9도에 있어서, (96)은 투명기판(91)면에 형성한 SOG막이고, 이 SOG막(92)은, 상기 박막트랜지스타 T5의 게이트전극 G 및 게이트라인 부부을 제외하고 기판(91)면의 거의 전체에 걸쳐서 형성되어 있다.
또, 상기 박막트랜지스타 T5의 게이트절연막(92)은, 상기 SOG막(96)의 기판(91)면의 의 전체에 걸쳐 형성되어있고, 게이트절연막(92)에는, 각 박막트랜지스타 T5에 각각 대응시켜서 형성되는 각 투명화소전극(96a)에 패턴에 맞추어서 SOG막(96)의 표면을 노출시키는 개구(92a)가 형성되어 있다.
그리고, 상기 SOG막(96) 가운데 게이트절연막(92)의 개구(92a)내에 노출하고 있는 부분에는 주석(Sn), 인듐, ITO등의도전성금속이 SOG막 표면에서 100Å 정도의 깊이로 확산되어 있고, 이 SOG막(96)의 금속확산 부분을 금속확산에 의해도전성을 가지게 한 투명화소전극(96a)으로 되어 있다.
또, 상기 박막트랜지스타 T5의 소오스전극 S는 외측단을 상기 투명화소전극(96a)의 단연부 상에 겹쳐 형성되고, 이 화소전극(96a)에 접속되어 있다.
또한,도면중(97)은 상기 박막트랜지스타 T5및 화소전극(96a)을 가지는 질화실리콘등으로부터 되는 투명한 보호절연막이다.
다음으로 상기 박막트랜지스타 판넬의 제조방법에 대해 설명한다.
우선 투명기판(91)면에 크롬(Cr), 티타늄(Ti)등에 금속막에 형성해서 이것을 패터닝하는 방법으로 역엇갈린형 박막트랜지스타 T5의 하측 전극인 게이트전극 G와 게이트라인을 형성한 후 그 위에서 기판(91)면 전체에 실란올수지를 스핀코트법등에 의해도포하여 이것을 소성하는 것에 의해 기판(91)면에 SOG막(SiO₂막)(96)을 형성하고, 다시한번 이 SOG막(96)을 게이트전극 G의 표면이 완전히 노출하기까지 에칭(etchback)하여 SOG막(96)을 제10a도에도시한 바와 같이 게이트전극 G와 거의 같은 레벨의 평탄막으로 한다.
다음에 제10b도에도시한 바와 같이, 게이트절연막 질화실리콘막(92), i-a-Si반도체층(93), n＋-a-Si층(94), 크롬, 티타늄등으로 이루어진 콘택트금속층(95)을 순차플라즈마 CVD법 및 스퍼터링법등에 의해 퇴적시키고, 계속해서 상기 콘택트금속층(95)과 n＋-a-Si층(94) 및 i-a-Si반도체층(93)을 제10c도에 도시한 바와 같이 트랜지스타 소장형상으로 패터닝한다.
다음에, 게이트절연막(92)의 소정부분(화소전극 형성부분)을 사불화탄소가스를 이용하는 드라이에칭법으로 화소전극(92a)의 형성패턴에 맞춰 에칭하며, 게이트절연막(92)에 SOG(96)의 화소전극 형성부분을 노출시키는 개구(92a)를 제10D도에도시한 바와 같이 형성한다. 제10도D도는 게이트절연막(질화실리콘막)(92)은 에칭이 용이하기 때문에 패턴정도로 형성할 수 있다.
다음에 제10e도에 도시한 바와 같이, 소오스, 드레인전극 S,D로 되는 주석, 인듐, ITO등의도전성금속 a를 스퍼터링법 또는 중착법에 의하여 퇴적시키고, 이후에 300℃ 전후의 정도에서 2-3시간 가열하는 열처리를 행하여 게이트절연막(92)의 개구(92a)내에 노출하고 있는 SOG막(96)에 상기도전성금속 a를 확산시킨다. 또한, 여기서 말한 "확산"이라는 것은 SOG막(96)의 분자간극에 금속분자가 잠입하고 상기 열처리를 행하면,도전성전극 a가 SOG막(96)내에 그 표면으로부터 100Å 정도의 깊이로 확산된다.
제10e도에 있어서, (96a)는 SOG막(96)의 금속확산부분을 나타내고, 이 금속확산부분(96a)은 그대로 투명화소전극으로 된다. 이 투명화소전극(SOG막(6)의 금속확산부분)(96a)은, SOG막(96)에서의 도전성금속 a의 확산범위를 상기 게이트절연막(92)에 의해 규제하여 형성된 것이기 때문에, 그 패턴을 게이트절연막(92)의 개구(92a)의 형상에 대응하고, 따라서 상기 화소전극(96a)은 높은 패턴정도로 형성할 수 있다.
이후는, 상기도전성금속 a의 막을 패터닝하여 제10f도에 도시한 바와 같이 외측부가 상기 화소전극(96a)의 측연부 상에 겹치는 형상의 소오스전극 S와, 드레인전극 D 및 데이타라인을 형성함과 동시에 소오스, 드레인전극 S,D 사이의 불필요한 콘택트금속메탈층(95) 및 n＋-a-Si층(94)을 에칭제거하여 박막트랜지스타 T5를 완성하고, 계속해서 보호절연막(97)을 형성하여 제9도에 나타난 박막트랜지스타 판넬을 완성한다. 다시 말하면, 상기 박막트랜지스타 판넬은, 투명기판(91)면에 형성한 SOG막(96)의 소정부분에 도전성 금속a를 확산하여 이 부분에 도전성을 가지게 하는 것에 의하여, 이 SOG막(96)의 금속확산 부분을 투명화 소전극 6a로 한 것이고, 이 화소전극(96a)은, SOG막(96)의 화소전극으로 되는 부분이외의 부분을 게이트절연막(92)에서 마스크(mask)해 두어도전성금속 a를 확산하는 것에 의해 높은 패턴정도로 형성할 수가 있기 때문에 투명화소전극(96a)의 척도정도를 높게할 수가 있고, 따라서 화소전극(96a)을 미세화하여 고밀도표시를 실현할 수 있다.
또, 이 실시예에서는, SOG막(96)에서의 금속확산영역을 규제하는 마스크로서 게이트절연막(92)을 이용함과 동시에, 소오스, 드레인전극 S,D로 이루어지는 금속 a를 SOG막(96)에 확산시키고 있기 때문에, 박막트랜지스타 판넬을 적은 공정수에서 능률이 좋고, 또한 낮은 코스트로 제조할 수가 있다.
또한, 상기 실시예에서는, SOG막(96)에 확산시키는 도전성금속으로서, 소오스, 드레인전극, S,D로 되는 금속 a를 이용하고 있지만, SOG막(96)에 확산시키는도전성금속은 다른 금속으로 해도 바람직하며 그 경우는, SOG막(96)에 확산시키는도전성금속을 퇴적시켜서 열처리에 의해 SOG막(96)에 상기 금속을 확산시킨 후에, 상기 퇴적시킨 금속을 에칭제거하고 나서, 소오스, 드레인전극 S,D를 형성하면 좋다.
또, 상기 실시예에서는, 박막트랜지스타를 역엇갈린형의 것으로 하고 있지만, 이 박막트랜지스타는 역동일평면형 또는 엇갈린형으로 해도 바람직하고, 박막트랜지스타를 엇갈린형으로 하는 경우는, 상기 실시예와 같이 SOG막에 소오스, 드레인전극으로 되는 금속 또는 다른도전성금속을 확산시켜서 투명화소전극로하고, 박막트랜지스타를 역동일평면형으로하는 경우는, SOG막에 게이트전극으로 되는 금속 또는 다른도전성금속을 확산시켜서 투명화소전극으로 하면 바람직하다.
또한, 박막트랜지스타가 엇갈린형의 경우에, 그 하측 전극인 소오스, 드레인전극의 투명기판에 형성되는 때문에, 소오스, 드레인전극 부분을 제외하고 기판면에 형성한 SOG막에도전성금속을 확산하여 형성되는 투명화소전극과 박막트랜지스타의 소오스전극을 겹쳐서 형성할 수는 없지만, SOG막에서의 금속확산을 위한 SOG막 상에 형성한도전성금속의 일부를 화소전극과 소오스전극에 퍼지도록 남기면, 이도전성금속에 의해 화소전극과 소오스전극을 확실히도통(導通) 접촉할 수가 있다.
다음에, 제11도는 본 발명의 제4 실시예이고, 박막트랜지스타가 형성되는 면의 하측에 화소전극을 형성한예이다.
제11도에 있어서, (111)은 글라스(glass)등으로 이루어지는 투명기판이고, 기판(45)상에는 거의 전면에 걸쳐서 SOG막(112)이 형성되어 있다.
그리고, 이 SOG막(112)상에는 다수의 역엇갈린형 박막트랜지스타 T6이 종횡으로 배열형성성되어 있다. 이 역엇갈린형 박막트랜지스타 T6은 상기 SOG막(112)상에 형성한 게이트전극 G와 게이트전극 G상에 형성된 질화실리콘 등에서 되는 게이트절연막(113)과 이 게이트절연막(113)상에 상기 게이트전극 G와 대향시켜서 형성된 i-a-Si반도체층(114)과 이 반도체층(114)상에 형성된 소오스, 드레인 영역으로되는 n＋-a-Si층(115)과 이 n＋-a-Si층(115)상에 콘택트금속층(116)을 통하여 형성된 소오스전극 S 및 드레인전극 D로부터 되어있다.
또한, 상기 게이트전극 G는 SOG막(112)상에 형성한도시하지 않은 게이트라인에 연결되어 있고, 드레인전극 D는 게이트절연막(113)상에 형성한도시하지 않은 데이타라인에 연결되어 있다.
또, 상기 박막트랜지스타 T6의 게이트절연막(113)은, 상기 SOG막(116)상에 거의 전면에 걸쳐 형성되어 있고, 이 게이트절연막(113)에는 각 박막트랜지스타 T6가 각각 대응시켜 형성되는 각 투명화소전극(112a)의 패턴에 맞춰서 SOG막(112)의 표면을 노출시키는 개구(113a)가 형성되어 있다.
그리고, 상기 SOG막(112)가운데 게이트절연막(113)의 개구(113a)내에 노출하고 있는 부분에는 주석, 인듐, ITO등의도전성금속이 SOG막 표면에서 100Å정도의 깊이로 확산되어 있고, SOG막(112)의 금속확산부분은, 금속확산에 의해도전성을 가지게 한 투명화소전극(112a)으로 되어 있다.
또, 상기 박막트랜지스타 T6의 소오스전극 S는, 그 외측단을 상기 투명화소전극(112a)의 단연부상에 겹쳐서 형성되어, 이 화소전극(112a)에 접속되고 있다.
또한,도면중(57)은 상기 박막트랜지스타 T6및 화소전극(112a)를 가리는 질화실리콘등에서 이루어진 투명한 보호절연막이다.
다음에, 상기 박막트랜지스타 판넬의 제조방법에, 대해 설명한다.
우선, 투명기판(111)상에 그 전면에 걸쳐 실란올수지를 스핀코트법등에 의하여도포하고, 이것을 소성하여 기판(111)상에 제12a도에도시한 바와 같이 SOG막(SiO₂막)(112)을 형성하고, 계속해서 이 SOG막(112)상에 크롬, 티타늄등의 금속막을 형성하여 이것을 패터닝하는 방법으로 게이트전극 G와 게이트라인을 형성한다.
다음으로, 제12b도에 도시한 바와 같이, 상기 SOG막(112)상에 게이트절연막(질화실리콘)(113), i-a-Si반도체층(114), n＋-a-Si층(115), 크롬, 티타늄등으로 되는 콘택트금속(116)을 순차플라즈마 CVD법 및 스퍼터링법등에 의해 퇴적시키고, 계속해서 상기 콘택트금속층(116)과 n＋-a-Si층(115) 및 i-a-Si반도체층(114)을 제12C도에도시한 바와 같이 트랜지스타 소자형상으로 패터닝한다.
다음으로, 게이트절연막(113)의 소정부분(화소전극 형성부분)을, 사불화탄소가스를 이용하는 드라이에칭법으로 회소전극(112a)의 형성패턴에 맞춰서 에칭하고, 게이트절연막(113)에 SOG막(112)의 화소전극 형성 부분을 노출시키는 개구(113a)를 제12D도에도시한 바와 같이 형성한다. 이 개구(113a)는, 게이트절연막(질화실리콘막)(113)의 에칭이 용이하기 때문에, 높은 패턴정도로 형성할 수 있다.
다음에 제12e도에 도시한 바와 같이, 소오스 드레인전극 S,D로 이루어지는 주석, 인듐, ITO등의도전성금속 a를 스퍼터링법 또는 중착법에 의하여 퇴적시키고, 이후에 300℃전후의 온도에서 2-3시간 가열하는 열처리를 행하고, 게이트절연막(113)의 개구(113a)내에 노출하고 있는 SOG막(112)에 상기도전성금속 a를 확산시킨다. 또한, 여기서 말하는 "확산"이라는 것은 SOG막(112)의 분자간극에 금속분자가 잡임하는 것이고, 상기 열처리를 행하면도전성금속 a가 SOG막(112)내에 그 표면으로부터 100Å 정도의 깊이로 확산된다.
제12E도에 있어서(112)는 SOG막(112)의 금속확산 부분을 나타내고, 이 금속확산 부분(112)은 그대로 투명화소전극으로 된다. 이 투명화소전극(SOG막(112)의 금속확산부분)(112a)은, SOG막(112)에서의도전성금속 a의 확산범위를 상기 게이트절연막(113)에 의하여 규제하여 형성된 것이기 때문에, 그 팬턴은 게이트절연막(113)의 개구(113a)의 형상에 대응하고 있으며, 따라서 이 화소전극(112a)은 높은 패턴정도로 형성할 수 있다.
이후는, 상기도전성금속 a의 막을 패터닝하여 제12F도에도시한 바와 같이 외측부가 상기 화소전극(112a)의 측연부상에 겹치는 형상의 소오스전극 S와 드레인전극 D 및 데이타라인을 형성함과 동시에, 소오스, 드레인전극 S,D사이의 불필요한 콘택트금속층(116) 및 n＋-a-Si층(115)을 에칭제거하여 박막트랜지스타 T5를 구성하고, 계속해서 보호절연막(117)을 형성하여 제11도에 나타낸 박막트랜지스타 판넬을 완성한다.
즉, 상기 박막트랜지스타 판넬은, 투명기판(111)상에 형성한 SOG막(112)의 소정 부분에도전성금속 a를 확산하여 이 부분에도전성을 가지게 하는 것에 의하여, 이 SOG막(112)의 금속확산 부분을 투명화소전극(112a)으로 한것이고, 이 화소전극(112a)은, SOG막(112)의 화소전극으로 되는 부분 이외의 부분을 게이트절연막(113)에서 마스크해두고도전성금속 a를 확산하는 것에 의해 높은 패턴정도로 형성할 수 있기 때문에, 상술한 제3 실시예와 같이 투명화소전극(112a)의 척도정도를 높게 할수 있고, 따라서 화소전극(11a)을 미세화하여 고밀도표시를 실현할 수가 있다.
또한, 이 박막트랜지스타 판넬에서는 투명기판(1)상에 SOG막(112)을 형성하고, 그위에 박막트랜지스타 T5와 게이트라인 및 데이타라인을 형성하고 있기 때문에, 투명기판(111)면에 흠이 있어도 이 기판(111)면의 흠은 SOG막(112)으로 메우게 되고, 따라서, 기판(111)면의 흠에 기인하는 게이트라인 및 데이타라인의 단선을 막을 수 있다.
또, 이 실시예에서는, SOG막(112)에서의 금속확산영역을 규제하는 마스크로서 게이트절연막가(113)을 이용함과 동시에, 소오스 드레인전극 S,D로 되는 금속 a를 SOG막(112)에 확산시키고 있기 때문에, 박막트랜지스타 판넬을 적은 공정수로 효율있게, 또한 낮은 코스트로 제조할 수 있다.
또한, 상기 실시예에서는, 박막트랜지스타를 역엇갈린형으로 하고 있지만, 이 박막트랜지스타는, 역동일평면형, 동일편면형 또는 엇갈린형이라도 바람직하다.
제13도 및 제14도는 본 고안의 제5실시예를 나타내고 있다.
이 실시예는 박막트랜지스타를 역동일평면형으로 한 것이다.
이 박막트랜지스타 판넬은, 제13도에도시한 바와 같이, 투명기판(132)에서의 금속확산영역을 규제하기 위한 마스크를 겸하는 SiN등의 하지절연막(138)을 형성하여, 이 하지절연막(138)상에 역동일평면형 박막트랜지스타 T7를 형성한 것으로 투명화소전극(132a)은, 상기 SOG막(132)가운데에, 하지절연막(138)에 화소 전극 형성패턴에 맞춰서 형성한 개구(138a)내에 노출하고 있는 부분에도전성금속을 확산하여 형성되어 있다.
또한, 상기 역동일평면형 박막트랜지스타 T7은 각 전극 및 반도체층등의 적층구조가 역엇갈린형의 것과 다를 뿐이기 때문에, 그 구조의 설명을 생략한다.
이 박막트랜지스타 판넬은 다음과 같은 공정으로 제조된다. 우선 제14A도에도시한 바와같이, 투명기판(131)상에 SOG막(132)을 형성하고, 그위에 하지절연막(질화실리콘)(138)을 형성한후에, 이 하지절연막(138)상에 게이트전극 G와 게이트라인(도시하지 않음)을 형성한다.
다음에, 제14b도에 도시한 바와 같이 게이트절연막 질화실리콘막(138)을 형성하여, 이 게이트절연막(133)과 그 아래의 하지절연막(138)에 SOG막(132)의 화소전극형성 부분을 노출시키는 개구(133a, 138a)를 형성한다.
다음에, 제14c도에 도시한 바와 같이 소오스, 드레인전극 S,D로되는도전성금속 a와 n＋-a-Si층(135)을 퇴적시키고, 이 부분을 투명화소전극(132a)으로 한다.
다음에, 동도면에도시하듯이, 상기 n＋-a-Si층(135)과도전성금속 a의 막을 패터닝하여, 소오스전극 S와 드레인전극 D 및 데이타라인(도시하지 않음)을 형성한다.
또한, 이때는 화소전극(132a)상에 퇴적하고 있는도전성금속 a와 그위의 n＋-a-Si층(35)은 제거하지 않고 남겨둔다. 이와 같이 화소전극(132a)상의도전성금속 a를 남기는 것은, 다음의 i-a-Si반도체층(134)의 패터닝할 때에, SOG막(132)표면의 화소전극(132a)이 에칭에 의해 삭제되어 버리는 것을 막기위함이다.
다음에, 제14D도에도시한 바와 같이 n＋-a-Si층(134)을 퇴적시켜서 이 i-a-Si반도체층(134)과 n＋-a-Si층(135)을 웨트(wet) 또는 드라이 에칭에 의해 패터닝하여 계속하여 화소전극(132a)상의도전성금속 a를 화소전극(132a)의 단연부 상에 겹치는 소오스전극 S부분을 남기고 제14E도에도시한 바와 같이 에칭제거하여 박막트랜지스타 T7을 구성하고, 계속해서 보호절연막(137)을 형성하여 제13도에 나타낸 박막트랜지스타 판넬을 완성한다.
그렇지만, 이 실시예에 있어서도, 투명기판(131)상에 형성한 SOG막(132)의 소정부분에도전성금속 a를 확산하여, 이 SOG막(132)의 금속확산 부분을 투명화소전극(132a)으로 하고 있기 때문에, 전술한 실시예와 같이 화소전극(132a)을 높은 패턴정도로 형성할 수 있다.
또, 실시예에서는 투명기판(131)상에 SOG막(132)과 하지절연막(138)을 2층으로 형성하고, 그위에 박막트랜지스타 T7과 게이트라인 및 데이타라인을 형성하고 있기 때문에 투명기판(131)면에 꽤 깊은 흠이 있어도, 박막트랜지스타 T7의 형성판(하지절연막(138) 면)은 평탄면으로 되며, 따라서 기판(131)면의 흠에 기인하는 게이트라인 및 데이타라인의 단선을 확실히 막을 수 있다.
제15도 및 제16도는 본 고안의 제6 실시예를 나타내고 있다.
이 실시예는, 박막트랜지스타를 동일평면형으로 한 것이다. 이 박막트랜지스타 판넬은 제15도에 도시한 바와 같이, 투명기판(151)상에 SOG(152)을 형성하고, 그위에 이 SOG막(152)에서의 금속확산영역을 규제하기 위해 마스크를 겸하는 질화실리콘등의 하지절연막(158)을 형성하여, 이 하지절연막(158)상에 동일편면형 박막트랜지스타 T8을 형성한 것으로, 투명화소전극(152a)은, 상기 SOG막(152)가운데에, 하지절연막(158)에 화소전극 형성패턴에 맞춰서 형성한 개구(158a)내에 노출하고 있는 부분에도전성금속을 확산하여 형성되어 있다.
또한, 상기 동일평면형 박막트랜지스타 T8은, 각 전극 및 반도체층등의 적층구조가 역동일평면형의 것과 반대의 것이기 때문에, 그 구조가 설명은 생략한다.
이 박막트랜지스타 판넬은 다음과 같은 공정으로 제조된다.
우선, 제16a도는 도시한 바와 같이, 투명기판(151)상에 SOG막(152)을 형성하여 그위에 하지절연막(SiN막)(158), 콘택트금속층(156)을 순차적으로 퇴적시킨다.
다음에, 제16b도에 도시한 바와 같이, 상기 콘택트금속층(156)과 n＋-a-Si층(155) 및 i-a-Si반도체층(154)을 트랜지스타 소자형상으로 패터닝하고, 계속해서 상기 하지절연막(158)에 SOG막(152)의 화소전극 형성부분을 노출시키는 개구(158a)를 형성한다.
다음에, 제16C도에도시한 바와 같이, 소오스, 드레인전극 S,D로되는도전성금속 a를 퇴적시키고, 이후, 열처리를 행하는 것에 의해, SOG막(152)의 화소전극 형성부분에도전성금속 a를 확산시켜서 이부분을 투명화소전극(152a)으로 한다.
다음에, 제16D도에도시한 바와 같이, 상기도전성금속 a의 막을 패터닝하여 외측부가 상기 화소극(152a)의 측연부 상에 겹치는 현상의 소오스전극 S와 드레인전극 D 및 데이타라인을 형성함과 동시에, 소오스, 드레인전극 S,D 사이의 불필요한 콘택트금속층(156) 및 n＋-a-Si층(155)을 에칭제거한다.
이후는, 보호절연막을 겸하는 투명한 게이트절연막(질화실리콘막)(153)을 형성하여 이 게이트절연막(153)상에 게이트전극 G 및 게이트라인을 형성하여 박막트랜지스타 T8을 구성하며, 제15도에 도시한 박막트랜지스타 판넬을 완성한다.
또, 제17도는 본 고안의 제7실시예를 나타내고 있다.
이 실시예는, 박막트랜지스타를 엇갈린형으로 한 것이다.
박막트랜지스타 판넬은, 제17도에도시하듯이, 투명기판(171)상에 SOG막(172)을 형성하고, 그위에 SOG막(172)에서의 금속확산영역을 규제하기 위한 마스크를 겸하는 SiN등의 하지절연막(178)을 형성하여, 하지절연막(178)상에 엇갈린형 박막트랜지스타 T9를 형성한 것으로, 투명화소전극(172a)은, 상기 SOG막(172)가운데에, 하지절연막(178)상에 엇갈린형 박막트랜지스타 T8를 형성한 것으로, 투명화소전극(172a)은, 상기 SOG막(172) 가운데에, 하지절연막(178)에 화소전극 형성패턴에 맞춰형성한 개구(178a)내에 노출되어 있는 부분에도전성금속을 확산하여 형성되어 있다.
또한, 상기 엇갈린형 박막트랜지스타 T9는, 각 전극 및 반도체층등의 적층구조가 역엇갈린형의 것과 반대의 것이기 때문에, 그 구조의 설명은 생략한다.
이 박막트랜스타 판넬은 다음과 같은 공정으로 제조된다.
우선, 제18a도에 도시한 바와 같이 투명기판(1)상에 SOG막(172)을 형성하고, 그위에 하지절연막(질화실리콘막)(178)을 형성한 후, 하지절연막(178)에 SOG막(172)의 화소전극 형성부분을 노출시키는 개구(178a)를 형성한다.
다음에, 제18c에 도시한 바와 같이 소오스, 드레인전극 S,D로되는도전성금속 a와 n＋-a-Si층(175)을 퇴적시키고, 이후에 열처리를 행하는 것에 의해, SOG막(172)의 화소전극형성부분에 상기도전성금속 a를 확산시켜서, 이 부분을 투명화소전극(172a)으로 한다.
다음에, 제18c도에 도시한 바와 같이, 상기 n＋-a-Si층(175)과도전성금속 a의 막을 패터닝하여 소오스 전극 S와 드레인전극 D 및 데이타라인을 형성한다.
또한, 이때는 상기 제2 실시예와 같이 화소전극(172a)상에 퇴적되어있는도전성금속 a와 그위의 n＋-a-Si층(175)은 제거하지 않고 남겨둔다.
다음에, i-a-Si반도체층(174)과 i-a-Si반도체층(174) 및 그 아래의 n＋-a-Si층(175)을 제18d도에 도시한 바와 같이, 트랜지스타의 소정형상으로 패터닝한다.
이후는, 제18e도에 도시한 바와 같이, 화소전극(127a)상의도전성금속 a를, 화소전극(127a)의 단연부상에 겹치는 소오스전극 S부분을 남겨서 에칭제거함과 동시에 게이트절연막(173)상에 게이트전극 G 및 게이트라인을 형성하여 박막트랜지스타 T9를 구성하고, 계속해서 보호절연막(177)을 형성하여, 제17도에도시한 바와 같이 박막트랜지스타 판넬을 완성한다.
그렇지만, 상기 제6 및 제7 실시예에 있어서도, 투명기판상에 형성 SOG막의 소정부분에도전성금속 a를 확산하여, 이 SOG막의 금속확산부분을 투명화소전극으로 하고 있기 때문에, 화소전극을 높은 패턴정도로 형성할 수가 있고, 또, 투명기판 상에 SOG막을 형성하여 그위에 박막트랜지스타와 게이트라인 및 데이타라인을 형성하고 있기 때문에, 투명기판 면에 흠이 있어도, 이 기판면의 흠에 기인하는 게이트라인 및 데이타라인의 단선을 막을수 있다.
또한, 상기 제1-제4 실시예에서는, SOG막에 확산 시키는도전성금속으로서, 소오스 드레인전극 S,D로 되는 금속 a를 이용하고 있지만, SOG막에 확산시키는도전성금속은 다른 금속으로 해도 바람직하고, 그 경우는, SOG막에 확산시키는도전성금속을 퇴적시켜서 열처리에 의해 SOG막에 상기 금속을 확산시킨후에 상기 퇴적시킨 금속을 에칭제거하면 바람직하다.
또한, 박막트랜지스타를 동일평면형 또는 엇갈린형으로하는 경우는, SOG막에 확산시키는도전성금속으로 게이트전극 G로 되는 금속을 이용하는 것도 가능하고, 그 경우는, 게이트절연막에 SOG막의 화소전극 형성부분을 노출시키는 개구를 형성하여 두고, 그 위에 게이트전극 G 및 게이트라인으로 되는도전성금속을 퇴적시킨후에, 열처리에 의해 상기도전성금속을 SOG막에 확산시키면 바람직하다.
그런데, 상술한 본 발명의 박막트랜지스타 판넬은 제19도에도시한 바와 같이 액정을 사이에 두고 대향하여 기판을 형성한 액정표시장치로서 사용된다. 즉, 투명한 절연기판(191)상에 게이트라인(192) 및 드레인라인(193)이 매트릭스모양으로 형성되어 그 교차부마다 박막트랜지스타(194)가 형성된다. 이 박막트랜지스타(194)는 상술한 박막트랜지스타와 같은 구조이기 때문에,도면에서는 등가회로로서 나타내고 있다. 그리고, 이 박막트랜지스타(194)의 소오스전극(195)은 화소전극(196)이 접속되어 있다. 이 화소전극(196)은도시하고 있지 않지만, 상기 게이트라인(192), 드레인라인(193) 및 박막트랜지스타(194)를 가리는 확산가능한 절연막의 소정영역을 확산하여 형성한 것이고, 게이트라인(192)과 드레인라인(193)에 의해 둘러싸인 복수의 영역내에 각각 배열되며 각각 전기적으로 독립하고 있다. 그리고, 이 화소전극(196)은 그 외형이 게이트라인(192) 및 드레인라인(193)에 근접하여 형성된다.
또, 화소전극(196)과 소오스전극(195)은 상술한 실시예와 같이, 직접적으로 혹은 콘택트구멍을 통하여 접속된다.
그리고, 이와 같은 박막트랜지스타 판넬에 대향시켜서 전면에 투명전극(197)을 형성한 투명한 대향기판(198)을 배치하고, 이러한 기판 사이에 액정(199)을 주입하는 것에 의해 액정표시장치가 구성된다.
이 액정표시장치는 이하와 같이 동작한다.
즉, 복수의 게이트라인(192)에 주사신호(走査信號)가 차례로 공급되며, 주사신호의 타이밍에 맞춰서 각 화소의 점등상태를 제어하기 위한 데이타신호가 복수 드레인라인(193)에 공급된다. 게이트전극(200)에 주사신호 공급된 박막트랜지스타(194)는 온(ON)동작하고, 그 타이밍에서 공급된 데이타신호를 읽어내어 화소전극(196)으로 준다. 데이타신호가 주어진 화소전극(196)과 대향기판(198)의 투명전극(197)과의 사이에 개재하는 액정(199)은 대향하는 전극 사이에 주어진 전위차에 따라서 전계에 대하여 분자의 배향상태를 바꾸어 투과, 차단을 제어한다.
상술한 것과 같이, 본 발명의 박막트랜지스타 판넬은 확산가능한, 절연막의 소정영역을 확산하여도전성을 가지게 한것에 의해 화소전극으로 한 것으로, 화소전극을 높은 패턴정도로 형성할 수 있기 때문에, 이 화소전극을 미세화 할 수 있다.
따라서, 본 발명의 박막트랜지스타 판넬을 이용한 액정표시장치는 매우 고정도의 화상표시를 실현 할수 있다.
이상 상술한 것과 같이, 본 발명에 의하면, 박막트랜지스타 판넬에 이용되는 절연막을 확산 가능한 절연막으로 하고, 이 절연재의 확산처리에 의해도전성을 가지게하여 화소전극으로 했기 때문에, 화소전극 미세화에 의한 고밀도표시가 가능하고, 또한 상술한 바와 같은 게이트라인과 드레인의 단선이 없는 제조가 매우 용이한 박막트랜지스타 판넬을 제공할 수 있다.
이상의 설명은, 절연재의 확산처리에 의한 화소전극의 형성에 대해 서술했지만, 본 발명은 이것에 한하지 않고 박막트랜지스타 판넬의 배선 형성에도 적용할 수 있는 것이다.
이하 본 발명의 박막트랜지스타 판넬의 배선형성에 대해 서술한다.
제19도는 본 발며의 박막트랜지스파 판넬의 배선형성에 대한 제1 실시예이다.
그리고, 이 실시예는 트랜지스타가 역엇갈린형의 박막트랜지스타인 경우에 적용되는 것이다.
제20도에 있어서,도면중(201)은 글라스판등에서 이루어지는 절연기판, T10은 상기 절연기판(201)상에 형성되었던 역엇갈린형의 박막트랜지스타이다.
또한, 이 역엇갈린형 박막트랜지스타 T10은, 상술한 제2도에 도시한 박막트랜지스타 T₂와 같은 구조의 것이다.
(205) 상기 박막트랜지스타 T10을 가리는 절연막이고, 이 투명절연막(205)은 금속확산이 가능한 투명절연재, 예를 들면 SOG에 의해 1㎛ 정도의 두께로 형성되어 잇다. 이 SOG로 이루어지는 절연막(205)에는, 상기 박막트랜지스타 T10의 소오스전극 S 및 드레인전극 D로 대응시키고, 이 소오스 드레인전극 S,D에 달하는 깊이의 콘택트구멍(206)이 형성되어 있다.
또, (207)은 상기 절연막(205)상에 형성된 확산저지막이고, 이 확산저지막(207)에는, 절연막(205)의 콘택트구멍 형성부분에 대응시켜서, 콘택트구멍(206)의 상단의 지름보다도 약간 큰 개구(208)가 설치되어 있다. 이 확산저지막은, 상기 절연막에 금속을 확산시켜서 후술하는 금속 확산층(205a)을 형성하는 경우의 금속확산영역을 규제하기 위해 설치된 것으로, 확산저지막(207)은 금속이 확산하기 어려운, 절연재, 예를들면 질화실리콘에 의해 형성되어 있다. 그리고, 상기 절연막(205)의 확산저지막(207)으로 가려져 있지 않은 부분, 다시말하면 확산저지막(207)의 개구(20) 내에 대응하는 콘택트구멍형성 부분에는, 절연막(205)에 ITO등의 도전성금속을 확산시킨 금속확산층(205a)이 상기 콘택트구멍(206)의 내주면(內周面)에서 콘택트구멍 주위의 절연막(205)표면에 걸쳐 형성되고 있다.
또, (209)는 상기 절연막(205) 상에 형성된 알루미늄등의도전성금속으로 이루어지는 배선이고, 이 배선(208)은, 그 일부를 상기 콘택트구멍(206)의 주위의 금속확산층(205a)에 겹쳐서 형성되며, 이 금속확산층(205a)에 도통접속되어 있다.
또, (209a)는 상기 콘택트구멍(206)의 내부바닥부분에 형성된 콘택트확산층이다. 이 콘택트확산층(209a)은 상기 배선(209)과 같은 금속으로부터 되어 있고, 상기 트랜지스타 T10의 소오스, 드레인전극 S,D와 상기 콘택트구멍(206)의 내주면에 금속확산층(205a)으로 접속시켜서 형성되며, 상기 소오스, 드레인전극 S,D와 콘택트구멍 내주면에 금속확산층(205a)을 도통접속시키고 있다.
다음에, 상기 금속확산층(205a)과 배선(209) 및 금속확산층(209a)의 형성 방법에 대하여 설명한다.
우선, 절연기판(201)상에 박막트랜지스타 T10을 형성한 후에, 이 기판(201)상에 SOG를 1㎛ 정도의 두께로도포하여 이것을 소성하는 것에 의하여, 제21A도에도시한 바와 같이 투명절연막(SOG)(205)을 형성하고, 이 절연막(205)에 박막트랜지스타 T10의 소오스, 드레인전극 S,D에 대응시켜서 콘택트구멍(206)을 에칭에 의해 형성한 후에, 상기 절연막(205)상에 SiN을 플라즈마 CVD법에 의해 1000Å 정도의 두께로 퇴적시켜서 제21a도에 도시한 바와 같이 확산저지막(207)을 형성하여 이 확산저지막(207)에 상기 절연막(205)의 콘택트구멍 형성부분을 노출시키는 개구(208)을 에칭에 의하여 형성한다.
다음에, 상기 절연막(205)에 확산시키는도전성금속으로서 ITO를 스퍼터링하여, 절연막(205)의 표면 및 그 콘택트구멍(206)의 내면에 ITO막 a를 제21b도에 쇄선으로 나타나도록 퇴적시킨다. 이 ITO의 스퍼터링을, 200℃ 정도의 기판온도에서 행한다. 이 ITO의 스퍼터링을 행하면, 절연막(205)의 표면 및 콘택트구멍(206)내면에 ITO막 a가 퇴적하여감과 동시에 퇴적한 ITO가 상기 확산저지막(207)으로 가려져 있지 않은 부분은 절연막(205)내로 열확산하고, 절연막(205)의 콘택트구멍 주위의 표면에서 콘택트구멍(206)의 내주면 전체에 걸쳐서 ITO를 확산시킨 금속확산층(205a)이 제21B도에도시한 바와같이 형성된다.
또한, ITO막 a는 확산저지막(207) 및 콘택트구멍(206) 내에 노출시키고 있는 소오스, 드레인전극 S,D상에도 퇴적하지만, 확산저지막(207)은 금속이 확산하기 어려운 질화실리콘막이기 때문에 확산저지막(207)에서의 ITO의 확산은 거의 발생하지 않고, 또, 소오스, 드레인전극 S,D 상에 퇴적한 ITO a는 이 전극 S,D상에 단지 퇴적할 뿐이다. 이 ITO의 스퍼터링은, 절연막(205)에서의 ITO의 확산깊이, 결국 형성되는 금속확산층(205a)의 층두께가도전막으로서 충분한 두께(500Å 정도)가 될 때까지 행한다. 또한, 이 경우에, 상기 ITO의 스퍼터링에 의한 절연막(205)에서의 ITO의 확산을 행한후에, 절연기판(201)을 300℃정도로 가열하는 열처리를 행하면, 절연막(205)에서의 ITO의 확산깊이를 더욱 깊게하여 금속확산층(205a)의 층두께를 충분히 보호할 수가 있다.
다음에, 확산저지막(207) 및 절연막(205)상에 퇴적된 ITO막 a를 HC1:HNO₃:H2O=1:0.08:1의 에칭액에 의해 351℃에서 전면 에칭하여 확산저지막(207)상의 ITO막 a를 제거한다. 이 전면 에칭을 행하면 질화실리콘으로 이루어지는 확산저지막(207)면이 약 2 분의 에칭으로 절연막을 회복하고, 절연막(205)의 각 콘택트구멍 부분의 금속확산층(205a)이 서로 분리된다. 또한, 이 경우에 확산저지막(10)상의 ITO막 a만이 아니고 절연막(205)상에 퇴적된 ITO막 a도 에칭되지만, 절연막(205)의 금속확산층(205a)은 거의 에칭되지 않게 남기 때문에, 확산저지막(207)면이 절연막을 회복했을 시점이라도 절연막(205)의 금속확산층 형성부분은 저항치가 수 KΩ의도전성을 가지고 있다. 또, 상기 전면에칭을 행하면, 콘택트구멍(206)의 저면, 다시 말하면 박막트랜지스타 T10의 소오스, 드레인전극 S,D상에 퇴적된 ITO막 a도 에칭제거되지만, 상기 소오스, 드레인전극 S,D는 에칭되는 것없이 남는다.
이와 같이하여 형성된 금속확산층(205a)은 그 하단면에 있어서 박막트랜지스타 T10의 소오스, 드레인전극 S,D에도통접촉하고 있으며, 따라서 이 금속확산층(205A)은 박막트랜지스타 T10의 소오스 드레인전극 S,D와 상기 절연막(205)상에 형성되는 배선(209)을 접속하는 콘택트층으로 된다.
다음에,도전성금속(예를 들면, 알루미늄)을도금법 또는 스퍼터링법에 의해 퇴적시키고, 확산저지막(207) 및 절연막(205)상에 배선(209)으로되는 금속막을 제21C도에도시한 바와 같이 형성함과 동시에, 콘택트구멍(206)내에도 상기 금속을 퇴적시키고, 콘택트구멍(206)의 내부바닥부분에 콘택트구멍(209A)을 형성한다. 이 금속의 퇴적두께는 확산저지막(207)의 두께에 대하여 약 2배로 고르면 바람직하고, 확산저지막(207)의 두께가 1000Å인 경우에, 상기 금속을 2000Å 정도의 두께로 퇴적시키면 확산저지막(207)의 표면절연막(205)의 표면과의 사이의 단차 부분에서도 충분한 두께로 금속을 퇴적시키어 확산저지막(207)상에서 절여막(205)상에 걸쳐서 연속하는 단선이 없는 금속막을 형성할 수 있다. 또, 이 두께로 금속을 퇴적히키면, 콘택트구멍(206)의 퇴적형성되는 금속학산층(209a)은 박막트랜지스타 T10의 소오스, 드레인전극 S,D와 콘택트구멍(206)의 내주면의 금속확산층(205a)에 충분한 접촉면적을 갖고 접촉하여, 하단면 만으로 상기 소오스, 드레인전극 S,D에도통접촉하고 있는 금속확산층(205A)을 더욱 확실히 소오스, 드레인전극 S,D로도통접속한다.
이후는, 확산저지막(207) 및 절연막(205) 상에 퇴적시킨 금속막을 패터닝하여, 제20도에도시한 바와 같이 배선(소오스배선 및 드레인배선)(209)을 형성한다. 이 금속막의 패터닝은 금속막의 두께가 약 2000Å로 얇기 때문에 용이하게 행할 수 있고, 따라서 미세한 배선(209)로 형성할 수 있다. 즉, 상기 배선접속구조는, 절연막(205)의 콘택트구멍 형성부분에 도전성금속(ITO)를 확산시키고, 상기 콘택트구멍(206)의 내주면에서 콘택트구멍 주위의 절연막 표면에 걸친 금속확산층(205a)을 형성함과 동시에, 상기 절연막(205)상에 형성하는 배선(209)을 그 일부가 상기 콘택트구멍(206)의 주위의 금속확산층(205a)에 겹쳐서 형성하는 것에 의하여 이 배선(209)과 상기 금속확산층(205a)을 도통접속하고, 또한 상기 절연막(205)상에 상기 배선(209)으로 되는 금속을 퇴적시킬 경우에, 이 금속을 상기 콘택트구멍(206)의 내부바닥 부분에도 동시에 퇴적시켜서, 이 콘택트구멍(206)의 내부바닥에 금속확산층(209a)을 형성하는 것에 의해, 이 콘택트금속층(209a)에 의하여 콘택트구멍 내주면의 금속확산층(205a)과 박막트랜지스타 T10의 소오스, 드레인전극 S,D를 확실히도통저속한 것이다.
따라서, 이 배선접속구조에 의하면, 박막트랜지스타 T10을 가리는 절연막(206)상에 형성되는 배선(209)을 상기 절연막(205)에 형성한 콘택트구멍(206)에 있어서, 박막트랜지스타 T10의 소오스, 드레인전극 S,D를 확실히도통접속한 것이다.
따라서, 이 배선접속구조에 의하면, 박막트랜지스타 T10을 가리는 절연막(206)상에 형성되는 배선(209)을 상기 절연막(205)에 형성한 콘택트구멍(206)에 있어서, 박막트랜지스타 T10의 소오스, 드레인전극 S,D로 접속하는 것이면서, 절연막(205)상의 배선(209)을 상기 절연막(205)에 형성한 콘택트구멍(206)에 있어서, 박막트랜지스타 T10의 소오스, 드레인전극 S,D로 접속하는 것이면서, 절연막(205)상의 배선(209) 및 콘택트구멍(206) 내의 콘택트금속층(209a)로되는 금속을 두껍게 퇴적시키지 않아도, 상기 배선(209)을 절연막(205)의 콘택트구멍 형성부분에 확산형성한도전성금속(205a)을 통하여 박막트랜지스타 T10의 소오스, 드레인전극 S,D로 확실히도통 접속할 수 있다.
그리고, 상기 배선접속구조에 의하면, 상기 배선(209) 및 콘택트금속층(209a)으로 되는 금속의 퇴적두께를 얇게 할수 있기 때문에 이 금속의 퇴적시간을 단축할 수 잇고, 또, 배선(209)으로 되는 퇴적금속막의 패터닝도 용이하게 행할 수 있고, 게다가 상기 배선(209)의 미세화도 가능하다.
또한, 상기 실시예에서는 역엇갈린형 박막트랜지스타의 소오스, 드레인전극으로 접속되는 배선의 접속구조에 대하여 설명했지만, 본 발명은, 다른 구조의 박막트랜지스타와 실리콘 결정기판을 사용하는 보통의 트랜지스타의 배선저속구조에도 적용할 수 있는 것은 물론이다.
제22도-제24도는 본 발명의 제8-제10실시예를 나타낸 것으로, 제22도는 엇갈린형 박막트랜지스타 T11의 게이트전극 G 및 드레인전극 D로 접속되는 배선(228)의 접속구조를 나타내고, 제23도는 동일평면형 바막트랜지스타 T12의 게이트전극 G 및 드레인전극 D로 접속되는 배선(228)의 접속구조를 나타내며, 제24도는 역동일평면형 박막트랜지스타 T13의 소오스전극 S 및 드레인전극 D로 접속되는 배선(228)의 접속구조를 나타내고 있다.
또한, 제22도-제24도의 각 실시예의 기본적인 구성을 상술한 제7 실시예와 같기 때문에, 그 설명은 생략한다.
다음에 본 발명의 배선구조가 다른 실시예에 대하여 설명한다.
제25도는 본 고안의 제11실시예를 나타내는 단면도이다.
동도면에 있어서, 글라스등에서 생긴 절연성의 기판(251)상에는, 크롬(Cr)등에서 이루어지는 게이트전극(253), 질화실리콘등에서 이루어지는 게이트절연층(252), 아몰퍼스실리콘(amorphous silicon)으로 이루어지는 a-Si반도체(254), n형의 고농도로 불순물로 처리된 오믹콘택트(ohmiccontact)용의 n＋-a-Si층(225) 및, 크롬등으로 이루어지는 소오스, 드레인전극(256)에 의하여 구성된 박막트랜지스타 T14가 형성되어 있다.
또, 상기 박막트랜지스타 T14상에는 SOG에서 생긴 두께 1㎛ 정도의 두꺼운 절연층(257)에 의하여 가려져서, 상기 소오스 드레인전극(256)상에는 콘택트구멍(258
)이 개구되어 있다.
또한, 절연층(257)상에는 후술하는 도전층(2510)을 형성해야할 영역을 제외하고 질화실리콘으로 이루어지는 두께 1000Å 정도의 확산저지층(259)이 형성되어 있다.
그리고, 이 확산저지층(259)의 형성된 영역을 제외하는 절연층(257) 상의 표면영역과, 콘택트구멍(258)내의 표면영역에는 주석, 인듐 및 산소로 이루어지는 혼합물의 확산에 의해 두께 500Å정도의도전층(2510)이 형성되어 있다. 즉, 이도전층(2510)은, 소오스 드레인전극(256)과 다른 박막트랜지스타의 소오스, 드레인전극을 콘택트구멍(258) 및 절연층(257)상을 통하여 서로 접속하는 배선층으로 된다.
다음에, 상기 구성으로 이루어지는 배선구조의 제조방법을 설명한다.
우선, 제26a도에 도시한 바와 같이 글라스등에서 생긴 절연성의 기판(25)상에 게이트전극(252), 게이트절연층(253), a-Si반도체층(254), n＋-a-Si층(255) 및 소오스, 드레인전극(256)으로 이루어지는 박막트랜지스타 T14를 형성한다.
그후에, 전면에 SOG를 두께 1㎛ 정도로도포하고, 이것을 소성하는 것에 의해, 절연층(257)을 형성한다.
계속해서, 절연층(257)상의 전면에 플라즈마 CVD법등에 의해 두께 1000Å 정도의 질화실리콘막을 퇴적시킨후에, 상술한도전층(2510)의 형성 영역에 상당하는 부분을, 예를 들면 사불화탄소(CF₄)가스를 에칭가스로 이용한 플라즈마에칭등으로 제거하는 것에 의해, 제26B도에도시한 바와 같이 확산저지층(259)을 형성한다.
또, 같은 에칭공정을 이용하여 소오스, 드레인전극(256)상의 절연층을 제거하는 것에 의해, 제26c도에 도시한 바와 같이 콘택트구멍(258)을 개구한다.
그후에, 제26d도에 도시하듯이 예를 들면 300℃ 정도에서 스퍼터링법에 의해 ITO층(2511)을 전aus퇴적시켜 간다. 이 경우에 ITO층(2511)의 퇴적과 동시에 SOG로 이루어지는 절연층(257)의 표면영역에는, ITO의 성분인 주석, 인듐, 산소의 혼합물이 확tks 가고, 그 확산영역에도전층(2510)이 형성된다. 단, 확산저지층(259)중에 확산이 정해지지 않고, 그 아래쪽의 절연층 중에서의 확산을 저지된다. 혹시도전층(2510)의 깊이가 충분하지 않으면 또한 300℃ 정도에서 열처리를 가해도 바람직하다. 이와 같이 하여, 절연층(257)상의 확산저지층(259)을 제외하는 표면영역과 콘택트구멍(258)내의 표면영역의 rlv 500Å 정도인도전층(2510)을 형성한다.
마지막으로, 예를 들면 HC1:HNO₃:H2O=1:0.08:1인 에칭용액을 이용하여 35℃에서 웨트에칭을 행하는 것에 의해 전면의 TIO층(2511)을 제거한다. 이것에 따라, 확산저지층(259)상에는 약 2분정도에서 절연성을 회복하지만,도전층(2511)은 수 KΩ의 저항을 가질수 있다.
이상의 공정에 의해, 제25도에 도시한 배선구조를 얻을 수 있다.
본 실시예에 의하면, 절연층의 표면영역 및 콘택트구멍 측면의 표면영역에서의 주석, 인듐, 산소 혼합물의 확산에 의하여 간단하게 배선층(도전층(12))을 형성할 수 있고, 또한 확실한 상호접속을 행할 수 있도록 되는 것이므로, 종래와 같은 두꺼운 금속층을 배선층으로서 형성할 필요가 전혀 없게 된다.
따라서, 지금까지 두꺼운 배선층의 퇴적에 필요하던 시간이 불필요하게 되므로 제조시간의 단축이 가능하게 되고, 또한 두꺼운 배선층을 정도가 좋게 에칭하는 기술도 불필요하기 때문에, 미세화가 용이하게 된다.
다음에, 제27도는 본 고안의 제12실시예를 나타내는 단면도이다.
동도면에 있어서는, 제25도에도시한 확산저지층(259)의 형성되어 있던 영역으로, 절여층(257)의 내부까지 요부(凹部)(2711)가 형성되어 있고, 또 이 요부(2711)를 제외하는 절연층(277)표면의도전층(279)상 및 소오스, 드레인영역(276)상에는 ITO층(2710)이 형성되어 있다. 즉,도전층(279) 및 그위의 ITO층(2710)이, 소오스, 드레인전극(276)상에서 다른 박막트랜지스타의 전극위까지 콘택트구멍(278) 측면의 표면영역과 절연층(277)의 표면영역으로 형성되는 것에 의해, 배선이 되어 있다.
이와 같은 구성의 배선구조를 얻기 위해서는, 우선 콘택트구멍(278)을 형성한다. 계속해서 전면에 ITO층(2710)을 형성하여 그것에 따른 절연층(277)의 모든 표면영역과 콘택트구멍(278)내의 표면영역으로 확산에 의한 도전층(279)을 형성한다. 여기서, 콘택트구멍(278)이 형성방법과 ITO층(2710) 및 도전층(278)의 형성방법과 ITO층(2710) 및도전층(278)의 형성 방법은 상술한 방법과 같다. 그후에, 배선부분과 콘택트구멍(278)내를 제외하고, ITO층(2710)을 에칭으로 제거한다. 이 경우의 에칭은 예를 들면 HC1:HNO₃:H2O=1:0.08:1인 에칭용액을 이용하여 35℃에서 행한다. 계속하여, 그대로의 상태에서 예를 들면, 사불화탄소가스등을 에칭가스로서 이용하며 RIE(reactive ion etching) 모드에서 플라즈마에칭을 행하는 것에 의해, TIO층(2710)이 제거된 부분에 존재하는 절연층(277)의 표면부분을도전층(279)과 함께 제거하고 요구(2711)를 형성한다. 이상의 공정에 의해, 제27도에도시한 바와 같이 배선구조를 얻을 수 있다.
따라서, 상기 제11실시예와 같이, 절연층(277)의 표면영역 및 콘택트구멍(278) 내부의 표면영역에서의 확산에 의하여 간단히 배선층(도전층(279))을 형성하여, 확실한 상호접속을 행할 수 있도록 되기 때문에 종래와 같은 두꺼운 금속층을 배선층으로서 형성할 필요가 없게 된다.
또한, 본 실시예에 의하면, ITO층(2710) 및 그 아래의도전층(279)에 에칭에 의해 제거하여 요부(2711)를 형성하도록 한것이기 때문에, 상기 제11실시예와 같은 확산저지층(259)을 형성할 필요가 없게되며 제조공정이 간단하게 된다.
또한, 절연층(277)으로서는, 상술한 SOG 이외라도 금속류의 확산에 의해 표면영역을도전성으로 변하는 것의 생기는 절연물질이 있으면, 이것을 사용할 수 있다.
또, 절연층(277)의 표면영역으로 확산시키는 금속류도 상술한 주석, 인듐, 산소 혼합물에 한정되는 것은 아니다.
또, 확산저지층(11)도 금속류의 확산을 저지하는 이 가능한 물질이 있다면, 상술한 질확실리콘 이외의 것이라도 바람직하다.

Claims (38)

  1. 투명기판 : 기판상에 배치되어서 행과 열방향으로 뻗은 상호 절연된 복수의 전극라인 ; 복수의 박막 트랜지스타들은 상기 복수의 전극라인에서 소정의 두 전극라인간의 교차점 부근에 있는 기판의 일부에 각각 배치되고, 상기 소정의 두 전극라인의 하나에 연결되는 게이트 전극과, 상기 소정의 두 전극라인의 다른 하나에 연결되는 드레인 및 소오스전극을 구비한 상기 복수의 박막트랜지스타들의 각각의 박막트랜지스타 ; 상기 복수의 박막트랜지스타들을 덮고 기판상에 있는 투명확산성의 절연막 ; 및 상기 투명확산성의 절연막 일부를 포함하고, 상기 투명확산성 절연막의 상기 일부에는 금속이 확산되어 있고, 상기 복수의 박막트랜지스타에 각각 대응하는 소정의 영역에 위치되고, 복수의 박막트랜지스타의 상기 드레인 및 소오스전극의 어느 하나에 전기적으로 연결되는 투명도전성의 금속확산층으로 구성되는 것을 특징으로 하는 박막트랜지스타판넬.
  2. 제1 항에 있어서, 상기 금속확산층은 화소전극인 것을 특징으로 하는 박막트랜지스타 판넬.
  3. 제1 항에 있어서, 상기 절연막은 SOG로 이루어진 것을 특징으로 하는 박막트랜지스타 판넬.
  4. 제1 항에 있어서, 상기 금속확산층은 상기 투명확산성 절연막의 표면 영역에 있는 것을 특징으로 하는 박막트랜지스타 판넬.
  5. 제1 항에 있어서, 상기 금속확산층은 근본적으로 투명확산성 절연막의 전체두께를 점하는 것을 특징으로 하는 박막트랜지스타 판넬.
  6. 제1 항에 있어서, 상기 투명확산성 절연막은 상기 복수의 박막트랜지스타의 드레인 및 소오스전극의 상기 다른 하나에 각각 대응하는 위치에 복수의 콘택홀들을 가지고, 상기 드레인과, 소오스전극의 다른 하나와 상기 금속학산층은 상기 콘택홀들을 통하여 전기적으로 연결된 것을 특징으로 하는 박막트랜지스타 판넬.
  7. 제1 항에 있어서, 상기 투명확산성 절연막은 상기 복수의 박막트랜지스타의 게이트, 드레인 및 소오스전극의 적어도 어느 하나에 각각 대응하는 위치에 복수의 콘택홀들을 가지고, 적어도 게이트, 드레인과 소오스전극의 어느 하나와 상기 금속학산층은 상기 콘택홀들을 통하여 전기적으로 연결된 것을 특징으로 하는 박막트랜지스타 판넬.
  8. 제7 항에 있어서, 상기 콘택홀은 상기 박막트랜지스타들의 상기 소오스전극 상에 형성되고, 상기 금속확산층은 상기 소오스전극에 연결되는 것을 특징으로 하는 박막트랜지스타 판넬.
  9. 투명기판 ; 기판상에 배치되어서 행과 열방향으로 뻗은 상호 절연된 복수의 전극라인 ; 복수의 박막트랜지스타들은 상기 복수의 전극라인에서 소정의 두 전극라인간의 교차점 부근에 있는 기판의 일부에 각각 배치되고, 상기 소정의 두 전극라인의 하나에 연결되는 게이트전극과, 상기 소정의 두 전극라인의 다른 하나에 연결되는 드레인 및 소오스전극을 구비한 상기 복수의 박막트랜지스타들의 각각의 박막트랜지스타 ; 상기 기판상에 있는 투명확산성의 절연막 ; 및 상기 복수의 박막트랜지스타에 각각 대응하여 위치되어 있는 상기 투명확산성의 절연막 일부를 포함하고, 상기 일부에는 금속이 확산되어 있고, 복수의 박막트랜지스타의 상기 드레인 및 소오스전극의 어느 하나의 전기적으로 연결되는 투명도전성의 금속확산층으로 구성되는 것을 특징으로 하는 박막트랜지스타 판넬.
  10. 제9 항에 있어서, 상기 금속확산층은 화소전극 것을 특징으로 하는 박막트랜지스타 판넬.
  11. 제9 항에 있어서, 상기 절연막은 SOG를 이루어진 것을 특징으로 하는 박막트랜지스타 판넬.
  12. 제9 항에 있어서, 상기 복수의 박막트랜지스타들은 기판상에 있고, 상기 투명확산성 절연막은 기판상에 형성되어 있는 게이트, 드레인 및 소오스전극의 어느 하나가 위치된 영역이외의 곳에 있는 기판 일부에 있는 것을 특징으로 하는 박막트랜지스타 판넬.
  13. 제9 항에 있어서, 상기 투명확산성 절연막은 근본적으로 상기 기판의 전영역 위에 있고, 상기 복수의 박막트랜지스타들은 투명확산성 절연막 상에 있는 것을 특징으로 하는 박막트랜지스타 판넬.
  14. 투명기판 ; 기판상에 배치되어서 행과 열방향으로 뻗은 상호 절연된 복수의 전극라인 ; 복수의 박막트랜지스타들은 상기 복수의 전극라인에서 소정의 두 전극라인간의 교차점 부근에 있는 기판의 일부에 각각 배치되고, 상기 소정의 두 전극라인의 하나에 연결되는 게이트전극과, 상기 소정의 두 전극라인의 다른 하나에 연결되는 드레인 및 소오스전극을 구비한 상기 복수의 박막트랜지스타들의 각각의 박막트랜지스타 ; 상기 복수의 투명확산성의 절연막 일부를 포함하고, 상기 투명확산성 절연막의 상기 일부에는 금속이 확산되어 있고, 상기 복수의 박막트랜지스타들에 각각 대응하는 소정의 영역에 위치되고, 복수의 박막트랜지스타의 상기 드레인 및 소오스전극의 어느 하나에 전기적으로연결되는 투명도전서의 금속확산층 ; 기판 사이에 소정의 간격을 갖고 상기 기판에 대향하는 대향기판 ; 금속확산층에 마주하여 배치되고, 상기 기판에 대향하는 상기 대향기판의 표면상에 형성된 적어도 하나의 대향전극 ; 및 상기 기판과 상기 대향기판 사이에 봉입되고, 적어도 하나의 대향전극과 금속확산층 사이에 발생되는 전계에 따라 변화하는 광특성을 구비한 액정으로 구성되는 것을 특징으로 하는 박막트랜지스타 판넬을 구비한 액티브매트릭스 액정표시장치.
  15. 제14항에 있어서, 상기 금속확산층은 화소전극인 것을 특징으로 하는 박막트랜지스타 판넬을 구비한 액티브매트릭스 액정표시장치.
  16. 제14항에 있어서, 상기 기판, 상기 절연막 및 상기 금속확산층은 투명한 것을 특징으로 하는 박막트랜지스타 판넬을 구비한 액티브매트릭스 액정표시장치.
  17. 기판상에 게이트전극을 형성하는 공정과, 상기 게이트전극을 포함하는 기판전면에 게이트절연막을 형성하는 공정과, 상기 게이트절연막상에 상기 게이트전극과 대향하는 위치에 반도체를 형성하는 공정과, 상기 반도체 상에 채널부를 제외하여 소오스전극 및 드레인전극 형성하는 공정과,상기 기판전체를 가리는 확산가능한 절연막을 형성하는 공정과, 상기 절연막에 상기 소오스전극과 대응하는 모양으로 콘택트구멍을 형성하는 공정과 ; 상기 절연막의 표면 및 상기 콘택트구멍의 내면 전체에 금속을 확산시켜서 금속확산층을 형성하는 공정으로 구성되는 것을 특징으로 하는 박막트랜지스타 판넬의 제조방법.
  18. 제17항에 있어서, 상기 금속확산층을 형성하는 공정은, 금속을 열확산하여 형성하는 것을 특징으로 하는 박막트랜지스타 판넬의 제조방법.
  19. 기판상에 게이트전극을 형성하는 공정과, 상기 게이트전극을 포함하는 기판전면에 게이트절연막을 형성하는 공정과, 상기 게이트절연막 상에 상기 게이트전극과 대향하는 위치에 반도체를 형성하는 공정과, 상기 반도체 상에 채널부를 제외하고 소오스전극 및 드레인전극을 형성하는 공정과, 상기 기판전체를 가리는 확산가능한 절연막을 형성하는 공정과, 상기 절연막 상에도전성금속을 형성하는 공정과, 상기도전성금속을 상기 절연막 중에 확산시키는 공정과, 상기도전성금속을 제거하는 공정으로 구성되는 것을 특징으로 박막트랜지스타 판넬의 제조방법.
  20. 제9항에 있어서, 상기 확산시키는 공정은, 상기도전성금속을 300℃ 전후에서 1-2시간 가열하는 것을 특징으로 하는 박막트랜지스타 판넬의 제조방법.
  21. 기판상에 게이트전극을 형성하는 공정과, 상기 기판상에 상기 게이트전극의 표면에 노출하도록 확산 가능한 절연막을 형성하는 공정과, 상기 게이트전극 상에 게이트절연막을 형성하는 공정과, 상기 게이트절연막 상에 반도체를 형성하는 공정과, 상기 반도체 상에 그 채널부분을 제외하고 소오스전극 및 드레인전극을 형성하는 공정과, 상기 확산가능한 절연막의 소정 부분을 금속확산하는 공정으로 구성되는 특징으로 박막트랜지스타 판넬의 제조방법.
  22. 제21항에 있어서, 상기 금속확산하는 공정은 300℃ 전후의 온도에서 2-3시간 가열하는 것을 특징으로 하는 박막트랜지스타 판넬의 제조방법.
  23. 기판상에 확산 가능한 절연막을 형성하는 공정과, 상기 확산가능한 절연막 상에 게이트전극을 형성하는 공정과, 상기 게이트절연막 상에 게이트절연막을 형성하는 공정과, 상기 게이트절연막상에 상기 게이트전극과 대향하도록 반도체를 형성하는 공정과, 상기 반도체를 상에 그 채널부분을 제외하는 부분에 소오스전극 및 드레인전극을 형성하는 공정과, 상기 확산가능한 절연막의 소정 부분을 금속확산하는 공정으로 구성되는 특징으로 박막트랜지스타 판넬의 제조방법.
  24. 제23항에 있어서, 상기 확산하는 공정은 300℃ 전후의 온도에서 2-3시간 가열하는 것을 특징으로 하는 박막트랜지스타 판넬의 제조방법.
  25. 기판상에 확산가능한 절연막을 형성하는 공정과, 상기 확산가능한 절연막 상에 제1 에 절연막을 통하여 게이트전극을 형성하는 공정과, 상기 게이트전극 상에 게이트절연막을 형성하는 공정과, 상기 게이트절연막 상에 소오스전극 및 드레인전극을 형성하는 공정과, 상기 소오스전국의 일부를 상기 확산가능한 절연막에 확산하는 공정과, 상기 소오스전극 및 드레인전극 상에 상기 게이트전극과 대향하도록 반도체를 형성하는 공정으로 구성되는 것을 특징으로 박막트랜지스타 판넬의 제조방법.
  26. 제25항에 있어서, 상기 확산하는 공정은 300℃ 전후의 온도에서 2-3시간 가열하는 것을 특징으로 하는 박막트랜지스타 판넬의 제조방법.
  27. 기판상에 확산가능한 제1 절연막을 형성하는 공정과, 상기 제1 절연막 상에 형성되는 제2 절연막과, 상기 제2 절연막 상에 반도체를 형성하는 공정과, 상기 반도체를 가려서 상기 기판전면에 금속을 형성하는 공정과, 상기 금속을 상기 제1 절연막의 소정 영역에 확산하는 공정과, 상기 금속을 패터닝하여 소오스전극 및 드레인전극을 형성하는 공정과, 상기 반도체의 채널부와 대향하는 위치에 상기 소오스전극 및 드레인전극을 가리는 제3 절연막을 통하여 게이트전극을 형성하는 공정으로 구성되는 것을 특징으로 하는 박막트랜지스타 판넬의 제조방법.
  28. 제27항에 있어서, 상기 확산하는 공정은 열확산하는 것을 특징으로 하는 박막트랜지스타 판넬의 제조방법.
  29. 기판상에 확산가능한 제1 절연막을 형성하는 공정과, 상기 제1 절연막 상에 제2 절연막을 형성하는 공정과, 상기 제2 절연막을 가려서 상기 기판전면에 금속을 형성하는 공정과, 상기 금속을 상기 제1 절연막의 소정 영역으로 확산하는 공정과, 상기 금속을 패터닝하여 소오스전극 및 드레인전극을 형성하는 공정과, 상기 소오스전극 및 드레인전극상에 반도체를 형성하는 공정과, 상기 반도체 상에 제2 절연막을 통하여 게이트전극을 형성하는 공정으로 구성되는 것을 특징으로 하는 박막트랜지스타 판넬의 제조방법.
  30. 제29항에 있어서, 상기 확산하는 공정은 열확산하는 것을 특징으로 하는 박막트랜지스타 판넬의 제조방법.
  31. 기판상에 박막트랜지스타를 형성하는 공정과, 상기 기판상에 확산가능한 절연막을 형성하는 공정과, 이 절연막의 일부에 상기 박막트랜지스타의 소오스전극 및 드레인전극에 대응시켜서 콘택트구멍을 형성하는 공정과, 상기 절연막의 소정영역을 확산하는 공정과, 상기 확산된 영역을 배선과 접속하는 공정으로 구성되는 특징으로 하는 박막트랜지스타 판넬의 제조방법.
  32. 제31항에 있어서, 상기 확산공정은, 상기 콘택트구멍 주위의 표면에서 콘택트구멍의 내주면 전체에 걸쳐서 되는 것을 특징으로 하는 박막트랜지스타 판넬의 제조방법.
  33. 제7 항에 있어서, 각각의 금속확산층은 상기 절연막의 표면 영역과 콘택홀의 내표면에 형성되는 것을 특징으로 하는 박막트랜지스타 판넬의 제조방법.
  34. 제7 항에 있어서, 상기 콘택홀은 바닥이 있는 구멍인 것을 특징으로 하는 박막트랜지스타 판넬.
  35. 제7 항에 있어서, 상기 콘택홀은 관통구멍인 것을 특징으로 하는 박막트랜지스타 판넬.
  36. 제7 항에 있어서, 투명확산성 절연막에 일부에 있는 확산저지막은 상기 금속의 확산을 저지하기 위하여 금속확산층의 상기 소정영역 이외의 부분에 있는 투명확산성 절연막의 일부에 있는 확산저지막 ; 상기 콘택홀과 오버랩하고 소정영역안에 배치된 확산저지막과 금속확산층 상의 배선 ; 및 복수의 박막트랜지스타의 전극들을 배선하여 연결하기 위한 콘택홀 내에 위치한 연결수단을 더 구비한 것을 특징으로 하는 박막트랜지스타 판넬.
  37. 제36항에 있어서, 상기 연결수단은 상기 배선과 동일한 금속을 포함하는 것을 특징으로 하는 박막트랜지스타 판넬.
  38. 제36항에 있어서, 상기 콘택홀은 상기 박막트랜지스타 게이드, 소오스 및 드레인전극 가운데에서 두 개의 전극의 일치되도록 형성되는 것을 특징으로 하는 박막트랜지스타 판넬.
KR1019890015469A 1988-10-26 1989-10-26 박막트랜지스타 판넬 및 제조방법 KR940004764B1 (ko)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP63-138620 1988-10-26
JP13862088U JPH0645936Y2 (ja) 1988-10-26 1988-10-26 透明電極基板
JP63-290123 1988-11-18
JP29012388A JPH07111523B2 (ja) 1988-11-18 1988-11-18 Ｔｆｔパネル
JP63298349A JPH088300B2 (ja) 1988-11-28 1988-11-28 トランジスタの配線接続構造
JP63-298349 1988-11-28
JP63-168461 1988-12-28
JP16846088U JPH071623Y2 (ja) 1988-12-28 1988-12-28 Ｔｆｔパネル
JP63-168460 1988-12-28
JP16846188U JPH0645937Y2 (ja) 1988-12-28 1988-12-28 Ｔｆｔパネル
JP4901589U JPH02140853U (ko) 1989-04-26 1989-04-26
JP1-49015 1989-04-26

Publications (2)

Publication Number Publication Date
KR900016790A KR900016790A (ko) 1990-11-14
KR940004764B1 true KR940004764B1 (ko) 1994-05-28

Family

ID=27550346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890015469A KR940004764B1 (ko) 1988-10-26 1989-10-26 박막트랜지스타 판넬 및 제조방법

Country Status (5)

Country Link
US (1) US5084905A (ko)
EP (1) EP0366116B1 (ko)
KR (1) KR940004764B1 (ko)
CA (1) CA1313563C (ko)
DE (1) DE68923054T2 (ko)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02228629A (ja) * 1989-02-28 1990-09-11 Sharp Corp 液晶表示装置
JPH0431826A (ja) * 1990-05-29 1992-02-04 Alps Electric Co Ltd 液晶表示素子
JPH0490514A (ja) * 1990-08-02 1992-03-24 Semiconductor Energy Lab Co Ltd 半導体装置
US6893906B2 (en) * 1990-11-26 2005-05-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
DE69131570T2 (de) * 1990-11-16 2000-02-17 Seiko Epson Corp Verfahren zur Herstellung einer Dünnfilm-Halbleiteranordnung
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US8106867B2 (en) 1990-11-26 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
US7154147B1 (en) 1990-11-26 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
KR950001360B1 (ko) * 1990-11-26 1995-02-17 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기 광학장치와 그 구동방법
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US5499124A (en) * 1990-12-31 1996-03-12 Vu; Duy-Phach Polysilicon transistors formed on an insulation layer which is adjacent to a liquid crystal material
US6143582A (en) * 1990-12-31 2000-11-07 Kopin Corporation High density electronic circuit modules
US6593978B2 (en) 1990-12-31 2003-07-15 Kopin Corporation Method for manufacturing active matrix liquid crystal displays
US6627953B1 (en) 1990-12-31 2003-09-30 Kopin Corporation High density electronic circuit modules
US5521107A (en) * 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
EP0499979A3 (en) * 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US5150238A (en) * 1991-03-04 1992-09-22 Nview Corporation Active matrix lcd projection system with anti-reflective characteristics
JP2794499B2 (ja) 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5414442A (en) * 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US6975296B1 (en) 1991-06-14 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US6778231B1 (en) 1991-06-14 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical display device
JP2845303B2 (ja) 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
JP2651972B2 (ja) * 1992-03-04 1997-09-10 株式会社半導体エネルギー研究所 液晶電気光学装置
JP2814161B2 (ja) 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
US6693681B1 (en) 1992-04-28 2004-02-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US5728592A (en) * 1992-10-09 1998-03-17 Fujitsu Ltd. Method for fabricating a thin film transistor matrix device
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH07302912A (ja) 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
JPH0887034A (ja) * 1994-09-16 1996-04-02 Toshiba Corp 液晶表示装置およびその製造方法
JP3059915B2 (ja) * 1994-09-29 2000-07-04 三洋電機株式会社 表示装置および表示装置の製造方法
US5747928A (en) * 1994-10-07 1998-05-05 Iowa State University Research Foundation, Inc. Flexible panel display having thin film transistors driving polymer light-emitting diodes
US5742075A (en) * 1994-10-07 1998-04-21 Iowa State University Research Foundation, Inc. Amorphous silicon on insulator VLSI circuit structures
JP3240858B2 (ja) * 1994-10-19 2001-12-25 ソニー株式会社 カラー表示装置
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
KR960038466A (ko) * 1995-04-13 1996-11-21 김광호 오프전류를 감소시킨 액정표시장치 및 그의 제조방법
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
JP3299869B2 (ja) * 1995-09-27 2002-07-08 シャープ株式会社 液晶表示装置とその製造方法
US5917563A (en) * 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
TW439003B (en) * 1995-11-17 2001-06-07 Semiconductor Energy Lab Display device
US6800875B1 (en) 1995-11-17 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-luminescent display device with an organic leveling layer
JPH09146108A (ja) * 1995-11-17 1997-06-06 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
KR100198556B1 (ko) * 1995-11-22 1999-07-01 구자홍 박막트랜지스터의 구조 및 제조방법
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
TW309633B (ko) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
US6225218B1 (en) 1995-12-20 2001-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US6157428A (en) * 1997-05-07 2000-12-05 Sanyo Electric Co., Ltd. Liquid crystal display
JP3402909B2 (ja) * 1996-03-12 2003-05-06 アルプス電気株式会社 薄膜トランジスタ装置及び液晶表示装置
JPH1010583A (ja) * 1996-04-22 1998-01-16 Sharp Corp アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板
US6746959B2 (en) 1996-07-26 2004-06-08 Lg Philips Lcd Co., Ltd. Liquid crystal display and method
US6025605A (en) * 1996-07-26 2000-02-15 Lg Electronics Inc. Aligned semiconductor structure
US6762803B1 (en) * 1996-08-29 2004-07-13 Seiko Epson Corporation Liquid crystal display device and method of manufacturing the same
JP3725266B2 (ja) 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
KR100232679B1 (ko) * 1996-11-27 1999-12-01 구본준 액정표시장치의 제조방법 및 그 구조
JP3420675B2 (ja) * 1996-12-26 2003-06-30 シャープ株式会社 液晶表示装置およびその製造方法
JP3856901B2 (ja) 1997-04-15 2006-12-13 株式会社半導体エネルギー研究所 表示装置
JP3022443B2 (ja) * 1997-11-05 2000-03-21 日本電気株式会社 半導体デバイスおよびその製造方法
JP3723336B2 (ja) 1997-11-18 2005-12-07 三洋電機株式会社 液晶表示装置
JP4307582B2 (ja) 1997-11-18 2009-08-05 三洋電機株式会社 液晶表示装置
JP4049422B2 (ja) 1997-11-18 2008-02-20 三洋電機株式会社 液晶表示装置の製造方法
CA2354018A1 (en) * 1998-12-14 2000-06-22 Alan Richard Portable microdisplay system
US6252275B1 (en) 1999-01-07 2001-06-26 International Business Machines Corporation Silicon-on-insulator non-volatile random access memory device
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6281954B1 (en) * 1999-11-18 2001-08-28 Lg. Philips Lcd Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR100629174B1 (ko) * 1999-12-31 2006-09-28 엘지.필립스 엘시디 주식회사 박막트랜지스터 기판 및 그의 제조방법
US6853411B2 (en) * 2001-02-20 2005-02-08 Eastman Kodak Company Light-producing high aperture ratio display having aligned tiles
KR100796749B1 (ko) * 2001-05-16 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR100491821B1 (ko) * 2002-05-23 2005-05-27 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
GB0326049D0 (en) * 2003-11-07 2003-12-10 Qinetiq Ltd Fluid analysis apparatus
CN1906650B (zh) * 2003-11-14 2012-05-09 株式会社半导体能源研究所 显示装置及其制造方法
KR101146208B1 (ko) 2003-11-14 2012-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제조 방법
US7575965B2 (en) * 2003-12-02 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Method for forming large area display wiring by droplet discharge, and method for manufacturing electronic device and semiconductor device
KR101012792B1 (ko) * 2003-12-08 2011-02-08 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
TW200816486A (en) * 2006-09-22 2008-04-01 Wintek Corp Thin-film transistor array and method for manufacturing the same
KR20120089505A (ko) * 2010-12-10 2012-08-13 삼성전자주식회사 표시 장치 및 그 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765747A (en) * 1971-08-02 1973-10-16 Texas Instruments Inc Liquid crystal display using a moat, integral driver circuit and electrodes formed within a semiconductor substrate
US3840695A (en) * 1972-10-10 1974-10-08 Westinghouse Electric Corp Liquid crystal image display panel with integrated addressing circuitry
US3862360A (en) * 1973-04-18 1975-01-21 Hughes Aircraft Co Liquid crystal display system with integrated signal storage circuitry
JPS5853859A (ja) * 1981-09-26 1983-03-30 Matsushita Electric Ind Co Ltd 集積型薄膜素子の製造方法
US4683442A (en) * 1984-10-18 1987-07-28 Motorola, Inc. Operational amplifier circuit utilizing resistors trimmed by metal migration
US4748490A (en) * 1985-08-01 1988-05-31 Texas Instruments Incorporated Deep polysilicon emitter antifuse memory cell
US4899205A (en) * 1986-05-09 1990-02-06 Actel Corporation Electrically-programmable low-impedance anti-fuse element
JPH0691252B2 (ja) * 1986-11-27 1994-11-14 日本電気株式会社 薄膜トランジスタアレイ

Also Published As

Publication number Publication date
DE68923054D1 (de) 1995-07-20
EP0366116B1 (en) 1995-06-14
EP0366116A2 (en) 1990-05-02
KR900016790A (ko) 1990-11-14
DE68923054T2 (de) 1995-10-19
CA1313563C (en) 1993-02-09
US5084905A (en) 1992-01-28
EP0366116A3 (en) 1992-04-08

Similar Documents

Publication Publication Date Title
KR940004764B1 (ko) 박막트랜지스타 판넬 및 제조방법
TW482938B (en) Display device and manufacturing method thereof
KR100232677B1 (ko) 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조
JP2001125134A (ja) アクティブマトリクス基板及びその製造方法
JPH1041519A (ja) 液晶表示装置の製造方法及びその製造方法による液晶表示装置
JP2001343670A (ja) 液晶表示装置
JP2002169171A (ja) 反射型液晶表示装置及びその製造方法
KR100510976B1 (ko) Ｔｆｔ 어레이 기판, 그 제조방법 및 그를 이용한액정표시장치
US6087205A (en) Method of fabricating staggered thin film transistor with an improved ohmic contact structure
KR100386631B1 (ko) 액정표시장치 및 그의 제조방법
KR20000039794A (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR100262404B1 (ko) 초고개구율 액정 표시 소자 및 그의 제조방법
JP2001358212A (ja) 電極基板の製造方法、並びにこの製造方法により製造された電極基板、これを用いた液晶装置
JP2000098375A (ja) 液晶表示装置およびその製造方法
US7116389B2 (en) Liquid crystal display device and method of manufacturing the same
JPS6378132A (ja) 液晶表示素子
KR100205867B1 (ko) 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판
JPH07111523B2 (ja) Ｔｆｔパネル
KR20010010116A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100267994B1 (ko) 액정표시장치의제조방법
KR100397672B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JPH0645937Y2 (ja) Ｔｆｔパネル
KR19990003714A (ko) 초고개구율 액정 표시 소자 및 그의 제조방법
KR100272588B1 (ko) 액정표시장치 및 그 제조방법
JPH021947A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

AMND Amendment
G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970520

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee