JPH0645937Y2 - Ｔｆｔパネル - Google Patents
ＴｆｔパネルInfo
- Publication number
- JPH0645937Y2 JPH0645937Y2 JP16846188U JP16846188U JPH0645937Y2 JP H0645937 Y2 JPH0645937 Y2 JP H0645937Y2 JP 16846188 U JP16846188 U JP 16846188U JP 16846188 U JP16846188 U JP 16846188U JP H0645937 Y2 JPH0645937 Y2 JP H0645937Y2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pixel electrode
- sog
- insulating film
- conductive metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、透明基板上に多数の透明画素電極とこの画素
電極を選択駆動する多数の薄膜トランジスタ（TFT）と
を配列形成したTFTパネルに関するものである。
電極を選択駆動する多数の薄膜トランジスタ（TFT）と
を配列形成したTFTパネルに関するものである。
〔従来の技術〕 薄膜トランジスタによって画素電極を選択駆動するアク
ティブマトリックス型液晶表示装置に使用されるTFTパ
ネルは、ガラス等からなる透明基板の上に、多数の透明
画素電極とこの画素電極を選択駆動する多数の薄膜トラ
ンジスタ（TFT）とを配列形成したもので、各薄膜トラ
ンジスタのゲート電極およびドレイン電極は画素電極の
列間に配線されたゲートラインおよびデータラインにつ
ながっており、ソース電極は画素電極に接続されてい
る。
ティブマトリックス型液晶表示装置に使用されるTFTパ
ネルは、ガラス等からなる透明基板の上に、多数の透明
画素電極とこの画素電極を選択駆動する多数の薄膜トラ
ンジスタ（TFT）とを配列形成したもので、各薄膜トラ
ンジスタのゲート電極およびドレイン電極は画素電極の
列間に配線されたゲートラインおよびデータラインにつ
ながっており、ソース電極は画素電極に接続されてい
る。
このTFTパネルとしては、従来、画素電極をITOで形成し
たものが知られており、この画素電極は、基板上（基板
面またはその上の絶縁膜面）にスパッタリング法等によ
ってITO膜を成膜し、このITO膜をフォトエッチング法に
よりパターニングして形成されている。
たものが知られており、この画素電極は、基板上（基板
面またはその上の絶縁膜面）にスパッタリング法等によ
ってITO膜を成膜し、このITO膜をフォトエッチング法に
よりパターニングして形成されている。
〔考案が解決しようとする課題〕 しかしながら、画素電極をITOで形成している上記従来
のTFTパネルは、画素電極の寸法精度が悪く、そのため
に画素電極を微細化して高密度表示を実現することが難
しいという問題をもっていた。
のTFTパネルは、画素電極の寸法精度が悪く、そのため
に画素電極を微細化して高密度表示を実現することが難
しいという問題をもっていた。
これは、透明画素電極の材料であるITOがエッチングし
にくいものでり、またその物性も不安定であるため、IT
O膜の上に形成するレジストマスクのパターン精度は高
くても、ITO膜はレジストマスクのパターン通りにはエ
ッチングされないためである。
にくいものでり、またその物性も不安定であるため、IT
O膜の上に形成するレジストマスクのパターン精度は高
くても、ITO膜はレジストマスクのパターン通りにはエ
ッチングされないためである。
本考案は上記のような実情にかんがみてなされたもので
あって、その目的とするところは、透明画素電極の寸法
精度を高くして、画素電極の微細化による高密度表示を
実現することができるTFTパネルを提供することにあ
る。
あって、その目的とするところは、透明画素電極の寸法
精度を高くして、画素電極の微細化による高密度表示を
実現することができるTFTパネルを提供することにあ
る。
本考案は上記目的を達成するために、透明基板上にその
ほぼ全面にわたってSOG（スピンオンガラス）膜を形成
し、このSOG膜の上に前記薄膜トランジスタを形成する
とともに、前記SOG膜の所定部分を、導電性金属の拡散
により導電性をもたせた透明画素電極としたものであ
る。
ほぼ全面にわたってSOG（スピンオンガラス）膜を形成
し、このSOG膜の上に前記薄膜トランジスタを形成する
とともに、前記SOG膜の所定部分を、導電性金属の拡散
により導電性をもたせた透明画素電極としたものであ
る。
すなわち、本考案のTFTパネルは、透明基板上に形成し
たSOG膜の所定部分に導電性金属を拡散してこの部分に
導電性をもたせることにより、このSOG膜の金属拡散部
分を透明画素電極としたものであり、この画素電極は、
SOG膜の画素電極となる部分以外の部分をマスクしてお
いて導電性金属を拡散することにより高いパターン精度
に形成することができるから、透明画素電極の寸法精度
を高くして、画素電極の微細化による高密度表示を実現
することができる。
たSOG膜の所定部分に導電性金属を拡散してこの部分に
導電性をもたせることにより、このSOG膜の金属拡散部
分を透明画素電極としたものであり、この画素電極は、
SOG膜の画素電極となる部分以外の部分をマスクしてお
いて導電性金属を拡散することにより高いパターン精度
に形成することができるから、透明画素電極の寸法精度
を高くして、画素電極の微細化による高密度表示を実現
することができる。
以下、本考案の第１の実施例を第１図および第２図を参
照して説明する。
照して説明する。
第１図は本実施例のTFTパネルの一部分の断面を示して
いる。第１図において、１はガラス等からなる透明基板
であり、この基板１上には、そのほぼ全面にわたってSO
G膜２が形成されている。そして、このSOG膜２の上に
は、多数の逆スタガー型薄膜トランジスタT1が縦横に配
列形成されている。この逆スタガー型薄膜トランジスタ
T1は、前記SOG膜２上に形成したゲート電極Ｇと、この
ゲート電極Ｇの上に形成されたSiN等からなるゲート絶
縁膜３と、このゲート絶縁膜３の上に前記ゲート電極Ｇ
と対向させて形成されたｉ−ａ−Si半導体層４と、この
半導体層４の上に形成されたソース，ドレイン領域とな
るn+−ａ−Si層５と、このn+−ａ−Si層５の上にコンタ
クトメタル層６を介して形成されたソース電極Ｓおよび
ドレイン電極Ｄとからなっている。なお、前記ゲート電
極ＧはSOG膜２上に形成した図示しないゲートラインに
つながっており、ドレイン電極Ｄはゲート絶縁膜３上に
形成した図示しないデータラインにつながっている。
いる。第１図において、１はガラス等からなる透明基板
であり、この基板１上には、そのほぼ全面にわたってSO
G膜２が形成されている。そして、このSOG膜２の上に
は、多数の逆スタガー型薄膜トランジスタT1が縦横に配
列形成されている。この逆スタガー型薄膜トランジスタ
T1は、前記SOG膜２上に形成したゲート電極Ｇと、この
ゲート電極Ｇの上に形成されたSiN等からなるゲート絶
縁膜３と、このゲート絶縁膜３の上に前記ゲート電極Ｇ
と対向させて形成されたｉ−ａ−Si半導体層４と、この
半導体層４の上に形成されたソース，ドレイン領域とな
るn+−ａ−Si層５と、このn+−ａ−Si層５の上にコンタ
クトメタル層６を介して形成されたソース電極Ｓおよび
ドレイン電極Ｄとからなっている。なお、前記ゲート電
極ＧはSOG膜２上に形成した図示しないゲートラインに
つながっており、ドレイン電極Ｄはゲート絶縁膜３上に
形成した図示しないデータラインにつながっている。
また、前記薄膜トランジスタT1のゲート絶縁膜３は、前
記SOG膜６上にそのほぼ全面にわたって形成されてお
り、このゲート絶縁膜３には、各薄膜トランジスタT1に
それぞれ対応させて形成される各透明画素電極2aのパタ
ーンに合せて、SOG膜２の表面を露出させる開口3aが形
成されている。
記SOG膜６上にそのほぼ全面にわたって形成されてお
り、このゲート絶縁膜３には、各薄膜トランジスタT1に
それぞれ対応させて形成される各透明画素電極2aのパタ
ーンに合せて、SOG膜２の表面を露出させる開口3aが形
成されている。
そして、前記SOG膜２のうちゲート絶縁膜３の開口3a内
に露出している部分には、Sn,In,ITO等の導電性金属がS
OG膜表面から100Å程度の深さに拡散されており、このS
OG膜２の金属拡散部分は、金属拡散により導電性をもた
せた透明画素電極2aとされている。また、前記薄膜トラ
ンジスタT1のソース電極Ｓは、その外側端を上記透明画
素電極2aの端縁部の上に重ねて形成されて、この画素電
極2aに接続されている。
に露出している部分には、Sn,In,ITO等の導電性金属がS
OG膜表面から100Å程度の深さに拡散されており、このS
OG膜２の金属拡散部分は、金属拡散により導電性をもた
せた透明画素電極2aとされている。また、前記薄膜トラ
ンジスタT1のソース電極Ｓは、その外側端を上記透明画
素電極2aの端縁部の上に重ねて形成されて、この画素電
極2aに接続されている。
なお、図中７は上記薄膜トランジスタT1および画素電極
2aを覆うSiN等からなる透明な保護絶縁膜である。
2aを覆うSiN等からなる透明な保護絶縁膜である。
第２図は上記TFTパネルの製造工程を示したもので、こ
のTFTパネルは次のようにして製造される。
のTFTパネルは次のようにして製造される。
まず、透明基板１上にその全面にわたってシラノール樹
脂をスピンコート法等により塗布し、これを焼成して、
基板１上に第２図（ａ）に示すようにSOG膜（SiO2膜）
２を形成し、次いでこのSOG膜２の上に、Cr,Ti等の金属
膜を成膜してこれをパターニングする方法でゲート電極
Ｇとゲートラインを形成する。
脂をスピンコート法等により塗布し、これを焼成して、
基板１上に第２図（ａ）に示すようにSOG膜（SiO2膜）
２を形成し、次いでこのSOG膜２の上に、Cr,Ti等の金属
膜を成膜してこれをパターニングする方法でゲート電極
Ｇとゲートラインを形成する。
次に、第２図（ｂ）に示すように、前記SOG膜２の上に
ゲート絶縁膜（SiN膜）３、ｉ−ａ−Si半導体層４、n+
−ａ−Si層５、Cr,Ti等からなるコンタクトメタル層６
を順次プラズマCVD法およびスパッタリング法等によっ
て堆積させ、次いで上記コンタクトメタル層６とn+−ａ
−Si層５およびｉ−ａ−Si半導体層４を第２図（ｃ）に
示すようにトランジスタ素子形状にパターニングする。
ゲート絶縁膜（SiN膜）３、ｉ−ａ−Si半導体層４、n+
−ａ−Si層５、Cr,Ti等からなるコンタクトメタル層６
を順次プラズマCVD法およびスパッタリング法等によっ
て堆積させ、次いで上記コンタクトメタル層６とn+−ａ
−Si層５およびｉ−ａ−Si半導体層４を第２図（ｃ）に
示すようにトランジスタ素子形状にパターニングする。
次に、ゲート絶縁膜３の所定部分（画素電極形成部分）
を、CF4ガスを用いるドライエッチング法で画素電極2a
の形成パターンに合せてエッチングし、ゲート絶縁膜３
にSOG膜２の画素電極形成部分を露出させる開口3aを第
２図（ｄ）に示すように形成する。この開口3aは、ゲー
ト絶縁膜（SiN膜）３のエッチングが容易であるため、
高いパターン精度に形成することができる。
を、CF4ガスを用いるドライエッチング法で画素電極2a
の形成パターンに合せてエッチングし、ゲート絶縁膜３
にSOG膜２の画素電極形成部分を露出させる開口3aを第
２図（ｄ）に示すように形成する。この開口3aは、ゲー
ト絶縁膜（SiN膜）３のエッチングが容易であるため、
高いパターン精度に形成することができる。
次に、第２図（ｅ）に示すように、ソース，ドレイン電
極S,DとなるSn,In,ITO等の導電性金属ａをスパッタリン
グ法または蒸着法により堆積させ、この後、300℃前後
の温度で２〜３時間加熱する熱処理を行なって、ゲート
絶縁膜３の開口3a内に露出しているSOG膜２に上記導電
性金属ａを拡散させる。なお、ここでいう“拡散”と
は、SOG膜２の分子間隙に金属分子が入り込むことであ
り、上記熱処理を行なうと、導電性金属ａがSOG膜２内
にその表面から100Å程度の深さに拡散される。第２図
（ｅ）において2aはSOG膜２の金属拡散部分を示してお
り、この金属拡散部分2aはそのまま透明画素電極とな
る。この透明画素電極（SOG膜２の金属拡散部分）2a
は、SOG膜２への導電性金属ａの拡散範囲を上記ゲート
絶縁膜３によって規制して形成されたものであるため、
そのパターンはゲート絶縁膜３の開口3aの形状に対応し
ており、したがってこの画素電極2aは高いパターン精度
に形成することができる。
極S,DとなるSn,In,ITO等の導電性金属ａをスパッタリン
グ法または蒸着法により堆積させ、この後、300℃前後
の温度で２〜３時間加熱する熱処理を行なって、ゲート
絶縁膜３の開口3a内に露出しているSOG膜２に上記導電
性金属ａを拡散させる。なお、ここでいう“拡散”と
は、SOG膜２の分子間隙に金属分子が入り込むことであ
り、上記熱処理を行なうと、導電性金属ａがSOG膜２内
にその表面から100Å程度の深さに拡散される。第２図
（ｅ）において2aはSOG膜２の金属拡散部分を示してお
り、この金属拡散部分2aはそのまま透明画素電極とな
る。この透明画素電極（SOG膜２の金属拡散部分）2a
は、SOG膜２への導電性金属ａの拡散範囲を上記ゲート
絶縁膜３によって規制して形成されたものであるため、
そのパターンはゲート絶縁膜３の開口3aの形状に対応し
ており、したがってこの画素電極2aは高いパターン精度
に形成することができる。
この後は、上記導電性金属ａの膜をパターニングして第
２図（ｆ）に示すように外側部が前記画素電極2aの側縁
部上に重なる形状のソース電極Ｓと、ドレイン電極Ｄお
よびデータラインを形成するとともに、ソース，ドレイ
ン電極S,D間の不要なコンタクトメタル層６およびn+−
ａ−Si層５をエッチング除去して薄膜トランジスタT1を
構成し、次いで保護絶縁膜７を形成して第１図に示した
TFTパネルを完成する。
２図（ｆ）に示すように外側部が前記画素電極2aの側縁
部上に重なる形状のソース電極Ｓと、ドレイン電極Ｄお
よびデータラインを形成するとともに、ソース，ドレイ
ン電極S,D間の不要なコンタクトメタル層６およびn+−
ａ−Si層５をエッチング除去して薄膜トランジスタT1を
構成し、次いで保護絶縁膜７を形成して第１図に示した
TFTパネルを完成する。
すなわち、上記TFTパネルは、透明基板１上に形成したS
OG膜２の所定部分に導電性金属ａを拡散してこの部分に
導電性をもたせることにより、このSOG膜２の金属拡散
部分を透明画素電極2aとしたものであり、この画素電極
2aは、SOG膜２の画素電極となる部分以外の部分をゲー
ト絶縁膜３でマクスしておいて導電性金属ａを拡散する
ことにより高いパターン精度に形成することができるか
ら、透明画素電極2aの寸法精度を高くすることができ、
したがって、画素電極2aを微細化して高密度表示を実現
することができる。しかも、このTFTパネルでは、透明
基板１の上にSOG膜２を形成して、その上に薄膜トラン
ジスタT1とゲートラインおよびデータラインを形成して
いるから、透明基板１面に傷があっても、この基板１面
の傷はSOG膜２で埋められ、したがって、基板１面の傷
に起因するゲートラインおよびデータラインの断線を防
ぐことができる。
OG膜２の所定部分に導電性金属ａを拡散してこの部分に
導電性をもたせることにより、このSOG膜２の金属拡散
部分を透明画素電極2aとしたものであり、この画素電極
2aは、SOG膜２の画素電極となる部分以外の部分をゲー
ト絶縁膜３でマクスしておいて導電性金属ａを拡散する
ことにより高いパターン精度に形成することができるか
ら、透明画素電極2aの寸法精度を高くすることができ、
したがって、画素電極2aを微細化して高密度表示を実現
することができる。しかも、このTFTパネルでは、透明
基板１の上にSOG膜２を形成して、その上に薄膜トラン
ジスタT1とゲートラインおよびデータラインを形成して
いるから、透明基板１面に傷があっても、この基板１面
の傷はSOG膜２で埋められ、したがって、基板１面の傷
に起因するゲートラインおよびデータラインの断線を防
ぐことができる。
また、この実施例では、SOG膜２への金属拡散領域を規
制するマスクとしてゲート絶縁膜３を利用するととも
に、ソース，ドレイン電極S,Dとなる金属ａをSOG膜２に
拡散させているから、TFTパネルを少ない工程数で能率
よく、かつ低コストに製造することができる。
制するマスクとしてゲート絶縁膜３を利用するととも
に、ソース，ドレイン電極S,Dとなる金属ａをSOG膜２に
拡散させているから、TFTパネルを少ない工程数で能率
よく、かつ低コストに製造することができる。
なお、上記第１の実施例では、薄膜トランジスタを逆ス
タガー型のものとしているが、この薄膜トランジスタ
は、逆コプラナー型、コプラナー型またはスタガー型で
もよい。
タガー型のものとしているが、この薄膜トランジスタ
は、逆コプラナー型、コプラナー型またはスタガー型で
もよい。
第３図および第４図は本考案の第２の実施例を示してい
る。この実施例は、薄膜トランジスタを逆コプラナー型
としたものである。このTFTパネルは、第３図に示すよ
うに、透明基板１上にSOG膜２を形成し、その上にこのS
OG膜２への金属拡散領域を規制するためのマスクを兼ね
るSiN等の下地絶縁膜８を形成して、この下地絶縁膜８
の上に逆コプラナー型薄膜トランジスタT2を形成したも
ので、透明画素電極2aは、前記SOG膜２のうち、下地絶
縁膜８に画素電極形成パターンに合せて形成した開口8a
内に露出している部分に導電性金属を拡散して形成され
ている。なお、上記逆コプラナー型薄膜トランジスタT2
は、各電極および半導体層等の積層構造が逆スタガー型
のものと異なるだけであるから、その構造の説明は、図
上第１図と対応するものに同符号を付して省略する。
る。この実施例は、薄膜トランジスタを逆コプラナー型
としたものである。このTFTパネルは、第３図に示すよ
うに、透明基板１上にSOG膜２を形成し、その上にこのS
OG膜２への金属拡散領域を規制するためのマスクを兼ね
るSiN等の下地絶縁膜８を形成して、この下地絶縁膜８
の上に逆コプラナー型薄膜トランジスタT2を形成したも
ので、透明画素電極2aは、前記SOG膜２のうち、下地絶
縁膜８に画素電極形成パターンに合せて形成した開口8a
内に露出している部分に導電性金属を拡散して形成され
ている。なお、上記逆コプラナー型薄膜トランジスタT2
は、各電極および半導体層等の積層構造が逆スタガー型
のものと異なるだけであるから、その構造の説明は、図
上第１図と対応するものに同符号を付して省略する。
このTFTパネルは次のような工程で製造される。まず、
第４図（ａ）に示すように、透明基板１上に上記第１の
実施例と同様にしてSOG膜２を形成し、その上に下地絶
縁膜（SiN膜）８を形成した後、この下地絶縁膜８の上
にゲート電極Ｇとゲートライン（図示せず）を形成す
る。
第４図（ａ）に示すように、透明基板１上に上記第１の
実施例と同様にしてSOG膜２を形成し、その上に下地絶
縁膜（SiN膜）８を形成した後、この下地絶縁膜８の上
にゲート電極Ｇとゲートライン（図示せず）を形成す
る。
次に、第４図（ｂ）に示すようにゲート絶縁膜（SiN
膜）３を形成し、このゲート絶縁膜３とその下の下地絶
縁膜８に、SOG膜２の画素電極形成部分を露出させる開
口3a,8aを形成する。
膜）３を形成し、このゲート絶縁膜３とその下の下地絶
縁膜８に、SOG膜２の画素電極形成部分を露出させる開
口3a,8aを形成する。
次に、第４図（ｃ）に示すように、ソース，ドレイン電
極S,Dとなる導電性金属ａとn+−ａ−Si層５を堆積さ
せ、この後、熱処理を行なうことにより、SOG膜２の画
素電極形成部分に上記導電性金属ａを拡散させて、この
部分を透明画素電極2aとする。次に、同図に示すよう
に、上記n+−ａ−Si層５と導電性金属ａの膜をパターニ
ングして、ソース電極Ｓとドレイン電極Ｄおよびデータ
ライン（図示せず）を形成する。なおこのときは、画素
電極2aの上に堆積している導電性金属ａとその上のn+−
ａ−Si層５は除去せずに残しておく。このように画素電
極2a上の導電性金属ａを残すのは、次のｉ−ａ−Si半導
体層４のパターニング時に、SOG膜２表面の画素電極2a
がエッチングより削られてしまうのを防ぐためである。
極S,Dとなる導電性金属ａとn+−ａ−Si層５を堆積さ
せ、この後、熱処理を行なうことにより、SOG膜２の画
素電極形成部分に上記導電性金属ａを拡散させて、この
部分を透明画素電極2aとする。次に、同図に示すよう
に、上記n+−ａ−Si層５と導電性金属ａの膜をパターニ
ングして、ソース電極Ｓとドレイン電極Ｄおよびデータ
ライン（図示せず）を形成する。なおこのときは、画素
電極2aの上に堆積している導電性金属ａとその上のn+−
ａ−Si層５は除去せずに残しておく。このように画素電
極2a上の導電性金属ａを残すのは、次のｉ−ａ−Si半導
体層４のパターニング時に、SOG膜２表面の画素電極2a
がエッチングより削られてしまうのを防ぐためである。
次に、第４図（ｄ）に示すようにｉ−ａ−Si半導体層４
を堆積させ、このｉ−ａ−Si半導体層４とn+−ａ−Si層
５をウエットまたはドライエッチングによりパターニン
グし、次いで画素電極2a上の導電性金属ａを、画素電極
2aの端縁部の上に重なるソース電極Ｓ部分を残して第４
図（ｅ）に示すようにエッチング除去して薄膜トランジ
スタT2を構成し、次いで保護絶縁膜７を形成して第３図
に示したTFTパネルを完成する。
を堆積させ、このｉ−ａ−Si半導体層４とn+−ａ−Si層
５をウエットまたはドライエッチングによりパターニン
グし、次いで画素電極2a上の導電性金属ａを、画素電極
2aの端縁部の上に重なるソース電極Ｓ部分を残して第４
図（ｅ）に示すようにエッチング除去して薄膜トランジ
スタT2を構成し、次いで保護絶縁膜７を形成して第３図
に示したTFTパネルを完成する。
しかして、この実施例においても、透明基板１上に形成
したSOG膜２の所定部分に導電性金属ａを拡散して、こ
のSOG膜２の金属拡散部分を透明画素電極2aとしている
から、前述した第１の実施例と同様に、画素電極2aを高
いパターン精度に形成することができる。また、この実
施例では、透明基板１の上にSOG膜２と下地絶縁膜８を
二層に形成して、その上に薄膜トランジスタT2とゲート
ラインおよびデータラインを形成しているから、透明基
板１面にかなり深い傷があっても、薄膜トランジスタT2
の形成面（下地絶縁膜８面）は平坦面となり、したがっ
て、基板１面の傷に起因するゲートラインおよびデータ
ラインの断線を確実に防ぐことができる。
したSOG膜２の所定部分に導電性金属ａを拡散して、こ
のSOG膜２の金属拡散部分を透明画素電極2aとしている
から、前述した第１の実施例と同様に、画素電極2aを高
いパターン精度に形成することができる。また、この実
施例では、透明基板１の上にSOG膜２と下地絶縁膜８を
二層に形成して、その上に薄膜トランジスタT2とゲート
ラインおよびデータラインを形成しているから、透明基
板１面にかなり深い傷があっても、薄膜トランジスタT2
の形成面（下地絶縁膜８面）は平坦面となり、したがっ
て、基板１面の傷に起因するゲートラインおよびデータ
ラインの断線を確実に防ぐことができる。
第５図および第６図は本考案の第３の実施例を示してい
る。この実施例は、薄膜トランジスタをコプラナー型と
したものである。このTFTパネルは、第５図に示すよう
に、透明基板１上にSOG膜２を形成し、その上にこのSOG
膜２への金属拡散領域を規制するためのマスクを兼ねる
SiN等の下地絶縁膜８を形成して、この下地絶縁膜８の
上にコプラナー型薄膜トランジスタT3を形成したもの
で、透明画素電極2aは、前記SOG膜２のうち、下地絶縁
膜８に画素電極形成パターンに合せて形成した開口8a内
に露出している部分に導電性金属を拡散して形成されて
いる。なお、上記コプラナー型薄膜トランジスタT3は、
各電極および半導体層等の積層構造が逆コプラナー型の
ものと逆のものであるから、その構造の説明は、図上第
１図および第３図と対応するものに同符号を付して省略
する。
る。この実施例は、薄膜トランジスタをコプラナー型と
したものである。このTFTパネルは、第５図に示すよう
に、透明基板１上にSOG膜２を形成し、その上にこのSOG
膜２への金属拡散領域を規制するためのマスクを兼ねる
SiN等の下地絶縁膜８を形成して、この下地絶縁膜８の
上にコプラナー型薄膜トランジスタT3を形成したもの
で、透明画素電極2aは、前記SOG膜２のうち、下地絶縁
膜８に画素電極形成パターンに合せて形成した開口8a内
に露出している部分に導電性金属を拡散して形成されて
いる。なお、上記コプラナー型薄膜トランジスタT3は、
各電極および半導体層等の積層構造が逆コプラナー型の
ものと逆のものであるから、その構造の説明は、図上第
１図および第３図と対応するものに同符号を付して省略
する。
このTFTパネルは次のような工程で製造される。まず、
第６図（ａ）に示すように、透明基板１上にSOG膜２を
形成し、その上に、下地絶縁膜（SiN膜）８、ｉ−ａ−S
i半導体層４、n+−ａ−Si層５、コンタクトメタル層６
を順次堆積させる。
第６図（ａ）に示すように、透明基板１上にSOG膜２を
形成し、その上に、下地絶縁膜（SiN膜）８、ｉ−ａ−S
i半導体層４、n+−ａ−Si層５、コンタクトメタル層６
を順次堆積させる。
次に、第６図（ｂ）に示すように、次いで上記コンタク
トメタル層６とn+−ａ−Si層５およびｉ−ａ−Si半導体
層４をトランジスタ素子形状にパターニングし、次いで
前記下地絶縁膜８に、SOG膜２の画素電極形成部分を露
出させる開口8aを形成する。
トメタル層６とn+−ａ−Si層５およびｉ−ａ−Si半導体
層４をトランジスタ素子形状にパターニングし、次いで
前記下地絶縁膜８に、SOG膜２の画素電極形成部分を露
出させる開口8aを形成する。
次に、第６図（ｃ）に示すように、ソース，ドレイン電
極S,Dとなる導電性金属ａを堆積させ、この後、熱処理
を行なうことにより、SOG膜２の画素電極形成部分に上
記導電性金属ａを拡散させてこの部分を透明画素電極2a
とする。
極S,Dとなる導電性金属ａを堆積させ、この後、熱処理
を行なうことにより、SOG膜２の画素電極形成部分に上
記導電性金属ａを拡散させてこの部分を透明画素電極2a
とする。
次に、第６図（ｄ）に示すように、上記導電性金属ａの
膜をパターニングして、外側部が前記画素電極2aの側縁
部上に重なる形状のソース電極Ｓと、ドレイン電極Ｄお
よびデータラインを形成するとともに、ソース，ドレイ
ン電極S,D間の不要なコンタクトメタル層６およびn+−
ａ−Si層５をエッチング除去する。
膜をパターニングして、外側部が前記画素電極2aの側縁
部上に重なる形状のソース電極Ｓと、ドレイン電極Ｄお
よびデータラインを形成するとともに、ソース，ドレイ
ン電極S,D間の不要なコンタクトメタル層６およびn+−
ａ−Si層５をエッチング除去する。
この後は、保護絶縁膜を兼ねる透明なゲート絶縁膜（Si
N膜）３を形成し、このゲート絶縁膜３の上にゲート電
極Ｇおよびゲートラインを形成して薄膜トランジスタT3
を構成し、第５図に示したTFTパネルを完成する。
N膜）３を形成し、このゲート絶縁膜３の上にゲート電
極Ｇおよびゲートラインを形成して薄膜トランジスタT3
を構成し、第５図に示したTFTパネルを完成する。
また、第７図および第８図は本考案の第４の実施例を示
している。この実施例は、薄膜トランジスタをスタガー
型としたものである。このTFTパネルは、第７図に示す
ように、透明基板１上にSOG膜２を形成し、その上にこ
のSOG膜２への金属拡散領域を規制するためのマスクを
兼ねるSiN等の下地絶縁膜８を形成して、この下地絶縁
膜８の上にスタガー型薄膜トランジスタT4を形成したも
ので、透明画素電極2aは、前記SOG膜２のうち、下地絶
縁膜８に画素電極形成パターンに合せて形成した開口8a
内に露出している部分に導電性金属を拡散して形成され
ている。なお、上記スタガー型薄膜トランジスタT4は、
各電極および半導体層等の積層構造が逆スタガー型のも
のと逆のものであるから、その構造の説明は、図上第１
図と対応するものに同符号を付して省略する。
している。この実施例は、薄膜トランジスタをスタガー
型としたものである。このTFTパネルは、第７図に示す
ように、透明基板１上にSOG膜２を形成し、その上にこ
のSOG膜２への金属拡散領域を規制するためのマスクを
兼ねるSiN等の下地絶縁膜８を形成して、この下地絶縁
膜８の上にスタガー型薄膜トランジスタT4を形成したも
ので、透明画素電極2aは、前記SOG膜２のうち、下地絶
縁膜８に画素電極形成パターンに合せて形成した開口8a
内に露出している部分に導電性金属を拡散して形成され
ている。なお、上記スタガー型薄膜トランジスタT4は、
各電極および半導体層等の積層構造が逆スタガー型のも
のと逆のものであるから、その構造の説明は、図上第１
図と対応するものに同符号を付して省略する。
このTFTパネルは次のような工程で製造される。まず、
第８図（ａ）に示すように、透明基板１上にSOG膜２を
形成し、その上に下地絶縁膜（SiN膜）８を形成した
後、この下地絶縁膜８にSOG膜２の画素電極形成部分を
露出させる開口8aを形成する。
第８図（ａ）に示すように、透明基板１上にSOG膜２を
形成し、その上に下地絶縁膜（SiN膜）８を形成した
後、この下地絶縁膜８にSOG膜２の画素電極形成部分を
露出させる開口8aを形成する。
次に、第８図（ｂ）に示すように、ソース，ドレイン電
極S,Dとなる導電性金属ａとn+−ａ−Si層５を堆積さ
せ、この後、熱処理を行なうことにより、SOG膜２の画
素電極形成部分に上記導電性金属ａを拡散させて、この
部分を透明画素電極2aとする。
極S,Dとなる導電性金属ａとn+−ａ−Si層５を堆積さ
せ、この後、熱処理を行なうことにより、SOG膜２の画
素電極形成部分に上記導電性金属ａを拡散させて、この
部分を透明画素電極2aとする。
次に、第８図（ｃ）に示すように、上記n+−ａ−Si層５
と導電性金属ａの膜をパターニングして、ソース電極Ｓ
とドレイン電極Ｄおよびデータラインを形成する。なお
このときは、前記第２の実施例と同様に、画素電極2aの
上に堆積している導電性金属ａとその上のn+−ａ−Si層
５は除去せずに残しておく。
と導電性金属ａの膜をパターニングして、ソース電極Ｓ
とドレイン電極Ｄおよびデータラインを形成する。なお
このときは、前記第２の実施例と同様に、画素電極2aの
上に堆積している導電性金属ａとその上のn+−ａ−Si層
５は除去せずに残しておく。
次に、ｉ−ａ−Si半導体層４とゲート絶縁膜（SiN膜）
３を堆積させ、このゲート絶縁膜３とｉ−ａ−Si半導体
層４およびその下のn+−ａ−Si層５を第８図（ｄ）に示
すようにトランジスタ素子形状にパターニングする。
３を堆積させ、このゲート絶縁膜３とｉ−ａ−Si半導体
層４およびその下のn+−ａ−Si層５を第８図（ｄ）に示
すようにトランジスタ素子形状にパターニングする。
この後は、第８図（ｅ）に示すように、画素電極2a上の
導電性金属ａを、画素電極2aの端縁部の上に重なるソー
ス電極Ｓ部分を残してエッチング除去するとともに、ゲ
ート絶縁膜３の上にゲート電極Ｇおよびゲートラインを
形成して薄膜トランジスタT4を構成し、次いで保護絶縁
膜７を形成して第７図に示したTFTパネルを完成する。
導電性金属ａを、画素電極2aの端縁部の上に重なるソー
ス電極Ｓ部分を残してエッチング除去するとともに、ゲ
ート絶縁膜３の上にゲート電極Ｇおよびゲートラインを
形成して薄膜トランジスタT4を構成し、次いで保護絶縁
膜７を形成して第７図に示したTFTパネルを完成する。
しかして、上記第３および第４の実施例においても、透
明基板１上に形成したSOG膜２の所定部分に導電性金属
ａを拡散して、このSOG膜２の金属拡散部分を透明画素
電極2aとしているから、画素電極2aを高いパターン精度
に形成することができるし、また、透明基板１の上にSO
G膜２を形成して、その上に薄膜トランジスタT3,T4とゲ
ートラインおよびデータラインを形成しているから、透
明基板１面に傷があっても、この基板１面の傷に起因す
るゲートラインおよびデータラインの断線を防ぐことが
できる。
明基板１上に形成したSOG膜２の所定部分に導電性金属
ａを拡散して、このSOG膜２の金属拡散部分を透明画素
電極2aとしているから、画素電極2aを高いパターン精度
に形成することができるし、また、透明基板１の上にSO
G膜２を形成して、その上に薄膜トランジスタT3,T4とゲ
ートラインおよびデータラインを形成しているから、透
明基板１面に傷があっても、この基板１面の傷に起因す
るゲートラインおよびデータラインの断線を防ぐことが
できる。
なお、上記第１〜第４の実施例では、SOG膜２に拡散さ
せる導電性金属として、ソース，ドレイン電極S,Dとな
る金属ａを利用しているが、SOG膜２に拡散させる導電
性金属は他の金属としてもよく、その場合は、SOG膜２
に拡散させる導電性金属を堆積させて熱処理によりSOG
膜２に上記金属を拡散させた後、上記堆積させた金属を
エッチング除去すればよい。なお、薄膜トランジスタを
コプラナー型またはスタガー型とする場合は、SOG膜２
に拡散させる導電性金属としてゲート電極Ｇとなる金属
を利用することも可能であり、その場合は、ゲート絶縁
膜３にSOG膜２の画素電極形成部分を露出させる開口を
形成しておいて、その上にゲート電極Ｇおよびゲートラ
インとなる導電性金属を堆積させた後に、熱処理により
上記導電性金属をSOG膜２に拡散させればよい。また、
上記実施例では、SOG膜２への金属拡散領域を規制する
マスクとしてゲート絶縁膜３または下地絶縁膜８を利用
しているが、上記マスクは、フォトレジスト等で形成し
てもよく、その場合は、SOG膜２への導電性金属の拡散
は、TFTパネルの製造過程におけるどの時点で行なって
もよい。
せる導電性金属として、ソース，ドレイン電極S,Dとな
る金属ａを利用しているが、SOG膜２に拡散させる導電
性金属は他の金属としてもよく、その場合は、SOG膜２
に拡散させる導電性金属を堆積させて熱処理によりSOG
膜２に上記金属を拡散させた後、上記堆積させた金属を
エッチング除去すればよい。なお、薄膜トランジスタを
コプラナー型またはスタガー型とする場合は、SOG膜２
に拡散させる導電性金属としてゲート電極Ｇとなる金属
を利用することも可能であり、その場合は、ゲート絶縁
膜３にSOG膜２の画素電極形成部分を露出させる開口を
形成しておいて、その上にゲート電極Ｇおよびゲートラ
インとなる導電性金属を堆積させた後に、熱処理により
上記導電性金属をSOG膜２に拡散させればよい。また、
上記実施例では、SOG膜２への金属拡散領域を規制する
マスクとしてゲート絶縁膜３または下地絶縁膜８を利用
しているが、上記マスクは、フォトレジスト等で形成し
てもよく、その場合は、SOG膜２への導電性金属の拡散
は、TFTパネルの製造過程におけるどの時点で行なって
もよい。
本考案のTFTパネルは、透明基板上にそのほぼ全面にわ
たってSOG膜を形成し、このSOG膜の上に薄膜トランジス
タを形成するとともに、前記SOG膜の所定部分を、導電
性金属の拡散により導電性をもたせた透明画素電極とし
たものであるから、透明画素電極の寸法精度を高くし
て、画素電極の微細化による高密度表示を実現すること
ができる。
たってSOG膜を形成し、このSOG膜の上に薄膜トランジス
タを形成するとともに、前記SOG膜の所定部分を、導電
性金属の拡散により導電性をもたせた透明画素電極とし
たものであるから、透明画素電極の寸法精度を高くし
て、画素電極の微細化による高密度表示を実現すること
ができる。
【図面の簡単な説明】 第１図および第２図は本考案の第１の実施例を示すTFT
パネルの一部分の断面図およびTFTパネルの製造工程
図、第３図および第４図は本考案の第２の実施例を示す
TFTパネルの一部分の断面図およびTFTパネルの製造工程
図、第５図および第６図は本考案の第３の実施例を示す
TFTパネルの一部分の断面図およびTFTパネルの製造工程
図、第７図および第８図は本考案の第４の実施例を示す
TFTパネルの一部分の断面図およびTFTパネルの製造工程
図である。 １……透明基板、２……SOG膜、2a……透明画素電極
（金属拡散部分）、T1,T2,T3,T4……薄膜トランジス
タ、Ｇ……ゲート電極、３……ゲート絶縁膜、４……ｉ
−ａ−Si半導体層、Ｓ……ソース電極、Ｄ……ドレイン
電極、８……下地絶縁膜。
パネルの一部分の断面図およびTFTパネルの製造工程
図、第３図および第４図は本考案の第２の実施例を示す
TFTパネルの一部分の断面図およびTFTパネルの製造工程
図、第５図および第６図は本考案の第３の実施例を示す
TFTパネルの一部分の断面図およびTFTパネルの製造工程
図、第７図および第８図は本考案の第４の実施例を示す
TFTパネルの一部分の断面図およびTFTパネルの製造工程
図である。 １……透明基板、２……SOG膜、2a……透明画素電極
（金属拡散部分）、T1,T2,T3,T4……薄膜トランジス
タ、Ｇ……ゲート電極、３……ゲート絶縁膜、４……ｉ
−ａ−Si半導体層、Ｓ……ソース電極、Ｄ……ドレイン
電極、８……下地絶縁膜。
Claims (1)
- 【請求項１】透明基板上に多数の透明画素電極とこの画
素電極を選択駆動する多数の薄膜トランジスタとを配列
形成したTFTパネルにおいて、前記透明基板上にそのほ
ぼ全面にわたってSOG（スピンオンガラス）膜を形成
し、このSOG膜の上に前記薄膜トランジスタを形成する
とともに、前記SOG膜の所定部分を、導電性金属の拡散
により導電性をもたせた透明画素電極としたことを特徴
とするTFTパネル。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16846188U JPH0645937Y2 (ja) | 1988-12-28 | 1988-12-28 | Ｔｆｔパネル |
| CA000613680A CA1313563C (en) | 1988-10-26 | 1989-09-27 | Thin film transistor panel |
| US07/415,889 US5084905A (en) | 1988-10-26 | 1989-10-02 | Thin film transistor panel and manufacturing method thereof |
| EP89119842A EP0366116B1 (en) | 1988-10-26 | 1989-10-25 | Thin film transistor panel and manufacturing method thereof |
| DE68923054T DE68923054T2 (de) | 1988-10-26 | 1989-10-25 | Dünnschicht-Transistortafel und Herstellungsverfahren. |
| KR1019890015469A KR940004764B1 (ko) | 1988-10-26 | 1989-10-26 | 박막트랜지스타 판넬 및 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16846188U JPH0645937Y2 (ja) | 1988-12-28 | 1988-12-28 | Ｔｆｔパネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0289434U JPH0289434U (ja) | 1990-07-16 |
| JPH0645937Y2 true JPH0645937Y2 (ja) | 1994-11-24 |
Family
ID=31457657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16846188U Expired - Lifetime JPH0645937Y2 (ja) | 1988-10-26 | 1988-12-28 | Ｔｆｔパネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645937Y2 (ja) |
-
1988
- 1988-12-28 JP JP16846188U patent/JPH0645937Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0289434U (ja) | 1990-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW482938B (en) | Display device and manufacturing method thereof | |
| TWI266420B (en) | Manufacturing method of thin film transistor array panel for display device | |
| JP3072593B2 (ja) | 液晶表示装置の製造方法 | |
| JPH1041521A (ja) | 薄膜トランジスタの製造方法及びその方法によって製造される薄膜トランジスタの構造 | |
| KR20020058270A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| JPS61225869A (ja) | 薄膜トランジスタ装置とその製造方法 | |
| JP2678044B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH0225038A (ja) | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 | |
| JPH0645937Y2 (ja) | Ｔｆｔパネル | |
| JPH071623Y2 (ja) | Ｔｆｔパネル | |
| JPS61224359A (ja) | 薄膜トランジスタアレイの製造法 | |
| JPS60261174A (ja) | マトリツクスアレ− | |
| JPH0543095B2 (ja) | ||
| JP2001337348A (ja) | アレイ基板およびその製造方法 | |
| JPH06334185A (ja) | 薄膜半導体装置 | |
| KR100542307B1 (ko) | Tft-lcd의 제조방법 | |
| KR100560972B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JPH01165127A (ja) | 表面平坦化法 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| JPH0645936Y2 (ja) | 透明電極基板 | |
| JPH0750736Y2 (ja) | ストレージキャパシタ付きｔｆｔパネル | |
| KR100267995B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP3528388B2 (ja) | トランジスタアレイの製造方法 | |
| JP2000187241A (ja) | 液晶表示装置及びその製造方法 | |
| KR19980020041A (ko) | 액정표시장치 및 그 제조방법 |