KR930010077B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR930010077B1
KR930010077B1 KR1019900017927A KR900017927A KR930010077B1 KR 930010077 B1 KR930010077 B1 KR 930010077B1 KR 1019900017927 A KR1019900017927 A KR 1019900017927A KR 900017927 A KR900017927 A KR 900017927A KR 930010077 B1 KR930010077 B1 KR 930010077B1
Authority
KR
South Korea
Prior art keywords
connection hole
wiring
width
out side
matching
Prior art date
Application number
KR1019900017927A
Other languages
English (en)
Other versions
KR910010688A (ko
Inventor
마사히로 아베
야스카즈 마세
도미에 야마모토
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR910010688A publication Critical patent/KR910010688A/ko
Application granted granted Critical
Publication of KR930010077B1 publication Critical patent/KR930010077B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체장치
제 1 도는 본 발명의 제 1 실시예에 따른 반도체장치를 나타낸 평면패턴도.
제 2 도는 본 발명의 제 2 실시예에 따른 반도체장치를 나타낸 평면패턴도.
제 3a 도는 종래의 반도체장치를 나타낸 평면패턴도.
제 3b 도는 제 3a 도의 P-P'선에 따른 단면도.
제 4 도는 콘택트홀과 드루우홀 등의 접속공 근처에서의 배선의 배선저항 등가회로도.
제 5 도는 접속공과 배선의 정합어긋남의 상태를 나타낸 평면패턴도.
제 6 도는 종래 및 본 발명의 반도체장치에 대해 정합어긋남의 양과 접속공 저항값의 관계를 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
21 : 반도체기판 22 : 접속공
23 : 배선층 A : 배선폭
B,C : 어라운드 폭 P : 배선연장부
Q : 콘택트부(Contact部)
[산업상의 이용분야]
본 발명은 배선패턴을 개선한 반도체장치에 관한 것으로, 특히 콘택트홀(Contact hole)과 드루우홀(Through Hole) 등과 같은 접속공(接續孔)과 배선의 정합여유의 루울을 결정하는데에 사용되는 기술에 관한 것이다.
[종래의 기술 및 그 문제점]
종래, 콘택트홀과 드루우홀 등의 접속공과 배선의 정합여유는 4방의 모두가 구멍의 주위로부터 등거리로 되도록 설정되고 있었다. 이는 포토리소그래피시의 정합오차가 모든 방향으로 랜덤하게 생기기 때문이다. 따라서, 그 접합오차가 0인 경우에는 제 3a 도 및 3b 도에 나타낸 것처럼 어라운드 폭(Around 幅 ; 배선의 정합여유부 H를 말함. 이하, 동일)은 4방 모두가 등폭(等幅)으로 된다. 여기에서, 참조부호 11은 접속공, 12는 배선층, 13은 층간절연막을 각각 나타내고 있다.
그런데, 동 도면에 나타낸 것처럼 접속공(11)상의 배선층(12)은 잘록한 부분(S)이 생긴 것으로 되어 있다. 따라서, 접속공(11)을 매개하여 전류(i1~i4)가 흐를 경우, 잘록한 부분(S)에서의 저항이 커지게 된다. 이 때문에, 접속공(11)주변의 배선저항(이하, "접속공 저항"이라 칭함)은 제 4 도에 나타낸 것과 같은 등가 회로로 치환된다. 그리고, 접속공(11)과 배선(12)의 패턴정합오차가 0인 때에는 배선인출측의 전류로가 충분하게 되도록 설계하고 있기 때문에, 접속공 저항은 문제로 되지 않는다.
그렇지만, 실제로는 패턴의 정합오차 α가 있기 때문에, 접속공(11)과 배선층(12)은 여러 가지 형태의 어긋남을 발생시키게 된다.
제 5a~5c 도는 접속공(11)과 배선층(12)의 정합어긋남의 3가지 상태를 나타낸 것이다. 이하, 동 도면과 상기 제 3 도 및 제 4 도를 참조하면서 그 상태에 대해 설명한다.
제 5a 도는 접속공(11)이 배선인출측에 대해 반대측으로 어긋난 경우를 나타내고 있다. 이 경우에는 어라운드 폭(B1)이 좁아져서 저항(R3,R3')의 증대가 문제로 되지만, 이 경우에 영향을 받는 전류(I3)가 전체에 점하는 비율은 작다. 또한, 어라운드 폭(B2)이 넓어져서 R2및 R2'이 감소하는 방향이기 때문에 전체로서의 접속공 저항값의 변화는 거의 없다고 생각해도 된다.
제 5b 도는 접속공(11)이 배선인출측에 대해 수직측으로 어긋난 경우를 나타내고 있다. 이 경우에는, 어라운드 폭(C1)이 좁아지고 어라운드 폭(C2)이 넓어지기 때문에, 저항 R2+R3과 저항 R2'+R3'이 상보적으로 증감한다. 따라서, 접속공 저항값으로의 영향은 전체적으로 작아진다.
제 5c 도는 접속공(11)이 배선인출측으로 어긋난 경우를 나타낸고 있다. 이 경우에는 어라운드 폭(B2)이 좁아지기 때문에, 실질적인 전류로가 좁아져서 접속공 저항의 증대가 문제로 된다. 즉, 전류는 저항(r1,R2,R2')의 모두를 통하여 흐르고 있지만, 구조상 고저항으로 되는 저항(r1)을 흐르는 전류(i1)보다는 저항(R2,R2')을 흐르는 전류(I2,I2')가 지배적으로 된다. 또한, 전류(I2,I2')는 저항(r2~r4) 등을 매개해서 흐르고 있기 때문에, 그 전류로 저항은 큰 것으로 된다. 따라서, 이 경우에는 정합어긋남의 영향을 직접 받아 접속공 저항값이 커지게 된다. 이 경우에 있어서의 정합어긋남의 양(μm)과 접속공 저항값(어긋난 양이 0인 때의 저항과의 상대값)의 관계를 제 6 도의 곡선 I로 나타냈다.
이와 같이, 종래에는 패턴의 정합 오차 α가 모든 방향으로 랜덤하게 생기고 있고, 접속공이 배선인출측으로 어긋난 경우에는 그 정합어긋남이 영향을 직접 받아서 접속공 저항값이 커지게 되는 결점이 있었다.
[발명의 목적]
본 발명은 콘택트홀과 드루우홀 등의 접속공과 배선층의 정합어긋남이 발생한 경우에도 접속공 저항값이 증대하지 않도록 된 반도체장치를 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위해 본 발명의 반도체장치는, 반도체기판과, 이 반도체 기판상에 형성되는 배선의 접속공 및, 이 접속공상에 형성되고 또 그 배선인출측에서의 상기 접속공과의 정합여유가 패턴의 정합어긋남을 보상하기 위해 필요한 소정의 폭만큼 소정의 정합여유보다 넓게 설정되는 배선층을 갖추고 있다.
또한, 상기 배선인출측에서의 상기 접속공과의 정합여유는 상기 배선인출측 이외에서의 상기 접속공과의 정합여유보다 넓게 설정되어 있다.
[작용]
이러한 구성에 의하면, 접속공이 배선인출측으로 어긋난 경우에도, 미리 상기 배선인출측에서의 상기 접속공과의 정합여유가 패턴의 정합어긋남을 보상하는데 필요한 소정의 폭만큼 소정의 정합여유보다 넓게 설정되어 있다. 이 때문에, 정합어긋남이 발생해도 필요한 어라운드 폭은 확보할 수 있어서 접속공 저항값의 변화가 문제로 되는 일은 없다.
[실시예]
이하, 도면을 참조하면서 본 발명의 1실시예에 따른 반도체장치에 대해 상세히 설명한다. 이하의 설명에 있어서, 모든 도면에 걸쳐 공통부분에는 공통의 참조부호를 이용함으로써 중복설명을 피하기로 한다.
제 1 도는 본 발명의 제 1 실시예에 따른 반도체장치의 패턴형상을 나타내고 있다. 여기에서, 참조부호 21은 반도체기판, 22는 접속공, 23은 배선층, A는 배선폭, B 및 C는 어라운드 폭을 각각 나타내고 있다.
반도체기판(21)상에는 콘택트홀과 드루우홀 등의 접속공(22)이 형성되어 있고, 접속공(22)상에는 배선층(23)이 형성되어 있다. 배선층(23)은 그 배선인출측에서의 접속공(22)과의 정합여유가 패턴의 정합어긋남을 보상하기 위해 필요한 소정의 폭만큼 소정의 정합여유(패턴의 정합오차가 0인 때, 배선인출측의 전류로가 충분하게 되도록 하는 여유를 말함. 이하, 동일함)보다 넓게 설정되어 있다. 또한, 상기 배선인출측 이외에서의 상기 접속공과의 정합여유는 패턴이 커지지 않는 정도로 필요한 소정의 폭만큼 설정되어 있다. 구체적으로는, 배선인출측에서의 접속공(22)과의 정합여유는 접속공(22)과 배선층(23)의 패턴의 정합밀도분만큼 소정의 정합여유보다 넓게 설정되어 있다.
예컨대, 필요한 패턴의 정합정밀도가 3σ(σ는 정규분포에서의 분산)로 0.5μm 정도인 경우는, 최소 1.0μm정도의 어라운드 폭(B)을 확보하기 위해서는 배선인출측의 정합여유의 설계폭을 약 1.5μm로 하면 된다. 이 경우, 패턴의 정합어긋남이 0인때는 어라운드 폭(B)은 실질적으로 정합여유의 설계폭과 같이 약 1.5μm로 되고, 또 패턴의 정합어긋남이 0.5μm인 때에도 어라운드 폭(B)은 약 1.0μm를 확보할 수 있게 된다.
또한, 배선인출측 이외의 정합여유의 설계폭은, 예컨대 최소 0.2μm정도의 어라운드 폭(C)을 얻도록 약 0.7μm로 한다. 왜냐하면, 배선인출측의 정합여유의 설계폭과 동일하게 하면, 접속공(22)부에서의 배선층(23)의 패턴이 커져 집적도가 저하되기 때문이다. 따라서, 배선인출측 이외의 정합여유의 설계폭은 패턴이 커지지 않는 정도로 필요한 소정의 폭만큼 설정하면 된다. 여기에서, 배선폭(A)은 약 2μm, 접속공(22)의 칫수는 약 3.0×3.0μm로 하고 있다.
이러한 구성에 의하면, 접속공(22)이 배선인출측으로 어긋난 때에도, 미리 배선인출측의 정합여유를 그 정합어긋남에 대응할 수 있는 소정의 폭만큼 소정의 정합여유보다 넓게 설정하고 있다. 이 때문에, 접속공(22)이 배선인출측으로 어긋나더라도 필요한 어라운드 폭(B)은 확보할 수 있어서 접속공 저항값을 변화시키는 일은 없다.
상기 실시예에 대해, 배선인출측의 정합여유의 설계폭을 약 1.5μm, 배선인출측 이외의 정합여유의 설계폭을 약 0.7μm로 설정하여 접속공(22)상에 배선층(23)을 형성한 때의 접속공 저항값을 조사해 보았다. 그 결과 제 6 도의 곡선 Ⅱ로 나타낸 것처럼, 배선인출측으로의 접속공(22)의 정합어긋남 양이 1.0μm의 범위[어라운드 폭(B)이 0.5~0.15μm의 범위]에서는 접속공 저항값의 변화는 확인되지 않았다.
또한, 본 발명을 4.500소자의 바이폴라 LSI(AD콘버터)에 적용한 바, 집적도의 저하는 확인되지 않았다.
제 2 도는 본 발명의 제 2 실시예에 따른 반도체장치의 패턴형상을 나타낸 것이다.
반도체기판(21)상에는 콘택트홀과 드루우홀 등의 접속공(22)이 형성되어 있고, 접속공(22)상에는 배선층(23)이 형성되어 있다. 이 배선층(23)은 배선연장부(P)와 콘택트부(Q : Contact 部)가 둔각(π/2〈θ〈π)으로 되도록 접속되어 있다. 여기에서, 배선연장부(P)와 콘택트부(Q)가 직각으로 접속되어 있는 경우는 상기 제 1 실시예로 된다. 그리고, 그 배선인출측[어라운드 폭(B)방향]에서의 접속공(22)과의 정합여유는 패턴의 정합어긋남을 보상하는데 필요한 소정의 폭만큼 소정의 정합여유보다 넓게 설정되어 있다.
예컨대, 필요한 패턴의 정합정밀도가 3σ(σ는 정규분포에서의 분산)로 0.5μm인 경우는, 최소 1.0μm정도의 어라운드 폭(B)을 확보하기 위해서는 배선인출측[어라운드 폭(B)방향]의 정합여유의 설계폭을 약 1.5μm로 하면 된다. 또한, 배선인출 측 이외의 정합여유의 설계폭을 최소 0.2μm정도의 어라운드 폭(C)을 얻도록 약 0.7μm로 한다.
이러한 구성에서는, 접속공(22)이 배선인출측(배선의 연장방향)으로 어긋난 경우에 어라운드 폭(B)은 그 정합어긋남 양의 sinθ(θ=3π인 때에는)배로 감소한다. 그러나, 미리 배선인출측[어라운드 폭(B)방향]의 정합여유를 그 정합어긋남에 대응할 수 있는 소정의 폭만큼 소정의 정합여유보다 넓게 설정하고 있다. 따라서, 접속공(22)이 배선인출측(배선의 연장방향)으로 어긋나더라도 필요한 어라운드 폭(B)은 확보할 수 있어서 접속공 저항값이 변화하는 일은 없다.
한편, 본 발명의 특허청구의 범위의 각 구성요건에 병기한 참조부호는 본 발명의 이해를 용이하게 하기 위한 것으로서, 본 발명의 기술적 범위를 도면에 도시된 실시예에 한정할 의도로 병기한 것은 아니다.
[발명의 효과]
이상에서 설명한 것처럼, 본 발명의 반도체장치에 의하면 다음과 같은 효과를 거둘 수가 있다.
접속공이 배선인출측으로 어긋난 경우에도, 미리 상기 배선인출측에서의 상기 접속공과의 정합여유가 패턴의 정합어긋남을 보상하는데 필요한 소정의 폭, 예컨대 3σ만큼 소정의 정합여유보다 넓게 설정되어 있다. 이 때문에, 정합어긋남이 생기더라도 필요한 어라운드 폭은 확보할 수 있어서 접속공 저항값의 변화가 문제로 되는 일은 없다.

Claims (1)

  1. 반도체기판(21)과, 이 반도체기판상에 형성된 절연막, 이 절연막에 형성된 접속공(22) 및, 이 접속공을 덮음과 더불어 상기 접속공으로부터 소정방향으로 연재된 배선층(23)을 갖춘 반도체장치에 있어서, 상기 배선층(23)이, 상기 접속공(22)을 덮는 구형(矩形)의 콘택트부(Q)와, 소정의 배선폭(A)을 갖는 배선부 및, 상기 콘택트부(Q)의 1변을 밑변으로 하고 이 밑변에 대향하는 정점(頂點)을 상기 배선부중에 갖춘 3각형부분을 구비한 것을 특징으로 하는 반도체장치.
KR1019900017927A 1989-11-10 1990-11-07 반도체장치 KR930010077B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1-293490 1989-11-10
JP293490 1989-11-10
JP1293490A JPH03154341A (ja) 1989-11-10 1989-11-10 半導体装置

Publications (2)

Publication Number Publication Date
KR910010688A KR910010688A (ko) 1991-06-29
KR930010077B1 true KR930010077B1 (ko) 1993-10-14

Family

ID=17795414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900017927A KR930010077B1 (ko) 1989-11-10 1990-11-07 반도체장치

Country Status (5)

Country Link
US (4) US5126819A (ko)
EP (2) EP0702407B1 (ko)
JP (1) JPH03154341A (ko)
KR (1) KR930010077B1 (ko)
DE (2) DE69034215T2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3801331C2 (de) * 1988-01-19 1999-04-08 Gefinex Gmbh Zielscheibe zum Bogenschießen
JPH03154341A (ja) * 1989-11-10 1991-07-02 Toshiba Corp 半導体装置
EP0480580A3 (en) * 1990-09-10 1992-09-02 Canon Kabushiki Kaisha Electrode structure of semiconductor device and method for manufacturing the same
US5539156A (en) * 1994-11-16 1996-07-23 International Business Machines Corporation Non-annular lands
US5506450A (en) * 1995-05-04 1996-04-09 Motorola, Inc. Semiconductor device with improved electromigration resistance and method for making the same
KR100215847B1 (ko) * 1996-05-16 1999-08-16 구본준 반도체 장치의 금속 배선 및 그의 형성 방법
US6081035A (en) * 1996-10-24 2000-06-27 Tessera, Inc. Microelectronic bond ribbon design
DE19743264C2 (de) * 1997-09-30 2002-01-17 Infineon Technologies Ag Verfahren zur Herstellung einer Emulationsschaltkreisanordnung sowie Emulationsschaltkreisanordnung mit zwei integrierten Schaltkreisen
US6103623A (en) * 1998-10-05 2000-08-15 Vanguard International Semiconductor Corporation Method for fabricating a tungsten plug structure and an overlying interconnect metal structure without a tungsten etch back or CMP procedure
US7183653B2 (en) * 2003-12-17 2007-02-27 Intel Corporation Via including multiple electrical paths
US8089160B2 (en) * 2007-12-12 2012-01-03 International Business Machines Corporation IC interconnect for high current
JP5552261B2 (ja) * 2009-05-12 2014-07-16 パナソニック株式会社 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4196443A (en) * 1978-08-25 1980-04-01 Rca Corporation Buried contact configuration for CMOS/SOS integrated circuits
US4381215A (en) * 1980-05-27 1983-04-26 Burroughs Corporation Method of fabricating a misaligned, composite electrical contact on a semiconductor substrate
JPS57112027A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Manufacture of semiconductor device
JPS57201171A (en) * 1981-06-02 1982-12-09 Meinan Mach Works Inc Polishing device
JPS5914649A (ja) * 1982-07-16 1984-01-25 Nec Corp 半導体装置
JPS59169150A (ja) * 1983-03-16 1984-09-25 Hitachi Ltd 多層配線構造
JPS60208845A (ja) * 1984-04-02 1985-10-21 Oki Electric Ind Co Ltd 半導体装置の配線形成法
JPS59188149A (ja) * 1984-04-02 1984-10-25 Hitachi Ltd 半導体装置
US4577212A (en) * 1984-06-29 1986-03-18 International Business Machines Corporation Structure for inhibiting forward bias beta degradation
JPS61131469A (ja) * 1984-11-29 1986-06-19 Fujitsu Ltd 半導体装置の製造方法
JPS61194848A (ja) * 1985-02-25 1986-08-29 Hitachi Ltd 半導体装置
JPS60242643A (ja) * 1985-03-22 1985-12-02 Hitachi Ltd 電子部品の配線
JPS6378554A (ja) * 1986-09-20 1988-04-08 Mitsubishi Electric Corp 半導体装置
US4812419A (en) * 1987-04-30 1989-03-14 Hewlett-Packard Company Via connection with thin resistivity layer
JPS63292672A (ja) * 1987-05-26 1988-11-29 Nec Corp 半導体装置
JPH01191195A (ja) * 1988-01-27 1989-08-01 Toshiba Corp 表示システム
JPH01191914A (ja) * 1988-01-27 1989-08-02 Toshiba Corp コンピュータシステム
JPH01305531A (ja) * 1988-06-03 1989-12-08 Nec Corp 改良されたボンディングパッドを有する半導体装置
JPH0277090A (ja) * 1988-09-13 1990-03-16 Toshiba Corp 表示構成設定方式
JPH0379059A (ja) * 1989-08-22 1991-04-04 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH03154341A (ja) * 1989-11-10 1991-07-02 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
JPH0578172B2 (ko) 1993-10-28
JPH03154341A (ja) 1991-07-02
EP0702407A2 (en) 1996-03-20
DE69034215T2 (de) 2006-09-21
US5523627A (en) 1996-06-04
EP0427226A2 (en) 1991-05-15
US5411916A (en) 1995-05-02
EP0427226A3 (en) 1991-08-21
DE69033802T2 (de) 2002-04-04
EP0702407B1 (en) 2006-01-11
DE69033802D1 (de) 2001-10-25
EP0427226B1 (en) 2001-09-19
KR910010688A (ko) 1991-06-29
DE69034215D1 (de) 2006-04-06
EP0702407A3 (en) 1997-01-29
USRE37059E1 (en) 2001-02-20
US5126819A (en) 1992-06-30

Similar Documents

Publication Publication Date Title
KR930010077B1 (ko) 반도체장치
JPH04354398A (ja) 配線基板及びその製造方法
KR20070037361A (ko) 배선 기판
JP2687418B2 (ja) 半導体装置
US6316731B1 (en) Method of forming a printed wiring board with compensation scales
JP2002237401A (ja) 抵抗器
JPH0325994A (ja) 混成集積回路
JPH0728060B2 (ja) 磁気低抗素子
KR19990044106A (ko) 필름 캐리어용 도체 패턴 전사 방법과 이 방법에 사용되는 마스크 및 필름 캐리어
JPH0730242A (ja) 薄膜回路基板
JP2776546B2 (ja) アライメントパターン
JP2907096B2 (ja) 混成集積回路およびその抵抗トリミング方法
JP2776852B2 (ja) 液晶表示装置
JPH03233992A (ja) 厚膜印刷基板
JPH0410707Y2 (ko)
JP2555552Y2 (ja) プリント基板装置
JPH11135632A (ja) 半導体装置
JP2527326Y2 (ja) 回路基板装置
JPH03268466A (ja) 圧力センサチップ
JPH0223674A (ja) 配線の接続方法
JPH0445271Y2 (ko)
JPS6085544A (ja) 半導体装置
JPH0531299B2 (ko)
JPH04297086A (ja) 混成集積回路
JPH0529719A (ja) プリント配線基板

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100929

Year of fee payment: 18

EXPY Expiration of term